JP7085915B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7085915B2
JP7085915B2 JP2018120231A JP2018120231A JP7085915B2 JP 7085915 B2 JP7085915 B2 JP 7085915B2 JP 2018120231 A JP2018120231 A JP 2018120231A JP 2018120231 A JP2018120231 A JP 2018120231A JP 7085915 B2 JP7085915 B2 JP 7085915B2
Authority
JP
Japan
Prior art keywords
wiring
metal layer
region
switching circuit
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018120231A
Other languages
English (en)
Other versions
JP2020003534A (ja
Inventor
元 小出
裕行 阿部
和音 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018120231A priority Critical patent/JP7085915B2/ja
Priority to US16/442,768 priority patent/US10838275B2/en
Priority to CN201910541102.7A priority patent/CN110632799B/zh
Publication of JP2020003534A publication Critical patent/JP2020003534A/ja
Priority to US17/037,837 priority patent/US11029573B2/en
Priority to US17/246,808 priority patent/US11347123B2/en
Priority to US17/734,216 priority patent/US11675241B2/en
Application granted granted Critical
Publication of JP7085915B2 publication Critical patent/JP7085915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、表示装置に関する。
特許文献１の表示装置において、表示領域は矩形形状以外の形状を有する。特許文献１の表示装置は、異形ディスプレイとも呼ばれる。表示装置は、信号線に接続された多数の引出線が、非表示領域である周辺領域に設けられる。また、周辺領域には、信号線と引出線との接続と遮断を切り替える信号線接続回路や、複数のシフトレジスタを有するゲートドライバが設けられる。
特開２０１６－１４８７５１号公報
表示装置には、周辺領域の面積を小さくすることが求められる。異形ディスプレイでは、表示領域に対して信号線が延在する方向に配置された周辺領域において、信号線接続回路及び多数の引出線を効率的に配置することが困難となる可能性がある。
本発明は、表示領域に対して信号線が延在する方向に配置された周辺領域の面積を小さくすることができる表示装置を提供することを目的とする。
本発明の一態様の表示装置は、基板と、複数の画素が設けられた表示領域と、前記基板の端部と前記表示領域との間に位置する周辺領域と、複数の前記画素に設けられたスイッチング素子に接続され、第１方向に配列された複数の信号線と、前記基板の前記周辺領域において、前記第１方向に配列された複数の端子と、前記周辺領域において、複数の前記端子と複数の前記信号線とを接続する複数の配線と、前記周辺領域において、前記基板に垂直な方向で異なる層に設けられた第１金属層と、第２金属層と、前記第１金属層と前記第２金属層との間の絶縁膜と、を有し、複数の前記配線のそれぞれが、前記第１金属層と異なる層で形成され、前記信号線に電気的に接続される第１配線領域と、前記第１配線領域と複数の前記端子との間に設けられ、複数の前記配線のうち少なくとも１つ以上の前記配線が、前記第１金属層と前記第２金属層とを経由する第２配線領域と、前記第１配線領域と前記第２配線領域との間に設けられ、複数の前記配線が前記第１方向と交差する第２方向に延出する第３配線領域とを有し、前記第３配線領域は、前記第１金属層と前記第２金属層とを接続する複数のコンタクト部とを有し、複数の前記コンタクト部を結ぶ仮想線が曲線状である。
図１は、第１実施形態に係る表示装置を模式的に示す平面図である。 図２は、図１のＩＩ－ＩＩ’断面図である。 図３は、図２の領域Ａを拡大して示す断面図である。 図４は、表示領域の画素配列を表す回路図である。 図５は、アレイ基板を模式的に示す平面図である。 図６は、図５のＶＩ－ＶＩ’断面図である。 図７は、配線領域を示す平面図である。 図８は、切替回路部を示す平面図である。 図９は、図７の領域Ｂを拡大して示す平面図である。 図１０は、図９の領域Ｃを拡大して示す平面図である。 図１１は、図１０のＸＩ－ＸＩ’断面図である。 図１２は、図９の領域Ｄを拡大して示す平面図である。 図１３は、切替回路部、転送回路及び走査線の配置を示す平面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１実施形態）
図１は、第１実施形態に係る表示装置を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ’断面図である。図３は、図２の領域Ａを拡大して示す断面図である。図１に示すように、表示装置１は、アレイ基板ＳＵＢ１と、対向基板ＳＵＢ２とを備えている。表示装置１において、表示領域ＤＡの外側に周辺領域ＢＥが設けられている。表示領域ＤＡは、角部が曲線状に設けられた略四角形状に形成されているが、表示領域ＤＡの外形の形状は限定されない。例えば、表示領域ＤＡには、切り欠きがあってもよく、あるいは表示領域ＤＡが他の多角形状に形成されてもよいし、表示領域ＤＡが円形状あるいは楕円形状などの他の形状に形成されてもよい。
本実施形態において、第１方向Ｄｘは、表示領域ＤＡの短辺に沿った方向である。第２方向Ｄｙは、第１方向Ｄｘと交差（又は直交）する方向である。これに限定されず、第２方向Ｄｙは第１方向Ｄｘに対して９０°以外の角度で交差していてもよい。第１方向Ｄｘと第２方向Ｄｙとで規定される平面は、アレイ基板ＳＵＢ１の面と平行となる。また、第１方向Ｄｘ及び第２方向Ｄｙに直交する第３方向Ｄｚは、アレイ基板ＳＵＢ１の厚み方向である。
表示領域ＤＡは、画像を表示させるための領域であり、複数の画素ＰＸと重なる領域である。周辺領域ＢＥは、アレイ基板ＳＵＢ１の外周よりも内側で、かつ、表示領域ＤＡよりも外側の領域を示す。なお、周辺領域ＢＥは表示領域ＤＡを囲う枠状であってもよく、その場合、周辺領域ＢＥは額縁領域ともいえる。
アレイ基板ＳＵＢ１が有する第１絶縁基板１０は、第１辺１０ｓ１と、第２辺１０ｓ２と、第３辺１０ｓ３と、第４辺１０ｓ４と、を有する。第１辺１０ｓ１は、平面視において、第１方向Ｄｘに沿って延びる。第２辺１０ｓ２は、第１辺１０ｓ１と対向する。第３辺１０ｓ３は、第２方向Ｄｙに沿って延びる。第４辺１０ｓ４は、第３辺１０ｓ３と対向する。
周辺領域ＢＥは、第１部分周辺領域ｓＢＥ１、第２部分周辺領域ｓＢＥ２、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４を含む。本実施形態では、第１部分周辺領域ｓＢＥ１は、第１辺１０ｓ１と、表示領域ＤＡの短辺の直線部分を延長した仮想線（二点鎖線で示す）との間の領域である。第２部分周辺領域ｓＢＥ２は、第２辺１０ｓ２と、表示領域ＤＡの短辺の直線部分を延長した仮想線との間の領域である。第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４は、第１部分周辺領域ｓＢＥ１と第２部分周辺領域ｓＢＥ２との間の領域であり、それぞれ、第３辺１０ｓ３及び第４辺１０ｓ４に沿って設けられる。
図１及び図２に示すように、アレイ基板ＳＵＢ１の第２方向Ｄｙの長さは、対向基板ＳＵＢ２の第２方向Ｄｙの長さよりも長い。図１に示すように、第１絶縁基板１０は、第１張出部１０Ａを有する。第１張出部１０Ａは、平面視で、第２絶縁基板２０の第１辺２０ｓ１よりも外側に張り出した部分である。
複数の端子Ｔ１は、第１張出部１０Ａに設けられる。複数の端子Ｔ１は、第１部分周辺領域ｓＢＥ１において、第１辺１０ｓ１に沿って第１方向Ｄｘに配列される。また、第１張出部１０Ａには配線基板１０１が設けられている。配線基板１０１は、例えばフレキシブル配線基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）によって構成される。配線基板１０１は、例えば異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いたＦＯＧ（Ｆｉｌｍ Ｏｎ Ｇｌａｓｓ）によって第１絶縁基板１０の複数の端子Ｔ１と接続される（以下、「ＦＯＧ実装」と称する）。これにより、第１絶縁基板１０の各配線と、配線基板１０１の各配線とがそれぞれ電気的に接続される。
ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１１０は、配線基板１０１に設けられている。ドライバＩＣ１１０は、表示装置１の表示を制御する制御回路、検出回路、アナログフロントエンド等を含む。ドライバＩＣ１１０は、例えばＡＣＦを用いたＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）によって配線基板１０１に実装される（以下、「ＣＯＦ実装」と称する）。また、この例に限らず、ドライバＩＣ１１０は、第１絶縁基板１０にＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｒｌａｓｓ）実装されたものであっても良い。この場合、ドライバＩＣ１１０は、配線基板１０１が接続される端子Ｔ１と、信号線接続回路３０（図５参照）との間に設けられる。ドライバＩＣ１１０の配置は、これに限定されず、例えばモジュール外部の制御基板やフレキシブル基板上に備えられていてもよい。
図２及び図３に示すように、対向基板ＳＵＢ２は、アレイ基板ＳＵＢ１の表面に垂直な方向に対向して配置される。また、液晶層ＬＣはアレイ基板ＳＵＢ１と対向基板ＳＵＢ２との間に設けられる。
図３において、アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの透光性を有する第１絶縁基板１０を基体としている。アレイ基板ＳＵＢ１は、第１絶縁基板１０の対向基板ＳＵＢ２と対向する側に、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、第６絶縁膜１６、信号線ＳＬ、画素電極ＰＥ、検出電極ＤＥ、第１配向膜ＡＬ１などを備えている。
なお、本明細書において、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０から第２絶縁基板２０に向かう方向を「上側」又は単に「上」とする。また、第２絶縁基板２０から第１絶縁基板１０に向かう方向を「下側」又は単に「下」とする。また、「平面視」とは、第１絶縁基板１０に垂直な方向から見た場合をいう。
第１絶縁膜１１は、第１絶縁基板１０の上に位置している。第２絶縁膜１２は、第１絶縁膜１１の上に位置している。第３絶縁膜１３は、第２絶縁膜１２の上に位置している。信号線ＳＬは、第３絶縁膜１３の上に位置している。第４絶縁膜１４は、第３絶縁膜１３の上に位置し、信号線ＳＬを覆っている。
センサ配線５１は、第４絶縁膜１４の上に位置している。また、センサ配線５１は、第４絶縁膜１４を介して信号線ＳＬと対向している。つまり、センサ配線５１は、信号線ＳＬの上に重畳している。センサ配線５１は、第５絶縁膜１５によって覆われている。第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、及び、第６絶縁膜１６は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。第４絶縁膜１４及び第５絶縁膜１５は、透光性を有する樹脂材料によって形成され、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。ただし、第５絶縁膜１５については無機系材料によって形成されたものであってもよい。
検出電極ＤＥは、第５絶縁膜１５の上に位置している。また、検出電極ＤＥは、第５絶縁膜１５を介してセンサ配線５１と対向している。検出電極ＤＥのスリットＳＰＡは、センサ配線５１の直上に位置している。検出電極ＤＥは、第６絶縁膜１６によって覆われている。第６絶縁膜１６は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。
画素電極ＰＥは、第６絶縁膜１６の上に位置し、第６絶縁膜１６を介して検出電極ＤＥと対向している。画素電極ＰＥ及び検出電極ＤＥは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透光性を有する導電材料によって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第６絶縁膜１６も覆っている。
対向基板ＳＵＢ２は、ガラス基板や樹脂基板などの透光性を有する第２絶縁基板２０を基体としている。対向基板ＳＵＢ２は、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に、遮光層ＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。対向基板ＳＵＢ２は、第２絶縁基板２０のアレイ基板ＳＵＢ１と反対側に導電層２１を備えている。
遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。そして、遮光層ＢＭは、画素電極ＰＥとそれぞれ対向する開口部を規定している。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。
カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置し、それぞれの端部が遮光層ＢＭに重なっている。一例では、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ青色、赤色、緑色に着色された樹脂材料によって形成されている。
オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透光性を有する樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、水平配向性を示す材料によって形成されている。
アレイ基板ＳＵＢ１及び対向基板ＳＵＢ２は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。液晶層ＬＣは、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に封入されている。液晶層ＬＣは、誘電率異方性が負のネガ型液晶材料、あるいは、誘電率異方性が正のポジ型液晶材料によって構成されている。
アレイ基板ＳＵＢ１がバックライトユニットＩＬと対向し、対向基板ＳＵＢ２が表示面側に位置する。バックライトユニットＩＬとしては、種々の形態のものが適用可能であるが、その詳細な構造については説明を省略する。
導電層２１は、第２絶縁基板２０の上に設けられる。導電層２１は、例えばＩＴＯ等の透光性の導電性材料である。外部から印加される静電気や、偏光板ＰＬ２に帯電した静電気は、導電層２１を流れる。表示装置１は、静電気を短時間に除去することができ、表示層である液晶層ＬＣに加えられる静電気を低減することができる。これにより、表示装置１は、ＥＳＤ耐性を向上させることができる。
偏光板ＰＬ１を含む光学素子は、第１絶縁基板１０の外面、あるいは、バックライトユニットＩＬと対向する面に配置される。偏光板ＰＬ２を含む光学素子は、第２絶縁基板２０の外面、あるいは、観察位置側の面に配置される。偏光板ＰＬ１の第１偏光軸及び偏光板ＰＬ２の第２偏光軸は、例えばＸ－Ｙ平面においてクロスニコルの位置関係にある。なお、偏光板ＰＬ２及び偏光板ＰＬ２を含む光学素子は、位相差板などの他の光学機能素子を含んでいてもよい。
例えば、液晶層ＬＣがネガ型液晶材料である場合であって、液晶層ＬＣに電圧が印加されていない状態では、液晶分子ＬＭは、Ｘ－Ｙ平面内において、その長軸が第１方向Ｄｘに沿う方向に初期配向している。一方、液晶層ＬＣに電圧が印加された状態、つまり、画素電極ＰＥと検出電極ＤＥとの間に電界が形成されたオン時において、液晶分子ＬＭは、電界の影響を受けてその配向状態が変化する。オン時において、入射した直線偏光は、その偏光状態が液晶層ＬＣを通過する際に液晶分子ＬＭの配向状態に応じて変化する。
図４は、表示領域の画素配列を表す回路図である。アレイ基板ＳＵＢ１には、図４に示す各副画素ＳＰＸのスイッチング素子Ｔｒ、信号線ＳＬ、走査線ＧＬ等が形成されている。信号線ＳＬは、各画素電極ＰＥ（図３参照）に画素信号を供給するための配線である。走査線ＧＬは、各スイッチング素子Ｔｒを駆動するゲート信号（走査信号）を供給するための配線である。
画素ＰＸは、複数の副画素ＳＰＸが含まれる。副画素ＳＰＸは、それぞれスイッチング素子Ｔｒ及び液晶層ＬＣの容量を備えている。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。図３に示す画素電極ＰＥと検出電極ＤＥとの間に第６絶縁膜１６が設けられ、これらによって図４に示す保持容量Ｃｓが形成される。
図３に示すカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域が周期的に配列されている。各副画素ＳＰＸに、Ｒ、Ｇ、Ｂの３色の色領域が１組として対応付けられる。そして、３色の色領域に対応する副画素ＳＰＸを１組として画素ＰＸが構成される。なお、カラーフィルタは、４色以上の色領域を含んでいてもよい。この場合、画素ＰＸは、４つ以上の副画素ＳＰＸを含んでいてもよい。
図５は、アレイ基板を模式的に示す平面図である。図６は、図５のＶＩ－ＶＩ’断面図である。なお、図６は、副画素ＳＰＸが有するスイッチング素子Ｔｒの積層構造を模式的に併せて示している。画像を表示する表示領域ＤＡは、静電容量を検出する検出装置に含まれるセンサ領域を含む。図５に示すように、検出電極ＤＥは、表示領域ＤＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに行列状に配列される。複数の検出電極ＤＥは、スリットＳＰＡにより第１方向Ｄｘ及び第２方向Ｄｙに分けられる。それぞれの検出電極ＤＥは、平面視で矩形状、又は正方形状で模式的に示すが、これに限定されず、多角形状や、平行四辺形状や、切り欠き等が設けられた異形状であってもよい。検出電極ＤＥは、例えば、ＩＴＯ等の透光性を有する導電性材料で構成されている。
表示装置１は、さらに信号線接続回路３０と、複数の配線５３を含む配線領域ＬＡと、ゲートドライバ１８とを有する。信号線接続回路３０及び配線領域ＬＡは、第１絶縁基板１０の第１部分周辺領域ｓＢＥ１に設けられる。第１辺１０ｓ１から表示領域ＤＡに向かって複数の端子Ｔ１、配線領域ＬＡ（配線５３）、信号線接続回路３０、信号線ＳＬの順に接続される。ゲートドライバ１８は、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４に設けられる。なお、ゲートドライバ１８は、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４のいずれか一方のみに設けられていてもよい。
複数のセンサ配線５１はそれぞれ、複数の検出電極ＤＥのそれぞれに電気的に接続され、周辺領域ＢＥまで引き出されている。複数のセンサ配線５１のそれぞれは第２方向Ｄｙに沿って延出し、複数のセンサ配線５１は第１方向Ｄｘに亘って並んで配置されている。複数のセンサ配線５１はそれぞれ、一端側が検出電極ＤＥに接続され、他端側が信号線接続回路３０に電気的に接続される。複数のセンサ配線５１の他端側は信号線接続回路３０及び配線５３を介して端子Ｔ１に接続される。このように、検出電極ＤＥは、ドライバＩＣ１１０（図１参照）と電気的に接続される。
表示の際には、ドライバＩＣ１１０は、配線５３を介して表示駆動信号をセンサ配線５１に供給する。検出電極ＤＥは、表示の際に表示駆動信号が供給され、複数の画素電極ＰＥに対する共通電極として機能する。また、タッチ検出の際に、ドライバＩＣ１１０は、センサ配線５１を介して、検出用のタッチ駆動信号を検出電極ＤＥに供給する。これにより、検出電極ＤＥの容量変化に応じた検出信号が、配線５３を介してドライバＩＣ１１０の検出回路に供給される。これにより、表示装置１は、複数の検出電極ＤＥ毎に接触状態あるいは近接状態の被検出体を検出することができる。
また、画素電極ＰＥ（図３参照）は、信号線ＳＬ及び信号線接続回路３０を介して、ドライバＩＣ１１０と電気的に接続される。複数の信号線ＳＬはそれぞれ、第１方向Ｄｘに並ぶ複数の画素電極ＰＥのそれぞれに電気的に接続され、周辺領域ＢＥまで引き出されている。複数の信号線ＳＬのそれぞれは第２方向Ｄｙに沿って延出し、複数の信号線ＳＬは第１方向Ｄｘに亘って並んで配置されている。なお、図５では、図面を見やすくするために、複数の信号線ＳＬ及び複数のセンサ配線５１のうち、一部のみ示している。
信号線接続回路３０は、表示領域ＤＡと第１部分周辺領域ｓＢＥ１との境界に沿って設けられ、かつ、表示領域ＤＡの曲線部ＤＡｃに沿って設けられる。ゲートドライバ１８の第１部分周辺領域ｓＢＥ１側の端部は、曲線部ＤＡｃと第１方向Ｄｘに隣り合って設けられる。信号線接続回路３０の曲線部ＤＡｃに沿った部分は、第１方向Ｄｘにおいて、ゲートドライバ１８と曲線部ＤＡｃとの間に設けられる。複数の信号線ＳＬ及び複数のセンサ配線５１は、信号線接続回路３０に接続される。また、信号線接続回路３０は、配線領域ＬＡに設けられた複数の配線５３及び端子Ｔ１を介して配線基板１０１（図１参照）と電気的に接続される。信号線接続回路３０は、信号線ＳＬと配線５３との接続と遮断とを切り替える回路である。また、信号線接続回路３０は、センサ配線５１と配線５３との接続と遮断とを切り替える。
図６に示すように、スイッチング素子Ｔｒは、半導体６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を含む。半導体６１は、第１絶縁膜１１を介して第１絶縁基板１０の上に設けられる。遮光層６７は、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０と半導体６１との間に設けられる。
第２絶縁膜１２は、半導体６１を覆って第１絶縁膜１１の上に設けられる。ゲート電極６４は、第２絶縁膜１２の上に設けられる。ゲート電極６４は、走査線ＧＬのうち、半導体６１と重なる部分である。第３絶縁膜１３は、半導体６１を覆って第２絶縁膜１２の上に設けられる。半導体６１のゲート電極６４と重なる部分にチャネル領域が形成される。
図６に示す例では、スイッチング素子Ｔｒは、いわゆるトップゲート構造である。ただし、スイッチング素子Ｔｒは、半導体６１の下側にゲート電極６４が設けられたボトムゲート構造でもよい。また、スイッチング素子Ｔｒは、第１絶縁基板１０に垂直な方向において、半導体６１を挟んでゲート電極６４が設けられたデュアルゲート構造でもよい。
ソース電極６２及びドレイン電極６３は、第３絶縁膜１３の上に設けられる。本実施形態では、ソース電極６２は、コンタクトホールＨ２を介して半導体６１と電気的に接続される。ドレイン電極６３は、コンタクトホールＨ３を介して半導体６１と電気的に接続される。ソース電極６２は、信号線ＳＬのうち、半導体６１と重なる部分である。
第４絶縁膜１４及び第５絶縁膜１５は、ソース電極６２及びドレイン電極６３を覆って、第３絶縁膜１３の上に設けられる。第４絶縁膜１４の上に、中継電極６５及びセンサ配線５１が設けられる。中継電極６５は、コンタクトホールＨ４を介してドレイン電極６３と電気的に接続される。センサ配線５１は、信号線ＳＧＬの上側に設けられる。センサ配線５１は、平面視において、それぞれ信号線ＳＬと重畳し、信号線ＳＬと平行に延出している。また、第５絶縁膜１５の上に検出電極ＤＥが設けられる。検出電極ＤＥは、コンタクトホールＨ１を介してセンサ配線５１と電気的に接続される。
画素電極ＰＥは、第６絶縁膜１６及び第５絶縁膜１５に設けられたコンタクトホールＨ５を介して中継電極６５と電気的に接続される。コンタクトホールＨ５は、検出電極ＤＥの開口ＤＥａに重なる位置に形成される。このような構成により、画素電極ＰＥは、スイッチング素子Ｔｒと接続される。
次に、配線領域ＬＡの構成について詳細に説明する。図７は、配線領域を示す平面図である。図８は、切替回路部を示す平面図である。図７に示すように、本実施形態では、端子Ｔ１と、信号線接続回路３０との間の領域を配線領域ＬＡとする。信号線接続回路３０は、複数の第１切替回路部３１ａ、複数の第２切替回路部３１ｂを有する。複数の第１切替回路部３１ａは、表示領域ＤＡの直線部に沿って配置される。また、複数の第２切替回路部３１ｂは、表示領域ＤＡの曲線部ＤＡｃに沿って配置される。以下の説明では、第１切替回路部３１ａと第２切替回路部３１ｂとを区別して説明する必要がない場合には、単に切替回路部３１と表す場合がある。
図８に示すように、切替回路部３１は、複数のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３を有する。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、それぞれ、半導体３３と、ソース電極３４と、ドレイン電極３５と、ゲート電極３６とを有する。複数のゲート電極３６、複数のソース電極３４及び複数のドレイン電極３５が配列される方向を第１回路方向ＤＣ１とする。第１回路方向ＤＣ１と直交する方向を第２回路方向ＤＣ２とする。第２回路方向ＤＣ２は、ゲート電極３６、複数のソース電極３４及び複数のドレイン電極３５が延出する方向である。第１切替回路部３１ａの第１回路方向ＤＣ１は、第１方向Ｄｘと一致する。第１切替回路部３１ａの第２回路方向ＤＣ２は、第２方向Ｄｙと一致する。
ゲート電極３６は、切替信号供給配線５４Ａ、５４Ｂに接続される。切替信号供給配線５４Ａ、５４Ｂは、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３を制御する切替信号を各ゲート電極３６に供給する配線である。切替信号供給配線５４Ａ、５４Ｂは、複数の第１切替回路部３１ａ及び複数の第２切替回路部３１ｂの配列方向（第２回路方向ＤＣ２）に沿って延在する。切替信号供給配線５４Ａと切替信号供給配線５４Ｂとの間に複数の切替回路部３１が配置される。
複数のソース電極３４は、ブリッジ配線５５を介して配線５３と接続される。ブリッジ配線５５は、コンタクト部ＣＨにより切替信号供給配線５４Ａと異なる層に設けられ、平面視で切替信号供給配線５４Ａと交差する。本実施形態では、トランジスタＴｒ１のソース電極３４は、トランジスタＴｒ２のソース電極３４と共用される。
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３のドレイン電極３５は、それぞれ、ブリッジ配線５６を介して信号線ＳＬに接続される。ブリッジ配線５６は、コンタクト部ＣＨにより切替信号供給配線５４Ｂと異なる層に設けられ、平面視で切替信号供給配線５４Ｂと交差する。切替信号に応じてトランジスタＴｒ１、Ｔｒ２、Ｔｒ３のオンオフが制御されて、信号線ＳＬが順次選択される。配線５３からの映像信号は、選択された信号線ＳＬに供給される。
なお、図８では、第１切替回路部３１ａについて示したが、第２切替回路部３１ｂの説明にも適用できる。ただし、第２切替回路部３１ｂの平面視での形状及び第１回路方向ＤＣ１、第２回路方向ＤＣ２の向きは、第１切替回路部３１ａと異なる。また、切替回路部３１は、１つの配線５３と、３つの信号線ＳＬとの接続と遮断とを切り替える場合を示したが、これに限定されない。１つの切替回路部３１に、４つ以上の信号線ＳＬが接続されていてもよい。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、画素ＰＸ（副画素ＳＰＸ）に含まれるスイッチング素子Ｔｒ（図６参照）と同層に設けられていてもよく、スイッチング素子Ｔｒとは異なる層を利用して形成されてもよい。
図７に示すように、配線領域ＬＡは、第１配線領域ＬＡ１、第２配線領域ＬＡ２、第３配線領域ＬＡ３及び第４配線領域ＬＡ４を有する。第１配線領域ＬＡ１、第２配線領域ＬＡ２、第３配線領域ＬＡ３及び第４配線領域ＬＡ４は、中心線ＤＡＬを対称軸として線対称になっている。中心線ＤＡＬは、表示領域ＤＡの第１方向Ｄｘの中点を通り、第２方向Ｄｙに平行な線である。
２つの第１配線領域ＬＡ１は、配線領域ＬＡにおいて第１方向Ｄｘの外側、すなわち、端子Ｔ１から第１方向Ｄｘに離れた位置に配置される。２つの第１配線領域ＬＡ１の間に、２つの第２配線領域ＬＡ２、２つの第３配線領域ＬＡ３及び１つの第４配線領域ＬＡ４が配置される。
第１配線領域ＬＡ１は、表示領域ＤＡの曲線部ＤＡｃに隣り合って設けられる。第１配線領域ＬＡ１に含まれる複数の配線５３のそれぞれは、第２金属層ＭＬ２で形成され、第２切替回路部３１ｂを介して、信号線ＳＬに電気的に接続される。
第２配線領域ＬＡ２は、第１配線領域ＬＡ１と複数の端子Ｔ１との間に設けられる。中心線ＤＡＬに対して左側に設けられた第２配線領域ＬＡ２において、複数の配線５３は、第１方向Ｄ１に延出する。第１方向Ｄ１は、第２方向Ｄｙに対して傾斜角度θａを成す方向である。中心線ＤＡＬに対して右側に設けられた第２配線領域ＬＡ２において、複数の配線５３は、第２方向Ｄｙに対して、第１方向Ｄ１とは反対側に第２方向Ｄ２に延出する。第２方向Ｄ２は第２方向Ｄｙに対して傾斜角度θｂを成す方向である。傾斜角度θａと傾斜角度θｂは同じであるが、異なっていてもよい。第２配線領域ＬＡ２の複数の配線５３のうち、少なくとも１つ以上の配線５３は、コンタクト部ＣＨを介して第１金属層ＭＬ１と第２金属層ＭＬ２とを経由する。
第３配線領域ＬＡ３は、第１配線領域ＬＡ１と第２配線領域ＬＡ２との間に設けられる。第３配線領域ＬＡ３の複数の配線５３は、第２方向Ｄｙに延出し、第１配線領域ＬＡ１と第２配線領域ＬＡ２とを接続する。なお、第２配線領域ＬＡ２のうち、第３配線領域ＬＡ３に接続されない複数の配線５３は、第１切替回路部３１ａに接続される。
第４配線領域ＬＡ４は、複数の配線５３が端子Ｔ１に接続される領域であり、第２配線領域ＬＡ２と端子Ｔ１との間に設けられた領域である。第４配線領域ＬＡ４の複数の配線５３は、端子Ｔ１から第２方向Ｄｙに延出して第２配線領域ＬＡ２に接続される。第４配線領域ＬＡ４において、複数の配線５３の長さは、中心線ＤＡＬから離れるほど短くなる。第４配線領域ＬＡ４に含まれる複数の配線５３のそれぞれは、第２金属層ＭＬ２で形成される。
図９は、図７の領域Ｂを拡大して示す平面図である。図１０は、図９の領域Ｃを拡大して示す平面図である。図１１は、図１０のＸＩ－ＸＩ’断面図である。図１２は、図９の領域Ｄを拡大して示す平面図である。
図１０に示すように、第２配線領域ＬＡ２において、複数の配線５３は、異なる層に設けられた第１金属層ＭＬ１及び第２金属層ＭＬを有する。図１１に示すように、第１金属層ＭＬ１は、第２絶縁膜１２の上に設けられる。すなわち、第１金属層ＭＬ１は、走査線ＧＬ（図６参照）と同層の配線層であり、走査線ＧＬと同じ材料で形成される。第２金属層ＭＬ２は、第３絶縁膜１３の上に設けられる。すなわち、第２金属層ＭＬ２は、信号線ＳＬ（図６参照）と同層の配線層であり、信号線ＳＬと同じ材料で形成される。なお、端子Ｔ１も第２金属層ＭＬ２で形成される。
図１０に示すように、複数の配線５３は、第１配線５３－１、第２配線５３－２及び第３配線５３－３を含む。複数の配線５３は、それぞれ、正極性（＋）の映像信号を供給する複数の配線５３と、負極性（－）の映像信号を供給する複数の配線５３とを有する。複数の配線３は、少なくとも信号線接続回路３０に接続される部分と、端子Ｔ１に接続される部分とで、正極性（＋）と負極性（－）とが交互に配列される。以下の説明において、図１０及び図１１では、各配線５３を、第１配線５３－１（＋）、第１配線５３－１（－）のように区別して示す。正極性（＋）と負極性（－）とを区別して説明する必要がない場合には、（＋）、（－）の符号を省略する場合がある。
正極性の映像信号と、負極性の映像信号とは、表示駆動信号の電位を基準として、互いに異なる極性を有する電圧信号である。表示装置１は、正極と負極の電圧を交互に掛ける交流の印加による駆動を行い、画素電極ＰＥに正負電荷の偏りが生じて寿命が短くなることを抑制できる。
第２配線領域ＬＡ２において、複数の配線５３は、正極性配線ブロックＢＫ－１と負極性配線ブロックＢＫ－２とに、それぞれまとめて配置される。正極性配線ブロックＢＫ－１は、第１配線５３－１（＋）、第２配線５３－２（＋）及び第３配線５３－３（＋）を含む。負極性配線ブロックＢＫ－２は、第１配線５３－１（－）、第２配線５３－２（－）及び第３配線５３－３（－）を含む。正極性配線ブロックＢＫ－１及び負極性配線ブロックＢＫ－２は、それぞれ、同じ極性の３本の配線５３が隣り合って配置される。これにより、表示装置１は、配線３の間の寄生容量を低減できる。
図１０に示すように、正極性配線ブロックＢＫ－１において、第３配線５３－３（＋）は、平面視で、第１配線５３－１（＋）と第２配線５３－２（＋）との間に配置される。第３配線５３－３（＋）は、第１金属層ＭＬ１により形成される。第１配線５３－１（＋）及び第２配線５３－２（＋）は、第２金属層ＭＬ２により形成される。負極性配線ブロックＢＫ－２の各配線も同様の構成である。
図１１に示すように、各配線５３の一部が平面視で重なって設けられる。例えば、第３配線５３－３（＋）の幅は、第１配線５３－１（＋）と第２配線５３－２（＋）との間隔よりも大きい。第３配線５３－３（－）の幅は、第１配線５３－１（－）と第２配線５３－２（－）との間隔よりも大きい。
このような構成により、第２配線領域ＬＡ２において配線５３の配置ピッチを他の配線領域よりも小さくすることができる。ただし、第２配線領域ＬＡ２では、各配線５３の間に平面視で隙間を設けてもよい。
図９に示すように、第２配線領域ＬＡ２は第１金属層ＭＬ１と第２金属層ＭＬ２とを接続するコンタクト部ＣＨＢを有する。ここで、第１金属層ＭＬ１のシート抵抗は、第２金属層ＭＬ２のシート抵抗よりも大きい。コンタクト部ＣＨＢは、第２配線領域ＬＡ２の各配線５３の長さを３等分する位置に設けられる。すなわち、第１配線５３－１、第２配線５３－２及び第３配線５３－３において、第１金属層ＭＬ１の合計長さと、第２金属層ＭＬ２の合計長さが、各配線間で同等になる。これにより、第１配線５３－１、第２配線５３－２及び第３配線５３－３の抵抗差が小さくなる。したがって、表示装置１の表示性能の低下を抑制できる。
図９に示すように、第３配線領域ＬＡ３において、複数の配線５３の第１方向Ｄｘの配置ピッチは、表示領域ＤＡから離れるにしたがって小さくなる。言い換えると、複数の配線５３の第１方向Ｄｘの配置ピッチは、中心線ＤＡＬ（図７参照）から離れるにしたがって小さくなる。また、第３配線領域ＬＡ３において、複数の配線５３の第２方向Ｄｙに延出する部分の長さは、表示領域ＤＡから離れるにしたがって長くなる。
第３配線領域ＬＡ３の、少なくとも一部の配線５３は、第１金属層ＭＬ１と第２金属層ＭＬ２とを接続する複数のコンタクト部ＣＨＡを有する。コンタクト部ＣＨＡは、第２配線領域ＬＡ２の、第１金属層ＭＬ１で形成された配線５３を第２金属層ＭＬ２に接続する。複数のコンタクト部ＣＨＡを結ぶ仮想線ＣＨＬ３が曲線状になるように、複数のコンタクト部ＣＨＡが配置される。言い換えると、複数のコンタクト部ＣＨＡと表示領域ＤＡとの第２方向Ｄｙの距離は、中心線ＤＡＬ（図７参照）から離れるにしたがって大きくなる。
複数のコンタクト部ＣＨＡの第１方向Ｄｘの配置ピッチは、表示領域ＤＡから離れるにしたがって、つまり、中心線ＤＡＬ（図７参照）から離れるにしたがって小さくなる。複数のコンタクト部ＣＨＡの第２方向Ｄｙの配置ピッチは、表示領域ＤＡから離れるにしたがって、つまり、中心線ＤＡＬ（図７参照）から離れるにしたがって大きくなる。仮想線ＣＨＬ３は、第２配線領域ＬＡ２が有する複数のコンタクト部ＣＨＢを結ぶ仮想線ＣＨＬ２よりも曲率が大きい。なお、図７及び図９では、第２配線領域ＬＡ２において、仮想線ＣＨＬ２は直線状であるが、仮想線ＣＨＬ２が曲線状になるように、複数のコンタクト部ＣＨＢが配置されていてもよい。
具体的には、図１０に示すように、表示領域ＤＡに近い領域（図９に示す領域Ｃ）において、第３配線領域ＬＡ３は、第１方向Ｄｘに隣り合う第１コンタクト部ＣＨＡ－１と第２コンタクト部ＣＨＡ－２とを有する。第１コンタクト部ＣＨＡ－１及び第２コンタクト部ＣＨＡ－２は、それぞれ第３配線５３－３（＋）、第３配線５３－３（－）に設けられる。第１コンタクト部ＣＨＡ－１は、第１金属層ＭＬ１で形成される第３配線５３－３（＋）と、第２金属層ＭＬ２で形成される第３配線５３－３（＋）とを接続する。第２コンタクト部ＣＨＡ－２は、第１金属層ＭＬ１で形成される第３配線５３－３（－）と、第２金属層ＭＬ２で形成される第３配線５３－３（－）とを接続する。第１コンタクト部ＣＨＡ－１と第２コンタクト部ＣＨＡ－２との間には、配線５３が設けられていない。第１コンタクト部ＣＨＡ－１と第２コンタクト部ＣＨＡ－２との第１方向Ｄｘの距離を第１距離Ｗ１とする。
図９に示すように、領域Ｄは領域Ｃよりも第２方向Ｄｙにおいて表示領域ＤＡから離れた領域である。図１２に示すように、表示領域ＤＡから離れた領域（例えば、図９に示す領域Ｄ）において、第３配線領域ＬＡ３は、第１方向Ｄｘに隣り合う第３コンタクト部ＣＨＡ－３と第４コンタクト部ＣＨＡ－４とを有する。第３コンタクト部ＣＨＡ－３と第４コンタクト部ＣＨＡ－４との間に他の配線５３が設けられていない。第３コンタクト部ＣＨＡ－３と第４コンタクト部ＣＨＡ－４との第１方向Ｄｘの距離を第２距離Ｗ２とする。図１０に示す第１距離Ｗ１は、図１２に示す第２距離Ｗ２よりも大きい。
同様に、図１０に示すように、第５コンタクト部ＣＨＡ－５は、第１コンタクト部ＣＨＡ－１と、配線５３（第２配線５３－２（－））を介して第１方向Ｄｘに隣り合う。第９コンタクト部ＣＨＡ－９は、第５コンタクト部ＣＨＡ－５と第２方向Ｄｙに隣り合う。第５コンタクト部ＣＨＡ－５及び第９コンタクト部ＣＨＡ－９は、第２配線５３－２（＋）に設けられる。第５コンタクト部ＣＨＡ－５と第９コンタクト部ＣＨＡ－９との間に、第１配線５３－１（－）が設けられ、第２配線５３－２（＋）と交差する。
また、第６コンタクト部ＣＨＡ－６は、第２コンタクト部ＣＨＡ－２と、配線５３を介して第１方向Ｄｘに隣り合う。第１コンタクト部ＣＨＡ－１と第５コンタクト部ＣＨＡ－５との第１方向Ｄｘの距離を第３距離Ｗ３とする。第２コンタクト部ＣＨＡ－２と第６コンタクト部ＣＨＡ－６との第１方向Ｄｘの距離を第４距離Ｗ４とする。
また、図１２に示すように、第７コンタクト部ＣＨＡ－７は、第３コンタクト部ＣＨＡ－３と、配線５３（第４配線５３－４）を介して第１方向Ｄｘに隣り合う。第１０コンタクト部ＣＨＡ－１０は、第７コンタクト部ＣＨＡ－７と第２方向Ｄｙに隣り合う。第７コンタクト部ＣＨＡ－７及び第１０コンタクト部ＣＨＡ－１０は、第４配線５３－４に設けられる。第７コンタクト部ＣＨＡ－７と第１０コンタクト部ＣＨＡ－１０との間に、第４配線５３－４とは異なる配線５３が設けられ、第４配線５３－４と交差する。
第８コンタクト部ＣＨＡ－８は、第４コンタクト部ＣＨＡ－４と、配線５３を介して第１方向Ｄｘに隣り合う。第３コンタクト部ＣＨＡ－３と第７コンタクト部ＣＨＡ－７との第１方向Ｄｘの距離を第５距離Ｗ５とする。第４コンタクト部ＣＨＡ－４と第８コンタクト部ＣＨＡ－８との第１方向Ｄｘの距離を第６距離Ｗ６とする。図１０に示す第３距離Ｗ３及び第４距離Ｗ４は、図１２に示す第５距離Ｗ５及び第６距離Ｗ６よりも大きい。
図１０に示すように、第５コンタクト部ＣＨＡ－５と、第６コンタクト部ＣＨＡ－６との第２方向Ｄｙでの距離を第７距離Ｗ７とする。図１２に示すように、第７コンタクト部ＣＨＡ－７と、第８コンタクト部ＣＨＡ－８との第２方向Ｄｙでの距離を第８距離Ｗ８とする。第５コンタクト部ＣＨＡ－５と、第６コンタクト部ＣＨＡ－６との間には２つのコンタクト部（第１コンタクト部ＣＨＡ－１と第２コンタクト部ＣＨＡ－２）が配置されている。同様に、第７コンタクト部ＣＨＡ－７と、第８コンタクト部ＣＨＡ－８との間には２つのコンタクト部（第３コンタクト部ＣＨＡ－３と第４コンタクト部ＣＨＡ－４）が配置されている。第７距離Ｗ７は、第８距離Ｗ８よりも小さい。
以上のような構成により、第３配線領域ＬＡ３の各配線５３及びコンタクト部ＣＨＡを設けることにより、曲線部ＤＡｃに隣り合う第１配線領域ＬＡ１及び第２配線領域ＬＡ２において効率よく配線５３を設けることができる。具体的には、図９に示すように、第１配線領域ＬＡ１において、表示領域ＤＡから離れた位置に設けられた配線５３の延出方向と第２方向Ｄｙとが成す角度を第１角度θ１とする。また、第１配線領域ＬＡ１において、表示領域ＤＡに近い位置に設けられた配線５３の延出方向と第２方向Ｄｙとが成す角度を第２角度θ２とする。第１角度θ１は、第２角度θ２よりも小さい。
また、仮想線ＣＨＬ３は、複数のコンタクト部ＣＨＡを結ぶものであり、例えば隣接するコンタクト部ＣＨＡ同士を直線でつなぎ合わせた場合、ジグザグとなることもあり得る。この場合であっても、仮想線ＣＨＬ３は、表示領域ＤＡから第１絶縁基板１０の外辺（例えば第１辺１０ｓ１）までの複数のコンタクト部ＣＨＡを直線でつなぎ合わせた場合でも全体的に見れば曲線状ということができる。つまり、仮想線ＣＨＬ３の曲線状とは、隣接する複数のコンタクト部ＣＨＡ、例えば、図９に示すコンタクト部ＣＨＡ－ｃ、ＣＨＡ－ｄ、ＣＨＡ－ｅをつなぎ合わせたときに、コンタクト部ＣＨＡ－ｃとコンタクト部ＣＨＡ－ｄとを結ぶ直線と、コンタクト部ＣＨＡ－ｄとコンタクト部ＣＨＡ－ｅとを結ぶ直線とが、異なる方向に延出する。かつ、仮想線ＣＨＬ３の曲線状とは、第３配線領域ＬＡ３において配線５３の表示領域ＤＡ側に近く位置するコンタクト部ＣＨＡ－ａと、第１絶縁基板１０の外辺側に近く位置する複数の配線５３のコンタクト部ＣＨＡ－ｂと、その間において位置する任意に選択した複数のコンタクト部ＣＨＡとをつなぎ合わせ全体的に形成される仮想線が概ね曲線状となるといえる。ここで、任意に選択した複数のコンタクト部ＣＨＡは、例えばコンタクト部ＣＨＡ－ａとコンタクト部ＣＨＡ－ｂとの間でバランスよく配置された１５個から２０個程度のコンタクト部ＣＨＡである。ただし、任意に選択した複数のコンタクト部ＣＨＡの数については単なる一例であり、２０個以上であってもよい。
なお、隣接する複数のコンタクト部ＣＨＡ－ｃ、ＣＨＡ－ｄの間に、１又は複数の他のコンタクト部ＣＨＡが設けられていてもよく、隣接する複数のコンタクト部ＣＨＡ－ｄ、ＣＨＡ－ｅの間に、１又は複数の他のコンタクト部ＣＨＡが設けられていてもよい。
さらに、仮想線ＣＨＬ３は、図９に示す領域Ｄにおける曲率と、領域Ｃにおける曲率は異なり、図９においては領域Ｄにおける仮想線ＣＨＬ３の曲率は、領域Ｃにおける仮想線ＣＨＬ３の曲率よりも大きい。
このような構成により、本実施形態では、第３配線領域ＬＡ３の各配線５３及びコンタクト部ＣＨＡを等間隔で設けた場合に比べて、第１配線領域ＬＡ１の配線５３の配置ピッチ（配置密度）を小さくすることができる。したがって、表示装置１は、表示領域ＤＡに対して信号線ＳＬが延在する方向に配置された周辺領域の面積を小さくすることができる。
なお、第２配線領域ＬＡ２及び第３配線領域ＬＡ３の配線５３は、第１金属層ＭＬ１及び第２金属層ＭＬ２により形成される場合に限定されない。第２配線領域ＬＡ２及び第３配線領域ＬＡ３の配線５３は、例えば、第１金属層ＭＬ１及び第２金属層ＭＬ２と異なる層に形成された第３金属層を含んでいてもよい。第３金属層は、センサ配線５１（図３、図６参照）と同層に設けられる。また、第１配線領域ＬＡ１の配線５３は、第２金属層ＭＬ２で形成される場合に限定されず、第３金属層を有していてもよい。
また、図９に示すように、第１切替回路部３１ａと、第２切替回路部３１ｂとは、平面視での形状が異なる。第１切替回路部３１ａは、表示領域ＤＡの直線部に隣り合う位置に配置され、第２切替回路部３１ｂは、表示領域ＤＡの曲線部ＤＡｃと隣り合う位置に配置される。
具体的には、図９に示すように、複数の第２切替回路部３１ｂは、第１回路方向ＤＣ１が曲線部ＤＡｃに沿うように配置され、それぞれの第２回路方向ＤＣ２の向きが異なる。複数の第２切替回路部３１ｂの第２回路方向ＤＣ２と第２方向Ｄｙとが成す角度は、中心線ＤＡＬ（図７参照）から離れるにしたがって大きくなる。また、第２切替回路部３１ｂの第２回路方向ＤＣ２と第２方向Ｄｙとが成す角度は、第１切替回路部３１ａの第２回路方向ＤＣ２と第２方向Ｄｙとが成す角度よりも大きい。
また、図８に示すように、切替回路部３１の第１回路方向ＤＣ１の長さを第１幅ＷＳ１とし、第２回路方向ＤＣ２の長さを第２幅ＷＳ２とする。図９に示すように、第２切替回路部３１ｂの第１幅ＷＳ１は、第１切替回路部３１ａの第１幅ＷＳ１よりも大きい。且つ、第２切替回路部３１ｂの第２幅ＷＳ２は、第１切替回路部３１ａの第２幅ＷＳ２よりも小さい。複数の第２切替回路部３１ｂの第１幅ＷＳ１は、中心線ＤＡＬ（図７参照）から離れるにしたがって大きくなる。複数の第２切替回路部３１ｂの第２幅ＷＳ２は、中心線ＤＡＬ（図７参照）から離れるにしたがって小さくなる。このような構成により、各切替回路部３１を効率よく配置できる。
図１３は、切替回路部、転送回路及び走査線の配置を示す平面図である。なお、図１３では、図面を見やすくするために、信号線ＳＬ及び配線５３の図示を省略している。複数の第２切替回路部３１ｂは、曲線部ＤＡｃに沿って配列される。また、ゲートドライバ１８に含まれる複数の転送回路１９は、第１絶縁基板１０の端部と複数の第２切替回路部３１ｂとの間に配置される。複数の転送回路１９は、走査線接続配線ＧＣＬを介して走査線ＧＬと接続される。曲線部ＤＡｃと交差する走査線ＧＬ（走査線接続配線ＧＣＬ）は、隣り合う第２切替回路部３１ｂとの間を通って転送回路１９に接続される。
転送回路１９は、入力されたシフト信号を一時的に保持し、クロック信号に同期して、シフト信号を次段へ順次伝達するシフト動作を行う回路である。また、転送回路１９は、シフト動作を行うとともに、シフト信号を保持している場合にはその出力信号（走査信号）を、対応する走査線ＧＬに供給する回路である。転送回路１９のシフト動作によって走査信号が走査線ＧＬに順次供給され、走査信号が供給された副画素ＳＰＸに映像信号が順次書き込まれる。転送回路１９の具体的な構成例については、特許文献１に記載されているので、特許文献１の記載を本実施形態に含め、記載を省略する。
複数の第２切替回路部３１ｂは、第１方向Ｄｘにおいて中心線ＤＡＬ（図７参照）から離れるにしたがって、言い換えると、第１絶縁基板１０の第３辺１０ｓ３に近づくにしたがって、隣り合う第２切替回路部３１ｂの間隔が大きくなる。図１３に示すように、複数の第２切替回路部３１ｂのうち、隣り合う第２切替回路部３１ｂ－３と第２切替回路部３１ｂ－４との間隔は、第２切替回路部３１ｂ－２と第２切替回路部３１ｂ－１との間隔よりも大きい。隣り合う第２切替回路部３１ｂ－２と第２切替回路部３１ｂ－１との間を通って１本の走査線接続配線ＧＣＬが設けられている。隣り合う第２切替回路部３１ｂ－３と第２切替回路部３１ｂ－４との間を通って、２本の走査線接続配線ＧＣＬが設けられている。
複数の第２切替回路部３１ｂのうち、隣り合う第２切替回路部３１ｂ－５と第２切替回路部３１ｂ－６との間隔は、第２切替回路部３１ｂ－３と第２切替回路部３１ｂ－４との間隔よりも大きい。隣り合う第２切替回路部３１ｂ－５と第２切替回路部３１ｂ－６との間を通って３本の走査線接続配線ＧＣＬが設けられている。
複数の第２切替回路部３１ｂのうち、端部に設けられた第２切替回路部３１ｂ－７と第２切替回路部３１ｂ－８とは、向きが異なって配置される。第２切替回路部３１ｂ－７は、上述した第２回路方向ＤＣ２（図９参照）が、曲線部ＤＡｃと直交するように配置される。一方、最も第３辺１０ｓ３に近い第２切替回路部３１ｂ－８は、第２回路方向ＤＣ２が第２方向Ｄｙに平行な方向に向けられる。
このような構成により、表示装置１は、第２切替回路部３１ｂ、転送回路１９、走査線接続配線ＧＣＬ及び配線５３（図１３では図示しない）を効率よく配置することができる。このため、表示装置１は、曲線部ＤＡｃと第１絶縁基板１０の端部との間の周辺領域ＢＥの面積を小さくすることができる。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
１ 表示装置
１０ 第１絶縁基板
１８ ゲートドライバ
１９ 転送回路
２０ 第２絶縁基板
３０ 信号線接続回路
３１ 切替回路部
３３、６１ 半導体
３４、６２ ソース電極
３５、６３ ドレイン電極
３６、６４ ゲート電極
５３ 配線
５４Ａ、５４Ｂ 切替信号供給配線
５５、５６ ブリッジ配線
５１ センサ配線
１０１ 配線基板
１１０ ドライバＩＣ
ＢＥ 周辺領域
ＤＡ 表示領域
ＤＣ１ 第１回路方向
ＤＣ２ 第２回路方向
ＤＥ 検出電極
ＬＡ 配線領域
ＬＡ１ 第１配線領域
ＬＡ２ 第２配線領域
ＬＡ３ 第３配線領域
ＬＡ４ 第４配線領域
ＭＬ１ 第１金属層
ＭＬ２ 第２金属層
ＳＵＢ１ アレイ基板
ＳＵＢ２ 対向基板
Ｔ１ 端子

Claims (12)

  1. 基板と、
    複数の画素が設けられた表示領域と、
    前記基板の端部と前記表示領域との間に位置する周辺領域と、
    複数の前記画素に設けられたスイッチング素子に接続され、第１方向に配列された複数の信号線と、
    前記基板の前記周辺領域において、前記第１方向に配列された複数の端子と、
    前記周辺領域において、複数の前記端子と複数の前記信号線とを接続する複数の配線と、
    前記周辺領域において、前記基板に垂直な方向で異なる層に設けられた第１金属層と、第２金属層と、前記第１金属層と前記第２金属層との間の絶縁膜と、を有し、
    複数の前記配線のそれぞれが、前記第１金属層と異なる層で形成され、前記信号線に電気的に接続される第１配線領域と、
    前記第１配線領域と複数の前記端子との間に設けられ、複数の前記配線のうち少なくとも１つ以上の前記配線が、前記第１金属層と前記第２金属層とを経由する第２配線領域と、
    前記第１配線領域と前記第２配線領域との間に設けられ、複数の前記配線が前記第１方向と交差する第２方向に延出する第３配線領域とを有し、
    前記第３配線領域は、前記第１金属層と前記第２金属層とを接続する複数のコンタクト部とを有し、複数の前記コンタクト部を結ぶ仮想線が曲線状であり、
    前記第３配線領域において、複数の前記配線の前記第１方向の配置ピッチは、前記表示領域から離れるにしたがって小さくなる
    表示装置。
  2. 前記第３配線領域において、複数の前記配線の前記第２方向に延出する部分の長さは、前記表示領域から離れるにしたがって長くなる
    請求項１に記載の表示装置。
  3. 基板と、
    複数の画素が設けられた表示領域と、
    前記基板の端部と前記表示領域との間に位置する周辺領域と、
    複数の前記画素に設けられたスイッチング素子に接続され、第１方向に配列された複数の信号線と、
    前記基板の前記周辺領域において、前記第１方向に配列された複数の端子と、
    前記周辺領域において、複数の前記端子と複数の前記信号線とを接続する複数の配線と、
    前記周辺領域において、前記基板に垂直な方向で異なる層に設けられた第１金属層と、第２金属層と、前記第１金属層と前記第２金属層との間の絶縁膜と、を有し、
    複数の前記配線のそれぞれが、前記第１金属層と異なる層で形成され、前記信号線に電気的に接続される第１配線領域と、
    前記第１配線領域と複数の前記端子との間に設けられ、複数の前記配線のうち少なくとも１つ以上の前記配線が、前記第１金属層と前記第２金属層とを経由する第２配線領域と、
    前記第１配線領域と前記第２配線領域との間に設けられ、複数の前記配線が前記第１方向と交差する第２方向に延出する第３配線領域とを有し、
    前記第３配線領域は、前記第１金属層と前記第２金属層とを接続する複数のコンタクト部とを有し、複数の前記コンタクト部を結ぶ仮想線が曲線状であり、
    前記第３配線領域において、複数の前記配線の前記第２方向に延出する部分の長さは、前記表示領域から離れるにしたがって長くなる
    表示装置。
  4. 前記第３配線領域において、複数の前記コンタクト部は、
    前記第１方向に隣り合う第１コンタクト部と、第２コンタクト部と、
    前記第１コンタクト部及び前記第２コンタクト部よりも、前記第２方向で前記表示領域から離れた位置に設けられ、前記第１方向に隣り合う第３コンタクト部と、第４コンタクト部と、を有し、
    前記第１コンタクト部と前記第２コンタクト部との間の前記第１方向の距離は、前記第３コンタクト部と前記第４コンタクト部との間の前記第１方向の距離よりも大きい
    請求項１から請求項３のいずれか１項に記載の表示装置。
  5. 前記第１配線領域において、前記表示領域から離れた位置に設けられた前記配線の延出方向と前記第２方向とが成す第１角度は、前記表示領域に近い位置に設けられた前記配線の延出方向と前記第２方向とが成す第２角度よりも小さい
    請求項１から請求項４のいずれか１項に記載の表示装置。
  6. 前記第２配線領域は、前記第１金属層と前記第２金属層とを接続する複数のコンタクト部を有し、
    前記第３配線領域の複数の前記コンタクト部を結ぶ仮想線は、前記第２配線領域の複数の前記コンタクト部を結ぶ仮想線よりも曲率が大きい
    請求項１から請求項５のいずれか１項に記載の表示装置。
  7. 前記配線と複数の前記信号線との接続と遮断とを切り替える複数の切替回路部を有し、
    前記表示領域の外周は、平面視で曲線状の部位を含み、
    複数の前記切替回路部は、
    複数の第１切替回路部と、
    前記曲線状の部位と隣り合う位置に配置され、前記第１切替回路部とは平面視での形状が異なる複数の第２切替回路部と、を有する
    請求項１から請求項６のいずれか１項に記載の表示装置。
  8. 複数の前記切替回路部は、それぞれ、ゲート電極と、前記配線に接続されるソース電極と、前記信号線に接続されるドレイン電極と、を有し、
    前記ゲート電極、前記ソース電極及び前記ドレイン電極が配列される第１回路方向の長さを第１幅とし、前記ゲート電極、前記ソース電極及び前記ドレイン電極がそれぞれ延出する第２回路方向の長さを第２幅としたときに、
    前記第２切替回路部の前記第１幅は、前記第１切替回路部の前記第１幅よりも大きい
    請求項７に記載の表示装置。
  9. 前記第２切替回路部の前記第２幅は、前記第１切替回路部の前記第２幅よりも小さい
    請求項８に記載の表示装置。
  10. 前記第２切替回路部の前記第２回路方向と前記第２方向とが成す角度は、前記第１切替回路部の前記第２回路方向と前記第２方向とが成す角度よりも大きい
    請求項８又は請求項９に記載の表示装置。
  11. 前記スイッチング素子にそれぞれ走査信号を供給する複数の走査線を有し、
    前記曲線状の部位と交差する前記走査線は、隣り合う前記第２切替回路部の間を通って転送回路に接続される
    請求項７から請求項１０のいずれか１項に記載の表示装置。
  12. 複数の第２切替回路部は、前記第１方向において前記第１切替回路部から離れるにしたがって、隣り合う前記第２切替回路部の間隔が大きくなる
    請求項７から請求項１１のいずれか１項に記載の表示装置。
JP2018120231A 2018-06-25 2018-06-25 表示装置 Active JP7085915B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018120231A JP7085915B2 (ja) 2018-06-25 2018-06-25 表示装置
US16/442,768 US10838275B2 (en) 2018-06-25 2019-06-17 Display device
CN201910541102.7A CN110632799B (zh) 2018-06-25 2019-06-21 显示装置
US17/037,837 US11029573B2 (en) 2018-06-25 2020-09-30 Display device
US17/246,808 US11347123B2 (en) 2018-06-25 2021-05-03 Display device
US17/734,216 US11675241B2 (en) 2018-06-25 2022-05-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018120231A JP7085915B2 (ja) 2018-06-25 2018-06-25 表示装置

Publications (2)

Publication Number Publication Date
JP2020003534A JP2020003534A (ja) 2020-01-09
JP7085915B2 true JP7085915B2 (ja) 2022-06-17

Family

ID=68968859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018120231A Active JP7085915B2 (ja) 2018-06-25 2018-06-25 表示装置

Country Status (3)

Country Link
US (4) US10838275B2 (ja)
JP (1) JP7085915B2 (ja)
CN (1) CN110632799B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208607473U (zh) * 2018-07-02 2019-03-15 合肥鑫晟光电科技有限公司 阵列基板、显示面板和显示装置
JP7096721B2 (ja) 2018-07-13 2022-07-06 株式会社ジャパンディスプレイ 表示装置
KR102674308B1 (ko) * 2018-10-05 2024-06-10 엘지디스플레이 주식회사 표시장치
CN109192117B (zh) * 2018-10-18 2020-06-30 武汉华星光电半导体显示技术有限公司 显示面板的测试电路布局构造
JP7166935B2 (ja) * 2019-01-08 2022-11-08 株式会社ジャパンディスプレイ 表示装置
US11256308B2 (en) * 2019-03-14 2022-02-22 Sharp Kabushiki Kaisha Wiring substrate and display panel
JP7432372B2 (ja) 2020-01-21 2024-02-16 株式会社ジャパンディスプレイ 電子機器
CN111681554B (zh) * 2020-06-30 2022-03-25 上海中航光电子有限公司 显示面板及显示装置
KR20220007809A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR20220052390A (ko) * 2020-10-20 2022-04-28 삼성디스플레이 주식회사 표시 장치
KR20220153727A (ko) * 2021-05-11 2022-11-21 삼성디스플레이 주식회사 표시 장치
CN115457912B (zh) * 2021-06-09 2023-07-25 荣耀终端有限公司 显示面板和显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112560A1 (ja) 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US20150355487A1 (en) 2014-06-06 2015-12-10 Google Technology Holdings LLC Optimized lcd design providing round display module with maximized active area
JP2016200659A (ja) 2015-04-08 2016-12-01 株式会社ジャパンディスプレイ トランジスタ基板および表示装置
JP2017083760A (ja) 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ 液晶表示装置
JP2018022116A5 (ja) 2016-08-05 2019-07-18

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023087B2 (en) * 2006-08-23 2011-09-20 Hitachi Displays, Ltd. Display device having particular pixels and signal wiring internal circuits
US9626900B2 (en) * 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
KR20090083677A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 표시 장치
JP5154249B2 (ja) * 2008-01-31 2013-02-27 株式会社ジャパンディスプレイウェスト 表示装置
JP5384464B2 (ja) * 2010-11-01 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
KR102373536B1 (ko) * 2015-01-27 2022-03-11 삼성디스플레이 주식회사 비사각형 디스플레이
JP6533065B2 (ja) * 2015-02-12 2019-06-19 株式会社ジャパンディスプレイ 表示装置
JP6607798B2 (ja) * 2016-01-29 2019-11-20 株式会社ジャパンディスプレイ 表示装置
CN107305757A (zh) * 2016-04-21 2017-10-31 瀚宇彩晶股份有限公司 显示装置
JP6655471B2 (ja) * 2016-05-18 2020-02-26 株式会社ジャパンディスプレイ 表示装置及びセンサ装置
JP6773277B2 (ja) * 2016-08-05 2020-10-21 天馬微電子有限公司 表示装置
JP6747156B2 (ja) * 2016-08-05 2020-08-26 天馬微電子有限公司 表示装置
JP6968565B2 (ja) * 2017-04-10 2021-11-17 株式会社ジャパンディスプレイ 表示装置
JP6903476B2 (ja) * 2017-04-20 2021-07-14 株式会社ジャパンディスプレイ 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112560A1 (ja) 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US20150355487A1 (en) 2014-06-06 2015-12-10 Google Technology Holdings LLC Optimized lcd design providing round display module with maximized active area
JP2016200659A (ja) 2015-04-08 2016-12-01 株式会社ジャパンディスプレイ トランジスタ基板および表示装置
JP2017083760A (ja) 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ 液晶表示装置
JP2018022116A5 (ja) 2016-08-05 2019-07-18
JP2018022117A5 (ja) 2016-08-05 2019-07-25

Also Published As

Publication number Publication date
US11675241B2 (en) 2023-06-13
US10838275B2 (en) 2020-11-17
US20210011349A1 (en) 2021-01-14
US11347123B2 (en) 2022-05-31
US20220260880A1 (en) 2022-08-18
US11029573B2 (en) 2021-06-08
US20190391454A1 (en) 2019-12-26
CN110632799B (zh) 2022-05-03
JP2020003534A (ja) 2020-01-09
CN110632799A (zh) 2019-12-31
US20210255514A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
JP7085915B2 (ja) 表示装置
CN110582743B (zh) 带位置输入功能的显示装置
JP7096721B2 (ja) 表示装置
US11287915B2 (en) Display device with sensor
US11947750B2 (en) Display device with sensor
US11543721B2 (en) Display device
JP7474654B2 (ja) 表示装置
JP7159429B2 (ja) 表示装置
WO2021149337A1 (ja) 電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220607

R150 Certificate of patent or registration of utility model

Ref document number: 7085915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150