JP2016200659A - トランジスタ基板および表示装置 - Google Patents

トランジスタ基板および表示装置 Download PDF

Info

Publication number
JP2016200659A
JP2016200659A JP2015079124A JP2015079124A JP2016200659A JP 2016200659 A JP2016200659 A JP 2016200659A JP 2015079124 A JP2015079124 A JP 2015079124A JP 2015079124 A JP2015079124 A JP 2015079124A JP 2016200659 A JP2016200659 A JP 2016200659A
Authority
JP
Japan
Prior art keywords
wiring
layer
transistor substrate
wirings
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015079124A
Other languages
English (en)
Other versions
JP6560887B2 (ja
Inventor
元 小出
Hajime Koide
元 小出
正樹 村瀬
Masaki Murase
正樹 村瀬
石毛　信幸
Nobuyuki Ishige
信幸 石毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015079124A priority Critical patent/JP6560887B2/ja
Priority to US15/081,224 priority patent/US9536910B2/en
Priority to CN201610217497.1A priority patent/CN106057814B/zh
Priority to CN201910188256.2A priority patent/CN110034127B/zh
Priority to US15/353,139 priority patent/US9935134B2/en
Publication of JP2016200659A publication Critical patent/JP2016200659A/ja
Priority to US15/901,918 priority patent/US10050064B2/en
Priority to US16/040,141 priority patent/US10297621B2/en
Priority to US16/367,531 priority patent/US10600822B2/en
Application granted granted Critical
Publication of JP6560887B2 publication Critical patent/JP6560887B2/ja
Priority to US16/783,659 priority patent/US10790316B2/en
Priority to US17/000,788 priority patent/US11205665B2/en
Priority to US17/523,508 priority patent/US11600641B2/en
Priority to US18/163,460 priority patent/US20230178566A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】表示装置の額縁領域において、表示装置の性能への影響を抑制しながら、複数の配線を効率的にレイアウトする技術を提供する。
【解決手段】表示装置のトランジスタ基板において、ゲート信号または映像信号の一方の駆動信号が供給される複数の信号線は、同一の駆動信号が供給される第１信号線を含む。第１信号線は、駆動ドライバに接続され、基板の端部と画素領域との間に位置する縁領域および画素領域に形成されている。縁領域において、第１信号線は、第２層に形成された第２配線から第１層に形成された第１配線を経由するように形成されている。
【選択図】図６

Description

本発明は、トランジスタ基板および表示装置に関し、例えば、表示領域に形成された複数の表示素子に信号を伝送する複数の引出配線を有する表示装置に適用して有効な技術に関する。
表示装置は、例えば、表示領域に形成されたトランジスタなどの複数の表示素子を有する。このような表示装置では、複数の表示素子に信号を伝送し、表示素子を駆動することにより、画像を表示する。複数の表示素子に信号を伝送するためには、多数の信号線が必要になる。信号線の数は、表示画像の高精細化に伴って増大する。
また、表示装置に対しては、表示領域の周囲を囲む非表示部分である周辺領域、あるいは額縁領域と呼ばれる部分の面積を低減する技術が要求されている。額縁領域には、信号線に接続され、信号線に信号を供給する引出線が形成されている。つまり、表示装置の性能を向上させるためには、額縁領域において、多数の引出線が効率的にレイアウトされている必要がある。
そのために、多数の引出線を、絶縁膜を介して積層された複数の配線層に振り分けて設けることにより、額縁領域において、多数の引出線を効率的にレイアウトする技術がある。例えば、特許文献１には、画素領域に形成された複数のゲート線に接続される複数のゲート接続線を、複数の配線層に形成する技術が記載されている。また、特許文献２には、検査用の薄膜トランジスタに接続される配線を、複数の配線層に形成する技術が記載されている。
特開２００４−５３７０２号公報 特開２０１１−１２３１６２号公報
前述した、多数の引出線を、絶縁膜を介して積層された複数の配線層に振り分けて設ける技術に関して、本願発明者は検討を行い、以下の課題を見出した。なお、引出線は表示領域の信号線に接続しており、信号線の一部であるとも考えられるため、以下、引出線を信号線とも称する。
例えば、多数の信号線を、複数（通常は２層）の配線層に等しく振り分けてレイアウトする場合には、以下の課題が発生する。各配線層に形成される配線は、製造プロセス上の理由などにより、配線材料、配線の厚さ、配線幅や配線間距離などが規定されるため、抵抗値の高い配線層を使用する信号線は寄生抵抗が増加するという課題がある。さらに、配線層間の容量が追加されるために、信号線の容量が増加するという課題もある。また、配線層間の抵抗差によって信号線毎の抵抗差が生じると、スジが発生するという課題もある。これらの課題は、表示装置の性能へ影響を与えるため、改善が必要となる。
本発明の目的は、表示装置の額縁領域において、表示装置の性能への影響を抑制しながら、複数の配線を効率的にレイアウトする技術を提供することにある。
本発明の一態様に係わるトランジスタ基板は、基板と、トランジスタを有し、画像を表示させる画素が形成された画素領域と、前記基板の端部と前記画素領域との間に位置する縁領域と、ゲート信号または映像信号の一方の駆動信号が供給される複数の信号線と、前記信号線を覆う絶縁膜と、前記縁領域に設けられ、少なくとも前記駆動信号を供給する駆動ドライバと、第１層に形成された第１配線と、前記第１層とは前記絶縁膜を介して異なる層にある第２層に形成された第２配線と、を備える。複数の前記信号線は、同一の前記駆動信号が供給される第１信号線を含み、前記第１信号線は、前記駆動ドライバに接続され、前記縁領域および前記画素領域に形成されており、前記縁領域において、前記第１信号線は、前記第２配線から前記第１配線を経由するように形成されているものである。
また、他の一態様として、前記トランジスタ基板を備えた表示装置であって、前記縁領域には、紫外線硬化樹脂が形成されており、前記基板は、光透過性であり、前記信号線が形成された領域と前記紫外線硬化樹脂が形成された領域とが重畳した重畳領域において、前記基板を介して紫外光を前記紫外線硬化樹脂に照射可能な隙間を作るように、前記信号線が形成されているものとしてもよい。
一実施の形態の表示装置の一例を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図２のＢ部の拡大断面図である。 図２のＣ部の拡大断面図である。 図１に示す引出配線部のレイアウトを模式的に示す拡大平面図である。 図５に示す引出配線部において、複数の配線を２層の配線層で引き回した場合のレイアウト例を示す拡大平面図である。 図６に示すレイアウト例の配線のＡ部を示す拡大平面図である。 図６に示すレイアウト例の配線のＢ部を示す拡大平面図である。 図６に示すレイアウト例の配線のＣ部を示す拡大平面図である。 図６に示すレイアウト例の配線のＤ部を示す拡大平面図である。 図６に示すレイアウト例の配線のＥ部を示す拡大平面図である。 図６に示すレイアウト例の配線のＦ部を示す拡大平面図である。 図９に示す配線のＧ部を詳細に示す拡大平面図である。 図１３のＡ−Ａ線に沿った拡大断面図である。 図１に示す表示素子部に設けられた表示素子の構造例を示す拡大断面図である。 図１４に示す第１層目の配線層の配線と第２層目の配線層の配線とを電気的に接続する構造例を示す拡大断面図である。 図６に対応する比較例において、複数の配線を２層の配線層で引き回した場合のレイアウト例を示す拡大平面図である。 図１３に対応する比較例の配線の詳細を示す拡大平面図である。 図１８のＡ−Ａ線に沿った拡大断面図である。 図６に示すレイアウト例の配線抵抗特性を示す説明図である。 図１７に示すレイアウト例の配線抵抗特性を示す説明図である。 図６に対する変形例であって、５本の配線が一組の複数の配線を２層の配線層で引き回した場合のレイアウト例を示す拡大断面図である。 図６に対する変形例であって、４本の配線が一組の複数の配線を３層の配線層で引き回した場合のレイアウト例を示す拡大断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。
（一実施の形態）
本実施の形態で説明する技術は、表示素子層が設けられた表示領域の複数の素子に、表示領域の周囲から信号を供給する構成を備える表示装置に広く適用可能である。なお、表示素子層は光の出力をコントロールできるものであればどのような構造でも良い。表示素子層の例としては液晶分子、有機ＥＬ（Electro-Luminescence）、Micro Electro Mechanical System（ＭＥＭＳ）シャッターが挙げられる。本実施の形態では、表示素子層及び表示装置の代表例として、液晶表示装置を取り上げて説明する。
また、液晶表示装置は、表示素子層である液晶層の液晶分子の配向を変化させるための電界の印加方向により、大きくは以下の２通りに分類される。すなわち、第１の分類として、表示装置の厚さ方向（あるいは面外方向）に電界が印加される、所謂、縦電界モードがある。縦電界モードには、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどがある。また、第２の分類として、表示装置の平面方向（あるいは面内方向）に電界が印加される、所謂、横電界モードがある。横電界モードには、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モードなどがある。以下で説明する技術は、縦電界モードおよび横電界モードのいずれにも適用できるが、本実施の形態では、一例として、横電界モードの表示装置を取り上げて説明する。
＜表示装置の基本構成＞
まず、表示装置の基本構成について説明する。図１は、本実施の形態の表示装置の一例を示す平面図である。図２は、図１のＡ−Ａ線に沿った断面図である。図３は、図２のＢ部の拡大断面図である。図４は、図２のＣ部の拡大断面図である。
なお、図１では、平面視における表示部ＤＰと額縁部ＦＬの境界を見やすくするため、表示部ＤＰの輪郭を二点鎖線で示している。また、図１に示す複数の配線ＷＬは、表示部ＤＰの周辺領域から表示部ＤＰと重なる領域まで延びている。また、図２は断面図であるが、見易さのためにハッチングは省略した。
図１に示すように、本実施の形態の表示装置ＬＣＤ１は、入力信号に応じて外部から視認可能な画像が形成される表示領域である表示部ＤＰを有する。この表示部ＤＰは、画像を表示させる画素が形成された画素領域とも呼ぶ。また、表示装置ＬＣＤ１は、平面視において、表示部ＤＰの周囲に枠状に設けられた非表示領域である額縁部ＦＬを有する。この額縁部ＦＬは、基板の端部と表示部ＤＰとの間に位置する縁領域とも呼ぶ。
なお、本表示装置の表示領域は矩形形状を有しているが、表示領域が多角形や円形であってもよい。また、表示領域が表示装置の端部近傍まで延在するものであってもよい。この場合、表示領域の周辺領域は額縁形状とはならないが、この場合であっても額縁部と称する。
また、表示装置ＬＣＤ１は、対向配置される一対の基板の間に、表示素子層である液晶層が形成された構造を備える。すなわち、図２に示すように、表示装置ＬＣＤ１は、表示面側の基板ＦＳ、基板ＦＳの反対側に位置する基板ＢＳ、および基板ＦＳと基板ＢＳの間に配置される液晶層ＬＣＬ（図３参照）を有する。
また、図１に示す基板ＢＳは、平面視において、Ｘ方向に沿って延びる辺ＢＳｓ１、辺ＢＳｓ１に対向する辺ＢＳｓ２、Ｘ方向に対して直交するＹ方向に沿って延びる辺ＢＳｓ３、および辺ＢＳｓ３に対向する辺ＢＳｓ４を有する。図１に示す基板ＢＳが有する辺ＢＳｓ２、辺ＢＳｓ３、および辺ＢＳｓ４のそれぞれから表示部ＤＰまでの距離は、同程度であって、辺ＢＳｓ１から表示部ＤＰまでの距離よりも短い。以下、本願において、基板ＢＳの周縁部と記載した場合には、基板ＢＳの外縁を構成する辺ＢＳｓ１、辺ＢＳｓ２、辺ＢＳｓ３、および辺ＢＳｓ４のうちのいずれかを意味する。また、単に周縁部と記載した場合には、基板ＢＳの周縁部を意味する。
また、図１に示す表示部ＤＰに設けられた液晶層ＬＣＬは、回路部ＣＣに印加される信号に応じて画素（詳しくはサブピクセル）毎に駆動される。
回路部ＣＣは、表示部ＤＰと重なる位置に複数の表示素子が配列された表示素子部ＤＰＱに接続される。表示素子部ＤＰＱに設けられた複数の表示素子は、画素（詳しくはサブピクセル）毎に行列状に設けられ、スイッチング動作をする。本実施の形態では、複数の表示素子は、基板に形成されたＴＦＴ（Thin-Film Transistor）と呼ばれるトランジスタである。
また、回路部ＣＣは、表示部ＤＰの周囲の額縁部ＦＬに設けられ、表示素子部ＤＰＱの複数の表示素子と電気的に接続される複数の配線ＷＬが含まれる。また、表示素子層を駆動する回路部ＣＣには、表示素子部ＤＰＱと電気的に接続され、複数の配線ＷＬを介して表示素子部ＤＰＱの複数の表示素子に駆動信号や映像信号を入力する、入力部ＩＰＣが含まれる。図１に示す例では、入力部ＩＰＣには、画像表示用の駆動回路ＤＲ１や制御回路ＣＮＴ１が形成された半導体チップＣＨＰが搭載されている。
また、図１に示す例では、入力部ＩＰＣは、表示装置ＬＣＤ１の額縁部ＦＬのうち、基板ＢＳの辺ＢＳｓ１と表示部ＤＰとの間に設けられている。また、基板ＢＳの辺ＢＳｓ１と表示部ＤＰとの間には、複数の配線ＷＬが形成された引出配線部ＬＤが設けられている。表示素子部ＤＰＱと入力部ＩＰＣとは、引出配線部ＬＤを介して電気的に接続されている。引出配線部ＬＤの詳細な構造については、後述する。
また、表示装置ＬＣＤ１は、平面視において、額縁部ＦＬに形成されたシール部を有する。シール部は、表示部ＤＰの周囲を連続的に囲むように形成され、図２に示す基板ＦＳと基板ＢＳは、シール部に設けられるシール材により接着固定される。このように、表示部ＤＰの周囲にシール部を設けることで、表示素子層である液晶層ＬＣＬ（図３参照）を封止することができる。
また、図２に示すように、表示装置ＬＣＤ１の基板ＢＳの背面ＢＳｂ側には、光源ＬＳから発生した光を偏光する偏光板ＰＬ２が設けられている。偏光板ＰＬ２は、基板ＢＳに固定されている。一方、基板ＦＳの前面ＦＳｆ側には、偏光板ＰＬ１が設けられている。偏光板ＰＬ１は、基板ＦＳに固定されている。
また、図３に示すように、表示装置ＬＣＤ１は、基板ＦＳと基板ＢＳの間に配置される複数の画素電極ＰＥ、および共通電極ＣＥを有する。本実施の形態の表示装置ＬＣＤ１は、上記したように横電界モードの表示装置なので、複数の画素電極ＰＥおよび共通電極ＣＥは、それぞれ基板ＢＳに形成されている。
図３に示す、基板ＢＳは、ガラス基板などから成る基材ＢＳｇを有し、主として画像表示用の回路が基材ＢＳｇに形成されている。基板ＢＳは、基板ＦＳ側に位置する前面ＢＳｆおよびその反対側に位置する背面ＢＳｂ（図２参照）を有する。また、基板ＢＳの前面ＢＳｆ側には、ＴＦＴなどの表示素子と、複数の画素電極ＰＥがマトリクス状に形成されている。基板ＢＳは、ＴＦＴが形成されているので、ＴＦＴ基板やトランジスタ基板などと呼ばれる。
図３に示す例は、横電界モード（詳しくはＦＦＳモード）の表示装置ＬＣＤ１を示しているので、共通電極ＣＥは、基板ＢＳが備える基材ＢＳｇの前面側に形成され、絶縁膜としての樹脂層ＯＣ２に覆われる。また、複数の画素電極ＰＥは、樹脂層ＯＣ２を介して共通電極ＣＥと対向するように樹脂層ＯＣ２の基板ＦＳ側に形成される。なお、樹脂層ＯＣ２の代わりに窒化ケイ素、酸化ケイ素といった無機材料を絶縁膜としてもよい。
また、図３に示す基板ＦＳは、ガラス基板などから成る基材ＦＳｇに、カラー表示の画像を形成するカラーフィルタＣＦが形成された基板であって、表示面側である前面ＦＳｆ（図２参照）および前面ＦＳｆの反対側に位置する背面ＦＳｂを有する。基板ＦＳのように、カラーフィルタＣＦが形成された基板は、上記したＴＦＴが形成されたＴＦＴ基板と区別する際に、カラーフィルタ基板、あるいは、液晶層を介してＴＦＴ基板と対向するため、対向基板などと呼ばれる。なお、図３に対する変形例としては、カラーフィルタＣＦをＴＦＴ基板に設ける構成を採用してもよい。
基板ＦＳは、例えばガラス基板などの基材ＦＳｇの一方の面に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタ画素ＣＦｒ、ＣＦｇ、ＣＦｂを周期的に配列して構成されたカラーフィルタＣＦが形成されている。カラー表示装置では、例えばこの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のサブピクセルを１組として、１画素（１ピクセルともいう）を構成する。基板ＦＳの複数のカラーフィルタ画素ＣＦｒ、ＣＦｇ、ＣＦｂは、基板ＢＳに形成されている画素電極ＰＥを有するそれぞれのサブピクセルと、互いに対向する位置に配置されている。
また、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇ、ＣＦｂのそれぞれの境界には、遮光膜ＢＭが形成されている。遮光膜ＢＭは、例えば黒色の樹脂や、低反射性の金属から成る。遮光膜ＢＭは、平面視において、格子状に形成されるのが一般的である。この場合、基板ＦＳは、格子状に形成された遮光膜ＢＭの開口部に、形成された、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇ、ＣＦｂを有する。なお、１画素を構成するものは赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に限定されるものではない。また、遮光膜ＢＭは格子状に限定されるものでなく、ストライプ状のものであってもよい。
なお、本願において、表示部ＤＰまたは表示領域と記載する領域は、額縁部ＦＬよりも内側の領域として規定される。また、額縁部ＦＬは、図２に示す光源ＬＳから照射された光が、遮光膜ＢＭ等によって遮光された周辺領域である。遮光膜ＢＭは表示部ＤＰ内にも形成されるが、表示部ＤＰには、遮光膜ＢＭに複数の開口部が形成されている。一般的に、遮光膜ＢＭに形成され、カラーフィルタＣＦが埋め込まれた開口部のうち、最も周縁部側に形成された開口部の端部が、表示部ＤＰと額縁部ＦＬの境界として規定される。
また、基板ＦＳは、カラーフィルタＣＦを覆う樹脂層ＯＣ１を有する。各色のカラーフィルタ画素ＣＦｒ、ＣＦｇ、ＣＦｂの境界には、遮光膜ＢＭが形成されているので、カラーフィルタＣＦの内面は、凹凸面になっている。樹脂層ＯＣ１は、カラーフィルタＣＦの内面の凹凸を平坦化する、平坦化膜として機能する。
また、基板ＦＳと基板ＢＳとの間には、画素電極ＰＥと共通電極ＣＥとの間に表示用電圧が印加されることで表示画像を形成する液晶層ＬＣＬが設けられる。液晶層ＬＣＬは、印加された電界の状態に応じてそこを通過する光を変調するものである。
また、基板ＦＳは、液晶層ＬＣＬと接する界面である背面ＦＳｂに、樹脂層ＯＣ１を覆う配向膜ＡＦ１を有する。また、基板ＢＳは、液晶層ＬＣＬと接する界面である前面ＢＳｆに、樹脂層ＯＣ２および複数の画素電極ＰＥを覆う配向膜ＡＦ２を有する。この配向膜ＡＦ１、ＡＦ２は液晶層ＬＣＬに含まれる液晶の初期配向を揃えるために形成された樹脂膜であって、例えばポリイミド樹脂から成る。
また、図４に示すように、液晶層ＬＣＬの周縁部側に設けられたシール部ＳＬは、シール材ＳＬｐを備える。液晶層ＬＣＬは、シール材ＳＬｐで囲まれた領域内に封入されている。つまり、シール材ＳＬｐは、液晶層ＬＣＬの漏れ出しを防ぐ封着材としての機能を有している。また、シール材ＳＬｐは、基板ＦＳの背面ＦＳｂおよび基板ＢＳの前面ＢＳｆのそれぞれに密着しており、基板ＦＳと基板ＢＳとは、シール材ＳＬｐを介して接着固定されている。つまり、シール材ＳＬｐは、基板ＦＳおよび基板ＢＳを接着固定する接着部材としての機能を有している。
また、図４に示す例では、シール部ＳＬは、液晶層ＬＣＬの周囲に配置され、液晶層ＬＣＬの外縁に沿って延びる部材である、部材ＰＳを有している。部材ＰＳは、配向膜ＡＦ１の広がりを堰き止める堰き止め用部材として機能する。また、図３および図４に示す液晶層ＬＣＬの厚さは、基板ＦＳや基板ＢＳの厚さと比較して極端に薄い。例えば、液晶層ＬＣＬの厚さは、基板ＦＳや基板ＢＳの厚さと比較すると、０．１％〜１０％程度の厚さである。図３および図４に示す例では、液晶層ＬＣＬの厚さは、例えば３μｍ〜４μｍ程度である。
＜引出配線部の詳細＞
次に、図１に示す引出配線部ＬＤの詳細について説明する。図５は、図１に示す引出配線部のレイアウトを模式的に示す拡大平面図である。図６は、図５に示す引出配線部において、複数の配線を２層の配線層で引き回した場合のレイアウト例を示す拡大平面図である。図７〜図１２は、図６に示すレイアウト例の配線の各部（Ａ部、Ｂ部、Ｃ部、Ｄ部、Ｅ部、Ｆ部）を示す拡大平面図である。図１３は、図９に示す配線のＧ部を詳細に示す拡大平面図である。図１４は、図１３のＡ−Ａ線に沿った拡大断面図である。
また、図１５は、図１に示す表示素子部に設けられた表示素子の構造例を示す拡大断面図である。図１６は、図１４に示す第１層目の配線層の配線と第２層目の配線層の配線とを電気的に接続する構造例を示す拡大断面図である。
また、図１７〜図１９は、本実施の形態に対する比較例の表示装置について説明するための図である。図１７は、図６に対応する比較例において、複数の配線を２層の配線層で引き回した場合のレイアウト例を示す拡大平面図である。図１８は、図１３に対応する比較例の配線の詳細を示す拡大平面図である。図１９は、図１８のＡ−Ａ線に沿った拡大断面図である。
なお、図６および図１７では、異なる層に形成された第１配線ＷＬ１と第２配線ＷＬ２の区別をし易くするために、第１層目に形成された第１配線ＷＬ１を点線で示し、第２層目に形成された第２配線ＷＬ２を実線で示し、第１層目と第２層目との２層化部分を分割して層構造を変更させて形成された変換領域ＣＡを太い実線で示している。また、図６では、図１に示す引出配線部ＬＤのうち、Ｘ方向における中心線から左半分のみを示している。図１７においても同様である。また、図７〜図１２では、第１層目に形成された第１配線ＷＬ１はドット表示で示し、第２層目に形成された第２配線ＷＬ２をハッチング表示で示している。
各図において、配線ＷＬは、本発明の信号線の一例である。また、第１信号線ＳＷ１は本発明の第１信号線の一例であり、第２信号線ＳＷ２は本発明の第２信号線の一例である。駆動回路ＤＲ１は、本発明の駆動ドライバの一例である。額縁部ＦＬは、本発明の縁領域の一例であり、表示部ＤＰは本発明の画素領域の一例である。
図１に示す引出配線部ＬＤには、表示素子部ＤＰＱに映像信号を伝送する複数の駆動信号線、および表示素子部ＤＰＱにゲート信号を伝送する複数の駆動信号線を含む複数の配線ＷＬが形成されている。表示装置の画素数を増加させて、表示画像の精細度を向上させるためには、駆動信号線の数を増加させる必要があるので、限られたスペースに、多数の配線ＷＬを配置する技術が必要になる。
そのために、多数の配線ＷＬを積層された複数の配線層に振り分けて設けることにより、額縁部ＦＬにおいて、多数の配線ＷＬを効率的にレイアウトすることができる。さらに、本願発明者は、複数の配線ＷＬを積層された複数の配線層に振り分ける場合に、表示装置の性能への影響を抑制しながら、複数の配線ＷＬを効率的にレイアウトする技術について検討を行った。
まず、図５に示すように、Ｘ方向における入力部ＩＰＣの長さＰＬ１と表示部ＤＰの長さＰＬ２とは異なる。このため、入力部ＩＰＣと表示部ＤＰとを電気的に接続する配線ＷＬの一部は、Ｘ方向、およびＸ方向と直交するＹ方向のそれぞれに対して交差する方向に延ばす必要がある。このため、引出配線部ＬＤは、表示部ＤＰと入力部ＩＰＣとの間において、複数の配線ＷＬがＹ方向およびＸ方向と交差する方向に沿って延びる部分を有する。言い換えれば、複数の配線ＷＬは、Ｙ方向およびＸ方向に対して任意の角度で斜め方向に延びる部分を有する。また、望ましくは、複数の配線ＷＬがＹ方向に沿って延びる部分、複数の配線ＷＬがＹ方向に沿って延びる部分を有する。
本実施の形態のように、複数の配線ＷＬがＹ方向およびＸ方向と交差する方向に沿って延びる部分では、チップのコスト削減のためにチップの長さを小さくすることによって入力部ＩＰＣの長さＰＬ１が小さくなる場合や、狭額縁化のために額縁部ＦＬのうち、基板ＢＳの辺ＢＳｓ１と表示部ＤＰとの間隔を狭める場合、隣り合う配線ＷＬ間の距離は狭くなる。言い換えれば、複数の配線ＷＬがＹ方向およびＸ方向と交差する方向に沿って延びる部分におけるレイアウトを効率的に行う必要がある。
次に、本実施の形態に対する比較例として、図１７〜図１９に示す表示装置ＬＣＤ２のように、絶縁膜を挟んだ２層の配線層に、複数の配線ＷＬを等しく振り分けて引き回す場合について検討する。例えば、絶縁膜を挟んだ一方の配線層はＴＦＴのゲート電極と同層であり、他方の配線層はＴＦＴのソース・ドレイン電極と同層である。２層の配線層で配線ＷＬを引き回す場合、図１７〜図１９に示すように、第１層目の配線層Ｌ１（図１９参照）に設けられた第１配線ＷＬ１と、第２層目の配線層Ｌ２（図１９参照）に設けられた第２配線ＷＬ２とが、互いに重ならないように設けられている。
しかし、表示装置ＬＣＤ２の例では、図１７〜図１９に示すように、平面視において、第１配線ＷＬ１と第２配線ＷＬ２とが別層で交互に配列されている。この場合、第１層目の配線層Ｌ１（図１９参照）に形成された複数の第１配線ＷＬ１のうち、隣り合う第１配線ＷＬ１の間のスペースを第２配線ＷＬ２の形成領域として活用できる。
ところで、表示装置ＬＣＤ２のように、複数の配線層にそれぞれ配線ＷＬを形成する場合、製造プロセス上の理由などにより、配線層ごとに、配線材料、配線の厚さ、配線幅および配線間距離などを異ならせる場合がある。例えば、図１に示す表示素子部ＤＰＱには複数の表示素子としてＴＦＴを形成することを説明した。図１７〜図１９に示す引出配線部ＬＤの複数の配線層を効率的に形成する観点からは、ＴＦＴのゲート電極やソース電極を形成する際に、一括して形成することが好ましい。この場合、ＴＦＴの製造プロセスに起因して、配線層ごとに、配線材料、配線の厚さ、配線幅および配線間距離が異なる場合がある。
例えば、上記した表示素子であるＴＦＴが、図１５に示すトランジスタＱ１のように、ゲート電極ＧＴがソース電極ＳＴおよびドレイン電極ＤＴよりも下方に形成されるボトムゲート方式の構造を備える場合、第１層目の配線層Ｌ１には、ゲート電極ＧＴが形成される。また、第２層目の配線層Ｌ２には、ソース電極ＳＴおよびドレイン電極ＤＴが形成される。図１５に示す例では、ゲート電極ＧＴは、第１層目の配線層Ｌ１に形成され、ゲート絶縁膜である絶縁膜ＩＬ１に覆われる。絶縁膜ＩＬ１は、例えば酸化珪素、窒化珪素、あるいはこれらの積層膜から成る無機絶縁膜である。また、ソース電極ＳＴおよびドレイン電極ＤＴは、絶縁膜ＩＬ１上に設けられた第２層目の配線層Ｌ２に形成され、絶縁膜ＩＬ２に覆われる。絶縁膜ＩＬ２は、トランジスタＱ１や配線層Ｌ２の保護膜として機能する絶縁膜である。絶縁膜ＩＬ２は、トランジスタＱ１を覆うので、無機膜よりの被覆性が良い有機膜で構成され、さらに窒化珪素などの無機絶縁膜から成る絶縁膜ＩＬ３に覆われている。
図１５に示すトランジスタＱ１の製造プロセスでは、ゲート電極ＧＴが形成された後、半導体層ＳＣＬが、ゲート電極ＧＴを覆うゲート絶縁膜である絶縁膜ＩＬ１上に形成される。なお、図１５のトランジスタはボトムゲートであるが、基材ＢＳｇに近い側に半導体層を形成し、半導体層を形成した後にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を設けるトップゲートのトランジスタも存在する。トランジスタの形成時には、熱処理を行う場合があり、ゲート電極ＧＴが形成される配線層Ｌ１に形成される第１配線ＷＬ１（図１７〜図１９参照）には、熱処理に対する耐性が要求されることが多い。そのため、配線層Ｌ１に形成される第１配線ＷＬ１を、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）などの高融点金属材料により形成する場合がある。一方、ソース電極ＳＴやドレイン電極ＤＴは、熱処理の後で形成することができるので、配線層Ｌ２に形成される第２配線ＷＬ２（図１７〜図１９参照）には、例えばアルミニウム（Ａｌ）などの低抵抗金属材料を用いることができる。なお、それぞれの第１配線ＷＬ１、第２配線ＷＬ２は、単層の金属に限らず、複数の金属やインジウム酸化物のような金属酸化物を積層したものであってもよい。例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）、モリブテン（Ｍｏ）／アルミニウム（Ａｌ）／モリブテン（Ｍｏ）、モリブテン（Ｍｏ）／インジウム酸化物、クロム（Ｃｒ）／インジウム酸化物の積層膜による配線を用いることができる。
このように、配線層ごとに、配線材料、配線の厚さ、配線幅および配線間距離などが異なる場合において、単純に第１配線ＷＬ１と第２配線ＷＬ２とを交互に配列した場合、以下のような課題があることが判った。例えば、多数の配線ＷＬを、複数（通常は２層、３層以上も可能）の配線層に等しく振り分けてレイアウトする場合には、以下の課題が発生する。まず、抵抗値の高い配線層を使用する配線ＷＬは配線抵抗が増加するという課題がある。さらに、配線層間の容量が追加されるために、配線ＷＬの容量が増加するという課題もある。また、配線層間の抵抗差によって配線ＷＬ毎の抵抗差が生じると、各画素に対する信号の到達スピードにムラが生じてスジ等の表示不良が発生するという課題もある。これらの課題は、表示装置の性能へ影響を与えるため、改善が必要となる。
また、異なる配線層に形成される配線ＷＬを直上または直下に重ねると、寄生容量が大幅に増加するという課題が発生する。一方、異なる配線層に形成される配線ＷＬを重畳させないと、配線ＷＬが設けられた額縁部ＦＬの幅が大きくなってしまう。また、配線層に形成される配線ＷＬの配線幅と離間距離を表すＬ／Ｓ（ライン＆スペース）の値は、使用する配線層の中で最小Ｌ／Ｓの値が最も大きい配線層に合わせたＬ／Ｓの値となる。よって、同様に、配線ＷＬが設けられた額縁部ＦＬの幅が大きくなってしまう。
そこで、本願発明者は、表示装置の性能への影響を抑制しながら、複数の配線ＷＬを２層の配線層に効率的にレイアウトする技術についてさらに検討を行い、図６〜図１４に示す本実施の形態の構成を見出した。図６では、複数の配線を２層の配線層で引き回した場合のレイアウト例を示し、さらに、３本の配線が一組となる部分を抜き出して示している。この抜き出した３本の配線が一組となる部分において、Ａ部、Ｂ部、Ｃ部、Ｄ部、Ｅ部およびＦ部の各部分のレイアウト例を示したのが図７〜図１２である。図７〜図１２では、３本の配線が一組となる部分を複数組示している。
図７は、入力部ＩＰＣからの出力直後の部分（Ａ部）であり、極性を合わせるための配線の入れ替え構造を示している。図８、図９、図１０および図１１は、第１層目と第２層目との２層化部分を分割している部分（Ｂ部、Ｃ部、Ｄ部、Ｅ部）であり、配線の第２層を経由する配線を変更する変換部の構造を示している。図１２は、表示部ＤＰへの入力部分（Ｆ部）であり、極性を元に戻すための配線の入れ替え用の交差部の構造を示している。また、図１３は、図９におけるＧ部を抜き出して示した図であり、図１４は、図１３のＡ−Ａ線に沿って切断した断面図を示している。
本実施の形態の表示装置ＬＣＤ１では、図６に示すように、配線ＷＬは、同一のゲート信号または映像信号の一方の駆動信号が供給される信号線である。配線ＷＬの一部である第１信号線ＳＷ１は第２層目に形成された第２配線ＷＬ２と、第１層目と第２層目との２層化部分を分割して層構造を変更させて形成された第１配線ＷＬ１を含んでいる。第１信号線ＳＷ１は、入力部ＩＰＣ内の駆動回路ＤＲ１に接続され、額縁部ＦＬおよび表示部ＤＰに形成されている。このうち、額縁部ＦＬにおいて、第２配線ＷＬ２は、第２層目の配線層Ｌ２（図１４参照）を通るように形成されており、第１配線ＷＬ１は、第２層目の配線層Ｌ２から第１層目の配線層Ｌ１（図１４参照）を経由するように形成されている。
配線ＷＬの一部である第２信号線ＳＷ２も、入力部ＩＰＣ内の駆動回路ＤＲ１に接続され、額縁部ＦＬおよび表示部ＤＰに形成されている。しかし、第２信号線ＳＷ２は、第２層目に形成された第２配線ＷＬ２を含むが、第１配線ＷＬ１を含んでいない。
第１層目の配線層Ｌ１には、Ｍｏ金属を用いた第１配線ＷＬ１が形成され、第２層目の配線層Ｌ２には、Ｔｉ／Ａｌ／Ｔｉの金属を用いた第２配線ＷＬ２が形成されている。
図８〜図１１や図１３および図１４に示すように、平面視において、第１層目の配線層Ｌ１に形成された第１配線ＷＬ１と、第２層目の配線層Ｌ２に形成された第２配線ＷＬ２とは、重畳して形成されている。例えば、図１４に示すように、第１層目の配線層Ｌ１に形成された第１配線ＷＬ１の１本と、第２層目の配線層Ｌ２に形成された第２配線ＷＬ２の２本との３本の配線ＷＬが一組となる構成において、第１配線ＷＬ１のＹ方向の両方の端部は第２配線ＷＬ２のＹ方向の一方の端部と、Ｚ方向において重なって配置されている。
第１層目の配線層Ｌ１に形成された第１配線ＷＬ１と、第２層目の配線層Ｌ２に形成された第２配線ＷＬ２とは、材料が互いに異なっている。上述したように、第１配線ＷＬ１はＭｏの金属からなり、第２配線ＷＬ２はＴｉ／Ａｌ／Ｔｉの積層膜の金属からなる。また、第１配線ＷＬ１の材料であるＭｏの比抵抗は、５．６×１０−８Ωｍ（温度２０℃）である。一方、第２配線ＷＬ２の材料であるＴｉ／Ａｌ／Ｔｉの積層膜において、この主材料のＡｌの比抵抗は、２．７５×１０−８Ωｍ（温度２０℃）である。このように、第２配線ＷＬ２の材料の比抵抗は、第１配線ＷＬ１の材料の比抵抗よりも低いものとなっている。なお、配線の材料の比抵抗は、配線が複数の材料の積層膜である場合は、主材料の比抵抗である。
第１配線ＷＬ１の材料と第２配線ＷＬ２の材料は同一の材料であってもよい。また、材料を異ならせる場合、主に使用される第２配線ＷＬ２の材料が第１配線ＷＬ１の材料よりも低い比抵抗であると好ましい。また、各配線間の信号の伝達速度のバランスを考慮して、第１配線ＷＬ１の材料の比抵抗に対する第２配線ＷＬ２の材料の比抵抗は、３倍以下であると好ましい。
また、第１層目の配線層Ｌ１に形成された第１配線ＷＬ１と、第２層目の配線層Ｌ２に形成された第２配線ＷＬ２とは、配線幅、厚み、配線密度なども互いに異なっている。主な理由としては、各配線間の寄生容量の低下や、第１配線ＷＬ１と第２配線ＷＬ２との間に抵抗値のバランスを取ることが挙げられる。加えて、配線群とシール部ＳＬのシール材ＳＬｐ（図４参照）が重畳している場合、後述する隙間ＧＰを形成することが可能となり、紫外線を表示装置内部に通すことが可能となり、配線と重なって設けられたシール材ＳＬｐを硬化させることができる。例えば、図１４において、第１配線ＷＬ１の配線幅Ｗ１は、第２配線ＷＬ２の配線幅Ｗ２よりも広い構造になっている。また、第１配線ＷＬ１の離間距離Ｓ１は、第２配線ＷＬ２の離間距離Ｓ２よりも広い構造になっている。
第１配線ＷＬ１と第２配線ＷＬ２との厚みに関しては、第２配線ＷＬ２の厚みは、第１配線ＷＬ１の厚みよりも厚い構造になっている。また、絶縁膜ＩＬ２の厚みは、絶縁膜ＩＬ１の厚みよりも厚い構造になっている。
第１配線ＷＬ１と第２配線ＷＬ２との配線密度に関しては、例えば、図１４において、３本の配線ＷＬが一組となり、このうち、第２層目の配線層Ｌ２には２本の第２配線ＷＬ２が配置され、第１層目の配線層Ｌ１には１本の第１配線ＷＬ１が配置されている。このように、第２配線ＷＬ２の配線密度は、第１配線ＷＬ１の配線密度よりも高い構造になっている。言い換えれば、第１配線ＷＬ１は高抵抗の材料であり、第２配線ＷＬ２は最も抵抗値の低い配線層もしくは前述したＬ／Ｓが小さい配線層での第２配線ＷＬ２の本数が、他の配線層の第１配線ＷＬ１の本数より多い構造になっている。
また、図１４に示すように、３本の配線ＷＬが一組となる構造において、隣り合う各組の第２配線ＷＬ２と第２配線ＷＬ２との間には、第１配線ＷＬ１が形成されていない隙間ＧＰが設けられている。この隙間ＧＰは、額縁部ＦＬに形成されたシール部ＳＬのシール材ＳＬｐ（図４参照）である紫外線硬化樹脂に対して、紫外光を照射するための開口部である。すなわち、図４などに示すように、表示装置ＬＣＤ１の額縁部ＦＬには、紫外線硬化樹脂によるシール材ＳＬｐが形成されている。かつ、基板ＢＳは、上述したようにガラス基板などからなり、光透過性である。そして、配線ＷＬが形成された領域と紫外線硬化樹脂が形成された領域とが重畳した重畳領域において、基板ＢＳを介して紫外光を紫外線硬化樹脂に照射可能な隙間ＧＰを作るように配線ＷＬが形成されている。言い換えれば、第１配線ＷＬ１同士の隙間と、第２配線ＷＬ２同士の隙間とが重畳するよう形成されている。
また、表示装置ＬＣＤ１の額縁部ＦＬには、例えば、図６に示すように、３本の配線ＷＬが一組となる構造において、隣り合う２本の第１配線ＷＬ１と第２配線ＷＬ２との間で層構造を変換する変換部ＣＲが設けられている。すなわち、額縁部ＦＬには、絶縁層を貫通する開口部を介して、第１配線ＷＬ１を経由する配線ＷＬを変換する変換部ＣＲが設けられている。以下、配線の具体例としてゲート信号線又は映像信号線を例にして詳細を説明する。
例えば、図６におけるＢ部を示す図８では、変換部ＣＲ付近で第２配線ＷＬ２を経由していた信号線が、他の層の配線である第１配線ＷＬ１に層変換されている。次に、図６におけるＣ部を示す図９において、図８で第１配線ＷＬ１を経由していた信号線が、変換部ＣＲ付近で第２配線ＷＬ２を経由するように層変換されている。そして、図８においては第２配線ＷＬ２を経由していた信号線が、変換部ＣＲ付近で第１配線ＷＬ１を経由するように層変換されている。加えて、この２つの信号線は変換部ＣＲ付近で交差をしている。次に、図６におけるＤ部を示す図１０においても同様に、図９で第１配線ＷＬ１を経由していた信号線が、変換部ＣＲ付近で第２配線ＷＬ２を経由するように層変換されている。そして、図８及び図９で第１配線ＷＬ１を経由していなかった信号線が、図１０の変換部ＣＲ付近で第１配線ＷＬ１を経由するように層変換されている。次に、図６におけるＥ部を示す図１１において、図１０において第１配線ＷＬ１を経由していた信号線が、変換部ＣＲ付近で第２配線ＷＬ２を経由するように層変換され、全ての信号線が第２配線ＷＬ２が形成された層を経由している。
このように、３本の配線ＷＬ（信号線）が一組となる構造においては、変換部ＣＲはＢ部とＣ部とＤ部とＥ部との４箇所に設けられ、それぞれの配線がＡ部からＦ部まで繋がって形成されている。そして、変換部ＣＲ付近で、別の信号線が第１配線ＷＬ１を経由するようにし、最終的に一組３本の信号線の全てが、第１配線ＷＬ１を経由している。
また、３本の配線ＷＬが一組となる構造では、各組の３本の配線は、実効的な寄生容量を低減するために同じ極性となっている。例えば、図６におけるＡ部を示す図７のように、入力部ＩＰＣから供給される信号の極性が、隣り合う配線同士で逆極性の場合には、変換部ＣＲの前に交差部を設けて配線同士の配列順番を変更し、一組の３本の配線の極性を同一極性とする。つまり、正極性の一組の３本の配線、その隣には負極性の一組の３本の配線というように、各組毎に極性が交互になるように交差部により配列順番を入れ替えている。
そして、図６におけるＦ部を示す図１２のように、表示部ＤＰへの入力部分では、一組の３本の信号線が同じ極性となっているものを、信号線の極性を、正極性、負極性、正極性、負極性というように、元に戻すように入れ替えられている。このような信号線の極性は、正極と負極の電圧を交互に掛ける交流の印加による駆動を行い、画素電極側に正負電荷の偏りが生じて寿命が短くなることを避けるためである。
また、入力部ＩＰＣと表示部ＤＰとの間では、図６に示すように、入力部ＩＰＣから引き出された信号線は第２層目の第２配線ＷＬ２を使用している。そして、信号線は、経由する配線層を変換する変換部ＣＲが形成された変換領域ＣＡに接続されている。そして、変換領域ＣＡ内で第１層の第１配線ＷＬ１を経由して再び第２配線ＷＬ２に接続されて表示部ＤＰへ接続される。
このような入力部ＩＰＣから表示部ＤＰまでの配線の引き回し構造では、変換部ＣＲがある部分は、例えば、図６において、入力部ＩＰＣの端部ＥＧ１１と表示部ＤＰの端部ＥＧ１２との間のＹ方向の領域となっている。すなわち、入力部ＩＰＣは表示部ＤＰに対してＹ方向に設けられ、入力部ＩＰＣの端部ＥＧ１１と表示部ＤＰの端部ＥＧ１２との間のＹ方向の領域には、変換部ＣＲが設けられている。別の観点では、図６において、入力部ＩＰＣの端部ＥＧ２１と表示部ＤＰの端部ＥＧ２２との間のＸ方向の半分の位置Ｐ２１から、表示部ＤＰの端部ＥＧ２２までの間に、変換部ＣＲがない構造になっている。あるいは、入力部ＩＰＣの端部ＥＧ２１と表示部ＤＰの端部ＥＧ２２との間のＸ方向の半分の位置Ｐ２１から、表示部ＤＰの中心の位置Ｐ２２までの間に、変換部ＣＲがある構造になっている。
また、変換領域ＣＡにおいては、図６に抜き出して示した上側と中央と下側との３本の配線一組の配線群がある。各配線のＢ部の変換部ＣＲからＥ部の変換部ＣＲまでの間で第１配線ＷＬ１内における経由長さは実質的に同一になっている。例えば、３本のうちのＢ部の変換部ＣＲの前で上側の配線は、Ｂ部の変換部ＣＲとＣ部の変換部ＣＲとの間で第１配線ＷＬ１を経由している。また、３本のうちのＢ部の変換部ＣＲの前で中央の配線は、Ｃ部の変換部ＣＲとＤ部の変換部ＣＲとの間で第１配線ＷＬ１を経由している。また、３本のうちのＢ部の変換部ＣＲの前で下側の配線は、Ｄ部の変換部ＣＲとＥ部の変換部ＣＲとの間で第１配線ＷＬ１を経由している。このように、３本の配線が一組となる構造において、隣り合う配線の第１配線ＷＬ１内における経由長さは実質的に同一となっている。実質的に同一とは、全体としての配線抵抗を揃えるように、第１配線ＷＬ１の長さを揃えることであり、例えば０．７〜１．３倍程度の範囲内である。
上述したように、３本の配線が一組となる構造においては、隣り合う配線の第１配線ＷＬ１内における経由長さは実質的に同一となっているが、３本の配線が一組となる各組の間では、第１配線ＷＬ１を経由する長さは異なっている。例えば、図６において、入力部ＩＰＣに近い位置に配置された配線と、入力部ＩＰＣと表示部ＤＰとの間の中心付近に配置された配線とでは、第１配線ＷＬ１を経由する長さが異なっている。各組の間での変換領域ＣＡにおける第１配線ＷＬ１の長さは、入力部ＩＰＣに近い位置で最も短く、入力部ＩＰＣと表示部ＤＰとの間の中心付近に近づくにつれて長くなり、そして、表示部ＤＰに近い位置で再び短くなっている。各組の配線が第１配線ＷＬ１を経由する長さは、互いに１．３倍超過若しくは０．７倍未満である場合が代表例である。
図６〜図１２などに示す配線の層を変換する変換部の構造において、第１層目の配線層Ｌ１と第２層目の配線層Ｌ２とを電気的に接続する方法は、例えば、図１６に示す通りである。図１６は、第１層目の配線層の配線と第２層目の配線層の配線とを電気的に接続する構造例を示す拡大断面図である。
図１６に示す例では、第１層目の配線層Ｌ１を覆う絶縁膜ＩＬ１には、開口部ＯＰ１が形成され、開口部ＯＰ１において、第１配線ＷＬ１は絶縁膜ＩＬ１から露出している。また、第２層目の配線層Ｌ２に形成された第２配線ＷＬ２の一部は、絶縁膜ＩＬ１に形成された開口部ＯＰ１に埋め込まれており、第１配線ＷＬ１と電気的に接続されている。このように、配線層Ｌ１を覆う絶縁膜ＩＬ１の一部に開口部ＯＰ１を形成することにより、第２層目の配線層Ｌ２の第２配線ＷＬ２と第１層目の配線層Ｌ１の第１配線ＷＬ１とを電気的に接続することができる。
ここで、図６〜図１４に示した本実施の形態の表示装置ＬＣＤ１と、図１７〜図１９に示した本実施の形態に対する比較例の表示装置ＬＣＤ２とにおける配線抵抗特性の相違を説明する。図２０は、本実施の形態の表示装置ＬＣＤ１において、図６に示すレイアウト例の配線抵抗特性を示す説明図である。図２１は、本実施の形態に対する比較例の表示装置ＬＣＤ２において、図１７に示すレイアウト例の配線抵抗特性を示す説明図である。図２０〜図２１において、横軸は信号線番地を示し、縦軸は信号線抵抗を示している。信号線番地は、図６および図１７に示すレイアウト例に対応し、信号線番地の外側は図６および図１７に示すレイアウト例における左側端部の位置に対応し、信号線番地の内側は図６および図１７に示すレイアウト例における右側端部の位置に対応する。
本実施の形態に対する比較例の表示装置ＬＣＤ２では、図２１に示すように、第１層目の第１配線ＷＬ１はＭｏの配線であり、第２層目の第２配線ＷＬ２はＡｌの配線である。信号線の抵抗は、Ｍｏの配線の方が高く、Ａｌの配線の方が低いので、配線間で抵抗が異なる。また、信号線の抵抗は、信号線の番地によっても異なり、外側（入力部ＩＰＣから離れる側）では最も高く、内側（入力部ＩＰＣに近い側）に移るに従って減少する。そして内側に近い位置で最も低くなり、内側では増加するというような特性となる。このように、配線間で抵抗が異なり、配線間の抵抗差によって信号線毎の抵抗差が生じると、表示装置ＬＣＤ２の性能へ影響を与えるスジ等の画像品質劣化が発生することに繋がる。
これに対して、本実施の形態の表示装置ＬＣＤ１では、図２０のような特性になる。図２０は、図６に示すレイアウト例に対応し、一部の配線を層変換し、配線同士の層変換した長さのバランスを取った構造の例である。図２０に示す特性では、第１信号線ＳＷ１は第１配線ＷＬ１と第２配線ＷＬ２とが接続された配線となるので、配線間の抵抗差は小さくなる。また、信号線の番地によっても、外側から内側まで第１信号線ＳＷ１及び第２信号線ＳＷ２内の抵抗のばらつきが小さく、外側から内側までの範囲でバランスのとれた特性となる。これにより、信号線毎の抵抗差によるスジの発生を抑えて、表示装置ＬＣＤ１の性能への影響を抑制することができる。
＜変形例＞
本実施の形態の表示装置ＬＣＤ１における変形例について説明する。変形例においては、上述した図６〜図１６に示す表示装置ＬＣＤ１との相違点を主に説明する。図２２は、図６（図１４）に対する変形例であって、５本の配線が一組の複数の配線を２層の配線層で引き回した場合のレイアウト例を示す拡大断面図である。図２３は、図６（図１４）に対する変形例であって、４本の配線が一組の複数の配線を３層の配線層で引き回した場合のレイアウト例を示す拡大断面図である。
図２２に示す変形例の表示装置ＬＣＤ３は、上述した３本の配線が一組となる構造に変えて、５本の配線が一組となる構造に適用して、一組の５本の配線を２層の配線層で引き回した場合である。図２２に示すように、一組の５本の配線のうち、第２層目の配線層Ｌ２には３本の第２配線ＷＬ２が配置され、第１層目の配線層Ｌ１には２本の第１配線ＷＬ１が配置されている。この構造においても、最も抵抗値の低い配線層もしくはＬ／Ｓが狭い配線層での第２配線ＷＬ２の本数が、他の配線層での第１配線ＷＬ１の本数より多く、第２配線ＷＬ２の配線密度は第１配線ＷＬ１の配線密度よりも高くなっている。
また、第１配線ＷＬ１と第２配線ＷＬ２とにおける配線幅、離間距離については、以下の通りである。例えば、図２２において、第１配線ＷＬ１の配線幅Ｗ１は、第２配線ＷＬ２の配線幅Ｗ２よりも広い構造になっている。また、第１配線ＷＬ１の離間距離Ｓ１は、第２配線ＷＬ２の離間距離Ｓ２よりも狭い構造になっている。
図２２に示す変形例の表示装置ＬＣＤ３において、上記した相違点以外は、図６〜図１６に示す表示装置ＬＣＤ１と同様であるので、重複する説明は省略する。
図２３に示す変形例の表示装置ＬＣＤ４は、上述した一組の３本の配線を２層の配線層で引き回した構造に変えて、一組の４本の配線を３層の配線層で引き回した構造に適用した場合である。図２３に示すように、一組の４本の配線のうち、第２層目の配線層には２本の第２配線ＷＬ２が配置され、第１層目の配線層には１本の第１配線ＷＬ１が配置され、第３層目の配線層には１本の第３配線ＷＬ３が配置されている。この構造においても、最も抵抗値の低い配線層もしくはＬ／Ｓが狭い配線層での第２配線ＷＬ２の本数が、他の配線層での第１配線ＷＬ１、第３配線ＷＬ３の本数より多く、第２配線ＷＬ２の配線密度は第１配線ＷＬ１、第３配線ＷＬ３の配線密度よりも高くなっている。
また、第１配線ＷＬ１、第２配線ＷＬ２および第３配線ＷＬ３における材料、配線幅、離間距離、厚さなどについては、以下の通りである。第３配線ＷＬ３の材料については、金属の単層、金属の積層膜のいずれであっても良いが、今回は例としてアルミニウム（ＡＬ）を使用している。
配線の配線幅については、第１配線ＷＬ１の配線幅Ｗ１は、第２配線ＷＬ２の配線幅Ｗ２、第３配線ＷＬ３の配線幅Ｗ３よりも広い構造になっている。配線の離間距離については、第１配線ＷＬ１の離間距離Ｓ１は、第２配線ＷＬ２の離間距離Ｓ２よりも広く、第３配線ＷＬ３の離間距離Ｓ３よりも狭い構造になっている。
配線の厚みについては、第２配線ＷＬ２の厚みは、第１配線ＷＬ１の厚み、第３配線ＷＬ３の厚みよりも厚い構造になっている。配線を覆う絶縁膜について、絶縁膜ＩＬ２の厚みは、絶縁膜ＩＬ１の厚み、絶縁膜ＩＬ３の厚みよりも厚い構造になっている。
図２３に示す変形例の表示装置ＬＣＤ４において、上記した相違点以外は、図６〜図１６に示す表示装置ＬＣＤ１と同様であるので、重複する説明は省略する。
＜一実施の形態の効果＞
以上説明した本実施の形態の表示装置ＬＣＤ１（ＬＣＤ３、ＬＣＤ４）によれば、表示装置ＬＣＤ１の額縁部ＦＬにおいて、表示装置ＬＣＤ１の性能への影響を抑制しながら、複数の配線ＷＬを効率的にレイアウトする技術を提供することができる。より詳細には、以下の通りである。
（１）第１信号線ＳＷ１は、ゲート信号または映像信号の一方の駆動信号が供給される第２配線ＷＬ２と第１配線ＷＬ１とを含んでいる。そして、額縁部ＦＬにおいて、第１信号線ＳＷ１は、は第２層目に形成された第２配線ＷＬ２から第１層目に形成された第１配線ＷＬ１を経由するように形成する。このように、変換領域ＣＡ内において、配線ＷＬのうちの額縁部ＦＬの狭小化に寄与する範囲を２層化して形成することで、複数の配線ＷＬを２層の配線層に振り分けてレイアウトする場合の抵抗の増加および容量の増加を抑えることができる。また、２層化部分の構造を変換領域ＣＡ内で変えることにより、配線間の抵抗および容量の差を小さくすることができる。
（２）平面視において、第１配線ＷＬ１と第２配線ＷＬ２とを重畳させる。このように、第１層目に形成された第１配線ＷＬ１と第２層目に形成された第２配線ＷＬ２とを重畳させることにより、狭額縁化に寄与することができる。
（３）第２配線ＷＬ２の材料の比抵抗を、第１配線ＷＬ１の材料の比抵抗よりも低くする。このように、主となる第２配線ＷＬ２の抵抗を低くすることにより、表示装置の性能への影響を抑えることができる。
（４）第１配線ＷＬ１の線幅を、第２配線ＷＬ２の線幅よりも広くする。このように、第１配線ＷＬ１の線幅を広くすることにより、抵抗が高い第１配線ＷＬ１の配線抵抗を下げることができる。
（５）第２配線ＷＬ２の厚みを、第１配線ＷＬ１の厚みよりも厚くする。このように、相対的に、第１配線ＷＬ１の厚みを薄くして、第２配線ＷＬ２の厚みを厚くすることにより、第１配線ＷＬ１と第２配線ＷＬ２との間のショートリスクを低減することができる。
（６）第２配線ＷＬ２の配線密度を、第１配線ＷＬ１の配線密度よりも高くする。このように、相対的に、第１配線ＷＬ１の配線密度を低くして、第２配線ＷＬ２の配線密度を高くすることにより、配線密度の低い第１配線ＷＬ１を緩く作り、寄生容量を減らすことができる。また、第２配線ＷＬ２の配線密度が高く、第２配線ＷＬ２の本数が相対的に多いため、周期的にＯＤＦプロセスにおけるシール材硬化用の開口部を確保することができる。
（７）額縁部ＦＬにおいて、複数の第１配線ＷＬ１、第２配線ＷＬ２を交差させて、第１配線ＷＬ１、第２配線ＷＬ２の配列順番を変更する交差部を設ける。このように、交差部を設けることにより、第１配線ＷＬ１、第２配線ＷＬ２の配列順番を変更して配線の極性を合わせることができる。また、配線間の寄生容量が強いグループで同極性に揃えるため、実効的な寄生容量を小さくすることができる。
（８）平面視の額縁部ＦＬにおいて、入力部ＩＰＣの端部と表示部ＤＰの端部との間のＹ方向の領域に変換部ＣＲを形成する。このように、変換部ＣＲを額縁部ＦＬの狭小化に寄与する範囲のみで形成することにより、抵抗の増加および容量の増加を抑えることができる。
（９）入力部ＩＰＣの端部と表示部ＤＰの端部との間のＸ方向の半分の位置から、当該表示部ＤＰの端部までの間に変換部ＣＲを形成しない。あるいは、入力部ＩＰＣの端部と表示部ＤＰの端部との間のＸ方向の半分の位置から、当該表示部ＤＰの中心の位置までの間に変換部ＣＲを形成する。このように、変換部ＣＲを、額縁部ＦＬの狭小化に寄与しない範囲では形成せず、狭小化に寄与する範囲のみで形成することにより、抵抗の増加および容量の増加を抑えることができる。
（１０）変換領域ＣＡ内の各組の配線ＷＬにおいて、隣り合う配線が第１層目の第１配線ＷＬ１を経由し、隣り合う配線の第１層目の第１配線ＷＬ１内における経由長さを、実質的に同一にする。このように、各組の配線ＷＬにおける第１配線ＷＬ１の経由長さを実質的に同一にすることにより、変換領域ＣＡ内の各組の配線における隣り合う配線の抵抗を揃えることができる。
（１１）複数の配線ＷＬは、第２配線ＷＬ２を経由して、第１層目の第１配線ＷＬ１を経由しない、第２信号線ＳＷ２を備えている。このような信号線を備えることで、表示部ＤＰと入力部ＩＰＣとの距離に応じた適切な信号線の種類を選択可能となり、全体としての配線抵抗のバランスをとることが出来る。
（１２）第１配線ＷＬ１、第２配線ＷＬ２が形成された領域と紫外線硬化樹脂が形成された領域とが重畳した重畳領域において、隙間ＧＰを作るように第１配線ＷＬ１、第２配線ＷＬ２を形成する。このように、隙間ＧＰを作ることにより、紫外光を、隙間ＧＰを介して紫外線硬化樹脂に照射することができる。
（１３）上記（１）〜（１２）における効果は、複数の配線を２層化してレイアウトする場合に限らず、３層以上に多層化してレイアウトする場合においても同様に得ることができる。本実施の形態によれば、従来の多層配線化に対して、部分的な多層化と層構造の変更との新たな手法を加えて、表示装置の性能を落とすことなく、狭額縁化とＯＤＦプロセスとの両立を実現することができる。
本発明の思想の範疇において、当業者であれば、各種の変形例および修正例に想到し得るものであり、それら変形例および修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施の形態において述べた態様によりもたらされる他の作用効果について本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
ＡＦ１、ＡＦ２ 配向膜
ＢＭ 遮光膜
ＢＳ、ＦＳ 基板
ＢＳｂ、ＦＳｂ 背面
ＢＳｆ、ＦＳｆ 前面
ＢＳｇ、ＦＳｇ 基材
ＢＳｓ１、ＢＳｓ２、ＢＳｓ３、ＢＳｓ４ 辺
ＣＣ 回路部
ＣＥ 共通電極
ＣＦ カラーフィルタ
ＣＦｒ、ＣＦｇ、ＣＦｂ カラーフィルタ画素
ＣＨＰ 半導体チップ
ＣＮＴ１ 制御回路
ＣＲ 変換部
ＣＡ 変換領域
ＤＰ 表示部
ＤＰＱ 表示素子部
ＤＲ１ 駆動回路
ＤＴ ドレイン電極
ＥＧ１１、ＥＧ１２、ＥＧ２１、ＥＧ２２ 端部
ＦＬ 額縁部
ＧＰ 隙間
ＧＴ ゲート電極
ＩＬ１、ＩＬ２、ＩＬ３ 絶縁膜
ＩＰＣ 入力部
Ｌ１、Ｌ２、Ｌ３ 配線層
ＬＣＤ１、ＬＣＤ２、ＬＣＤ３、ＬＣＤ４ 表示装置
ＬＣＬ 液晶層
ＬＤ 引出配線部
ＬＳ 光源
ＯＣ１、ＯＣ２ 樹脂層
ＯＰ１ 開口部
Ｐ２１、Ｐ２２ 位置
ＰＥ 画素電極
ＰＬ１、ＰＬ２ 偏光板
ＰＳ 部材
Ｑ１ トランジスタ
Ｓ１、Ｓ２、Ｓ３ 離間距離
ＳＣＬ 半導体層
ＳＬ シール部
ＳＬｐ シール材
ＳＴ ソース電極
ＳＷ１、ＳＷ２ 信号線
ＶＷ 観者
Ｗ１、Ｗ２、Ｗ３ 配線幅
ＷＬ、ＷＬ１、ＷＬ２、ＷＬ３ 配線

Claims (12)

  1. 基板と、
    トランジスタを有し、画像を表示させる画素が形成された画素領域と、
    前記基板の端部と前記画素領域との間に位置する縁領域と、
    ゲート信号または映像信号の一方の駆動信号が供給される複数の信号線と、
    前記信号線を覆う絶縁膜と、
    前記縁領域に設けられ、少なくとも前記駆動信号を供給する駆動ドライバと、
    第１層に形成された第１配線と、
    前記第１層とは前記絶縁膜を介して異なる層にある第２層に形成された第２配線と、
    を備え、
    複数の前記信号線は、同一の前記駆動信号が供給される第１信号線を含み、
    前記第１信号線は、前記駆動ドライバに接続され、前記縁領域および前記画素領域に形成されており、
    前記縁領域において、
    前記第１信号線は、前記第２配線から前記第１配線を経由するように形成されている、トランジスタ基板。
  2. 請求項１に記載のトランジスタ基板において、
    平面視において、前記第１配線と前記第２配線とは重畳している、トランジスタ基板。
  3. 請求項１または２に記載のトランジスタ基板において、
    前記第１配線の材料と前記第２配線の材料とは、互いに異なっており、
    前記第２配線の材料の比抵抗は、前記第１配線の材料の比抵抗よりも低い、トランジスタ基板。
  4. 請求項１ないし３のいずれか一項に記載のトランジスタ基板において、
    前記第１配線の線幅は、前記第２配線の線幅よりも広い、トランジスタ基板。
  5. 請求項１ないし４のいずれか一項に記載のトランジスタ基板において、
    前記第２配線の厚みは、前記第１配線の厚みよりも厚い、トランジスタ基板。
  6. 請求項１ないし５のいずれか一項に記載のトランジスタ基板において、
    前記第２層における前記第２配線の配線密度は、前記第１層における前記第１配線の配線密度よりも高い、トランジスタ基板。
  7. 請求項１ないし６のいずれか一項に記載のトランジスタ基板において、
    前記縁領域において、複数の前記信号線を交差させて、前記信号線の配列順番を変更する交差部がある、トランジスタ基板。
  8. 請求項１ないし７のいずれか一項に記載のトランジスタ基板において、
    平面視の前記縁領域において、
    前記駆動ドライバは、前記画素領域に対して第１方向に設けられ、
    前記第１信号線は、配線層を変換する変換部を介して前記第２配線から前記第１配線を経由し、
    前記駆動ドライバの端部と前記画素領域の端部との間の前記第１方向の領域に前記変換部がある、トランジスタ基板。
  9. 請求項１ないし８のいずれか一項に記載のトランジスタ基板において、
    平面視の前記縁領域において、
    前記駆動ドライバは、前記画素領域に対して第１方向に設けられ、
    前記第１信号線は、配線層を変換する変換部を介して前記第２配線から前記第１配線を経由し、
    前記駆動ドライバの端部と前記画素領域の端部との間の、前記第１方向に交差する第２方向の半分の位置から、当該画素領域の端部までの間に前記変換部がない、トランジスタ基板。
  10. 請求項１ないし９のいずれか一項に記載のトランジスタ基板において、
    隣り合う前記第１信号線が前記第１配線を経由し、
    隣り合う前記第１信号線の前記第１配線内における経由長さは実質的に同一である、トランジスタ基板。
  11. 請求項１ないし１０のいずれか一項に記載のトランジスタ基板において、
    第２信号線において、前記第２配線を経由し、前記第１配線を経由しない、トランジスタ基板。
  12. 請求項１ないし１１のいずれか一項に記載のトランジスタ基板を備えた表示装置であって、
    前記縁領域には、紫外線硬化樹脂が形成されており、
    前記基板は、光透過性であり、
    前記信号線が形成された領域と前記紫外線硬化樹脂が形成された領域とが重畳した重畳領域において、前記基板を介して紫外光を前記紫外線硬化樹脂に照射可能な隙間を作るように、前記信号線が形成されている、表示装置。
JP2015079124A 2015-04-08 2015-04-08 トランジスタ基板および表示装置 Active JP6560887B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2015079124A JP6560887B2 (ja) 2015-04-08 2015-04-08 トランジスタ基板および表示装置
US15/081,224 US9536910B2 (en) 2015-04-08 2016-03-25 Transistor substrate and display device
CN201610217497.1A CN106057814B (zh) 2015-04-08 2016-04-08 晶体管基板以及显示装置
CN201910188256.2A CN110034127B (zh) 2015-04-08 2016-04-08 晶体管基板以及显示装置
US15/353,139 US9935134B2 (en) 2015-04-08 2016-11-16 Transistor substrate and display device
US15/901,918 US10050064B2 (en) 2015-04-08 2018-02-22 Transistor substrate and display device
US16/040,141 US10297621B2 (en) 2015-04-08 2018-07-19 Transistor substrate and display device
US16/367,531 US10600822B2 (en) 2015-04-08 2019-03-28 Display device
US16/783,659 US10790316B2 (en) 2015-04-08 2020-02-06 Display device
US17/000,788 US11205665B2 (en) 2015-04-08 2020-08-24 Transistor substrate
US17/523,508 US11600641B2 (en) 2015-04-08 2021-11-10 Transistor substrate
US18/163,460 US20230178566A1 (en) 2015-04-08 2023-02-02 Transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015079124A JP6560887B2 (ja) 2015-04-08 2015-04-08 トランジスタ基板および表示装置

Publications (2)

Publication Number Publication Date
JP2016200659A true JP2016200659A (ja) 2016-12-01
JP6560887B2 JP6560887B2 (ja) 2019-08-14

Family

ID=57112124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015079124A Active JP6560887B2 (ja) 2015-04-08 2015-04-08 トランジスタ基板および表示装置

Country Status (3)

Country Link
US (9) US9536910B2 (ja)
JP (1) JP6560887B2 (ja)
CN (2) CN110034127B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018112692A (ja) * 2017-01-13 2018-07-19 株式会社ジャパンディスプレイ 表示装置
WO2019009167A1 (ja) * 2017-07-05 2019-01-10 シャープ株式会社 薄膜トランジスタアレイ基板及び表示装置
WO2019187156A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
JP2020003534A (ja) * 2018-06-25 2020-01-09 株式会社ジャパンディスプレイ 表示装置
US10795211B2 (en) 2017-04-28 2020-10-06 Japan Display Inc. Liquid crystal display device
WO2020217343A1 (ja) * 2019-04-24 2020-10-29 シャープ株式会社 表示装置
JP2022037063A (ja) * 2018-06-20 2022-03-08 株式会社ジャパンディスプレイ 表示装置
US11302762B2 (en) 2019-11-21 2022-04-12 Samsung Display Co., Ltd. Display device with reduced dead space

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10152159B2 (en) 2015-04-01 2018-12-11 Shanghai Tianma Micro-Electronics Display panel and method for forming an array substrate of a display panel
CN104699349B (zh) * 2015-04-01 2017-12-05 上海天马微电子有限公司 一种阵列基板及其制作方法、显示面板
CN104698711B (zh) * 2015-04-01 2018-06-01 上海天马微电子有限公司 一种阵列基板、显示面板及电子设备
CN106782270A (zh) * 2017-01-09 2017-05-31 厦门天马微电子有限公司 一种显示面板及显示装置
CN106711160B (zh) * 2017-03-31 2019-11-01 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
JP7028616B2 (ja) 2017-11-22 2022-03-02 株式会社ジャパンディスプレイ 表示装置
CN108363254B (zh) * 2018-03-01 2021-03-02 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
KR20200031738A (ko) * 2018-09-14 2020-03-25 삼성디스플레이 주식회사 표시 장치
KR102591793B1 (ko) * 2018-12-06 2023-10-23 삼성디스플레이 주식회사 표시 장치
KR20210107200A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시 장치
KR20210126841A (ko) 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시장치
CN112783377B (zh) * 2021-02-25 2023-02-28 惠州市华星光电技术有限公司 触控面板和触控装置
CN113219738B (zh) * 2021-04-20 2022-12-06 绵阳惠科光电科技有限公司 一种显示面板和显示装置
KR20220153727A (ko) * 2021-05-11 2022-11-21 삼성디스플레이 주식회사 표시 장치

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
JPH11242238A (ja) * 1997-12-26 1999-09-07 Sharp Corp 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
JP2004004680A (ja) * 2002-03-27 2004-01-08 Tfpd Kk 表示装置用配線基板及びその製造方法
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
JP2006049514A (ja) * 2004-08-03 2006-02-16 Sharp Corp 入力用配線フィルムおよびこれを備えた表示装置
JP2007086474A (ja) * 2005-09-22 2007-04-05 Kyocera Corp 画像表示装置及び配線基板
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP2008118054A (ja) * 2006-11-07 2008-05-22 Sharp Corp 駆動素子を実装した表示装置
JP2008152261A (ja) * 2006-12-15 2008-07-03 Samsung Electronics Co Ltd 表示装置及びその製造方法
US20080203391A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd. Array substrate, display apparatus having the same
WO2011061961A1 (ja) * 2009-11-18 2011-05-26 シャープ株式会社 配線基板及び表示装置
JP2011123162A (ja) * 2009-12-09 2011-06-23 Hitachi Displays Ltd 表示装置
JP2013246229A (ja) * 2012-05-24 2013-12-09 Kyocera Corp 液晶表示装置
WO2014024783A1 (ja) * 2012-08-09 2014-02-13 シャープ株式会社 表示装置
WO2014112560A1 (ja) * 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
WO2014132799A1 (ja) * 2013-02-26 2014-09-04 シャープ株式会社 表示装置
WO2015033840A1 (ja) * 2013-09-09 2015-03-12 シャープ株式会社 アクティブマトリクス基板及び表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2916476A1 (fr) 2007-05-22 2008-11-28 Peugeot Citroen Automobiles Sa Procede et dispositif de decongelation d'un additif de traitement des gaz d'echappement
JP5384464B2 (ja) 2010-11-01 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
JP5901007B2 (ja) 2011-09-12 2016-04-06 株式会社ジャパンディスプレイ 表示装置
JP2014053702A (ja) 2012-09-06 2014-03-20 Canon Inc デジタルカメラ

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
JPH11242238A (ja) * 1997-12-26 1999-09-07 Sharp Corp 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
JP2004004680A (ja) * 2002-03-27 2004-01-08 Tfpd Kk 表示装置用配線基板及びその製造方法
JP2004053702A (ja) * 2002-07-17 2004-02-19 Hitachi Displays Ltd 液晶表示装置
JP2006049514A (ja) * 2004-08-03 2006-02-16 Sharp Corp 入力用配線フィルムおよびこれを備えた表示装置
JP2007086474A (ja) * 2005-09-22 2007-04-05 Kyocera Corp 画像表示装置及び配線基板
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP2008118054A (ja) * 2006-11-07 2008-05-22 Sharp Corp 駆動素子を実装した表示装置
JP2008152261A (ja) * 2006-12-15 2008-07-03 Samsung Electronics Co Ltd 表示装置及びその製造方法
US20080203391A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd. Array substrate, display apparatus having the same
WO2011061961A1 (ja) * 2009-11-18 2011-05-26 シャープ株式会社 配線基板及び表示装置
JP2011123162A (ja) * 2009-12-09 2011-06-23 Hitachi Displays Ltd 表示装置
JP2013246229A (ja) * 2012-05-24 2013-12-09 Kyocera Corp 液晶表示装置
WO2014024783A1 (ja) * 2012-08-09 2014-02-13 シャープ株式会社 表示装置
WO2014112560A1 (ja) * 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
WO2014132799A1 (ja) * 2013-02-26 2014-09-04 シャープ株式会社 表示装置
WO2015033840A1 (ja) * 2013-09-09 2015-03-12 シャープ株式会社 アクティブマトリクス基板及び表示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10976624B2 (en) 2017-01-13 2021-04-13 Japan Display Inc. Display device
US11662637B2 (en) 2017-01-13 2023-05-30 Japan Display Inc. Display device
JP2018112692A (ja) * 2017-01-13 2018-07-19 株式会社ジャパンディスプレイ 表示装置
US10571769B2 (en) 2017-01-13 2020-02-25 Japan Display Inc. Display device
US10795211B2 (en) 2017-04-28 2020-10-06 Japan Display Inc. Liquid crystal display device
WO2019009167A1 (ja) * 2017-07-05 2019-01-10 シャープ株式会社 薄膜トランジスタアレイ基板及び表示装置
US11417281B2 (en) 2018-03-30 2022-08-16 Sharp Kabushiki Kaisha Display device
WO2019187156A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
JP2022037063A (ja) * 2018-06-20 2022-03-08 株式会社ジャパンディスプレイ 表示装置
JP7159429B2 (ja) 2018-06-20 2022-10-24 株式会社ジャパンディスプレイ 表示装置
US11640092B2 (en) 2018-06-20 2023-05-02 Japan Display Inc. Display device
US11966136B2 (en) 2018-06-20 2024-04-23 Japan Display Inc. Display device
US11347123B2 (en) 2018-06-25 2022-05-31 Japan Display Inc. Display device
JP7085915B2 (ja) 2018-06-25 2022-06-17 株式会社ジャパンディスプレイ 表示装置
JP2020003534A (ja) * 2018-06-25 2020-01-09 株式会社ジャパンディスプレイ 表示装置
US11675241B2 (en) 2018-06-25 2023-06-13 Japan Display Inc. Display device
WO2020217343A1 (ja) * 2019-04-24 2020-10-29 シャープ株式会社 表示装置
US11302762B2 (en) 2019-11-21 2022-04-12 Samsung Display Co., Ltd. Display device with reduced dead space

Also Published As

Publication number Publication date
US20200176488A1 (en) 2020-06-04
US20180323222A1 (en) 2018-11-08
US10790316B2 (en) 2020-09-29
US20200388638A1 (en) 2020-12-10
CN106057814B (zh) 2019-04-02
US11600641B2 (en) 2023-03-07
US10600822B2 (en) 2020-03-24
US10297621B2 (en) 2019-05-21
US20180182784A1 (en) 2018-06-28
US20190229134A1 (en) 2019-07-25
CN110034127A (zh) 2019-07-19
US9536910B2 (en) 2017-01-03
US9935134B2 (en) 2018-04-03
CN110034127B (zh) 2022-12-23
JP6560887B2 (ja) 2019-08-14
US20160300863A1 (en) 2016-10-13
US11205665B2 (en) 2021-12-21
CN106057814A (zh) 2016-10-26
US20170069666A1 (en) 2017-03-09
US20230178566A1 (en) 2023-06-08
US20220068974A1 (en) 2022-03-03
US10050064B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
JP6560887B2 (ja) トランジスタ基板および表示装置
JP6469427B2 (ja) 表示装置
US11686985B2 (en) Display apparatus
JP2018180087A (ja) 表示装置
US11908431B2 (en) Display apparatus
JP6968710B2 (ja) 表示装置
JP6727952B2 (ja) 表示装置
JP2023015123A (ja) 半導体装置
JP6707156B2 (ja) 表示装置
JP7227416B2 (ja) 表示装置
JP2016071148A (ja) 液晶表示装置
JP2019152746A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6560887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250