KR20220153727A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220153727A
KR20220153727A KR1020210060835A KR20210060835A KR20220153727A KR 20220153727 A KR20220153727 A KR 20220153727A KR 1020210060835 A KR1020210060835 A KR 1020210060835A KR 20210060835 A KR20210060835 A KR 20210060835A KR 20220153727 A KR20220153727 A KR 20220153727A
Authority
KR
South Korea
Prior art keywords
fan
line
display area
disposed
connection line
Prior art date
Application number
KR1020210060835A
Other languages
English (en)
Inventor
곽민채
김병선
김경화
김미해
오경환
장수미
조승한
최재호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210060835A priority Critical patent/KR20220153727A/ko
Priority to US17/689,317 priority patent/US20220367601A1/en
Priority to EP22172262.2A priority patent/EP4089739A1/en
Priority to CN202210503420.6A priority patent/CN115332297A/zh
Priority to CN202221106291.9U priority patent/CN217955862U/zh
Publication of KR20220153727A publication Critical patent/KR20220153727A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3255—
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 비사각형의 표시 영역 및 상기 표시 영역의 일 부분을 둘러싸는 제1 비표시 영역 및 표시 영역의 나머지 부분을 둘러싸는 제2 비표시 영역을 포함하는 비표시 영역을 갖는 기판을 포함한다. 표시 장치는 기판 상의 제1 비표시 영역에 배치되고, 제1 비저항값을 갖는 제1 팬아웃 라인을 포함한다. 표시 장치는 제1 팬아웃 라인 상의 제2 비표시 영역 및 제1 비표시 영역 일부에 배치되고, 제1 팬아웃 라인과 제1 콘택홀을 통해 연결되며, 제1 비저항값보다 작은 제2 비저항값을 갖는 제1 연결 라인 및 비표시 영역에 배치되며, 제1 연결 라인과 연결되는 구동부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 사용자에게 시각적인 정보를 제공하기 위한 영상을 표시하는 장치일 수 있다. 표시 장치 중 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
상기 표시 장치는 일반적으로 사각형 형상의 표시 기판을 포함할 수 있다. 상기 표시 장치는 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함할 수 있다. 상기 표시 영역에는 영상을 표시하기 위한 복수의 화소들 및 상기 화소에 신호를 전달하기 위한 배선들이 형성될 수 있다. 상기 비표시 영역에는 상기 화소들을 구동하기 위한 구동부, 신호 생성 칩 및 상기 구동부와 신호 생성 칩을 연결하기 위한 배선들이 형성될 수 있다.
최근 사각형 형상 외에 비사각형 형상을 갖는 표시 기판을 포함하는 표시 장치의 수요가 늘어나고 있다. 상기 비사각형 표시 장치는 종래의 표시 장치와 다른 화소 배열을 가지고 있으므로, 상기 비표시 영역에 배치된 상기 배선들의 길이가 길게 형성될 수 있다. 따라서, 상기 배선들에 의한 저항이 커지고, 충분한 스캔 온 타임(Scan On Time)을 확보하기 위해 상기 배선들의 폭이 넓어지는 문제가 있다.
본 발명의 목적은 표시 품질이 개선된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 비사각형의 표시 영역 및 상기 표시 영역의 일 부분을 둘러싸는 제1 비표시 영역 및 상기 표시 영역의 나머지 부분을 둘러싸는 제2 비표시 영역을 포함하는 비표시 영역을 갖는 기판, 상기 기판 상의 상기 제1 비표시 영역에 배치되고, 제1 비저항값을 갖는 제1 팬아웃 라인, 상기 제1 팬아웃 라인 상의 상기 제2 비표시 영역 및 상기 제1 비표시 영역 일부에 배치되고, 상기 제1 팬아웃 라인과 제1 콘택홀을 통해 연결되며, 상기 제1 비저항값보다 작은 제2 비저항값을 갖는 제1 연결 라인 및 상기 비표시 영역에 배치되며, 상기 제1 연결 라인과 연결되는 구동부를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인은 몰리브덴(Mo)을 포함하고, 상기 제1 연결 라인은 알루미늄(Al) 및 티타늄(Ti)을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 팬아웃 라인 상에 배치되는 절연층을 더 포함하고, 상기 제1 콘택홀은 상기 절연층에 형성될 수 있다.
일 실시예에 있어서, 상기 제1 연결 라인은, 상기 제1 팬아웃 라인과 중첩하는 제1 부분 및 상기 제1 부분을 제외한 제2 부분을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인은 상기 제1 비표시 영역에 배치되고, 상기 제1 연결 라인의 상기 제1 부분은 상기 제1 비표시 영역에 배치되며, 상기 제1 연결 라인의 상기 제2 부분은 상기 제2 비표시 영역에 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판의 평면 상에서 상기 제1 팬아웃 라인으로부터 이격하여 배치되고, 제3 비저항값을 갖는 제2 팬아웃 라인 및 상기 기판의 평면 상에서 상기 제1 연결 라인과 이격하여 배치되며, 상기 제2 팬아웃 라인과 전기적으로 연결되고, 상기 제3 비저항값보다 작은 제4 비저항값을 가지며, 상기 구동부와 연결되는 제2 연결 라인을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인은 복수의 제1 팬아웃 라인들을 포함하고, 상기 제2 팬아웃 라인은 복수의 제2 팬아웃 라인들을 포함하며, 상기 제1 및 제2 팬아웃 라인들은 상기 기판의 상기 평면 상에서 서로 교번하여 배치될 수 있다.
일 실시예에 있어서, 상기 제1 연결 라인은 복수의 제1 연결 라인들을 포함하고, 상기 제2 연결 라인은 복수의 제2 연결 라인들을 포함하며, 상기 제1 및 제2 연결 라인들은 상기 기판의 상기 평면 상에서 서로 교번하여 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 연결 라인과 같은 층에 배치되며, 상기 제2 팬아웃 라인 및 상기 제2 연결 라인과 중첩하는 연결 패턴을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 팬아웃 라인은 제2 콘택홀을 통해 상기 연결 패턴과 연결되고, 상기 연결 패턴은 제3 콘택홀을 통해 제2 연결 라인과 연결될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 팬아웃 라인 상에 배치되는 제1 절연층 및 상기 제1 연결 라인 위에 배치되는 제2 절연층을 더 포함하고, 상기 제2 콘택홀은 상기 제1 절연층에 형성되고, 상기 제3 콘택홀은 상기 제2 절연층에 형성될 수 있다.
일 실시예에 있어서, 상기 제2 연결 라인은, 상기 제2 팬아웃 라인과 중첩하는 제1 부분 및 상기 제1 부분을 제외한 제2 부분을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 팬아웃 라인은 상기 제1 비표시 영역에 배치되고, 상기 제2 연결 라인의 상기 제1 부분은 상기 제1 비표시 영역에 배치되며, 상기 제2 연결 라인의 상기 제2 부분은 상기 제2 비표시 영역에 배치될 수 있다.
일 실시예에 있어서, 상기 제1 콘택홀과 상기 제2 콘택홀은 상기 기판의 상기 평면 상에서 지그재그 형태로 서로 엇갈려서 위치할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 비표시 영역에 배치되고, 상기 제1 팬아웃 라인 및 상기 제2 팬아웃 라인과 연결되는 신호 생성 칩을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 서로 다른 층에 배치되고, 상기 제1 연결 라인과 상기 제2 연결 라인은 서로 다른 층에 배치될 수 있다.
일 실시예에 있어서, 상기 구동부는 스캔 회로들 및 디먹스들을 포함하고, 상기 스캔 회로들 및 상기 디먹스들은 상기 비사각형의 비표시 영역에서 서로 교번하여 배치될 수 있다.
일 실시예에 있어서, 상기 디먹스는 상기 제1 연결 라인 및 상기 제2 연결 라인 중 적어도 하나와 연결될 수 있다.
본 발명의 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 비사각형의 표시 영역 및 상기 표시 영역의 일 부분을 둘러싸는 제1 비표시 영역 및 상기 표시 영역의 나머지 부분을 둘러싸는 제2 비표시 영역을 포함하는 비표시 영역을 갖는 기판, 상기 기판 상의 상기 제1 비표시 영역에 배치되고, 제1 비저항값을 갖는 제1 팬아웃 라인, 상기 제1 팬아웃 라인 상의 상기 제1 비표시 영역에 배치되고, 상기 기판의 평면 상에서 상기 제1 팬아웃 라인으로부터 이격하여 배치되며, 제2 비저항값을 갖는 제2 팬아웃 라인, 상기 제2 팬아웃 라인 상의 상기 제2 비표시 영역 및 상기 제1 비표시 영역 일부에 배치되고, 상기 제2 팬아웃 라인과 제4 콘택홀을 통해 연결되며, 상기 제2 비저항값보다 작은 제3 비저항값을 갖는 제1 연결 라인, 상기 제1 연결 라인 상의 상기 제2 비표시 영역 및 상기 제1 비표시 영역 일부에 배치되고, 상기 기판의 평면 상에서 상기 제1 연결 라인과 이격하여 배치되며, 상기 제1 팬아웃 라인과 연결되고, 상기 제1 비저항값보다 작은 제4 비저항값을 갖는 제2 연결 라인 및 상기 비표시 영역에 배치되며, 상기 제1 연결 라인 및 상기 제2 연결 라인과 연결되는 구동부를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인 및 상기 제2 팬아웃 라인은 몰리브덴(Mo)을 포함하고, 상기 제1 연결 라인 및 상기 제2 연결 라인은 알루미늄(Al) 및 티타늄(Ti)을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 서로 다른 층에 배치되며, 상기 제1 연결 라인과 상기 제2 연결 라인은 서로 다른 층에 배치되고, 상기 제1 팬아웃 라인은 복수의 제1 팬아웃 라인들을 포함하고, 상기 제2 팬아웃 라인은 복수의 제2 팬아웃 라인들을 포함하며, 상기 제1 및 제2 팬아웃 라인들은 상기 기판의 평면 상에서 서로 교번하여 배치되며, 상기 제1 연결 라인은 복수의 제1 연결 라인들을 포함하고, 상기 제2 연결 라인은 복수의 제2 연결 라인들을 포함하며, 상기 제1 및 제2 연결 라인들은 상기 기판의 평면 상에서 서로 교번하여 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 팬아웃 라인과 상기 제1 연결 라인 사이에 배치되는 절연층을 더 포함하고, 상기 제4 콘택홀은 상기 절연층에 형성될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 연결 라인과 같은 층에 배치되며, 상기 제1 연결 라인과 이격되고, 상기 제1 팬아웃 라인 및 상기 제2 연결 라인과 중첩하는 연결 패턴을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 팬아웃 라인과 상기 연결 패턴은 제5 콘택홀을 통해 연결되고, 상기 연결 패턴과 상기 제2 연결 라인은 제6 콘택홀을 통해 연결될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 팬아웃 라인 상에 배치되며, 상기 제1 연결 라인 아래에 배치되는 제1 절연층, 상기 제1 연결 라인과 상기 제2 연결 라인 사이에 배치되는 제2 절연층 및 상기 제1 팬아웃 라인 상에 배치되며, 상기 제2 팬아웃 라인 아래에 배치되는 제3 절연층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제5 콘택홀은 상기 제1 절연층 및 상기 제3 절연층에 형성되고, 상기 제6 콘택홀은 상기 제2 절연층에 형성될 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 비표시 영역에 배치되며 신호 생성 칩과 연결되는 제1 팬아웃 라인과 제2 팬아웃 라인이 구동부와 연결되며 상대적으로 비저항값이 작은 제1 연결 라인과 제2 연결 라인에 연결될 수 있다. 이로 인해, 상기 신호 생성 칩과 상기 구동부를 연결하는 배선들로 인한 배선 저항이 감소될 수 있다. 상기 저항이 감소됨으로써, 충분한 스캔 온 타임이 확보될 수 있고, 상기 표시 장치의 얼룩 및 크로스 토크로 인한 화질 불량이 개선될 수 있다.
또한, 충분한 스캔 온 타임이 확보될 수 있으므로, 스캔 온 타임 확보에 필요한 상기 배선들의 최소 폭이 상대적으로 감소될 수 있다. 따라서, 상기 표시 장치의 상기 비표시 영역의 면적이 감소될 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 A 영역을 확대한 확대도이다.
도 3은 도 1의 표시 장치에 포함된 화소를 설명하기 위한 회로도이다.
도 4는 도 1의 B 영역을 확대한 확대도이다.
도 5는 도 4의 I-I' 라인을 따라 절취한 단면도이다.
도 6은 도 4의 II-II' 라인을 따라 절취한 단면도이다.
도 7은 도 1의 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 표시 장치의 확대도이다.
도 8은 도 7의 III-III' 라인을 따라 절취한 단면도이다.
도 9는 도 7의 IV-IV' 라인을 따라 절취한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 A 영역을 확대한 확대도이다.
도 1 및 도 2를 참조하면, 표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 일 실시예에 있어서, 표시 영역(DA)과 비표시 영역(NDA)은 동일한 형상을 가질 수 있다. 표시 영역(DA) 및 비표시 영역(NDA)은 비사각형의 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 원형, 타원형, 일부가 커브진 다각형과 같이 다양한 비사각형 형상을 가질 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 표시 영역(DA) 및 비표시 영역(NDA)은 모두 원형 형상을 가질 수 있다. 표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 화소들(PX) 각각은 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 화소들(PX) 각각은 적색, 녹색 및 청색 광을 방출하는 3개의 서브 화소들을 포함할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되지 않는다. 화소들(PX) 각각은 2개의 서브 화소들을 포함할 수도 있고, 4개 이상의 서브 화소들을 포함할 수도 있다.
일 실시예에 있어서, 화소들(PX)은 표시 영역(DA)에서 영상을 표시할 수 있는 범위 내에서 다양한 방식으로 배치될 수 있다. 예를 들어, 화소들(PX)은 제1 방향(DR1) 및 제1 방향(DR1)과 실질적으로 수직한 제2 방향(DR2)을 따라 매트릭스 형태로 배치될 수 있다. 화소들(PX)은 표시 영역(DA)의 가장자리에서는 표시 영역(DA)의 곡률을 따라 계단식으로 배치될 수 있다. 즉, 화소들(PX)은 표시 영역(DA)의 가장자리를 따라 배치될 수 있다. 화소들(PX)의 행 및 열 배열에 포함된 화소들(PX)의 개수가 각 행 및 각 열마다 서로 상이할 수 있다. 따라서 화소들(PX)의 상기 행 및 열 배열이 계단 형상의 단차를 포함할 수 있다. 이를 통해, 표시 장치(10)는 상기 비사각형의 표시 영역(DA)에서 전반적으로 영상을 표시할 수 있다.
화소들(PX)은 제1 방향(DR1)을 따라 연장되는 스캔 라인(SL) 및 제2 방향(DR2)을 따라 연장되는 데이터 라인(DL)과 전기적으로 연결될 수 있다. 스캔 라인(SL)과 데이터 라인(DL)은 서로 교차할 수 있다.
일 실시예에 있어서, 비표시 영역(NDA)에는 상기 화소들(PX)을 구동하기 위한 다양한 구성들이 배치될 수 있다. 예를 들어, 상기 비표시 영역(NDA)에는 복수의 구동부들 및 상기 구동부들에 신호를 전달하는 신호 생성 칩(IC)이 배치될 수 있다. 상기 구동부는 디먹스부(DDR) 및 스캔 구동부(SDR)를 포함할 수 있다.
스캔 구동부(SDR)는 화소들(PX)에 스캔 신호들을 순차적으로 제공할 수 있다. 디먹스부(DDR)는 화소들(PX)에 데이터 신호들을 제공할 수 있다. 스캔 구동부(SDR)는 복수의 스캔 회로들(SDC)을 포함할 수 있다. 디먹스부(DDR)는 복수의 디먹스들(DDC)을 포함할 수 있다.
스캔 회로(SDC)는 비표시 영역(NDA)에 배치될 수 있다. 스캔 회로(SDC)는 표시 영역(DA)의 스캔 라인(SL)과 직접적으로 연결될 수 있다. 선택적으로, 스캔 회로(SDC)는 비표시 영역(NDA)에 배치된 스캔 연결선에 의해 표시 영역(DA)의 스캔 라인(SL)과 연결될 수 있다. 상기 스캔 연결선은 각기 다른 층의 연결 배선들을 포함할 수 있다. 즉, 상기 스캔 연결선의 일부는 제1 팬아웃 라인(FOL1) 또는 제2 팬아웃 라인(FOL2)과 같은 층에 형성될 수 있다. 상기 스캔 연결선의 나머지 일부는 제2 연결 라인(예를 들면, 도 4의 제2 연결 라인(CL2))과 같은 층에 형성되며, 상기 연결선의 일부와 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
디먹스(DDC)는 비표시 영역(NDA)에 배치될 수 있다. 디먹스(DDC)는 표시 영역(DA)의 데이터 라인(DL)과 직접적으로 연결될 수 있다. 선택적으로, 디먹스(DDC)는 비표시 영역(NDA)에 배치된 데이터 연결선에 의해 표시 영역(DA)의 데이터 라인(DL)과 연결될 수 있다.
표시 영역(DA)과 비표시 영역(NDA) 사이의 경계선은 곡선을 가질 수 있다. 따라서, 상기 경계선의 일부는 원호 형상을 가질 수 있다. 상기 경계선은 원호 방향(D3)을 따라 형성되고, 스캔 회로들(SDC) 및 디먹스들(DDC)은 원호 방향(DR3)을 따라 배열될 수 있다. 예를 들면, 스캔 회로들(SDC) 및 디먹스들(DDC)은 비표시 영역(NDA)에서 서로 교번하여 배치될 수 있다.
신호 생성 칩(IC)은 비표시 영역(NDA)에 배치될 수 있다. 신호 생성 칩(IC)은 팬아웃 라인들(FOL) 및 연결 라인들(CL)을 통해 화소들(PX)에 데이터 신호를 제공할 수 있다.
팬아웃 라인들(FOL)은 비표시 영역(NDA)에 배치될 수 있다. 팬아웃 라인들(FOL) 각각은 신호 생성 칩(IC)과 연결되어 데이터 신호를 제공받을 수 있다.
연결 라인들(CL)은 비표시 영역(NDA)에 배치될 수 있다. 팬아웃 라인(FOL)은 연결 라인(CL)과 연결될 수 있고, 연결 라인(CL)은 팬아웃 라인(FOL)으로부터 상기 데이터 신호를 전달받을 수 있다.
연결 라인들(CL) 각각은 디먹스들(DDC)과 각각 연결될 수 있다. 연결 라인들(CL) 각각은 디먹스들(DDC)에 상기 데이터 신호를 제공할 수 있다.
예를 들어, 연결 라인(CL)은 제1 서브 연결 라인(CLa), 제2 서브 연결 라인(CLb) 및 제3 서브 연결 라인(CLc)를 포함할 수 있다. 디먹스(DDC)는 제1 디먹스(DDC1) 및 제2 디먹스(DDC2)를 포함할 수 있다. 제1 디먹스(DDC1)은 제2 디먹스(DDC2)는 각각 제1 내지 제3 디먹스 배선들을 포함할 수 있다. 데이터 라인들(DL)은 제1 내지 제6 데이터 라인들(DL1, DL2, DL3, DL4, DL5, DL6)을 포함할 수 있다. 제1 내지 제6 데이터 라인들(DL1, DL2, DL3, DL4, DL5, DL6)은 열 방향으로 연장하며, 열 방향으로 배열된 화소들(PX)에 연결될 수 있다. 구체적으로 제1 내지 제3 데이터 라인들(DL1, DL2, DL3)은 하나의 화소 열에 배열된 화소들(PX)에 연결될 수 있다. 제4 내지 제6 데이터 라인들(DL4, DL5, DL6)은 상기 화소 열의 다음 열에 배열된 화소들(PX)에 연결될 수 있다.
제1 서브 연결 라인(CLa)은 제1 디먹스(DDC1)에 포함된 상기 제1 디먹스 배선과 연결될 수 있다. 제1 디먹스(DDC1)에 포함된 상기 제1 디먹스 배선과 제2 디먹스(DDC2)에 포함된 상기 제1 디먹스 배선은 제1 브릿지에 의해 서로 연결될 수 있다. 따라서, 제1 서브 연결 라인(CLa)으로 제공된 제1 데이터 신호는 제1 디먹스(DDC1)과 제2 디먹스(DDC2)에 제공될 수 있다. 제1 디먹스(DDC)에 포함된 상기 제1 디먹스 배선은 표시 영역(DA)의 제1 데이터 라인(DL1)과 연결될 수 있고, 제2 디먹스(DDC2)에 포함된 상기 제1 디먹스 배선은 제4 데이터 라인(DL4)과 연결될 수 있다.
제2 서브 연결 라인(CLb)은 제2 디먹스(DDC2)에 포함된 상기 제2 디먹스 배선과 연결될 수 있다. 제2 디먹스(DDC2)에 포함된 상기 제2 디먹스 배선과 제1 디먹스(DDC1)에 포함된 상기 제2 디먹스 배선은 제2 브릿지에 의해 서로 연결될 수 있다. 상기 제2 브릿지는 상기 제1 브릿지와 이격될 수 있다. 따라서, 제2 서브 연결 라인(CLb)으로 제공된 제2 데이터 신호는 제1 디먹스(DDC1)과 제2 디먹스(DDC2)에 제공될 수 있다. 제1 디먹스(DDC)에 포함된 상기 제2 디먹스 배선은 표시 영역(DA)의 제2 데이터 라인(DL2)과 연결될 수 있고, 제2 디먹스(DDC2)에 포함된 상기 제2 디먹스 배선은 제5 데이터 라인(DL5)과 연결될 수 있다.
제3 서브 연결 라인(CLc)은 제2 디먹스(DDC2)에 포함된 상기 제3 디먹스 배선과 연결될 수 있다. 제2 디먹스(DDC2)에 포함된 상기 제3 디먹스 배선과 제1 디먹스(DDC1)에 포함된 상기 제3 디먹스 배선은 제3 브릿지에 의해 서로 연결될 수 있다. 상기 제3 브릿지는 상기 제1 브릿지 및 상기 제2 브릿지와 이격될 수 있다. 따라서, 제3 서브 연결 라인(CLc)으로 제공된 제3 데이터 신호는 제1 디먹스(DDC1)과 제2 디먹스(DDC2)에 제공될 수 있다. 제1 디먹스(DDC)에 포함된 상기 제3 디먹스 배선은 표시 영역(DA)의 제3 데이터 라인(DL3)과 연결될 수 있고, 제2 디먹스(DDC2)에 포함된 상기 제3 디먹스 배선은 제6 데이터 라인(DL6)과 연결될 수 있다.
즉, 제1 디먹스(DDC1)의 입력단은 하나의 서브 연결 라인(CLa)과 연결될 수 있다. 제1 디먹스(DDC1)의 출력단은 세 개의 데이터 라인(DL1, DL2, DL3)과 연결될 수 있다. 마찬가지로, 제2 디먹스(DDC2)의 입력단은 두 개의 서브 연결 라인들(CLb, CLc)과 연결될 수 있고, 제2 디먹스(DDC2)의 출력단은 세 개의 데이터 라인(DL4, DL5, DL6)과 연결될 수 있다.
다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서, 하나의 서브 연결 라인(CL)은 디먹스 배선들을 연결하는 브릿지들을 통해 적어도 세 개 이상의 디먹스(DDC)와 전기적으로 연결될 수 있다.
또한, 다른 실시예에서, 서브 연결 라인(CL)은 디먹스들(DDC)을 통하지 않고 표시 영역(DA)의 데이터 라인(DL)과 각각 직접적으로 연결될 수 있다.
연결 라인들(CL)과 팬아웃 라인들(FOL)에 대해서는 도 4 내지 도 6에서 더 상세히 설명하기로 한다.
한편, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서, 디먹스들(DDC)은 비표시 영역(NDA)의 일부에만 배치될 수 있다. 비표시 영역(NDA)의 나머지 부분에는 점등 회로들이 배치될 수 있다. 예를 들어, 비표시 영역(NDA) 중 신호 생성 칩(IC)과 인접한 영역에는 디먹스들(DDC)과 스캔 회로들(SDC)이 서로 교번하여 배치될 수 있다. 또한, 비표시 영역(NDA) 중 신호 생성 칩(IC)과 인접하지 않은 나머지 영역에서는 스캔 회로들(SDC)과 상기 점등 회로들이 서로 교번하여 배치될 수 있다.
도 3은 도 1의 표시 장치에 포함된 화소를 설명하기 위한 회로도이다.
도 1 내지 도 3을 참조하면, 화소들(PX) 각각은 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 화소들(PX) 각각은 7개의 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 및 1개의 커패시터(CST)를 포함할 수 있다. 다만 이는 예시적인 것으로, 화소들(PX) 각각이 포함할 수 있는 트랜지스터의 개수 및 커패시터의 개수는 이에 제한되지 않는다.
화소들(PX) 각각에는 상기 구동부로부터 복수의 신호들이 전달될 수 있다. 예를 들어, 화소들(PX) 각각에는 데이터 신호(DATA), 복수의 스캔 신호들(GW, GI, GB) 및 발광 제어 신호(EM)가 전달될 수 있다. 또한, 화소들(PX) 각각에는 고전원 전압(ELVDD) 및 저전원 전압(ELVSS)이 인가될 수 있다. 화소들(PX)은 상기 신호들에 기초하여 화소들(PX)에 연결된 발광 소자(OLED)를 동작시킬 수 있다.
일 실시예에 있어서, 화소들(PX)은 발광 소자(OLED)와 연결될 수 있다. 예를 들어, 화소들(PX)은 유기 발광 다이오드(OLED)와 연결될 수 있다. 유기 발광 다이오드(OLED)는 화소들(PX)로부터 신호를 전달 받아 광을 방출할 수 있다. 이를 통해, 표시 장치(10)는 표시 영역(DA)에서 영상을 표시할 수 있다.
도 4는 도 1의 B 영역을 확대한 확대도이다. 도 5는 도 4의 I-I' 라인을 따라 절취한 단면도이다. 도 6은 도 4의 II-II' 라인을 따라 절취한 단면도이다.
도 1 내지 도 4를 참조하면, 일 실시예에서, 표시 장치(10)의 비표시 영역(NDA)은 제1 비표시 영역(NDA1) 및 제2 비표시 영역(NDA2)을 포함할 수 있다. 제1 비표시 영역(NDA1)은 비표시 영역(NDA) 중 표시 영역(DA)의 일 부분을 둘러싸는 영역일 수 있다. 제1 비표시 영역(NDA1)은 신호 생성 칩(IC)이 배치되고, 표시 영역(DA)과 신호 생성 칩(IC) 사이의 영역으로 정의될 수 있다. 제2 비표시 영역(NDA2)은 표시 영역(DA)의 나머지 부분을 둘러쌀 수 있다. 제1 비표시 영역(NDA1)의 면적은 제2 비표시 영역(NDA2)의 면적보다 작을 수 있다.
도 1의 팬아웃 라인(FOL)은 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)으로 구성될 수 있다. 제1 팬아웃 라인(FOL1)은 제1 팬아웃 라인들(FOL1)을 포함할 수 있고, 제2 팬아웃 라인(FOL2)은 제2 팬아웃 라인들(FOL2)을 포함할 수 있다.
이하에서는 제1 팬아웃 라인들(FOL1) 중 하나의 제1 팬아웃 라인(FOL1)을 기준으로 설명할 수 있다. 마찬가지로, 제2 팬아웃 라인들(FOL2) 중 하나의 제2 팬아웃 라인(FOL2)을 기준으로 설명할 수 있다.
도 1의 연결 라인(CL)은 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)으로 구성될 수 있다. 제1 연결 라인(CL1)은 제1 연결 라인들(CL1)을 포함할 수 있고, 제2 연결 라인(CL2)은 제2 연결 라인들(CL2)을 포함할 수 있다.
이하에서는 제1 연결 라인들(CL1) 중 하나의 제1 연결 라인(CL1)을 기준으로 설명할 수 있다. 마찬가지로 제2 연결 라인들(CL2) 중 하나의 제2 연결 라인(CL2)을 기준으로 설명할 수 있다.
제1 비표시 영역(NDA1)에는 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)이 배치될 수 있다.
제1 연결 라인(CL1)은 제1 비표시 영역(NDA1)에 배치되는 제1 부분(CL1-1) 및 제2 비표시 영역(NDA2)에 배치되는 제2 부분(CL1-2)을 포함할 수 있다. 제1 연결 라인(CL1)의 제1 부분(CL1-1)은 제1 팬아웃 라인(FOL1)과 중첩할 수 있고, 제1 연결 라인(CL1)의 제2 부분(CL1-2)은 제1 부분(CL1-1)을 제외한 부분일 수 있다.
마찬가지로, 제2 연결 라인(CL2)은 제1 비표시 영역(NDA1)에 배치되는 제1 부분(CL2-1) 및 제2 비표시 영역(NDA2)에 배치되는 제2 부분(CL2-2)을 포함할 수 있다. 제2 연결 라인(CL2)의 제1 부분(CL2-1)은 제2 팬아웃 라인(FOL2)과 중첩할 수 있고, 제2 연결 라인(CL2)의 제2 부분(CL2-2)은 제1 부분(CL2-1)을 제외한 부분일 수 있다.
제1 연결 라인(CL1)의 제1 부분(CL1-1)은 제1 팬아웃 라인(FOL1)과 연결될 수 있다. 예를 들어, 제1 연결 라인(CL1)의 일단은 제1 콘택홀(CNT1)을 통해 제1 팬아웃 라인(FOL1)과 연결될 수 있다. 제1 연결 라인(CL1)의 타단은 디먹스(DDC)와 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서, 제1 연결 라인(CL1)은 직접적으로 디먹스(DDC)에 연결되지 않을 수 있다. 즉, 제1 연결 라인(CL1)은 다른 구성을 통해 디먹스(DDC)와 연결될 수 있다.
마찬가지로, 제2 연결 라인(CL2)의 제1 부분(CL2-1)은 제2 팬아웃 라인(FOL2)과 연결될 수 있다. 예를 들어, 제2 연결 라인(CL2)의 일단은 적어도 하나의 콘택홀(예를 들면, 도 6의 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3))을 통해 제2 팬아웃 라인(FOL2)과 연결될 수 있다. 제2 연결 라인(CL2)의 타단은 디먹스(DDC)와 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서, 제2 연결 라인(CL2)은 직접적으로 디먹스(DDC)에 연결되지 않을 수 있다. 즉, 제2 연결 라인(CL2)은 다른 구성을 통해 디먹스(DDC)와 연결될 수 있다.
도4 내지 도 6을 참조하면, 표시 장치(10)는 기판(SUB)을 포함할 수 있다. 기판(SUB)은 유리, 석영, 플라스틱 등을 포함할 수 있다. 일 실시예에서, 기판(SUB)은 플라스틱을 포함할 수 있고, 이에 따라 표시 장치(10)는 플렉서블한 특성을 가질 수 있다.
기판(SUB)은 적어도 하나의 하부 필름(PI) 및 적어도 하나의 배리어층(BRR)이 번갈아 가며 적층된 구조를 가질 수 있다. 예를 들면, 하부 필름(PI)은 폴리이미드와 같은 유기 물질을 사용하여 형성될 수 있고, 배리어층(BRR)은 무기 물질을 사용하여 형성될 수 있다.
예를 들면, 하부 필름(PI)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드, 폴리벤조옥사졸, 폴리벤조비스옥사졸, 폴리벤조이미다졸, 폴리벤조티아졸 또는 이들의 조합을 포함할 수 있다.
배리어층(BRR)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 제1 액티브 패턴(AP1)으로 확산되지 않도록 할 수 있다. 배리어층(BRR)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 또는 이들의 조합을 포함할 수 있다. 배리어층(BRR)은 상기 물질들을 포함하는 단층 또는 다층 구조일 수 있다.
버퍼층(BFR)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BFR)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 상기 제1 액티브 패턴(AP1)으로 확산되는 현상을 방지할 수 있다. 버퍼층(BFR)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물을 포함할 수 있고, 단층 또는 다층 구조일 수 있다.
제1 절연층(GI1)은 버퍼층(BFR) 상에 배치될 수 있다. 제1 절연층(GI1)은 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 상기 무기 절연물의 예로서는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산질화물, 티타늄 산화물 등 또는 이들의 조합이 있을 수 있다. 제1 절연층(GI1)은 상기 물질들을 포함하는 단층 또는 다층 구조일 수 있다.
제1 도전층은 버퍼층(BFR) 상에 배치될 수 있다. 상기 제1 도전층은 제1 팬아웃 라인(FOL1)을 포함할 수 있다. 상기 제1 도전층은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다.
예를 들어, 제1 팬아웃 라인(FOL1)은 몰리브덴(Mo) 등의 금속을 포함할 수 있다. 몰리브덴은 높은 내화학성을 가질 수 있고, 고온에서도 금속의 성질이 변하지 않을 수 있다. 따라서, 제1 팬아웃 라인(FOL1)이 몰리브덴을 포함하는 경우, 제1 팬아웃 라인(FOL1)은 높은 내화학성 및 고온 안정성을 가질 수 있다.
제2 절연층(GI2)은 상기 제1 도전층을 덮으며, 상기 제1 도전층 상에 배치될 수 있다. 제2 절연층(GI2)은 절연 물질을 포함할 수 있다. 구체적으로, 제2 절연층(GI2)은 실리콘산화물, 실리콘 질화물, 실리콘 산질화물을 포함할 수 있고, 단층 또는 다층 구조일 수 있다.
제2 도전층은 제2 절연층(GI2) 상에 배치될 수 있다. 상기 제2 도전층은 제2 팬아웃 라인(FOL2)을 포함할 수 있다. 상기 제2 도전층은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다.
예를 들어, 제2 팬아웃 라인(FOL2)은 제1 팬아웃 라인(FOL1)과 마찬가지로 몰리브덴(Mo) 등의 금속을 포함할 수 있다. 몰리브덴은 높은 내화학성을 가질 수 있고, 고온에서도 금속의 성질이 변하지 않을 수 있다. 따라서, 제2 팬아웃 라인(FOL2)이 몰리브덴을 포함하는 경우, 높은 내화학성 및 고온 안정성을 가질 수 있다.
제3 절연층(ILD)은 상기 제2 도전층을 덮으며, 제2 절연층(GI2) 상에 배치될 수 있다. 제3 절연층(ILD)은 절연 물질을 포함할 수 있다. 예를 들어, 제3 절연층(ILD)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물 등을 포함할 수 있다. 제3 절연층(ILD)은 상기 물질들을 포함하는 단층 또는 다층 구조일 수 있다.
제3 도전층은 제3 절연층(ILD) 상에 배치될 수 있다. 상기 제3 도전층은 제1 연결 라인(CL1) 및 연결 패턴(CP)을 포함할 수 있다.
연결 패턴(CP)은 제1 연결 라인(CL1)과 같은 층에 배치되며, 제1 연결 라인(CL1)과 이격될 수 있다. 연결 패턴(CP)은 제2 팬아웃 라인(FOL2) 및 제2 연결 라인(CL2)과 중첩하며, 제2 팬아웃 라인(FOL2)과 제2 연결 라인(CL2)을 연결시킬 수 있다.
상기 제3 도전층은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 예를 들어, 제1 연결 라인(CL1) 및 연결 패턴(CP)은 알루미늄(Al), 티타늄(Ti) 등의 금속을 포함할 수 있다. 제1 연결 라인(CL1) 및 연결 패턴(CP)은 Ti-Al-Ti로 이루어진 다층 구조를 가질 수 있다. 알루미늄은 상대적으로 작은 비저항을 가지고, 전도성이 우수할 수 있다. 따라서, 제1 연결 라인(CL1) 및 연결 패턴(CP)이 알루미늄을 포함하는 경우, 제1 연결 라인(CL1) 및 연결 패턴(CP)은 낮은 전기저항 및 높은 전도성을 가질 수 있다.
제4 절연층(VIA)은 상기 제3 도전층을 덮으며, 제3 절연층(ILD) 상에 배치될 수 있다. 제4 절연층(VIA)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 제4 절연층(VIA)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 포함할 수 있다. 제4 절연층(VIA)은 상기 물질들을 포함하는 단층 또는 다층 구조일 수 있다.
제4 도전층은 제4 절연층(VIA) 상에 배치될 수 있다. 상기 제4 도전층은 제2 연결 라인(CL2)을 포함할 수 있다. 상기 제4 도전층은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 예를 들어, 제2 연결 라인(CL2)은 알루미늄(Al), 티타늄(Ti) 등의 금속을 포함할 수 있다. 제2 연결 라인(CL2)은 Ti-Al-Ti로 이루어진 다층 구조를 가질 수 있다. 제1 연결 라인(CL1)과 마찬가지로, 제2 연결 라인(CL2)이 알루미늄을 포함하는 경우, 제2 연결 라인(CL2)은 낮은 전기저항 및 높은 전도성을 가질 수 있다.
일 실시예에서, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2)은 평면상에서 서로 교번하여 배치될 수 있다. 즉, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2)은 평면상에서 서로 이격하여 배치될 수 있다. 또한, 제1 팬아웃 라인들(FOL1)과 제2 팬아웃 라인들(FOL2)은 서로 다른 층에 배치될 수 있다. 제1 팬아웃 라인들(FOL1)과 제2 팬아웃 라인들(FOL2)이 서로 교번하여 배치되고, 서로 다른 층에 배치됨으로써, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2) 각각에 흐르는 신호들이 서로 영향을 받지 않을 수 있다. 이로 인해, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2) 사이에 쇼트 등의 불량이 발생하지 않을 수 있다.
제1 연결 라인들(CL1) 및 제2 연결 라인들(CL2)은 평면상에서 서로 교번하여 배치될 수 있다. 즉, 제1 연결 라인들(CL1) 및 제2 연결 라인들(CL2)은 각각 비표시 영역(NDA)에서 평면상에서 서로 이격하여 배치될 수 있다. 또한, 제1 연결 라인(CL1)과 제2 연결 라인(CL2)은 서로 다른 층에 배치될 수 있다. 제1 연결 라인들(CL1)과 제2 연결 라인들(CL2)이 평면상에서 서로 교번하여 배치되고, 서로 다른 층에 배치됨으로써, 제1 연결 라인(CL1) 및 제2 연결 라인(CL2) 각각에 흐르는 신호들이 서로 영향을 받지 않을 수 있다. 이로 인해, 제1 연결 라인(CL1) 및 제2 연결 라인(CL2) 사이에 쇼트 등의 불량이 발생하지 않을 수 있다.
제1 팬아웃 라인(FOL1)은 제1 콘택홀(CNT1)을 통해 제1 연결 라인(CL1)과 연결될 수 있다. 즉, 제1 팬아웃 라인(FOL1)은 제1 콘택홀(CNT1)을 통해 제1 연결 라인(CL1)과 접촉할 수 있다. 따라서, 데이터 신호(예를 들면, 도 3의 데이터 신호(DATA))가 제1 팬아웃 라인(FOL1)에서부터 제1 연결 라인(CL1)으로 제공될 수 있다.
제1 콘택홀(CNT1)은 제2 절연층(GI2) 및 제3 절연층(ILD)에 형성될 수 있다. 즉, 제1 콘택홀(CNT1)은 상기 제1 도전층 및 상기 제3 도전층 사이에 배치되는 제2 절연층(GI2) 및 제3 절연층(ILD)을 관통하여 형성될 수 있다. 도 4에서 제1 콘택홀(CNT1)의 개수가 3개인 것으로 도시되었으나, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
제2 팬아웃 라인(FOL2)은 복수의 콘택홀들(CNT2, CNT3)을 통해 제2 연결 라인(CL2)과 연결될 수 있다. 구체적으로 제2 팬아웃 라인(FOL2)은 제2 콘택홀(CNT2)을 통해 연결 패턴(CP)과 연결될 수 있다. 제2 팬아웃 라인(FOL2) 상에 배치되는 연결 패턴(CP)은 제3 콘택홀(CNT3)을 통해 제2 연결 라인(CL2)과 연결될 수 있다. 즉, 제2 팬아웃 라인(FOL2)은 연결 패턴(CP)을 통해 제2 연결 라인(CL2)에 연결될 수 있다. 따라서, 상기 데이터 신호가 제2 팬아웃 라인(FOL2)에서부터 제2 연결 라인(CL2)으로 제공될 수 있다.
제2 콘택홀(CNT2)은 제3 절연층(ILD)에 형성될 수 있다. 즉, 제2 콘택홀(CNT2)은 상기 제2 도전층 및 상기 제3 도전층 사이에 배치되는 제3 절연층(ILD)을 관통하여 형성될 수 있다. 제3 콘택홀(CNT3)은 제4 절연층(VIA)에 형성될 수 있다. 즉, 제3 콘택홀(CNT3)은 상기 제3 도전층 및 상기 제4 도전층 사이에 배치되는 제4 절연층(VIA)을 관통하여 형성될 수 있다. 도 4에서 제2 콘택홀(CNT2)의 개수가 3개이고, 제3 콘택홀(CNT3)의 개수는 2 개인 것으로 도시되었으나, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
도 4를 참조하면, 제1 콘택홀(CNT1)이 위치하는 제1 콘택 영역(CA1) 및 제2 콘택홀(CNT2) 및 제3 콘택홀(CNT3)이 위치하는 제2 콘택 영역(CA2)은 평면상에서 서로 엇갈려서 위치할 수 있다. 예를 들면, 제1 콘택 영역(CA1)과 제2 콘택 영역(CA2)은 평면상에서 지그재그 형태로 서로 엇갈려서 위치할 수 있다. 이로 인해, 같은 층에 배치된 제1 연결 라인(CL1)과 연결 패턴(CP) 간의 이격 거리(d3)가 확보될 수 있다. 제1 연결 라인(CL1)과 연결 패턴(CP) 간의 이격 거리(d3)가 확보되므로, 제1 연결 라인(CL1) 및 연결 패턴(CP) 각각에 흐르는 신호들이 서로 영향을 받지 않을 수 있다. 따라서, 평면상에서 인접하는 제1 팬아웃 라인(FOL1)과 제2 팬아웃 라인(FOL2) 간의 간격, 제1 연결 라인(CL1)과 제2 연결 라인(CL2) 간의 간격이 더욱 좁아질 수 있고, 비표시 영역(NDA)의 면적이 감소될 수 있다.
제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)에 포함된 몰리브덴의 비저항값이 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)에 포함된 알루미늄의 비저항값보다 높을 수 있다. 따라서, 알루미늄을 포함하는 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)은 몰리브덴을 포함하는 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)보다 낮은 비저항값을 가질 수 있다. 구체적으로, 제1 팬아웃 라인(FOL1)의 비저항값은 약 0.4 Ω·m이고, 제2 팬아웃 라인(FOL2)의 비저항값은 약 0.46 Ω·m일 수 있다. 제1 연결 라인(CL1) 및 제2 연결 라인(CL2) 각각의 비저항값은 약 0.046 Ω·m일 수 있다. 따라서, 제1 팬아웃 라인(FOL1)의 비저항값은 제1 연결 라인(CL1)의 비저항값의 약 10배에 해당할 수 있고, 제2 팬아웃 라인(FOL2)의 비저항값은 제2 연결 라인(CL2)의 비저항값의 약 10배에 해당할 수 있다. 따라서 표시 장치(10)의 비표시 영역(NDA)에 배치되는 상기 배선들로 인한 저항이 감소될 수 있다.
일 실시예에서, 제1 팬아웃 라인(FOL1)을 제1 연결 라인(CL1)과 연결시키고, 제2 팬아웃 라인(FOL2)을 제2 연결 라인(CL2)과 연결시킴으로써, 표시 장치(10)에 포함된 배선들의 비저항값이 감소될 수 있다. 구체적으로, 비사각형 표시 장치(10)에서는 디먹스들(예를 들면, 도 2의 디먹스(DDC)) 및 스캔 회로들(예를 들면, 도 2의 스캔 회로(SDC))이 서로 교번하여 비표시 영역(NDA)에서 원호 방향(DR3)을 따라 배열되기 때문에 신호 생성 칩(IC)에서부터 디먹스(DDC)까지의 거리가 상대적으로 증가될 수 있다. 따라서, 신호 생성 칩(IC)과 디먹스(DDC)를 연결시키는 배선들의 길이가 상대적으로 길어질 수 있고, 이로 인해 상기 배선들에 의한 배선 저항이 증가될 수 있다. 일 실시예에서, 상대적으로 비저항값이 더 낮은 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)을 상대적으로 비저항값이 더 높은 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2) 대신에 제2 비표시 영역(NDA2)에 배치시킴으로써, 상기 배선들의 배선 저항이 감소될 수 있다. 이로 인해, 충분한 스캔 온 타임(Scan On Time, SOT)이 확보될 수 있고, 표시 장치(10)의 얼룩 및 크로스 토크로 인한 화질 불량이 개선될 수 있다.
상대적으로 비저항값이 더 낮은 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)을 상대적으로 비저항값이 더 높은 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2) 대신에 제2 비표시 영역(NDA2)에 배치시킴으로써, 상기 배선들의 최소 폭이 감소할 수 있다. 따라서, 표시 장치(10)의 비표시 영역(NDA)의 면적이 감소할 수 있다.
도 7은 도 1의 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 표시 장치의 확대도이다. 도 8은 도 7의 III-III' 라인을 따라 절취한 단면도이다. 도 9는 도 7의 IV-IV' 라인을 따라 절취한 단면도이다.
도 7 내지 도 9를 참조하여 설명하는 표시 장치(11)의 구성 중 도 1 내지 도 6을 참조하여 설명한 표시 장치(10)의 구성과 동일한 부분들에 대해서는 상술하였으므로 이하에서는 생략될 수 있다.
도 7 내지 도 9를 참조하면, 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)은 제1 비표시 영역(NDA1)에 배치될 수 있다.
제1 연결 라인(CL1)은 제1 비표시 영역(NDA1)에 배치되는 제1 부분(CL1-1) 및 제2 비표시 영역(NDA2)에 배치되는 제2 부분(CL1-2)을 포함할 수 있다. 제1 연결 라인(CL1)의 제1 부분(CL1-1)은 제2 팬아웃 라인(FOL2)과 중첩할 수 있고, 제1 연결 라인(CL1)의 제2 부분(CL1-2)은 제1 부분(CL1-1)을 제외한 부분일 수 있다.
마찬가지로, 제2 연결 라인(CL2)은 제1 비표시 영역(NDA1)에 배치되는 제1 부분(CL2-1) 및 제2 비표시 영역(NDA2)에 배치되는 제2 부분(CL2-2)을 포함할 수 있다. 제2 연결 라인(CL2)의 제1 부분(CL2-1)은 제1 팬아웃 라인(FOL1)과 중첩할 수 있고, 제2 연결 라인(CL2)의 제2 부분(CL2-2)은 제1 부분(CL2-1)을 제외한 부분일 수 있다.
제1 연결 라인(CL1)의 제1 부분(CL1-1)은 제2 팬아웃 라인(FOL2)과 연결될 수 있다. 예를 들어, 제1 연결 라인(CL1)의 일단은 제4 콘택홀(CNT4)을 통해 제2 팬아웃 라인(FOL2)과 연결될 수 있다. 제1 연결 라인(CL1)의 타단은 디먹스(DDC)와 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서, 제1 연결 라인(CL1)은 직접적으로 디먹스(DDC)에 연결되지 않을 수 있다. 즉, 제1 연결 라인(CL1)은 다른 구성을 통해 디먹스(DDC)와 연결될 수 있다.
마찬가지로, 제2 연결 라인(CL2)의 제1 부분(CL2-1)은 제1 팬아웃 라인(FOL1)과 연결될 수 있다. 예를 들어, 제2 연결 라인(CL2)의 일단은 적어도 하나의 콘택홀(CNT5, CNT6)을 통해 제1 팬아웃 라인(FOL1)과 연결될 수 있다. 제2 연결 라인(CL2)의 타단은 디먹스(DDC)와 연결될 수 있다. 다만, 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서, 제2 연결 라인(CL2)은 직접적으로 디먹스(DDC)에 연결되지 않을 수 있다. 즉, 제2 연결 라인(CL2)은 다른 구성을 통해 디먹스(DDC)와 연결될 수 있다.
연결 패턴(CP)은 제1 연결 라인(CL1)과 같은 층에 배치되며, 제1 연결 라인(CL1)과 이격될 수 있다. 연결 패턴(CP)은 제1 팬아웃 라인(FOL1) 및 제2 연결 라인(CL2)과 중첩하며, 제1 팬아웃 라인(FOL1)과 제2 연결 라인(CL2)을 연결시킬 수 있다.
제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)은 몰리브덴(Mo) 등의 금속을 포함할 수 있다. 따라서, 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)이 몰리브덴을 포함하는 경우, 높은 내화학성 및 고온 안정성을 가질 수 있다.
제1 연결 라인(CL1), 제2 연결 라인(CL2) 및 연결 패턴(CP) 각각은 알루미늄(Al), 티타늄(Ti) 등의 금속을 포함할 수 있다. 제1 연결 라인(CL1), 제2 연결 라인(CL2) 및 연결 패턴(CP) 각각은 Ti-Al-Ti로 이루어진 다층 구조를 가질 수 있다. 따라서, 제1 연결 라인(CL1), 제2 연결 라인(CL2) 및 연결 패턴(CP) 각각이 알루미늄을 포함하는 경우, 제1 연결 라인(CL1), 제2 연결 라인(CL2) 및 연결 패턴(CP) 각각은 낮은 전기저항 및 높은 전도성을 가질 수 있다.
일 실시예에서, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2)은 평면상에서 서로 교번하여 배치될 수 있다. 즉, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2)은 평면상에서 서로 이격하여 배치될 수 있다. 또한, 제1 팬아웃 라인들(FOL1)과 제2 팬아웃 라인들(FOL2)은 서로 다른 층에 배치될 수 있다. 제1 팬아웃 라인들(FOL1)과 제2 팬아웃 라인들(FOL2)이 서로 교번하여 배치되고, 서로 다른 층에 배치됨으로써, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2) 각각에 흐르는 신호들이 서로 영향을 받지 않을 수 있다. 이로 인해, 제1 팬아웃 라인들(FOL1) 및 제2 팬아웃 라인들(FOL2) 사이에 쇼트 등의 불량이 발생하지 않을 수 있다.
제1 연결 라인들(CL1) 및 제2 연결 라인들(CL2)은 각각 평면상에서 서로 교번하여 배치될 수 있다. 즉, 제1 연결 라인들(CL1) 및 제2 연결 라인들(CL2)은 각각 평면상에서 서로 이격하여 배치될 수 있다. 또한, 제1 연결 라인(CL1)과 제2 연결 라인(CL2)은 서로 다른 층에 배치될 수 있다. 제1 연결 라인들(CL1)과 제2 연결 라인들(CL2)이 비표시 영역(NDA)에서 서로 교번하여 배치되고, 서로 다른 층에 배치됨으로써, 제1 연결 라인(CL1) 및 제2 연결 라인(CL2) 각각에 흐르는 신호들이 서로 영향을 받지 않을 수 있다. 이로 인해, 제1 연결 라인(CL1) 및 제2 연결 라인(CL2) 사이에 쇼트 등의 불량이 발생하지 않을 수 있다.
제2 팬아웃 라인(FOL2)은 제4 콘택홀(CNT4)을 통해 제1 연결 라인(CL1)과 연결될 수 있다. 즉, 제2 팬아웃 라인(FOL2)은 제4 콘택홀(CNT4)을 통해 제1 연결 라인(CL1)과 접촉할 수 있다. 따라서, 데이터 신호(예를 들면, 도 3의 데이터 신호(DATA))가 제2 팬아웃 라인(FOL2)에서부터 제1 연결 라인(CL1)으로 제공될 수 있다.
제4 콘택홀(CNT4)은 제3 절연층(ILD)에 형성될 수 있다. 즉, 제4 콘택홀(CNT4)은 상기 제2 도전층 및 상기 제3 도전층 사이에 배치되는 제3 절연층(ILD)을 관통하여 형성될 수 있다. 도 7에서 제4 콘택홀(CNT4)의 개수가 3개인 것으로 도시되었으나, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
제1 팬아웃 라인(FOL1)은 복수의 콘택홀들(CNT5, CNT6)을 통해 제2 연결 라인(CL2)과 연결될 수 있다. 구체적으로 제1 팬아웃 라인(FOL1)은 제5 콘택홀(CNT5)을 통해 연결 패턴(CP)과 연결될 수 있다. 제1 팬아웃 라인(FOL1) 상에 배치되는 연결 패턴(CP)은 제6 콘택홀(CNT6)을 통해 제2 연결 라인(CL2)과 연결될 수 있다. 즉, 제1 팬아웃 라인(FOL1)은 연결 패턴(CP)을 통해 제2 연결 라인(CL2)에 연결될 수 있다. 따라서, 상기 데이터 신호가 제1 팬아웃 라인(FOL1)에서부터 제2 연결 라인(CL2)으로 제공될 수 있다.
제5 콘택홀(CNT5)은 제2 절연층(GI2) 및 제3 절연층(ILD)에 형성될 수 있다. 즉, 제5 콘택홀(CNT5)은 상기 제1 도전층 및 상기 제3 도전층 사이에 배치되는 제2 절연층(GI2) 및 제3 절연층(ILD)을 관통하여 형성될 수 있다. 제6 콘택홀(CNT6)은 제4 절연층(VIA)에 형성될 수 있다. 즉, 제6 콘택홀(CNT6)은 상기 제3 도전층 및 상기 제4 도전층 사이에 배치되는 제4 절연층(VIA)을 관통하여 형성될 수 있다. 도 7에서 제5 콘택홀(CNT5)의 개수가 3개이고, 제6 콘택홀(CNT6)의 개수는 2 개인 것으로 도시되었으나, 본 발명에 따른 실시예들은 이에 한정되지 않는다.
도 7을 참조하면, 제4 콘택홀(CNT4)이 위치하는 제3 콘택 영역(CA3) 및 제5 콘택홀(CNT5) 및 제6 콘택홀(CNT6)이 위치하는 제4 콘택 영역(CA4)은 평면상에서 서로 엇갈려서 위치할 수 있다. 예를 들면, 제3 콘택 영역(CA3)과 제4 콘택 영역(CA4)은 평면상에서 지그재그 형태로 서로 엇갈려서 위치할 수 있다. 이로 인해, 같은 층에 배치된 제1 연결 라인(CL1)과 연결 패턴(CP) 간의 이격 거리(d4)가 확보될 수 있다. 제1 연결 라인(CL1)과 연결 패턴(CP) 간의 이격 거리(d4)가 확보되므로, 제1 연결 라인(CL1) 및 연결 패턴(CP) 각각에 흐르는 신호들이 서로 영향을 받지 않을 수 있다. 따라서, 평면상에서 인접하는 제1 팬아웃 라인(FOL1)과 제2 팬아웃 라인(FOL2) 간의 간격, 제1 연결 라인(CL1)과 제2 연결 라인(CL2) 간의 간격이 더욱 좁아질 수 있고, 비표시 영역(NDA)의 면적이 감소될 수 있다.
제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)에 포함된 몰리브덴의 비저항값이 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)에 포함된 알루미늄의 비저항값보다 높을 수 있다. 따라서, 알루미늄을 포함하는 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)은 몰리브덴을 포함하는 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2)보다 낮은 비저항값을 가질 수 있다. 제1 팬아웃 라인(FOL1)의 비저항값은 약 0.4 Ω·m이고, 제2 팬아웃 라인(FOL2)의 비저항값은 약 0.46 Ω·m일 수 있다. 제1 연결 라인(CL1) 및 제2 연결 라인(CL2) 각각의 비저항값은 약 0.046 Ω·m일 수 있다. 따라서, 제1 팬아웃 라인(FOL1)의 비저항값은 제2 연결 라인(CL2)의 비저항값의 약 10배에 해당할 수 있고, 제2 팬아웃 라인(FOL2)의 비저항값은 제1 연결 라인(CL1)의 비저항값의 약 10배에 해당할 수 있다. 따라서 비표시 영역(NDA)에 배치되는 상기 배선들로 인한 저항이 감소될 수 있다.
일 실시예에서, 제1 팬아웃 라인(FOL1)을 제2 연결 라인(CL2)과 연결시키고, 제2 팬아웃 라인(FOL2)을 제1 연결 라인(CL1)과 연결시킴으로써, 표시 장치(11)에 포함된 배선들의 비저항값이 감소될 수 있다. 구체적으로, 비사각형 표시 장치(11)에서는 디먹스들(예를 들면, 도 2의 디먹스(DDC)) 및 스캔 회로들(예를 들면, 도 2의 스캔 회로(SDC))이 서로 교번하여 비표시 영역(NDA)에서 원호 방향(DR3)을 따라 배열되기 때문에 신호 생성 칩(IC)에서부터 디먹스(DDC)까지의 거리가 상대적으로 증가될 수 있다. 따라서, 신호 생성 칩(IC)과 디먹스(DDC)를 연결시키는 배선들의 길이가 상대적으로 길어질 수 있고, 이로 인해 상기 배선들에 의한 배선 저항이 증가될 수 있다. 일 실시예에서, 상대적으로 비저항값이 더 낮은 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)을 상대적으로 비저항값이 더 높은 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2) 대신에 제2 비표시 영역(NDA2)에 배치시킴으로써, 상기 배선들의 배선 저항이 감소될 수 있다. 이로 인해, 충분한 스캔 온 타임이 확보될 수 있고, 표시 장치(11)의 얼룩 및 크로스 토크로 인한 화질 불량을 개선할 수 있다.
또한, 상대적으로 비저항값이 더 낮은 제1 연결 라인(CL1) 및 제2 연결 라인(CL2)을 상대적으로 비저항값이 더 높은 제1 팬아웃 라인(FOL1) 및 제2 팬아웃 라인(FOL2) 대신에 제2 비표시 영역(NDA2)에 배치시킴으로써, 상기 배선들의 최소 폭이 상대적으로 감소될 수 있다. 따라서, 표시 장치(11)의 비표시 영역(NDA)의 면적이 감소할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
10, 11: 표시 장치 DDR: 디먹스부
SDR: 스캔 구동부 DDC: 디먹스
SDC: 스캔 회로 NDA1: 제1 비표시 영역
NDA2: 제2 비표시 영역 FOL1: 제1 팬아웃 라인
FOL2: 제2 팬아웃 라인 CL1: 제1 연결 라인
CL2: 제2 연결 라인 DL: 데이터 라인
SL: 스캔 라인 CA1: 제1 콘택 영역
CA2: 제2 콘택 영역 CP: 연결 패턴

Claims (26)

  1. 비사각형의 표시 영역 및 상기 표시 영역의 일 부분을 둘러싸는 제1 비표시 영역 및 상기 표시 영역의 나머지 부분을 둘러싸는 제2 비표시 영역을 포함하는 비표시 영역을 갖는 기판;
    상기 기판 상의 상기 제1 비표시 영역에 배치되고, 제1 비저항값을 갖는 제1 팬아웃 라인;
    상기 제1 팬아웃 라인 상의 상기 제2 비표시 영역 및 상기 제1 비표시 영역 일부에 배치되고, 상기 제1 팬아웃 라인과 제1 콘택홀을 통해 연결되며, 상기 제1 비저항값보다 작은 제2 비저항값을 갖는 제1 연결 라인; 및
    상기 비표시 영역에 배치되며, 상기 제1 연결 라인과 연결되는 구동부를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 제1 팬아웃 라인은 몰리브덴(Mo)을 포함하고,
    상기 제1 연결 라인은 알루미늄(Al) 및 티타늄(Ti)을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 팬아웃 라인 상에 배치되는 절연층을 더 포함하고,
    상기 제1 콘택홀은 상기 절연층에 형성되는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 제1 연결 라인은,
    상기 제1 팬아웃 라인과 중첩하는 제1 부분 및 상기 제1 부분을 제외한 제2 부분을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 제1 팬아웃 라인은 상기 제1 비표시 영역에 배치되고,
    상기 제1 연결 라인의 상기 제1 부분은 상기 제1 비표시 영역에 배치되며,
    상기 제1 연결 라인의 상기 제2 부분은 상기 제2 비표시 영역에 배치되는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 기판의 평면 상에서 상기 제1 팬아웃 라인으로부터 이격하여 배치되고, 제3 비저항값을 갖는 제2 팬아웃 라인; 및
    상기 기판의 평면 상에서 상기 제1 연결 라인과 이격하여 배치되며, 상기 제2 팬아웃 라인과 전기적으로 연결되고, 상기 제3 비저항값보다 작은 제4 비저항값을 가지며, 상기 구동부와 연결되는 제2 연결 라인을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 제1 팬아웃 라인은 복수의 제1 팬아웃 라인들을 포함하고, 상기 제2 팬아웃 라인은 복수의 제2 팬아웃 라인들을 포함하며, 상기 제1 및 제2 팬아웃 라인들은 상기 기판의 상기 평면 상에서 서로 교번하여 배치되는 것을 특징으로 하는 표시 장치.
  8. 제6항에 있어서, 상기 제1 연결 라인은 복수의 제1 연결 라인들을 포함하고, 상기 제2 연결 라인은 복수의 제2 연결 라인들을 포함하며, 상기 제1 및 제2 연결 라인들은 상기 기판의 상기 평면 상에서 서로 교번하여 배치되는 것을 특징으로 하는 표시 장치.
  9. 제6항에 있어서,
    상기 제1 연결 라인과 같은 층에 배치되며, 상기 제2 팬아웃 라인 및 상기 제2 연결 라인과 중첩하는 연결 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 제2 팬아웃 라인은 제2 콘택홀을 통해 상기 연결 패턴과 연결되고, 상기 연결 패턴은 제3 콘택홀을 통해 제2 연결 라인과 연결되는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서,
    상기 제2 팬아웃 라인 상에 배치되는 제1 절연층; 및
    상기 제1 연결 라인 위에 배치되는 제2 절연층을 더 포함하고,
    상기 제2 콘택홀은 상기 제1 절연층에 형성되고,
    상기 제3 콘택홀은 상기 제2 절연층에 형성되는 것을 특징으로 하는 표시 장치.
  12. 제10항에 있어서, 상기 제2 연결 라인은,
    상기 제2 팬아웃 라인과 중첩하는 제1 부분 및 상기 제1 부분을 제외한 제2 부분을 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 제2 팬아웃 라인은 상기 제1 비표시 영역에 배치되고,
    상기 제2 연결 라인의 상기 제1 부분은 상기 제1 비표시 영역에 배치되며,
    상기 제2 연결 라인의 상기 제2 부분은 상기 제2 비표시 영역에 배치되는 것을 특징으로 하는 표시 장치.
  14. 제10항에 있어서, 상기 제1 콘택홀과 상기 제2 콘택홀은 상기 기판의 상기 평면 상에서 지그재그 형태로 서로 엇갈려서 위치하는 것을 특징으로 하는 표시 장치.
  15. 제6항에 있어서,
    상기 비표시 영역에 배치되고, 상기 제1 팬아웃 라인 및 상기 제2 팬아웃 라인과 연결되는 신호 생성 칩을 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제6항에 있어서, 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 서로 다른 층에 배치되고,
    상기 제1 연결 라인과 상기 제2 연결 라인은 서로 다른 층에 배치되는 것을 특징으로 하는 표시 장치.
  17. 제6항에 있어서, 상기 구동부는 스캔 회로들 및 디먹스들을 포함하고,
    상기 스캔 회로들 및 상기 디먹스들은 상기 비사각형의 비표시 영역에서 서로 교번하여 배치되는 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 디먹스는 상기 제1 연결 라인 및 상기 제2 연결 라인 중 적어도 하나와 연결되는 것을 특징으로 하는 표시 장치.
  19. 비사각형의 표시 영역 및 상기 표시 영역의 일 부분을 둘러싸는 제1 비표시 영역 및 상기 표시 영역의 나머지 부분을 둘러싸는 제2 비표시 영역을 포함하는 비표시 영역을 갖는 기판;
    상기 기판 상의 상기 제1 비표시 영역에 배치되고, 제1 비저항값을 갖는 제1 팬아웃 라인;
    상기 제1 팬아웃 라인 상의 상기 제1 비표시 영역에 배치되고, 상기 기판의 평면 상에서 상기 제1 팬아웃 라인으로부터 이격하여 배치되며, 제2 비저항값을 갖는 제2 팬아웃 라인;
    상기 제2 팬아웃 라인 상의 상기 제2 비표시 영역 및 상기 제1 비표시 영역 일부에 배치되고, 상기 제2 팬아웃 라인과 제4 콘택홀을 통해 연결되며, 상기 제2 비저항값보다 작은 제3 비저항값을 갖는 제1 연결 라인;
    상기 제1 연결 라인 상의 상기 제2 비표시 영역 및 상기 제1 비표시 영역 일부에 배치되고, 상기 기판의 평면 상에서 상기 제1 연결 라인과 이격하여 배치되며, 상기 제1 팬아웃 라인과 연결되고, 상기 제1 비저항값보다 작은 제4 비저항값을 갖는 제2 연결 라인; 및
    상기 비표시 영역에 배치되며, 상기 제1 연결 라인 및 상기 제2 연결 라인과 연결되는 구동부를 포함하는 표시 장치.
  20. 제19항에 있어서, 상기 제1 팬아웃 라인 및 상기 제2 팬아웃 라인은 몰리브덴(Mo)을 포함하고,
    상기 제1 연결 라인 및 상기 제2 연결 라인은 알루미늄(Al) 및 티타늄(Ti)을 포함하는 것을 특징으로 하는 표시 장치.
  21. 제19항에 있어서, 상기 제1 팬아웃 라인과 상기 제2 팬아웃 라인은 서로 다른 층에 배치되며,
    상기 제1 연결 라인과 상기 제2 연결 라인은 서로 다른 층에 배치되고,
    상기 제1 팬아웃 라인은 복수의 제1 팬아웃 라인들을 포함하고, 상기 제2 팬아웃 라인은 복수의 제2 팬아웃 라인들을 포함하며, 상기 제1 및 제2 팬아웃 라인들은 상기 기판의 평면 상에서 서로 교번하여 배치되며,
    상기 제1 연결 라인은 복수의 제1 연결 라인들을 포함하고, 상기 제2 연결 라인은 복수의 제2 연결 라인들을 포함하며, 상기 제1 및 제2 연결 라인들은 상기 기판의 평면 상에서 서로 교번하여 배치되는 것을 특징으로 하는 표시 장치.
  22. 제19항에 있어서,
    상기 제2 팬아웃 라인과 상기 제1 연결 라인 사이에 배치되는 절연층을 더 포함하고,
    상기 제4 콘택홀은 상기 절연층에 형성되는 것을 특징으로 하는 표시 장치.
  23. 제19항에 있어서,
    상기 제1 연결 라인과 같은 층에 배치되며, 상기 제1 연결 라인과 이격되고, 상기 제1 팬아웃 라인 및 상기 제2 연결 라인과 중첩하는 연결 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  24. 제23항에 있어서, 상기 제1 팬아웃 라인과 상기 연결 패턴은 제5 콘택홀을 통해 연결되고, 상기 연결 패턴과 상기 제2 연결 라인은 제6 콘택홀을 통해 연결되는 것을 특징으로 하는 표시 장치.
  25. 제24항에 있어서,
    상기 제2 팬아웃 라인 상에 배치되며, 상기 제1 연결 라인 아래에 배치되는 제1 절연층;
    상기 제1 연결 라인과 상기 제2 연결 라인 사이에 배치되는 제2 절연층; 및
    상기 제1 팬아웃 라인 상에 배치되며, 상기 제2 팬아웃 라인 아래에 배치되는 제3 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  26. 제25항에 있어서,
    상기 제5 콘택홀은 상기 제1 절연층 및 상기 제3 절연층에 형성되고,
    상기 제6 콘택홀은 상기 제2 절연층에 형성되는 것을 특징으로 하는 표시 장치.
KR1020210060835A 2021-05-11 2021-05-11 표시 장치 KR20220153727A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210060835A KR20220153727A (ko) 2021-05-11 2021-05-11 표시 장치
US17/689,317 US20220367601A1 (en) 2021-05-11 2022-03-08 Display device
EP22172262.2A EP4089739A1 (en) 2021-05-11 2022-05-09 Display device
CN202210503420.6A CN115332297A (zh) 2021-05-11 2022-05-09 显示装置
CN202221106291.9U CN217955862U (zh) 2021-05-11 2022-05-09 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210060835A KR20220153727A (ko) 2021-05-11 2021-05-11 표시 장치

Publications (1)

Publication Number Publication Date
KR20220153727A true KR20220153727A (ko) 2022-11-21

Family

ID=81595649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210060835A KR20220153727A (ko) 2021-05-11 2021-05-11 표시 장치

Country Status (4)

Country Link
US (1) US20220367601A1 (ko)
EP (1) EP4089739A1 (ko)
KR (1) KR20220153727A (ko)
CN (2) CN217955862U (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560887B2 (ja) * 2015-04-08 2019-08-14 株式会社ジャパンディスプレイ トランジスタ基板および表示装置
JP6773277B2 (ja) * 2016-08-05 2020-10-21 天馬微電子有限公司 表示装置
JP7085915B2 (ja) * 2018-06-25 2022-06-17 株式会社ジャパンディスプレイ 表示装置
KR20210014263A (ko) * 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220367601A1 (en) 2022-11-17
CN115332297A (zh) 2022-11-11
EP4089739A1 (en) 2022-11-16
CN217955862U (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
KR102596956B1 (ko) 표시 장치
US10580850B2 (en) Display device
EP3331019B1 (en) Display device
CN111128080A (zh) 显示基板及显示装置
JP6533822B2 (ja) 表示装置
JP2020166239A (ja) 表示装置
KR20220054507A (ko) 화소 및 이를 구비한 표시 장치
KR20210069779A (ko) 터치 센서, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102369337B1 (ko) 입력 감지 유닛 및 이를 구비한 표시 장치
CN113345934A (zh) 显示装置
KR20220153727A (ko) 표시 장치
GB2614418A (en) Light emitting display device and manufacturing method thereof
US11024697B2 (en) Display apparatus and method of manufacturing the same
CN114649377A (zh) 显示面板及包括该显示面板的电致发光显示装置
KR20210150642A (ko) 화소 및 이를 구비한 표시 장치
KR20220072003A (ko) 표시 장치
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
JP7337198B2 (ja) 発光装置
US11693502B2 (en) Display device
US20230354662A1 (en) Display device
CN218568311U (zh) 显示装置
US20230315239A1 (en) Touch sensor and display device including the same
US20240179973A1 (en) Display panel and display apparatus
KR102668224B1 (ko) 표시장치
KR20220034290A (ko) 표시 패널