JP2023015123A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023015123A
JP2023015123A JP2022170776A JP2022170776A JP2023015123A JP 2023015123 A JP2023015123 A JP 2023015123A JP 2022170776 A JP2022170776 A JP 2022170776A JP 2022170776 A JP2022170776 A JP 2022170776A JP 2023015123 A JP2023015123 A JP 2023015123A
Authority
JP
Japan
Prior art keywords
insulating film
opening
connection electrode
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022170776A
Other languages
English (en)
Other versions
JP7430764B2 (ja
Inventor
仁 田中
Hitoshi Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022170776A priority Critical patent/JP7430764B2/ja
Publication of JP2023015123A publication Critical patent/JP2023015123A/ja
Application granted granted Critical
Publication of JP7430764B2 publication Critical patent/JP7430764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】消費電力の増加を抑制することが可能な半導体装置を提供する。【解決手段】絶縁基板と、前記絶縁基板上の酸化物半導体層と、前記酸化物半導体層を覆う第１無機絶縁膜と、前記第１無機絶縁膜上に設けられたゲート電極と、を備えた半導体装置であって、第２無機絶縁膜は、前記第１無機絶縁膜上に設けられ且つ前記ゲート電極を覆い、第１開口は、前記第１無機絶縁膜及び前記第２無機絶縁膜を貫通し、第１有機絶縁膜は、前記第２無機絶縁膜上に設けられ、第２開口は、前記第１有機絶縁膜を貫通し前記第１開口と重なり、第２有機絶縁膜は、前記第１有機絶縁膜上に設けられ、第３開口は、前記第２有機絶縁膜を貫通し、第３無機絶縁膜は、前記第２有機絶縁膜上に設けられ、第４開口は、前記第３無機絶縁膜を貫通する、半導体装置。【選択図】 図４

Description

本発明の実施形態は、半導体装置に関する。
液晶表示装置などの表示装置において、酸化物半導体層を備えた第１スイッチング素子と、多結晶シリコン半導体層を備えた第２スイッチング素子とを組み合わせる技術が提案されている。例えば、第１スイッチング素子は各画素に設けられ、第２スイッチング素子は周辺回路に設けられている。
近年の表示装置においては、さらなる高精細化の要望が高まり、一画素のサイズが縮小する一方で配線の本数が増加する傾向にある。このため、各画素において、表示に寄与する開口部の縮小により、輝度の低下を招くおそれがある。このような輝度の低下を補うために、照明装置の輝度を増加させると、消費電力の増加を招く。
特開２０１０－３９８１０号公報
本実施形態の目的は、消費電力の増加を抑制することが可能な半導体装置を提供することにある。
本実施形態によれば、
酸化物半導体層と、前記酸化物半導体層の一部を覆う保護金属層と、前記酸化物半導体層及び前記保護金属層を覆う第１無機絶縁膜と、前記第１無機絶縁膜上に設けられたゲート電極と、前記第１無機絶縁膜上に設けられ、前記ゲート電極を覆う第２無機絶縁膜と、前記第１無機絶縁膜及び前記第２無機絶縁膜を貫通した第１開口部において前記保護金属層に接する第１接続電極と、前記第２無機絶縁膜上に設けられ、前記第１接続電極を覆う第１有機絶縁膜と、前記第１有機絶縁膜を貫通した第２開口部において前記第１接続電極に接する第２接続電極と、前記第１有機絶縁膜上に設けられ、前記第２接続電極を覆う第２有機絶縁膜と、前記第２有機絶縁膜を貫通した第３開口部において前記第２接続電極に接する第３接続電極と、前記第２有機絶縁膜上に設けられ、前記第３接続電極を覆う第３無機絶縁膜と、前記第３無機絶縁膜を貫通した第４開口部において前記第３接続電極に接する画素電極と、を備え、前記第２開口部は、前記第１開口部の上に位置している、表示装置が提供される。
本実施形態によれば、
絶縁基板と、前記絶縁基板上の酸化物半導体層と、前記酸化物半導体層を覆う第１無機絶縁膜と、前記第１無機絶縁膜上に設けられたゲート電極と、を備えた半導体装置であって、第２無機絶縁膜は、前記第１無機絶縁膜上に設けられ且つ前記ゲート電極を覆い、第１開口は、前記第１無機絶縁膜及び前記第２無機絶縁膜を貫通し、第１有機絶縁膜は、前記第２無機絶縁膜上に設けられ、第２開口は、前記第１有機絶縁膜を貫通し前記第１開口と重なり、第２有機絶縁膜は、前記第１有機絶縁膜上に設けられ、第３開口は、前記第２有機絶縁膜を貫通し、第３無機絶縁膜は、前記第２有機絶縁膜上に設けられ、第４開口は、前記第３無機絶縁膜を貫通する、半導体装置が提供される。
図１は、本実施形態に係る表示装置ＤＳＰの構成を示す平面図である。 図２は、第１スイッチング素子ＳＷ１の主要部を示す平面図である。 図３は、図２に示した第１スイッチング素子ＳＷ１に接続された画素電極ＰＥを示す平面図である。 図４は、図３に示したＡ－Ｂ線に沿った表示パネルＰＮＬの断面図である。 図５は、図２に示したＣ－Ｄ線に沿った第１基板ＳＵＢ１の断面図である。 図６は、本実施形態の第１スイッチング素子ＳＷ１と遮光層ＢＭとのレイアウトを説明するための平面図である。 図７は、第２スイッチング素子ＳＷ２を示す断面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
図１は、本実施形態に係る表示装置ＤＳＰの構成を示す平面図である。表示装置ＤＳＰは、表示パネルＰＮＬと、照明装置ＩＬと、を備えている。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、を備えている。液晶層ＬＣは、表示機能層の一例であり、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に封入されている。
表示パネルＰＮＬは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重なる領域において、画像を表示する表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域ＳＡと、を備えている。表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、マトリクス状に配置されている。
第１基板ＳＵＢ１は、表示領域ＤＡにおいて、複数本の走査線Ｇと、複数本の信号線Ｓと、を備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。図１に示した例では、走査線Ｇ及び信号線Ｓを直線で示しているが、走査線Ｇ及び信号線Ｓは屈曲或いは蛇行していてもよい。また、第１基板ＳＵＢ１は、周辺領域ＳＡにおいて、走査線駆動回路ＧＤと、信号線駆動回路ＳＤと、を備えている。走査線Ｇは、走査線駆動回路ＧＤと電気的に接続されている。信号線Ｓは、信号線駆動回路ＳＤと電気的に接続されている。
画素ＰＸは、複数の副画素ＳＰを備えている。各副画素ＳＰは、例えば、隣り合う２本の走査線Ｇと隣り合う２本の信号線Ｓとによって区画された領域に相当する。なお、本開示においては、副画素を単に画素と呼ぶことがある。図１に示した例では、１つの画素ＰＸは、３つの副画素ＳＰ（Ｒ）、ＳＰ（Ｇ）、ＳＰ（Ｂ）を備えている。副画素ＳＰ（Ｒ）は赤を表示し、副画素ＳＰ（Ｇ）は緑を表示し、副画素ＳＰ（Ｂ）は青を表示する。但し、画素ＰＸは、より多くの副画素ＳＰを備えてもよい。また、副画素ＳＰが表示する色は、赤、緑、青に限られず、白や黄などの他の色であってもよい。
各副画素ＳＰにおいて、第１基板ＳＵＢ１は、第１スイッチング素子ＳＷ１と、画素電極ＰＥと、を備えている。第１スイッチング素子ＳＷ１は、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、第１スイッチング素子ＳＷ１と電気的に接続されている。また、第１基板ＳＵＢ１は、共通電極ＣＥを備えている。共通電極ＣＥは、複数の副画素ＳＰに対して共通に設けられている。なお、共通電極ＣＥは、第２基板ＳＵＢ２に設けられていてもよい。
第１基板ＳＵＢ１は、第２基板ＳＵＢ２と重ならない端子領域ＴＡを備えている。図１に示した例において、ＩＣチップ１及びフレキシブルプリント回路基板２は、端子領域ＴＡに実装されている。なお、ＩＣチップ１は、フレキシブルプリント回路基板２に実装されていてもよい。例えば、ＩＣチップ１は、共通電極ＣＥ、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤと電気的に接続されている。ＩＣチップ１は、共通電極ＣＥに対して、コモン電圧Ｖｃｏｍを供給する。ＩＣチップ１は、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤに対して、各種信号を供給する。信号線駆動回路ＳＤは、各信号線Ｓに映像信号を供給する。走査線駆動回路ＧＤは、複数の垂直回路４０を備えている。例えば、各垂直回路４０は、シフトレジスタやバッファを備えている。垂直回路４０は、走査線Ｇに走査信号を供給する。垂直回路４０は、後述する第２スイッチング素子ＳＷ２を備えている。なお、信号線駆動回路ＳＤなどの周辺領域ＳＡに設けられた他の回路が第２スイッチング素子ＳＷ２を備えてもよい。このように、第１基板ＳＵＢ１は、表示領域ＤＡに設けられた第１スイッチング素子ＳＷ１と、周辺領域ＳＡに設けられた第２スイッチング素子ＳＷ２と、を備えている。後述するが、第１スイッチング素子ＳＷ１は酸化物半導体層を備え、第２スイッチング素子ＳＷ２は多結晶シリコン半導体層を備えている。
照明装置ＩＬは、表示パネルＰＮＬの背面側に設けられ、表示領域ＤＡを照明する。照明装置ＩＬの詳細は省略するが、照明装置ＩＬは、平板状の導光板と、導光板の端面に沿って配列された複数の光源と、を備えている。
図２は、第１スイッチング素子ＳＷ１の主要部を示す平面図である。第１スイッチング素子ＳＷ１は、走査線Ｇ１及び信号線Ｓ２と電気的に接続されている。図２に示した例の第１スイッチング素子ＳＷ１は、シングルゲート構造を有している。第１スイッチング素子ＳＷ１は、酸化物半導体層ＳＣ１と、第１接続電極ＣＮ１と、第２接続電極ＣＮ２と、を備えている。酸化物半導体層ＳＣ１は、その一部分が信号線Ｓ２と重なるように設けられ、他の部分が信号線Ｓ１及びＳ２の間に延出している。酸化物半導体層ＳＣ１は、信号線Ｓ１及びＳ２の間において走査線Ｇ１と交差する交差部（チャネル領域）ＳＣＣを有している。交差部ＳＣＣは、図中に斜線で示した領域に相当する。走査線Ｇ１において、酸化物半導体層ＳＣ１（あるいは交差部ＳＣＣ）と重畳する領域がゲート電極ＧＥとして機能する。酸化物半導体層ＳＣ１は、保護金属層ＰＭＡによって覆われた一端部ＳＣＡと、保護金属層ＰＭＢによって覆われた他端部ＳＣＢと、を有している。交差部ＳＣＣは、一端部ＳＣＡと他端部ＳＣＢとの間に位置している。なお、酸化物半導体層ＳＣ１の形状は、図２に示すものに限られない。
第１接続電極ＣＮ１及び第２接続電極ＣＮ２は、それぞれ信号線Ｓ１及びＳ２の間において、島状に形成されている。第１接続電極ＣＮ１は、保護金属層ＰＭＡに重畳するように設けられ、第１開口部ＯＰ１において保護金属層ＰＭＡに接している。第２接続電極ＣＮ２は、第１接続電極ＣＮ１に重畳するように設けられ、第２開口部ＯＰ２において第１接続電極ＣＮ１に接している。また、第２接続電極ＣＮ２は、保護金属層ＰＭＡにも重畳している。
シールド配線ＳＬＤは、走査線Ｇ１に沿って第１方向Ｘに延出している。シールド配線ＳＬＤは、走査線Ｇ１の下方に設けられている。詳述しないが、シールド配線ＳＬＤは、走査線Ｇ１と電気的に接続されている。シールド配線ＳＬＤの第２方向Ｙにおける幅は、走査線Ｇ１の第２方向Ｙにおける幅よりも大きい。平面視において、シールド配線ＳＬＤは、走査線Ｇ１の全体と重畳している。なお、シールド配線ＳＬＤの幅、及び、走査線Ｇ１の幅は、図示したように一定である必要はない。シールド配線ＳＬＤ及び走査線Ｇ１は、部分的に第２方向Ｙに拡張されてもよいし、部分的に第２方向Ｙに縮小されてもよい。
酸化物半導体層ＳＣ１は、シールド配線ＳＬＤと走査線Ｇ１との間に設けられている。すなわち、酸化物半導体層ＳＣ１の交差部ＳＣＣは、平面視において、シールド配線ＳＬＤと重畳している。つまり、シールド配線ＳＬＤは、照明装置ＩＬから交差部ＳＣＣに向かう光を遮光する遮光膜としての機能を有している。このため、光が交差部ＳＣＣに照射されることに起因した第１スイッチング素子ＳＷ１の電流リークを抑制することができる。
金属配線Ｍ１は、信号線Ｓ１に沿って延出している。金属配線Ｍ２は、信号線Ｓ２に沿って延出している。上記の第１接続電極ＣＮ１は、信号線Ｓ１及びＳ２と同一層に位置し、信号線Ｓ１等と同一材料によって形成されている。上記の第２接続電極ＣＮ２は、金属配線Ｍ１及びＭ２と同一層に位置し、金属配線Ｍ１等と同一材料によって形成されている。
第１開口部ＯＰ１のサイズは、第２開口部ＯＰ２のサイズより小さい。第２開口部ＯＰ２は、第１開口部ＯＰ１に重畳するように形成されている。平面視において、第１開口部ＯＰ１を規定する第１エッジの全周は、第２開口部ＯＰ２を規定する第２エッジの内側に位置している。なお、第１エッジの一部が第２エッジに重畳してもよい。また、第１エッジの一部が第２エッジと交差してもよいが、この場合、第２エッジで囲まれた第１開口部ＯＰ１の面積は、第２エッジの外側の第１開口部ＯＰ１の面積よりも小さいことが望ましい。
後述する遮光層ＢＭは、図２において一点鎖線で示している。遮光層ＢＭは、走査線Ｇ１、シールド配線ＳＬＤ、信号線Ｓ１及びＳ２、金属配線Ｍ１及びＭ２、第１接続電極ＣＮ１及び第２接続電極ＣＮ２と重畳するように設けられている。
図３は、図２に示した第１スイッチング素子ＳＷ１に接続された画素電極ＰＥを示す平面図である。なお、図３では、図２に示した酸化物半導体層ＳＣ１及び第１接続電極ＣＮ１の図示を省略している。
第１スイッチング素子ＳＷ１は、さらに、第３接続電極ＣＮ３を備えている。第３接続電極ＣＮ３は、第２接続電極ＣＮ２と同様に、信号線Ｓ１及びＳ２の間において、島状に形成されている。第３接続電極ＣＮ３は、第２接続電極ＣＮ２に重畳するように設けられ、第３開口部ＯＰ３において第２接続電極ＣＮ２に接している。平面視において、第３接続電極ＣＮ３は、第１開口部ＯＰ１及び第２開口部ＯＰ２に重畳している。
画素電極ＰＥは、基部ＢＳと、複数の帯電極ＰＡと、を備えている。基部ＢＳ及び帯電極ＰＡは、一体的に形成されている。基部ＢＳは、第２接続電極ＣＮ２及び第３接続電極ＣＮ３に重畳している。また、基部ＢＳは、図２に示した第１接続電極ＣＮ１にも重畳している。基部ＢＳは、第４開口部ＯＰ４において第３接続電極ＣＮ３に接している。これにより、画素電極ＰＥは、第１スイッチング素子ＳＷ１と電気的に接続される。図３に示した例では、帯電極ＰＡは、３本であるが、２本以下であってもよいし、４本以上であってもよい。帯電極ＰＡは、共通電極ＣＥに重畳している。共通電極ＣＥは、信号線Ｓ１及びＳ２、及び、金属配線Ｍ１及びＭ２にも重畳している。第３接続電極ＣＮ３は、共通電極ＣＥと同一層に位置し、共通電極ＣＥと同一材料によって形成されている。
第３開口部ＯＰ３のサイズは、第４開口部ＯＰ４のサイズより小さい。第４開口部ＯＰ４は、第３開口部ＯＰ３に重畳するように形成されている。平面視において、第３開口部ＯＰ３を規定する第３エッジの全周は、第４開口部ＯＰ４を規定する第４エッジの内側に位置している。なお、第３エッジの一部が第４エッジに重畳してもよい。また、第３エッジの一部が第４エッジと交差してもよい。第３開口部ＯＰ３及び第４開口部ＯＰ４は、第２開口部ＯＰ２と走査線Ｇ１との間に形成されている。
図４は、図３に示したＡ－Ｂ線に沿った表示パネルＰＮＬの断面図である。図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。
第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１８、シールド配線ＳＬＤ、酸化物半導体層ＳＣ１、保護金属層ＰＭＡ、ゲート電極ＧＥ、第１接続電極ＣＮ１、第２接続電極ＣＮ２、第３接続電極ＣＮ３、共通電極ＣＥ、画素電極ＰＥ、配向膜ＡＬ１などを備えている。
絶縁膜１１は、絶縁基板１０の上に設けられている。絶縁膜１２は、絶縁膜１１の上に設けられている。シールド配線ＳＬＤは、絶縁膜１２の上に設けられている。絶縁膜１３は、絶縁膜１２の上に設けられ、シールド配線ＳＬＤを覆っている。
酸化物半導体層ＳＣ１は、絶縁膜１３の上に設けられている。保護金属層ＰＭＡは、酸化物半導体層ＳＣ１の一部（一端部ＳＣＡ）を覆っている。絶縁膜１４は、絶縁膜１３の上に設けられ、保護金属層ＰＭＡを直接覆っている。また、絶縁膜１４は、保護金属層ＰＭＡから露出した酸化物半導体層ＳＣ１を直接覆っている。走査線Ｇ１と一体のゲート電極ＧＥは、絶縁膜１４の上に設けられている。絶縁膜１５は、絶縁膜１４の上に設けられ、ゲート電極ＧＥを覆っている。
第１接続電極ＣＮ１は、絶縁膜１５の上に設けられ、絶縁膜１４及び１５を貫通した第１開口部ＯＰ１において保護金属層ＰＭＡに接している。絶縁膜１６は、絶縁膜１５の上に設けられ、第１接続電極ＣＮ１を覆っている。第２接続電極ＣＮ２は、絶縁膜１６の上に設けられ、絶縁膜１６を貫通した第２開口部ＯＰ２において第１接続電極ＣＮ１に接している。第２開口部ＯＰ２は、第１開口部ＯＰ１の直上に位置している。
絶縁膜１７は、絶縁膜１６の上に設けられ、第２接続電極ＣＮ２を覆っている。第３接続電極ＣＮ３は、絶縁膜１７の上に設けられ、絶縁膜１７を貫通した第３開口部ＯＰ３において第２接続電極ＣＮ２に接している。絶縁膜１８は、絶縁膜１７の上に設けられ、第３接続電極ＣＮ３を覆っている。画素電極ＰＥは、絶縁膜１８の上に設けられ、絶縁膜１８を貫通した第４開口部ＯＰ４において第３接続電極ＣＮ３に接している。第４開口部ＯＰ４は、第３開口部ＯＰ３の直上に位置している。
図示しない信号線Ｓ１及びＳ２は絶縁膜１５の上に設けられ、金属配線Ｍ１及びＭ２は絶縁膜１６の上に設けられている。共通電極ＣＥは、絶縁膜１７の上に設けられている。絶縁膜１８は、共通電極ＣＥを覆っている。画素電極ＰＥは、絶縁膜１８を介して共通電極ＣＥに重畳している。配向膜ＡＬ１は、絶縁膜１８の上に設けられ、画素電極ＰＥを覆っている。
絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜１１乃至１５、及び、絶縁膜１８は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁材料によって形成された透明な無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１６及び１７は、例えば、アクリル樹脂などの絶縁材料によって形成された透明な有機絶縁膜である。図示した例において、絶縁膜１４は第１無機絶縁膜に相当し、絶縁膜１５は第２無機絶縁膜に相当し、絶縁膜１６は第１有機絶縁膜に相当し、絶縁膜１７は第２有機絶縁膜に相当し、絶縁膜１８は第３無機絶縁膜に相当する。絶縁膜１７は、絶縁膜１６より薄い。例えば、共通電極ＣＥの直下において、絶縁膜１６は膜厚Ｔ１６を有し、絶縁膜１７は膜厚Ｔ１７を有し、膜厚Ｔ１７は膜厚Ｔ１６より小さい。
シールド配線ＳＬＤ、ゲート電極ＧＥ及び走査線Ｇ１は、例えば、モリブデン－タングステン合金によって形成されている。保護金属層ＰＭＡは、例えば、チタン（Ｔｉ）によって形成されている。
第１接続電極ＣＮ１は、複数の金属層が積層された第１積層体によって構成された金属電極である。第１積層体は、例えば、チタン（Ｔｉ）を含む第１層Ｌ１１、アルミニウム（Ａｌ）を含む第２層Ｌ１２、及び、チタン（Ｔｉ）を含む第３層Ｌ１３がこの順に第３方向Ｚに積層されたものである。信号線Ｓ１及びＳ２も、第１接続電極ＣＮ１と同一の第１積層体によって構成されている。
第２接続電極ＣＮ２は、複数の金属層が積層された第２積層体によって構成された金属電極である。第２積層体は、例えば、チタン（Ｔｉ）を含む第４層Ｌ１４、アルミニウム（Ａｌ）を含む第５層Ｌ１５、及び、チタン（Ｔｉ）を含む第６層Ｌ１６がこの順に第３方向Ｚに積層されたものである。金属配線Ｍ１及びＭ２も、第２接続電極ＣＮ２と同一の第２積層体によって構成されている。
第３接続電極ＣＮ３及び共通電極ＣＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。画素電極ＰＥも同様に、ＩＴＯやＩＺＯによって形成された透明電極である。
第２開口部ＯＰ２及び第３開口部ＯＰ３に着目すると、第３開口部ＯＰ３は、第２方向Ｙに沿って、ゲート電極ＧＥと第２開口部ＯＰ２との間に位置している。つまり、第２開口部ＯＰ２及び第３開口部ＯＰ３は、第２方向Ｙにずれて設けられている。第１有機絶縁膜である絶縁膜１６に形成された第２開口部ＯＰ２と、第２有機絶縁膜である絶縁膜１７に形成された第３開口部ＯＰ３とが重畳する場合と比較して、第３方向Ｚに沿った段差を緩和することができる。
第２開口部ＯＰ２に着目すると、第３接続電極ＣＮ３は、第２開口部ＯＰ２の直上に延在している。絶縁膜１７は、第２開口部ＯＰ２の直上において、第２接続電極ＣＮ２と第３接続電極ＣＮ３との間に設けられている。つまり、絶縁膜１７は、第１開口部ＯＰ１及び第２開口部ＯＰ２によって形成された凹部を埋めるように設けられている。このため、第１開口部ＯＰ１及び第２開口部ＯＰ２による段差を緩和することができる。
第１開口部ＯＰ１及び第２開口部ＯＰ２が重畳する領域では、第３方向Ｚに沿って、酸化物半導体層ＳＣ１の上の保護金属層ＰＭＡ、第１接続電極ＣＮ１、第２接続電極ＣＮ２、及び、絶縁膜１７がこの順に積層されている。
第３開口部ＯＰ３に着目すると、絶縁膜１６は、第３開口部ＯＰ３の直下に設けられている。また、絶縁膜１６は、第３開口部ＯＰ３の直下において、絶縁膜１５に接している。
保護金属層ＰＭＡは、第２方向Ｙに沿って、第１接続電極ＣＮ１よりもゲート電極ＧＥに近接した端部ＰＭＥを有している。第１接続電極ＣＮ１の端部ＣＮＥは、保護金属層ＰＭＡの直上に位置している。端部ＰＭＥと第３開口部ＯＰ３との間では、第３方向Ｚに沿って、絶縁膜１４、絶縁膜１５、絶縁膜１６、及び、第２接続電極ＣＮ２がこの順に積層されている。第３開口部ＯＰ３においては、第３方向Ｚに沿って、絶縁膜１６の上の第２接続電極ＣＮ２、第３接続電極ＣＮ３、及び、画素電極ＰＥがこの順に積層されている。
図４において拡大して示すように、保護金属層ＰＭＡの直上において、第１接続電極ＣＮ１及び第２接続電極ＣＮ２は、第３方向Ｚに沿って積層されている。保護金属層ＰＭＡ、第１接続電極ＣＮ１、及び、第２接続電極ＣＮ２は、同系の金属層を含んでいる。つまり、上記の例では、保護金属層ＰＭＡはチタンによって形成され、第１接続電極ＣＮ１はチタンを含む第１層Ｌ１１及び第３層Ｌ１３を含み、第２接続電極ＣＮ２はチタンを含む第４層Ｌ１４及び第６層Ｌ１６を含んでいる。保護金属層ＰＭＡと第１接続電極ＣＮ１との界面においては、保護金属層ＰＭＡと第１層Ｌ１１とが接している。第１接続電極ＣＮ１と第２接続電極ＣＮ２との界面においては、第３層Ｌ１３と第４層Ｌ１４とが接している。
第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。
絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタ層ＣＦは、絶縁基板２０と第１基板ＳＵＢ１との間に設けられている。遮光層ＢＭは、第３方向Ｚにおいて、ゲート電極ＧＥを含む走査線Ｇ１、酸化物半導体層ＳＣ１、保護金属層ＰＭＡ、第１接続電極ＣＮ１、第２接続電極ＣＮ２、及び、第３接続電極ＣＮ３に重畳するように設けられている。一方で、遮光層ＢＭは、共通電極ＣＥと画素電極ＰＥとが重畳する領域には設けられていない。
オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及び配向膜ＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。
液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に設けられている。
図１に示した照明装置ＩＬは、絶縁基板１０の下方に設けられるが、図示を省略している。また、通常の透過型の液晶表示装置においては、絶縁基板１０及び２０にそれぞれ偏光板が接着されているが、図示を省略している。
図５は、図２に示したＣ－Ｄ線に沿った第１基板ＳＵＢ１の断面図である。酸化物半導体層ＳＣ１の他端部ＳＣＢは、上記の通り、保護金属層ＰＭＢによって覆われている。信号線Ｓ２は、絶縁膜１５の上に設けられ、絶縁膜１４及び１５を貫通した開口部ＯＰ１１において保護金属層ＰＭＢに接している。これにより、信号線Ｓ２は、第１スイッチング素子ＳＷ１と電気的に接続される。絶縁膜１６は、信号線Ｓ２を覆っている。
金属配線Ｍ２は、絶縁膜１６の上に設けられている。絶縁膜１７は、絶縁膜１６の上に設けられ、金属配線Ｍ２を覆っている。共通電極ＣＥは、絶縁膜１７の上に設けられ、絶縁膜１７を貫通した開口部ＯＰ１２において金属配線Ｍ２に接している。これにより、共通電極ＣＥは、金属配線Ｍ２と電気的に接続される。
図６は、本実施形態の第１スイッチング素子ＳＷ１と遮光層ＢＭとのレイアウトを説明するための平面図である。図６において、右側に本実施形態の第１スイッチング素子ＳＷ１の主要部を示し、左側に比較例の第１スイッチング素子ＳＷ１の主要部を示している。本実施形態と比較例とを対比すると、第１開口部ＯＰ１及び第２開口部ＯＰ２の位置が相違している。すなわち、本実施形態では、上記の通り、第２開口部ＯＰ２が第１開口部ＯＰ１と重畳しているのに対して、比較例では、第２開口部ＯＰ２が走査線Ｇ１と第１開口部ＯＰ１との間に位置している。
第１接続電極ＣＮ１は、第１開口部ＯＰ１において保護金属層ＰＭＡに接するとともに、第２開口部ＯＰ２において第２接続電極ＣＮ２に接する。このため、第１接続電極ＣＮ１は、第１開口部ＯＰ１及び第２開口部ＯＰ２の双方に重畳するように延在している。したがって、第１開口部ＯＰ１及び第２開口部ＯＰ２が第２方向Ｙに並んだ比較例では、第１接続電極ＣＮ１は、本実施形態の第１接続電極ＣＮ１と比較して、第２方向Ｙに拡張されている。換言すると、本実施形態によれば、第２開口部ＯＰ２が第１開口部ＯＰ１と重畳しているため、第１接続電極ＣＮ１の第２方向Ｙに沿った幅が縮小される。
遮光層ＢＭが第１接続電極ＣＮ１の全体を覆うように設けられる構成例では、本実施形態のように、第１接続電極ＣＮ１の第２方向Ｙに沿った幅が縮小されることにより、遮光層ＢＭの第２方向Ｙに沿った幅も縮小することができる。したがって、本実施形態と比較例とを対比した場合、本実施形態は、比較例よりも、一画素あたりの表示に寄与する開口部を拡大することができる。このため、本実施形態と比較例とで、一画素あたりの輝度を同一化するのに必要な照明装置の輝度を比較すると、本実施形態は、比較例よりも、照明装置の輝度を抑制することができ、消費電力の増加を抑制することができる。
また、本実施形態によれば、図４を参照して説明したように、第３開口部ＯＰ３はゲート電極ＧＥと第２開口部ＯＰ２との間に位置し、絶縁膜１７は第２開口部ＯＰ２の直上に設けられ、絶縁膜１６は第３開口部ＯＰ３の直下に設けられている。このため、第１乃至第４開口部ＯＰ１乃至ＯＰ４に起因した段差が緩和される。したがって、第１乃至第４開口部ＯＰ１乃至ＯＰ４に起因した液晶分子の配向不良を抑制することができる。また、第２開口部ＯＰ２の直上での配向不良が抑制されるため、第２方向Ｙに沿って遮光層ＢＭの端部と第２開口部ＯＰ２との距離が短縮したとしても、配向不良に起因した光抜け、さらには、光抜けによるコントラスト比の低下を抑制することができる。
図７は、第２スイッチング素子ＳＷ２を示す断面図である。第２スイッチング素子ＳＷ２は、半導体層ＳＣ２と、ゲート電極ＧＥ２と、ソース電極ＳＥ２と、ドレイン電極ＤＥ２と、を備えている。半導体層ＳＣ２は、多結晶シリコンによって形成されている。半導体層ＳＣ２は、絶縁膜１１の上に設けられ、絶縁膜１２によって覆われている。ゲート電極ＧＥ２は、絶縁膜１２の上に設けられ、絶縁膜１３によって覆われている。ゲート電極ＧＥ２は、図４に示したシールド配線ＳＬＤと同一層に位置し、シールド配線ＳＬＤと同一材料によって形成されている。
ソース電極ＳＥ２及びドレイン電極ＤＥ２は、絶縁膜１５の上に設けられ、絶縁膜１６によって覆われている。ソース電極ＳＥ２は、絶縁膜１２乃至１５を貫通した開口部ＯＰ２１において、半導体層ＳＣ２に接している。ドレイン電極ＤＥ２は、絶縁膜１２乃至１５を貫通した開口部ＯＰ２１において、半導体層ＳＣ２に接している。ソース電極ＳＥ２及びドレイン電極ＤＥ２は、図４に示した第１接続電極ＣＮ１と同一層に位置し、第１接続電極ＣＮ１と同一材料によって形成されている。
このような第２スイッチング素子ＳＷ２の直上には、絶縁膜１６乃至１８及び配向膜ＡＬ１が設けられている。
図４に示した第１開口部ＯＰ１、図５に示した開口部ＯＰ１１、図７に示した開口部ＯＰ２１及びＯＰ２２は、例えば同一のエッチングプロセスで形成することができる。多結晶シリコンからなる半導体層ＳＣ２とソース電極ＳＥ２及びドレイン電極ＤＥ２とのコンタクト抵抗を低減するためには、これら電極を形成する前に、開口部ＯＰ２１及びＯＰ２２により露出した半導体層ＳＣ２の表面をフッ酸水溶液により洗浄する必要がある。この洗浄に際しては、第１開口部ＯＰ１及び開口部ＯＰ１１の内部もフッ酸水溶液に晒される。酸化物半導体層ＳＣ１は、フッ酸水溶液に浸食され得るが、本実施形態では酸化物半導体層ＳＣ１の表面には保護金属層ＰＭＡ及びＰＭＢが設けられている。したがって、酸化物半導体層ＳＣ１をフッ酸水溶液から保護することができる。
以上説明したように、本実施形態によれば、消費電力の増加を抑制することが可能な表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＩＬ…照明装置
ＬＣ…液晶層 ＢＭ…遮光層 ＰＥ…画素電極 ＣＥ…共通電極
ＳＷ１…第１スイッチング素子 ＳＣ１…酸化物半導体層 ＰＭＡ…保護金属層
ＣＮ１…第１接続電極 ＣＮ２…第２接続電極 ＣＮ３…第３接続電極
ＯＰ１…第１開口部 ＯＰ２…第２開口部 ＯＰ３…第３開口部 ＯＰ４…第４開口部
ＧＥ…ゲート電極 Ｍ１…金属配線 Ｍ２…金属配線

Claims (6)

  1. 絶縁基板と、
    前記絶縁基板上の酸化物半導体層と、
    前記酸化物半導体層を覆う第１無機絶縁膜と、
    前記第１無機絶縁膜上に設けられたゲート電極と、を備えた半導体装置であって、
    第２無機絶縁膜は、前記第１無機絶縁膜上に設けられ且つ前記ゲート電極を覆い、
    第１開口は、前記第１無機絶縁膜及び前記第２無機絶縁膜を貫通し、
    第１有機絶縁膜は、前記第２無機絶縁膜上に設けられ、
    第２開口は、前記第１有機絶縁膜を貫通し前記第１開口と重なり、
    第２有機絶縁膜は、前記第１有機絶縁膜上に設けられ、
    第３開口は、前記第２有機絶縁膜を貫通し、
    第３無機絶縁膜は、前記第２有機絶縁膜上に設けられ、
    第４開口は、前記第３無機絶縁膜を貫通する、半導体装置。
  2. 平面視において、前記第１開口部を規定する第１エッジの全周は、前記第２開口部を規定する第２エッジの内側に位置している、請求項１に記載の半導体装置。
  3. 前記第２有機絶縁膜は、前記第１有機絶縁膜より薄い、請求項１に記載の半導体装置。
  4. 前記第３開口部は、前記ゲート電極と前記第２開口部との間に位置している、請求項１に記載の半導体装置。
  5. 平面視において、前記第３開口部を規定する第３エッジの全周は、前記第４開口部を規定する第４エッジの内側に位置している、請求項１に記載の半導体装置。
  6. 前記第４開口の一部は、前記第２開口と平面視で重なる、請求項１に記載の半導体装置。
JP2022170776A 2019-01-08 2022-10-25 半導体装置 Active JP7430764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022170776A JP7430764B2 (ja) 2019-01-08 2022-10-25 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019001266A JP7166935B2 (ja) 2019-01-08 2019-01-08 表示装置
JP2022170776A JP7430764B2 (ja) 2019-01-08 2022-10-25 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019001266A Division JP7166935B2 (ja) 2019-01-08 2019-01-08 表示装置

Publications (2)

Publication Number Publication Date
JP2023015123A true JP2023015123A (ja) 2023-01-31
JP7430764B2 JP7430764B2 (ja) 2024-02-13

Family

ID=71520151

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019001266A Active JP7166935B2 (ja) 2019-01-08 2019-01-08 表示装置
JP2022170776A Active JP7430764B2 (ja) 2019-01-08 2022-10-25 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019001266A Active JP7166935B2 (ja) 2019-01-08 2019-01-08 表示装置

Country Status (4)

Country Link
US (1) US20210333651A1 (ja)
JP (2) JP7166935B2 (ja)
CN (1) CN113302674B (ja)
WO (1) WO2020144997A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022109012A (ja) * 2021-01-14 2022-07-27 株式会社ジャパンディスプレイ 圧力センサ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006292832A (ja) * 2005-04-06 2006-10-26 Toshiba Matsushita Display Technology Co Ltd Ｔｆｔ基板、およびその製造方法、ｔｆｔ基板を用いたアクティブマトリクス型表示装置
KR101281888B1 (ko) * 2006-06-30 2013-07-03 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
JP4818839B2 (ja) * 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
JP5079462B2 (ja) * 2007-11-19 2012-11-21 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
US10082606B2 (en) * 2014-06-30 2018-09-25 Lg Display Co., Ltd. Display device
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10141342B2 (en) 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
WO2017018416A1 (ja) * 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
JP6639866B2 (ja) * 2015-10-30 2020-02-05 株式会社ジャパンディスプレイ 液晶表示装置
JP2017111386A (ja) * 2015-12-18 2017-06-22 株式会社ジャパンディスプレイ 表示装置
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6655471B2 (ja) * 2016-05-18 2020-02-26 株式会社ジャパンディスプレイ 表示装置及びセンサ装置
CN109313371B (zh) * 2016-06-09 2021-09-14 夏普株式会社 显示装置及其制造方法
US11061263B2 (en) * 2016-07-28 2021-07-13 Sharp Kabushiki Kaisha Touch-panel-equipped display device
JP6747156B2 (ja) * 2016-08-05 2020-08-26 天馬微電子有限公司 表示装置
KR102512439B1 (ko) 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
JP6762845B2 (ja) * 2016-10-28 2020-09-30 株式会社ジャパンディスプレイ 表示装置及び配線基板
JP6980498B2 (ja) * 2017-11-22 2021-12-15 株式会社ジャパンディスプレイ 表示装置
JP7085915B2 (ja) * 2018-06-25 2022-06-17 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN113302674A (zh) 2021-08-24
JP7166935B2 (ja) 2022-11-08
JP2020112599A (ja) 2020-07-27
WO2020144997A1 (ja) 2020-07-16
US20210333651A1 (en) 2021-10-28
CN113302674B (zh) 2022-12-06
JP7430764B2 (ja) 2024-02-13

Similar Documents

Publication Publication Date Title
US11137635B2 (en) Display device including an adhesive layer and a non-adhesive layer
US11476283B2 (en) Display device
US11397356B2 (en) Display device
JP6469427B2 (ja) 表示装置
US11784193B2 (en) Display device
JP5806383B2 (ja) 液晶表示装置
US11698561B2 (en) Display device
JP7430764B2 (ja) 半導体装置
JP7043297B2 (ja) 表示装置
US11668987B2 (en) Display device and method for manufacturing display device
WO2020144998A1 (ja) 表示装置
US11640090B2 (en) Display device
US10859878B2 (en) Display device
JP7391736B2 (ja) 表示装置及び半導体基板
JP2020197720A (ja) 表示装置
JP2021043420A (ja) 表示装置
JP2019211726A (ja) 表示装置
JP2020013027A (ja) 表示装置
KR20180013413A (ko) 액정 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240131

R150 Certificate of patent or registration of utility model

Ref document number: 7430764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150