JP2021043420A - 表示装置 - Google Patents

Abstract

【課題】水分の侵入による表示品位の劣化を抑制できる表示装置を提供する。【解決手段】接地電位の端子と、端子と電気的に接続された配線と、パッドと、を備えた第１基板と、第１基板に対向する内面とは反対側の外面に透明導電膜を備えた第２基板と、パッドと透明導電膜とを電気的に接続する接続部材と、を備え、パッドは、配線と電気的に接続された接続部と、接続部と第２基板の基板端部との間に位置するメッシュ部と、を有している、表示装置。【選択図】図３

Description

本発明の実施形態は、表示装置に関する。

近年、タッチセンサを内蔵した表示装置が種々提案されている。一例では、表示パネルに形成された複数の電極がタッチセンシングモードにおいてセンサ電極の役割を果たし、表示モードにおいて共通電極の役割を果たす表示装置が開示されている。タッチセンシングモードでは、タッチ駆動電圧が信号ラインを通じてセンサ電極に印加されることにより、センシングが行われるものである。

特開２０１５−１２２０５７号公報

本実施形態の目的は、表示品位の劣化を抑制できる表示装置を提供することにある。

本実施形態によれば、
接地電位の端子と、前記端子と電気的に接続された配線と、パッドと、を備えた第１基板と、前記第１基板に対向する内面とは反対側の外面に透明導電膜を備えた第２基板と、前記パッドと前記透明導電膜とを電気的に接続する接続部材と、を備え、前記パッドは、前記配線と電気的に接続された接続部と、前記接続部と前記第２基板の基板端部との間に位置するメッシュ部と、を有している、表示装置が提供される。
本実施形態によれば、
接地電位の端子と、前記端子と電気的に接続された配線と、無機絶縁膜と、パッドと、を備えた第１基板と、前記第１基板に対向する内面とは反対側の外面に透明導電膜を備えた第２基板と、前記パッドと前記透明導電膜とを電気的に接続する接続部材と、を備え、前記パッドは、前記無機絶縁膜に接触する外縁部と、前記無機絶縁膜の貫通孔において前記配線と電気的に接続された接続部と、を有し、前記外縁部は、前記貫通孔の全周に亘って、１０μｍ以上、５００μｍ以下の幅を有している、表示装置が提供される。

図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。 図２は、図１に示したＡ−Ｂに沿った表示パネルＰＮＬの断面図である。 図３は、図１に示したパッドＰＤの第１構成例を示す平面図である。 図４は、図３に示したＡ−Ｂ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。 図５は、図３に示したＣ−Ｄ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。 図６は、図３に示したＥ−Ｆ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。 図７は、図１に示したパッドＰＤの第２構成例を示す平面図である。 図８は、図１に示したパッドＰＤの第３構成例を示す平面図である。 図９は、図８に示したＧ−Ｈ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。 図１０は、タッチセンサＴＳの一構成例を示す平面図である。 図１１は、画素ＰＸの基本構成及び等価回路を示す図である。 図１２は、第１基板ＳＵＢ１における画素レイアウトの一例を示す平面図である。 図１３は、図１２に示したＩ−Ｊ線に沿った表示装置ＤＳＰの断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子やμＬＥＤ等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。また、本実施形態に開示する主要な構成は、表示装置に限らず、センサ装置などの電子機器にも適用可能である。

図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ２と、回路基板３と、を備えている。ここでは便宜上、表示パネルＰＮＬの短辺が延びる方向を第１方向Ｘとし、表示パネルＰＮＬの長辺が延びる方向を第２方向Ｙとし、表示パネルＰＮＬの厚さ方向を第３方向Ｚとする。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面に向かって表示装置ＤＳＰの各部を見ることを平面視という。

表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、後述する液晶層ＬＣと、を備えている。表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡとを備えている。第１基板ＳＵＢ１は、第２方向Ｙに並んだ第１領域Ａ１及び第２領域Ａ２を備えている。第１基板ＳＵＢ１は、基板端部Ｅ１を有している。第２基板ＳＵＢ２は、第１領域Ａ１と第２領域Ａ２との境界に位置する基板端部Ｅ２を有し、第１領域Ａ１において第１基板ＳＵＢ１に重畳し、第２領域Ａ２には重畳していない。基板端部Ｅ１及びＥ２は、第１方向Ｘに沿って延出している。表示部ＤＡは、第１領域Ａ１に含まれる。
表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。なお、ここでの画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。画素ＰＸは、例えば、赤色を表示する赤画素、緑色を表示する緑画素、青色を表示する青画素、または、白色を表示する白画素のいずれかである。

フレキシブルプリント回路基板１は、第２領域Ａ２に実装されている。ＩＣチップ２は、フレキシブルプリント回路基板１に実装されている。なお、ＩＣチップ２は、第２領域Ａ２に実装されてもよい。ＩＣチップ２は、画像を表示する画像表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。図示した例では、ＩＣチップ２は、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードを制御するタッチコントローラＴＣを内蔵している。

第１基板ＳＵＢ１は、第２領域Ａ２において、端子Ｔと、パッドＰＤと、配線ＷＲと、を備えている。複数の端子Ｔは、第１方向Ｘに並び、基板端部Ｅ１に沿って設けられている。これらの端子Ｔは、フレキシブルプリント回路基板１と電気的に接続されている。複数の端子Ｔには、接地電位の端子ＴＡが含まれている。配線ＷＲは、端子ＴＡとパッドＰＤとを電気的に接続している。図示した例では、パッドＰＤは、フレキシブルプリント回路基板１を挟んだ２か所に設けられている。

第２基板ＳＵＢ２は、図中に斜線で示す透明導電膜ＣＬを備えている。透明導電膜ＣＬは、第１領域Ａ１と重畳するほぼ全域に亘って形成され、表示部ＤＡの各画素ＰＸとも重畳している。透明導電膜ＣＬは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。
接続部材ＣＮは、非表示部ＮＤＡに位置し、パッドＰＤと透明導電膜ＣＬとを電気的に接続している。接続部材ＣＮは、例えば、銀などの導電材料を含む導電性ペーストや導電性テープである。

表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

図２は、図１に示したＡ−Ｂに沿った表示パネルＰＮＬの断面図である。なお、ここでは、説明に必要な構成のみを図示している。
第２基板ＳＵＢ２は、第１基板ＳＵＢ１と対向する内面ＳＡと、内面ＳＡとは反対側の外面ＳＢと、を備えている。遮光層ＬＳは、第２基板ＳＵＢ２の内面ＳＡに設けられ、非表示部ＮＤＡに位置している。シールＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。シールＳＥは、遮光層ＬＳと重畳する位置に設けられている。透明導電膜ＣＬは、外面ＳＢに設けられ、表示部ＤＡ及び非表示部ＮＤＡに亘って設けられている。なお、透明導電膜ＣＬは、第２基板ＳＵＢ２に含まれる絶縁基板の外面に設けられてもよいし、絶縁基板に接着された光学素子の外面に設けられてもよい。
接続部材ＣＮは、遮光層ＬＳと重畳する位置において、透明導電膜ＣＬに接している。また、接続部材ＣＮは、第１基板ＳＵＢ１の第２領域Ａ２に設けられ、パッドＰＤに接している。

図３は、図１に示したパッドＰＤの第１構成例を示す平面図である。パッドＰＤは、基板端部Ｅ１と基板端部Ｅ２との間に設けられ、平面視において配線ＷＲの端部（電極部）ＷＲＥに重畳している。第１構成例においては、パッドＰＤは、配線ＷＲと電気的に接続された接続部ＰＤＡと、接続部ＰＤＡを囲む外縁部ＰＤＢと、接続部ＰＤＡと基板端部Ｅ２との間に位置するメッシュ部ＰＤＣと、を有している。接続部ＰＤＡは、配線ＷＲとパッドＰＤとの間の複数の絶縁膜を貫通する貫通孔ＴＨにおいて配線ＷＲと電気的に接続されている。複数の絶縁膜、及び、各絶縁膜の貫通孔については、後述する。
外縁部ＰＤＢは、図中に斜線で示すように、額縁状に形成され、貫通孔ＴＨの周囲において絶縁膜に接触する領域に相当する。
メッシュ部ＰＤＣは、外縁部ＰＤＢに繋がり、接続部ＰＤＡとともに一体的に形成されている。メッシュ部ＰＤＣの一部は、基板端部Ｅ２と表示部ＤＡとの間で第２基板ＳＵＢ２に重畳している。メッシュ部ＰＤＣは、格子状の線状部ＬＰを有している。線状部ＬＰの第１方向Ｘに沿った幅Ｗ、及び、隣接する線状部ＬＰの第１方向Ｘに沿った間隔Ｐの少なくとも一方は、１００μｍ以下である。なお、詳述しないが、線状部ＬＰの第２方向Ｙに沿った幅及び隣接する線状部ＬＰの第２方向Ｙに沿った間隔も同様に、１００μｍ以下である。図示した第１構成例においては、幅Ｗは、間隔Ｐと同等である。

第１基板ＳＵＢ１は、配線ＷＲと基板端部Ｅ２との間において、配線群ＷＧを備えている。配線群ＷＧは、第１方向Ｘに延出した複数の配線を含み、これらの配線のいずれもパッドＰＤとは電気的に絶縁されている。平面視において、メッシュ部ＰＤＣは、配線群ＷＧに重畳している。

なお、第１基板ＳＵＢ１において、後述する絶縁膜（第１有機絶縁膜）１５の端部１５Ｅは、接続部ＰＤＡ（あるいは貫通孔ＴＨ）と基板端部Ｅ１との間に位置している。また、後述する絶縁膜（第２有機絶縁膜）１６の端部１６Ｅは、基板端部Ｅ２と接続部ＰＤＡ（あるいは貫通孔ＴＨ）との間、あるいは、配線群ＷＧと接続部ＰＤＡとの間に位置している。

第２基板ＳＵＢ２において、透明導電膜ＣＬは、基板端部Ｅ２の近傍まで延在している。接続部材ＣＮは、図中に一点鎖線で示すように、透明導電膜ＣＬとパッドＰＤとに接触するように設けられる。
このような構成により、第２基板ＳＵＢ２の電荷は、透明導電膜ＣＬから接続部材ＣＮを介して第１基板ＳＵＢ１のパッドＰＤに流れ、配線ＷＲを経由して端子ＴＡから外部に放電される。

図４は、図３に示したＡ−Ｂ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。なお、第２基板ＳＵＢ２については点線で示し、また、接続部材ＣＮについては図示を省略する。

第１基板ＳＵＢ１は、絶縁基板１０と、絶縁膜１１乃至１７と、配線群ＷＧと、パッドＰＤと、を備えている。絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの透明基板である。絶縁膜１１は絶縁基板１０の上に位置し、絶縁膜１２は絶縁膜１１の上に位置し、絶縁膜１３は絶縁膜１２の上に位置し、絶縁膜１４は絶縁膜１３の上に位置し、絶縁膜１５は絶縁膜１４の上に位置し、絶縁膜１６は絶縁膜１５の上に位置し、絶縁膜１７は絶縁膜１６の上に位置している。絶縁膜１１乃至１４、及び、絶縁膜１７は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機材料によって形成された無機絶縁膜である。絶縁膜１５及び１６は、例えば、アクリル樹脂などの有機材料によって形成された有機絶縁膜である。

配線群ＷＧは、金属層３１乃至３３を含んでいる。金属層３１によって形成される各配線は、絶縁膜１２及び１３の間に位置している。金属層３２によって形成される各配線は、絶縁膜１４及び１５の間に位置している。金属層３３によって形成される各配線は、絶縁膜１５及び１６の間に位置している。金属層３１乃至３３は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、金属層３１は、モリブデン−タングステン合金によって形成されている。金属層３２及び３３の各々は、第１積層体または第２積層体によって構成されている。第１積層体とは、チタン（Ｔｉ）を含む層、アルミニウム（Ａｌ）を含む層、及び、チタン（Ｔｉ）を含む層がこの順に積層された積層体に相当する。第２積層体とは、モリブデン（Ｍｏ）を含む層、アルミニウム（Ａｌ）を含む層、及び、モリブデン（Ｍｏ）を含む層がこの順に積層された積層体に相当する。

パッドＰＤは、絶縁膜１７の上に位置している。図４では、主に、配線群ＷＧに重畳するメッシュ部ＰＤＣが図示されている。パッドＰＤは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成された透明導電膜である。

図５は、図３に示したＣ−Ｄ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。

第１基板ＳＵＢ１は、配線ＷＲとパッドＰＤとの間に、導電層４１乃至４３を備えている。配線ＷＲは、絶縁膜１２及び１３の間に位置している。絶縁膜１３及び１４は、配線まで貫通した貫通孔ＴＨ１を有している。導電層４１は、絶縁膜１４の上に位置し、貫通孔ＴＨ１において配線ＷＲに接触している。導電層４２は、導電層４１を覆い、導電層４１よりも外側で絶縁膜１４に接している。導電層４３は、導電層４２を覆い、導電層４２よりも外側で絶縁膜１４に接している。絶縁膜１７は、絶縁膜１４乃至１６を覆い、導電層４３まで貫通した貫通孔ＴＨ２を有している。パッドＰＤの接続部ＰＤＡは、貫通孔ＴＨ２において導電層４３に接触している。

配線ＷＲは、上記の金属層３１と同一層に位置し、金属層３１と同一材料によって形成されている。導電層４１は、上記の金属層３２と同一層に位置し、金属層３２と同一材料によって形成されている。導電層４２は、上記の金属層３３と同一材料によって形成されている。導電層４３は、パッドＰＤと同様に、透明な導電材料によって形成された透明導電膜である。

絶縁膜１５は、絶縁膜１４と絶縁膜１７との間に位置している。絶縁膜１５は、絶縁膜１４まで貫通した貫通孔ＴＨ３を有している。貫通孔ＴＨ１乃至ＴＨ３は、図３に示した貫通孔ＴＨに含まれるものである。導電層４１乃至４３は、いずれも貫通孔ＴＨ３の内部に設けられている。
絶縁膜１７は、貫通孔ＴＨ３において、絶縁膜１５と導電層４３との間に、絶縁膜１４に接触する接触部ＣＴ１を有している。つまり、導電層４１乃至４３は、接触部ＣＴ１の内側に位置している。

絶縁膜１６は、絶縁膜１５と絶縁膜１７との間に位置している。絶縁膜１６は、図４に示した基板端部Ｅ２と貫通孔ＴＨ３との間に端部１６Ｅを有している。端部１６Ｅを含む絶縁膜１６は、絶縁膜１７によって覆われている。端部１６Ｅと貫通孔ＴＨ３との間では、絶縁膜１５は、絶縁膜１７によって覆われている。

図６は、図３に示したＥ−Ｆ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。絶縁膜１５は、図５に示した貫通孔ＴＨ３と基板端部Ｅ１との間に端部１５Ｅを有している。端部１５Ｅを含む絶縁膜１５は、絶縁膜１７によって覆われている。絶縁膜１７は、端部１５Ｅと基板端部Ｅ１との間に、絶縁膜１４に接触する接触部ＣＴ２を有している。

上記の第１構成例によれば、パッドＰＤがメッシュ部ＰＤＣの代わりにベタパターンを有する比較例と比べて、パッドＰＤと絶縁膜１７との接触面積が低減される。このため、パッドＰＤが形成された後のアニール工程で発生しうる応力が低減される。より具体的には、比較例においては、パッドＰＤの応力に起因して絶縁膜１７がダメージを受けやすく、絶縁膜１７のカバレッジ性能の低下を招くおそれがある。

無機絶縁膜である絶縁膜１７は、有機絶縁膜である絶縁膜１５及び１６を覆い、絶縁膜１５及び１６を介した水分の浸入を抑制する保護膜として機能している。このため、絶縁膜１７のカバレッジ性能が低下すると、絶縁膜１５及び１６を介して水分が浸入しやすくなる。
浸入した水分が表示部ＤＡに到達すると、液晶層ＬＣにおける気泡の発生、液晶層ＬＣの不純物イオン等の影響による黒ムラの発生、画素ＰＸの輝点化や滅点化など、表示品位の劣化を招くおそれがある。

第１構成例によれば、パッドＰＤの応力が低減されるため、絶縁膜１７のカバレッジ性能の低下を抑制することができる。したがって、長期に亘り、絶縁膜１５及び１６を介した水分の浸入が抑制され、水分浸入に起因した表示品位の劣化を抑制することができる。

また、接続部材ＣＮが導電性ペーストである場合、接続部材ＣＮが塗布された際に、接続部材ＣＮがメッシュ部ＰＤＣの上面のみならず側面にも接触し、接続部材ＣＮとパッドＰＤとの接触面積が比較例と同等に維持される。このため、接続部材ＣＮとパッドＰＤとの接触部における抵抗値の増大を抑制することができる。

また、貫通孔ＴＨ２においては、透明導電膜である導電層４３とパッドＰＤとが重畳している。例えば、導電層４３が微小なピンホールを有していたとしても、パッドＰＤが導電層４３のピンホールを塞ぎ、また、パッドＰＤが微小なピンホールを有していたとしても、導電層４３がパッドＰＤのピンホールを塞ぐため、貫通孔ＴＨ２における水分浸入を抑制することができる。

発明者の知見によれば、メッシュ部ＰＤＣにおいて、線状部ＬＰの幅Ｗ、及び、隣接する線状部ＬＰの間隔Ｐの少なくとも一方が１００μｍ以下であることで、パッドＰＤの応力を低減できることが確認された。

次に、他の構成例について説明する。

図７は、図１に示したパッドＰＤの第２構成例を示す平面図である。図７に示す第２構成例は、図３に示した第１構成例と比較して、メッシュ部ＰＤＣにおいて、線状部ＬＰの幅Ｗが隣接する線状部ＬＰの間隔Ｐより小さい点で相違している（Ｗ＜Ｐ）。
このような第２構成例においても、上記の第１構成例と同様の効果が得られる。加えて、第１構成例よりもメッシュ部ＰＤＣの線状部ＬＰが細線化されたため、パッドＰＤと絶縁膜１７との接触面積がさらに低減される。このため、パッドＰＤの応力がさらに低減される。

図８は、図１に示したパッドＰＤの第３構成例を示す平面図である。図８に示す第３構成例は、図３に示した第１構成例と比較して、パッドＰＤがメッシュ部を有していない点で相違している。すなわち、パッドＰＤは、貫通孔ＴＨにおいて配線ＷＲと電気的に接続された接続部ＰＤＡと、接続部ＰＤＡを囲む外縁部ＰＤＢと、を有している。外縁部ＰＤＢは、貫通孔ＴＨの全周に亘って、１０μｍ以上、５００μｍ以下の幅Ｗ１を有している。より好ましくは、幅Ｗ１は、４０μｍ以上、２００μｍ以下である。また、接続部ＰＤＡの第２方向Ｙに沿った幅Ｗ２は、幅Ｗ１より大きい（Ｗ１＜Ｗ２）。
平面視において、基板端部Ｅ２とパッドＰＤとの間に位置する配線群ＷＧは、パッドＰＤとは重畳していない。また、配線群ＷＧの配線は、いずれもパッドＰＤとは電気的に絶縁されている。

図９は、図８に示したＧ−Ｈ線に沿ったパッドＰＤを含む第１基板ＳＵＢ１の断面図である。図５に示した第１構成例と同様に、配線ＷＲとパッドＰＤとの間には、導電層４１乃至４３が設けられている。導電層４１乃至４３は、貫通孔ＴＨ３の内部に設けられている。パッドＰＤのうち、接続部ＰＤＡは、絶縁膜１７の貫通孔ＴＨ２において導電層４３に接触する領域に相当する。また、パッドＰＤのうち、外縁部ＰＤＢは、絶縁膜１７に接触する領域に相当する。

このような第３構成例においても、上記の第１構成例と同様の効果が得られる。加えて、パッドＰＤがメッシュ部ＰＤＣを有していない分、第２構成例よりもパッドＰＤと絶縁膜１７との接触面積がさらに低減される。このため、パッドＰＤの応力がさらに低減される。

発明者の知見によれば、絶縁膜１７とパッドＰＤとの間からの水分浸入を抑制する観点では、外縁部ＰＤＢが１０μｍ以上の幅Ｗ１を有していることが望ましく、また、パッドＰＤの応力による絶縁膜１７のカバレッジ性能の低下を抑制する観点では、外縁部ＰＤＢが５００μｍ以下の幅Ｗ１を有していることが望ましい。

次に、表示装置ＤＳＰに搭載されるタッチセンサＴＳについて説明する。
図１０は、タッチセンサＴＳの一構成例を示す平面図である。ここでは、自己容量方式のタッチセンサＴＳについて説明するが、タッチセンサＴＳは相互容量方式であってもよい。タッチセンサＴＳは、複数のセンサ電極Ｒｘ（Ｒｘ１、Ｒｘ２…）と、複数のセンサ配線Ｌ（Ｌ１、Ｌ２…）と、を備えている。複数のセンサ電極Ｒｘは、表示部ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。１つのセンサ電極Ｒｘは、タッチセンシングが可能な最小単位であるセンサブロックＢを構成している。複数のセンサ配線Ｌは、表示部ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示部ＮＤＡに引き出され、ＩＣチップ２に電気的に接続されている。

ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２０は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２０は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２０は、同一の信号線上に位置している。センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。

タッチセンシングモードにおいては、タッチコントローラＴＣは、センサ配線Ｌにタッチ駆動電圧を印加する。これにより、センサ電極Ｒｘにはタッチ駆動電圧が印加され、センサ電極Ｒｘでのセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してタッチコントローラＴＣに出力される。タッチコントローラＴＣあるいは外部のホストは、センサ信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。
なお、画像表示モードにおいては、センサ電極Ｒｘは、コモン電圧（Ｖｃｏｍ）が印加された共通電極ＣＥとして機能する。コモン電圧は、タッチ駆動電圧とは異なる電圧であり、例えばディスプレイドライバＤＤに含まれる電圧供給部からセンサ配線Ｌを介して印加される。

次に、表示部ＤＡについて説明する。
図１１は、画素ＰＸの基本構成及び等価回路を示す図である。複数本の走査線Ｇは、走査線駆動回路ＧＤに接続されている。複数本の信号線Ｓは、信号線駆動回路ＳＤに接続されている。共通電極ＣＥ（あるいは図１０に示したセンサ電極Ｒｘ）は、センサブロックＢ毎にそれぞれ設けられている。１つの共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。共通電極ＣＥは、電圧供給部ＣＤ及び図１に示したタッチコントローラＴＣに接続されている。画像表示モードにおいては、電圧供給部ＣＤは、共通電極ＣＥにコモン電圧（Ｖｃｏｍ）を供給する。タッチセンシングモードにおいては、タッチコントローラＴＣは、コモン電圧とは異なるタッチ駆動電圧を共通電極ＣＥに供給する。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

図１２は、第１基板ＳＵＢ１における画素レイアウトの一例を示す平面図である。ここでは、説明に必要な構成のみを図示している。走査線Ｇ１乃至Ｇ３は、それぞれ第１方向Ｘに沿って直線的に延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１乃至Ｓ３は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに間隔をおいて並んでいる。

画素電極ＰＥ１は、走査線Ｇ１及びＧ２の間に位置し、第１方向Ｘに沿って並んでいる。画素電極ＰＥ１は、基部ＢＳ１と、帯電極Ｐａ１と、を有している。基部ＢＳ１は、共通電極ＣＥの開口部ＯＰに位置している。帯電極Ｐａ１は、共通電極ＣＥに重畳している。帯電極Ｐａ１は、第１方向Ｘ及び第２方向Ｙとは異なる方向Ｄ１に沿って延出している。
詳述しないが、画素電極ＰＥ２は、走査線Ｇ２及びＧ３の間に位置している。画素電極ＰＥ２は、共通電極ＣＥに重畳する帯電極Ｐａ２を有している。帯電極Ｐａ２は、方向Ｄ１とは異なる方向Ｄ２に沿って延出している。図示した例では、帯電極Ｐａ１及びＰａ２は、２本であるが、１本でもよいし、３本以上であってもよい。

図１３は、図１２に示したＩ−Ｊ線に沿った表示装置ＤＳＰの断面図である。図示した例は、横電界を利用する表示モードが適用された例に相当する。

第１基板ＳＵＢ１は、半導体層ＳＣ、信号線Ｓ２及びＳ３、金属配線Ｍ２及びＭ３、共通電極ＣＥ、画素電極ＰＥ１、配向膜ＡＬ１などを備えている。半導体層ＳＣは、上記のスイッチング素子に備えられ、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。図示しない走査線は、絶縁膜１２及び１３の間に位置している。このような走査線は、図４に示した金属層３１と同一層に位置し、金属層３１と同一材料によって形成されている。

信号線Ｓ２及びＳ３は、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。これらの信号線Ｓ２及びＳ３は、図４に示した金属層３２と同一層に位置し、金属層３２と同一材料によって形成されている。

金属配線Ｍ２及びＭ３は、絶縁膜１５の上に位置し、絶縁膜１６によって覆われている。これらの金属配線Ｍ２及びＭ３は、図４に示した金属層３３と同一層に位置し、金属層３３と同一材料によって形成されている。金属配線Ｍ２は信号線Ｓ２の直上に位置し、金属配線Ｍ３は信号線Ｓ３の直上に位置している。金属配線Ｍ２及びＭ３は、それぞれ信号線Ｓ２及びＳ３と平行に延出している。これらの金属配線Ｍ２及びＭ３は、図１０を参照して説明したタッチセンサＴＳのセンサ配線Ｌ、あるいは、ダミー配線Ｄを形成することができる。

共通電極ＣＥは、絶縁膜１６の上に位置し、絶縁膜１７によって覆われている。共通電極ＣＥは、図５に示した導電層４３と同一材料によって形成されている。画素電極ＰＥ１は、絶縁膜１７の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥ１は、図４等に示したパッドＰＤと同一層に位置し、パッドＰＤと同一材料によって形成されている。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や可撓性の樹脂基板などの透明基板である。カラーフィルタ層ＣＦは、赤色のカラーフィルタＣＦＲ、緑色のカラーフィルタＣＦＧ、及び、青色のカラーフィルタＣＦＢを含んでいる。カラーフィルタＣＦＧは、画素電極ＰＥ１と対向している。他のカラーフィルタＣＦＲ及びＣＦＢも、それぞれ他の画素電極ＰＥと対向している。オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及びＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。

液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子ＬＭを備えている。

偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。なお、光学素子ＯＤ１及びＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。照明装置ＩＬは、光学素子ＯＤ１を介して第１基板ＳＵＢ１に対向している。

このような表示装置ＤＳＰにおいては、画素電極ＰＥ１と共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶分子ＬＭは、配向膜ＡＬ１及びＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ＩＬから出射された照明光は、光学素子ＯＤ１及びＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥ１と共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子ＬＭは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ＩＬからの照明光の一部は、光学素子ＯＤ１及びＯＤ２を透過し、明表示となる。

本明細書において、例えば、絶縁膜１３及び１４は第１無機絶縁膜に相当し、貫通孔ＴＨ１は第１貫通孔に相当する。
導電層４１は第１導電層に相当し、導電層４２は第２導電層に相当し、導電層４３は第３導電層に相当する。
絶縁膜１７は第２無機絶縁膜に相当し、貫通孔ＴＨ２は第２貫通孔に相当し、接触部ＣＴ１は第１接触部に相当し、接触部ＣＴ２は第２接触部に相当する。
絶縁膜１５は第１有機絶縁膜に相当し、貫通孔ＴＨ３は第３貫通孔に相当し、端部１５Ｅは第１端部に相当する。
絶縁膜１６は第２有機絶縁膜に相当し、端部１６Ｅは第２端部に相当する。

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＬＣ…液晶層
ＣＬ…透明導電膜 ＣＮ…接続部材
ＰＤ…パッド ＰＤＡ…接続部 ＰＤＢ…外縁部 ＰＤＣ…メッシュ部
ＷＲ…配線 ＴＡ…端子
ＷＧ…配線群

Claims (12)

1. 接地電位の端子と、前記端子と電気的に接続された配線と、パッドと、を備えた第１基板と、
   前記第１基板に対向する内面とは反対側の外面に透明導電膜を備えた第２基板と、
   前記パッドと前記透明導電膜とを電気的に接続する接続部材と、を備え、
   前記パッドは、前記配線と電気的に接続された接続部と、前記接続部と前記第２基板の基板端部との間に位置するメッシュ部と、を有している、表示装置。
2. 前記第１基板は、さらに、前記配線まで貫通した第１貫通孔を有する第１無機絶縁膜と、前記第１貫通孔において前記配線に接触する第１導電層と、前記第１導電層を覆う第２導電層と、前記第２導電層を覆う第３導電層と、前記第３導電層まで貫通した第２貫通孔を有する第２無機絶縁膜と、を備え、
   前記接続部は、前記第２貫通孔において前記第３導電層に接触している、請求項１に記載の表示装置。
3. 前記パッド及び前記第３導電層は、透明な導電材料によって形成されている、請求項２に記載の表示装置。
4. 前記第１基板は、さらに、前記第１無機絶縁膜と前記第２無機絶縁膜との間に第１有機絶縁膜を備え、
   前記第１有機絶縁膜は、前記第１無機絶縁膜まで貫通した第３貫通孔を有し、
   前記第２無機絶縁膜は、前記第３貫通孔において、前記第１無機絶縁膜に接触する第１接触部を有している、請求項２に記載の表示装置。
5. 前記第１有機絶縁膜は、前記第３貫通孔と前記第１基板の基板端部との間において、前記第２無機絶縁膜によって覆われた第１端部を有し、
   前記第２無機絶縁膜は、前記第１端部と前記第１基板の基板端部との間において、前記第１無機絶縁膜に接触する第２接触部を有している、請求項４に記載の表示装置。
6. 前記第１基板は、さらに、前記第１有機絶縁膜と前記第２無機絶縁膜との間に第２有機絶縁膜を備え、
   前記第２有機絶縁膜は、前記第２基板の基板端部と前記第３貫通孔との間において、前記第２無機絶縁膜によって覆われた第２端部を有している、請求項４に記載の表示装置。
7. 前記メッシュ部は、格子状の線状部を有し、
   前記線状部の幅、及び、隣接する前記線状部の間隔の少なくとも一方は、１００μｍ以下である、請求項１に記載の表示装置。
8. 前記幅は、前記間隔と同等である、請求項７に記載の表示装置。
9. 前記幅は、前記間隔より小さい、請求項７に記載の表示装置。
10. 前記第１基板は、さらに、平面視において前記メッシュ部に重畳する配線群を備えている、請求項１に記載の表示装置。
11. 接地電位の端子と、前記端子と電気的に接続された配線と、無機絶縁膜と、パッドと、を備えた第１基板と、
    前記第１基板に対向する内面とは反対側の外面に透明導電膜を備えた第２基板と、
    前記パッドと前記透明導電膜とを電気的に接続する接続部材と、を備え、
    前記パッドは、前記無機絶縁膜に接触する外縁部と、前記無機絶縁膜の貫通孔において前記配線と電気的に接続された接続部と、を有し、
    前記外縁部は、前記貫通孔の全周に亘って、１０μｍ以上、５００μｍ以下の幅を有している、表示装置。
12. 前記第１基板は、さらに、平面視において前記第２基板の基板端部と前記パッドとの間に位置する配線群を備えている、請求項１１に記載の表示装置。

Images