JP2017191183A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2017191183A
JP2017191183A JP2016079782A JP2016079782A JP2017191183A JP 2017191183 A JP2017191183 A JP 2017191183A JP 2016079782 A JP2016079782 A JP 2016079782A JP 2016079782 A JP2016079782 A JP 2016079782A JP 2017191183 A JP2017191183 A JP 2017191183A
Authority
JP
Japan
Prior art keywords
hole
insulating film
contact hole
display device
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016079782A
Other languages
English (en)
Inventor
哲也 富岡
Tetsuya Tomioka
哲也 富岡
善唯 米谷
Yoshitada Yonetani
善唯 米谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016079782A priority Critical patent/JP2017191183A/ja
Priority to US15/478,588 priority patent/US10261373B2/en
Priority to CN201710235828.9A priority patent/CN107290906A/zh
Publication of JP2017191183A publication Critical patent/JP2017191183A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示品位の劣化を抑制する。
【解決手段】半導体層と、金属部と、共通電極と、画素電極と、前記半導体層と前記金属部との間に位置する第１層間絶縁膜と、前記金属部と前記共通電極との間に位置する第２層間絶縁膜と、前記共通電極と前記画素電極の間に位置する第３層間絶縁膜と、を備えた表示装置であって、前記金属部は、前記第１層間絶縁膜に形成された第１コンタクトホールを介して前記半導体層と接触し、前記画素電極は、前記第２層間絶縁膜及び前記第３層間絶縁膜に形成された第２コンタクトホールを介して前記金属部と接触し、前記金属部は、少なくとも第１導電層及び第２導電層を有する積層体であり、平面視において、前記第１コンタクトホールのエッジは、前記第２コンタクトホールのエッジと交差することなく前記第２コンタクトホール内に位置し、前記画素電極は、前記第１導電層と接触している。
【選択図】 図４

Description

本発明の実施形態は、表示装置及びその製造方法に関する。
表示装置は、各種信号配線、スイッチング素子、画素電極などを備えている。スイッチング素子においては、半導体層とソース・ドレイン電極とが第１コンタクトホールを介して接続され、ソース・ドレイン電極と画素電極とが第２コンタクトホールを介して接続されている。ソース・ドレイン電極と画素電極との間に、有機絶縁膜が介在する構成では、第２コンタクトホールが深くなり、且つ、その径が拡大する傾向にある。これらのコンタクトホールと重なる領域及びその周辺領域は、段差が大きく、表示に寄与しない領域となる。
近年の表示装置においては、さらなる高精細化の要望が高まり、一画素のサイズが縮小する一方で配線の本数が増加する傾向にある。このため、表示に寄与する開口部の縮小などの表示品位の劣化を抑制することが要求されている。
特開２００７−３２８２１０号公報
本実施形態の目的は、表示品位の劣化を抑制することが可能な表示装置及びその製造方法を提供することにある。
一実施形態によれば、
半導体層と、金属部と、共通電極と、画素電極と、前記半導体層と前記金属部との間に位置する第１層間絶縁膜と、前記金属部と前記共通電極との間に位置する第２層間絶縁膜と、前記共通電極と前記画素電極の間に位置する第３層間絶縁膜と、を備えた表示装置であって、前記金属部は、前記第１層間絶縁膜に形成された第１コンタクトホールを介して前記半導体層と接触し、前記画素電極は、前記第２層間絶縁膜及び前記第３層間絶縁膜に形成された第２コンタクトホールを介して前記金属部と接触し、前記金属部は、少なくとも第１導電層及び第２導電層を有する積層体であり、平面視において、前記第１コンタクトホールのエッジは、前記第２コンタクトホールのエッジと交差することなく前記第２コンタクトホール内に位置し、前記画素電極は、前記第１導電層と接触している、表示装置が提供される。
一実施形態によれば、
半導体層上に位置する第１層間絶縁膜に、前記半導体層まで貫通した第１コンタクトホールを形成し、前記第１層間絶縁膜上に少なくとも第１導電層及び第２導電層を有する積層体である金属部を形成し、前記第１コンタクトホールを介して前記金属部を前記半導体層に接触させ、前記金属部上に位置する第２層間絶縁膜に、前記金属部まで貫通した第２コンタクトホールの第１孔を形成し、前記第２層間絶縁膜上に位置する第３層間絶縁膜に、前記金属部まで貫通した第２コンタクトホールの第２孔を形成し、前記第３層間絶縁膜上に画素電極を形成し、前記第２コンタクトホールを介して前記画素電極を前記金属部の前記第１導電層に接触させる、表示装置の製造方法であって、平面視において、前記第１コンタクトホールのエッジは、前記第２コンタクトホールのエッジと交差することなく前記第２コンタクトホール内に位置し、前記第２孔は、酸素を含まないプラズマガスを用いたドライエッチングで形成される、表示装置の製造方法が提供される。
図１は、本実施形態に係る表示装置ＤＳＰの基本構成及び等価回路を示す図である。 図２は、表示パネルＰＮＬの構成を示す断面図である。 図３は、図２に示した表示パネルＰＮＬの画素の構造を示す平面図である。 図４は、図２及び図３に示した表示パネルＰＮＬの一部の構造を示す断面図である。 図５は、図４に示したスイッチング素子ＳＷと画素電極ＰＥとの接続構造を説明するための断面図である。 図６は、図５に示した第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２の配置例を示す平面図である。 図７は、図５に示した第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２の他の配置例を示す平面図である。 図８は、図５に示した第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２の他の配置例を示す平面図である。 図９は、図５に示した第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２の他の配置例を示す平面図である。 図１０は、図５に示した第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２の他の配置例を示す平面図である。 図１１は、図４に示したスイッチング素子ＳＷと画素電極ＰＥとの他の接続構造を説明するための断面図である。 図１２は、他の構成例を示す平面図である。 図１３は、図１２に示した第１基板ＳＵＢ１を含む表示パネルＰＮＬの第１方向Ｘに沿った断面図である。 図１４は、他の構成例を示す断面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
図１は、本実施形態に係る表示装置ＤＳＰの基本構成及び等価回路を示す図である。図中において、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０度以外の角度で交差していても良い。本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
表示装置ＤＳＰは、表示パネルＰＮＬなどを備えている。表示パネルＰＮＬは、例えば、液晶表示パネルである。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、マトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並び、走査線駆動回路ＧＤに接続されている。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並び、信号線駆動回路ＳＤに接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置され、共通電極駆動回路ＣＤに接続されている。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
図２は、表示パネルＰＮＬの構成を示す断面図である。図中の第３方向Ｚは、第１方向Ｘ及び第２方向Ｙと交差する方向である。第３方向Ｚを示す矢印の先端側に表示パネルＰＮＬを観察する観察位置があるものとし、この観察位置からＸ−Ｙ平面に向かって見ることを平面視という。
表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、液晶層ＬＣ、シール材ＳＥ、光学素子ＯＤ１、光学素子ＯＤ２などを備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シール材ＳＥは、非表示領域ＮＤＡに配置され、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを貼り合わせている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持されている。光学素子ＯＤ１は、第１基板ＳＵＢ１の液晶層ＬＣと接する側とは反対側に配置されている。光学素子ＯＤ２は、第２基板ＳＵＢ２の液晶層ＬＣと接する側とは反対側に配置されている。
なお、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、基板主面に沿った横電界を利用する表示モード、さらには、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を有していても良い。ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。
本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであっても良い。
図３は、図２に示した表示パネルＰＮＬの画素の構造を示す平面図である。図示した例は、横電界を利用する表示モードＩＰＳの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。なお、ここでは、第１基板ＳＵＢ１の主要部のみを図示して説明する。
第１基板ＳＵＢ１は、走査線Ｇ１及びＧ２、信号線Ｓ１及びＳ２、スイッチング素子ＳＷ、中継電極ＲＥ、共通電極ＣＥ、画素電極ＰＥなどを備えている。走査線Ｇ１及びＧ２は、それぞれ第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓ１及びＳ２は、それぞれ第２方向Ｙに延出し、第１方向Ｘに並んでいる。スイッチング素子ＳＷは、走査線Ｇ１及び信号線Ｓ１と電気的に接続されている。図示した例のスイッチング素子ＳＷは、ダブルゲート構造を有しているが、シングルゲート構造であっても良い。スイッチング素子ＳＷの半導体層ＳＣは、その一端側で信号線Ｓ１と電気的に接続され、その他端側で中継電極ＲＥと電気的に接続されている。信号線Ｓ１は、コンタクトホールＣＨ０を介して半導体層ＳＣに接触している。中継電極ＲＥは、コンタクトホールＣＨ１を介して半導体層ＳＣに接触している。共通電極ＣＥは、走査線Ｇ１及びＧ２と信号線Ｓ１及びＳ２とで区画される画素ＰＸのほぼ全域に亘って配置され、且つ、走査線Ｇ１及びＧ２、及び、信号線Ｓ１及びＳ２と重なっている。共通電極ＣＥは、中継電極ＲＥと重なる開口部ＯＰを備えている。図中において、共通電極ＣＥは斜線で示した部分に相当する。画素電極ＰＥは、開口部ＯＰと重なる位置において中継電極ＲＥと接続され、画素ＰＸにおいて共通電極ＣＥと重なっている。画素電極ＰＥは、第２コンタクトホールＣＨ２を介して中継電極ＲＥと接触している。第２コンタクトホールＣＨ２は、第１孔ＣＨ２１及び第２孔ＣＨ２２を備えているが、これらの詳細については後述する。第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２は、略円形であり、それぞれ径Ｒ１、径Ｒ２１、及び、径Ｒ２２を有している。
図４は、図２及び図３に示した表示パネルＰＮＬの一部の構造を示す断面図である。図示した断面は、図３のＡ−Ｂ線に沿った断面に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。
第１基板ＳＵＢ１は、第１絶縁基板１０、下側遮光層ＵＳ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、走査線Ｇ１、信号線Ｓ１、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。スイッチング素子ＳＷは、半導体層ＳＣ及び中継電極ＲＥを備えている。
第１絶縁基板１０は、ガラス基板や樹脂基板などの光透過性を有する基板である。下側遮光層ＵＳは、第１絶縁基板１０の上に位置し、第１絶縁膜１１によって覆われているが、省略しても良い。下側遮光層ＵＳは、バックライトユニットＢＬから半導体層ＳＣに向かう光を遮光する。半導体層ＳＣは、第１絶縁膜１１の上に位置し、第２絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていても良い。
走査線Ｇ１の一部であるゲート電極ＧＥ１及びＧＥ２は、第２絶縁膜１２の上に位置し、第３絶縁膜１３によって覆われている。走査線Ｇ１やゲート電極ＧＥ１及びＧＥ２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であっても良いし、多層構造であっても良い。なお、下側遮光層ＵＳは、ゲート電極ＧＥ１及びＧＥ２と対向する位置の半導体層ＳＣの直下に位置していることが望ましい。
信号線Ｓ１及び中継電極ＲＥは、第３絶縁膜１３の上に位置し、第４絶縁膜１４によって覆われている。信号線Ｓ１は、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールＣＨ０を介して半導体層ＳＣに接触している。中継電極ＲＥは、第２絶縁膜１２及び第３絶縁膜１３を貫通するコンタクトホールを介して半導体層ＳＣに接触している。中継電極ＲＥ及び半導体層ＳＣの接続構造については後に詳述する。信号線Ｓ１及び中継電極ＲＥは、同一材料によって形成され、上記の金属材料が適用可能である。一例では、信号線Ｓ１及び中継電極ＲＥは、チタンを含む材料からなる２層の間に、アルミニウムを含む材料からなる層が位置する３層構造の積層体を適用することができる。また、信号線Ｓ１及び中継電極ＲＥは、３層以上の積層体を適用しても良いし、最上層と最下層とが異なる材料によって形成されていても良い。
共通電極ＣＥは、第４絶縁膜１４の上に位置し、第５絶縁膜１５によって覆われている。画素電極ＰＥは、第５絶縁膜１５の上に位置し、第１配向膜ＡＬ１によって覆われている。画素電極ＰＥの一部は、第５絶縁膜１５を介して共通電極ＣＥと対向している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。画素電極ＰＥは、共通電極ＣＥの開口部と重畳する位置において、第４絶縁膜１４及び第５絶縁膜１５を貫通するコンタクトホールを介して中継電極ＲＥに接触している。
第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、及び、第５絶縁膜１５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁膜であり、単層構造であっても良いし、多層構造であっても良い。第４絶縁膜１４は、アクリル樹脂などの有機絶縁膜である。
第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
第２絶縁基板２０は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画している。一例では、遮光層ＢＭは、スイッチング素子ＳＷや、信号線Ｓ、走査線Ｇなどの配線部とそれぞれ対向する位置に配置されている。カラーフィルタＣＦは、画素電極ＰＥと対向する位置に配置され、その一部が遮光層ＢＭに重なっている。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。遮光層ＢＭは、カラーフィルタＣＦとオーバーコート層ＯＣとの間、あるいは、オーバーコート層ＯＣと第２配向膜ＡＬ２との間に配置されても良い。また、遮光層ＢＭを配置する代わりに、異なる色のカラーフィルタを２層以上重ね合せることで透過率を低下させ、遮光層として機能させても良い。また、白色を表示する画素が追加されても良く、白色画素には白色のカラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。また、モノクロ表示タイプの表示装置においては、カラーフィルタが省略される。
上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。図示しないが、スペーサは、樹脂材料によって形成され、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に配置されている。スペーサは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２のうちの一方に形成され、他方の基板に接触している。これにより、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に所定のセルギャップが形成される。但し、スペーサとして、セルギャップを形成するものの他に、表示パネルに対して外部応力が加わっていない定常状態で他方の基板に接触していないサブスペーサが含まれていても良い。セルギャップは、例えば２〜５μｍである。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、所定のセルギャップが形成された状態でシール材によって貼り合わせられている。
液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子を含んでいる。このような液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。
上記のような構成の表示パネルＰＮＬに対して、第１基板ＳＵＢ１の下方には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、第２基板ＳＵＢ２の上方には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。一例では、第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、それぞれの吸収軸がＸ−Ｙ平面において互いに直交するように配置されている。なお、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて、１／４波長板や１／２波長板などの位相差板、散乱層、反射防止層などを備えていても良い。
図５は、図４に示したスイッチング素子ＳＷと画素電極ＰＥとの接続構造を説明するための断面図である。
第２絶縁膜１２及び第３絶縁膜１３は、半導体層ＳＣと中継電極（金属部）ＲＥとの間に位置する第１層間絶縁膜に相当する。第４絶縁膜１４は、中継電極ＲＥと共通電極ＣＥとの間に位置する第２層間絶縁膜に相当する。第５絶縁膜１５は、共通電極ＣＥと画素電極ＰＥとの間に位置する第３層間絶縁膜に相当する。中継電極ＲＥは、第２絶縁膜１２及び第３絶縁膜１３を貫通する第１コンタクトホールＣＨ１を介して半導体層ＳＣと接触している。中継電極ＲＥは、複数の導電層を有する積層体であり、図示した例では、導電層Ｌ１１乃至Ｌ１３を有する３層の積層体である。導電層Ｌ１１は、第３絶縁膜１３の上に位置し、第１コンタクトホールＣＨ１においてはその側面に接触し、且つ、半導体層ＳＣに接触している。導電層Ｌ１２は導電層Ｌ１１の上に積層され、導電層（第１導電層）Ｌ１３は導電層（第２導電層）Ｌ１２の上に積層されている。画素電極ＰＥは、第４絶縁膜１４及び第５絶縁膜１５を貫通する第２コンタクトホールＣＨ２を介して中継電極ＲＥと接触している。図示した例では、画素電極ＰＥは、導電層Ｌ１３に接触している。
信号線Ｓ１は、中継電極ＲＥと同一の積層体であり、図示した例では、導電層Ｌ２１乃至Ｌ２３を有する３層の積層体である。導電層Ｌ２１は、第３絶縁膜１３の上に位置し、導電層Ｌ１１と同一材料によって形成されている。導電層Ｌ２２は、導電層Ｌ２１の上に積層され、導電層Ｌ１２と同一材料によって形成されている。導電層Ｌ２３は、導電層Ｌ２２の上に積層され、導電層Ｌ１３と同一材料によって形成されている。導電層Ｌ２１乃至Ｌ２３の膜厚は、それぞれ導電層Ｌ１１乃至１３の膜厚と実質的に等しい。特に、画素電極ＰＥと接触する位置での導電層Ｌ１３の膜厚Ｔ１３は、導電層Ｌ２３の膜厚Ｔ２３と実質的に等しい。
第２コンタクトホールＣＨ２について、より具体的に説明する。第２コンタクトホールＣＨ２は、第４絶縁膜１４に形成された第１孔ＣＨ２１と、第５絶縁膜１５に形成された第２孔ＣＨ２２とを備えている。第４絶縁膜１４は、中継電極ＲＥの周囲のエッジＲＥＥを直接覆っている。第５絶縁膜１５は、第４絶縁膜１４を覆っており、第１孔ＣＨ２１の側面を覆うとともに中継電極ＲＥの導電層Ｌ１３に接触している。中継電極ＲＥの中央部分は、第２コンタクトホールＣＨ２において、第２孔ＣＨ２２から露出している。図示した例では、第２孔ＣＨ２２の径Ｒ２２は、第１孔ＣＨ２１の径Ｒ２１よりも小さい。また、第２孔ＣＨ２２は、第１孔ＣＨ２１の内側に位置している。なお、径Ｒ２２は、第１コンタクトホールＣＨ１の径Ｒ１よりも大きい。また、第１コンタクトホールＣＨ１は、第２コンタクトホールＣＨ２の内側あるいは第２孔ＣＨ２２の内側に位置している。さらに、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２は、共通電極ＣＥに形成された開口部ＯＰの内側に位置している。本明細書では、図示した断面における『径』とは、孔もしくはコンタクトホールの底部の長さ、あるいは、孔もしくはコンタクトホールから露出した下層の長さ、あるいは、孔もしくはコンタクトホールの側壁と下層との交点間の長さと定義することができる。
上記の接続構造の製造方法について、簡単に説明する。すなわち、半導体層ＳＣの上に、第２絶縁膜１２及び第３絶縁膜１３を順次形成した後に、これらの第２絶縁膜１２及び第３絶縁膜１３に半導体層ＳＣまで貫通した第１コンタクトホールＣＨ１を形成する。
その後、第３絶縁膜１３の上及び第１コンタクトホールＣＨ１に複数の導電層を積層した積層体を形成した後に、この積層体をパターニングする。これにより、信号線Ｓを形成すると同時に、第１コンタクトホールＣＨ１を介して半導体層ＳＣに接触した中継電極ＲＥを形成する。
その後、第３絶縁膜１３、信号線Ｓ、及び、中継電極ＲＥの上に、第４絶縁膜１４を形成するとともに、フォトリソグラフィプロセスを経て中継電極ＲＥまで貫通した第１孔ＣＨ２１を形成する。
その後、第４絶縁膜１４の上に、透明な導電材料を成膜し、パターニングすることにより、開口部ＯＰを有する共通電極ＣＥを形成する。
その後、第４絶縁膜１４及び共通電極ＣＥの上に、第５絶縁膜１５を形成した後に、この第５絶縁膜１５に中継電極ＲＥまで貫通した第２孔ＣＨ２２を形成する。このような第２孔ＣＨ２２は、酸素を含まない単一のプラズマガスを用いたドライエッチングで形成される。プラズマガスとしては、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、フッ素（Ｆ２）のいずれかが適用可能である。ドライエッチングを行うに際しては、第５絶縁膜１５の上にフォトレジストを形成する。フォトレジストには、第２孔ＣＨ２２の形成位置に対応した開孔が形成される。フォトレジストの開孔から露出した第５絶縁膜１５がプラズマガスに晒されることで、第５絶縁膜１５とプラズマガスとが反応し、第５絶縁膜１５が部分的に除去される。このような単一プラズマガスを用いたドライエッチングを適用することによる効果については後述する。
その後、第５絶縁膜１５の上及び第２コンタクトホールＣＨ２に、透明な導電材料を成膜し、パターニングすることにより、第２コンタクトホールＣＨ２を介して中継電極ＲＥに接触した画素電極ＰＥを形成する。
図６乃至図１０は、図５に示した第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２の配置例を示す平面図である。なお、ここでは便宜的に、互いに直交するｘ軸及びｙ軸を規定して説明する。これらのｘ軸及びｙ軸は、上記のＸ−Ｙ平面と平行な面内に規定されるものであり、それぞれ上記の第１方向Ｘ及び第２方向Ｙと一致していても良いし、不一致であっても良い。以下、各部の形状、及び、各部の位置関係については、ｘ軸及びｙ軸で規定されたｘ−ｙ平面を平面視した状態で説明する。また、図３、図６乃至図１０におけるそれぞれのコンタクトホールの径Ｒの最外周を示す仮想的な線をコンタクトホールのエッジと表現することもできる。
図６に示したように、中継電極ＲＥは、ｘ軸及びｙ軸に沿った一対のエッジＲＥＥを有する四角形状に形成されている。共通電極ＣＥの開口部ＯＰは、中継電極ＲＥのエッジＲＥＥと交差することなく中継電極ＲＥの内側に位置している。あるいは、開口部ＯＰは、その全体が中継電極ＲＥと重畳している。
第１コンタクトホールＣＨ１のエッジは、第２コンタクトホールＣＨ２のエッジと交差することなく、第２コンタクトホールＣＨ２内に位置している。図示した例では、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２は、いずれも円形であり、第１コンタクトホールＣＨ１の径Ｒ１は第２孔ＣＨ２２の径Ｒ２２よりも小さく、第２孔ＣＨ２２の径Ｒ２２は第１孔ＣＨ２１の径Ｒ２１よりも小さい。なお、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２は、円形に限らず、楕円形や四角形などであっても良い。本明細書では、図示した平面における『径』とは、孔もしくはコンタクトホールが円形である場合にはそれぞれの直径に相当し、孔もしくはコンタクトホールが楕円形である場合にはそれぞれの長軸方向の長さに相当し、孔もしくはコンタクトホールが四角形などの他の形状である場合にはそれぞれのｘ軸に沿った長さと定義する。
一例では、第１コンタクトホールＣＨ１の径Ｒ１は２．５±０．８μｍであり、第１孔ＣＨ２１の径Ｒ２１は５．０±０．８μｍであり、第２孔ＣＨ２２の径Ｒ２２は３．８±０．９μｍである。図３で示す隣接する信号線Ｓ１及びＳ２間の距離は１４〜２０μｍ程度であり、例えば第１孔ＣＨ２１の径Ｒ２１は、隣接する信号線Ｓ１及びＳ２間の距離の２０％〜４０％程度の大きさで形成され得る。
第１コンタクトホールＣＨ１のエッジは、第２孔ＣＨ２２のエッジと交差することなく第２孔ＣＨ２２内に位置している。第２孔ＣＨ２２のエッジは、第１孔ＣＨ２１のエッジと交差することなく第１孔ＣＨ２１内に位置している。図示した例では、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２は、それぞれの中心Ｏが一致している。すなわち、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２のそれぞれの中心におけるｘ座標及びｙ座標がいずれも同一である。本明細書における『中心』とは、孔もしくはコンタクトホールが円形である場合にはそれぞれの中心に相当し、孔もしくはコンタクトホールが楕円形である場合にはそれぞれの長軸と短軸との交点に相当し、孔もしくはコンタクトホールが四角形などの他の形状である場合にはそれぞれの対角線の交点と定義する。
第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２のそれぞれのエッジは、いずれも開口部ＯＰのエッジと交差することなく、開口部ＯＰ内に位置している。また、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２のそれぞれのエッジは、いずれも中継電極ＲＥのエッジＲＥＥと交差することなく、それらの全体が中継電極ＲＥに重畳している。つまり、第１孔ＣＨ２１が形成される第４絶縁膜１４は、図中に斜線で示したように、中継電極ＲＥの全周に亘るエッジＲＥＥを直接覆っている。
図７に示した例は、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２のそれぞれの中心が実質的に一致する配置例に相当する。すなわち、第１コンタクトホールＣＨ１の中心Ｏ１、第１孔ＣＨ２１の中心Ｏ２１、及び、第２孔ＣＨ２２の中心Ｏ２２は、同一直線上に並んでいる。図示した例では、中心Ｏ１、中心Ｏ２１、及び、中心Ｏ２２は、ｙ軸と平行な同一直線上に位置し、それぞれの中心のｘ座標がいずれも同一である。なお、中心Ｏ１、中心Ｏ２１、及び、中心Ｏ２２は、ｘ軸と平行な同一直線上に位置していても良いし、ｘ軸及びｙ軸と交差する同一直線上に位置していても良い。
図示した例でも、第１コンタクトホールＣＨ１は第２孔ＣＨ２２内に位置し、第２孔ＣＨ２２は第１孔ＣＨ２１内に位置し、第１孔ＣＨ２１は開口部ＯＰ内に位置し、開口部ＯＰは中継電極ＲＥと重畳している。
図８に示した例は、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２のそれぞれの中心が実質的に一致する他の配置例に相当する。すなわち、第１コンタクトホールＣＨ１及び第２孔ＣＨ２２はそれぞれの中心Ｏ１２２が一致し、中心Ｏ１２２と第１孔ＣＨ２１の中心Ｏ２１とが同一直線上に並んでいる。
図９に示した例は、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２のそれぞれの中心が実質的に一致する他の配置例に相当する。すなわち、第１コンタクトホールＣＨ１及び第１孔ＣＨ２１はそれぞれの中心Ｏ１２１が一致し、中心Ｏ１２１と第２孔ＣＨ２２の中心Ｏ２２とが同一直線上に並んでいる。つまり、図８及び図９に示した例では、第１コンタクトホールＣＨ１の中心は、第２コンタクトホールＣＨ２を構成するいずれか一方の孔の中心と一致し、他方の孔と同一直線上に並んでいる。
図１０に示した例は、第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２のそれぞれの中心が実質的に一致する他の配置例に相当する。すなわち、第１孔ＣＨ２１及び第２孔ＣＨ２２はそれぞれの中心Ｏ２１２２が一致し、中心Ｏ２１２２と第１コンタクトホールＣＨ１の中心Ｏ１とが同一直線上に並んでいる。つまり、図示した例では、第２コンタクトホールＣＨ２を構成する２つの孔の中心が一致している。
本実施形態によれば、平面視において、第１コンタクトホールＣＨ１のエッジは、第２コンタクトホールＣＨ２のエッジと交差することなく第２コンタクトホールＣＨ２内に位置している。このため、第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２とがずれて配置された場合と比較して、スイッチング素子ＳＷと画素電極ＰＥとを電気的に接続する接続構造を簡素化することができ、しかも、その設置面積を縮小することができる。これにより、表示に寄与しない領域の面積を縮小することができる。したがって、高精細化に伴って一画素のサイズが縮小したとしても、開口部の縮小を抑制することができ、表示品位の劣化を抑制することが可能となる。
また、第２孔ＣＨ２２を形成する際に単一プラズマガスを用いたドライエッチングを適用することにより、第５絶縁膜１５を貫通した後に露出する中継電極ＲＥがプラズマガスによるダメージを受けることがない。このため、第５絶縁膜１５における膜厚は、第４絶縁膜１４によって覆われている信号線Ｓの膜厚とほぼ同一とすることができる。また、中継電極ＲＥを構成する導電層Ｌ１３が削られることによる導電層Ｌ１２の露出を抑制することができ、導電層Ｌ１２の不所望な酸化あるいは導電層Ｌ１２の高抵抗化を抑制することができる。また、中継電極ＲＥをプラズマガスから保護するためのＩＴＯなどの薄膜を設ける必要がなく、第２コンタクトホールＣＨ２における段差を緩和することができ、しかも、薄膜が介在することによるスイッチング素子ＳＷと画素電極ＰＥとの間の接触抵抗の増大を抑制することができる。また、第２コンタクトホールＣＨ２における段差を緩和することにより、画素電極ＰＥの膜切れや、第２コンタクトホールＣＨ２の内部に絶縁膜が残留することによるスイッチング素子ＳＷと画素電極ＰＥとの接続不良といった不具合の発生を抑制することができ、信頼性の低下及び表示品位の劣化を抑制することができる。
また、上記の構成例においては、第２孔ＣＨ２２の径Ｒ２２は、第１孔ＣＨ２１の径Ｒ２１よりも小さく、第２コンタクトホールＣＨ２において、第５絶縁膜１５は、第４絶縁膜１４を覆っている。このため、第２孔ＣＨ２２を形成する際のプラズマガスによる第４絶縁膜１４の削れを抑制することができ、第１孔ＣＨ２１の不所望な拡大を抑制することができる。
次に、本実施形態の他の構成例について説明する。なお、上記の構成例と同一の構成要素については同一の参照符号を付して詳細な説明を省略する。
図１１は、図４に示したスイッチング素子ＳＷと画素電極ＰＥとの他の接続構造を説明するための断面図である。図示した構成例は、図５に示した構成例と比較して、第２コンタクトホールＣＨ２を構成する第１孔ＣＨ２１の径Ｒ２１が第２孔ＣＨ２２の径Ｒ２２よりも小さい点で相違している。但し、上記の構成例と同様に、径Ｒ２１は、第１コンタクトホールＣＨ１の径Ｒ１より大きい。
第５絶縁膜１５は、共通電極ＣＥを覆うとともに、第４絶縁膜１４の上面１４Ｔを覆っている。また、第５絶縁膜１５は、第１孔ＣＨ２１のうち上部に位置する第４絶縁膜１４の上部側面１４Ｕを覆う一方で、第１孔ＣＨ２１のうちの下部に位置する第４絶縁膜１４の下部側面１４Ｌを露出している。また、第５絶縁膜１５は、中継電極ＲＥには接触していない。画素電極ＰＥは、第２コンタクトホールＣＨ２において、第５絶縁膜１５、第４絶縁膜１４の下部側面１４Ｌ、及び、中継電極ＲＥにそれぞれ接触している。
このような構成例において、平面視における第１コンタクトホールＣＨ１、第１孔ＣＨ２１、及び、第２孔ＣＨ２２の相互の位置関係は、図６乃至図１０に示した第１孔ＣＨ２１と第２孔ＣＨ２２とを置換することで、いずれの配置例も適用できる。
また、第５絶縁膜１５は、第１孔ＣＨ２１の上部側面１４Ｕを覆わないように、共通電極ＣＥと第４絶縁膜１４の上面１４Ｔを覆うように形成することも可能である。
このような構成例においても、上記と同様の効果が得られる。加えて、本構成例は、有機絶縁膜である第４絶縁膜１４が第５絶縁膜１５から露出するものであるが、第２孔ＣＨ２２を形成する際に酸素を含まないプラズマガスを用いたドライエッチングを適用することにより、第５絶縁膜１５を貫通した後に露出する第４絶縁膜１４がプラズマガスによってほとんど削られることがなく、第１孔ＣＨ２１の不所望な拡大を抑制することができる。
また、このように第５絶縁膜１５が第１孔ＣＨ２１の下部側面１４Ｌを露出させることで製造工程中における第４絶縁膜１４に含有された水分の逃道となり歩留りを向上させることにもつながる。
図１２は、他の構成例を示す平面図である。なお、ここでは、第１基板ＳＵＢ１の主要部のみを図示して説明する。
走査線Ｇ１及びＧ２は、第２方向Ｙに沿って間隔をおいて配置され、それぞれ第１方向Ｘに沿って延出している。信号線Ｓ１乃至Ｓ４は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。図示した例では、画素ＰＸ１乃至ＰＸ３は、走査線Ｇ１及びＧ２と信号線Ｓ１乃至Ｓ４とが成すマス目の領域に相当し、それぞれ第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。一例では、画素ＰＸ１は緑色を表示する緑色画素であり、画素ＰＸ２は青色を表示する青色画素であり、画素ＰＸ３は赤色を表示する赤色画素である。画素ＰＸ１乃至ＰＸ３の各々は、画素電極ＰＥを備えている。
共通電極ＣＥは、図示を省略しているが、走査線Ｇ１及びＧ２、信号線Ｓ１乃至Ｓ４、及び、各画素電極ＰＥと重なる位置に配置されている。金属層ＭＬは、共通電極ＣＥに直接積層されている。金属層ＭＬは、例えば、第１部分ＭＬＡ及び第２部分ＭＬＢを備えている。第１部分ＭＬＡ及び第２部分ＭＬＢは互いに繋がっている。第１部分ＭＬＡは、画素ＰＸ１乃至ＰＸ３にそれぞれ配置され、画素電極ＰＥの一部と重なっている。第２部分ＭＬＢは、それぞれ第２方向Ｙに延出し、信号線Ｓ１、Ｓ２、Ｓ４と重なっている。なお、第２部分ＭＬＢは、図示した例の如く、青色の画素ＰＸ２と赤色の画素ＰＸ３との間には配置されない場合があり得る。金属層ＭＬは、例えば、モリブデン及びアルミニウムの積層体であり、光反射性を有する。第１部分ＭＬＡは、画素電極ＰＥと重なっており、画素ＰＸ１乃至ＰＸ３のそれぞれにおいて反射部を形成する。このため、表示パネルＰＮＬとしては、バックライトユニットからの光を選択的に透過することで画像を表示する透過型として構成されているが、表示パネルＰＮＬの外部から入射した光も選択的に反射することで画像表示に寄与させることができる。このため、周辺が明るい環境下で表示装置ＤＳＰを使用する場合において、バックライトユニットの輝度を増大しなくても、表示画像の視認性を向上することが可能となる。なお、第２部分ＭＬＢは、信号線Ｓに沿って延出し、共通電極ＣＥと同電位に設定されることにより、共通電極ＣＥの低抵抗化を促進することができる。また、第２部分ＭＬＢは、静電容量方式のタッチセンサを構成する電極として利用することもできる。
図１３は、図１２に示した第１基板ＳＵＢ１を含む表示パネルＰＮＬの第１方向Ｘに沿った断面図である。
第１基板ＳＵＢ１において、共通電極ＣＥは、第４絶縁膜１４の上に位置している。
金属層ＭＬは、共通電極ＣＥの上に位置している。図示した例では、金属層ＭＬは、共通電極ＣＥに直接積層されている。第５絶縁膜１５は、共通電極ＣＥ及び金属層ＭＬを覆っている。なお、金属層ＭＬは、第４絶縁膜１４の上に位置し、共通電極ＣＥによって覆われていても良い。また、反射型の表示パネルＰＮＬにおいては、共通電極ＣＥと金属層ＭＬとの積層体を金属層ＭＬ単体に置換しても良い。
図１４は、他の構成例を示す断面図である。なお、ここでは、非表示領域ＮＤＡにおける第１基板ＳＵＢ１の主要部のみを図示して説明する。
周辺配線Ｗは、例えば、所定の電位を供給するための給電配線、駆動回路やＩＣチップなどに接続された配線などに相当する。図示した周辺配線Ｗは、上記の信号線Ｓと同一層に位置し、第３絶縁膜１３の上に位置するとともに第４絶縁膜１４によって覆われている。周辺配線Ｗは、信号線Ｓと同一の積層体であり、図示した例では、導電層Ｌ３１乃至Ｌ３３を有する３層の積層体である。導電層Ｌ３１乃至Ｌ３３は、それぞれ図５に示した信号線Ｓの導電層Ｌ２１乃至Ｌ２３と同一材料によって形成されている。
金属層ＭＬは、コンタクトホールＣＨ３において周辺配線Ｗに接触している。金属層ＭＬは、例えば、周辺配線Ｗに所定の電位を誘電するための給電配線、駆動回路やＩＣチップなどに接続された配線、あるいは、互いに交差する方向に延出する配線のブリッジ部などに相当する。金属層ＭＬは、第５絶縁膜１５の上に位置している。
コンタクトホールＣＨ３は、第４絶縁膜１４に形成された第１孔ＣＨ３１と、第５絶縁膜１５に形成された第２孔ＣＨ３２とを備えている。第５絶縁膜１５は、第４絶縁膜１４を覆っており、第１孔ＣＨ３１の側面を覆うとともに周辺配線Ｗに接触している。周辺配線Ｗの中央部分は、コンタクトホールＣＨ３において、第２孔ＣＨ３２から露出している。図示した例では、第１孔ＣＨ３１は、第２孔ＣＨ３２よりも大きな径を有しているまた、第２孔ＣＨ３２は、第１孔ＣＨ３１の内側に位置している。
導電層Ｌ３１乃至Ｌ３３の膜厚は、それぞれ導電層Ｌ１１乃至Ｌ１３の膜厚と実質的に等しい。特に、金属層ＭＬと接触する位置での導電層Ｌ３３は、図５に示した導電層Ｌ２３と実質的に等しい膜厚を有している。
このような接続構造の主要な製造方法については、上記のスイッチング素子ＳＷと画素電極ＰＥとの接続構造で説明したのと同様である。すなわち、第４絶縁膜１４を形成する過程で周辺配線Ｗまで貫通した第１孔ＣＨ３１を形成する。その後、第５絶縁膜１５を形成した後に、この第５絶縁膜１５に周辺配線Ｗまで貫通した第２孔ＣＨ３２を形成する。第２孔ＣＨ２２を形成する際には、酸素を含まず、且つ、六フッ化硫黄（ＳＦ６）などの単一のプラズマガスを用いたドライエッチングで形成される。その後、コンタクトホールＣＨ３を介して周辺配線Ｗに接触した金属層ＭＬを形成する。
このような構成例によれば、上記の構成例と同様の効果が得られる。すなわち、第２孔ＣＨ３２を形成する際に単一プラズマガスを用いたドライエッチングを適用することにより、第５絶縁膜１５を貫通した後に露出する周辺配線Ｗ及び第４絶縁膜１４削れを抑制することができる。また、周辺配線Ｗを構成する導電層Ｌ３３の削れを抑制するための薄膜を設ける必要がなく、コンタクトホールＣＨ３における段差を緩和することができ、しかも、薄膜が介在することによる周辺配線Ｗと金属層ＭＬとの間の接触抵抗の増大を抑制することができる。
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な表示装置及びその製造方法を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＤＳＰ…表示装置 ＰＮＬ…表示パネル
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＬＣ…液晶層
ＳＷ…スイッチング素子 ＳＣ…半導体層
ＰＥ…画素電極 ＣＥ…共通電極 ＲＥ…（中継電極）金属部

Claims (12)

  1. 半導体層と、金属部と、共通電極と、画素電極と、前記半導体層と前記金属部との間に位置する第１層間絶縁膜と、前記金属部と前記共通電極との間に位置する第２層間絶縁膜と、前記共通電極と前記画素電極の間に位置する第３層間絶縁膜と、を備えた表示装置であって、
    前記金属部は、前記第１層間絶縁膜に形成された第１コンタクトホールを介して前記半導体層と接触し、
    前記画素電極は、前記第２層間絶縁膜及び前記第３層間絶縁膜に形成された第２コンタクトホールを介して前記金属部と接触し、
    前記金属部は、少なくとも第１導電層及び第２導電層を有する積層体であり、
    平面視において、前記第１コンタクトホールのエッジは、前記第２コンタクトホールのエッジと交差することなく前記第２コンタクトホール内に位置し、
    前記画素電極は、前記第１導電層と接触している、表示装置。
  2. 前記表示装置は、さらに前記半導体層に電気的に接続される信号線を備え、
    前記信号線は、少なくとも第３導電層及び第４導電層を有する積層体であり、
    前記第３導電層は、前記第１導電層と同一材料によって形成され、
    前記第４導電層は、前記第２導電層と同一材料によって形成され、
    前記第１導電層の厚さは、前記第３導電層の厚さと実質的に等しい、請求項１に記載の表示装置。
  3. 平面視において、前記第１コンタクトホールの中心は、前記第２コンタクトホールの中心と実質的に一致する、請求項２に記載の表示装置。
  4. 前記第２コンタクトホールは、前記第２層間絶縁膜に形成された第１孔と、前記第３層間絶縁膜に形成された第２孔とを備え、
    平面視において、前記第１孔の中心は、前記第２孔の中心と実質的に一致する、請求項３に記載の表示装置。
  5. 前記第２孔の径は、前記第１孔の径よりも小さく、前記第１コンタクトホールの径よりも大きい、請求項４に記載の表示装置。
  6. 前記第１孔の径は、前記第２孔の径よりも小さく、前記第１コンタクトホールの径よりも大きい、請求項４に記載の表示装置。
  7. 平面視において、前記第２コンタクトホールのエッジは、前記共通電極に形成された開口部のエッジと交差することなく前記開口部内に位置している、請求項１乃至６のいずれか１項に記載の表示装置。
  8. 平面視において、前記第１コンタクトホール及び前記第２コンタクトホールのそれぞれのエッジは、前記金属部のエッジと交差することなく前記金属部に重畳し、前記第２層間絶縁膜は前記金属部の全周のエッジを直接覆っている、請求項５に記載の表示装置。
  9. 前記第２孔は、酸素を含まないプラズマガスを用いたドライエッチングで形成される、請求項４に記載の表示装置。
  10. 前記プラズマガスは、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、フッ素（Ｆ２）のいずれかである、請求項９に記載の表示装置。
  11. 半導体層上に位置する第１層間絶縁膜に、前記半導体層まで貫通した第１コンタクトホールを形成し、
    前記第１層間絶縁膜上に少なくとも第１導電層及び第２導電層を有する積層体である金属部を形成し、前記第１コンタクトホールを介して前記金属部を前記半導体層に接触させ、
    前記金属部上に位置する第２層間絶縁膜に、前記金属部まで貫通した第２コンタクトホールの第１孔を形成し、
    前記第２層間絶縁膜上に位置する第３層間絶縁膜に、前記金属部まで貫通した第２コンタクトホールの第２孔を形成し、
    前記第３層間絶縁膜上に画素電極を形成し、前記第２コンタクトホールを介して前記画素電極を前記金属部の前記第１導電層に接触させる、表示装置の製造方法であって、
    平面視において、前記第１コンタクトホールのエッジは、前記第２コンタクトホールのエッジと交差することなく前記第２コンタクトホール内に位置し、
    前記第２孔は、酸素を含まないプラズマガスを用いたドライエッチングで形成される、表示装置の製造方法。
  12. 前記プラズマガスは、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、フッ素（Ｆ２）のいずれかである、請求項１１に記載の表示装置の製造方法。
JP2016079782A 2016-04-12 2016-04-12 表示装置及びその製造方法 Pending JP2017191183A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016079782A JP2017191183A (ja) 2016-04-12 2016-04-12 表示装置及びその製造方法
US15/478,588 US10261373B2 (en) 2016-04-12 2017-04-04 Display device and method of manufacturing the same
CN201710235828.9A CN107290906A (zh) 2016-04-12 2017-04-12 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016079782A JP2017191183A (ja) 2016-04-12 2016-04-12 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017191183A true JP2017191183A (ja) 2017-10-19

Family

ID=59998782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016079782A Pending JP2017191183A (ja) 2016-04-12 2016-04-12 表示装置及びその製造方法

Country Status (3)

Country Link
US (1) US10261373B2 (ja)
JP (1) JP2017191183A (ja)
CN (1) CN107290906A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019139357A (ja) * 2018-02-07 2019-08-22 株式会社ジャパンディスプレイ 表示装置
JP2019144315A (ja) * 2018-02-16 2019-08-29 株式会社ジャパンディスプレイ 表示装置
WO2019167490A1 (ja) * 2018-03-02 2019-09-06 株式会社ジャパンディスプレイ 表示装置
JP2020112599A (ja) * 2019-01-08 2020-07-27 株式会社ジャパンディスプレイ 表示装置
WO2022153665A1 (ja) * 2021-01-12 2022-07-21 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275357A (zh) * 2019-06-25 2019-09-24 武汉华星光电技术有限公司 像素电极、阵列基板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
WO2005041280A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4802896B2 (ja) * 2005-09-09 2011-10-26 セイコーエプソン株式会社 電気光学装置の製造方法
US7294579B1 (en) * 2006-05-18 2007-11-13 Chunghwa Picture Tubes, Ltd. Method for forming contact opening
JP5170985B2 (ja) 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4818839B2 (ja) * 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI484271B (zh) * 2012-08-09 2015-05-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
JP6138501B2 (ja) 2013-01-31 2017-05-31 株式会社ジャパンディスプレイ 液晶表示装置の製造方法および液晶表示装置
CN104280916A (zh) * 2013-07-03 2015-01-14 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
JP2015076487A (ja) 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
CN103676354B (zh) * 2013-12-06 2016-03-23 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置
JP2017041536A (ja) * 2015-08-20 2017-02-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US9954003B2 (en) * 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019139357A (ja) * 2018-02-07 2019-08-22 株式会社ジャパンディスプレイ 表示装置
JP2019144315A (ja) * 2018-02-16 2019-08-29 株式会社ジャパンディスプレイ 表示装置
JP7077053B2 (ja) 2018-02-16 2022-05-30 株式会社ジャパンディスプレイ 表示装置
US20230280624A1 (en) * 2018-03-02 2023-09-07 Japan Display Inc. Array substrate and liquid crystal display device
WO2019167490A1 (ja) * 2018-03-02 2019-09-06 株式会社ジャパンディスプレイ 表示装置
JP2019152744A (ja) * 2018-03-02 2019-09-12 株式会社ジャパンディスプレイ 表示装置
US20200387038A1 (en) * 2018-03-02 2020-12-10 Japan Display Inc. Array substrate and liquid crystal display device
JP7019459B2 (ja) 2018-03-02 2022-02-15 株式会社ジャパンディスプレイ 表示装置
US11899326B2 (en) * 2018-03-02 2024-02-13 Japan Display Inc. Array substrate and liquid crystal display device
US11754898B2 (en) * 2018-03-02 2023-09-12 Japan Display Inc. Array substrate and liquid crystal display device
US11573469B2 (en) * 2018-03-02 2023-02-07 Japan Display Inc. Array substrate and liquid crystal display device
US20230124202A1 (en) * 2018-03-02 2023-04-20 Japan Display Inc. Array substrate and liquid crystal display device
JP2020112599A (ja) * 2019-01-08 2020-07-27 株式会社ジャパンディスプレイ 表示装置
JP7166935B2 (ja) 2019-01-08 2022-11-08 株式会社ジャパンディスプレイ 表示装置
WO2022153665A1 (ja) * 2021-01-12 2022-07-21 株式会社ジャパンディスプレイ 表示装置
JP7472323B2 (ja) 2021-01-12 2024-04-22 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20170293191A1 (en) 2017-10-12
CN107290906A (zh) 2017-10-24
US10261373B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP2017191183A (ja) 表示装置及びその製造方法
JP6779709B2 (ja) 表示装置
JP6980498B2 (ja) 表示装置
US11397356B2 (en) Display device
JP2018180087A (ja) 表示装置
WO2019187566A1 (ja) 表示装置
JP6968710B2 (ja) 表示装置
JP6656907B2 (ja) 液晶表示装置
US10921667B2 (en) Display device
JP7062490B2 (ja) 表示装置
US11698561B2 (en) Display device
JP6740108B2 (ja) 表示装置
JP7132032B2 (ja) 表示装置
JP2017151246A (ja) 表示装置
JP7391736B2 (ja) 表示装置及び半導体基板
JP2019184695A (ja) 表示装置
JP6965412B2 (ja) 表示装置
US11640090B2 (en) Display device
JP7030578B2 (ja) 表示装置
JP2018106056A (ja) カラーフィルタ基板及び表示装置
JP2020013027A (ja) 表示装置
JP2019152719A (ja) 表示装置