JP7019459B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7019459B2 JP7019459B2 JP2018037618A JP2018037618A JP7019459B2 JP 7019459 B2 JP7019459 B2 JP 7019459B2 JP 2018037618 A JP2018037618 A JP 2018037618A JP 2018037618 A JP2018037618 A JP 2018037618A JP 7019459 B2 JP7019459 B2 JP 7019459B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- pedestal
- signal line
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 87
- 239000004065 semiconductor Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 46
- 230000000149 penetrating effect Effects 0.000 claims description 19
- 239000004973 liquid crystal related substance Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 254
- 238000004519 manufacturing process Methods 0.000 description 34
- 239000000463 material Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Liquid Crystal (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明の実施形態は、表示装置に関する。
表示装置は、映像信号が供給される信号線と、画素に配置された画素電極と、信号線と画素電極の間に介在するスイッチング素子とを備えている。スイッチング素子は、信号線および画素電極の各々と電気的に接続された半導体層を備えている。
画素電極は、例えばITO(インジウム・ティン・オキサイド)のような透明導電材料で形成されることがある。この場合、半導体層と透明導電材料の密着性が低いために、半導体層と画素電極とを直接接続することが困難である。そこで、従来の表示装置においては、信号線と同じ材料で同時にパターニングすることにより形成された金属製の台座を半導体層と画素電極の間に介在させ、両者を間接的に接続させている。
近年、表示装置の高精細化や動画表示能の改善に関する要求が増大している。動画表示能は、例えば駆動周波数を高めることで改善されるが、この場合には映像信号の遅延を防ぐために信号線を十分に厚くする必要がある。そうすると、信号線と台座の元となる層を微細にパターニングしなければならないが、これには製造技術上の困難が伴う。したがって、表示装置を十分に高精細化することができない。
そこで、本開示は、高精細化が可能な表示装置を提供することを目的の一つとする。
一実施形態に係る表示装置は、半導体層と、前記半導体層に対向し、走査信号が供給される走査線と、前記半導体層の上方に設けられた第1絶縁層と、前記第1絶縁層を貫通する第1コンタクトホールを通じて前記半導体層と電気的に接続され、映像信号が供給される信号線と、前記第1絶縁層を貫通する第2コンタクトホールを通じて前記半導体層と接触する台座と、前記台座の上方に設けられた第2絶縁層と、前記第2絶縁層を貫通する第3コンタクトホールを通じて前記台座と接続された画素電極と、を備えている。さらに、前記信号線と前記台座とは、互いに異なる層に設けられている。
いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
各実施形態においては、表示装置の一例として、透過型の液晶表示装置を開示する。この液晶表示装置は、例えば、Virtual Reality(VR)ビュアー、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、デジタルカメラ用モニタ等の種々の装置に用いることができる。
なお、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。例えば、各実施形態にて開示する構成の少なくとも一部は、反射型の液晶表示装置、有機エレクトロルミネッセンス素子を備える自発光型の表示装置、電気泳動素子を有する電子ペーパ型の表示装置、Micro Electro Mechanical System(MEMS)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置等にも適用可能である。
[第1実施形態]
図1は、第1実施形態に係る液晶表示装置DSP(以下、表示装置DSPと呼ぶ)の外観の一例を示す斜視図である。以下の説明においては、図示したように第1方向X、第2方向Yおよび第3方向Zを定義する。第1方向X、第2方向Yおよび第3方向Zは、例えば互いに垂直に交わる方向であるが、垂直以外の角度で交わってもよい。第3方向Zの矢印が示す方向を上または上方と呼び、その反対方向を下または下方と呼ぶことがある。
図1は、第1実施形態に係る液晶表示装置DSP(以下、表示装置DSPと呼ぶ)の外観の一例を示す斜視図である。以下の説明においては、図示したように第1方向X、第2方向Yおよび第3方向Zを定義する。第1方向X、第2方向Yおよび第3方向Zは、例えば互いに垂直に交わる方向であるが、垂直以外の角度で交わってもよい。第3方向Zの矢印が示す方向を上または上方と呼び、その反対方向を下または下方と呼ぶことがある。
表示装置DSPは、表示パネルPNLと、照明装置BLと、第1偏光板PL1とを備えている。これら表示パネルPNL、照明装置BLおよび第1偏光板PL1は、第3方向Zに積層されている。なお、表示パネルPNLおよび照明装置BLの間には、後述する第2偏光板PL2が配置されている。
表示パネルPNLは、第1基板SU1と、第2基板SU2と、第1基板SU1および第2基板SU2の間に配置された液晶層(後述する液晶層LC)とを備えている。第1基板SU1は、接続部CNを備えている。接続部CNは、フレキシブル回路基板やICチップなどの信号供給源を接続するための端子を含む。
例えば、照明装置BLは、第1基板SU1と対向する導光板と、この導光板の端部に沿って配置された複数の発光ダイオード(LED)などの光源と、導光板と表示パネルPNLの間に配置されたプリズムシートや拡散シートなどの光学シートとを備えている。ただし、照明装置BLの構成はこの例に限定されない。
図2は、第1基板SU1の一例を概略的に示す斜視図である。第1基板SU1は、表示領域DAと、表示領域DAの外側に配置された一対の駆動回路PCとを備えている。表示領域DAは、第1方向Xおよび第2方向Yに配列された多数の画素PXを含む。画素PXは、例えば赤、緑、青を表示する複数の副画素SPを含む。画素PXは、白などの他の色を表示する副画素SPを含んでもよい。駆動回路PCは、副画素SPを駆動するための信号(後述の走査信号)を供給する。
図3は、副画素SPの一例を概略的に示す平面図である。第1基板SU1は、複数の走査線Gと、複数の信号線Sとを備えている。複数の走査線Gは、第1方向Xに延びるとともに第2方向Yに並んでいる。複数の信号線Sは、第2方向Yに延びるとともに第1方向Xに並んでいる。
この図の例においては、隣り合う2本の走査線Gと、隣り合う2本の信号線Sとで区画された領域が1つの副画素SPに相当する。第1基板SU1は、各副画素SPに対して設けられた画素電極EL1と、スイッチング素子SWと、台座MBとを備えている。図示した例において、画素電極EL1は線状に延びる形状であるが、このような線状に延びる形状あるいはスリットを複数含んだ櫛歯状であってもよい。
スイッチング素子SWは、半導体層SCを含む。半導体層SCは、例えばポリシリコンで形成することができるが、この例に限定されない。半導体層SCは、屈曲しながら延びて走査線Gと1回交差している。半導体層SCは、走査線Gと2回交差してもよい。
台座MBは、画素電極EL1および半導体層SCと平面視において重畳している。図示した例において、台座MBは矩形状であるが、この例に限定されない。
信号線Sは、第1コンタクトホールCH1を通じて半導体層SCと電気的に接続されている。台座MBは、第2コンタクトホールCH2を通じて半導体層SCと電気的に接続されている。画素電極EL1は、第3コンタクトホールCH3を通じて台座MBと電気的に接続されている。
図4は、図3におけるIV-IV線に沿う表示パネルPNLの概略的な断面図である。図5は、図3におけるV-V線に沿う表示パネルPNLの概略的な断面図である。図4および図5に示すように、第1基板SU1は、第1基材B1と、アンダーコート層UC1,UC2と、絶縁層IL1~IL6と、配向膜AL1と、遮光層LSと、半導体層SCと、走査線Gと、信号線Sと、画素電極EL1と、共通電極EL2とを備えている。
遮光層LSは、第1基材B1の上面に設けられている。アンダーコート層UC1は、遮光層LSおよび第1基材B1の上面を覆っている。アンダーコート層UC2は、アンダーコート層UC1を覆っている。半導体層SCは、アンダーコート層UC2の上に設けられ、走査線Gと対向している。さらに、半導体層SCの走査線Gと対向する領域は、遮光層LSと対向している。絶縁層IL1は、半導体層SCおよびアンダーコート層UC2を覆っている。走査線Gは、絶縁層IL1の上に設けられている。絶縁層IL2は、走査線Gおよび絶縁層IL1を覆っている。絶縁層IL3は、絶縁層IL2を覆っている。
信号線Sは、絶縁層IL3の上に設けられている。絶縁層IL4は、信号線Sおよび絶縁層IL3を覆っている。台座MBは、絶縁層IL4の上に設けられている。絶縁層IL5は、台座MBおよび絶縁層IL4を覆っている。共通電極EL2は、絶縁層IL5の上に設けられており、複数の副画素SPにわたって延在している。絶縁層IL6は、共通電極EL2および絶縁層IL5を覆っている。画素電極EL1は、絶縁層IL6の上に設けられている。配向膜AL1は、画素電極EL1および絶縁層IL6を覆っている。
図4および図5に示すように、第2基板SU2は、第2基材B2と、ブラックマトリクスBM(遮光層)と、カラーフィルタ層CFと、オーバーコート層OCと、配向膜AL2とを備えている。ブラックマトリクスBMは、第2基材B2の下面に設けられ、走査線Gおよび信号線Sと対向している。カラーフィルタ層CFは、ブラックマトリクスBMおよび第2基材B2の下面を覆っている。カラーフィルタ層CFは、副画素SPに対応した色の複数のカラーフィルタを備えている。ブラックマトリクスBMは、カラーフィルタ層CFの下方に設けられてもよい。オーバーコート層OCは、カラーフィルタ層CFを覆っている。配向膜AL2は、オーバーコート層OCを覆っている。
配向膜AL1と配向膜AL2の間に上述の液晶層LCが配置されている。液晶層LCは、正または負の誘電率異方性を有している。第1偏光板PL1は、第2基材B2の上面に配置されている。第2偏光板PL2は、第1基材B1の下面に配置されている。第1偏光板PL1と第2偏光板PL2の吸収軸は、互いに直交している。
第1基材B1および第2基材B2は、例えば厚さが0.2mm程度のホウケイサンガラス製とすることができるが、ポリイミドのような樹脂製であってもよい。配向膜AL1,AL2は、例えば光配向処理が施されたポリイミド膜であるが、ラビング配向処理が施されたポリイミド膜であってもよい。アンダーコート層UC1は例えば酸化珪素膜であり、アンダーコート層UC2は例えば窒化珪素膜である。絶縁層IL1,IL2は、例えば酸化珪素膜である。絶縁層IL3,IL4,IL6は、例えば窒化珪素膜である。絶縁層IL5は、例えばポジ型の有機絶縁膜である。オーバーコート層OCは、例えば非感光性の有機膜である。カラーフィルタ層CFに含まれる各色のカラーフィルタは、例えば各色の顔料を含むネガ型のレジストである。ブラックマトリクスBMは、例えば黒色顔料を含むネガ型のレジストである。
画素電極EL1および共通電極EL2は、例えばITO(インジウム・ティン・オキサイド)のような透明導電材料で形成することができる。走査線Gおよび遮光層LSは、例えばモリブデンタングステン合金製である。半導体層SCは、例えばアモルファスシリコンをレーザーアニール法で多結晶化したポリシリコンである。
信号線Sは、例えばチタン、アルミニウム、チタンを順に積層した3層構造である。台座MBは、例えばチタン製の単層構造であるが、多層構造であってもよい。台座MBの厚さは、信号線Sの厚さよりも小さい。一例として、台座MBの厚さは、信号線Sの厚さの半分以下である。また、一例として、台座MBの厚さは、0.1μm以上かつ0.2μm以下である。図4においては、信号線Sの厚さが走査線Gの厚さよりも大きいが、この例に限られない。
なお、以上例示した第1基板SU1および第2基板SU2の各要素の材料に限定されることなく、各要素は種々の材料で形成することができる。
第1コンタクトホールCH1は、絶縁層IL1~IL3を貫通している。第2コンタクトホールCH2は、絶縁層IL1~IL4を貫通している。第3コンタクトホールCH3は、絶縁層IL5,IL6を貫通している。信号線Sは、第1コンタクトホールCH1を通じて半導体層SCに接触している。台座MBは、第2コンタクトホールCH2を通じて半導体層SCに接触している。画素電極EL1は、第3コンタクトホールCH3を通じて台座MBに接触している。
このように、本実施形態においては、信号線Sが第1絶縁層(絶縁層IL1~IL3)を貫通する第1コンタクトホールCH1を通じて半導体層SCと電気的に接続され、台座MBが上記第1絶縁層を貫通する第2コンタクトホールCH2を通じて半導体層SCと電気的に接続され、画素電極EL1が第2絶縁層(絶縁層IL5,IL6)を貫通する第3コンタクトホールCH3を通じて台座MBと電気的に接続されている。さらに、第1基板SU1は、上記第1絶縁層と上記第2絶縁層の間に設けられた第3絶縁層(絶縁層IL4)を備えており、第2コンタクトホールCH2は上記第1絶縁層に加えて上記第3絶縁層を貫通している。信号線Sは、少なくとも一部(第1コンタクトホールCH1の外の部分)が上記第1絶縁層と上記第3絶縁層の間に位置し、台座MBは少なくとも一部(第2コンタクトホールCH2の外の部分)が上記第3絶縁層と上記第2絶縁層の間に位置している。すなわち、本実施形態においては、信号線Sと台座MBが互いに異なる層に設けられている。
ITO等の透明導電材料は半導体層SCとの密着性が低いため、画素電極EL1と半導体層SCを直接接続する構造であると導通不良が生じ得る。これに対し、本実施形態では画素電極EL1と半導体層SCの間に金属製の台座MBが介在している。画素電極EL1と台座MBの密着性、および、台座MBと半導体層SCの密着性はいずれも良好であるため、上記導通不良を抑制することができる。
共通電極EL2には、共通電圧が印加される。走査線Gに走査信号が供給され、信号線Sに映像信号が供給されると、この映像信号が半導体層SCおよび台座MBを介して画素電極EL1に印加される。図5に示すように、画素電極EL1と共通電極EL2の間の電位差に基づいてフリンジ電界EFが生じる。このフリンジ電界EFが液晶層LCに作用し、液晶層LCに含まれる液晶分子を初期配向方向から回転させる。表示装置DSPは、フリンジ電界EFが作用した副画素SPが明表示となるノーマリブラックモードであってもよいし、フリンジ電界EFが作用した副画素SPが暗表示となるノーマリホワイトモードであってもよい。
表示パネルPNLの構造は、図4および図5に示した例に限られない。例えば、画素電極EL1と共通電極EL2が同じ層に配置されてもよいし、液晶層LCと画素電極EL1の間に共通電極EL2が配置されてもよい。また、表示パネルPNLは、フリンジ電界EFではなく、第3方向Zと平行な縦電界を利用するモードであってもよい。この場合において、共通電極EL2は、第2基板SU2に配置される。その他にも、種々のモードを表示パネルPNLに適用できる。
ここで、第1基板SU1の製造プロセスの一例について説明する。図6A~図6Fは、第1基板SU1の製造プロセスを示す概略的な断面図である。図6Aにおいては、第1基材B1にアンダーコート層UC1,UC2、絶縁層IL1~IL3、遮光層LS、半導体層SCおよび走査線Gが形成されている。
図6Bにおいては、絶縁層IL1~IL3を貫通する第1コンタクトホールCH1が形成されている。この状態においては、半導体層SCの一部が第1コンタクトホールCH1を通じて露出する。図6Cにおいては、第1コンタクトホールCH1を通過するように信号線Sが形成されている。これにより、信号線Sは、第1コンタクトホールCH1を通じて半導体層SCに接触する。
図6Dにおいては、信号線Sおよび絶縁層IL3を覆う絶縁層IL4が形成されている。図6Eにおいては、絶縁層IL1~IL4を貫通する第2コンタクトホールCH2が形成されている。この状態においては、半導体層SCの一部が第2コンタクトホールCH2を通じて露出する。
図6Fにおいては、第2コンタクトホールCH2を覆うように台座MBが形成されている。台座MBは、第2コンタクトホールCH2を通じて半導体層SCに接触する。その後、絶縁層IL5、共通電極EL2、絶縁層IL6、画素電極EL1および配向膜AL1が順に形成され、図4に示した第1基板SU1が完成する。
このように、本実施形態においては、半導体層SCを含むスイッチング素子SWのソース電極およびドレイン電極としてそれぞれ機能する信号線Sと台座MBが、異なる製造プロセスで、異なる層に、異なる材料で形成される。
ここで、本実施形態の効果について以下に説明する。図7は、本実施形態との比較例に係る表示パネルXPNLの概略的な断面図である。表示パネルXPNLは、台座MBが信号線Sと同じ層に設けられており、かつ絶縁層IL4を備えていない点で図4に示した本実施形態に係る表示パネルPNLと相違する。台座MBは、信号線Sと同じ製造プロセスで同じ材料により形成されている。したがって、表示パネルXPNLにおいては、台座MBの厚さが信号線Sの厚さと同じである。
図8は、表示パネルXPNLが備える信号線S、台座MB、第1コンタクトホールCH1および第2コンタクトホールCH2の概略的な平面図である。高精細な副画素SPを実現するためには、隣り合う信号線Sの間の距離D1を小さくする必要がある。しかしながら、この比較例においては、信号線Sと台座MBが同じ層に形成されているため、信号線Sと台座MBの短絡を防ぐために両者の間に十分な距離D2を確保しなければならない。この距離D2を極小さくして副画素SPを高精細化する場合には、極めて高い加工精度が必要となり、精細度の向上には限界がある。
さらに、信号線Sにおける信号遅延を防ぐためには、信号線Sの厚さを大きくする必要がある。特に、VRビュアーのような電子機器においては、駆動周波数を上げて動画表示能を高めることがあり、この場合には信号遅延の抑制に対する要求が大きい。比較例においては、信号線Sの厚さを大きくすると台座MBの厚さも大きくなり、これらの加工精度の向上がより困難である。
図9は、本実施形態に係る表示パネルPNLが備える信号線S、台座MB、第1コンタクトホールCH1および第2コンタクトホールCH2の概略的な平面図である。本実施形態においては、信号線Sと台座MBが異なる層に形成されているため、距離D2を小さくしても両者が短絡することはない。また、信号線Sの厚さを大きくする場合であっても、比較例ほど高い加工精度は要求されない。
本実施形態の場合は、隣り合う信号線Sの間の距離D1と、隣り合う台座MBの間の距離D3とが副画素SPの精細度を決定する要因となる。一例として、第2コンタクトホールCH2の直径を2.0μmとし、台座MBの第1方向Xにおける幅を第2コンタクトホールCH2の全体を覆うことができるように3.0μmとする。さらに、信号線Sの第1方向Xにおける幅を1.5μmとし、距離D2を1.5μmと極小さい値にすると、副画素SPの第1方向Xにおける幅は7.5μmになる。これは、1100ppi以上の高い精細度に相当する。
このように、本実施形態においては、台座MBを信号線Sと異なる層に形成したことで、副画素SPを高精細化することができる。さらに、信号線Sを厚くしてもこの高精細化の効果を得ることができるので、信号線Sにおける信号遅延も抑制することが可能である。さらに、台座MBが信号線Sよりも薄いために、台座MBに起因した凹凸が生じにくい。
[第2実施形態]
第2実施形態について以下に説明する。特に言及しない構成に対しては、第1実施形態と同様の構成を適用できる。
第2実施形態について以下に説明する。特に言及しない構成に対しては、第1実施形態と同様の構成を適用できる。
図10は、本実施形態に係る表示装置DSPが備える表示パネルPNLの概略的な断面図である。図10に示す表示パネルPNLは、配線接続層SEおよび絶縁層IL7(第4絶縁層)をさらに備え、かつ絶縁層IL4を備えていない点で、図4に示す表示パネルPNLと異なる。
例えば、配線接続層SEは、台座MBと同じ層に、台座MBと同じ材料で形成することができる。配線接続層SEは、例えばチタン製の単層構造であるが、この例に限られない。配線接続層SEは、第1コンタクトホールCH1を覆っており、第1コンタクトホールCH1を通じて半導体層SCと電気的に接続されている。
配線接続層SEおよび台座MBの厚さは、信号線Sの厚さよりも小さい。一例として、配線接続層SEおよび台座MBの厚さは、信号線Sの厚さの半分以下である。また、一例として、配線接続層SEおよび台座MBの厚さは、0.1μm以上かつ0.2μm以下である。
絶縁層IL7は、絶縁層IL3,IL5の間に設けられており、台座MBおよび絶縁層IL3を覆っている。絶縁層IL7は、配線接続層SEの一部も覆っている。第1コンタクトホールCH1は、絶縁層IL2,IL3に加え、絶縁層IL7を貫通している。信号線Sは、絶縁層IL7の上に設けられ、第1コンタクトホールCH1において配線接続層SEに接触している。このように、信号線Sと半導体層SCは、第1コンタクトホールCH1を通じて、かつ配線接続層SEを介して電気的に接続される。
第3コンタクトホールCH3は、絶縁層IL5に加え、絶縁層IL7を貫通している。画素電極EL1は、第3コンタクトホールCH3を通じて台座MBと電気的に接続されている。
ここで、本実施形態における第1基板SU1の製造プロセスの一例について説明する。図11A~図11Fは、第1基板SU1の製造プロセスを示す概略的な断面図である。図12A~図12Cは、第1基板SU1の製造プロセスを示す概略的な平面図である。
図11Aにおいては、第1基材B1にアンダーコート層UC1,UC2、絶縁層IL1~IL3、遮光層LS、半導体層SCおよび走査線Gが形成されている。図11Bにおいては、絶縁層IL1~IL3を貫通する第1コンタクトホールCH1および第2コンタクトホールCH2が形成されている。これら第1コンタクトホールCH1および第2コンタクトホールCH2は、同じプロセスで同時に形成することができる。
図11Cにおいては、例えば絶縁層IL3の上に全体的に形成されたチタン膜をパターニングすることにより、配線接続層SEと台座MBが形成されている。配線接続層SEは第1コンタクトホールCH1を通じて半導体層SCに接触し、台座MBは第2コンタクトホールCH2を通じて半導体層SCに接触する。例えば、図12Aに示すように、配線接続層SEと台座MBは、第2方向Yにおける位置がずれている。配線接続層SEの面積は台座MBの面積より小さいが、この例に限られない。
図11Dにおいては、絶縁層IL3、配線接続層SEおよび台座MBを覆う絶縁層IL7が形成されている。図11Eにおいては、配線接続層SEの上方で絶縁層IL7を開口させることにより、絶縁層IL1~IL3,IL7を貫通する第1コンタクトホールCH1が完成し、かつ信号線Sが形成されている。図12Bに示すように、信号線Sは、配線接続層SEを通過するように形成されている。
図11Fにおいては、絶縁層IL7および信号線Sの上方に絶縁層IL5、共通電極EL2および絶縁層IL6が順に形成され、かつ絶縁層IL5~IL7を貫通する第3コンタクトホールCH3が形成されている。その後、図12Cに示すように画素電極EL1を形成し、さらに配向膜AL1を形成することで、図10に示した第1基板SU1が完成する。
配線接続層SEおよび台座MBは、いずれも図12A~12Cに示すように島状であり、かつ第2方向Yにおける位置がずれている。したがって、第1方向Xに隣り合う台座MBの間の距離D3(図12C参照)、および、第1方向Xに隣り合う配線接続層SEの間の距離D4(同じく図12C参照)を小さくしても、配線接続層SEと台座MBが短絡することはない。
さらに、本実施形態においては、第1コンタクトホールCH1と第2コンタクトホールCH2とを同時に形成するので、両者を別々のプロセスで形成する場合に比べて、両者の位置精度を向上できる。これにより、高精細な副画素SPの設計が容易となる。
一例として、第1コンタクトホールCH1および第2コンタクトホールCH2の直径を2.0μmとする。さらに、配線接続層SEの第1方向Xにおける幅を第1コンタクトホールCH1の全体を覆うことができるように3.0μmとし、台座MBの第1方向Xにおける幅を第2コンタクトホールCH2の全体を覆うことができるように3.0μmとする。距離D3,D4をいずれも3.0μmとすれば、配線接続層SEの繰り返し周期および台座MBの繰り返し周期は、いずれも6.0μmとなる。この場合、副画素SPの第1方向Xにおける幅は、6.0μmになる。これは、1400ppi以上の高い精細度に相当する。
なお、配線接続層SEおよび台座MBの第1方向Xにおける幅は、上記した例に限られず、例えば2.0μm以上かつ3.0μm以下の範囲で適宜に定め得る。
[第3実施形態]
第3実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
第3実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
図13は、本実施形態に係る表示装置DSPが備える表示パネルPNLの概略的な断面図である。図13に示す表示パネルPNLは、信号線Sが絶縁層IL3に設けられた溝GRに形成され、かつ薄くなっている点で、図4に示す表示パネルPNLと異なる。
第1コンタクトホールCH1は、溝GRの底面から半導体層SCの上面にわたって設けられている。信号線Sは、銅または銅を含む合金で形成されており、単層構造である。例えば、第1コンタクトホールCH1の位置を除き、信号線Sの上面は、溝GRの周囲における絶縁層IL3の上面と繋がる平面である。ただし、信号線Sの上面は、溝GRの周囲における絶縁層IL3の上面より上方に位置してもよいし、絶縁層IL3の上面より下方に位置してもよい。図13においては、信号線Sの厚さが台座MBの厚さよりも僅かに大きいが、信号線Sの厚さが台座MBの厚さ以下であってもよい。
ここで、本実施形態における第1基板SU1の製造プロセスの一例について説明する。図14A~図14Hは、第1基板SU1の製造プロセスを示す概略的な断面図である。図14Aにおいては、第1基材B1にアンダーコート層UC1,UC2、絶縁層IL1~IL3、遮光層LS、半導体層SCおよび走査線Gが形成されている。
図14Bにおいては、絶縁層IL3の上面に溝GRが形成されている。溝GRは、信号線Sと同様の平面形状を有している。このような溝GRは、例えばハーフトーンマスクを利用したパターニングにより、絶縁層IL3の厚さを部分的に小さくすることで形成できる。
図14Cにおいては、溝GRと重畳する位置に第1コンタクトホールCH1が形成されている。図14Dにおいては、絶縁層IL3の上および第1コンタクトホールCH1の内部に連続的な銅膜SXが形成されている。
図14Eにおいては、溝GRの外の銅膜SXを例えば機械的に削り取ることで、信号線Sが形成されている。このように、本実施形態においては、信号線Sをダマシン法により形成しているが、他の方法で信号線Sを形成してもよい。
図14Fにおいては、信号線Sおよび絶縁層IL3を覆う絶縁層IL4が形成されている。図14Gにおいては、絶縁層IL1~IL4を貫通する第2コンタクトホールCH2が形成されている。図14Hにおいては、第2コンタクトホールCH2を覆うように台座MBが形成されている。台座MBは、第2コンタクトホールCH2を通じて半導体層SCに接触する。その後、絶縁層IL5、共通電極EL2、絶縁層IL6、画素電極EL1および配向膜AL1が順に形成され、図13に示した第1基板SU1が完成する。
銅は、アルミニウムに比べて抵抗が6割程度である。さらに、銅は、熱的に安定しているため、上下にチタン膜を形成する必要がない。したがって、本実施形態においては、信号線Sの厚さを上述の各実施形態に比べて半分以下にしたとしても、上述の信号遅延を好適に抑制できる。
図13に示したように信号線Sを溝GRに形成した場合、信号線Sの上方における絶縁層IL4の凹凸が抑制される。例えば図4に示した例においては、信号線Sの上方で絶縁層IL4が突出している。この場合、台座MBは、第1方向Xに隣り合う信号線Sに起因した突出部分の間に配置されることになる。一方で、図13に示したように信号線Sの上方で絶縁層IL4が平坦であれば、信号線Sと台座MBをより近接して配置することができ、副画素SPをより高精細化することが可能となる。
[第4実施形態]
第4実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
第4実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
図15は、本実施形態に係る表示装置DSPが備える表示パネルPNLの概略的な断面図である。本実施形態に係る表示装置DSPは、基本的な構成は図10の例と同様であるが、信号線Sを銅または銅を含む合金にて形成している。
上述の通り銅は低抵抗であるため、本実施形態における信号線Sは図10の例と比べて厚さが小さい。図15においては、信号線Sの厚さが配線接続層SEおよび台座MBの厚さよりも僅かに大きいが、信号線Sの厚さが配線接続層SEおよび台座MBの厚さ以下であってもよい。
第1基板SU1の製造プロセスは、図11A~11Fを用いて説明したものと同様である。本実施形態では、第1コンタクトホールCH1と第2コンタクトホールCH2を同時に形成する。したがって、ダマシン法のための溝を設けようとすると、第1コンタクトホールCH1が過度にエッチングされてしまう。溝と第1コンタクトホールCH1の形成順を逆にしても同様である。そこで、信号線Sは、例えばウェットエッチングにより形成することができる。
本実施形態の構成であっても、信号線Sの厚さを低減できる。したがって、第3実施形態と同様に信号線Sと台座MBをより近接して配置し、副画素SPを高精細化することが可能となる。
[第5実施形態]
第5実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
第5実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
図16は、本実施形態に係る表示装置DSPが備える表示パネルPNLの概略的な断面図である。図17は、図16とは異なる位置における表示パネルPNLの概略的な断面図である。図16および図17に示す表示パネルPNLは、絶縁層IL8(第5絶縁層)と、電極接続層ECとをさらに備える点で、図4および図5に示す表示パネルPNLと異なる。
絶縁層IL8は、絶縁層IL4,IL5の間に設けられており、台座MBおよび絶縁層IL4を覆っている。絶縁層IL8は、例えばポジ型の有機絶縁膜であるが、この例に限られない。電極接続層ECは、絶縁層IL8の上に設けられ、絶縁層IL8を貫通する第4コンタクトホールCH4を通じて台座MBと電気的に接続されている。電極接続層ECおよび絶縁層IL8は、絶縁層IL5で覆われている。画素電極EL1は、第3コンタクトホールCH3を通じて電極接続層ECと電気的に接続されている。電極接続層ECは、例えばITOなどの透明導電材料で形成することができる。
一般に、絶縁層を貫通するコンタクトホールは、絶縁層が厚いほど頂部と底部の寸法差が大きくなる。したがって、絶縁層が厚い場合、十分なコンタクトホールの底部面積を確保しようとすると、頂部面積も増大する。つまりは、絶縁層を薄くすることでコンタクトホールの頂部面積を小さくでき、高精細化に有利である。
図16に示した構造においては、共通電極EL2と台座MBの間が2つの絶縁層IL5,IL8に分割されている。そして、これら2つの絶縁層IL5,IL8をそれぞれ貫通する2つのコンタクトホールCH3,CH4を通じて、画素電極EL1と台座MBが接続されている。例えば上述の各実施形態における絶縁層IL5の厚さが、本実施形態における絶縁層IL5,IL6の合計の厚さと同程度である場合、本実施形態の構造であれば絶縁層IL5の厚さが低減している分だけ第3コンタクトホールCH3を小さくできる。
第3コンタクトホールCH3は、液晶層LCに近いため、その形状に応じて配向膜AL1に凹凸が生じ、配向膜AL1の膜厚が不安定となる。本実施形態においては、第3コンタクトホールCH3を小さくできるので、配向膜AL1に生じる凹凸を抑制することができ、配向膜AL1の膜厚も安定する。これにより、第3コンタクトホールCH3の近傍における液晶分子の配向が安定するとともに、副画素SPのサイズを小さくすることができる。
一例として、絶縁層IL8の厚さは2μm以下であると好ましく、1μm以下であるとより好ましい。電極接続層ECの幅は、例えば副画素SPの幅(信号線Sの第1方向Xにおける間隔)の2/3以上とすれば、隣接する電極接続層EC同士を絶縁しつつ、画素電極EL1と電気的に接続するための十分な面積が得られる。
[第6実施形態]
第6実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
第6実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。
図18は、本実施形態に係る表示装置DSPが備える表示パネルPNLの概略的な断面図である。図18に示す表示パネルPNLは、第2基板SU2がカラーフィルタ層CFを備えず、第1基板SU1が絶縁層IL8に代えてカラーフィルタ層CFを備える点で、図16に示す表示パネルPNLと相違する。
例えば、第4コンタクトホールCH4は、カラーフィルタ層CFに含まれる各色のカラーフィルタを隙間なく形成した後に、カラーフィルタ層CFに対してドライエッチングを施すことにより形成することができる。他の例として、カラーフィルタ層CFに含まれる各色のカラーフィルタを形成する際に、台座MBの上方の少なくとも一部にいずれのカラーフィルタも設けられていない隙間領域を設けてもよい。この場合、隙間領域を通じて電極接続層ECが台座MBと電気的に接続される。隙間領域は、例えば複数の副画素SPにわたって第1方向Xまたは第2方向Yに延びる形状としてもよい。この場合、カラーフィルタ層CFは、ストライプ状に並ぶ複数の隙間領域を有することとなる。このようなカラーフィルタ層CFを実現する場合、各色のカラーフィルタを加工する際のマスク寸法と完成寸法の差を例えば0.5μm以下とすればよく、0.2μm以下とすればより好ましい。
液晶表示装置においては、照明装置から発せられて副画素を通過する光が、この副画素に対応するカラーフィルタを通過しない場合がある。以下、このような光を非整合光と呼ぶ。非整合光は、本来表示しようとしている色とは異なる色を表示してしまうので、隣り合う副画素の混色を生じ得る。基板法線方向に対して傾いた方向から観察される領域においては、この混色が生じやすい。
例えばVRビュアーでは、視野角を広げるために表示パネルとユーザの目との間に凸レンズが配置され、求められる視野角が大きいほど凸レンズの曲率が大きくなる。この場合、視野の端に近い領域ほど表示パネルを斜めから通過した光を観察することになるので、混色が顕著に生じ得る。また、副画素を高精細化するほど混色が生じやすい。
本実施形態における表示パネルPNLは、カラーフィルタ層CFが第1基板SU1(アレイ基板)に設けられた、いわゆるCOA(Color Filter on Array)方式である。COA方式においては、カラーフィルタ層CFと画素電極EL1とが近いことや、第1基板SU1と第2基板SU2の貼り合わせに誤差があってもカラーフィルタ層CFと副画素SPの位置がずれないことなどの利点があり、これらによって非整合光が生じにくい。したがって、混色を抑制することができる。さらに、副画素SPを高精細化した場合であっても混色が生じにくいことから、極めて良好な表示品位を実現することができる。
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置、PNL…表示パネル、SU1…第1基板、SU2…第2基板、LC…液晶層、EL1…画素電極、EL2…共通電極、S…信号線、G…走査線、SC…半導体層、MB…台座、IL1~IL8…絶縁層、CH1…第1コンタクトホール、CH2…第2コンタクトホール、CH3…第3コンタクトホール、CH4…第4コンタクトホール、CF…カラーフィルタ層、GR…溝、SE…配線接続層、EC…電極接続層。
Claims (10)
- 半導体層と、
前記半導体層に対向し、走査信号が供給される走査線と、
前記半導体層の上方に設けられた第1絶縁層と、
前記第1絶縁層を貫通する第1コンタクトホールを通じて前記半導体層と電気的に接続され、映像信号が供給される信号線と、
前記第1絶縁層を貫通する第2コンタクトホールを通じて前記半導体層と接触する台座と、
前記台座の上方に設けられた第2絶縁層と、
前記第2絶縁層を貫通する第3コンタクトホールを通じて前記台座と接続された画素電極と、
を備え、
前記信号線と前記台座とは、互いに異なる層に設けられている、
表示装置。 - 前記台座の厚さは、前記信号線の厚さよりも小さい、
請求項1に記載の表示装置。 - 前記第1絶縁層と前記第2絶縁層の間に設けられた第3絶縁層をさらに備え、
前記信号線は、少なくとも一部が前記第1絶縁層と前記第3絶縁層の間に位置し、
前記台座は、少なくとも一部が前記第3絶縁層と前記第2絶縁層の間に位置する、
請求項1または2に記載の表示装置。 - 前記台座と同じ層に設けられた配線接続層をさらに備え、
前記配線接続層は、前記第1コンタクトホールを通じて前記半導体層と接触し、
前記信号線は、前記配線接続層を介して前記半導体層と電気的に接続されている、
請求項1または2に記載の表示装置。 - 前記第1絶縁層と前記第2絶縁層の間に設けられた第4絶縁層をさらに備え、
前記信号線は、少なくとも一部が前記第4絶縁層と前記第2絶縁層の間に位置し、
前記台座は、少なくとも一部が前記第1絶縁層と前記第4絶縁層の間に位置する、
請求項4に記載の表示装置。 - 前記信号線は、銅を含み、
前記第1絶縁層は、前記信号線に沿う溝を有し、
前記信号線は、前記溝に設けられている、
請求項1に記載の表示装置。 - 前記第1絶縁層と前記第2絶縁層の間に設けられた第5絶縁層と、
前記第5絶縁層と前記第2絶縁層の間に少なくとも一部が位置する電極接続層と、
をさらに備え、
前記画素電極は、前記第3コンタクトホールを通じて前記電極接続層と電気的に接続され、
前記電極接続層は、前記第5絶縁層を貫通する第4コンタクトホールを通じて前記台座と電気的に接続されている、
請求項1または2に記載の表示装置。 - 前記第1絶縁層と前記第2絶縁層の間に位置するカラーフィルタ層をさらに備える、
請求項1または2に記載の表示装置。 - 前記カラーフィルタ層と前記第2絶縁層の間に少なくとも一部が位置する電極接続層をさらに備え、
前記電極接続層は、前記カラーフィルタ層を貫通する第4コンタクトホールを通じて前記台座と電気的に接続されている、
請求項8に記載の表示装置。 - 前記半導体層、前記走査線、前記第1絶縁層、前記信号線、前記台座、前記第2絶縁層、および前記画素電極を備える第1基板と、
前記第1基板と対向する第2基板と、
前記第1基板と前記第2基板の間に配置された液晶層と、
を備える請求項1ないし9のうちいずれか1項に記載の表示装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037618A JP7019459B2 (ja) | 2018-03-02 | 2018-03-02 | 表示装置 |
PCT/JP2019/002354 WO2019167490A1 (ja) | 2018-03-02 | 2019-01-24 | 表示装置 |
US17/002,795 US11573469B2 (en) | 2018-03-02 | 2020-08-26 | Array substrate and liquid crystal display device |
JP2022012858A JP7289943B2 (ja) | 2018-03-02 | 2022-01-31 | 表示装置 |
US18/083,582 US11754898B2 (en) | 2018-03-02 | 2022-12-19 | Array substrate and liquid crystal display device |
US18/315,521 US11899326B2 (en) | 2018-03-02 | 2023-05-11 | Array substrate and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037618A JP7019459B2 (ja) | 2018-03-02 | 2018-03-02 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022012858A Division JP7289943B2 (ja) | 2018-03-02 | 2022-01-31 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019152744A JP2019152744A (ja) | 2019-09-12 |
JP7019459B2 true JP7019459B2 (ja) | 2022-02-15 |
Family
ID=67805844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018037618A Active JP7019459B2 (ja) | 2018-03-02 | 2018-03-02 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US11573469B2 (ja) |
JP (1) | JP7019459B2 (ja) |
WO (1) | WO2019167490A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7182091B2 (ja) | 2019-08-23 | 2022-12-02 | 株式会社神戸製鋼所 | リコータ、及びこれを備えた積層造形装置、並びに積層造形方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218960A (ja) | 2007-02-08 | 2008-09-18 | Mitsubishi Electric Corp | 薄膜トランジスタ装置、その製造方法、及び表示装置 |
JP2011049539A (ja) | 2009-07-31 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2012182165A (ja) | 2011-02-28 | 2012-09-20 | Sony Corp | 表示装置および電子機器 |
US20170040394A1 (en) | 2015-08-06 | 2017-02-09 | Au Optronics Corporation | Pixel structure |
US20170125726A1 (en) | 2015-10-29 | 2017-05-04 | Samsung Display Co., Ltd. | Display device |
JP2017111386A (ja) | 2015-12-18 | 2017-06-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017191183A (ja) | 2016-04-12 | 2017-10-19 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0713180A (ja) | 1993-06-28 | 1995-01-17 | Toshiba Corp | 液晶表示装置 |
JPH1048667A (ja) | 1996-08-01 | 1998-02-20 | Seiko Epson Corp | 液晶パネル用基板およびその製造方法並びに投射型表示装置 |
KR100469109B1 (ko) | 1998-11-26 | 2005-02-02 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 그 제조방법 및 전자기기 |
JP4367161B2 (ja) | 2004-02-10 | 2009-11-18 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
KR20060070835A (ko) | 2004-12-21 | 2006-06-26 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
-
2018
- 2018-03-02 JP JP2018037618A patent/JP7019459B2/ja active Active
-
2019
- 2019-01-24 WO PCT/JP2019/002354 patent/WO2019167490A1/ja active Application Filing
-
2020
- 2020-08-26 US US17/002,795 patent/US11573469B2/en active Active
-
2022
- 2022-12-19 US US18/083,582 patent/US11754898B2/en active Active
-
2023
- 2023-05-11 US US18/315,521 patent/US11899326B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218960A (ja) | 2007-02-08 | 2008-09-18 | Mitsubishi Electric Corp | 薄膜トランジスタ装置、その製造方法、及び表示装置 |
JP2011049539A (ja) | 2009-07-31 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2012182165A (ja) | 2011-02-28 | 2012-09-20 | Sony Corp | 表示装置および電子機器 |
US20170040394A1 (en) | 2015-08-06 | 2017-02-09 | Au Optronics Corporation | Pixel structure |
US20170125726A1 (en) | 2015-10-29 | 2017-05-04 | Samsung Display Co., Ltd. | Display device |
JP2017111386A (ja) | 2015-12-18 | 2017-06-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017191183A (ja) | 2016-04-12 | 2017-10-19 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20230124202A1 (en) | 2023-04-20 |
US11754898B2 (en) | 2023-09-12 |
JP2019152744A (ja) | 2019-09-12 |
US11573469B2 (en) | 2023-02-07 |
US11899326B2 (en) | 2024-02-13 |
US20230280624A1 (en) | 2023-09-07 |
WO2019167490A1 (ja) | 2019-09-06 |
US20200387038A1 (en) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI481939B (zh) | Liquid crystal display device | |
JP2017067999A (ja) | 電気光学装置用基板、電気光学装置、電子機器 | |
WO2013129200A1 (ja) | 液晶表示装置 | |
US11899326B2 (en) | Array substrate and liquid crystal display device | |
JP4453434B2 (ja) | 液晶装置及び電子機器 | |
US11340503B2 (en) | Display device | |
US20190025659A1 (en) | Display device | |
JP4305485B2 (ja) | 液晶装置、液晶装置の駆動方法、プロジェクタ及び電子機器 | |
JP2005062760A (ja) | 電気光学装置および電子機器 | |
JP7289943B2 (ja) | 表示装置 | |
JP6891945B2 (ja) | 電気光学装置および電子機器 | |
JP4225336B2 (ja) | 液晶装置、液晶装置の製造方法、電子機器及びプロジェクタ | |
WO2020026780A1 (ja) | 表示装置 | |
CN114384729A (zh) | 显示模组及其制备方法、显示装置 | |
US8599341B2 (en) | Liquid crystal display device and electronic equipment | |
JP7313958B2 (ja) | 表示装置の製造方法 | |
US11988928B2 (en) | Display device | |
US11614665B2 (en) | Display device | |
JP2008233137A (ja) | 液晶表示装置 | |
JP2023036194A (ja) | 表示装置 | |
JP2023112838A (ja) | 表示装置 | |
JP4661151B2 (ja) | 電気光学装置および電子機器 | |
JP2005004061A (ja) | 電気光学装置及び二端子型非線形素子の製造方法、電気光学装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7019459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |