JPH1048667A - 液晶パネル用基板およびその製造方法並びに投射型表示装置 - Google Patents
液晶パネル用基板およびその製造方法並びに投射型表示装置Info
- Publication number
- JPH1048667A JPH1048667A JP20400696A JP20400696A JPH1048667A JP H1048667 A JPH1048667 A JP H1048667A JP 20400696 A JP20400696 A JP 20400696A JP 20400696 A JP20400696 A JP 20400696A JP H1048667 A JPH1048667 A JP H1048667A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- liquid crystal
- crystal panel
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ＴＦＴを用いたアクティブマトリックスＬＣ
Ｄにおいては、配向不良を防止しまた反射型では反射効
率を高める上で画素電極ができるだけ広い範囲にわたっ
て平坦であることが望まれる。ところが、従来のアクテ
ィブマトリックスＬＣＤは、ＴＦＴが形成される部分だ
け盛り上がった断面構造を有しているため、画素電極や
その上に形成される配向膜の表面の一部が傾斜し、斜面
に相当する部分で配向不良が生じたり、透過率や反射率
が低下するという問題点があった。 【解決手段】 ＴＦＴおよびＩＴＯからなる第１の画素
電極（１１）を形成した後、その上にスピンコート等に
より平坦な絶縁膜（１３）を形成して上記第１画素電極
の一部にコンタクトホール（１０）を開けてから上記絶
縁膜（１３）の表面に上記第１画素電極と同一パターン
の第２の画素電極（１２）を形成するようにした。
Ｄにおいては、配向不良を防止しまた反射型では反射効
率を高める上で画素電極ができるだけ広い範囲にわたっ
て平坦であることが望まれる。ところが、従来のアクテ
ィブマトリックスＬＣＤは、ＴＦＴが形成される部分だ
け盛り上がった断面構造を有しているため、画素電極や
その上に形成される配向膜の表面の一部が傾斜し、斜面
に相当する部分で配向不良が生じたり、透過率や反射率
が低下するという問題点があった。 【解決手段】 ＴＦＴおよびＩＴＯからなる第１の画素
電極（１１）を形成した後、その上にスピンコート等に
より平坦な絶縁膜（１３）を形成して上記第１画素電極
の一部にコンタクトホール（１０）を開けてから上記絶
縁膜（１３）の表面に上記第１画素電極と同一パターン
の第２の画素電極（１２）を形成するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶素子さらには
液晶素子の平坦化技術に関し、特に絶縁基板上に形成さ
れたＴＥＴ（薄膜トランジスタ）によって画素電極を駆
動するアクティブマトリックス型ＬＣＤ（液晶表示装
置）に利用して好適な技術に関する。
液晶素子の平坦化技術に関し、特に絶縁基板上に形成さ
れたＴＥＴ（薄膜トランジスタ）によって画素電極を駆
動するアクティブマトリックス型ＬＣＤ（液晶表示装
置）に利用して好適な技術に関する。
【０００２】
【従来の技術】液晶テレビ等に使用される液晶表示装置
として、格子状に配置された走査線と信号線の各交点
に、画素電極とこれに電圧を印加するスイッチ素子とし
てのＴＦＴ（薄膜トランジスタ）とを形成したアクティ
ブマトリックス型ＬＣＤが用いられている。また、アク
ティブマトリックス型ＬＣＤを光変調用のライトバルブ
として使用したビデオプロジェクタが実用化されてい
る。
として、格子状に配置された走査線と信号線の各交点
に、画素電極とこれに電圧を印加するスイッチ素子とし
てのＴＦＴ（薄膜トランジスタ）とを形成したアクティ
ブマトリックス型ＬＣＤが用いられている。また、アク
ティブマトリックス型ＬＣＤを光変調用のライトバルブ
として使用したビデオプロジェクタが実用化されてい
る。
【０００３】
【発明が解決しようとする課題】上記ＴＦＴを用いたア
クティブマトリックスＬＣＤにおいては、配向不良を防
止しまた反射型では反射効率を高める上で画素電極がで
きるだけ広い範囲にわたって平坦であることが望まれ
る。ところが、従来のアクティブマトリックスＬＣＤ
は、図８に示すように、ＴＦＴが形成される部分だけ盛
り上がった断面構造を有しているため、画素電極１１や
その上に形成される配向膜の表面の一部が傾斜し、斜面
に相当する部分で配向不良が生じたり、透過率や反射率
が低下するという問題点があった。
クティブマトリックスＬＣＤにおいては、配向不良を防
止しまた反射型では反射効率を高める上で画素電極がで
きるだけ広い範囲にわたって平坦であることが望まれ
る。ところが、従来のアクティブマトリックスＬＣＤ
は、図８に示すように、ＴＦＴが形成される部分だけ盛
り上がった断面構造を有しているため、画素電極１１や
その上に形成される配向膜の表面の一部が傾斜し、斜面
に相当する部分で配向不良が生じたり、透過率や反射率
が低下するという問題点があった。
【０００４】なお、図８において、１はガラス基板、２
はポリシリコン層、３はゲート絶縁膜、４はゲート電
極、５および６は層間絶縁膜、８は信号線である。
はポリシリコン層、３はゲート絶縁膜、４はゲート電
極、５および６は層間絶縁膜、８は信号線である。
【０００５】この発明の目的は、アクティブマトリック
ス型ＬＣＤにおいて、配向不良を減らすとともに、反射
型においては画素電極を全体的に平坦化して反射率を向
上させることができる技術を提供することにある。
ス型ＬＣＤにおいて、配向不良を減らすとともに、反射
型においては画素電極を全体的に平坦化して反射率を向
上させることができる技術を提供することにある。
【０００６】この発明の他の目的は、アクティブマトリ
ックス型ＬＣＤにおける開口率を高めることができる技
術を提供することにある。
ックス型ＬＣＤにおける開口率を高めることができる技
術を提供することにある。
【０００７】
【課題を解決するための手段】この発明は、上記目的を
達成するため、従来のプロセスによりＴＦＴおよびＩＴ
Ｏ（酸化インジウム）からなる第１の画素電極を形成し
た後、その上にスピンコート等により平坦な絶縁膜を形
成して上記第１画素電極の一部にコンタクトホールを開
けてから上記絶縁膜の表面に第２の画素電極を形成する
ようにした。
達成するため、従来のプロセスによりＴＦＴおよびＩＴ
Ｏ（酸化インジウム）からなる第１の画素電極を形成し
た後、その上にスピンコート等により平坦な絶縁膜を形
成して上記第１画素電極の一部にコンタクトホールを開
けてから上記絶縁膜の表面に第２の画素電極を形成する
ようにした。
【０００８】これによって、上記第２の画素電極の上に
形成される配向膜を平坦化して配向不良を減らすことが
できるとともに、反射型液晶パネルにおいては画素電極
を全体的に平坦化して反射率を向上させることができ
る。
形成される配向膜を平坦化して配向不良を減らすことが
できるとともに、反射型液晶パネルにおいては画素電極
を全体的に平坦化して反射率を向上させることができ
る。
【０００９】しかも、第２画素電極をその下方の第１画
素電極と同一パターンに形成することでパターニングで
使用するマスクを増加させることなく２つの画素電極を
形成することができる。
素電極と同一パターンに形成することでパターニングで
使用するマスクを増加させることなく２つの画素電極を
形成することができる。
【００１０】また、第２画素電極とその下方の第１画素
電極とのコンタクトホールを、第１画素電極とドレイン
もしくはソース領域とのコンタクトホールと同一位置に
形成することにより、コンタクトホール形成のためのマ
スクを共通化できるとともに、ＩＴＯ膜等からなる第１
の画素電極がコンタクトホール形成の際のエッチストッ
パとして機能するため、ドレインもしくはソース領域に
ダメージを与えることなくＳＯＧ膜に対するコンタクト
ホール形成のためのエッチングを行なえる。
電極とのコンタクトホールを、第１画素電極とドレイン
もしくはソース領域とのコンタクトホールと同一位置に
形成することにより、コンタクトホール形成のためのマ
スクを共通化できるとともに、ＩＴＯ膜等からなる第１
の画素電極がコンタクトホール形成の際のエッチストッ
パとして機能するため、ドレインもしくはソース領域に
ダメージを与えることなくＳＯＧ膜に対するコンタクト
ホール形成のためのエッチングを行なえる。
【００１１】さらに、上記第２画素電極とその下方の第
１画素電極とのコンタクトホールをトランジスタのゲー
ト電極部もしくは走査線あるいは信号線の上方に設ける
ようにする。第１画素電極とドレインもしくはソース領
域とのコンタクトホールと第１画素電極と第２画素電極
とのコンタクトホールと同一箇所に重ねて形成した場
合、入射した光を散乱するため開口率を低下させる要因
となるおそれがあるが、上記構成によれば、ドレインも
しくはソース領域以外の領域に第１画素電極と第２画素
電極とのコンタクトホールが形成されるため、開口率を
向上させることができる。
１画素電極とのコンタクトホールをトランジスタのゲー
ト電極部もしくは走査線あるいは信号線の上方に設ける
ようにする。第１画素電極とドレインもしくはソース領
域とのコンタクトホールと第１画素電極と第２画素電極
とのコンタクトホールと同一箇所に重ねて形成した場
合、入射した光を散乱するため開口率を低下させる要因
となるおそれがあるが、上記構成によれば、ドレインも
しくはソース領域以外の領域に第１画素電極と第２画素
電極とのコンタクトホールが形成されるため、開口率を
向上させることができる。
【００１２】上記ＴＦＴは、ポリシリコンを能動層とす
るものあるいはアモルファスシリコンを能動層とするス
タガ型、逆スタガ型、コプラナー型、逆コプラナー型等
画素電極に電圧を印加するトランジスタであればどのよ
うな構造であっても本発明を適用することができる。
るものあるいはアモルファスシリコンを能動層とするス
タガ型、逆スタガ型、コプラナー型、逆コプラナー型等
画素電極に電圧を印加するトランジスタであればどのよ
うな構造であっても本発明を適用することができる。
【００１３】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
面に基づいて説明する。
【００１４】図１および図２は、本発明を適用した液晶
パネル用基板の第１の実施例の断面図および平面レイア
ウトを示す。なお、図１および図２にはマトリックス状
に配置されている画素のうち一画素部分の断面およびレ
イアウトを示す。図１は図２におけるＩ−Ｉ線に沿った
断面である。
パネル用基板の第１の実施例の断面図および平面レイア
ウトを示す。なお、図１および図２にはマトリックス状
に配置されている画素のうち一画素部分の断面およびレ
イアウトを示す。図１は図２におけるＩ−Ｉ線に沿った
断面である。
【００１５】図１において、１はガラス基板、２はこの
ガラス基板１の表面に島状に形成された能動層となるポ
リシリコン層、３はポリシリコン層２の表面に熱酸化に
より形成されたゲート絶縁膜である。上記ポリシリコン
層２は、先ずＣＶＤ法等により１０００オングストロー
ムのような厚さに形成され、これを熱酸化することによ
って、最終的に３５０〜４５０オングストロームのよう
な厚さにされる。このときゲート酸化膜３の厚さは約１
２５０オングストロームである。
ガラス基板１の表面に島状に形成された能動層となるポ
リシリコン層、３はポリシリコン層２の表面に熱酸化に
より形成されたゲート絶縁膜である。上記ポリシリコン
層２は、先ずＣＶＤ法等により１０００オングストロー
ムのような厚さに形成され、これを熱酸化することによ
って、最終的に３５０〜４５０オングストロームのよう
な厚さにされる。このときゲート酸化膜３の厚さは約１
２５０オングストロームである。
【００１６】４は、上記ポリシリコン層２のほぼ中央に
ゲート絶縁膜３を介して形成された第２のポリシリコン
層からなるゲート電極兼走査線（以下、必要に応じて単
にゲート電極あるいは走査線と称する）である。このゲ
ート電極４は、例えばＣＶＤ法等により３０００〜４０
００オングストロームのような厚さに形成される。５お
よび６は、上記ゲート電極４およびゲート絶縁膜３の上
方を覆うように形成された酸化シリコン等からなる第１
層間絶縁膜およびＢＰＳＧ（ボロンとリンを含んだ酸化
シリコン）等からなる第２層間絶縁膜である。上記第１
層間絶縁膜５は、例えばＣＶＤ法等によりそれぞれ８０
００オングストロームのような厚さに形成される。第２
層間絶縁膜６は、第１層間絶縁膜５にアルミニウム等の
導電層からなる信号線８を形成した後に形成される。信
号線８は第１層間絶縁膜５およびゲート絶縁膜３にコン
タクトホール９を開口してから蒸着等により約３５００
オングストロームのような厚さに形成され、上記ポリシ
リコン層２に接触される。酸化シリコン等からなる上記
第１層間絶縁膜５の上にＢＰＳＧ等からなる第２層間絶
縁膜６を形成することにより、後に耐湿性の低い絶縁膜
が形成されても、信号線８に腐食等による断線が発生す
るのを防止することができる。
ゲート絶縁膜３を介して形成された第２のポリシリコン
層からなるゲート電極兼走査線（以下、必要に応じて単
にゲート電極あるいは走査線と称する）である。このゲ
ート電極４は、例えばＣＶＤ法等により３０００〜４０
００オングストロームのような厚さに形成される。５お
よび６は、上記ゲート電極４およびゲート絶縁膜３の上
方を覆うように形成された酸化シリコン等からなる第１
層間絶縁膜およびＢＰＳＧ（ボロンとリンを含んだ酸化
シリコン）等からなる第２層間絶縁膜である。上記第１
層間絶縁膜５は、例えばＣＶＤ法等によりそれぞれ８０
００オングストロームのような厚さに形成される。第２
層間絶縁膜６は、第１層間絶縁膜５にアルミニウム等の
導電層からなる信号線８を形成した後に形成される。信
号線８は第１層間絶縁膜５およびゲート絶縁膜３にコン
タクトホール９を開口してから蒸着等により約３５００
オングストロームのような厚さに形成され、上記ポリシ
リコン層２に接触される。酸化シリコン等からなる上記
第１層間絶縁膜５の上にＢＰＳＧ等からなる第２層間絶
縁膜６を形成することにより、後に耐湿性の低い絶縁膜
が形成されても、信号線８に腐食等による断線が発生す
るのを防止することができる。
【００１７】１１はＩＴＯ膜からなる第１の画素電極、
１２は同じくＩＴＯ膜からなる第２の画素電極で、上記
第１の画素電極１１と第２の画素電極は同一パターンに
形成されている。第１の画素電極１１は、上記ポリシリ
コン層２のドレイン領域上方のゲート絶縁膜３、第１層
間絶縁膜５および第２絶縁膜６にかけてコンタクトホー
ル１０をドライエッチングで開口してから、ＩＴＯ膜を
スパッタリングで１５００オングストロームのような厚
さに形成し選択エッチングによりパターニングを行なう
ことで形成される。第２の画素電極１２は、上記第１画
素電極１１および第２絶縁膜６上にかけてスピンコート
で例えば東燃ポリシラザン（東燃株式会社の製品名）を
塗布し、ベーク処理（焼付け）を行なって形成した平坦
なＳＯＧ膜１３に、上記コンタクトホール１０と同一位
置に重ねてコンタクトホールをドライエッチングで開口
してから、ＩＴＯ膜をスパッタリングで１５００オング
ストロームのような厚さに形成し選択エッチングにより
パターニングを行なうことで形成される。上記の場合、
絶縁膜３，５，６へのコンタクトホールの形成とＳＯＧ
膜１３へのコンタクトホールの形成とで、共通のエッチ
ングマスクを用いることができる。また、第１の画素電
極１１と第２の画素電極１２のパターニングとで、共通
のエッチングマスクを用いることができる。
１２は同じくＩＴＯ膜からなる第２の画素電極で、上記
第１の画素電極１１と第２の画素電極は同一パターンに
形成されている。第１の画素電極１１は、上記ポリシリ
コン層２のドレイン領域上方のゲート絶縁膜３、第１層
間絶縁膜５および第２絶縁膜６にかけてコンタクトホー
ル１０をドライエッチングで開口してから、ＩＴＯ膜を
スパッタリングで１５００オングストロームのような厚
さに形成し選択エッチングによりパターニングを行なう
ことで形成される。第２の画素電極１２は、上記第１画
素電極１１および第２絶縁膜６上にかけてスピンコート
で例えば東燃ポリシラザン（東燃株式会社の製品名）を
塗布し、ベーク処理（焼付け）を行なって形成した平坦
なＳＯＧ膜１３に、上記コンタクトホール１０と同一位
置に重ねてコンタクトホールをドライエッチングで開口
してから、ＩＴＯ膜をスパッタリングで１５００オング
ストロームのような厚さに形成し選択エッチングにより
パターニングを行なうことで形成される。上記の場合、
絶縁膜３，５，６へのコンタクトホールの形成とＳＯＧ
膜１３へのコンタクトホールの形成とで、共通のエッチ
ングマスクを用いることができる。また、第１の画素電
極１１と第２の画素電極１２のパターニングとで、共通
のエッチングマスクを用いることができる。
【００１８】さらに、上記画素電極１２およびＳＯＧ膜
１３上にかけてはポリイミド等からなる配向膜を約２０
００〜３０００オングストロームのような厚さに形成し
て、ラビング（配向処理）を行なうことで液晶パネル用
基板とされる。
１３上にかけてはポリイミド等からなる配向膜を約２０
００〜３０００オングストロームのような厚さに形成し
て、ラビング（配向処理）を行なうことで液晶パネル用
基板とされる。
【００１９】この第１実施例においては、上記第１の画
素電極１１の上にＳＯＧ膜１３を形成しているため、配
向膜を平坦化して配向不良を減らすことができる。
素電極１１の上にＳＯＧ膜１３を形成しているため、配
向膜を平坦化して配向不良を減らすことができる。
【００２０】しかも、第２画素電極１２をその下方の第
１画素電極１１と同一パターンに形成することでパター
ニングで使用するマスクを増加させることなく２つの画
素電極を形成することができる。絶縁膜３，５，６のコ
ンタクトホールとＳＯＧ膜１３のコンタクトホールを同
一位置に形成しているため、共通のエッチングマスクを
用いることができるとともに、ＳＯＧ膜１３にコンタク
トホールを形成する際に、ポリシリコンに比べてＳＯＧ
膜との選択比の大きなＩＴＯ膜からなる第１の画素電極
１１がエッチストッパとして機能するため、ドレイン，
ソース領域としてのポリシリコン層２にダメージを与え
ることなくＳＯＧ膜１３に対するコンタクトホール形成
のためのドライエッチングを行なえる。
１画素電極１１と同一パターンに形成することでパター
ニングで使用するマスクを増加させることなく２つの画
素電極を形成することができる。絶縁膜３，５，６のコ
ンタクトホールとＳＯＧ膜１３のコンタクトホールを同
一位置に形成しているため、共通のエッチングマスクを
用いることができるとともに、ＳＯＧ膜１３にコンタク
トホールを形成する際に、ポリシリコンに比べてＳＯＧ
膜との選択比の大きなＩＴＯ膜からなる第１の画素電極
１１がエッチストッパとして機能するため、ドレイン，
ソース領域としてのポリシリコン層２にダメージを与え
ることなくＳＯＧ膜１３に対するコンタクトホール形成
のためのドライエッチングを行なえる。
【００２１】図２は、第１実施例（図１）の平面レイア
ウト構成例を示す。図２において、ハッチングＡが付さ
れているゲート線４と信号線７との交点がトランジスタ
のチャネル部分である。
ウト構成例を示す。図２において、ハッチングＡが付さ
れているゲート線４と信号線７との交点がトランジスタ
のチャネル部分である。
【００２２】なお、特に限定されないが、この実施例で
は、トランジスタ（ＴＦＴ）のドレインに接続される容
量を増加させるため、能動層を構成する１層目のポリシ
リコン層２を、２ａのように信号線８および隣接する画
素（図では上側）の走査線４を構成する２層目のポリシ
リコン層に沿って延設するとともに、当該走査線４を構
成する２層目のポリシリコン層の一部を、４ａのように
信号線７に沿って延設するように構成されている。これ
によって、信号線７の下方に形成された１層目と２層目
のポリシリコン層間の容量（ゲート絶縁膜３を誘電体と
する）が、保持容量として各画素電極に電圧を印加する
ＴＦＴのドレイン（ソースと呼ばれることもある）に接
続されることとなる。
は、トランジスタ（ＴＦＴ）のドレインに接続される容
量を増加させるため、能動層を構成する１層目のポリシ
リコン層２を、２ａのように信号線８および隣接する画
素（図では上側）の走査線４を構成する２層目のポリシ
リコン層に沿って延設するとともに、当該走査線４を構
成する２層目のポリシリコン層の一部を、４ａのように
信号線７に沿って延設するように構成されている。これ
によって、信号線７の下方に形成された１層目と２層目
のポリシリコン層間の容量（ゲート絶縁膜３を誘電体と
する）が、保持容量として各画素電極に電圧を印加する
ＴＦＴのドレイン（ソースと呼ばれることもある）に接
続されることとなる。
【００２３】図３および図４は、本発明を適用した液晶
パネル用基板の第２の実施例の断面図および平面レイア
ウトを示す。図３は図４におけるIII−III線に沿った断
面である。
パネル用基板の第２の実施例の断面図および平面レイア
ウトを示す。図３は図４におけるIII−III線に沿った断
面である。
【００２４】本発明においては、第１画素電極と第２画
素電極とを同一パターンに形成しているため、どの箇所
においても第１画素電極と第２画素電極との接続を行な
うことができる。そこで、この第２の実施例では、例え
ば図４に符号Ｂで示されているように、第２画素電極１
２と第１画素電極１１の一部に信号線８と交差する突出
部を設ける。そして、２つの画素電極１１と１２のコン
タクトホール１０’を、この突出部に設けるようにし
た。これによって、ドレイン領域の上方にコンタクトホ
ールを重ねて形成した第１実施例の液晶パネル用基板を
用いたＬＣＤに比べて、コンタクトホールでの散乱を減
少させ、開口率を向上させることができる。ただし、上
記コンタクトホール１０’は、ＴＦＴのチャネル部上方
あるいは走査線の上方に設けるようにしても良い。
素電極とを同一パターンに形成しているため、どの箇所
においても第１画素電極と第２画素電極との接続を行な
うことができる。そこで、この第２の実施例では、例え
ば図４に符号Ｂで示されているように、第２画素電極１
２と第１画素電極１１の一部に信号線８と交差する突出
部を設ける。そして、２つの画素電極１１と１２のコン
タクトホール１０’を、この突出部に設けるようにし
た。これによって、ドレイン領域の上方にコンタクトホ
ールを重ねて形成した第１実施例の液晶パネル用基板を
用いたＬＣＤに比べて、コンタクトホールでの散乱を減
少させ、開口率を向上させることができる。ただし、上
記コンタクトホール１０’は、ＴＦＴのチャネル部上方
あるいは走査線の上方に設けるようにしても良い。
【００２５】図５および図６は、本発明を逆スタガ型Ｔ
ＦＴを画素電極に電圧を印加するスイッチ素子とするＬ
ＣＤに適用した実施例を示す。
ＦＴを画素電極に電圧を印加するスイッチ素子とするＬ
ＣＤに適用した実施例を示す。
【００２６】図５および図６において、２１はガラス基
板１上にスパッタリングで形成された厚さ約１３００オ
ングストロームのＴａ（タンタル）層からなるゲート電
極、２２はその表面を熱酸化することで形成された１０
００〜２０００オングストローム程度の厚さを有するゲ
ート酸化膜（ＴａＯｘ）、２３はプラズマＣＶＤ法によ
り３０００オングストローム程度の厚さに形成された窒
化シリコン膜からなるゲート絶縁膜、２４はチャネル領
域となるノンドープのアモルファスシリコン層、２５
ａ，２５ｂはこのアモルファスシリコン層２４の表面に
接触するように形成されたソース、ドレイン領域となる
Ｎ型アモルファスシリコン層である。これらのアモルフ
ァスシリコン層２４および２５ａ，２５ｂは例えばプラ
ズマＣＶＤ法により各々３０００オングストロームおよ
び５００オングストロームのような厚みとされる。
板１上にスパッタリングで形成された厚さ約１３００オ
ングストロームのＴａ（タンタル）層からなるゲート電
極、２２はその表面を熱酸化することで形成された１０
００〜２０００オングストローム程度の厚さを有するゲ
ート酸化膜（ＴａＯｘ）、２３はプラズマＣＶＤ法によ
り３０００オングストローム程度の厚さに形成された窒
化シリコン膜からなるゲート絶縁膜、２４はチャネル領
域となるノンドープのアモルファスシリコン層、２５
ａ，２５ｂはこのアモルファスシリコン層２４の表面に
接触するように形成されたソース、ドレイン領域となる
Ｎ型アモルファスシリコン層である。これらのアモルフ
ァスシリコン層２４および２５ａ，２５ｂは例えばプラ
ズマＣＶＤ法により各々３０００オングストロームおよ
び５００オングストロームのような厚みとされる。
【００２７】また、図５および図６において、２６ａ，
２６ｂは上記Ｎ型アモルファスシリコン層２５ａ，２５
ｂの表面に接触するように形成されたチタン（Ｔｉ）層
からなるソース、ドレイン電極、２７は上記Ｎ型アモル
ファスシリコン層２５ａ，２５ｂおよびソース、ドレイ
ン電極２６ａ，２６ｂを分離する際のエッチストッパと
なる窒化シリコン等からなるチャネル保護膜である。こ
のチャネル保護膜２７は、例えばプラズマＣＶＤ法によ
り、２０００オングストロームのような厚さに形成され
る。
２６ｂは上記Ｎ型アモルファスシリコン層２５ａ，２５
ｂの表面に接触するように形成されたチタン（Ｔｉ）層
からなるソース、ドレイン電極、２７は上記Ｎ型アモル
ファスシリコン層２５ａ，２５ｂおよびソース、ドレイ
ン電極２６ａ，２６ｂを分離する際のエッチストッパと
なる窒化シリコン等からなるチャネル保護膜である。こ
のチャネル保護膜２７は、例えばプラズマＣＶＤ法によ
り、２０００オングストロームのような厚さに形成され
る。
【００２８】図５に示されている実施例では、ＩＴＯ膜
からなる第１画素電極１１がドレイン電極２６ｂの表面
に接触するように形成され、この第１画素電極１１の上
に平坦化膜としてＳＯＧ膜１３が形成され、さらにこの
ＳＯＧ膜１３にコンタクトホール１０を開口してから第
２画素電極１２となるＩＴＯ膜を同一パターンに形成す
ることで図１の実施例と同一の効果が得られるように構
成されている。
からなる第１画素電極１１がドレイン電極２６ｂの表面
に接触するように形成され、この第１画素電極１１の上
に平坦化膜としてＳＯＧ膜１３が形成され、さらにこの
ＳＯＧ膜１３にコンタクトホール１０を開口してから第
２画素電極１２となるＩＴＯ膜を同一パターンに形成す
ることで図１の実施例と同一の効果が得られるように構
成されている。
【００２９】一方、図６に示されている実施例では、Ｉ
ＴＯ膜からなる第１画素電極１１がアモルファスシリコ
ン層２４よりも前に形成され、ゲート絶縁膜２３にコン
タクトホール１０を形成して第１画素電極１１の表面に
ドレイン電極２６ｂが接触するように構成されている。
そして、このドレイン電極２６ｂの上にＳＯＧ膜１３が
形成され、このＳＯＧ膜１３にコンタクトホール１０’
を開口してから第２画素電極１２となるＩＴＯ膜を同一
パターンに形成することで図１の実施例と同一の効果が
得られるように構成されている。図６の実施例において
は、コンタクトホール１０と１０’をずらして形成して
いるが、同一位置に設けることも可能である。また、図
６の実施例では、ガラス基板１からゲート電極２１への
アルカリ性イオン等の不純物の拡散を防止するためＴＦ
Ｔの下方にのみ絶縁膜２０を設けるようにしている。こ
の絶縁膜２０は、図５の実施例においても設けるように
しても良い。
ＴＯ膜からなる第１画素電極１１がアモルファスシリコ
ン層２４よりも前に形成され、ゲート絶縁膜２３にコン
タクトホール１０を形成して第１画素電極１１の表面に
ドレイン電極２６ｂが接触するように構成されている。
そして、このドレイン電極２６ｂの上にＳＯＧ膜１３が
形成され、このＳＯＧ膜１３にコンタクトホール１０’
を開口してから第２画素電極１２となるＩＴＯ膜を同一
パターンに形成することで図１の実施例と同一の効果が
得られるように構成されている。図６の実施例において
は、コンタクトホール１０と１０’をずらして形成して
いるが、同一位置に設けることも可能である。また、図
６の実施例では、ガラス基板１からゲート電極２１への
アルカリ性イオン等の不純物の拡散を防止するためＴＦ
Ｔの下方にのみ絶縁膜２０を設けるようにしている。こ
の絶縁膜２０は、図５の実施例においても設けるように
しても良い。
【００３０】なお、図５および図６の実施例における第
１画素電極１１、第２画素電極１２およびＳＯＧ膜１３
の形成方法および厚み等の条件は、第１の実施例と同様
である。また、図５および図６に示されているいずれの
実施例においても、上記第２画素電極１２からＳＯＧ膜
１３の表面にかけて、特に限定されないが窒化シリコン
からなる配向膜２８が形成されている。
１画素電極１１、第２画素電極１２およびＳＯＧ膜１３
の形成方法および厚み等の条件は、第１の実施例と同様
である。また、図５および図６に示されているいずれの
実施例においても、上記第２画素電極１２からＳＯＧ膜
１３の表面にかけて、特に限定されないが窒化シリコン
からなる配向膜２８が形成されている。
【００３１】以上、第２画素電極１２を透明なＩＴＯ膜
で形成した透過型ＬＣＤの液晶パネル用基板の実施例に
ついて説明したが、第２画素電極１２をアルミニウム等
反射率の高い導電膜で形成し、これを反射電極として利
用する反射型ＬＣＤ用の基板にも適用することができ
る。その場合、第１画素電極１２もアルミニウム等の導
電膜で形成することが可能である。反射型の場合、第２
画素電極が全体的に平坦化されるため、反射率を向上さ
せることができる。また、第１画素電極と第２画素電極
とコンタクトホールをゲート電極もしくは走査線あるい
は信号線の上方に形成した場合、第１画素電極１１とド
レイン領域とのコンタクトホール１０はドレイン領域の
上方に形成されるが、このコンタクトホール１０は、図
３に示されているように、平坦な第２画素電極１２によ
って覆われるため、開口率を低下させる要因とならな
い。
で形成した透過型ＬＣＤの液晶パネル用基板の実施例に
ついて説明したが、第２画素電極１２をアルミニウム等
反射率の高い導電膜で形成し、これを反射電極として利
用する反射型ＬＣＤ用の基板にも適用することができ
る。その場合、第１画素電極１２もアルミニウム等の導
電膜で形成することが可能である。反射型の場合、第２
画素電極が全体的に平坦化されるため、反射率を向上さ
せることができる。また、第１画素電極と第２画素電極
とコンタクトホールをゲート電極もしくは走査線あるい
は信号線の上方に形成した場合、第１画素電極１１とド
レイン領域とのコンタクトホール１０はドレイン領域の
上方に形成されるが、このコンタクトホール１０は、図
３に示されているように、平坦な第２画素電極１２によ
って覆われるため、開口率を低下させる要因とならな
い。
【００３２】上記各実施例の液晶パネル用基板は、その
表面側に、ＬＣコモン電位が印加される透明導電膜（Ｉ
ＴＯ）からなる対向電極を有する入射側のガラス基板が
適当な間隔をおいて配置され、周囲をシール材で封止さ
れた間隙内にＴＮ（TwistedNematic）型液晶またはＳＨ
（Super Homeotropic）型液晶などが充填されて液晶パ
ネルとして構成される。
表面側に、ＬＣコモン電位が印加される透明導電膜（Ｉ
ＴＯ）からなる対向電極を有する入射側のガラス基板が
適当な間隔をおいて配置され、周囲をシール材で封止さ
れた間隙内にＴＮ（TwistedNematic）型液晶またはＳＨ
（Super Homeotropic）型液晶などが充填されて液晶パ
ネルとして構成される。
【００３３】図７には上記実施例の液晶パネルをライト
バルブとして応用した投射型表示装置の一例としてビデ
オプロジェクタの構成例が示されている。
バルブとして応用した投射型表示装置の一例としてビデ
オプロジェクタの構成例が示されている。
【００３４】図７において、３７０はハロゲンランプ等
の光源、３７１は放物ミラー、３７２は熱線カットフィ
ルター、３７３，３７５，３７６はそれぞれ青色反射、
緑色反射、赤色反射のダイクロイックミラー、３７４，
３７７は反射ミラー、３７８，３７９，３８０は上記実
施例の液晶パネルからなるライトバルブ、３８３はダイ
クロイックプリズムである。
の光源、３７１は放物ミラー、３７２は熱線カットフィ
ルター、３７３，３７５，３７６はそれぞれ青色反射、
緑色反射、赤色反射のダイクロイックミラー、３７４，
３７７は反射ミラー、３７８，３７９，３８０は上記実
施例の液晶パネルからなるライトバルブ、３８３はダイ
クロイックプリズムである。
【００３５】この実施例のビデオプロジェクタにおいて
は、光源３７０から発した白色光は放物ミラー３７１に
より集光され、熱線カットフィルター３７２を通過して
赤外域の熱線が遮断されて、可視光のみがダイクロイッ
クミラー系に入射される。そして先ず、青色反射ダイク
ロイックミラー３７３により、青色光（概ね５０ｎｍ以
下の波長）が反射され、その他の光（黄色光）は透過す
る。反射した青色光は、反射ミラー３７４により方向を
変え、青色変調ライトバルブ３７８に入射する。
は、光源３７０から発した白色光は放物ミラー３７１に
より集光され、熱線カットフィルター３７２を通過して
赤外域の熱線が遮断されて、可視光のみがダイクロイッ
クミラー系に入射される。そして先ず、青色反射ダイク
ロイックミラー３７３により、青色光（概ね５０ｎｍ以
下の波長）が反射され、その他の光（黄色光）は透過す
る。反射した青色光は、反射ミラー３７４により方向を
変え、青色変調ライトバルブ３７８に入射する。
【００３６】一方、上記青色反射ダイクロイックミラー
３７３を透過した光は緑色反射ダイクロイックミラー３
７５に入射し、緑色光（概ね５００〜６００ｎｍの波
長）が反射され、その他の光である赤色光（概ね６００
ｎｍ以上の波長）は透過する。ダイクロイックミラー３
７５で反射した緑色光は、緑色変調ライトバルブ３７９
に入射する。また、ダイクロイックミラー３７５を透過
した赤色光は、反射ミラー３７６，３７７により方向を
変え、赤色変調ライトバルブ３８０に入射する。
３７３を透過した光は緑色反射ダイクロイックミラー３
７５に入射し、緑色光（概ね５００〜６００ｎｍの波
長）が反射され、その他の光である赤色光（概ね６００
ｎｍ以上の波長）は透過する。ダイクロイックミラー３
７５で反射した緑色光は、緑色変調ライトバルブ３７９
に入射する。また、ダイクロイックミラー３７５を透過
した赤色光は、反射ミラー３７６，３７７により方向を
変え、赤色変調ライトバルブ３８０に入射する。
【００３７】ライトバルブ３７８，３７９，３８０は、
図示しないビデオ信号処理回路から供給される青、緑、
赤の原色信号でそれぞれ駆動され、各ライトバルブに入
射した光はそれぞれのライトバルブで変調された後、ダ
イクロイックプリズム３８３で合成される。ダイクロイ
ックプリズム３８３は、赤色反射面３８１と青色反射面
３８２とが互いに直交するように形成されている。そし
て、ダイクロイックプリズム３８３で合成されたカラー
画像は、投射レンズ３８４によってスクリーン上に拡大
投射され、表示される。
図示しないビデオ信号処理回路から供給される青、緑、
赤の原色信号でそれぞれ駆動され、各ライトバルブに入
射した光はそれぞれのライトバルブで変調された後、ダ
イクロイックプリズム３８３で合成される。ダイクロイ
ックプリズム３８３は、赤色反射面３８１と青色反射面
３８２とが互いに直交するように形成されている。そし
て、ダイクロイックプリズム３８３で合成されたカラー
画像は、投射レンズ３８４によってスクリーン上に拡大
投射され、表示される。
【００３８】前記実施例の液晶パネル用基板は高い透過
率および開口率を有するため、これを使用した液晶パネ
ルをライトバルブとした上記ビデオプロジェクターあっ
ては、小口径の投射レンズを用いても明るくコントラス
トの高い表示を得ることができる。
率および開口率を有するため、これを使用した液晶パネ
ルをライトバルブとした上記ビデオプロジェクターあっ
ては、小口径の投射レンズを用いても明るくコントラス
トの高い表示を得ることができる。
【００３９】
【発明の効果】以上説明したように、この発明は、ＴＦ
Ｔおよび第１の画素電極を形成した後、その上にスピン
コート等により平坦な絶縁膜を形成して上記第１画素電
極の一部にコンタクトホールを開けてから上記絶縁膜の
表面に上記第１画素電極に接続された第２の画素電極を
形成するようにしたので、上記第２の画素電極の上に形
成される配向膜を平坦化して配向不良を減らすことがで
きるとともに、反射型液晶パネルにおいては画素電極を
全体的に平坦化して反射率を向上させることができる。
Ｔおよび第１の画素電極を形成した後、その上にスピン
コート等により平坦な絶縁膜を形成して上記第１画素電
極の一部にコンタクトホールを開けてから上記絶縁膜の
表面に上記第１画素電極に接続された第２の画素電極を
形成するようにしたので、上記第２の画素電極の上に形
成される配向膜を平坦化して配向不良を減らすことがで
きるとともに、反射型液晶パネルにおいては画素電極を
全体的に平坦化して反射率を向上させることができる。
【００４０】しかも、第２画素電極をその下方の第１画
素電極と同一パターンに形成することでパターニングで
使用するマスクを増加させることなく２つの画素電極を
形成することができる。
素電極と同一パターンに形成することでパターニングで
使用するマスクを増加させることなく２つの画素電極を
形成することができる。
【００４１】また、第２画素電極とその下方の第１画素
電極とのコンタクトホールを、第１画素電極とドレイン
もしくはソース領域とのコンタクトホールと同一位置に
形成することにより、コンタクトホール形成のためのマ
スクを共通化できるとともに、ＳＯＧ膜と選択比の大き
なＩＴＯ膜等からなる第１の画素電極がエッチストッパ
として機能するため、その下の導電層（ドレイン領域と
してのポリシリコン層２）にダメージを与えることなく
ＳＯＧ膜に対するコンタクトホール形成のためのドライ
エッチングを行なえる。
電極とのコンタクトホールを、第１画素電極とドレイン
もしくはソース領域とのコンタクトホールと同一位置に
形成することにより、コンタクトホール形成のためのマ
スクを共通化できるとともに、ＳＯＧ膜と選択比の大き
なＩＴＯ膜等からなる第１の画素電極がエッチストッパ
として機能するため、その下の導電層（ドレイン領域と
してのポリシリコン層２）にダメージを与えることなく
ＳＯＧ膜に対するコンタクトホール形成のためのドライ
エッチングを行なえる。
【００４２】さらに、上記第２画素電極とその下方の第
１画素電極とのコンタクトホールをトランジスタのゲー
ト電極部もしくは走査線あるいは信号線の上方に設ける
ようにしたので、第１画素電極とドレインもしくはソー
ス領域とのコンタクトホールと第１画素電極と第２画素
電極とのコンタクトホールと同一箇所に重ねて形成した
場合に比べて、開口率を向上させることができる。
１画素電極とのコンタクトホールをトランジスタのゲー
ト電極部もしくは走査線あるいは信号線の上方に設ける
ようにしたので、第１画素電極とドレインもしくはソー
ス領域とのコンタクトホールと第１画素電極と第２画素
電極とのコンタクトホールと同一箇所に重ねて形成した
場合に比べて、開口率を向上させることができる。
【図１】本発明を適用した液晶パネル用基板の第１の実
施例を示す断面図。
施例を示す断面図。
【図２】本発明を適用した液晶パネル用基板の第１の実
施例の平面レイアウト図。
施例の平面レイアウト図。
【図３】本発明を適用した液晶パネル用基板の第２の実
施例を示す断面図。
施例を示す断面図。
【図４】本発明を適用した液晶パネル用基板の第２の実
施例の平面レイアウト図。
施例の平面レイアウト図。
【図５】本発明を適用した液晶パネル用基板の第３の実
施例を示す断面図。
施例を示す断面図。
【図６】本発明を適用した液晶パネル用基板の第４の実
施例を示す断面図。
施例を示す断面図。
【図７】実施例の液晶パネル用基板を用いたＬＣＤをラ
イトバルブとして応用した投射型表示装置の一例として
ビデオプロジェクタの概略構成図。
イトバルブとして応用した投射型表示装置の一例として
ビデオプロジェクタの概略構成図。
【図８】従来の液晶パネル用基板の一例を示す断面図。
１ ガラス基板 ２ ポリシリコン層 ３ ゲート絶縁膜 ４ ゲート電極（走査線） ５ 第１層間絶縁膜 ６ 第２層間絶縁膜 ８ 信号線 ９，１０，１０’ コンタクトホール １１ 第１の画素電極（ＩＴＯ膜） １２ 第２の画素電極（ＩＴＯ） １３ 平坦化膜（ＳＯＧ膜） ２１ ゲート電極 ２２ ゲート酸化膜（ＴａＯｘ） ２４ アモルファスシリコン層 ２５ａ，２５ｂ Ｎ型アモルファスシリコン層（ソー
ス、ドレイン領域） ２６ａ，２６ｂ ソース、ドレイン電極 ２７ チャネル保護膜 ２８ 配向膜 ３７０ ランプ ３７３，３７５，３７６ ダイクロイックミラー ３７４，３７７ 反射ミラー ３７８，３７９，３８０ ライトバルブ ３８３ ダイクロイックプリズム ３８４ 投射レンズ
ス、ドレイン領域） ２６ａ，２６ｂ ソース、ドレイン電極 ２７ チャネル保護膜 ２８ 配向膜 ３７０ ランプ ３７３，３７５，３７６ ダイクロイックミラー ３７４，３７７ 反射ミラー ３７８，３７９，３８０ ライトバルブ ３８３ ダイクロイックプリズム ３８４ 投射レンズ
Claims (11)
- 【請求項１】 半導体基板上に画素電極がマトリックス
状に形成されるとともに各画素電極に対応して各々トラ
ンジスタが形成され、前記トランジスタを介して前記画
素電極に電圧が印加されるように構成された液晶パネル
用基板の製造方法において、 上記トランジスタおよび該トランジスタに接続された第
１の画素電極を形成した後、その上に絶縁膜を形成して
上記第１画素電極の一部に対応して上記絶縁膜にコンタ
クトホールを開けてから、上記絶縁膜の表面に上記第１
画素電極に接続された第２画素電極を形成するようにし
たことを特徴とする液晶パネル用基板の製造方法。 - 【請求項２】 上記第２画素電極は、上記第１画素電極
と同一のエッチングマスクを用いて形成するようにした
ことを特徴とする請求項１に記載の液晶パネル用基板の
製造方法。 - 【請求項３】 半導体基板上に画素電極がマトリックス
状に形成されるとともに各画素電極に対応して各々トラ
ンジスタが形成され、前記トランジスタを介して前記画
素電極に電圧が印加されるように構成された液晶パネル
用基板において、 上記トランジスタおよび該トランジスタに接続された第
１の画素電極の上に絶縁膜が形成され、上記第１画素電
極の一部に対応して前記絶縁膜にはコンタクトホールが
開口され、上記絶縁膜の表面に前記コンタクトホールに
て上記第１画素電極に接触された第２の画素電極が形成
されてなることを特徴とする液晶パネル用基板。 - 【請求項４】 上記第２画素電極は、上記第１画素電極
とほぼ同一のパターンに形成されてなることを特徴とす
る請求項３に記載の液晶パネル用基板。 - 【請求項５】 上記第２画素電極とその下方の第１画素
電極とのコンタクトホールと、上記第１画素電極と上記
トランジスタのドレインもしくはソース領域またはドレ
インもしくはソース電極とのコンタクトホールが同一位
置に形成されていることを特徴とする請求項３または４
に記載の液晶パネル用基板。 - 【請求項６】 上記第２画素電極とその下方の第１画素
電極とのコンタクトホールがトランジスタのゲート電極
部もしくは走査線あるいは信号線の上方に設けられてい
ることを特徴とする請求項３、４または５に記載の液晶
パネル用基板。 - 【請求項７】 上記第１画素電極および第２画素電極が
共にＩＴＯ膜で構成されていることを特徴とする請求項
３、４、５または６に記載の液晶パネル。 - 【請求項８】 上記第２画素電極がアルミニウム層で構
成されていることを特徴とする請求項３、４、５または
６に記載の液晶パネル。 - 【請求項９】 上記第１画素電極がアルミニウム層で構
成されていることを特徴とする請求項８に記載の液晶パ
ネル。 - 【請求項１０】 請求項３、４、５、６、７、８または
９に記載の液晶パネル用基板と、対向電極を有する透明
基板とが適当な間隔をおいて配置されるとともに、上記
液晶パネル用基板と上記透明基板との間隙内に液晶が封
入されていることを特徴とする液晶パネル。 - 【請求項１１】 光源と、前記光源からの光を変調して
透過もしくは反射する請求項１０に記載の構成の液晶パ
ネルと、これらの液晶パネルにより変調された光を集光
し拡大投射する投射光学手段とを備えていることを特徴
とする投射型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20400696A JPH1048667A (ja) | 1996-08-01 | 1996-08-01 | 液晶パネル用基板およびその製造方法並びに投射型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20400696A JPH1048667A (ja) | 1996-08-01 | 1996-08-01 | 液晶パネル用基板およびその製造方法並びに投射型表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002209902A Division JP2003149681A (ja) | 2002-07-18 | 2002-07-18 | 液晶パネル用基板、液晶パネル及び投射型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1048667A true JPH1048667A (ja) | 1998-02-20 |
Family
ID=16483216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20400696A Withdrawn JPH1048667A (ja) | 1996-08-01 | 1996-08-01 | 液晶パネル用基板およびその製造方法並びに投射型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1048667A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003758A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 박막 트랜지스터 액정표시소자 |
| US6046063A (en) * | 1998-03-27 | 2000-04-04 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing liquid crystal display |
| JP2001272645A (ja) * | 2000-03-27 | 2001-10-05 | Hitachi Ltd | 液晶表示装置 |
| KR100543033B1 (ko) * | 1998-07-06 | 2006-05-12 | 삼성전자주식회사 | 액정표시장치의제조방법 |
| KR100684578B1 (ko) * | 2000-06-13 | 2007-02-20 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| KR100769162B1 (ko) * | 2001-03-07 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2008026430A (ja) * | 2006-07-19 | 2008-02-07 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| JP2008299319A (ja) * | 2007-04-25 | 2008-12-11 | Au Optronics Corp | マルチドメイン垂直配向液晶ディスプレイ |
| JP2013025138A (ja) * | 2011-07-22 | 2013-02-04 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014106437A (ja) * | 2012-11-29 | 2014-06-09 | Mitsubishi Electric Corp | 液晶表示パネルおよびその製造方法 |
| JP2016048686A (ja) * | 1999-02-23 | 2016-04-07 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2018160693A (ja) * | 1999-05-14 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020061565A (ja) * | 2015-02-04 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2022062133A (ja) * | 2018-03-02 | 2022-04-19 | 株式会社ジャパンディスプレイ | 表示装置 |
| US11754898B2 (en) | 2018-03-02 | 2023-09-12 | Japan Display Inc. | Array substrate and liquid crystal display device |
-
1996
- 1996-08-01 JP JP20400696A patent/JPH1048667A/ja not_active Withdrawn
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046063A (en) * | 1998-03-27 | 2000-04-04 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing liquid crystal display |
| KR20000003758A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 박막 트랜지스터 액정표시소자 |
| KR100543033B1 (ko) * | 1998-07-06 | 2006-05-12 | 삼성전자주식회사 | 액정표시장치의제조방법 |
| JP2019174826A (ja) * | 1999-02-23 | 2019-10-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018200467A (ja) * | 1999-02-23 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2017182084A (ja) * | 1999-02-23 | 2017-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2016048686A (ja) * | 1999-02-23 | 2016-04-07 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2018160693A (ja) * | 1999-05-14 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014170952A (ja) * | 1999-08-31 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| JP2015129968A (ja) * | 1999-08-31 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| JP2016153917A (ja) * | 1999-08-31 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| JP2001272645A (ja) * | 2000-03-27 | 2001-10-05 | Hitachi Ltd | 液晶表示装置 |
| KR100684578B1 (ko) * | 2000-06-13 | 2007-02-20 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| US7696529B2 (en) | 2000-06-13 | 2010-04-13 | Lg Display Co., Ltd. | Array substrate for use in a transflective liquid crystal display device and a method of fabricating the same |
| KR100769162B1 (ko) * | 2001-03-07 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP2008026430A (ja) * | 2006-07-19 | 2008-02-07 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
| JP2008299319A (ja) * | 2007-04-25 | 2008-12-11 | Au Optronics Corp | マルチドメイン垂直配向液晶ディスプレイ |
| JP2013025138A (ja) * | 2011-07-22 | 2013-02-04 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP2014106437A (ja) * | 2012-11-29 | 2014-06-09 | Mitsubishi Electric Corp | 液晶表示パネルおよびその製造方法 |
| JP2020061565A (ja) * | 2015-02-04 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2022062133A (ja) * | 2018-03-02 | 2022-04-19 | 株式会社ジャパンディスプレイ | 表示装置 |
| US11754898B2 (en) | 2018-03-02 | 2023-09-12 | Japan Display Inc. | Array substrate and liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525960B2 (en) | Electro-optical device | |
| JPH1048667A (ja) | 液晶パネル用基板およびその製造方法並びに投射型表示装置 | |
| JPH09138397A (ja) | 表示装置 | |
| JP2003222854A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11143402A (ja) | 液晶表示装置 | |
| US7202927B2 (en) | Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes | |
| TW200411607A (en) | Active matrix substrate, photoelectric apparatus, and electronic machine | |
| JP2001166337A (ja) | 液晶装置及び投射型表示装置並びに液晶装置の製造方法 | |
| JP2918875B1 (ja) | 反射型液晶素子、製造方法およびプロジェクション表示装置 | |
| JP3608531B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3520401B2 (ja) | 液晶パネル用基板およびそれを用いた液晶パネル並びに投射型表示装置 | |
| JP2003149681A (ja) | 液晶パネル用基板、液晶パネル及び投射型表示装置 | |
| JP2002123192A (ja) | 電気光学装置及びその製造方法 | |
| JP2001330856A (ja) | 電気光学装置 | |
| KR20030082463A (ko) | 액정 디스플레이 장치 | |
| JPH10189979A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JPH08160463A (ja) | 反射型液晶表示装置 | |
| JP2002287149A (ja) | 液晶装置及び電子機器並びに投射型液晶装置 | |
| JP2002182238A (ja) | 電気光学装置及びその製造方法並びに基板装置及びその製造方法 | |
| JP3792324B2 (ja) | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 | |
| JP3684939B2 (ja) | 電気光学装置の製造方法及び電気光学装置並びに投射型表示装置 | |
| JP2001147447A (ja) | 電気光学装置及びその製造方法 | |
| JPH0933952A (ja) | 画像表示装置 | |
| JP2003075814A (ja) | 液晶装置および投射型表示装置 | |
| JP2003241210A (ja) | 液晶表示装置及びその製造方法とプロジェクタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020618 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040929 |