JP2001166337A - 液晶装置及び投射型表示装置並びに液晶装置の製造方法 - Google Patents

液晶装置及び投射型表示装置並びに液晶装置の製造方法

Info

Publication number
JP2001166337A
JP2001166337A JP2000232494A JP2000232494A JP2001166337A JP 2001166337 A JP2001166337 A JP 2001166337A JP 2000232494 A JP2000232494 A JP 2000232494A JP 2000232494 A JP2000232494 A JP 2000232494A JP 2001166337 A JP2001166337 A JP 2001166337A
Authority
JP
Japan
Prior art keywords
liquid crystal
film
insulating film
interlayer insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000232494A
Other languages
English (en)
Other versions
JP4193339B2 (ja
Inventor
Masahiro Yasukawa
昌宏 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000232494A priority Critical patent/JP4193339B2/ja
Priority to TW089118853A priority patent/TWI251704B/zh
Priority to US09/670,039 priority patent/US6697136B1/en
Priority to KR10-2000-0057292A priority patent/KR100392022B1/ko
Publication of JP2001166337A publication Critical patent/JP2001166337A/ja
Application granted granted Critical
Publication of JP4193339B2 publication Critical patent/JP4193339B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Abstract

(57)【要約】 【課題】 平坦化処理された層間絶縁膜を有する液晶装
置において、画素電極間で生じる横電界による表示不良
の発生を防止し、高品質の画像表示を可能にする。 【解決手段】 液晶装置は、対向基板３００と、マトリ
クス状に複数の画素電極９ａが配置されたＴＦＴアレイ
基板２００との間に、液晶層５０が挟持されてなる。Ｔ
ＦＴアレイ基板２００は、基板１０上に半導体層１、ゲ
ート絶縁膜２、走査線３及び容量線３ｂ、平坦化処理さ
れた層間絶縁膜４、層間絶縁膜７、画素電極９ａが順次
積層されて構成される。層間絶縁膜４と層間絶縁膜７の
間には、隣り合う画素電極９ａ間の領域付近に対応して
パターン膜６ｂが配置される。パターン膜６ｂが配置さ
れることにより、ＴＦＴアレイ基板２００の液晶層５０
に接する側の表面に段差が設けられ、隣り合う画素電極
間で生じる横電界による液晶分子の配向不良の発生が防
止される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マトリクス状に画
素電極を設けた構造を有する液晶装置の技術分野に属
し、特に、画素電極の下層に平坦化処理された層間絶縁
膜が配置された構造を有する液晶装置の技術分野に属す
る。
【０００２】
【従来の技術】従来、図１１に示すように、液晶装置４
００は、対向基板３００とＴＦＴアレイ基板２００との
間に液晶層５０を挟持して構成される。尚、図１０は液
晶装置のＴＦＴアレイ基板を示す平面図、図１１は図１
０の線Ｂ―Ｂ'で切断した場合の液晶装置の縦断面図で
あり、データ線方向に沿って配される隣り合う画素電極
間の領域付近を示す図である。
【０００３】図１０及び図１１に示すように、ＴＦＴア
レイ基板２００は、石英、ガラス等の基板１０上に複数
の走査線３及び複数のデータ線６が交差して配置され、
その交差部毎に薄膜トランジスタ及びこれに電気的に接
続された画素電極９ａ、走査線と平行に配置された容量
線３ｂが配置されて構成される。薄膜トランジスタは、
点線にて示される半導体層１とゲート絶縁膜２と走査線
３の一部をなすゲート電極３ａから構成される。画素電
極９ａは半導体層１とコンタクトホール８を介して電気
的に接続され、データ線６の一部はソース電極６ａとし
て機能し、半導体層１とコンタクトホール５を介して電
気的に接続される。
【０００４】図１１に示すように、ＴＦＴアレイ基板２
００では、基板１０上に所定の形状にパターニングされ
た遮光膜１１ａ、下地用絶縁膜１２、所定の形状に形成
された半導体層１、ゲート絶縁膜２、走査線３及び容量
線３ｂ、層間絶縁膜４が順次積層されている。更に、層
間絶縁膜４上にはデータ線６（図示せず）、データ線６
を覆うように層間絶縁膜７、画素電極９ａが順次積層さ
れている。
【０００５】一方、対向基板３００は下部全面に対向電
極２１が配置されて構成される。
【０００６】液晶装置では、対向電極２１に供給される
電圧と画素電極９ａに供給される電圧との電位差によ
り、対向電極２１と画素電極９ａとの間に位置する液晶
層５０の液晶分子の光学特性を変化させて表示を行う。
従来、液晶装置の表示特性を向上させるために、画素電
極９ａの下層に配される層間絶縁膜７を平坦化処理する
ことにより、ＴＦＴアレイ基板の液晶層側の表面を平坦
化し、表面段差による液晶分子の配向不良の発生を防止
している。
【０００７】
【発明が解決しようとする課題】図１１に示すように、
例えば隣り合う画素電極９ａ間にそれぞれ異なる大きさ
の電圧が印加されると、隣り合う画素電極９ａ間の領域
付近では、横電界Ｃが生じる。すると、隣り合う画素電
極９ａ間の領域付近では、液晶分子５０ａの向きがこの
横電界Ｃ方向に影響される。このため、隣り合う画素電
極間領域付近の液晶分子は所望の配向が行われず配向不
良となる。この液晶配向不良領域では、横電界に影響さ
れず正常に液晶分子が配向される領域と液晶分子の配向
方向が異なるため、ディスリネーションラインと呼ばれ
る輝線が生じ、液晶装置の表示品位を著しく低下させる
という問題点がある。更に、近年、液晶装置の高精細化
に伴い、画素電極間ピッチが狭くなる傾向にあり、この
ような問題は更に深刻となってきている。
【０００８】また、このような表示不良を隠すように対
向基板側に遮光膜２３を形成すると、画素領域の開口率
が著しく低下してしまうという問題点がある。
【０００９】本発明は上述した問題点に鑑みなされたも
のであり、表示不良の発生のない、高開口率の液晶装置
を提供することを課題とする。
【００１０】
【課題を解決するための手段】本発明の液晶装置は、第
１の基板と第２の基板との基板間に液晶層が挟持されて
なり、銭第１の基板上には対向電極を備え、前記第２の
基板には、マトリクス状に配置された画素電極と、前記
画素電極に接続されたスイッチング素子と、前記スイッ
チング素子上に配置された平坦化膜からなる下側層間絶
縁膜と、前記下側層間絶縁膜上に配置されたデータ線
と、前記データ線上であって、且つ前記画素電極の下層
に配置された第２層間絶縁膜とを具備し、前記画素電極
の下層であって、前記下側層間絶縁膜上には、前記デー
タ線または前記走査線に沿って、隣り合う画素電極間領
域に配置されたパターン膜とを具備することを特徴とす
る。
【００１１】本発明のかかる構成によれば、平坦化され
た基板表面上にパターン膜を配置することにより、走査
線もしくはデータ線に沿って配置される隣り合う画素電
極間領域付近において、画素電極の端部と対向電極との
間で液晶層の厚み方向に生じる縦方向の電界の大きさ
が、隣り合う画素電極間に生じる横方向に電界（以下、
横電界）の大きさよりも大きくなる。すなわち、画素電
極間領域付近において平坦化された基板表面上に任意に
パターン膜を配置することにより、画素電極間領域付近
における画素電極と対向電極との距離の制御を容易に行
うことができ、パターン膜の膜厚を任意に設定すること
によって、画素電極と対向電極との距離を所望の値とし
て縦方向の電界の大きさを制御することが可能となる。
これにより、横電界による配向不良の発生を防止し、表
示品位の高い液晶装置を得るという効果を有する。
【００１２】また、本発明は、横電界による表示不良が
顕著に現れやすい、表面が平坦化された第２の基板を用
いる液晶装置に特に有効であり、表面が平坦化された状
態の第２の基板の特定の位置に任意の厚みのパターン膜
を配置することによって、積極的に表面段差を設け、画
素電極間の横電界の発生を防止し、横電界による表示不
良のない液晶装置が得られる。
【００１３】本発明は、前記パターン膜は、前記データ
線と同一膜からなることを特徴とする。
【００１４】このような構成によれば、データ線の形成
と同時にパターン膜を形成することができ、パターンマ
スクの変更のみで製造工程を増やすことなく形成するこ
とができる。
【００１５】本発明の液晶装置は、第１の基板と第２の
基板との基板間に液晶層が挟持されてなり、前記第１の
基板上には対向電極を備え、前記第２の基板上には、互
いに交差して配置された複数の走査線と複数のデータ線
と、前記交差部毎にマトリクス状に配置された複数の画
素電極とを備え、前記走査線及びデータ線を覆って配置
された上側層間絶縁膜と、前記上側層間絶縁膜上に前記
交差部毎にマトリクス状に配置された複数の画素電極
と、前記上側絶縁膜の下層に配置され、平坦化された表
面上に、前記データ線または前記走査線に沿って、隣り
合う前記画素電極間領域に配置されたパターン膜とを具
備することを特徴とする。
【００１６】本発明では、平坦化された基板表面上にパ
ターン膜を配置することにより、走査線もしくはデータ
線に沿って配置される隣り合う画素電極間領域付近にお
いて、画素電極の端部と対向電極との間で液晶層の厚み
方向に生じる縦方向の電界の大きさが、隣り合う画素電
極間に生じる横方向に電界（以下、横電界）の大きさよ
りも大きくなる。すなわち、画素電極間領域付近におい
て平坦化された基板表面上に任意にパターン膜を配置す
ることにより、画素電極間領域付近における画素電極と
対向電極との距離の制御を容易に行うことができ、パタ
ーン膜の膜厚を任意に設定することによって、画素電極
と対向電極との距離を所望の値として縦方向の電界の大
きさを制御することが可能となる。これにより、横電界
による配向不良の発生を防止し、表示品位の高い液晶装
置を得るという効果を有する。
【００１７】また、本発明は、横電界による表示不良が
顕著に現れやすい、表面が平坦化された第２の基板を用
いる液晶装置に特に有効であり、表面が平坦化された状
態の第２の基板の特定の位置に任意の厚みのパターン膜
を配置することによって、積極的に表面段差を設け、画
素電極間の横電界の発生を防止し、横電界による表示不
良のない液晶装置が得られる。
【００１８】また、横電界による表示不良領域を隠すよ
うに第１の基板側に遮光膜を配置する必要がないため、
対向基板側の遮光膜の線幅を狭くすることができ、画素
領域の開口率を向上させることができる。
【００１９】更に、隣り合う画素電極間領域の幅は、該
隣り合う画素電極間領域付近における画素電極の端部と
前記対向電極との距離よりも長いことを特徴とする。こ
のような構成によれば、走査線もしくはデータ線に沿っ
て配置される隣り合う画素電極間領域において、画素電
極の端部と対向電極との間で生じる電界の大きさを、隣
り合う画素電極間で生じる電界の大きさよりも確実に大
きくすることができ、横電界による配向不良の発生を防
止し、表示品位の高い液晶装置を得るという効果を有す
る。
【００２０】更に、前記画素電極の端部と前記パターン
膜とは重なり合うことを特徴とする。このような構成と
することにより、表示領域の開口率を向上するという効
果を有する。
【００２１】更に、前記パターン膜は前記データ線と同
層としてもよい。このような構成とすることによりデー
タ線の形成と同時にパターン膜を形成することができ、
パターンマスクの変更のみでよく、製造工程を増やす必
要がないという効果を有する。ここでパターン膜は、隣
り合うデータ線同士が電気的に接続されなければどのよ
うなパターン形状でもよく、例えばデータ線とパターン
膜とが接続していてもよい。
【００２２】更に、前記パターン膜と前記データ線との
間隔を、前記上側層間絶縁膜の厚みの２倍以下としても
良い。このような構成とすることにより、データ線間に
パターン膜を配置した場合パターン膜とデータ線の間が
空くことによってその部分の段差が減少し、データ線と
パターン膜との間の部分の横電界の配向不良が発生する
のを防止するという効果を有する。これにより表示領域
の開口率を向上するとともに表示品位の改善の効果を有
する。
【００２３】本発明では、また、前記走査線を覆うよう
に平坦化処理された下側層間絶縁膜が配置され、該下側
層間絶縁膜上に前記データ線と前記パターン膜とが配置
され、該パターン膜が少なくとも前記走査線の一部を覆
うように配置され、該データ線と該パターン膜を覆うよ
うに前記上側層間絶縁膜が配置されてなることを特徴と
する。
【００２４】このような構成によれば、下側層間絶縁膜
が平坦化処理されているため、液晶装置としたときに、
第２の基板の液晶層に接する側の表面のうち表示に寄与
する領域は平坦化された状態となる。これにより表示部
分に寄与する領域における第２の基板の表面段差による
配向不良の発生が防止され、表示品位の高い液晶装置を
得るという効果を有する。本発明は、表面が平坦化され
ている第２の基板を用いる液晶装置に特に有効であり、
表面が平坦化されている状態の第２の基板の特定の位置
にパターン膜を配置することによって、積極的に表面段
差を設け、画素電極間の横電界の発生を防止し、横電界
による表示不良のない液晶装置が得られる。
【００２５】また、このような構成によれば前記パター
ン膜の一部が前記走査線の上部に形成されても該走査線
と該パターン膜の間に下側層間絶縁膜が形成されている
ため短絡が発生することがない。同時に該パターン膜と
前記データ線間にも前記下側層間絶縁膜の一部が形成さ
れるため該パターン膜と電気的に接続していない該デー
タ線間も短絡が発生しない液晶装置が得られる。
【００２６】更に、前記下側層間絶縁膜は無機膜からな
ることを特徴とする。このような構成を有する液晶装置
を例えば投射型表示装置のライトバルブとして用いた場
合、光源からの光による下側層間絶縁膜の劣化を防止
し、高品質の投射型表示装置を得ることができる。
【００２７】ここで、一般に、液晶装置は、表示品位を
高くするために第２の基板の液晶層側の表面は平坦性が
高いことが望ましく、平坦性の高い下側層間絶縁膜が求
められている。このような平坦性の高い膜を得る場合に
は、材料として、無機膜より有機膜の方が、その膜厚を
厚くしやすいという理由で優位である。しかしながら、
有機膜からなる下側層間絶縁膜を有する液晶装置を投射
型表示装置のライトバルブ、特に青色用のライトバルブ
として用いた場合、光源から分離された青色光により有
機膜が劣化してしまうという問題があり、これを回避す
るために下側層間絶縁膜材料として無機膜が使用されて
いる。無機膜が使用される場合、膜の平坦性を高めるた
めに例えば無機膜の表面はＣＭＰ処理（機械研磨処理）
などの平坦化処理が行われることが必須となってくる。
このような平坦化処理が施された膜を下側層間絶縁膜と
して用いる液晶装置では、平坦性の高い上側層間絶縁膜
上に画素電極が配置される構成となるため、上述のよう
な隣り合う画素電極間で生じる横電界による表示不良の
問題が顕著に現れる。本発明では、このような横電界に
よる表示不良を防止するために、パターン膜を配置する
ことによって積極的に表面段差を設けて画素電極と対向
電極との電極間距離を制御して、横電界の発生を防止し
ている。
【００２８】このように、投射型表示装置の青色バルブ
に用いられる液晶装置のように平坦化処理された無機絶
縁膜が用いられる液晶装置に、本発明を適用することに
より、横電界による表示不良のない液晶装置を得ること
ができる。
【００２９】本発明の投射型表示装置は、光源と、該光
源から出射される光が入射されて画像情報に対応した変
調を施す液晶ライトバルブと、該液晶ライトバルブによ
り変調された光を投射する投射手段とを有する投射型表
示装置において、前記液晶ライトバルブは、上述の記載
の液晶装置からなることを特徴とする。
【００３０】このような構成とすることにより、高品質
の投射型表示装置を得ることができる。また、特に青色
用のライトバルブにおいて、無機膜の下側層間絶縁膜を
用いることにより、光源からの光による下側層間絶縁膜
の劣化が防止され、高品質の投射型表示装置を得ること
ができる。
【００３１】本発明の液晶装置の製造方法は、第１の基
板に対向電極を形成し、対向基板を形成する工程と、第
２の基板上に、互いに交差して配置された複数の走査線
と複数のデータ線とを形成する工程と、前記複数の走査
線及び複数のデータ線とを覆って上側層間絶縁膜を形成
する工程と、前記上側層間絶縁膜上に、前記交差部毎に
複数の画素電極を形成する工程と、前記上側層間絶縁膜
の下層であって、平坦化された表面上に、前記データ線
もしくは前記走査線に沿って、隣り合う前記画素電極間
領域に配置されたパターン膜を形成する工程と、前記上
側層間絶縁膜の下層であって、平坦化された表面上に、
前記データ線または前記走査線に沿って、隣り合う前記
画素電極間領域にパターン膜を形成してアレイ基板を形
成する工程と、前記対向基板と前記アレイ基板とを、前
記対向電極及び前記画素電極とが対向するように所定の
間隙をもって配置し、該間隙に液晶を注入する工程とを
具備することを特徴とする。
【００３２】本発明のこのような製造方法により製造さ
れた液晶装置は、平坦化された基板表面上にパターン膜
を配置することにより、走査線もしくはデータ線に沿っ
て配置される隣り合う画素電極間領域付近において、画
素電極の端部と対向電極との間で液晶層の厚み方向に生
じる縦方向の電界の大きさが、隣り合う画素電極間に生
じる横方向に電界（以下、横電界）の大きさよりも大き
くなる。すなわち、画素電極間領域付近において平坦化
された基板表面上に任意にパターン膜を配置することに
より、画素電極間領域付近における画素電極と対向電極
との距離の制御を容易に行うことができ、パターン膜の
膜厚を任意に設定することによって、画素電極と対向電
極との距離を所望の値として縦方向の電界の大きさを制
御することが可能となる。これにより、横電界による配
向不良の発生を防止し、表示品位の高い液晶装置を得る
という効果を有する。
【００３３】また、本発明は、横電界による表示不良が
顕著に現れやすい、表面が平坦化されたアレイ基板を用
いる液晶装置に特に有効であり、表面が平坦化された状
態の第２の基板の特定の位置に任意の厚みのパターン膜
を配置することによって、積極的に表面段差を設け、画
素電極間の横電界の発生を防止し、横電界による表示不
良のない液晶装置が得られる。
【００３４】また、前記走査線を覆って、前記平坦化さ
れた表面を有する下側層間絶縁膜を形成する工程と、前
記下側層間絶縁膜上に前記データ線及び前記パターン膜
を同時形成する工程と、前記データ線及び前記パターン
膜を覆うように前記上側層間絶縁膜を形成する工程とを
具備することを特徴とする。このような構成とすること
によりデータ線の形成と同時にパターン膜を形成するこ
とができ、パターンマスクの変更のみでよく、製造工程
を増やす必要がないという効果を有する。ここでパター
ン膜は、隣り合うデータ線同士が電気的に接続されなけ
ればどのようなパターン形状でもよく、例えばデータ線
とパターン膜とが接続していてもよい。
【００３５】本発明の液晶装置は、第１の基板と第２の
基板との間に液晶層が挟持されてなり、前記第１の基板
上には対向電極を備え、前記第２の基板にはマトリクス
状に配置された画素電極と、前記画素電極に接続された
スイッチング素子と、前記スイッチング素子上に配置さ
れた下側層間絶縁膜と、前記下側層間絶縁膜上に配置さ
れたデータ線と、前記データ線上であって、かつ前記画
素電極の下層に配置された上側層間絶縁膜とを具備し、
前記画素電極の下層であって、前記下側層間絶縁膜と上
側層間絶縁膜の間には、前記前記走査線に沿って、隣り
合う画素電極間領域に配置されたパターン膜を具備し、
前記データ線と前記走査線との間には、誘電体膜を挟ん
でスイッチング素子に接続されたドレイン電極と遮光膜
とを有し、前記パターン膜は前記走査線及び前記遮光膜
に重なるように配置されていることを特徴とする。
【００３６】本発明のかかる構成によれば、パターン膜
を配置することにより、走査線に沿って配置される隣り
合う画素電極間領域付近において、画素電極の端部と対
向電極との間で液晶層の厚み方向に生じる縦方向の電界
の大きさが、隣り合う画素電極間に生じる横方向の電界
の大きさよりも大きくなる。これにより、横電界による
配向不良の発生を防止し、表示品位の高い液晶装置を得
ることができる。しかも、パターン膜を遮光膜及び走査
線に重ねるように配置することにより、より確実に走査
線付近の遮光を行うことができる。
【００３７】さらに、パターン膜は、データ線と同一膜
からなることを特徴とする。
【００３８】これにより、データ線の形成と同時にパタ
ーン膜を形成することができ、パターンマスクの変更の
みで製造工程を増やすことなく、パターン膜を形成する
ことができる。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。 （第一の実施形態）本発明による液晶装置の第一の実施
形態の構成及び製造方法について、図１から図６を参照
して説明する。図１は、データ線、走査線、画素電極、
遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複
数の画素群の平面図であり、図２は図１のＢ−Ｂ’で切
断したときの液晶装置の縦断面図、図３は図１のＡ−
Ａ’で切断したときの液晶装置の縦断面図である。図４
〜図６はＡ−Ａ’断面図とＢ−Ｂ’断面図に基づいて、
ＴＦＴアレイ基板の製造工程を示す図である。尚、各図
においては、各層や各部材を図面上で認識可能な程度の
大きさとするため、各層や各部材毎に縮尺を異ならしめ
てある。
【００４０】図２と３に示すように、液晶装置４００
は、対向基板３００とＴＦＴアレイ基板２００との間
に、後述のシール材（図７及び図８参照）により囲まれ
た空間に液晶が封入され液晶層５０が形成されて構成さ
れている。液晶層５０は、例えば一種又は数種類のネマ
ティック液晶を混合した液晶からなる。シール材は、対
向基板３００とＴＦＴアレイ基板２００をそれらの周辺
で貼り合わせるための、例えば光硬化性樹脂や熱硬化性
樹脂からなる接着剤であり、両基板間の距離を所定値と
するためのグラスファイバー或いはガラスビーズ等のス
ペーサが混入されている。
【００４１】以下にＴＦＴアレイ基板２００の構造につ
いて説明する。
【００４２】ＴＦＴアレイ基板２００は、図１に示すよ
うに、石英等の基板１０上に複数の走査線３及び複数の
データ線６が交差して配置され、その交差部毎に薄膜ト
ランジスタ及びこれに電気的に接続された画素電極９
ａ、走査線と平行に配置された容量線３ｂが配置されて
構成される。
【００４３】図１及び図３に示すように、画素電極９ａ
のスイッチングを制御するスイッチング素子としての薄
膜トランジスタ（以下、ＴＦＴ）３０は、点線にて示さ
れる半導体層１とゲート絶縁膜２と走査線３の一部をな
すゲート電極３ａから構成される。画素電極９ａは半導
体層１とコンタクトホール８を介して電気的に接続さ
れ、データ線６の一部はソース電極６ａとして半導体層
１とコンタクトホール５を介して電気的に接続される。
第１の遮光膜１１ａ（図１中、右上がり斜線部で図示）
は、コンタクトホール１３により容量線３ｂに電気的接
続されている。薄膜トランジスタ３０はＬＤＤ（Lightl
y Doped Drain）構造を有し、詳細については後述の製
造方法で説明する。
【００４４】図１乃至図３に示すように、ＴＦＴアレイ
基板２００では、石英等の基板１０上に、所定の形状に
パターニングされた第１遮光膜１１ａ（図１中、右上が
りの斜線で図示）が配置される。第１遮光膜１１ａは、
好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、
Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金
属単体、合金、金属シリサイド等から構成される。この
ような材料から構成すれば、ＴＦＴアレイ基板２００上
の第１遮光膜１１ａの形成工程の後に行われる画素スイ
ッチング用ＴＦＴ３０の形成工程における高温処理によ
り、第１遮光膜１１ａが破壊されたり溶融しないように
できる。第１遮光膜１１ａが形成されているので、基板
１０の側からの戻り光等が画素スイッチング用ＴＦＴ３
０のチャネル領域１ａやＬＤＤ領域に入射する事態を未
然に防ぐことができ、光電流の発生により画素スイッチ
ング用ＴＦＴ３０の特性が劣化することはない。
【００４５】第１の遮光膜１１ａ上にはこれを覆うよう
に下地用絶縁膜１２が配置される。下地用絶縁膜１２
は、画素スイッチング用ＴＦＴ３０を構成する半導体層
１を第１遮光膜１１ａから電気的絶縁するために設けら
れるものである。更に、下地用絶縁膜１２は、石英基板
１０の全面に形成されることにより、ＴＦＴ３０のため
の下地膜としての機能をも有する。即ち、石英等の基板
１０の表面の研磨時における荒れや、洗浄後に残る汚れ
等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止
する機能を有する。下地用絶縁膜１２は、例えば、ＮＳ
Ｇ（ノンドープトシリケートガラス）、ＰＳＧ（リンシ
リケートガラス）、ＢＳＧ（ボロンシリケートガラ
ス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの
高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜
等からなる。下地用絶縁膜１２により、第１遮光膜１１
ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を
未然に防ぐこともできる。
【００４６】下地用絶縁膜１２上には、データ線６及び
走査線３に沿った形状に形成された半導体層１（図１
中、点線で囲まれた領域）が配置され、この半導体層を
覆ってゲート絶縁膜２が配置される。半導体層１はたと
えばシリコンの単結晶膜、もしくは非単結晶膜等からな
る。
【００４７】ゲート絶縁膜２上には半導体層１の一部と
重なるように複数のポリシリコン膜からなる走査線３が
配置され、この重なった領域の半導体層１はチャネル領
域１ａとして、走査線３はゲート電極３ａとして機能す
る。更に、ゲート絶縁膜２上には、走査線３と同層から
なる容量線３ｂが配置されている。容量線３ｂは、走査
線３とほぼ平行な直線状の本線部とデータ線６に沿った
突出部とを有している。本実施の形態では、ゲート絶縁
膜２を走査線３ａに対向する位置から延設して誘電体膜
として用い、半導体膜１の一部を第１蓄積容量電極１ｆ
とし、更にこれらに対向する容量線３ｂの一部を第２蓄
積容量電極とすることにより、蓄積容量７０が構成され
ている。本実施の形態では特に、各容量線３ｂと、第１
遮光膜１１ａとが夫々、コンタクトホール１３を介して
電気的接続されている。このため、容量線３ｂの抵抗
を、第１遮光膜１１ａの抵抗により顕著に低められる。
本実施の形態では、容量線３ｂは、高抵抗なポリシリコ
ン膜から形成されているので、対角１．３インチや０．
９インチ程度の小型の液晶装置の場合でも、数１００Ｋ
Ω程度の抵抗を有するが、第１遮光膜１１ａは、導電性
の高融点金属膜から形成されているので、容量線３ｂに
おける走査線３に沿った方向の抵抗は、大幅に低抵抗化
される。
【００４８】走査線３及び容量線３ｂを覆って、平坦化
処理を行った層間絶縁膜（下側層間絶縁膜）４が配置さ
れる。更に、層間絶縁膜４上には走査線３と交差するよ
うに形成された複数のデータ線６、データ線６と同層か
らなる島状のパターン膜６ｂが配置されている。パター
ン膜６ｂは、例えばデータ線６方向に沿って配置される
隣り合う画素電極９ａ間領域に配置され、かつその端部
が画素電極９ａの端部と重なり合うように配置されてい
る。また、パターン膜６ｂは、走査線３、容量線３ｂの
それぞれ一部に、平面的に重なって配置された形状とな
っている。また、パターン膜６ｂはコンタクトホール８
を除いて配置される構造になっており、コンタクトホー
ル８と電気的につながらない構造になっている。
【００４９】そして、データ線６を覆うように層間絶縁
膜（上側層間絶縁膜）７が配置され、層間絶縁膜７上に
は走査線３とデータ線６との交差部毎にマトリクス状に
複数のＩＴＯ膜からなる画素電極９ａが配置され、更に
基板全面にポリイミドからなる配向膜１６が配置されて
いる。
【００５０】次に、対向基板の構造について説明する。
【００５１】対向基板３００は、ガラス基板２０上にマ
トリクス状に形成された第２の遮光膜２３と、基板全面
に形成された対向電極２１と、配向膜２２とが配置され
て構成されている。対向電極２１は例えば透明導電膜で
あるＩＴＯ（インジウム・チン・オキサイド）膜、配向
膜２２は有機膜であるポリイミドなどからなる。第２遮
光膜２３は、各画素部の開口領域以外の領域に設けら
れ、対向基板３００の側から入射光が画素スイッチング
用ＴＦＴ３０の半導体層１のチャネル領域１ａやＬＤＤ
（Lightly Doped Drain）領域に侵入することはない。
更に、第２遮光膜２３は、コントラストの向上、色材の
混色防止などの機能を有する。
【００５２】本実施形態では、図２に示すように、パタ
ーン膜６ｂを設けることにより、データ線方向に沿って
配置される隣り合う画素電極９ａ間の距離ｄ１が、隣り
合う画素電極間領域付近の画素電極９ａの端部と対向電
極２１との距離ｄ２よりも長くなっている。ここで、ｄ
１は１．５から３．５μｍ、望ましくは２．０から３．
０μｍ、ｄ２は１．０から３．０μｍ、望ましくは１．
５から２．５μｍ、パターン膜６ｂの幅ｄ３は５μｍで
ある。なおこれらの値に関しては距離ｄ１が距離ｄ２よ
り長ければこれに限定されるものではない。このような
構成とすることにより、液晶装置としたときに、画素電
極９ａ間で生じる液晶層５０の厚み方向と垂直な方向の
横の電界（以下横電界）よりも、隣り合う画素電極間領
域付近の画素電極９ａと対向電極２１との間で生じる液
晶層５０の厚み方向の電界が大きくなる。これにより、
隣り合う画素電極間領域における液晶分子は液晶層５０
の厚み方向の電界に影響されることとなり、横電界によ
る液晶分子の配向不良の発生を防止することができる。
また、図２に示すように、パターン膜６ｂと画素電極９
ａの端部とは重なりあうように配置されており、画素領
域の開口率を向上することができる。
【００５３】次に、液晶装置のＴＦＴアレイ基板２００
の製造プロセスについて、図４から図６を参照して説明
する。尚、図４から図６は各工程におけるＴＦＴアレイ
基板側の各層を、図２、図３と同様に図１のＡ−Ａ’断
面、Ｂ―Ｂ’断面に対応させて示す工程図である。
【００５４】図４（ａ）に示すように、石英基板、ハー
ドガラス等の基板、ここでは石英基板１０を用意する。
ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気
且つ約９００〜１３００℃の高温でアニール処理し、後
に実施される高温プロセスにおける石英基板１０に生じ
る歪みが少なくなるように前処理しておく。即ち、製造
プロセスにおける最高温で高温処理される温度に合わせ
て、事前に石英基板１０を同じ温度かそれ以上の温度で
熱処理しておく。
【００５５】このように処理された石英基板１０の全面
に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金
属シリサイド等の金属合金膜を、スパッタにより、１０
０〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの
層厚の遮光膜１１を形成する。
【００５６】続いて、図４（ｂ）に示すように、該形成
された遮光膜１１上にフォトリソグラフィにより第１遮
光膜１１ａのパターン（図１参照）に対応するレジスト
マスクを形成し、該レジストマスクを介して遮光膜１１
に対しエッチングを行うことにより、第１遮光膜１１ａ
を形成する。
【００５７】次に図４（ｃ）に示すように、第１遮光膜
１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ（ノンドープシリケートガラス）、
ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリ
ケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラ
ス）などのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる下地用絶縁膜１２を形成する。こ
の下地用絶縁膜１２の層厚は、例えば、約５００〜２０
００ｎｍとする。
【００５８】次に図４（ｄ）に示すように、下地用絶縁
膜１２の上に、約４５０〜５５０℃、好ましくは約５０
０℃の比較的低温環境中で、流量約４００〜６００ｃｃ
／ｍｉｎのモノシランガス、ジシランガス等を用いた減
圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）に
より、アモルファスシリコン膜を形成する。その後、窒
素雰囲気中で、約６００〜７００℃にて約１〜１０時
間、好ましくは、４〜６時間のアニール処理を施するこ
とにより、ポリシリコン膜８０を約５０〜２００ｎｍの
厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成
長させる。
【００５９】この際、図３に示したＴＦＴ３０として、
ｎチャネル型のＴＦＴ３０を作成する場合には、当該チ
ャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ
（リン）などのＶ族元素の不純物イオンを僅かにイオン
注入等によりドープしても良い。また、画素スイッチン
グ用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボ
ロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などの
III族元素の不純物イオンを僅かにイオン注入等により
ドープしても良い。尚、アモルファスシリコン膜を経な
いで、減圧ＣＶＤ法等によりポリシリコン膜８０を直接
形成しても良い。或いは、減圧ＣＶＤ法等により堆積し
たポリシリコン膜にシリコンイオンを打ち込んで一旦非
晶質化（アモルファス化）し、その後アニール処理等に
より再結晶化させてポリシリコン膜１を形成しても良
い。
【００６０】次に図４（ｅ）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、図１に示した
如き所定パターンのポリシリコンからなる半導体層１を
形成する。この半導体層１の一部は第１蓄積容量電極と
して機能する。
【００６１】次に図４（ｆ）に示すように、ＴＦＴ３０
を構成する半導体層１を約９００〜１３００℃の温度、
好ましくは約１０００℃の温度により熱酸化することに
より、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜
を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン
膜（ＨＴＯ膜）や窒化シリコン膜を約５０ｎｍの比較的
薄い厚さに堆積し、多層構造を持つＴＦＴ３０のゲート
絶縁膜２を形成する。この結果、半導体層１の厚さは、
約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎ
ｍの厚さとなり、ゲート絶縁膜２の厚さは、約２０〜１
５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さ
となる。このように高温熱酸化時間を短くすることによ
り、特に８インチ程度の大型ウエーハを使用する場合に
熱によるそりを防止することができる。但し、ポリシリ
コン層１を熱酸化することのみにより、単一層構造を持
つゲート絶縁膜２を形成してもよい。
【００６２】尚、図４（ｆ）において特に限定されない
が、第１蓄積容量電極１ｆとなる半導体層部分に、例え
ば、Ｐイオンをドーズ量約３×１０12／ｃｍ2でドープ
して、低抵抗化させてもよい。
【００６３】次に、図４（ｇ）において、下地用絶縁膜
１２に第１遮光膜１１ａに至るコンタクトホール１３を
反応性イオンエッチング、反応性イオンビームエッチン
グ等のドライエッチングにより或いはウエットエッチン
グにより形成する。この際、反応性イオンエッチング、
反応性イオンビームエッチングのような異方性エッチン
グにより、コンタクトホール１３等を開孔した方が、開
孔形状をマスク形状とほぼ同じにできるという利点があ
る。但し、ドライエッチングとウエットエッチングとを
組み合わせて開孔すれば、これらのコンタクトホール１
３等をテーパ状にできるので、配線接続時の断線を防止
できるという利点が得られる。
【００６４】次に図４（ｈ）に示すように、減圧ＣＶＤ
法等によりポリシリコン膜８１を堆積した後、リン
（Ｐ）を熱拡散し、ポリシリコン膜８１を導電化する。
又は、Ｐイオンをポリシリコン膜８１の成膜と同時に導
入したドープトシリコン膜を用いてもよい。
【００６５】次に、図５の工程（ａ）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、図１に示した如き所定パターンの走
査線３ａと共に容量線３ｂを形成する。これらの容量線
３ｂ及び走査線３ａの層厚は、例えば、約３５０ｎｍと
される。
【００６６】次に図５（ｂ）に示すように、図３に示し
たＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴ
とする場合、半導体層１に、先ず低濃度ソース領域１ｂ
及び低濃度ドレイン領域１ｃを形成するために、走査線
３の一部をなすゲート電極３ａを拡散マスクとして、Ｐ
などのＶ族元素の不純物イオン６０を低濃度で（例え
ば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量に
て）ドープする。これによりゲート電極３ａ下の半導体
層１はチャネル領域１ａとなる。
【００６７】続いて、図５（ｃ）に示すように、ＴＦＴ
３０を構成する高濃度ソース領域１ｂ及び高濃度ドレイ
ン領域１ｃを形成するために、ゲート電極３ａよりも幅
の広いマスクでレジスト層６２をゲート電極３ａ上に形
成した後、同じくＰなどのＶ族元素の不純物イオン６１
を高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ
2のドーズ量にて）ドープし、ＬＤＤ構造のＴＦＴ３０
を得る。この場合、レジスト層６２の下側の半導体層が
低濃度ソース領域１ｂと低濃度ドレイン領域１ｃとな
る。また、ＴＦＴ３０をｐチャネル型とする場合、半導
体層１に、低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン
領域１ｅを形成するために、ＢなどのIII族元素の不純
物イオンを用いてドープする。尚、例えば、低濃度のド
ープを行わずに、オフセット構造のＴＦＴとしてもよ
く、ゲート電極３aをマスクとして、Ｐイオン、Ｂイオ
ン等を用いたイオン注入技術によりセルフアライン型の
ＴＦＴとしてもよい。
【００６８】この不純物のドープにより容量線３ｂ及び
走査線３ａも更に低抵抗化される。
【００６９】また、ここでは、図示しないが、この後、
Ｂ（ボロン）イオンなどのIII族元素の不純物イオンを
行うことにより、ｐチャネル型ＴＦＴを形成することが
できる。これにより、ｎチャネル型ＴＦＴ及びｐチャネ
ル型ＴＦＴから構成される相補型構造を持つ駆動回路を
石英基板上の周辺部に形成することが可能となる。この
ように、本実施の形態においては半導体層としてポリシ
リコンで形成するので、駆動回路と表示領域中のＴＦＴ
とを同一工程で形成することができ、製造上有利であ
る。
【００７０】次に図５（ｄ）に示すように、走査線３及
び容量線３ｂを覆うように、例えば、常圧又は減圧ＣＶ
Ｄ法やＴＥＯＳガス等を用いて、１４００ｎｍ厚のＮＳ
Ｇ膜８２を形成する。ＮＳＧ膜以外に、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等を用いても良い。
【００７１】次に図５（ｅ）に示すように、ＮＳＧ膜８
２はその表面をＣＭＰ処理（機械研磨処理）されて表面
が平坦化され、膜厚８００ｎｍの層間絶縁膜４が形成さ
れる。
【００７２】次に図５（ｆ）に示すように、高濃度ソー
ス領域１ｄ及び高濃度ドレイン領域１ｅを活性化するた
めに約１０００℃のアニール処理を２０分程度行った
後、データ線６に対するコンタクトホール５を、反応性
イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングにより或いはウエットエッチングによ
り形成する。また、走査線３や容量線３ｂを図示しない
配線と接続するためのコンタクトホールも、コンタクト
ホール５と同一の工程により層間絶縁膜４に開孔する。
【００７３】次に図６（ａ）に示すように、層間絶縁膜
４の上に、スパッタ処理等により、遮光性のＡｌ等の低
抵抗金属や金属シリサイド等を金属膜８３として、約３
００ｎｍの厚さに堆積し、更に図６（ｂ）に示すよう
に、フォトリソグラフィ工程、エッチング工程等によ
り、データ線６、パターン膜６ｂを形成する。ここで、
層間絶縁膜４は平坦化されているため、データ線６及び
パターン膜６ｂは平坦な層間絶縁膜４上に配置される構
成となる。尚、パターン膜の幅及び厚みなどは、最終的
に形成したい表面段差の大きさ、後に形成する画素電極
との重なり量、画素電極形成時のマスク精度により任意
に設定する。
【００７４】次に図６（ｃ）に示すように、データ線６
上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥ
ＯＳガス等を用いて、８００ｎｍ厚のＢＰＳＧ膜をから
なる層間絶縁膜７を形成する。ＢＰＳＧ膜以外にはＮＳ
Ｇ、ＰＳＧ、ＢＳＧなどのシリケートガラス膜、窒化シ
リコン膜や酸化シリコン膜等を用いることができる。こ
れにより、パターン膜６ｂが配置された領域では、層間
絶縁膜７の表面に段差が生じる。これにより表面段差を
形成し液晶分子の配向不良を防止する。
【００７５】次に図６（ｄ）の段階において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り形成する。
【００７６】次に図６（ｅ）に示すように、層間絶縁膜
７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導
電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更
に図６（ｆ）に示すように、フォトリソグラフィ工程、
エッチング工程等により、画素電極９ａを形成する。
尚、当該液晶装置を反射型の液晶装置に用いる場合に
は、Ａｌ等の反射率の高い不透明な材料から画素電極９
ａを形成してもよい。
【００７７】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図２及び図３参照）が形成され
る。
【００７８】他方、図２及び図３に示した対向基板３０
０については、ガラス基板２０等が先ず用意され、第２
遮光膜２３及び後述のとしての第２遮光膜（図７及び図
８参照）が、例えば金属クロムをスパッタした後、フォ
トリソグラフィ工程、エッチング工程を経て形成され
る。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなど
の金属材料の他、カーボンやＴｉをフォトレジストに分
散した樹脂ブラックなどの材料から形成してもよい。
【００７９】その後、対向基板３００の全面にスパッタ
処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜
２００ｎｍの厚さに堆積することにより、対向電極２１
を形成する。更に、対向電極２１の全面にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜２２（図２及び図３参照）が形成され
る。
【００８０】最後に、図８に示すように、上述のように
各層が形成されたＴＦＴアレイ基板２００と対向基板３
００とは、配向膜１６及び２２が対面するようにシール
材５２により貼り合わされ、真空吸引等により、両基板
間の空間に、例えば複数種類のネマティック液晶を混合
してなる液晶が吸引されて、所定層厚の液晶層５０が形
成される。
【００８１】以上のように構成された液晶装置の全体構
成を図７及び図８を参照して説明する。尚、図７は、Ｔ
ＦＴアレイ基板２００をその上に形成された各構成要素
と共に対向基板３００の側から見た平面図であり、図８
は、対向基板３００を含めて示す図７のＨ−Ｈ’断面図
である。
【００８２】図７において、ＴＦＴアレイ基板２００の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る額縁としての第２遮光膜５３
が設けられている。シール材５２の外側の領域には、デ
ータ線駆動回路１０１及び外部回路接続端子１０２がＴ
ＦＴアレイ基板２００の一辺に沿って設けられており、
走査線駆動回路１０４が、この一辺に隣接する２辺に沿
って設けられている。走査線３に供給される走査信号遅
延が問題にならないのならば、走査線駆動回路１０４は
片側だけでも良いことは言うまでもない。また、データ
線駆動回路１０１を画像表示領域の辺に沿って両側に配
列してもよい。例えば奇数列のデータ線６ａは画像表示
領域一方の辺に沿って配設されたデータ線駆動回路から
画像信号を供給し、偶数列のデータ線は前記画像表示領
域の反対側の辺に沿って配設されたデータ線駆動回路か
ら画像信号を供給するようにしてもよい。この様にデー
タ線６を櫛歯状に駆動するようにすれば、データ線駆動
回路の占有面積を拡張することができるため、複雑な回
路を構成することが可能となる。更にＴＦＴアレイ基板
２００の残る一辺には、画像表示領域の両側に設けられ
た走査線駆動回路１０４間をつなぐための複数の配線１
０５が設けられており、更に、額縁としての第２遮光膜
５３の下に隠れてプリチャージ回路２０１を設けてもよ
い。また、対向基板３００のコーナー部の少なくとも１
箇所においては、ＴＦＴアレイ基板２００と対向基板３
００との間で電気的導通をとるための導通材１０６が設
けられている。そして、図７に示すように、図８に示し
たシール材５２とほぼ同じ輪郭を持つ対向基板３００が
当該シール材５２によりＴＦＴアレイ基板２００に固着
されている。
【００８３】以上のように本実施形態においては、デー
タ線に沿って配置される隣り合う画素電極間領域にパタ
ーン膜６ｂを配置することにより、隣り合う画素電極間
で生じる横電界による配向不良表示領域のない高品質の
液晶装置を得ることができる。また、パターン膜はアル
ミニウムなどの金属膜で形成されているため遮光性が高
く、半導体層１に入射する入遮光側からの光制御も可能
でＴＦＴの誤動作の発生を防止することができる。
【００８４】尚、本実施形態では、パターン膜６ｂはデ
ータ線と同層で同材料で形成されているが、他の材料ま
たは他の層で形成されても良く、画素電極よりも下層に
配置され、液晶装置とした時にＴＦＴアレイ基板２００
の液晶層５０に接する側の表面に所望の段差が得られれ
ば良い。
【００８５】また、本実施形態においては、パターン膜
６ｂは凹の字状だがコンタクトホール部分に対応する部
分のみが除去された真ん中がくりぬかれた長方形でも良
く、これらの形状に限られる物ではない。
【００８６】また、本実施形態においては、パターン膜
６ｂは島状に形成されてフロートの状態であるが、デー
タ線同士が電気的に接続しなければ、データ線と接続し
た形状としても良い。
【００８７】また、本実施形態においては、パターン膜
６ｂとデータ線６の間に間隔が生じているがこの間隔に
ついて図１２を以って説明する。図１２は図１のＣ−
Ｃ'断面図のデータ線６近傍の拡大図である。データ線
６とパターン膜６ｂの間をデータ線同士が電気的に接続
しない様に間隙を設ける場合がある。この場合、データ
線６とパターン膜６ｂの距離７１をその上の絶縁膜の膜
厚の２倍以下、望ましくは１．８倍以下にすれば層間絶
縁膜７のカバーレッジによって層間絶縁膜の落ち込み量
７２を大幅に減らすことが可能になる。これによりパタ
ーン膜６ｂとデータ線６の間で段差ができることにより
配向不良が発生することを防止することが可能になる。
【００８８】また、本実施形態においては、回路の駆動
方法により、データ線側（データ線に沿った領域）もし
くは走査線側（走査線に沿った領域）それぞれの横電界
の発生しやすさが異なってくる場合がある。このような
場合においては、パターン膜６ｂもしくはデータ線６の
膜厚を変化させることによって、横電界の発生の制御を
容易に対応することが可能になる。以下に、図１３、図
１４、図１５を用いていくつかの回路の駆動方法それぞ
れに適した構造について説明を行う。尚、図１３〜図１
５は、それぞれ図１の線Ｃ−Ｃ'に対応した断面図にな
る。
【００８９】図１３は本実施例においてデータ線側と走
査線側に同じ大きさの横電界がかかった場合に適した説
明図である。このようなデータ線側と走査線側に同じ大
きさの横電界がかかる駆動方法としては、すべての隣り
合う画素に対して極性が反転するドット反転があげられ
る。このような場合、図から分かる様に同じ横電界がか
かった時は、データ線６の膜厚とパターン膜６ｂの膜厚
をほぼ同じ膜厚にすることによって、画素電極９ａ端面
の膜厚をデータ線側、走査線側ともに同じ段差にする。
このことによって画素電極９ａ全体に対して、走査線
側、データ線側の端面をともに一定の高さで高くする。
これによって走査線側、データ線側ともに横電界による
配向不良を防止する。
【００９０】図１４はデータ線側に、走査線側より大き
な横電界がかかる場合の説明図である。このようなデー
タ線側に走査線側より大きな横電界がかかる駆動方法と
しては、隣り合う画素列毎に極性が反転する列反転があ
げられる。この場合、データ線６の膜厚をパターン膜６
ｂの膜厚より大きくなるように設定する。例えばパター
ン膜６ｂが３００ｎｍの膜厚で構成されている場合、デ
ータ線６の膜厚を５００から８００ｎｍになるように構
成できる。これによりデータ線側により大きな横電界が
発生しても、走査線側の端面、データ線側の端面共に一
定の高さで高くして横電界による配向不良を防止でき
る。同時にデータ線側の端面の高さを走査線側の端面の
高さより更に高くすることによって、データ線側の大き
な横電界による配向不良を防止できる。
【００９１】この構成に限定されるものではないが例え
ば、データ線の下層配線６１をパターン膜６ｂと同じＡ
ｌもしくはその合金で構成し、データ線の上層配線６２
をＴｉ、Ｔａ、Ｗその他の高融点金属、その合金もしく
はそのシリサイドで構成することが可能である。この場
合上層配線をパターンニングの時の反射防止膜と、端子
の接続の時のバリアメタルとして使用することが可能で
ある。
【００９２】また、この構成では例えば、データ線の下
層配線６１をパターン膜６ｂと同じＴｉ、Ｔａ、Ｗその
他の高融点金属、その合金もしくはそのシリサイドで構
成し、データ線の上層配線６２をＡｌもしくはその合金
で構成することも可能である。この場合、パターン膜６
ｂを画素電極９ａと容量電極１ｆとの間のバリアメタル
として使用することが可能である。
【００９３】図１５は走査線側に、データ線側より大き
な横電界がかかる場合の説明図である。このような走査
線側にデータ線側より大きな横電界がかかる駆動方法と
しては、隣り合う画素行毎に極性が反転する行反転があ
げられる。この場合、パターン膜６ｂの膜厚をデータ線
６の膜厚より大きくなるように設定する。例えばデータ
線６が３００ｎｍの膜厚で構成されている場合、パター
ン膜６ｂの膜厚を５００から８００ｎｍになるように構
成できる。これにより走査線側により大きな横電界が発
生しても、走査線側の端面、データ線側の端面共に一定
の高さで高くして横電界による配向不良を防止できる。
同時に走査線側の端面の高さをデータ線側の端面の高さ
より更に高くすることによって、データ線側の大きな横
電界による配向不良を防止できる。
【００９４】この構成に限定されるものではないが例え
ば、パターン膜６ｂの下層側６１‘をデータ線６と同じ
Ａｌもしくはその合金で構成し、パターン膜６ｂの上層
側６２’をＴｉ、Ｔａ、Ｗその他の高融点金属、その合
金もしくはそのシリサイドで構成することが可能であ
る。この場合上層側６２‘をパターンニングの時の反射
防止膜、さらには画素電極９ａと容量電極１ｆとの間の
バリアメタルとして使用することが可能である。
【００９５】また、本実施形態の液晶装置はカラーフィ
ルタを具備していないが、カラーフィルタを設けてもよ
い。このようにすれば、液晶プロジェクタ以外の直視型
や反射型のカラー液晶テレビなどのカラー液晶装置に各
実施の形態における液晶装置を適用できる。更に、対向
基板３００上に１画素1個対応するようにマイクロレン
ズを形成してもよい。このようにすれば、入射光の集光
効率を向上することで、明るい液晶装置が実現できる。
更にまた、対向基板３００上に、何層もの屈折率の相違
する干渉層を堆積することで、光の干渉を利用して、Ｒ
ＧＢ色を作り出すダイクロイックフィルタを形成しても
よい。このダイクロイックフィルタ付き対向基板によれ
ば、より明るいカラー液晶装置が実現できる。
【００９６】また、各画素に設けられるスイッチング素
子として、ポリシリコンＴＦＴを用いているが、アモル
ファスシリコンＴＦＴ等の他の形式のＴＦＴに対して
も、応用できることはいうまでもない。
【００９７】（第２の実施形態）次に、第２の実施形態
について図１６乃至図１８を用いて説明する。図１６
は、第２の実施形態におけるデータ線、走査線、画素電
極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接す
る複数の画素群の平面図である。図１７は、図１６の部
分拡大図である。図１８は、図１６のＡ−Ａ’、Ｂ−
Ｂ’、Ｃ−Ｃ’断面図である。第２の実施形態におい
て、第１の実施形態と同様な内容については、説明を省
略し、異なる部分のみ説明する。
【００９８】図１６において、電気光学装置のＴＦＴア
レイ基板上には、マトリクス状に複数の透明な画素電極
９ａが各画素毎に形成されている。この画素電極９ａの
形成領域は、図１７に示す拡大図において右上がりの斜
線を付した矩形の領域である。
【００９９】また、画素電極９ａの縦横の境界領域に沿
ってデータ線６および走査線３ａが形成されている。デ
ータ線６の両端部分は、画素電極９ａの端部と重なって
いる。走査線３の両端部分も画素電極９ａの端部と重な
っている。
【０１００】本形態において、データ線６（ソース電
極）は、アルミニウム等の金属膜や金属シリサイド等の
合金膜等から構成されている。
【０１０１】また、走査線３（ゲート電極３ａ）および
ゲート絶縁膜２（例えば、熱酸化膜２ａ及びＨＴＯ膜２
ｂ）の上層側には、高濃度ソース領域１ｄへ通じるコン
タクトホール５、および高濃度ドレイン領域１ｅへ通じ
るコンタクトホール８１が各々形成されている。第１層
間絶縁膜４の上には第２層間絶縁膜７ａが形成されてい
る。第２層間絶縁膜７ａは平坦化されている。この第２
層間絶縁膜７ａの上には第３層間絶縁膜７ｂが形成され
ている。データ線６は、第２層間絶縁膜７ａの上に形成
され、ソース領域１ｄへのコンタクトホール５を介し
て、データ線６（ソース電極）は高濃度ソース領域１ｄ
に電気的に接続されている。
【０１０２】本形態は第１の実施形態と同様に、データ
線と同一膜からなるパターン膜６ｂが、図１６、図１７
の右下がりと左下がりの斜線で示された位置、即ち、走
査線３上に形成されている。
【０１０３】画素電極９ａは第３層間絶縁膜７ｂの上に
形成されている。本形態では、画素電極９ａをＴＦＴ３
０の高濃度ドレイン領域１ｅに電気的に接続するにあた
って、第１層間絶縁膜４の表面にドレイン電極１１を形
成して、このドレイン電極１１を第１層間絶縁膜４のコ
ンタクトホール８１を介してＴＦＴ３０の高濃度ドレイ
ン領域１ｅに電気的に接続するとともに、第２層間絶縁
膜７ａおよび第３層間絶縁膜７ｂにコンタクトホール８
２を形成し、このコンタクトホール８２を介して画素電
極９ａをドレイン電極１１に電気的に接続している。従
って、画素電極９ａは、ドレイン電極１１を介してＴＦ
Ｔ３０の高濃度ドレイン領域１ｅに電気的に接続してい
る。
【０１０４】本形態において、ドレイン電極１１は、高
濃度ドレイン領域１ｅの上層側からチャネル領域１ａを
上層側で完全に覆うように形成されたドープトシリコン
膜（ポリシリコン中継電極）などといった遮光性の導電
膜からなり、このドレイン電極１１の形成領域は、各画
素電極９ａの縦横の境界領域において、データ線６ａと
走査線３ａの交点からデータ線６ａと走査線３ａに沿っ
て十字形状に各画素毎に形成されている。
【０１０５】本形態では、ドレイン電極１１の表面側に
は、薄い絶縁膜１２が形成され、この薄い絶縁膜１２と
第２層間絶縁膜７ａとの層間には、ＴＦＴ３０のチャネ
ル領域１ａ′を覆うように第２の遮光膜１３が形成され
ている。本形態において、第２の遮光膜１３は、Ｔｉ、
Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ、Ａｌ、これらの金属の合
金、これらの金属のシリサイド膜、またはドープトシリ
コンなどの遮光性を有する導電膜から構成されている。
第２の遮光膜１３は、各画素電極９ａの縦横の境界領域
に沿って格子状に形成され、各画素間で共通の電位に保
持される。
【０１０６】ここで、第２の遮光膜１３の下層側にはド
レイン電極１１が形成されており、これらの第２の遮光
膜１３とドレイン電極１１は薄い絶縁膜１２を介して広
い領域にわたって対向している。そこで、本形態では、
この薄い絶縁膜１２を誘電膜として、第２の遮光膜１３
とドレイン電極１１を電極とする蓄積容量７０が構成さ
れている。
【０１０７】本実施形態の構成によれば、第１の実施形
態と同様に隣り合うデータ線６の間の画素電極間領域に
パターン膜６ｂを配置することにより、隣り合う画素電
極間で生じる横電界による配向不良表示領域のない高品
質の液晶装置を得ることができる。また、パターン膜６
ｂはアルミニウムなどの金属膜からなるため、遮光性に
優れている。特に、第２の遮光膜がシリサイド等で形成
された場合は、完全な遮光膜として機能しない場合があ
るが、このパターン膜６ｂを重ねることにより、より確
実に遮光性を高めることができる。
【０１０８】次に、上述で明した実施の形態における液
晶装置を、カラー液晶プロジェクタ（投射型表示装置）
のライトバルブとして用いた場合について説明する。
【０１０９】投射型表示装置では、３枚の液晶装置がＲ
ＧＢ用のライトバルブとして各々用いられ、各パネルに
は各々ＲＧＢ色分解用のダイクロイックミラーを介して
分解された各色の光が投射光として各々入射されること
になる。以下に、投射型表示装置の構成について、図９
を参照して説明する。図９において、投射型表示装置１
１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ
用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用
いた投射型液晶装置の光学系の概略構成図を示す。本例
の投射型表示装置の光学系には、前述した光源装置９２
０と、均一照明光学系９２３が採用されている。そし
て、投射型表示装置は、この均一照明光学系９２３から
出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分
離する色分離手段としての色分離光学系９２４と、各色
光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライ
トバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された
後の色光束を再合成する色合成手段としての色合成プリ
ズム９１０と、合成された光束を投射面１００の表面に
拡大投射する投射手段としての投射レンズユニット９０
６を備えている。また、青色光束Ｂを対応するライトバ
ルブ９２５Ｂに導く導光系９２７をも備えている。
【０１１０】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
【０１１１】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
【０１１２】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。
【０１１３】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。
【０１１４】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。一方、青
色光束Ｂは、導光系９２７を介して対応するライトバル
ブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に
応じて変調が施される。尚、本例のライトバルブ９２５
Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光
手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段
９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置さ
れた液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる
液晶ライトバルブである。
【０１１５】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
【０１１６】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
【０１１７】本例では、特に青色用のライトバルブ９６
２Ｂとして、液晶装置の層間絶縁膜として無機膜が使用
されているため、青色光束Ｂによる層間絶縁膜の劣化が
なく、高品質の投射型表示装置を得ることができる。
【０１１８】このように、光による膜劣化防止のために
平坦化された無機膜が必要となる青色用のライトバルブ
として用いられる液晶装置では、パターン膜が用いられ
ることにより、上述のように画素電極の端部と対向電極
との距離を容易に制御することができ、隣り合う画素電
極間で生じる横電界による液晶分子の配向不良を防止す
ることができる。このため、上述の液晶装置は、特に青
色用のライトバルブとして用いることが有効である。
【図面の簡単な説明】
【図１】液晶装置の第１の実施形態におけるデータ線、
走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ
基板の相隣接する複数の画素群の平面図である。
【図２】図１のＢ−Ｂ’断面図である。
【図３】図１のＡ−Ａ’断面図である。
【図４】液晶装置の実施形態におけるＴＦＴアレイ基板
の製造プロセスを順を追って示す工程図（その１）であ
る。
【図５】液晶装置の実施形態におけるＴＦＴアレイ基板
の製造プロセスを順を追って示す工程図（その２）であ
る。
【図６】液晶装置の実施形態におけるＴＦＴアレイ基板
の製造プロセスを順を追って示す工程図（その３）であ
る。
【図７】液晶装置の実施形態におけるＴＦＴアレイ基板
をその上に形成された各構成要素と共に対向基板の側か
ら見た平面図である。
【図８】図７のＨ−Ｈ’断面図である。
【図９】液晶装置を用いた投射型表示装置の構成図であ
る。
【図１０】従来の液晶装置におけるデータ線、走査線、
画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相
隣接する複数の画素群の平面図である。
【図１１】図１０のＢ−Ｂ’断面図である。
【図１２】図１のＣ−Ｃ'断面のデータ線近傍拡大図で
ある。
【図１３】データ線側と走査線側に均等な電界がかかっ
た時の図１のＣ−Ｃ'断面図である。
【図１４】データ線側に走査線側より大きな電界がかか
った時の図１のＣ−Ｃ'断面図である。
【図１５】走査線側にデータ線側より大きな電界がかか
った時の図１のＣ−Ｃ'断面図ある。
【図１６】液晶装置の第２の実施形態におけるデータ
線、走査線、画素電極、遮光膜等が形成されたＴＦＴア
レイ基板の相隣接する複数の画素群の平面図である。
【図１７】図１６の部分拡大図である。
【図１８】図１６のＡ−Ａ’断面図、Ｂ−Ｂ’断面図、
Ｃ−Ｃ’断面図である。
【符号の説明】
１…半導体層 ２…ゲート絶縁膜 ３…走査線 ４…層間絶縁膜 ６…データ線 ６１…データ線の下層配線 ６２…データ線の上層配線 ６ｂ…パターン膜 ６１‘…パターン膜の下層膜 ６２‘…パターン膜の上層膜 ７…層間絶縁膜 ９ａ…画素電極 １０…半導体基板 ２１…対向電極 ５０…液晶層 ２００…ＴＦＴアレイ基板 ３００…対向基板 ４００…液晶装置 １１００…投射型表示装置 ９６２Ｒ、９６２Ｇ、９６２Ｂ…液晶ライトバルブ ９２０…光源装置 ９０６…投射レンズユニット
フロントページの続き Ｆターム(参考） 2H090 HA04 HB03X JB02 JC07 JD14 LA04 LA11 LA12 LA16 2H091 FA05X FA15Z FA21X FA26X FA29Z FA41Z FD07 FD12 FD22 GA13 LA03 LA12 MA07 2H092 GA59 HA05 JA25 JA29 JA33 JA35 JA36 JA42 JA44 JB13 JB23 JB32 JB33 JB58 JB63 JB69 KA04 KA07 KB14 KB22 KB23 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA25 MA29 MA35 MA37 MA41 NA01 NA07 NA25 NA27 PA06 RA05 5C094 AA03 AA05 AA10 AA31 AA43 AA48 AA55 BA03 BA16 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EA07 EB02 ED14 ED15 FA01 FA02 FB02 FB15 GB10 5G435 AA00 AA01 AA14 AA17 BB12 BB15 BB17 CC09 DD05 EE25 FF05 GG02 GG04 GG23 GG28 GG46 HH14 KK05 LL15

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板と第２の基板との間に液晶層
    が挟持されてなり、 前記第１の基板上には対向電極を備え、 前記第２の基板にはマトリクス状に配置された画素電極
    と、前記画素電極に接続されたスイッチング素子と、前
    記スイッチング素子上に配置された平坦化膜からなる下
    側層間絶縁膜と、前記下側層間絶縁膜上に配置されたデ
    ータ線と、前記データ線上であって、且つ前記画素電極
    の下層に配置された上側層間絶縁膜とを具備し、 前記画素電極の下層であって、前記下側層間絶縁膜上に
    は、前記データ線または前記走査線に沿って、隣り合う
    画素電極間領域に配置されたパターン膜とを具備するこ
    とを特徴とする液晶装置。
  2. 【請求項２】 前記パターン膜は、前記データ線と同一
    膜からなることを特徴とする請求項１に記載の液晶装
    置。
  3. 【請求項３】 第１の基板と第２の基板との基板間に液
    晶層が挟持されてなり、 前記第１の基板上には対向電極を備え、 前記第２の基板上には、互いに交差して配置された複数
    の走査線と複数のデータ線と、前記走査線及びデータ線
    を覆って配置された上側層間絶縁膜と、前記上側層間絶
    縁膜上に前記交差部毎にマトリクス状に配置された複数
    の画素電極と、前記上側層間絶縁膜の下層に配置され、
    平坦化された表面上に、前記データ線または前記走査線
    に沿って、隣り合う前記画素電極間領域に配置されたパ
    ターン膜とを具備することを特徴とする液晶装置。
  4. 【請求項４】 前記画素電極間領域の幅は、該隣り合う
    画素電極間領域付近における画素電極の端部と前記対向
    電極との距離よりも長いことを特徴とする請求項３に記
    載の液晶装置。
  5. 【請求項５】 前記画素電極の端部と前記パターン膜と
    は重なり合うことを特徴とする請求項３または請求項４
    に記載の液晶装置。
  6. 【請求項６】 前記パターン膜は前記データ線と同層か
    らなることを特徴とする請求項３から請求項５のいずれ
    か一項に記載の液晶装置。
  7. 【請求項７】 前記パターン膜と前記データ線との距離
    が、前記上側層間絶縁膜の厚みの２倍以下であることを
    特徴とする請求項６に記載の液晶装置。
  8. 【請求項８】 前記走査線を覆うように平坦化処理され
    た下側層間絶縁膜が配置され、該下側層間絶縁膜上に前
    記データ線と前記パターン膜とが配置され、該パターン
    膜が少なくとも前記走査線の一部を覆うように配置さ
    れ、該データ線と該パターン膜を覆うように前記上側層
    間絶縁膜が配置されてなることを特徴とする請求項３か
    ら請求項７のいずれか一項に記載の液晶装置。
  9. 【請求項９】 前記下側層間絶縁膜は無機膜からなるこ
    とを特徴とする請求項８に記載の液晶装置。
  10. 【請求項１０】 光源と、該光源から出射される光が入
    射されて画像情報に対応した変調を施す液晶ライトバル
    ブと、該液晶ライトバルブにより変調された光を投射す
    る投射手段とを有する投射型表示装置において、 前記液晶ライトバルブは、請求項１から請求項９のいず
    れか一項に記載の液晶装置からなることを特徴とする投
    射型表示装置。
  11. 【請求項１１】 第１の基板に対向電極を形成する工程
    と、 第２の基板上に、互いに交差して配置された複数の走査
    線と複数のデータ線とを形成する工程と、 前記複数の走査線及び複数のデータ線とを覆って上側層
    間絶縁膜を形成する工程と、 前記上側層間絶縁膜上に、前記交差部毎に複数の画素電
    極を形成する工程と、 前記上側層間絶縁膜の下層であって、平坦化された表面
    上に、前記データ線もしくは前記走査線に沿って、隣り
    合う前記画素電極間領域に配置されたパターン膜を形成
    する工程と、 前記第１の基板と前記第２の基板とを、前記対向電極及
    び前記画素電極とが対向するように所定の間隙をもって
    配置し、該間隙に液晶を注入する工程とを具備すること
    を特徴とする液晶装置の製造方法。
  12. 【請求項１２】 前記走査線を覆って、前記平坦化され
    た表面を有する下側層間絶縁膜を形成する工程と、 前記下側層間絶縁膜上に前記データ線及び前記パターン
    膜を同時形成する工程と、 前記データ線及び前記パターン膜を覆うように前記上側
    層間絶縁膜を形成する工程とを具備することを特徴とす
    る請求項１１に記載の液晶装置の製造方法。
  13. 【請求項１３】 第１の基板と第２の基板との間に液晶
    層が挟持されてなり、 前記第１の基板上には対向電極を備え、 前記第２の基板にはマトリクス状に配置された画素電極
    と、前記画素電極に接続されたスイッチング素子と、前
    記スイッチング素子上に配置された下側層間絶縁膜と、
    前記下側層間絶縁膜上に配置されたデータ線と、前記デ
    ータ線上であって、かつ前記画素電極の下層に配置され
    た上側層間絶縁膜とを具備し、前記画素電極の下層であ
    って、前記下側層間絶縁膜と上側層間絶縁膜の間には、
    前記前記走査線に沿って、隣り合う画素電極間領域に配
    置されたパターン膜を具備し、 前記データ線と前記走査線との間には、誘電体膜を挟ん
    でスイッチング素子に接続されたドレイン電極と遮光膜
    とを有し、前記パターン膜は前記走査線及び前記遮光膜
    に重なるように配置されていることを特徴とする液晶装
    置。
  14. 【請求項１４】 前記パターン膜は、前記データ線と同
    一膜からなることを特徴とする請求項１３に記載の液晶
    装置。
JP2000232494A 1999-09-29 2000-07-31 液晶装置及び投射型表示装置並びに液晶装置の製造方法 Expired - Lifetime JP4193339B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000232494A JP4193339B2 (ja) 1999-09-29 2000-07-31 液晶装置及び投射型表示装置並びに液晶装置の製造方法
TW089118853A TWI251704B (en) 1999-09-29 2000-09-14 Liquid crystal device, projection type display device and method of producing liquid crystal device
US09/670,039 US6697136B1 (en) 1999-09-29 2000-09-26 Liquid crystal device, projector, and method of manufacturing the liquid crystal device
KR10-2000-0057292A KR100392022B1 (ko) 1999-09-29 2000-09-29 액정 장치 및 투사형 표시 장치 및 액정 장치의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-277222 1999-09-29
JP27722299 1999-09-29
JP2000232494A JP4193339B2 (ja) 1999-09-29 2000-07-31 液晶装置及び投射型表示装置並びに液晶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001166337A true JP2001166337A (ja) 2001-06-22
JP4193339B2 JP4193339B2 (ja) 2008-12-10

Family

ID=26552300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000232494A Expired - Lifetime JP4193339B2 (ja) 1999-09-29 2000-07-31 液晶装置及び投射型表示装置並びに液晶装置の製造方法

Country Status (4)

Country Link
US (1) US6697136B1 (ja)
JP (1) JP4193339B2 (ja)
KR (1) KR100392022B1 (ja)
TW (1) TWI251704B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330036A (ja) * 2002-05-10 2003-11-19 Seiko Epson Corp 電気光学装置及び半導体装置の製造方法
KR100490496B1 (ko) * 2001-08-27 2005-05-19 세이코 엡슨 가부시키가이샤 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기
KR100629734B1 (ko) * 2002-01-08 2006-09-29 일진디스플레이(주) 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법
US7283191B2 (en) 2003-11-19 2007-10-16 Seiko Epson Corporation Liquid crystal display device and electronic apparatus wherein liquid crystal molecules having particular pre-tilt angle
JP2010008437A (ja) * 2008-05-26 2010-01-14 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
US7764325B2 (en) 2006-01-13 2010-07-27 Seiko Epson Corporation Electro-optical device, method of producing the same, and electronic apparatus
JP2010262200A (ja) * 2009-05-11 2010-11-18 Seiko Epson Corp 液晶装置および電子機器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040109103A1 (en) * 1998-06-30 2004-06-10 Hitachi, Ltd. Liquid crystal display device
JP2002328396A (ja) * 2001-04-26 2002-11-15 Nec Corp 液晶表示装置及びその製造方法
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
KR100783606B1 (ko) * 2002-02-04 2007-12-07 삼성전자주식회사 액정표시장치
JP4007074B2 (ja) * 2002-05-31 2007-11-14 ソニー株式会社 表示装置の製造方法
JP4442569B2 (ja) * 2005-04-11 2010-03-31 セイコーエプソン株式会社 電気光学装置及び電子機器
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung
US20080085381A1 (en) * 2006-10-06 2008-04-10 3M Innovative Properties Company Optical element with a polarizer and a support layer
CN104317133A (zh) * 2014-11-12 2015-01-28 京东方科技集团股份有限公司 液晶透镜及显示装置
CN107092124A (zh) * 2017-05-11 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112068373B (zh) * 2020-09-10 2022-05-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
KR0179135B1 (ko) 1995-11-15 1999-05-01 구자홍 액정표시장치의 제조방법
US6266110B1 (en) * 1996-07-30 2001-07-24 Kawasaki Steel Corporation Semiconductor device reeventing light from entering its substrate transistor and the same for driving reflection type liquid crystal
JP4307574B2 (ja) * 1996-09-03 2009-08-05 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490496B1 (ko) * 2001-08-27 2005-05-19 세이코 엡슨 가부시키가이샤 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기
US6900861B2 (en) 2001-08-27 2005-05-31 Seiko Epson Corporation Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument
KR100629734B1 (ko) * 2002-01-08 2006-09-29 일진디스플레이(주) 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법
JP2003330036A (ja) * 2002-05-10 2003-11-19 Seiko Epson Corp 電気光学装置及び半導体装置の製造方法
US7283191B2 (en) 2003-11-19 2007-10-16 Seiko Epson Corporation Liquid crystal display device and electronic apparatus wherein liquid crystal molecules having particular pre-tilt angle
US7764325B2 (en) 2006-01-13 2010-07-27 Seiko Epson Corporation Electro-optical device, method of producing the same, and electronic apparatus
JP2010008437A (ja) * 2008-05-26 2010-01-14 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2010262200A (ja) * 2009-05-11 2010-11-18 Seiko Epson Corp 液晶装置および電子機器

Also Published As

Publication number Publication date
KR100392022B1 (ko) 2003-07-22
US6697136B1 (en) 2004-02-24
TWI251704B (en) 2006-03-21
KR20010030540A (ko) 2001-04-16
JP4193339B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
JP3684578B2 (ja) 液晶装置および電子機器
JP3424234B2 (ja) 電気光学装置及びその製造方法
TW587234B (en) Electro-optical device and electronic equipment
JP4193339B2 (ja) 液晶装置及び投射型表示装置並びに液晶装置の製造方法
JP2000081636A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4221827B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2000056319A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4019600B2 (ja) 電気光学装置及びプロジェクタ
JP3783500B2 (ja) 電気光学装置及び投射型表示装置
JP3829540B2 (ja) 電気光学装置および投射型表示装置
JP2000010121A (ja) 液晶装置及び投射型表示装置
JP2001265255A6 (ja) 電気光学装置及びその製造方法
JP3769970B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP3904371B2 (ja) 電気光学装置及び電子機器
JP4058869B2 (ja) 電気光学装置及びその製造方法、並びにプロジェクタ
JP3846117B2 (ja) 液晶装置及び投射型表示装置
JP2000206568A (ja) 電気光学装置及びその製造方法
JP3680848B2 (ja) 薄膜トランジスタを用いた基板、液晶装置、及び電子機器
JP4613430B2 (ja) 液晶装置及び投射型表示装置
JP2001075123A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2000338903A (ja) 電気光学装置の製造方法、電気光学装置及び投射型表示装置
JP3867027B2 (ja) 電気光学装置及び電子機器
JP2004126554A (ja) 電気光学パネル及び電子機器
JP4843840B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP4222323B2 (ja) 液晶装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4