CN107092124A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN107092124A
CN107092124A CN201710331020.0A CN201710331020A CN107092124A CN 107092124 A CN107092124 A CN 107092124A CN 201710331020 A CN201710331020 A CN 201710331020A CN 107092124 A CN107092124 A CN 107092124A
Authority
CN
China
Prior art keywords
underlay substrate
insulating barrier
orthographic projection
blocks
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710331020.0A
Other languages
English (en)
Inventor
张洁
郭攀
李伟
樊君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710331020.0A priority Critical patent/CN107092124A/zh
Publication of CN107092124A publication Critical patent/CN107092124A/zh
Priority to PCT/CN2017/116842 priority patent/WO2018205620A1/zh
Priority to US16/066,162 priority patent/US11574934B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

本发明提供一种阵列基板及其制作方法、显示装置。该阵列基板包括衬底基板以及设置于所述衬底基板上的设有过孔的绝缘层，还包括：第一遮挡图形，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。在阵列基板上设置遮挡图形，对绝缘层上的过孔进行遮挡，由于过孔与遮挡图形均设置在阵列基板上，因而具有较高的对位精度，从而不需要额外加大遮挡图形的尺寸，也能够保证将过孔全部遮挡，从而提高了开口率，进一步提高了显示品质。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
目前的阵列基板中，通常采用过孔的方式，连接需要电性连接的两层膜层图形，例如，源漏金属层与有源层的连接，源漏金属层与像素电极层的连接等。受过孔的影响，过孔区域的液晶，与其他平坦位置的液晶相比，存在排列不规则的问题，这影响整个显示面板的发光一致性，为了避免过孔的影响，需要对过孔处的漏光进行遮挡。
现有技术中，是在对向基板的对应过孔的位置处设置黑矩阵，用于对阵列基板上的过孔处的漏光进行遮挡，基于阵列基板和对向基板对位精度的影响，为了保证能够全部遮挡住过孔，往往需要将黑矩阵的尺寸设置的稍大，这对显示面板的开口率造成影响，从而影响显示品质。
发明内容
有鉴于此，本发明提供一种阵列基板及其制作方法、显示装置，在保证对阵列基板上的过孔进行遮挡的同时，尽可能提高开口率。
为解决上述技术问题，本发明提供一种阵列基板，包括衬底基板以及设置于所述衬底基板上的设有过孔的绝缘层，还包括：第一遮挡图形，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
优选地，所述过孔在所述衬底基板上的正投影与所述第一遮挡图形在所述衬底基板上的正投影完全重叠。
优选地，所述的阵列基板还包括源漏金属层、第一透明电极层以及位于所述源漏金属层和第一透明电极层之间的第二绝缘层，所述设有过孔的绝缘层包括所述第二绝缘层。
优选地，所述阵列基板还包括源漏金属层、有源层以及位于所述源漏金属层和有源层之间的第一绝缘层，所述设有过孔的绝缘层包括所述第一绝缘层。
优选地，所述阵列基板还包括栅金属层、源漏金属层、有源层和第二遮挡图形，所述源漏金属层包括源电极和漏电极，所述栅金属层包括栅电极，所述有源层包括位于所述源电极和漏电极之间且与所述栅电极重叠的沟道区域，所述沟道区域在所述衬底基板上的正投影完全位于所述第二遮挡图形在所述衬底基板上的正投影区域内，所述第二遮挡图形位于所述有源层的靠近所述衬底基板的一侧。
优选地，所述沟道区域在所述衬底基板上的正投影与所述第二遮挡图形在所述衬底基板上的正投影完全重叠。
优选地，所述第一遮挡图形和第二遮挡图形同层同材料设置。
本发明还提供一种显示装置，包括上述阵列基板。
优选地，所述显示装置还包括对向基板，所述对向基板包括衬底基板和黑矩阵，所述对向基板的对应所述过孔的区域在所述对向基板的衬底基板上的正投影与所述黑矩阵在所述对向基板上的衬底基板上的正投影不重叠。
本发明还提供一种用于制作上述阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
优选地，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第一遮挡图形、源漏金属层、第二绝缘层和第一透明电极层，所述第二绝缘层上形成有过孔，所述第二绝缘层上的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
优选地，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第一遮挡图形、有源层、第一绝缘层和源漏金属层，所述第一绝缘层上形成有过孔，所述第一绝缘层上的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
优选地，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第二遮挡图形、有源层、栅金属层和源漏金属层，所述源漏金属层包括源电极和漏电极，所述栅金属层包括栅电极，所述有源层包括位于所述源电极和漏电极之间且与所述栅电极重叠的沟道区域，所述沟道区域在所述衬底基板上的正投影完全位于所述第二遮挡图形在所述衬底基板上的正投影区域内，所述第二遮挡图形位于所述有源层的靠近所述衬底基板的一侧。
优选地，通过一次构图工艺形成所述第一遮挡图形和第二遮挡图形。
本发明的上述技术方案的有益效果如下：
在阵列基板上设置遮挡图形，对绝缘层上的过孔进行遮挡，由于过孔与遮挡图形均设置在阵列基板上，因而具有较高的对位精度，从而不需要额外加大遮挡图形的尺寸，也能够保证将过孔全部遮挡，从而提高了开口率，进一步提高了显示品质。
附图说明
图1和图2为本发明一实施例的阵列基板的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，包括衬底基板以及设置于所述衬底基板上的设有过孔的绝缘层，所述阵列基板还包括：第一遮挡图形，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
本发明实施例中，在阵列基板上设置遮挡图形，对绝缘层上的过孔进行遮挡，由于过孔与遮挡图形均设置在阵列基板上，因而具有较高的对位精度，从而不需要额外加大遮挡图形的尺寸，也能够保证将过孔全部遮挡，从而提高了开口率，进一步提高了显示品质。
本发明实施例中，第一遮挡图形与过孔的对位精度的偏差可以达到1μm左右，而，现有的在对向基板上设置黑矩阵对过孔进行遮挡的方案中，对位精度的偏差仅可以达到2～3μm。
本发明实施例中，优选地，所述过孔在所述衬底基板上的正投影与所述第一遮挡图形在所述衬底基板上的正投影完全重叠，从而在保证第一遮挡图形能够全部遮挡住过孔的基础上，最大程度的保证了开口率。
当然，在本发明的其他一些实施例中，也不排除将第一遮挡图形的尺寸设置比过孔的尺寸要稍微大一些。
在本发明的一些实施例中，所述阵列基板还包括源漏金属层、第一透明电极层以及位于所述源漏金属层和第一透明电极层之间的第二绝缘层，所述设有过孔的绝缘层包括所述第二绝缘层。也就是说，本发明实施例中，在衬底基板上设置第一遮挡图形，所述第一遮挡图形能够遮挡所述第二绝缘层上的过孔。
所述第一透明电极层为像素电极层，所述像素电极层通过第二绝缘层上的过孔与所述源漏金属层连接。
在本发明的一些实施例中，所述阵列基板还包括源漏金属层、有源层以及位于所述源漏金属层和有源层之间的第一绝缘层，所述设有过孔的绝缘层包括所述第一绝缘层。也就是说，本发明实施例中，在衬底基板上设置第一遮挡图形，所述第一遮挡图形能够遮挡所述第一绝缘层上的过孔。
所述源漏金属层通过所述第一绝缘层上的过孔与有源层连接。
当然，在本发明的其他一些实施例中，所述设有过孔的绝缘层可以同时包括上述第一绝缘层和第二绝缘层，即，在衬底基板上设置第一遮挡图形，所述第一遮挡图形能够遮挡所述第一绝缘层和第二绝缘层上的过孔。
在本发明的一些优选实施例中，所述阵列基板还包括栅金属层、源漏金属层、有源层和第二遮挡图形，所述源漏金属层包括源电极和漏电极，所述栅金属层包括栅电极，所述有源层包括位于所述源电极和漏电极之间且与所述栅电极重叠的沟道区域，所述沟道区域在所述衬底基板上的正投影完全位于所述第二遮挡图形在所述衬底基板上的正投影区域内，所述第二遮挡图形位于所述有源层的靠近所述衬底基板的一侧。所述第二遮挡图形能够遮挡背光模组射向所述有源层的沟道区域的光线，避免有源层的沟道区域受光线的影响而影响性能。
优选地，所述沟道区域在所述衬底基板上的正投影与所述第二遮挡图形在所述衬底基板上的正投影完全重叠，从而在保证遮挡沟道区域的同时，最大程度的保证开口率。
进一步优选地，所述有源层在所述衬底基板上的正投影位于所述第二遮挡图形在所述衬底基板上的正投影内，从而可以将背光模组射向有源层的光线全部遮挡住。
在本发明的一优选实施例中，所述第一遮挡图形和第二遮挡图形同层同材料设置，从而可通过一次沟通工艺形成，节省制作成本。
此外，所述第一遮挡图形和第二遮挡图形可以连接在一起，从而方便制作。
本发明实施例还提供一种显示装置，包括上述阵列基板。
所述显示装置可以是一显示面板，也可以是包括显示面板和驱动电路的显示器件。
优选地，所述显示装置还包括对向基板，所述对向基板包括衬底基板和黑矩阵，所述对向基板的对应所述过孔的区域在所述对向基板的衬底基板上的正投影与所述黑矩阵在所述对向基板上的衬底基板上的正投影不重叠。即，由于所述阵列基板上的绝缘层上的过孔被第一遮挡图形遮挡，因此，所述对向基板的对应所述过孔的位置处可以不设置黑矩阵。
基于同一发明构思，本发明实施例还提供一种阵列基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
优选地，所述过孔在所述衬底基板上的正投影与所述第一遮挡图形在所述衬底基板上的正投影完全重叠，从而在保证第一遮挡图形能够全部遮挡住过孔的基础上，最大程度的保证了开口率。
在本发明的一些实施例中，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第一遮挡图形、源漏金属层、第二绝缘层和第一透明电极层，所述第二绝缘层上形成有过孔，所述第二绝缘层上的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
在本发明的一些实施例中，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第一遮挡图形、有源层、第一绝缘层和源漏金属层，所述第一绝缘层上形成有过孔，所述第一绝缘层上的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
在本发明的一些实施例中，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第二遮挡图形、有源层、栅金属层和源漏金属层，所述源漏金属层包括源电极和漏电极，所述栅金属层包括栅电极，所述有源层包括位于所述源电极和漏电极之间且与所述栅电极重叠的沟道区域，所述沟道区域在所述衬底基板上的正投影完全位于所述第二遮挡图形在所述衬底基板上的正投影区域内，所述第二遮挡图形位于所述有源层的靠近所述衬底基板的一侧。
所述第二遮挡图形能够遮挡背光模组射向所述有源层的沟道区域的光线，避免有源层的沟道区域受光线的影响而影响性能。
优选地，所述沟道区域在所述衬底基板上的正投影与所述第二遮挡图形在所述衬底基板上的正投影完全重叠，从而在保证遮挡沟道区域的同时，最大程度的保证开口率。
优选地，所述第一遮挡图形和第二遮挡图形通过一次沟通工艺形成，从而节省制作成本。
此外，所述第一遮挡图形和第二遮挡图形可以连接在一起，从而方便制作。
上述实施例中，所述第一遮挡图形可以采用金属材料制成。当然，也可以采用其他不透光的材料制成。
所述第二遮挡图形可以采用金属材料制成。当然，也可以采用其他不透光的材料制成。
上述实施例中，所述过孔的形状可以为圆形或方形，优选的，所述第一遮挡图形的形状与所述过孔的形状相同。
优选地，所述过孔的中心与对应的第一遮挡图形的中心对称。
进一步，优选地，所述过孔在衬底基板上的正投影与所述第一遮挡图形在所述衬底基板上的正投影完全重叠，即，过孔与对应的第一遮挡图形的尺寸和形状均相同，且中心对称，从而可以最大程度的保证开口率。
在本发明的一优选实施例中，所述阵列基板的制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成第一遮挡图形；
形成覆盖所述第一遮挡图形的缓冲层；
在所述缓冲层上形成有源层；
形成覆盖所述有源层的栅绝缘层；
在所述栅绝缘层上形成栅金属层；
形成覆盖所述栅金属层的第一绝缘层，并形成贯通所述第一绝缘层和栅绝缘层的过孔，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内；
在所述第一绝缘层上形成源漏金属层，所述源漏金属层包括源电极和漏电极，所述源电极和漏电极通过所述过孔与所述有源层连接。
在一实施例中，所述方法还可以包括：
形成覆盖所述源漏金属层的第二绝缘层；
形成贯通所述第二绝缘层的过孔，所述贯通所述第二绝缘层的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内；
形成第一透明电极层，所述第一透明电极层通过贯通所述第二绝缘层的过孔与所述源漏金属层连接。
在另一实施例中，所述方法还可以包括：
形成覆盖所述源漏金属层的第三绝缘层，并贯通所述第三绝缘层的过孔，所述贯通所述第三绝缘层的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内；
形成第二透明电极层；
形成覆盖所述第二透明电极层的第二绝缘层，并形成贯通所述第二绝缘层的过孔，贯通所述第二绝缘层的过孔位于贯通所述第三绝缘层的过孔内；
形成第一透明电极层，所述第一透明电极层通过所述贯通所述第二绝缘层的过孔与所述源漏金属层连接。
下面结合具体实施例，对本发明实施例中的阵列基板的结构进行详细说明。
请参考图1和图2，图1和图2为本发明一实施例的阵列基板的结构示意图，该阵列基板为ADS(高级超维场转换技术)模式的阵列基板，该阵列基板包括：衬底基板101，遮挡图形102，缓冲层103，有源层104，栅绝缘层105，栅金属层106，第一绝缘层107，源漏金属层108，第三绝缘层109，公共电极层110，第二绝缘层111和像素电极层112。栅金属层106包括栅电极，所述源漏金属层108包括源电极1081和漏电极1082。
本发明实施例中，遮挡图形102包括上述实施例中的第一遮挡图形和第二遮挡图形，用于对贯通第一绝缘层107和栅绝缘层105的过孔1、第三绝缘层109上的过孔2，以及第二绝缘层111上的过孔3进行遮挡。其中，过孔1用于连接源漏金属层108和有源层104，过孔3用于连接像素电极层112和源漏金属层108，由于本发明实施例中，过孔2大于过孔3，过孔3位于过孔2中，因此，遮挡图形102只要遮挡住过孔2即可遮挡住过孔3。
本发明实施例中，有源层包括位于源电极1081和漏电极1082之间且与所述栅电极重叠的沟道区域，遮挡图形102还用于遮挡有源层104的沟道区域，避免背光对有源层104的沟道区域造成影响。
上述实施例中的阵列基板为顶栅型阵列基板，当然，在本发明的其他一些实施例中，阵列基板也可以为底栅型阵列基板。
上述实施例中的阵列基板中，公共电极层110和像素电极层112的位置可以互换。
除非另作定义，本发明中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种阵列基板，包括衬底基板以及设置于所述衬底基板上的设有过孔的绝缘层，其特征在于，还包括：第一遮挡图形，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
2.根据权利要求1所述的阵列基板，其特征在于，所述过孔在所述衬底基板上的正投影与所述第一遮挡图形在所述衬底基板上的正投影完全重叠。
3.根据权利要求1所述的阵列基板，其特征在于，还包括源漏金属层、第一透明电极层以及位于所述源漏金属层和第一透明电极层之间的第二绝缘层，所述设有过孔的绝缘层包括所述第二绝缘层。
4.根据权利要求1所述的阵列基板，其特征在于，还包括源漏金属层、有源层以及位于所述源漏金属层和有源层之间的第一绝缘层，所述设有过孔的绝缘层包括所述第一绝缘层。
5.根据权利要求1所述的阵列基板，其特征在于，还包括栅金属层、源漏金属层、有源层和第二遮挡图形，所述源漏金属层包括源电极和漏电极，所述栅金属层包括栅电极，所述有源层包括位于所述源电极和漏电极之间且与所述栅电极重叠的沟道区域，所述沟道区域在所述衬底基板上的正投影完全位于所述第二遮挡图形在所述衬底基板上的正投影区域内，所述第二遮挡图形位于所述有源层的靠近所述衬底基板的一侧。
6.根据权利要求5所述的阵列基板，其特征在于，所述沟道区域在所述衬底基板上的正投影与所述第二遮挡图形在所述衬底基板上的正投影完全重叠。
7.根据权利要求5所述的阵列基板，其特征在于，所述第一遮挡图形和第二遮挡图形同层同材料设置。
8.一种显示装置，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
9.根据权利要求8所述的显示装置，其特征在于，还包括对向基板，所述对向基板包括衬底基板和黑矩阵，所述对向基板的对应所述过孔的区域在所述对向基板的衬底基板上的正投影与所述黑矩阵在所述对向基板上的衬底基板上的正投影不重叠。
10.一种用于制作如权利要求1-7任一项所述的阵列基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层，所述过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
11.根据权利要求10所述的制作方法，其特征在于，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第一遮挡图形、源漏金属层、第二绝缘层和第一透明电极层，所述第二绝缘层上形成有过孔，所述第二绝缘层上的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
12.根据权利要求10所述的制作方法，其特征在于，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第一遮挡图形、有源层、第一绝缘层和源漏金属层，所述第一绝缘层上形成有过孔，所述第一绝缘层上的过孔在所述衬底基板上的正投影完全位于所述第一遮挡图形在所述衬底基板上的正投影内。
13.根据权利要求10所述的制作方法，其特征在于，所述在所述衬底基板上形成第一遮挡图形和形成有过孔的绝缘层的步骤包括：
在所述衬底基板上形成第二遮挡图形、有源层、栅金属层和源漏金属层，所述源漏金属层包括源电极和漏电极，所述栅金属层包括栅电极，所述有源层包括位于所述源电极和漏电极之间且与所述栅电极重叠的沟道区域，所述沟道区域在所述衬底基板上的正投影完全位于所述第二遮挡图形在所述衬底基板上的正投影区域内，所述第二遮挡图形位于所述有源层的靠近所述衬底基板的一侧。
14.根据权利要求13所述的制作方法，其特征在于，通过一次构图工艺形成所述第一遮挡图形和第二遮挡图形。
CN201710331020.0A 2017-05-11 2017-05-11 一种阵列基板及其制作方法、显示装置 Pending CN107092124A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710331020.0A CN107092124A (zh) 2017-05-11 2017-05-11 一种阵列基板及其制作方法、显示装置
PCT/CN2017/116842 WO2018205620A1 (zh) 2017-05-11 2017-12-18 阵列基板及其制作方法、显示装置
US16/066,162 US11574934B2 (en) 2017-05-11 2017-12-18 Array substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710331020.0A CN107092124A (zh) 2017-05-11 2017-05-11 一种阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN107092124A true CN107092124A (zh) 2017-08-25

Family

ID=59637237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710331020.0A Pending CN107092124A (zh) 2017-05-11 2017-05-11 一种阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11574934B2 (zh)
CN (1) CN107092124A (zh)
WO (1) WO2018205620A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205620A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392022B1 (ko) * 1999-09-29 2003-07-22 세이코 엡슨 가부시키가이샤 액정 장치 및 투사형 표시 장치 및 액정 장치의 제조방법
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN203720505U (zh) * 2013-12-26 2014-07-16 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN104600079A (zh) * 2014-12-30 2015-05-06 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN106154669A (zh) * 2016-09-14 2016-11-23 厦门天马微电子有限公司 阵列基板及其制备方法、液晶显示装置
CN106200173A (zh) * 2016-07-18 2016-12-07 武汉华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826512B2 (ja) * 2007-03-12 2011-11-30 セイコーエプソン株式会社 表示装置及び電子機器
CN107092124A (zh) 2017-05-11 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392022B1 (ko) * 1999-09-29 2003-07-22 세이코 엡슨 가부시키가이샤 액정 장치 및 투사형 표시 장치 및 액정 장치의 제조방법
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN203720505U (zh) * 2013-12-26 2014-07-16 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN104600079A (zh) * 2014-12-30 2015-05-06 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN106200173A (zh) * 2016-07-18 2016-12-07 武汉华星光电技术有限公司 阵列基板及其制作方法
CN106154669A (zh) * 2016-09-14 2016-11-23 厦门天马微电子有限公司 阵列基板及其制备方法、液晶显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205620A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11574934B2 (en) 2017-05-11 2023-02-07 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device

Also Published As

Publication number Publication date
US20210167097A1 (en) 2021-06-03
WO2018205620A1 (zh) 2018-11-15
US11574934B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
CN105511189B (zh) Va型coa液晶显示面板
CN206618932U (zh) 显示面板及显示装置
CN103529575B (zh) 液晶显示装置
CN202049313U (zh) 一种阵列基板及薄膜晶体管液晶显示器
CN101421663B (zh) 有源矩阵基板、液晶面板、显示装置、电视接收机
CN104698706B (zh) 一种阵列基板及其制造方法、显示装置
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN104570461B (zh) 一种液晶显示面板及其制备方法、显示装置
CN104330917B (zh) 一种彩膜基板及显示装置
CN205827023U (zh) 液晶显示面板以及液晶显示装置
CN104062821B (zh) 一种薄膜晶体管阵列基板、显示面板和显示装置
CN104375344B (zh) 液晶显示面板及其彩膜阵列基板
CN101403836B (zh) 液晶显示器件
CN206773360U (zh) 阵列基板、显示面板及显示装置
CN205539837U (zh) 一种液晶显示面板及显示装置
CN106681045A (zh) 一种液晶显示装置和液晶显示装置的驱动方法
CN105824161A (zh) 一种液晶显示面板及液晶显示装置
CN106200162A (zh) 一种阵列基板、显示面板及显示装置
CN106098703B (zh) 显示面板及其制造方法、显示器
CN104035246A (zh) 液晶显示器
JP2017500613A (ja) 液晶表示装置及びその製造方法
CN109300406A (zh) 显示面板及显示装置
CN103605232A (zh) 液晶显示面板及液晶显示器
CN106200153A (zh) 一种液晶显示装置
CN109471308A (zh) 液晶显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170825