CN104062821B - 一种薄膜晶体管阵列基板、显示面板和显示装置 - Google Patents

一种薄膜晶体管阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN104062821B
CN104062821B CN201410246489.0A CN201410246489A CN104062821B CN 104062821 B CN104062821 B CN 104062821B CN 201410246489 A CN201410246489 A CN 201410246489A CN 104062821 B CN104062821 B CN 104062821B
Authority
CN
China
Prior art keywords
pixel cell
pixel
hole
row
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410246489.0A
Other languages
English (en)
Other versions
CN104062821A (zh
Inventor
李伟平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410246489.0A priority Critical patent/CN104062821B/zh
Priority to CN201610680893.8A priority patent/CN106098708B/zh
Publication of CN104062821A publication Critical patent/CN104062821A/zh
Priority to DE102015017331.6A priority patent/DE102015017331B3/de
Priority to DE102015006947.0A priority patent/DE102015006947B4/de
Priority to US14/731,427 priority patent/US9673226B2/en
Application granted granted Critical
Publication of CN104062821B publication Critical patent/CN104062821B/zh
Priority to US15/585,171 priority patent/US10014327B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板、显示面板和显示装置，主要内容包括：基板；设置于所述基板上的多条彼此交叉且绝缘的栅极线和数据线；设置于所述栅极线和所述数据线定义的区域内的多个像素单元，任一所述像素单元包括：开关元件；位于所述开关元件上的绝缘层，所述绝缘层设置有通孔；位于所述绝缘层上的像素电极，所述像素电极通过所述通孔与所述开关元件电连接，其中，沿栅极线延伸方向相邻的两个像素单元共用一个所述通孔；使得横向相邻的两个通孔之间的距离足够大，用以很好的放置隔离柱，避免了隔离柱站立不稳、易于滑落的问题，保证了面板盒厚的均匀性、以及较好的面压能力。

Description

一种薄膜晶体管阵列基板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板、显示面板和显示装置。
背景技术
在现有的液晶显示器(Liquid Crystal Display，LCD)像素结构中，尤其针对共平面转换(In-Plane Switching，IPS)和边缘场开关(Fringe FieldSwitching，FFS)模式下的像素结构而言，为了使电场在水平方向上均匀，会在形成像素电极之前形成一层平坦化层(Planarization，PLN)。并在该PLN层形成均匀分布的通孔101(如图1中第一种情况所示)，且通孔101位于薄膜晶体管(Thin Film Transistor，TFT)上方，用以连接自身所在像素单元的像素电极与TFT的漏极。其中，光阻材料隔离柱(Photoresist Spacer，PS)102所在的支撑位置位于任意指定的两个相邻通孔之间的PLN层之上，用于支撑上基板，使下基板与上基板之间保持均匀的盒厚，从而保证一定的面压能力。
当为了提高LCD的像素显示密度而减小各子像素的尺寸时，PLN孔由于工艺限制，需要保持原有的尺寸，使得相邻的PLN孔之间的距离较近，会导致光阻材料隔离柱所在的支撑位置处出现弧形，所述光阻材料隔离柱就不能与下基板完全接触，当进行真空贴合较差时，光阻材料隔离柱易滑入PLN孔中，导致该光阻材料隔离柱所在位置处的盒厚偏低；而且，在人工作业操作过程中，光阻材料隔离柱的滑动还容易导致配向膜的划伤。
发明内容
有鉴于此，本发明实施例提供一种薄膜晶体管阵列基板、显示面板和显示装置。
本发明实施例采用以下技术方案：
一种薄膜晶体管阵列基板，包括：
基板；
设置于所述基板上的多条彼此交叉且绝缘的栅极线和数据线；
设置于所述栅极线和所述数据线定义的区域内的多个像素单元，任一所述像素单元包括：开关元件；位于所述开关元件上的绝缘层，所述绝缘层设置有通孔；位于所述绝缘层上的像素电极，所述像素电极通过所述通孔与所述开关元件电连接，其中，沿栅极线延伸方向相邻的两个像素单元共用一个所述通孔。
一种薄膜晶体管阵列基板，包括：
基板；
设置于所述基板上的多条彼此交叉且绝缘的栅极线和数据线；
设置于所述栅极线和所述数据线定义的区域内的多个像素单元，其中，所述多个像素单元包含：
多个第一像素单元和多个第二像素单元，所述第二像素单元与所述第一像素单元呈中心对称结构；
所述第一像素单元与所述第二像素单元沿数据线延伸方向交替排列；
沿数据线所在纵向方向上任一相邻的第一像素单元和第二像素单元之间设置有两条栅极线，且所述两条栅极线之间设置有隔离柱。
一种显示面板，包括所述的薄膜晶体管阵列基板，其中，所述薄膜晶体管阵列基板中的有源层为非晶硅、低温多晶硅或氧化物中的任意一种材料构成。
一种显示装置，包括所述的显示面板。
在本发明实施例中，通过设置横向相邻像素单元共用通孔，保证了位于横向相邻的通孔之间的隔离柱有足够的站立空间，能够稳定的支撑上基板，保持整个面板盒厚的均匀性。同时，还可以通过调整像素单元的排布方式，即一行全为第一像素单元，纵向相邻的一行全为第二像素单元，使得两条栅极线之间有较大的空隙区域，可以用以很好的放置隔离柱，避免了隔离柱基于现有技术中设计的通孔之间站立不稳、易于滑落的问题，保证了面板盒厚的均匀性、以及较好的面压能力。此外，还可以调整像素单元的数据线连接方式，以达到较好的反转效果，提高显示质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中TFT阵列基板的局部剖面图；
图2(a)为本发明实施例一提供的一种TFT阵列基板的结构示意图；
图2(b)为本发明实施例一提供的一种TFT阵列基板沿a-a’的剖面结构示意图；
图3为本发明实施例二提供的一种TFT阵列基板的结构示意图；
图4为本发明实施例三提供的一种TFT阵列基板的结构示意图；
图5为针对本发明实施例三中的像素单元排布方式实现的点反转示意图；
图6(a)为本发明实施例三中同一帧内为偶数列数据线输入信号的像素单元电压极性示意图；
图6(b)为本发明实施例三中同一帧内奇数列数据线输入信号的像素单元电压极性示意图；
图7为本发明实施例四提供的一种TFT阵列基板的结构示意图；
图8为针对本发明实施例四中的像素单元排布方式实现的列反转示意图；
图9(a)为本发明实施例四中同一帧内偶数级栅极线打开时对各数据线输入数据信号的像素单元电压极性示意图；
图9(b)为本发明实施例四中同一帧内奇数级栅极线打开时对各数据线输入数据信号的像素单元电压极性示意图；
图10为本发明实施例五提供的一种TFT阵列基板的结构示意图；
图11为针对本发明实施例五中的像素单元排布方式实现的行反转示意图；
图12(a)为本发明实施例五中同一帧内偶数级栅极线打开时对各数据线输入数据信号的像素单元电压极性示意图；
图12(b)为本发明实施例五中同一帧内奇数级栅极线打开时对各数据线输入数据信号的像素单元电压极性示意图；
图13为本发明实施例六提供的一种TFT阵列基板的结构示意图；
图14为针对本发明实施例六中的像素单元排布方式实现的两点反转示意图；
图15(a)为本发明实施例六中同一帧内偶数级栅极线打开时对各数据线输入数据信号的像素单元电压极性示意图；
图15(b)为本发明实施例六中同一帧内奇数级栅极线打开时对各数据线输入数据信号的像素单元电压极性示意图；
图16为本发明实施例六提供的另一种TFT阵列基板的结构示意图；
图17为本发明实施例六中提供的另一种TFT阵列基板的像素单元排布方式实现的三点反转示意图；
图18为本发明实施例七提供的一种显示面板的剖面结构示意图；
图19为本发明实施例八提供的一种显示装置的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
当为了提高LCD的像素显示密度而减小各像素单元的尺寸时，由于工艺限制，通孔需要保持原有的尺寸，如图1中第二种情况所示。此时，由于相邻的通孔101之间的距离较近，刻蚀形成通孔时会导致隔离柱102所在的支撑位置处出现弧形，隔离柱102就不能与下基板完全接触，当上基板与下基板进行对位贴合而发生错位时，PS易滑入通孔中，导致该隔离柱102所在位置处的盒厚偏低；而且，在人工作业操作过程中，隔离柱102的滑动还容易导致配向膜的划伤。除了图1中第二种情况外，相邻的通孔101之间的距离过近还会影响通孔的曝光，如图中第三种情况所示，导致平坦化层的厚度偏低，最终影响整个面板的盒厚均匀性。针对以上问题，现有技术中一般通过减小通孔尺寸的方式来保证隔离柱102所在支撑位置处的平坦，然而，受到工艺能力的限制，尺寸过小的通孔可能无法曝开，导致像素电极与下方的TFT阵列中的漏极连接异常，从而出现暗点等不良现象。
本发明实施例为了解决以上问题，特提出了一种新的TFT阵列基板，以下通过具体的实施例对本发明的方案进行详细说明，但本发明并不局限于以下实施例。
如图2(a)和图2(b)所示，为本发明实施例一提供的一种TFT阵列基板的结构示意图，具体包括：基板11；设置于所述基板11上的多条彼此交叉且绝缘的栅极线12和数据线13；设置于所述栅极线12和所述数据线13定义的区域内的多个像素单元14。
其中，任一所述像素单元14包括：开关元件141，所述开关元件141位于像素单元中靠近栅极线12一侧；位于所述开关元件141之上的绝缘层145(也可以是平坦化层等)，在所述绝缘层设置有通孔142；位于所述绝缘层上的像素电极143，所述像素电极143在所述通孔142位置处通过在过孔146位置处的开关元件141的漏极或源极147与所述开关元件141电连接，其中，沿横向相邻的两个像素单元14共用一个所述通孔142。以下实施例中，开关元件或薄膜晶体管的源极或漏极均可互换，本发明并未对此作出限制。
需要说明的是，如图2(b)所示为顶栅结构的像素结构剖面图，以a-a′为切分线进行切分；但是，本发明并不对顶栅结构还是底栅结构做限定，除此之外，还可以为底栅结构的像素结构。
在本实施例中，所述阵列基板还包括：多个隔离柱144，所述隔离柱144位于同一行中相邻的两个所述通孔142之间。
需要说明的是，在本发明实施例中，可以将栅极线延伸的方向定义为行，数据线延伸的方向定义为列，下面为了描述方便，可以用“行”或“列”代替。
在本实施例中，所述通孔142与所述像素单元14中开关元件141配合设置，同一行中相邻两个像素单元14共用一个通孔142，所述通孔142沿行方向的宽度W满足：W≤2L-15，其中，L表示像素单元沿栅极线延伸方向的宽度。
针对通孔的尺寸问题，现有技术中已经提到所述通孔的尺寸不能过小，当通孔沿行方向的宽度W<4.5um时，通孔的曝光就会接近工艺瓶颈，出现通孔曝不开的状况。然而，为了达到相邻的两个通孔的间距足够大的目的，通孔沿行方向的宽度W也不能太大，在本发明实施例中，隔离柱能够稳定的位于支撑位置处所需的通孔间距d>15um，通孔沿行方向的宽度W<(2L-15)um。
具体地，如图2(a)所示，每一行中，通孔142的位置都是相同的，设置于横向相邻的两个像素单元14之间，由图中可知，并不是每个相邻的像素单元14之间都设置有通孔142，而是每个像素单元14只与横向相邻的其中一个像素单元14共用一个通孔142，与横向相邻的另一个像素单元之间放置隔离柱144。由于通孔142需要共用，在制备该阵列基板的过程中，不需要对其他膜层进行过多调整，只需控制所述通孔向共用通孔的相邻两个像素单元的中间区域靠近(在工艺允许范围内)，这样虽然减少了通孔的数量，但是，仍可以保证每个像素单元中的像素电极通过共用的通孔与下方的TFT中的漏极电连接；最为关键的是，相邻像素单元共用通孔，可以将相邻通孔之间的间距增大50％左右，保证了位于相邻通孔之间的隔离柱有足够的站立空间，能够稳定的支撑上基板，保持整个面板盒厚的均匀性。
基于实施例一所提供的阵列基板，本发明实施例二还提供了一种类似的阵列基板，以下结合图3详细介绍。
如图3所示，为本发明实施例二提供的一种TFT阵列基板，该阵列基板与图2(a)所示的阵列基板的结构基本相同，区别在于：本实施例二中奇数行和偶数行的通孔并不是位于同一列，而是相互错开的。具体地，通孔的位置结构可以描述为：
在第M行中，第N列的像素单元与相邻的第N+1列的像素单元共用一个通孔；在第M+1行中，第N+1列的像素单元与相邻的第N+2列的像素单元共用一个通孔；其中，所述M、N均为自然数。
本实施例之所以这样设计通孔的位置，是因为：隔离柱在基板内部的密度影响整个基板的面压能力，隔离柱越多(密度越大)，基板的面压能力越大。然而，当按照实施例一的方式在横向相邻的通孔之间设置隔离柱时，虽然可以使得隔离柱的分散方式比较整齐，但是，其均匀性远不如如图3所示的基板结构所决定的隔离柱145的分散方式。由于在进行摩擦取向时，由于隔离柱而造成的布毛拖尾会导致漏光现象，对于图2(a)所示的阵列基板结构而言，每隔一列空隙才设置有隔离柱，漏光现象这一影响会集中在分布有隔离柱的区域A和区域B；对于图3所示的阵列基板结构而言，每一列空隙都设置有隔离柱145，漏光现象这一影响可以分散在每一列空隙中，使得漏光现象在显示区域不是很明显，提高了显示区域的显示质量。
在上述实施例一和实施例二的方案中，均是通过相邻像素单元之间共用一个通孔的方式，在高像素密度的阵列基板中避免由于通孔过近而导致的整个面板盒厚不均匀、面压能力不足以及配向膜划伤等问题。另外，本发明实施例还提供了其他的解决方案。
如图4所示，为本发明实施例三提供的一种TFT阵列基板，包括：
基板21；设置于所述基板21上的多条彼此交叉且绝缘的栅极线22和数据线23；设置于所述栅极线22和所述数据线23定义的区域内的多个像素单元，其中，所述多个像素单元并不是如同实施例一和实施例二中设置有一种像素单元，在本发明实施例三中，多个像素单元中包含：多个第一像素单元24和多个第二像素单元24′，所述第二像素单元24′与所述第一像素单元24呈中心对称结构，具体地，将所述第一像素单元24以某一点为中心点，向左或向右旋转180°，得到所述第二像素单元24′。如图4中所示，任一所述像素单元包括：开关元件，所述开关元件一般为薄膜晶体管，位于每个像素单元中靠近栅极线一侧，由下至上包括：栅极、栅极绝缘层、有源层、互相绝缘的源极和漏极；位于所述开关元件之上的平坦层，所述平坦层设置有通孔，其中，图4中的通孔结构并不是实施例一或二中的通孔结构，而是每个像素单元均设置有一个通孔；位于所述平坦层上的像素电极，由于开关元件与像素电极之间设置有平坦层，因此，所述像素电极需要通过设置在平坦层上的所述通孔与所述开关元件建立电连接。
如图4中所述的结构，沿数据线23所在纵向方向上，所述第一像素单元24与所述第二像素单元24′交替排列；由于存在这样的像素单元排列方式，因此，在沿数据线所在纵向方向上任一相邻的第一像素单元24和第二像素单元24′中：开关元件相邻的第一像素单元24和第二像素单元24′之间设置有两条栅极线，且所述两条栅极线之间(如图4中的a区域)设置有隔离柱；另外，b区域为像素电极相邻的第一像素单元24和第二像素单元24′之间的区域。
在本发明实施例三中，由于存在如图4所示的像素单元排列方式，在开关元件相邻的第一像素单元24和第二像素单元24′之间会出现两条栅极线，其中，两条栅极线之间有一定的空隙。一般而言，数据线与栅极线所在的位置都要设置黑矩阵，以防止漏光现象发生，两条栅极线之间的空隙区域也不例外，也要设置黑矩阵。现有技术中将隔离柱放置在如图4所示的横向相邻的通孔之间，由于本实施例中的通孔并不是两个横向相邻像素单元共用的，也就不会出现横向相邻的通孔之间的间距较大的情况，因此，本发明实施例中的横向相邻的通孔之间的位置不适合放置隔离柱，由于两条栅极线之间有较大的空隙区域，因此，可以将隔离柱放置在纵向相邻的通孔之间，即a区域，从而使得隔离柱有足够的站立空间，保证整个面板盒厚的均匀以及足够的面压能力。
在本实施例中，可选地，沿数据线所在纵向方向上，相邻两行像素单元中，一行全为所述第一像素单元，另一行全为所述第二像素单元；第M行所述第一像素单元的栅极连接第M级栅极线，第M+1行所述第二像素单元的栅极连接第M+1级栅极线。在第N列中，所述第一像素单元的开关元件的源极或漏极连接至第N列数据线，所述第二像素单元的开关元件的漏极连接至第N+1列数据线。
通过以上实施方案，图4所示的阵列基板结构还可以利用列反转驱动方式实现点反转，如图5所示的针对实施例三中的像素单元排布方式实现的点反转示意图，其中，所述像素单元结构为6×6矩阵形式，奇数(1、3、5)行全为第一像素单元24，偶数行(2、4、6)全为第二像素单元24′。下面仅以第1行和第2行中数据线和栅极线的连接结构为例进行说明，其他行的连接结构与之类似，具体地：
第1行的每个第一像素单元24的栅极均连接第1级栅极线，且该行中第1列的第一像素单元24的漏极连接第1列的数据线，第2列的第一像素单元24的漏极连接第2列的数据线，以此类推，第6列的第一像素单元24的漏极连接第6列的数据线；
第2行的每个第二像素单元24′的栅极均连接第2级栅极线，且该行中第1列的第二像素单元24′的漏极连接第2列的数据线，第2列的第二像素单元24′的漏极连接第3列的数据线，以此类推，第6列的第二像素单元24′的漏极连接第7列的数据线。
当向数据线输入列反转的数据信号，由于相邻数据线输入的工作电压在一帧内极性相反，因此，可以单独考虑一帧内的情况，如图6(a)所示，为同一帧内为偶数列数据线输入数据信号的像素单元工作电压极性示意图，图6(b)为奇数列数据线输入数据信号的像素单元工作电压极性示意图。假设为偶数列数据线输入的数据信号的电压为负电压，为奇数列数据线输入的数据信号的电压为正电压，则在图6(a)中，连接奇数列数据线的像素单元工作电压极性为正，即位于奇数(1、3、5)行、奇数(1、3、5)列第一像素单元24以及位于偶数(2、4、6)行偶数(2、4、6)列的第二像素单元24′进行充电，且这些被充电的像素单元显示的电压极性均为“+”；在图6(b)中，连接偶数列数据线的像素单元工作电压极性为负，即位于奇数行(1、3、5)偶数(2、4、6)列的第一像素单元24，以及位于偶数(2、4、6)行奇数(1、3、5)列的第二像素单元24′进行充电，且这些被充电的像素单元显示的电压极性均为“-”。
需要说明的是，在本发明实施例附图中，为了便于描述，左斜线代表电压极性为“+”，竖直线代表电压电极为“-”。
当同时为奇数列和偶数列的数据线输入数据信号时，即通过列反转的方式进行反转驱动时，可实现如图5所示的点反转驱动。
综合以上实施例三，通过调整像素单元的排布方式，即一行全为第一像素单元，纵向相邻的一行全为第二像素单元，使得两条栅极线之间有较大的空隙区域，可以用以很好的放置隔离柱，避免了隔离柱基于现有技术中设计的通孔之间站立不稳、易于滑落的问题，保证了面板盒厚的均匀性、以及较好的面压能力。同时，基于上述像素单元的排布方式，通过调整像素单元与数据线、栅极线的连接关系，可以利用列反转实现点反转，从而提高了阵列基板的显示效果。
基于上述实施例三的阵列基板的结构，本实施例四将实施例三中的像素单元在数据线方向进行调整，使得奇数列和偶数列的像素单元相互错开，仍可以保留实施例三中的两条栅极线之间的空隙区域，使得隔离柱能够有足够的站立空间，保证面板盒厚的均匀性，以及较好的面压能力。下面通过具体的实施例进行详细描述。
在本实施例中，可选地，沿栅极线所在方向上，所述第一像素单元与所述第二像素单元交替排列。
如图7所示的阵列基板结构，每一行中第一像素单元25与第二像素单元25′是交替排列，且每一列中第一像素单元25与第二像素单元25′也都是交替排列的，而且，每一条栅极线沿横向延伸方向周期性的折线排列，因此，每一行、每一列中相邻两条栅极线之间的空隙区域(a区域)也是间隔存在的，这样的结构同样可以用以放置隔离柱144a，而且，由于相邻两条栅极线之间的空隙区域(隔离柱的放置位置)并不是连续的，因此，避免了大面积的设置黑矩阵的情况，使得黑矩阵的分布较为分散，提高了显示的均匀性，此外，b区域为像素电极相邻的第一像素单元25和第二像素单元25′之间的区域。
在本实施例中，可选地，所述阵列基板中，第2M+1级栅线同时连接2M+1行的第一像素单元和2M+2行的第一像素单元的栅极，第2M+2级栅线同时连接2M+2行的第二像素单元和2M+3行的第二像素单元的栅极，其中，M为自然数。在第N列中，所述第一像素单元的开关元件的漏极和所述第二像素单元的开关元件的漏极均连接至第N列数据线，以使得在进行列反转驱动时实现列反转。
通过以上实施方案，图7所示的阵列基板结构还需要利用特殊的驱动方式予以配合才能实现列反转，如图8所示的针对实施例四中的像素单元排布方式实现的列反转示意图，其中，每一行中，第一像素单元25和第二像素单元25′交替间隔排列，每一列中，第一像素单元25和第二像素单元25′交替间隔排列。下面仅以第1行至第4行中数据线和栅极线的连接结构为例，结合图8进行说明，其他行的连接结构与之类似，具体地：
第1级栅极线同时连接第1行的第一像素单元25的栅极和第2行的第一像素单元25的栅极；第2级栅极线同时连接第2行的第二像素单元25′的栅极和第3行的第二像素单元25′的栅极；第3级栅极线同时连接第3行的第一像素单元25的栅极和第4行的第一像素单元25的栅极；第4级栅极线同时连接第4行的第二像素单元25′的栅极和第5行的第二像素单元25′的栅极；
第1列中的第一像素单元25和第二像素单元25′的漏极均连接第1列数据线，第2列中的第一像素单元25的漏极和第二像素单元25′的漏极均连接第2列数据线，依次类推，第6列中的第一像素单元25的漏极和第二像素单元25′的漏极均连接第6列数据线。
当向数据线输入列反转的数据信号时，由于相邻数据线输入的工作电压在一帧内极性相反，因此，可以单独考虑一帧内的情况，如图9(a)所示，为同一帧内偶数级栅极线打开时对各数据线输入数据信号的像素单元工作电压极性示意图，图9(b)为同一帧内奇数级栅极线打开时对各数据线输入数据信号的像素单元工作电压极性示意图。假设为偶数列数据线输入的数据信号的电压为负电压，为奇数列数据线输入的数据信号的电压为正电压，在图9(a)中，只打开偶数级栅极线，那么只对位于奇数(1、3、5)行、奇数(1、3、5)列的第二像素单元25′输入正向电压，对位于偶数(2、4、6)行偶数(2、4、6)列的第二像素单元25′输入负向电压；在图9(b)中，打开奇数级栅极线，那么只对位于奇数(1、3、5)行、偶数(2、4、6)列的第一像素单元25输入负向电压，对位于偶数(2、4、6)行奇数(1、3、5)列的第一像素单元25输入正向电压。
当同时打开奇数级和偶数级的栅极线时，可通过上述特殊的驱动连接关系实现如图8所示的列反转驱动。
综上所述，实施例四基于实施例三的像素单元排布方式，又将像素单元的排布方式调整为：两条栅极线之间有较大的空隙区域，仍然可以很好的放置隔离柱，避免了隔离柱基于现有技术中设计的通孔之间站立不稳、易于滑落的问题，保证了面板盒厚的均匀性、以及较好的面压能力。而且，由于相邻两条栅极线之间的空隙区域是交替存在的，使得黑矩阵的分布较为分散，降低了相邻两条栅极线之间的空隙区域所在处的黑色条纹现象。同时，基于上述像素单元的排布方式，重新设置调整了每个像素单元与数据线、栅极线的连接关系，从而利用现有的列反转驱动方式实现了本实施例中的列反转。
在本实施例中，可选地，纵向相邻的所述第一像素单元和所述第二像素单元中，所述第一像素单元的开关元件连接至第N列数据线，所述第二像素单元的开关元件连接至第N+1列数据线，以使得在进行列反转驱动时实现行反转。
如图10所示，为本发明实施例五中的阵列基板结构示意图，该阵列基板与实施例四的结构基本类似，每一行中第一像素单元26与第二像素单元26′是交替排列，且每一列中第一像素单元26与第二像素单元26′也都是交替排列的，而且，每一条栅极线沿横向延伸方向周期性的折线排列，因此，每一行、每一列中相邻两条栅极线之间的空隙区域(a区域)也是间隔存在的，这样的结构同样可以用以放置隔离柱144b，而且，由于相邻两条栅极线之间的空隙区域(隔离柱的放置位置)并不是连续的，因此，避免了大面积的设置黑矩阵的情况，使得黑矩阵的分布较为分散，提高了显示的均匀性，此外，b区域为像素电极相邻的第一像素单元26和第二像素单元26′之间的区域。与图7的区别在于：本实施例五基于实施例四的结构，将每个像素单元的漏极与数据线的连接关系进行了调整。下面以图11中的6×6矩阵形式的像素单元结构进行具体说明：
每一级的栅极线的连接关系与实施例四的方案一致，仅是对数据线的连接关系进行了调整。
第1列中：第一像素单元26的漏极连接第1列数据线，第二像素单元26′的漏极连接第2列数据线；
第2列中：第一像素单元26的漏极连接第2列数据线，第二像素单元26′的漏极连接第3列数据线；
依次类推，第6列中：第一像素单元26的漏极连接第6列数据线，第二像素单元26′的漏极连接第7列数据线。
当向数据线输入列反转的数据信号时，由于相邻数据线输入的工作电压在一帧内极性相反，因此，可以单独考虑一帧内的情况，假设为偶数列数据线输入的数据信号的电压为负电压，为奇数列数据线输入的数据信号的电压为正电压，如图12(a)所示，为同一帧内偶数级栅极线打开时对各数据线输入数据信号的像素单元工作电压极性示意图，图12(b)为奇数级栅极线打开时对各数据线输入数据信号的像素单元工作电压极性示意图。在图12(a)中，只打开偶数级栅极线，那么只对位于奇数(1、3、5)行、奇数(1、3、5)列的第二像素单元26′输入负向电压，对位于偶数(2、4、6)行偶数(2、4、6)列的第二像素单元26′输入正向电压；在图12(b)中，打开奇数级栅极线，那么只对位于奇数(1、3、5)行、偶数(2、4、6)列的第一像素单元26输入负向电压，对位于偶数(2、4、6)行奇数(1、3、5)列的第一像素单元26输入正向电压。
当同时打开奇数级和偶数级的栅极线时，可通过上述特殊的驱动连接关系，利用列反转驱动实现如图11所示的行反转。
综上所述，实施例五可以实现与实施例四相同的有益效果，同时，基于上述像素单元的排布方式，重新设置调整了每个像素单元与数据线的连接关系，从而利用现有的列反转驱动方式实现了行反转。
在本实施例中，可选地，沿栅极线所在方向上，两个所述第一像素单元组成的第一像素单元对与两个所述第二像素单元组成的第二像素单元对交替排列。
如图13所示，为本发明实施例六中的阵列基板结构示意图，其中，相邻第一像素单元组成一个第一像素单元对31，相邻第二像素单元组成一个第二像素单元对32，在行方向上，所述第一像素单元对31与所述第二像素单元对32交替间隔排列，在列方向上，所述第一像素单元对31与所述第二像素单元对32交替间隔排列。在这一像素排布中，仍然保留有以上所有实施例中的两条栅极线之间的空隙区域(a区域)，使得隔离柱144c能够有足够的站立空间，保证面板盒厚的均匀性，以及较好的面压能力；此外，b区域为像素电极相邻的第一像素单元对31和第二像素单元32之间的区域。
在本实施例中，可选地，所述阵列基板中，第2M+1级栅线同时连接2M+1行的第一像素单元对31和2M+2行的第一像素单元对31，第2M+2级栅线同时连接2M+2行的第二像素单元对32和2M+3行的第二像素单元对32，其中，M为自然数。第N列中，所述第一像素单元的开关元件分别连接至第N列数据线，第二像素单元的开关元件分别连接至第N+1列数据线，以使得在进行列反转驱动时实现两点反转。
通过以上优选的实施方案，图13所示的阵列基板结构还需要利用特殊的驱动方式予以配合才能实现两点反转，如图14所示的针对实施例六中的像素单元排布方式实现的两点反转示意图。下面仅以第1行至第4行中数据线和栅极线的连接结构为例，结合图14进行说明，其他行的连接结构与之类似，具体地：
第1级栅极线同时连接第1行的第一像素单元27的栅极和第2行的第一像素单元27的栅极；第2级栅极线同时连接第2行的第二像素单元27′的栅极和第3行的第二像素单元27′的栅极；第3级栅极线同时连接第3行的第一像素单元27的栅极和第4行的第一像素单元27的栅极；第4级栅极线同时连接第4行的第二像素单元27′的栅极和第5行的第二像素单元27′的栅极；
第1列中：第一像素单元27的漏极连接第1列数据线，第二像素单元27′的漏极连接第2列数据线；
第2列中：第一像素单元27的漏极连接第2列数据线，第二像素单元27′的漏极连接第3列数据线；
依次类推，第6列中的第一像素单元27的漏极连接第6列数据线，第二像素单元27′的漏极连接第7列数据线。
当向数据线输入列反转的数据信号时，由于相邻数据线输入的工作电压在一帧内极性相反，因此，可以单独考虑一帧内的情况，假设为偶数列数据线输入的数据信号的电压为负电压，为奇数列数据线输入的数据信号的电压为正电压，如图15(a)所示，为同一帧内偶数级栅极线打开时对各数据线输入数据信号的像素单元工作电压极性示意图，图15(b)为奇数级栅极线打开时对各数据线输入数据信号的像素单元工作电压极性示意图。在图15(a)中，打开偶数级栅极线，那么只对第二像素单元27′进行充电，具体地：对位于偶数(2、4、6)列的第二像素单元27′输入正向电压，对位于奇数(1、3、5)列的第二像素单元27′输入负向电压；在图15(b)中，打开奇数级栅极线，那么只对第一像素单元27进行充电，具体地：对位于奇数(1、3、5)列的第一像素单元27输入正向电压，对位于偶数(2、4、6)列的第一像素单元27输入负向电压。
当同时打开奇数级和偶数级的栅极线时，可通过上述特殊的驱动连接关系，利用列反转驱动实现如图14所示的两点反转驱动。
在本实施例中，可选地，如图16所示，还可以将三个或多个第一像素单元组成第一像素单元组，将三个或多个第二像素单元组成第二像素单元组，然后，将相同个数的第一像素单元组成的第一像素单元组与第二像素单元组成的第二像素单元组分别在行、列方向交替间隔排列。在这一像素排布中，仍然保留有以上所有实施例中的两条栅极线之间的空隙区域(a区域)，使得隔离柱144d能够有足够的站立空间，保证面板盒厚的均匀性，以及较好的面压能力；此外，b区域为像素电极相邻的第一像素单元组和第二像素单元组之间的区域。
如图17所示，为本发明实施例中的像素单元排布方式实现的三点反转示意图，其中，三个第一像素单元组成了第一像素单元组28，三个第二像素单元组成了第二像素单元组28′。
由于三点反转的原理与两点反转的原理相同，都是由像素单元与数据线的连接关系导致的驱动方式，以此还可以引申到多点反转，在此不作赘述。
本发明实施例七中，还提供了一种显示面板，如图18所示，所示显示面板1包括如实施例一～实施例六中任一所述的TFT阵列基板2，其中，所述TFT阵列基板中的有源层包括非晶硅、低温多晶硅或氧化物中的任意一种材料。以液晶显示器为例，除了所述的TFT阵列基板以外，该液晶显示面板还包括：与所述TFT阵列基板相对设置的彩膜基板3、封装在所述TFT阵列基板与所述彩膜基板之间的液晶层4；可选的，还可以包括集成在所述阵列基板或所述彩膜基板上的触摸屏等。以有机发光显示器为例，所述显示面板还包括设置于所述TFT阵列基板上的像素定义层、有机发光层及包覆上述结构的封装层等。
在本发明实施例八中，还提供了一种显示装置，如图19所示，所示显示装置5包括实施例七所述的显示面板1，另外，还包括现有技术中的其他结构装置：如背光模组等。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (5)

1.一种薄膜晶体管阵列基板，其特征在于，包括：
基板；
设置于所述基板上的多条彼此交叉且绝缘的栅极线和数据线；
设置于所述栅极线和所述数据线定义的区域内的多个像素单元，任一所述像素单元包括：开关元件；位于所述开关元件上的绝缘层，所述绝缘层设置有通孔；位于所述绝缘层上的像素电极，所述像素电极通过所述通孔与所述开关元件电连接，其中，沿栅极线延伸方向相邻的两个像素单元共用一个所述通孔；
所述阵列基板还包括：多个隔离柱，所述隔离柱位于沿栅极线延伸方向相邻的两个所述通孔之间。
2.如权利要求1所述的阵列基板，其特征在于，所述通孔配合所述像素单元中开关元件设置，沿栅极线延伸方向相邻的两个像素单元共用一个所述通孔，所述通孔沿栅极线延伸方向的宽度W满足：W≤2L-15，其中，L表示像素单元沿栅极线延伸方向的宽度。
3.如权利要求2所述的阵列基板，其特征在于，沿栅极线延伸方向相邻两个像素单元共用一个所述通孔，包括：
在第M行像素中，第N列的像素单元与相邻的第N+1列的像素单元共用一个通孔，且在第M+1行像素中，第N+1列的像素单元与相邻的第N+2列的像素单元共用一个通孔；
其中，所述栅极线沿行方向设置，所述数据线沿列方向设置；所述M、N均为自然数。
4.一种显示面板，包括如权利要求1～3任一所述的薄膜晶体管阵列基板，其中，所述薄膜晶体管阵列基板中的有源层包括非晶硅、低温多晶硅或氧化物中的任意一种。
5.一种显示装置，包括如权利要求4所述的显示面板。
CN201410246489.0A 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置 Active CN104062821B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201410246489.0A CN104062821B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置
CN201610680893.8A CN106098708B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置
DE102015017331.6A DE102015017331B3 (de) 2014-06-05 2015-06-05 Anordnungssubstrat für Dünnschichttransistoren
DE102015006947.0A DE102015006947B4 (de) 2014-06-05 2015-06-05 Anordnungssubstrat für Dünnschichttransistoren, Anzeigefeld und Anzeigevorrichtung
US14/731,427 US9673226B2 (en) 2014-06-05 2015-06-05 Thin film transistor array substrate, display panel and display device
US15/585,171 US10014327B2 (en) 2014-06-05 2017-05-03 Thin film transistor array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410246489.0A CN104062821B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610680893.8A Division CN106098708B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN104062821A CN104062821A (zh) 2014-09-24
CN104062821B true CN104062821B (zh) 2017-01-04

Family

ID=51550604

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610680893.8A Active CN106098708B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置
CN201410246489.0A Active CN104062821B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610680893.8A Active CN106098708B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置

Country Status (3)

Country Link
US (2) US9673226B2 (zh)
CN (2) CN106098708B (zh)
DE (2) DE102015006947B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI561890B (en) * 2015-08-10 2016-12-11 Au Optronics Corp Pixel array, display panel and curved display panel
CN105242471A (zh) * 2015-11-19 2016-01-13 深圳市华星光电技术有限公司 一种液晶显示面板
CN105842934A (zh) * 2016-06-15 2016-08-10 厦门天马微电子有限公司 液晶显示面板和液晶显示装置
CN106054484A (zh) * 2016-08-19 2016-10-26 武汉华星光电技术有限公司 阵列基板及采用该阵列基板的液晶显示面板
JP6844283B2 (ja) * 2017-02-01 2021-03-17 セイコーエプソン株式会社 電気光学装置、及び、電子機器
CN108333845A (zh) * 2018-02-26 2018-07-27 武汉华星光电技术有限公司 阵列基板、显示面板以及阵列基板的制作方法
US10644040B2 (en) 2018-02-26 2020-05-05 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN108535929B (zh) * 2018-05-28 2024-09-10 京东方科技集团股份有限公司 显示基板和显示装置
CN111009222A (zh) * 2019-12-05 2020-04-14 信利(仁寿)高端显示科技有限公司 一种双栅极tft面板及其驱动电路和驱动方法
CN112086471B (zh) * 2020-09-28 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN118076152A (zh) * 2022-11-22 2024-05-24 京东方科技集团股份有限公司 显示基板以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991551A (zh) * 2005-12-30 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示器用阵列基板及其制造方法
CN101520580A (zh) * 2008-02-28 2009-09-02 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
CN103838045A (zh) * 2012-11-23 2014-06-04 乐金显示有限公司 液晶显示器的阵列基板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937130B2 (ja) 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100438963B1 (ko) 1996-09-19 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치
JP3699828B2 (ja) * 1997-10-06 2005-09-28 シャープ株式会社 液晶表示素子およびその製造方法
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2005085737A (ja) * 2003-09-11 2005-03-31 Seiko Epson Corp 自発光型表示装置および電子機器
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
JP4389978B2 (ja) * 2007-07-06 2009-12-24 ソニー株式会社 表示装置および表示装置の製造方法
JP5376287B2 (ja) * 2008-08-06 2013-12-25 セイコーエプソン株式会社 回路基板、電気光学装置、電子機器
KR101607702B1 (ko) * 2009-05-29 2016-03-31 삼성디스플레이 주식회사 액정 표시 장치
TWI401517B (zh) 2010-05-20 2013-07-11 Au Optronics Corp 主動元件陣列基板
CN102455552B (zh) 2010-10-19 2015-02-18 京东方科技集团股份有限公司 液晶显示器
KR101953141B1 (ko) 2011-12-14 2019-03-04 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
US20130188212A1 (en) * 2012-01-23 2013-07-25 Salil Pardhan Data Server, Network System, and Upload Method
KR101982167B1 (ko) * 2012-06-21 2019-05-27 삼성디스플레이 주식회사 액정 표시 장치
CN103018988A (zh) * 2012-12-06 2013-04-03 京东方科技集团股份有限公司 一种tft-lcd阵列基板及制作方法、显示装置
CN103197480B (zh) * 2013-03-22 2015-07-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR102059371B1 (ko) * 2013-05-24 2019-12-27 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
TWI615664B (zh) * 2013-11-08 2018-02-21 友達光電股份有限公司 畫素陣列

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991551A (zh) * 2005-12-30 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示器用阵列基板及其制造方法
CN101520580A (zh) * 2008-02-28 2009-09-02 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
CN103838045A (zh) * 2012-11-23 2014-06-04 乐金显示有限公司 液晶显示器的阵列基板及其制造方法

Also Published As

Publication number Publication date
DE102015017331B3 (de) 2022-03-03
DE102015006947B4 (de) 2019-10-31
US10014327B2 (en) 2018-07-03
US9673226B2 (en) 2017-06-06
US20170236838A1 (en) 2017-08-17
DE102015006947A1 (de) 2015-12-10
CN104062821A (zh) 2014-09-24
US20150357348A1 (en) 2015-12-10
CN106098708B (zh) 2019-02-05
CN106098708A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN104062821B (zh) 一种薄膜晶体管阵列基板、显示面板和显示装置
CN103926757B (zh) Tft阵列基板、显示面板及显示装置
CN103676387B (zh) 一种阵列基板及显示装置
CN104880878B (zh) 阵列基板及其制作方法以及显示装置
CN101840120B (zh) 薄膜晶体管阵列基板及其制作方法和液晶显示装置
CN105137688B (zh) 一种阵列基板、显示面板及其驱动方法
CN100593752C (zh) 液晶显示面板、像素结构及其制造方法
CN204302636U (zh) 一种显示装置
CN102854670A (zh) 液晶显示视角控制方法、液晶显示面板和液晶显示器
CN104898335B (zh) 阵列基板及其制作方法和显示装置
CN102937767A (zh) 阵列基板、显示装置和阵列基板的制作方法
CN107247358A (zh) 显示面板和显示装置
CN105511187A (zh) 一种显示面板及显示装置
CN105629607A (zh) 一种阵列基板、显示面板和显示装置
CN208156379U (zh) 一种像素结构及阵列基板
CN107065362A (zh) 显示基板、显示面板和显示装置
CN102629047A (zh) 像素单元、阵列基板、液晶面板及显示设备
CN104330936B (zh) 显示面板及显示装置
CN205670226U (zh) 一种显示面板及显示装置
CN103018984A (zh) 一种阵列基板、液晶显示面板及显示装置
CN109143696A (zh) 一种像素结构及显示装置
CN108519697A (zh) 显示面板及显示装置
CN104849931A (zh) 阵列基板、显示面板和显示装置
CN106647057A (zh) 阵列基板、彩膜基板及液晶面板
CN202837763U (zh) 阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant