DE102015006947B4 - Anordnungssubstrat für Dünnschichttransistoren, Anzeigefeld und Anzeigevorrichtung - Google Patents

Anordnungssubstrat für Dünnschichttransistoren, Anzeigefeld und Anzeigevorrichtung Download PDF

Info

Publication number
DE102015006947B4
DE102015006947B4 DE102015006947.0A DE102015006947A DE102015006947B4 DE 102015006947 B4 DE102015006947 B4 DE 102015006947B4 DE 102015006947 A DE102015006947 A DE 102015006947A DE 102015006947 B4 DE102015006947 B4 DE 102015006947B4
Authority
DE
Germany
Prior art keywords
pixel elements
pixel
column
gaps
gate lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015006947.0A
Other languages
English (en)
Other versions
DE102015006947A1 (de
Inventor
Weiping Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102015006947A1 publication Critical patent/DE102015006947A1/de
Application granted granted Critical
Publication of DE102015006947B4 publication Critical patent/DE102015006947B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

Anordnungssubstrat für Dünnschichttransistoren, umfassend:ein Substrat (11);eine Vielzahl von Gateleitungen (12) und eine Vielzahl von Datenleitungen (13), die auf dem Substrat (11) angeordnet sind, um einander zu überschneiden und die voneinander isoliert sind; undeine Vielzahl von Pixelelementen (14), die in Bereichen angeordnet sind, die durch die Gateleitungen (12) und die Datenleitungen (13) definiert sind, wobei die Pixelelemente (14) umfassen:jeweils ein Schaltelement (141); eine Isolierschicht (145), die auf den Schaltelementen (141) angeordnet ist mit Lücken (142), die in der Isolierschicht (145) angeordnet sind; und jeweils einer Pixelelektrode (143), die auf der Isolierschicht (145) angeordnet ist, um elektrisch mit dem Schaltelement (141) durch eine der Lücken (142) verbunden zu sein,wobei in der M-ten Reihe von Pixeln das Pixelelement (14) in der N-ten Spalte und das Pixelelement (14) in der benachbarten (N+1)-ten Spalte eine der Lücken (142) teilen; und in der (M+1)-ten Reihe von Pixeln, das Pixelelement (14) in der (N+1)-ten Spalte und das Pixelelement in der benachbarten (N+2)-ten Spalte eine der Lücken (142) teilen; wobei die Gateleitungen (12) sich in der Reihe-Richtung erstrecken und die Datenleitungen (13) in die Spalte-Richtung erstrecken, und sowohl M als auch N natürliche Zahlen sind.

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft das Gebiet der Anzeigetechnologien und insbesondere ein Anordnungssubstrat für Dünnschichttransistoren, ein Anzeigefeld und eine Anzeigevorrichtung.
  • Hintergrund
  • Bei bestehenden Flüssigkristallanzeigen (liquid crystal display (LCD)) - Pixelstrukturen, insbesondere für Pixelstrukturen im in-plane switching (IPS) und fringe field switching (FFS) Modi, wird eine Ebnungsschicht (planarization layer (PLN)) gebildet, bevor die Pixelelektroden gebildet werden, um ein elektrisches Feld horizontal gleichmäßig zu machen. Ferner werden gleichmäßig verteilte Lücken 101 in der PLN-Schicht (wie dies in dem ersten Szenario in 1 dargestellt ist) gebildet, wo die Lücken 101 über den Dünnschichttransistoren (TFTs) positioniert sind, um Pixelelektroden der Pixelelemente mit den Drains des TFTs zu verbinden, wo die Lücken positioniert sind. Insbesondere werden lichtbeständige Abstandshalter (photoresist spacer (PS)) 102 an Positionen zwischen jeweils zwei spezifizierten benachbarten Lücken oberhalb der PLN-Schicht positioniert, um ein oberes Substrat zu tragen, so dass die Zellendicke zwischen dem oberen Substrat und einem unteren Substrat gleich gehalten wird, um dadurch eine bestimmte Belastbarkeit für einen Oberflächendruck zu gewährleisten.
  • Um die Dichte der Anzeigepixel des LCD zu verbessern, während die Anzahl der jeweiligen Sub-Pixel reduziert wird, muss die Originalgröße der PLN-Lücken aufgrund von Prozessbedingungen beibehalten werden, was in einem kürzeren Abstand zwischen den benachbarten PLN-Lücken resultiert, so dass eine Entladung an den Trägerpositionen stattfinden kann, wo die lichtbeständigen Abstandshalter positioniert sind, und die lichtbeständigen Abstandshalter können nicht in vollem Kontakt mit dem unteren Substrat gelangen; und die lichtbeständigen Abstandshalter neigen dazu, in die PLN-Lücken im Falle eines schlechten Klebens in einem Vakuum zu gleiten, was zu einer Verringerung der Zellendicke an den Positionen führt, wo die lichtresistenten Abstandshalter positioniert sind; und ferner führt das Gleiten der lichtbeständigen Abstandshalter dazu, dass ein Ausrichtungsfilm in einem manuellen Bedienprozess angekratzt wird.
  • Die US 2010/0033804 A1 offenbart eine Leiterplatte mit einem Substrat, einer Vielzahl von Scanleitungen, die auf dem Substrat angeordnet sind und sich in eine erste Richtung erstrecken, einer Vielzahl von Signalleitungen, die auf dem Substrat angeordnet sind und sich in eine zweite Richtung erstrecken, wobei die zweite Richtung die erste Richtung schneidet, einer Vielzahl von Transistoren, wobei jeder der Transistoren elektrisch verbunden ist mit einer der Vielzahl der Scanleitungen und einer der Vielzahl der Signalleitungen, einer Isolierschicht, welche die Vielzahl der Scanleitungen, die Vielzahl der Signalleitungen und die Vielzahl der Transistoren überdeckt, und einer Vielzahl von Elektroden, wobei jede der Elektroden mit einem Transistor der Vielzahl von Transistoren elektrisch verbunden ist. In der Isolierschicht ist für jede Elektrodengruppe eine Öffnung ausgespart, wobei die Elektrodengruppe aus mindestens zwei benachbarten Elektroden aus der Vielzahl von Elektroden besteht, und Jede Elektrode der Vielzahl von Elektroden ist elektrisch mit einem der Transistoren durch die zugehörige Öffnung verbunden.
  • Die CN 103 616 785 A offenbart eine Pixelanordnung, welche eine Vielzahl von Scanleitungen, die Vielzahl von Datenleitungen, eine erste aktive Baugruppe, eine zweite aktive Baugruppe, eine erste Pixelelektrode und eine zweite Pixelelektrode umfasst. Die erste aktive Baugruppe und die zweite aktive Baugruppe sind jeweils mit der zugehörigen Scanleitung und der zugehörigen Datenleitung elektrisch verbunden. Die erste Pixelelektrode ist durch eine Kontaktöffnung mit der ersten aktiven Baugruppe elektrisch verbunden. Die zweite Pixelelektrode ist durch die Kontaktöffnung mit der zweiten aktiven Baugruppe elektrisch verbunden.
  • Die US 6,211,937 B1 offenbart ein Flüssigkristallanzeigegerät. Auf einem aktiven Matrixsubstrat, welches in einer Matrixform angeordnete Schaltelemente und Pixelelektroden umfasst, sind säulenförmige Abstandshalter in der Nähe der Schaltelemente an mit dem Schaltelement verbundenen Gateleitungen oder Source-Leitungen ausgebildet oder an dem Schaltelementen ausgebildet. Die Pixelelektroden werden nicht wesentlich von den spaltenförmigen Abstandshaltern überdeckt, um in einem in der Orientierung beeinträchtigten Bereich im hinteren Abschnitt der säulenförmige Abstandshalter einen Reibprozess einer Resinschicht zu ermöglichen.
  • Zusammenfassung
  • In Anbetracht dessen stellen Ausführungsbeispiele der Erfindung ein Anordnungssubstrat oder Array-Substrat für Dünnschichttransistoren, ein Anzeigefeld und eine Anzeigevorrichtung bereit.
  • Die folgenden technischen Lösungen werden bei den Ausführungsbeispielen der Erfindung übernommen:
  • Ein Anordnungssubstrat für Dünnschichttransistoren umfasst:
    • ein Substrat;
    • eine Vielzahl von Gateleitungen und eine Vielzahl von Datenleitungen, die auf dem Substrat angeordnet sind, um einander zu überschneiden und die voneinander isoliert sind; und
    • eine Vielzahl von Pixelelementen, die in Bereichen angeordnet sind, die durch die Gateleitungen und die Datenleitungen definiert sind, wobei jedes der Pixelelemente umfasst:
      • ein Schaltelement; eine Isolierschicht, die auf dem Schaltelement angeordnet ist mit Lücken, die in der Isolierschicht angeordnet sind; und einer Pixelelektrode, die auf der Isolierschicht angeordnet ist, um elektrisch mit dem Schaltelement durch eine der Lücken verbunden zu sein, wobei in der M-ten Reihe von Pixeln die Pixelelemente in der N-ten Spalte und die Pixelelemente in der benachbarten (N+1)-ten Spalte sich eine der Lücken teilen; und in der (M+1)-ten Reihe von Pixeln die Pixel in der (N+1)-ten Spalte und die Pixelelemente in der benachbarten (N+2)-ten Spalte sich eine der Lücken teilen;
      • wobei die Gateleitungen sich in die Richtung der Reihen erstrecken und wobei die Datenleitungen sich in die Richtung der Spalten erstrecken, und wobei sowohl M als auch N natürliche Zahlen sind.
  • Ein Anzeigefeld, das ein oben definiertes Anordnungssubstrat umfasst, wobei das Anordnungssubstrat weiterhin eine aktive Schicht aus amorphem Silizium, Niedertemperaturpolysilizium oder Oxyd umfasst.
  • Eine Anzeigevorrichtung umfasst ein oben definiertes.
  • In den Ausführungsbeispielen der Erfindung werden die Lücken durch quer angeordnete benachbarte Pixelelemente geteilt, um einen ausreichenden Raum für die Abstandshalter zwischen den quer angeordneten benachbarten Lücken zu gewährleisten, um das obere Substrat stabil abzustützen und die Gleichmäßigkeit der Zellendicke über das gesamte Anzeigefeld zu erhalten. Ferner kann die Anordnung der Pixelelemente weiter auf eine Weise eingestellt werden, dass eine Reihe nur erste Pixelelemente umfasst und eine benachbarte in Längsrichtung verlaufende Reihe nur zweite Pixelelemente umfasst, so dass signifikante Zwischenbereiche zwischen den zwei Gateleitungen für die zwei Abstandshalter sind, die so positioniert werden, um das Problem der instabilen Anordnung und des leichten Verschiebens der Abstandshalter zwischen Lücken zu vermeiden, die in dem bekannten Technik vorgesehen sind, um auf diese Weise die Zellendicke und eine gute Druckbelastbarkeitskapazität des Anzeigefeldes zu gewährleisten. Auch die Verbindung der Pixelelemente mit den Datenleitungen kann eingestellt werden, um dadurch einen guten Inversionseffekt zu erhalten und einen Anzeigeeffekt zu verbessern. Mit der Erfindung der vorliegenden Anmeldung kann die optische Leckage reduziert und die Anzeigequalität in dem Anzeigebereich verbessert werden.
  • Figurenliste
  • Um die technischen Lösungen in den Ausführungsbeispielen der Erfindung besser verständlich zu machen, werden nachfolgend die Zeichnungen, die in einer Beschreibung der Ausführungsbeispiele verwendet werden, kurz vorgestellt, und offensichtlich sind die unten beschriebenen Zeichnungen nur illustrierend für einige Ausführungsbeispiele der Erfindung, und ein Fachmann kann andere Zeichnungen von diesen Zeichnungen ohne erfinderische Tätigkeit erhalten. In den Zeichnungen zeigen:
    • 1 ist eine teilweise geschnittene Ansicht eines TFT-Anordnungssubstrates aus dem Stand der Technik;
    • 2 (a) ist ein schematisches Strukturdiagramm eines TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 2 (b) ist eine strukturelle geschnittene Ansicht entlang a-a' eines TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 3 ist ein schematisches Strukturdiagramm eines TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 4 ist ein schematisches Strukturdiagramm eines TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 5 ist ein schematisches Diagramm einer Punktinversion für die Anordnung der Pixelelemente nach einem Ausführungsbeispiel der Erfindung;
    • 6 (a) ist ein schematisches Diagramm von Spannungspolaritäten der Pixelelemente mit angelegten Signalen von geraden Spalten von Datenleitungen in demselben Rahmen nach einem Ausführungsbeispiel der Erfindung;
    • 6 (b) ist ein schematisches Diagramm von Spannungspolaritäten der Pixelelemente mit angelegten Signalen der ungeraden Spalten von Datenleitungen in demselben Rahmen nach einem Ausführungsbeispiel der Erfindung;
    • 7 ist ein schematisches Strukturdiagramm eines TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 8 ist ein schematisches Diagramm einer Spalteninversion für die Anordnung von Pixelelementen nach einem Ausführungsbeispiel der Erfindung;
    • 9 (a) ist ein schematisches Diagramm von Spannungspolaritäten von Pixelelementen mit angelegten Signalen zu jeweiligen Datensignalen, wenn gerade Stufen oder Ebenen von Gateleitungen in demselben Rahmen angeschaltet werden, nach einem Ausführungsbeispiel der Erfindung;
    • 9 (b) ist ein schematisches Diagramm von Spannungspolaritäten der Pixelelemente mit angelegten Signalen zu jeweiligen Datensignalen, wenn ungerade Stufen oder Ebenen von Gateleitungen in demselben Rahmen angeschaltet werden, nach einem Ausführungsbeispiel der Erfindung;
    • 10 ist ein schematisches Strukturdiagramm eines TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 11 ist ein schematisches Diagramm einer Reiheninversion für die Anordnung von Pixelelementen nach einem Ausführungsbeispiel der Erfindung;
    • 12 (a) ist ein schematisches Diagramm von Spannungspolaritäten mit Pixelelementen mit angelegten Signalen zu jeweiligen Datensignalen, wenn gerade Stufen oder Ebenen von Gateleitungen in demselben Rahmen angeschaltet werden, nach einem Ausführungsbeispiel der Erfindung;
    • 12 (b) ist ein schematisches Diagramm von Spannungspolaritäten von Pixelelementen mit angelegten Signalen zu jeweiligen Datensignalen, wenn ungerade Stufen oder Ebenen von Gateleitungen in demselben Rahmen angeschaltet werden, nach einem Ausführungsbeispiel der Erfindung;
    • 13 ist ein schematisches Strukturdiagramm eines TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 14 ist ein schematisches Diagramm einer zwei-Punkt-Inversion für die Anordnung von Pixelelementen nach einem Ausführungsbeispiel der Erfindung;
    • 15 (a) ist ein schematisches Diagramm von Spannungspolaritäten von Pixelelementen mit angelegten Signalen zu jeweiligen Datensignalen, wenn gerade Stufen oder Ebenen von Gateleitungen in demselben Rahmen angeschaltet werden, nach einem Ausführungsbeispiel der Erfindung;
    • 15 (b) ist ein schematisches Diagramm von Spannungspolaritäten von Pixelelementen mit angelegten Signalen zu jeweiligen Datensignalen, wenn ungerade Stufen oder Ebenen von Gateleitungen in demselben Rahmen angeschaltet werden, nach einem Ausführungsbeispiel der Erfindung;
    • 16 ist ein schematisches Strukturdiagramm eines anderen TFT-Anordnungssubstrates nach einem Ausführungsbeispiel der Erfindung;
    • 17 ist ein schematisches Diagramm einer drei-Punkt-Inversion für die Anordnung von Pixelelementen in dem anderen TFT-Anordnungssubstrat nach einem Ausführungsbeispiel der Erfindung;
    • 18 ist eine schematische geschnittene Strukturansicht eines Anzeigefeldes nach einem Ausführungsbeispiel der Erfindung; und
    • 19 ist eine schematische geschnittene Strukturansicht einer Anzeigevorrichtung nach einem Ausführungsbeispiel der Erfindung.
  • Detaillierte Beschreibung
  • Um die Aufgaben, die technischen Lösungen und Vorteile der Erfindung offensichtlicher zu machen, wird die Erfindung in weiteren Details mit Bezug auf die Zeichnungen beschrieben. Offensichtlich sind die beschriebenen Ausführungsbeispiele nur ein Teil und nicht alle Ausführungsbeispiele der Erfindung. Basierend auf den Ausführungsbeispielen der Erfindung, können auch alle anderen Ausführungsbeispiele von dem zuständigen Fachmann hergeleitet werden, ohne erfinderisch tätig zu werden, innerhalb des Bereichs der Erfindung.
  • Um die Dichte der Anzeigepixel von der LCD zu verbessern, während die Größe der jeweiligen Pixelelemente verringert wird, muss die Originalgröße der Lücken aufgrund einer Prozessbeschränkung beibehalten werden, wie dies in einem zweiten Szenario in 1 gezeigt ist. Zu dieser Zeit ist ein kürzerer Abstand zwischen benachbarten Lücken 101 vorhanden, so dass die Lücken durch Ätzen gebildet werden können, wobei eine Entladung an den Positionen auftreten kann, wo die Abstandshalter 102 positioniert sind, und die Abstandshalter 102 können nicht in vollen Kontakt mit dem unteren Substrat gelangen; und die Abstandshalte neigen zum Verschieben in die Lücken in dem Fall, dass das obere Substrat und das untere Substrat, die aneinander ausgerichtet gebondet sind, verschoben werden, wobei auf diese Weise die untere Zellendicke an den Positionen verringert wird, wo die Abstandshalter 102 positioniert sind, und ferner neigen die verschobenen Abstandshalter 102 einen Ausrichtfilm in einem manuellen Betätigungsprozess zu zerkratzen. Zusätzlich zu dem zweiten Szenario in 1 kann der kürzere Abstand zwischen den benachbarten Lücken 101 kann hinsichtlich der Aussetzung der Lücken nachteilig sein, wie dies in dem dritten Szenario in 1 gezeigt ist, wobei auf diese Weise die Dicke der Ebnungsschicht verringert wird und folglich die Gleichmäßigkeit der Zellendicke über das gesamte Feld verringert wird. Im Hinblick auf das vorgenannte Problem ist es typisch im Stand der Technik, die Flachheit an den Trägerpositionen, wo die Abstandshalter 102 positioniert sind, durch Verringern der Größe der Lücke zu gewährleisten, aber die Lücken mit einer zu kleinen Größe können ausfallen, exponiert zu sein aufgrund einer begrenzten Prozesskapazität, was auf diese Weise zu einer anormalen Verbindung einer Pixelelektrode mit einem Drain in der darunter liegenden TFT-Anordnung führt und folglich in einem schwarzen Punkt und anderen Mängelphänomenen .
  • Um die vorbeschriebenen Probleme zu adressieren, schlagen die Ausführungsbeispiele der Erfindung insbesondere ein TFT-Anordnungssubstrat vor und die erfindungsgemäßen Lösungen werden nachfolgend im Detail in Verbindung mit speziellen Ausführungsbeispielen davon beschrieben, aber die Erfindung kann auch anders ausgeführt werden.
  • Die in der untenstehenden Beschreibung erwähnten 4-17 betreffen nicht die vorliegende Erfindung.
  • Wie in den 2 (a) und 2 (b) gezeigt ist, wird ein schematisches Strukturdiagramm eines TFT-Anordnungssubstrates entsprechend einem Ausführungsbeispiel der Erfindung gezeigt, das umfasst: ein Substrat 11; eine Vielzahl von Gateleitungen 12 und eine Vielzahl von Datenleitungen 13, die auf dem Substrat 11 angeordnet sind, um sich zu schneiden und voneinander isoliert zu sein, und eine Vielzahl von Pixelelementen 14, die in Bereichen angeordnet sind, die durch die Gateleitungen 12 und die Datenleitungen 13 definiert werden.
  • Die Pixelelemente 14 umfassen: ein Schaltelement 141, das auf der Seite des Pixelelementes nahe zu der Gateleitung 12 angeordnet ist; eine Isolierschicht 145 (oder eine Ebnungsschicht oder dergleichen), die auf den Schaltelementen 141 mit Lücken 142 angeordnet ist, die in der Isolierschicht 145 angeordnet sind; und eine Pixelelektrode 143, die auf der Isolierschicht angeordnet ist, um elektrisch mit dem Schaltelement 141 über einen Drain oder eine Quelle 147 des Schaltelementes 141 an dem Lückenloch 146 verbunden zu werden, wobei eine der Lücken 142 durch zwei quer angeordnete Pixelelemente 14 geteilt wird. Eine Quelle oder ein Drain eines Schaltelementes oder eines Dünnschichttransistors kann in den folgenden Ausführungsbeispielen getauscht werden, und die Offenbarung kann dies umfassen.
  • Es sollte bemerkt werden, dass 2 (b) eine geschnittene Strukturansicht eines Pixels in einer Top-Gate-Struktur entlang a-a' zeigt, aber die Erfindung kann auch eine Top-Gate-Struktur oder eine Boden-Gate-Struktur sein.
  • In dem vorliegenden Ausführungsbeispiel umfasst das Anordnungssubstrat eine Vielzahl von Abstandshaltern 144, die zwischen benachbarten Lücken in derselben Reihe angeordnet sind.
  • Es sollte bemerkt werden, dass in dem vorliegenden Ausführungsbeispiel der Erfindung die Richtung, in der sich eine Gateleitung erstreckt, als eine Reihe definiert ist, und die Richtung, in der sich eine Datenleitung erstreckt, als eine Spalte definiert wird. Die „Reihen“ oder die „Spalten“ können für eine vereinfacht Beschreibung nachfolgend verwendet werden.
  • In dem vorliegenden Ausführungsbeispiel sind die Lücken 142 und die Schaltelemente 141 in den Pixelelementen 14 gemeinsam angeordnet, und eine Lücke 142 wird durch zwei benachbarte Pixelelemente 14 in derselben Reihe geteilt, wobei die Breite „W“ der Lücken 142 in der Reihe-Richtung die Formel erfüllt: „W“ <= 2 „L“ - 15, wobei „L“ die Breite eines Pixelelementes in die Richtung ist, in die sich eine Gateleitung erstreckt.
  • Hinsichtlich des Problems der Größe der Lücken, soll die Größe der Lücken nicht zu klein sein, wie dies mit Bezug auf den Stand der Technik erwähnt wurde, und die Aussetzung der Lücken wird sich einem Flaschenhalsverfahren an mit einer Breite „W“ < 4,5 µm der Lücken in der Reihe-Richtung annähern, so dass die Lücken nicht ausgesetzt werden können. Um jedoch einen ausreichend großen Abstand zwischen zwei benachbarten Lücken zu haben, soll die Breite „W“ der Lücken in der Reihe-Richtung nicht zu groß sein, und in dem vorliegenden Ausführungsbeispiel der Erfindung wird ein Abstand „d“ größer 15 µm zwischen den Lücken und eine breite „W“ <= (" L -15) µm der Lücken in die Reihe-Richtung für die Abstandshalter vorhanden sein, um stabil an den Trägerpositionen positioniert zu sein.
  • Wie insbesondere in 2 (a) gezeigt ist, sind die Positionen der Lücken 142 die gleichen in den jeweiligen Reihen, so dass sie jeweils zwischen zwei quer angeordneten benachbarten Pixelelementen 14 sind, und wie durch 2 (a) offensichtlich werden kann, ist keine Lücke 142 zwischen jeden zweiten benachbarten Pixelelementen 14, aber eine Lücke 142 wird durch jeweils ein Pixelelement 14 und nur ein quer angeordnetes benachbartes Pixelelement 14 geteilt und ein Abstandshalter 144 ist zwischen einem Pixelelement 14 und einem anderen der quer angeordneten benachbarten Pixelelemente angeordnet. Um eine Lücke 142 zu teilen, kann das Anordnungssubstrat einfach durch Steuern der Lücken bereitgestellt werden, um sich dem Bereich zwischen zwei benachbarten Pixelelementen zu nähern, die die Lücke teilen (in einem für das Verfahren zulässigen Bereich) ohne maßliches Einstellen der anderen Filmschichten, so dass die Pixelelektroden in den jeweiligen Pixelelementen in die Lage versetzt werden können, mit einem Drain in den darunter liegenden TFTs durch die geteilten Lücken elektrisch verbunden u werden, obwohl die Anzahl der Lücken verringert wird, und die Lücken können zwischen den benachbarten Pixelelementen geteilt werden, um den Abstand zwischen benachbarten Lücken um einen Faktor von ungefähr 50 % zu erhöhen, um einen ausreichenden Raum für die Abstandshalter zu schaffen, die zwischen benachbarten Lücken angeordnet sind, um dadurch eine stabile Abstützung des oberen Substrates bereitzustellen und die Gleichmäßigkeit der Zellendicke über das gesamte Anzeigefeld beizubehalten.
  • Basierend auf dem Anordnungssubstrat nach dem vorangegangenen Ausführungsbeispiel, schafft ein Ausführungsbeispiel der Erfindung ferner ein Anordnungssubstrat, das nachstehend im Detail mit Bezug auf 3 beschrieben wird.
  • Wie in 3 gezeigt ist, gibt es ein TFT-Anordnungssubstrat gemäß einem Ausführungsbeispiel der Erfindung, das im Wesentlichen die gleiche Struktur besitzt wie das Anordnungssubstrat, das in 2 (a) gezeigt ist, außer dass bei diesem Ausführungsbeispiel Lücken in ungeraden Reihen gestaffelt oder versetzt mit Lücken von geraden Reihen angeordnet sind. Insbesondere die Lücken können wie nachfolgend beschrieben positioniert werden:
  • In der M-ten Reihe, wird eine Lücke durch das Pixelelement in der N-ten Spalte und dem Pixelelement in der benachbarten (N+1)-ten Spalte geteilt; und in der (M+1)-ten Reihe, wird eine Lücke durch das Pixelelement in der (N+1)-ten Spalte und das Pixelelement in der benachbarten (N+2)-ten Spalte geteilt, wobei sowohl M als N natürliche Zahlen sind.
  • Bei den vorliegenden Ausführungsbeispielen werden die Positionen der Lücken im Hinblick auf einen Einfluss gestaltet, wobei die Fähigkeit zur Aufnahme eines Oberflächendruckes durch die Dichte der Abstandshalter beeinflusst wird, wobei je mehr Abstandshalter (je größer die Dichte davon ist), desto höher wird die Druckbelastbarkeitskapazität des Substrates sein. Wenn jedoch die Abstandshalter zwischen den quer angeordneten benachbarten Lücken wie bei dem vorstehenden Ausführungsbeispiel angeordnet sind, können die Abstandshalter gleichmäßig verteilt sein, aber die Verteilungsgleichheit der Abstandshalter 145 in der Substratstruktur ist besser, wie dies in 3 dargestellt ist. Da das Phänomen der optischen Undichtheit vom Schleppen kommen kann, das durch die Abstandshalter in reibungsbehaftetet Orientierung verursacht wird, für die Struktur des Anordnungssubstrates, wie es in 2 (a) gezeigt ist, wird ein Abstandshalter in jeder anderen Spalte von Zwischenräumen angeordnet, und ein Einfluss des Phänomens der optischen Undichtigkeit wird in einem Bereich A und einem Bereich B konzentriert, in denen Abstandshalter verteilt sin; und für die Struktur des Anordnungssubstrates, wie es in 3 gezeigt ist, ist ein Abstandshalter 145 in jeder Spalte von Zwischenräumen angeordnet, und ein Einfluss des Phänomens der optischen Undichtigkeit kann in jeder Spalte von Zwischenräumen verteilt werde, so dass das Phänomen der optischen Undichtigkeit nicht signifikant in einem Anzeigebereich sein wird, was die Anzeigequalität in dem Anzeigebereich verbessern.
  • In den vorangegangenen Ausführungsbeispielen, wird eine Lücke zwischen zwei benachbarten Pixelelementen geteilt, um dadurch solche Probleme in dem Anordnungssubstrat zu vermeiden, das Pixel in einer hohen Dichte aufweist, wobei die Zellendicke nicht gleichmäßig über das Anzeigefeld sein kann, die Druckbelastbarkeitskapazität des Anzeigefeldes kann unzureichend sein, und ein Ausrichtfilm kann zerkratzt sein, etc. Weitere Ausführungsbeispiele der Erfindung stellen weitere Lösungen bereit.
  • Wie in 4 gezeigt ist, gibt es ein TFT-Anordnungssubstrat nach einem Ausführungsbeispiel der Erfindung, das umfasst:
  • Ein Substrat 21; eine Vielzahl von Gateleitungen 22 und eine Vielzahl von Datenleitungen 23, die auf dem Substrat 21 angeordnet sind, um sich zu schneiden und voneinander isoliert zu sein; und eine Vielzahl von Pixelelementen, die in Bereichen angeordnet sind, die durch die Gateleitungen 22 und die Datenleitungen 23 definiert sind, wobei anders als die Pixelelemente desselben Typs wie indem ersten Ausführungsbeispiel angeordnet sind, die Vielzahl von Pixelelementen in dem dritten Ausführungsbeispiel der Erfindung umfassen: eine Vielzahl von ersten Pixelelementen 24 und eine Vielzahl von zweiten Pixelelementen 24', die mittig symmetrisch oder punktsymmetrisch zu den ersten Pixelelementen 24 sind, und insbesondere sind die ersten Pixelelemente 24 nach links oder rechts um 180° mit einem Punkt, der ein Zentrum in dem zweiten Pixelelement 24' ist, gedreht. Wie in 4 gezeigt ist, umfasst jedes der Pixelelemente: ein Schaltelement, typischerweise ein Dünnschichttransistor, der auf der Seite des Pixelelementes nahe der Gateleitung angeordnet ist, umfassend ein Gate, eine Gateisolierschicht, eine aktive Schicht, und eine Quelle und ein Drain, die voneinander isoliert sind; eine Polarisationsschicht, die auf dem Schaltelement mit Lücken positioniert ist, die in der Polarisationsschicht angeordnet sind, und sich vom Boden bis zur Oberseite erstrecken, wobei die Lücken in 4 nicht strukturiert sind, wie die Lücken bei dem ersten und dem zweiten Ausführungsbeispielen, sondern jedes Pixelelement ist mit einer Lücke angeordnet; und eine Pixelelektrode, die auf der Polarisationsschicht angeordnet ist, wo die Pixelelektrode elektrisch mit dem Schaltelement durch die Lücken verbunden werden muss, die auf der Polarisationsschicht angeordnet sind, aufgrund der Polarisationsschicht, die zwischen dem Schaltelement und der Pixelelektrode angeordnet ist.
  • In der in 4 dargestellten Struktur sind die ersten Pixelelemente 24 und die zweiten Pixelelemente 24' abwechselnd in die Längsrichtung angeordnet, in die sich die Datenleitungen 23 erstrecken; und aufgrund einer solchen Anordnung der Pixelelemente, werden entlang irgendwelcher benachbarter erster Pixelelemente 24 und zweiter Pixelelemente 24' in die Längsrichtung, in die sich die Datenleitungen erstrecken, zwei Gateleitungen zwischen einem ersten Pixelelement 24 und einem zweiten Pixelelement 24' benachbart zu dem Schaltelement angeordnet, und Abstandshalter sind zwischen den zwei Gates angeordnet (in dem „a“-Bereich in 4); und ferner ist „b“-Bereich ein Bereich zwischen einem ersten Pixelelement 24 und einem zweiten Pixelelement 24' benachbart zu einer Pixelelektrode.
  • In dem vorliegenden Ausführungsbeispiel der Erfindung sind aufgrund der Anordnung von Pixelelementen, wie dies in 4 gezeigt ist, zwei Gateleitungen zwischen einem ersten Pixelelement 24 und einem zweiten Pixelelement 24' benachbart zu einem Schaltelement vorgesehen, wobei es einen gewissen Zwischenraum zwischen den zwei Gateleitungen gibt. Allgemein werden schwarze Matrizen an allen Positionen angeordnet, wo die Datenleitungen und die Gateleitungen positioniert sind, um dadurch das Phänomen der optischen Undichtigkeit zu verhindern, und schwarze Matrizen werden in den Zwischenbereichen zwischen den zwei Gateleitungen ohne Ausnahme angeordnet. Die Abstandshalter sind zwischen den quer benachbart angeordneten Lücken angeordnet, wie dies in 4 für das Fachgebiet gezeigt ist, und da keine der Lücken in dem vorliegenden Ausführungsbeispiel durch zwei quer angeordnete benachbarte Pixelelemente geteilt wird, ist kein signifikanter Abstand zwischen den quer angeordneten benachbarten Lücken, so dass es nicht angemessen ist, Abstandshalter zwischen die quer angeordneten benachbarten Lücken bei diesem Ausführungsbeispiel zu platzieren, und da es erhebliche Zwischenbereiche zwischen den zwei Gateleitungen gibt, können Abstandshalter zwischen den in Längsrichtung benachbarten Lücken positioniert werden, d. h. in einem Bereich, so dass dort ein ausreichender Raum für die Abstandshalter sein wird, um dort angeordnet zu werden, und dadurch die Gleichmäßigkeit der Zellendicke über das Anzeigefeld und eine ausreichende Druckbelastbarkeitskapazität des Anzeigefeldes zu gewährleisten.
  • In dem vorliegenden Ausführungsbeispiel umfasst optional nur eine der zwei Reihen von Pixelelementen in der Längsrichtung, in der sich die Datenleitungen erstrecken, nur erste Pixelelemente, und die andere Reihe umfasst nur zweite Pixelelemente, und die Gates der M-ten Reihe von ersten Pixelelementen sind mit der M-ten Stufe von Gateleitungen verbunden, und die Gates der (M+1)-ten Reihe von zweiten Pixelelementen sind mit der (M+1)-ten Stufe von Gateleitungen verbunden. In der N-ten Spalte sind die Quellen oder Drains der Schaltelemente der ersten Pixelelemente mit der N-ten Spalte von Datenleitungen verbunden, und die Drains der Schaltelemente der zweiten Pixelelemente sind mit der (N+1)-ten Spalte von Datenleitungen verbunden.
  • Mit der vorangegangenen Lösung kann die Struktur der Anordnungssubstrate, wie sie in 4 gezeigt ist, ferner auch punktgespiegelt in einer Spalte in einem invertierten Betriebsmodus ausgeführt werden, und 5 zeigt ein schematisches Diagramm einer Punktspiegelung für die Anordnung der Pixelelemente nach einem dritten Ausführungsbeispiel der Erfindung, wobei die Pixelelemente in der Form einer 6 × 6 Matrix strukturiert sind, wobei die ungeraden Reihen (1, 3, 5) nur die ersten Pixelelemente 24 umfassen und die geraden Reihen (2, 4, 6) nur die zweiten Pixelelemente umfassen. Nur die Verbindung mit der ersten Reihe und der zweiten Reihe von Datenleitungen und Gateleitungen wird beispielshaft nachfolgend beschrieben, und dasselbe kann für die verbleibenden Reihen angewendet werden. insbesondere:
  • Das Gate jedes ersten Pixelelementes 24 in der ersten Reihe ist mit der ersten Stufe von Gateleitungen verbunden, und in dieser Reihe ist der Drain des ersten Pixelelementes 24 in der ersten Spalte mit der ersten Spalte von Datenleitungen verbunden, wobei der Drain des ersten Pixelelementes 24 in der zweiten Spalte mit der zweiten Spalte von Datenleitungen verbunden ist, und so weiter, bis der Drain des ersten Pixelelementes 24 in der sechsten Spalte mit der sechsten Spalte von Datenleitungen verbunden ist.
  • Das Gate jedes zweiten Pixelelementes 24' in der zweiten Reihe ist mit der zweiten Stufe von Gateleitungen verbunden und in dieser Reihe ist der Drain des zweiten Pixelelementes 24' in der ersten Spalte mit der ersten Spalte von Datenleitungen verbunden, der Drain des zweiten Pixelelementes 24' in der zweiten Spalte ist mit der zweiten Spalte von Datenleitungen verbunden, und so weiter, bis der Drain des zweiten Pixelelementes 24' in der sechsten Spalte mit der siebten Spalte von Datenleitungen verbunden ist.
  • Wenn spalteninvertierte Datensignale an die Datenleitungen angelegt werden, sind die Betriebsspannungen, die an benachbarte Datenleitungen angelegt werden, umgekehrt in der Polarität in einem Rahmen, so dass jeweilige Rahmen separat betrachtet werden können, und 6 (a) zeigt ein schematisches Diagramm von Spannungspolaritäten der Pixelelemente mit angelegten Signalen von geraden Spalten von Datenleitungen in demselben Rahmen, während 6 (b) ein schematisches Diagramm von Spannungspolartäten von Pixelelementen mit angelegten Signalen von ungeraden Spalten von Datenleitungen in demselben Rahmen zeigt. Wenn Datensignale mit Rückwärts-Spannungen an die geraden Spalten von Datenleitungen angelegt werden, und Datensignale mit Vorwärts Spannungen an die ungeraden Spalten von Datenleitungen angelegt werden, dann werden in 6 (a) operative Vorwärts-Spannungen der Pixelelemente mit den ungeraden Spalten von Datenleitungen verbunden, d. h., die ungeraden Reihen (1, 3, 5) und die ungeraden Spalten (1, 3, 5) der ersten Pixelelemente 24 und die geraden Reihen (2, 4, 6) und die geraden Spalten (2, 4, 6) der zweiten Pixelelemente 24' werden geladen und alle diese geladenen Pixelelemente werden mit ihren Spannungspolaritäten mit „+“ dargestellt; und in 6 (a) werden die operativen Rückwärts-Spannungen der Pixelelemente mit den geraden Spalten von Datenleitungen verbunden, d. h. die ungeraden Reihen (1, 3, 5) und die geraden Spalten (2, 4, 6) der ersten Pixelelemente 24 und die geraden Reihen (2, 4, 6) und die ungeraden Reihen (1, 3, 5) der zweiten Pixelelemente 24' werden geladen, und alle diese geladenen Pixelelemente werden mit ihren Spannungspolaritäten mit „-“ dargestellt.
  • Es soll darauf hingewiesen werden, dass „/“ die Spannungspolarität von „+“ darstellt und „|“ die Spannungspolarität von „-“ in den Zeichnungen des Ausführungsbeispiels der Erfindung für die vereinfachte Beschreibung.
  • Ein punktinvertierter Betrieb, wie in 5 dargestellt ist, kann durch Anlegen von Datensignalen gleichzeitig an die Datenleitungen in den ungeraden Spalten und den geraden Spalten durchgeführt werden, d. h. invertierter Betrieb in einem Spaltespalteninve4rtierten Modus.
  • Zusammenfassend für das vorangegangene dritte Ausführungsbeispiel wird die Anordnung von Pixelelementen in einer Art eingestellt, dass eine Reihe nur die ersten Pixelelemente umfasst und eine in Längsrichtung benachbarte Reihe nur die zweiten Pixelelemente umfasst, so dass signifikante Zwischenbereiche zwischen zwei Gateleitungen für die Abstandshalter vorhanden sind, die gut platziert werden können um das Problem eines instabilen Stehens und eines leichten Gleiten der Abstandshalter zwischen Lücken zu vermeiden, wie dies beim Stand der Technik auftritt, um auf diese Weise die Gleichmäßigkeit der Zellendicke und eine gute Druckbelastbarkeitskapazität des Anzeigefeldes zu gewährleisten. Auch die Verbindung zwischen den Pixelelementen und den Datenleitungen und den Pixelelementen und den Gateleitungen kann basierend auf der Anordnung der Pixelelemente eingestellt werden, um dadurch einen Anzeigeeffekt des Anordnungssubstrates aufgrund der Punktinversion als ein Ergebnis der Spalteninversion zu verbessern.
  • Basierend auf der Struktur des Anordnungssubstrates entsprechend dem vorangegangenen dritten Ausführungsbeispiel, sind die Pixelelemente bei dem dritten Ausführungsbeispiel in die Richtung der Datenleitungen entsprechend zu diesen vierten Ausführungsbeispiel eingestellt, so dass die Pixelelemente in den ungeraden Spalten von den Pixelelementen in den graden Spalten versetzt werden können, während die Zwischenbereiche zwischen zwei Gateleitungen in dem dritten Ausführungsbeispiel erhalten bleiben, so dass ein ausreichender Raum für die Abstandshalter vorhanden ist, um positioniert zu werden, um eine Gleichmäßigkeit der Zellendicke und eine gute Druckbelastbarkeitskapazität des Anzeigefeldes zu gewährleisten. Dies wird nachfolgend im Detail in Verbindung mit einem speziellen Ausführungsbeispiel beschrieben.
  • in dem vorliegenden Ausführungsbeispiel sind die ersten Pixelelemente und die zweiten Pixelelemente abwechselnd in die Richtung angeordnet, in die sich die Gateleitungen erstrecken.
  • In der Struktur des Anordnungssubstrates, wie es in 7 gezeigt ist, sind die ersten Pixelelemente 25 und die zweiten Pixelelemente 25' in jeder Reihe abwechselnd angeordnet, und die ersten Pixelelemente 25 und die zweiten Pixelelemente 25' in jeder Spalte sind ebenfalls abwechselnd angeordnet; und jede Gateleitung ist zickzackförmig periodisch in die Richtung angeordnet, in die die Gateleitung sich quer erstreckt, so dass Zwischenraumbereiche (der a Bereich) und in einem Intervall zwischen zwei benachbarten Gateleitungen in jeder Reihe und jeder Spalte auch für die zu positionierenden Abstandshalter 144a vorgesehen sind. Ferner sind diskrete Zwischenraumbereiche (wo die Abstandshalter positioniert werden) zwischen zwei benachbarten Gateleitungen vorgesehen, so dass schwarze Matrizen vermieden werden können, um in einem großen Bereich angeordnet zu werden, so dass die schwarzen Matrizen in einer geringen Dichte verteilt werden können, um dadurch die Gleichmäßigkeit der Anzeige zu verbessern. Zusätzlich ist der b Bereich ein Bereich zwischen einem ersten Pixelelement und einem zweiten Pixelelement 25' benachbart zu deiner Pixelelektrode.
  • Bei dem vorliegenden Ausführungsbeispiel sind optional in dem Anordnungssubstrat die (2M + 1)-te Stufe von Gateleitungen mit allen Gates der (2M + 1)-ten Reihe von ersten Pixelelementen und der (2M + 2)-ten Reihe von ersten Pixelelementen verbunden, und die (2M + 2)-te Stufe v on Gateleitungen sind mit allen Gates der (2M + 2)-ten Reihe von zweiten Pixelelementen und der (2M + 3)-ten Reihe von zweiten Pixelelementen verbunden, wobei M eine natürliche Zahl ist. In der N-ten Spalte sind alle Drains der Schaltelemente der ersten Pixelelemente und die Drains der Schaltelemente der zweiten Pixelelemente mit der N-ten Spalte von Datenleitungen für die Zwecke der Spalteninversion in dem spalteninvertierten Betrieb verbunden.
  • Mit der vorangegangenen Lösung soll die Struktur des Anordnungssubstrates, das in 7 gezeigt ist, ferner zusammen mit einem speziellen Betriebsmodus für den Zweck der Spalteninversion ausgeführt sein, und 8 zeigt ein schematisches Diagramm einer Spalteninversion für die Anordnung der Pixelelemente nach dem vierten Ausführungsbeispiel der Erfindung, wobei die ersten Pixelelemente 25 und die zweiten Pixelelemente 25' in jeder Reihe abwechselnd angeordnet sind und die ersten Pixelelemente 25 und die zweiten Pixelelemente 25' in jeder Spalte abwechselnd angeordnet sind. Nur die Verbindung mit der ersten Reihe zu der vierten Reihe an Datenleitungen und Gateleitungen wird nachfolgend mit Bezug auf 9 beispielhaft beschrieben, wobei das Gleiche für die verbleibenden Reihen angewendet werden kann. Insbesondere:
  • Die erste Stufe von Gateleitungen sind mit allen Gates der ersten Reihe von ersten Pixelelementen 25 und den Gates der zweiten Reihe von Pixelelementen 25 verbunden; die zweite Stufe von Gateleitungen ist mit allen Gates der zweiten Reihe von zweiten Pixelelementen 25' und den Gates der dritten Stufe von zweiten Pixelelementen 25' verbunden; die dritte Stufe von Gateleitungen ist mit allen Gates der dritten Reihe von ersten Pixelelementen 25 und den Gates der vierten Reihe von ersten Pixelelementen 25 verbunden; und die vierte Stufe von Gateleitungen ist mit allen Gates der vierten Reihe von Pixelelementen 25' und den Gates der fünften Reihe von zweiten Pixelelementen 25' verbunden; und
  • Alle Drains der ersten Spalte der ersten Pixelelemente 25 und der zweiten Pixelelemente 25' sind mit der ersten Spalte von Datenleitungen verbunden, wobei alle Drains der ersten Spalte von ersten Pixelelementen 25 und zweiten Pixelelementen 25' mit der zweiten Spalte von Datenleitungen verbunden sind, und so weiter, bis alle Drains der sechsten Spalte von ersten Pixelelementen 25 und der zweiten Pixelelemente 25' mit der sechsten Spalte von Datenleitungen verbunden sind.
  • Wenn spalteninvertierte Datensignale an die Danteleitungen angelegt werden, sind die Betriebsspannungen, die zu benachbarten Datenleitungen angelegt werden, gegenteilig in der Polarität in einem Rahmen, so dass jeweilige Rahmen jeweils separat betrachtet werden können, und 9 (a) zeigt ein schematisches Diagramm von Spannungspolaritäten der Pixelelemente mit angelegten Signalen an jeweiligen Datensignalen, wenn die geraden Stufen von Gateleitungen in demselben Rahmen aktiviert werden, während 9 (b) ein schematisches Diagramm von Spannungspolaritäten der Pixelelementen mit angelegten Signalen an jeweiligen Datensignalen zeigt, wenn ungerade Stufen von Gateleitungen in demselben Rahmen aktiviert werden. Wenn Datensignale mit Rückwärts-Spannungen an den geraden Spalten von Datenleitungen angelegt werden, und die Datensignale mit Vorwärts-Spannungen an ungeraden Spalten von Datenleitungen angelegt werden, dann werden in 9 (a) nur die geraden Stufen von Gateleitungen aktiviert, so dass Vorwärts-Spannungen nur an den ungeraden Reihen (1, 3, 5) und den ungeraden Spalten (1, 3, 5) der zweiten Pixelelemente 25' angelegt sind, und Rückwärts-Spannungen nur an die geraden Reihen (2, 4, 6) und die geraden Spalten (2, 4, 6) der zweiten Pixelelemente 25' angelegt sind; und in 9 (b) werden die ungeraden Stufen der Gateleitungen aktiviert, so dass Rückwärts-Spannungen nur an den ungeraden Reihen (1, 3, 5) und die geraden Spalten (2, 4, 6) der ersten Pixelelemente 25 angelegt sind, und Rückwärts-Spannungen nur an die geraden Reihen (2, 4, 6) und die ungeraden Spalten (1, 3, 5) der ersten Pixelelemente 25 angelegt sind.
  • Wenn sowohl die ungeraden Stufen und die geraden Stufen der Gateleitungen aktiviert sind, kann ein invertierter Betrieb durchgeführt werden, wie dies in 8 gezeigt ist, in dem speziellen Betriebsverbindungsmodus.
  • Zusammenfassend wird die Anordnung der Pixelelemente in dem dritten Ausführungsbeispiel ferner in dem vierten Ausführungsbeispiel, so dass signifikante Zwischenbereiche zwischen zwei Gateleitungen für die Abstandshalter vorgesehen sind, die gut platziert werden, um das Problem des instabilen Positionierens und des leichten Verschiebens der Abstandshalter zwischen Lücken zu vermeiden, die in dem Stand der Technik vorhanden sind, um auf diese Weise die Gleichmäßigkeit der Zellendicke und eine gute Druckbelastbarkeitskapazität des Anzeigefeldes zu gewährleisten. Ferner sind alternierende Zwischenbereiche zwischen zwei benachbarten Gateleitungen vorgesehen, so dass schwarze Matrizen in geringer Dichte verteilt sind, um dadurch das Phänomen der schwarzen Streifen in den Zwischenbereichen zwischen zwei benachbarten Gateleitungen zu verringern. Auch die Verbindung der jeweiligen Pixelelement mit den Datenleitungen und den Gateleitungen ist neu angeordnet und basierend auf der vorangegangene Anordnung der Pixelelemente eingestellt, um dadurch eine Spalteninversion in dem vorliegenden Ausführungsbeispiel in dem existierenden spalteninvertierten Betriebsmodus durchzuführen.
  • In dem vorliegenden Ausführungsbeispiel sind optional entlang der in Längsrichtung benachbarten ersten Pixelelemente und zweiten Pixelelemente die Schaltelemente der ersten Pixelelemente mit der N-ten Spalte der Datenleitungen verbunden, und die Schaltelemente der zweiten Pixelelemente sind mit der (N+1)-ten Spalte von Datenleitungen verbunden, um dadurch eine Reiheninversion in dem spalteninvertierten Betrieb durchzuführen.
  • Wie in 10 gezeigt ist, gibt es ein schematisches Strukturdiagramm eines Anordnungssubstrates entsprechend einem fünften Ausführungsbeispiel der Erfindung, wobei das Anordnungssubstrat es im Wesentlichen ähnlich in der Struktur zu dem vierten Ausführungsbeispiel, in dem die ersten Pixelelemente 26 und die zweiten Pixelelemente 26' in jeder Reihe abwechselnd angeordnet sind, und die ersten Pixelelemente 26 und die zweiten Pixelelemente 26' in jeder Spalte sind ebenfalls abwechselnd angeordnet; und jede Gateleitung ist periodisch zick-zack-förmig in die Richtung angeordnet, in die sich die Gateleitung quer erstreckt, so dass auch Zwischenbereiche (der a-Bereich) in Intervallen zwischen zwei benachbarten Gateleitungen in jeder Reihe und jeder Spalte für die zu positionierenden Abstandshalter 144b vorgesehen sind. Ferner sind diskrete Zwischenbereiche (wo die Abstandshalter positioniert sind) zwischen zwei benachbarten Gateleitungen vorgesehen, so dass vermeiden werden kann, dass schwarze Matrizen in einem großen Bereich angeordnet werden, so dass die schwarzen Matrizen in einer niedrigen Dichte angeordnet werden können, um dadurch die Gleichmäßigkeit der Anzeige zu verbessern. Zusätzlich ist der b-Bereich ein Bereich zwischen einem ersten Pixelelement 26 und einem zweiten Pixelelement 26' benachbart zu einer Pixelelektrode. Ein Unterschied zu 7 liegt darin, dass die Verbindung der Drains der jeweiligen Pixelelemente mit den Datenleitungen in diesem fünften Ausführungsbeispiel basierend auf einer Struktur in dem vierten Ausführungsbeispiel eingestellt ist. Die Struktur von Pixelelemente in der Form einer 6 x 6 Matrix in 11 wird nachfolgend im Detail beschrieben:
  • Die Verbindung jeder Stufe von Gateleitungen ist im Wesentlichen die Gleiche wie die Lösung entsprechend dem vierten Ausführungsbeispiel, aber nur die Verbindung mit den Datenleitungen wird eingestellt.
  • In der ersten Spalte sind die Drains der ersten Pixelelemente 26 mit der ersten Spalte von Datenleitungen verbunden, und die Drains der zweiten Pixelelemente 26' sind mit der zweiten Spalte von Datenleitungen verbunden;
  • In der zweiten Spalte sind die Drains der ersten Pixelelemente 26 mit der zweiten Spalte von Datenleitungen verbunden und die Drains der zweiten Pixelelemente 26' sind mit der dritten Spalte von Datenleitungen verbunden; und
  • Bis zu der sechsten Spalte, sind die Drains der ersten Pixelelemente 26 mit der sechsten Spalte von Datenleitungen verbunden, und die Drains der zweiten Pixelelemente 26' sind mit der siebten Spalte von Datenleitungen verbunden.
  • Wenn spalteninvertierte Datensignale an die Datenleitungen angelegt werden, sind die Betriebsspannungen, die an benachbarte Datenleitungen angelegt werden, gegenteilig in der Polarität in einem Rahmen, so dass jeweilige Rahmen separat betrachtet werden können, und 12 (a) zeigt ein schematisches Diagramm von Spannungspolaritäten der Pixelelemente mit angelegten Signalen an jeweilige Datensignale, wenn gerade Stufen von Gateleitungen in demselben Rahmen aktiviert sind, während 12 (b) ein schematisches Diagramm von Spannungspolaritäten von Pixelelementen mit angelegten Signalen zu jeweiligen Datensignalen zeigt, wenn ungerade Stufen von Gateleitungen in demselben Rahmen aktiviert sind. In 12 (a) sind nur die geraden Stufen von Gateleitungen aktiviert, so dass Rückwärts-Spannungen nur an die ungeraden Reihen (1, 3, 5) und die ungeraden Spalten (1, 3, 5) der zweiten Pixelelemente 26' angelegt sind, und Vorwärts-Spannungen nur an den geraden Reihen (2, 4, 6) und den geraden Spalten (2, 4, 6) der zweiten Pixelelemente 26' angelegt sind; und in 12 (b) die ungeraden Stufen von Gateleitungen aktiviert sind, so dass Rückwärts-Spannungen nur an die ungeraden Reihen (1, 3, 5) und die geraden Spalten (2, 4, 6) der ersten Pixelelemente 26 angelegt sind, und Vorwärts-Spannungen nur an die geraden Reihen (2, 4, 6) und die ungeraden Spalten (1, 3, 5) der ersten Pixelelemente 26 angelegt sind.
  • Wenn sowohl die ungeraden Stufen als auch die geraden Stufen der Gateleitungen aktiviert sind, kann eine Reiheninversion durch geführt werden, wie in 11 gezeigt ist, wobei ein spalteninvertierter Betrieb in dem vorangegangenen speziellen Betriebsverbindungsmodus verwendet wird.
  • Zusammenfassend, kann das fünfte Ausführungsbeispiel die gleichen vorteilhaften Effekte wie das vierte Ausführungsbeispiel erreichen, und auch die Verbindung der jeweiligen Pixelelemente mit den Datenleitungen ist neu angeordnet und basierend auf der vorstehenden Anordnung der Pixelelemente eingestellt, um dadurch eine Reiheninversion in dem vorliegenden Ausführungsbeispiel in dem existierenden spalteninvertierten Betriebsmodus durchzuführen.
  • In dem vorliegenden Ausführungsbeispiel werden optional ein Paar von ersten Pixelelementen, die aus zwei ersten Pixelelementen und ein Paar von zweiten Pixelelementen, die aus zwei von den zweiten Pixelelementen bestehen, abwechselnd in die Richtung angeordnet, in die sich die Gateleitungen erstrecken.
  • Wie in 13 dargestellt, gibt es ein schematisches Strukturdiagramm eines Anordnungssubstrates nach einem sechsten Ausführungsbeispiel der Erfindung, bei dem zwei benachbarte erste Pixelelemente ein Paar 31 von ersten Pixelelementen bilden, und zwei benachbarte zweite Pixelelemente ein Paar 32 von zweiten Pixelelementen bilden; und das Paar 31 von ersten Pixelelementen und das Paar 32 von zweiten Pixelelementen sind abwechselnd in der Reihenrichtung angeordnet, und das Paar 31 von ersten Pixelelementen und das Paar 32 von zweiten Pixelelementen sind abwechselnd in die Spaltenrichtung angeordnet. In dieser Anordnung von Pixeln, gibt es Zwischenbereiche (der a-Bereich) zwischen zwei Gateleitungen wie bei den vorangegangenen Ausführungsbeispielen, so dass ausreichend Raum für die Abstandshalter 144c vorhanden ist, um die Gleichmäßi9gkeit der Zellendicke und eine gute Druckbelastbarkeitskapazität des Anzeigefeldes zu gewährleisten; und zusätzlich ist der b-Bereich ein Bereich zwischen einem Paar 31 von ersten Pixelelementen und einem Paar 32 von zweiten Pixelelementen benachbart zu einer Pixelelektrode.
  • In dem vorliegenden Ausführungsbeispiel sind optional in dem Anordnungssubstrat die [2M+1]-te Stufe von Gateleitungen mit allen (2M+1)-ten Reihen von Paaren 31 von ersten Pixelelemente und den (2M+2)-ten von Paaren 31 von ersten Pixelelementen verbunden, und die (2M+2)-ten Stufen von Gateleitungen sind mit allen (2M+2)-ten Reihen von Paaren 32 von zweiten Pixelelementen und den (2M+3)-ten Reihen von Paaren 32 von zweiten Pixelelementen verbunden, wobei M eine natürliche Zahl ist. In der N-ten Spalte sind die Schaltelemente der ersten Pixelelemente jeweils mit den N-ten Spalten von Datenleitungen verbunden, und die Schaltelemente der zweiten Pixelelemente sind jeweils mit den (N+1)-ten Spalten von Datenleitungen für die Zwecke einer 2-Punkt-Inversion in einem spalteninvertierten Betrieb verbunden.
  • Mit der vorangegangenen Lösung soll die in 13 dargestellte Struktur des Anordnungssubstrates weiter mit einem speziellen Betriebsmodus für die 2-Punkt-Inversion ausgebildet werden, und 14 zeigt ein schematisches Diagramm einer 2-Punkt-Inversion für die Anordnung der Pixelelemente nach dem sechsten Ausführungsbeispiel der Erfindung. Nur die Verbindung der ersten Reihe zu der vierten Reihe der Datenleitungen und Gateleitungen wird nachfolgend mit Bezug auf die 14 beispielhaft beschrieben, und dasselbe kann für die verbleibenden Reihen angewendet werden. Insbesondere:
  • Die erste Stufe von Gateleitungen sind mit allen Gates der ersten Reihe von ersten Pixelelementen 27 und den Gates der zweiten Reihe von ersten Pixelelementen 27 verbunden; die zweite Stufe von Gateleitungen sind mit allen Gates der zweiten Reihe von zweiten Pixelelemente 27' und den Gates der dritten Reihe von zweiten Pixelelementen 27' verbunden, die dritte Stufe von Gateleitungen sind mit allen Gates der dritten Reihe von ersten Pixelelementen 27 und den Gates der vierten Reihe von Pixelelementen 27 verbunden; und die vierte Stufe von Gateleitungen sind mit allen Gates der vierten Reihe von zweiten Pixelelementen 27' und den Gates der fünften Reihe von zweiten Pixelelementen 27' verbunden.
  • In der erste Spalte sind die Drains der ersten Pixelelemente 27 mit den ersten Spalten von Datenleitungen verbunden und die Drains der zweiten Pixelelemente 27' sind mit der zweiten Spalte von Datenleitungen verbunden;
  • In der zweiten Spalte sind die Drains der ersten Pixelelemente 27 mit der zweiten Spalte von Datenleitungen verbunden, und die Drains der zweiten Pixelelemente 27' sind mit der dritten Spalte von Datenleitungen verbunden; und
  • Bis zu der sechsten Spalte sind die Drains der ersten Pixelelemente 27 mit der sechsten Spalte von Datenleitungen verbunden, und die Drains der zweiten Pixelelemente sind mit der siebten Spalte von Datenleitungen verbunden.
  • Wenn spalteninvertierte Datensignale an die Datenleitungen angelegt werden, sind Betriebsspannungen, die an benachbarte Datenleitungen angelegt werden, gegenteilig in der Polarität in einem Rahmen, so dass jeweilige Rahmen separat in Betracht gezogen werden können, und wenn Datensignale mit Rückwärts-Spannungen an die geraden Spalten von Datenleitungen angelegt werden und Datensignale mit Vorwärts-Spannungen an ungerade Spalten von Datenleitungen angelegt werden, stellt 15 (a) ein schematisches Diagramm von Spannungspolaritäten der Pixelelemente mit angelegten Signalen zu jeweiligen Datensignalen dar, wenn gerade Stufen von Gateleitungen in demselben Rahmen aktiviert sind, während 15 (b) ein schematisches Diagramm von Spannungspolaritäten von Pixelelementen mit angelegten Signalen zu jeweiligen Datensignalen darstellt, wenn ungerade Stufen von Gateleitungen in demselben Rahmen aktiviert sind. In 15 (a) sind die geraden Stufen von Gateleitungen aktiviert, so dass nur die zweiten Pixelelemente 27' geladen sind, und insbesondere sind Vorwärts-Spannungen an die geraden Spalten (2, 4, 6) der zweiten Pixelelemente 27' angelegt, und Rückwärts-Spannungen sind an die ungeraden Spalten (1, 3, 5) der zweiten Pixelelemente 27' angelegt; und in 12 (b) sind die ungeraden Stufen von Gateleitungen aktiviert, so dass nur die ersten Pixelelemente 27 geladen sind, und insbesondere Vorwärts-Spannungen an die ungeraden Spalten (1, 3, 5) der ersten Pixelelemente 27 und Rückwärts-Spannungen an die geraden Spalten (2, 4, 6) der ersten Pixelelemente 27 angelegt sind.
  • Wenn sowohl die ungeraden Stufen als auch die geraden Stufen der Gateleitungen aktiviert sind, kann ein 2-Punkt-invertierter Betrieb durchgeführt werden, wie in 14 gezeigt ist, wobei ein spalteninvertierter Betrieb in dem vorangegangenen speziellen Betriebsverbindungsmodus verwendet wird.
  • In dem vorliegenden Ausführungsbeispiel können optional, wie in 16 gezeigt, drei oder mehr der ersten Pixelelemente eine Gruppe von ersten Pixelelementen bilden, und drei oder mehr von zweiten Pixelelementen können Gruppen von zweiten Pixelelementen bilden, und die Gruppen von ersten Pixelelementen und die Groppen von zweiten Pixelelementen, bei denen die Anzahl on ersten Pixelelementen die gleiche ist wie die Anzahl on zweiten Pixelelementen, können abwechselnd in der Reihenrichtung und der Spaltenrichtung angeordnet werden. In dieser Anordnung von Pixeln, gibt es noch Zwischenbereiche (der a-Bereich) zwischen zwei Gateleitungen in all den vorangegangenen Ausführungsbeispielen, so dass ein ausreichender Raum für die Abstandshalter 144d vorhanden ist, um eine Gleichmäßigkeit der Zellendicke und eine gute Druckbelastbarkeitskapazität des Anzeigefeldes zu gewährleisten; und zusätzlich ist der b-Bereich ein Bereich zwischen einer Gruppe von ersten Pixelelementen und einer Gruppe von zweiten Pixelelementen benachbart zu einer Pixelelektrode.
  • Wie in 17 gezeigt ist, gibt es ein schematisches Diagramm einer 3-Punkt-Inversion für die Anordnung von Pixelelementen entsprechend einem Ausführungsbeispiel der Erfindung, wobei drei erste Pixelelemente eine Gruppe 28 von ersten Pixelelementen bilden, und drei zweite Pixelelementen eine Gruppe von 28' von zweiten Pixelelementen bilden.
  • Das Prinzip der 3-Punkt-Inversion ist das gleiche Prinzip wie die 2-Punkt-Inversion, da beide einen Betriebsmodus betreffen, als Ergebnis eine Verbindung der Pixelelementen zu den Datenleitungen und das Gleiche kann für eine Multi-Punkt-Inversion verallgemeinert werden, so dass eine wiederholte Beschreibung hier weggelassen wird.
  • Es wird ferner entsprechend einem siebten Ausführungsbeispiel der Erfindung ein Anzeigefeld bereitgestellt, wie es in 18 gezeigt ist, wobei das Anzeigefeld 1 ein TFT-Anordnungssubstrat 2 nach irgendeinem der ersten bis sechsten Ausführungsbeispiel ist, wobei eine aktive Schicht in dem TFT-Anordnungssubstrat aus einem amorphen Silizium, einen Niedertemperaturpolysilizium oder Oxyd ist. Wenn eine Flüssigkristallanzeige beispielsweise herangezogen wird zusätzlich zu dem TFT-Anordnungssubstrat, dann umfasst die Flüssigkristallanzeige ferner: Ein Farbfiltersubstrat 3, das gegenüber dem TFT-Anordnungssubstrat angeordnet ist und eine Flüssigkristallschicht 4, die zwischen dem TFT-Anordnungssubstrat und dem Farbfiltersubstrat positioniert ist; und optional ein Berührungsfeld (Touchscreen), das auf dem TFT-Anordnungssubstrat oder dem Farbfiltersubstrat integriert ist, etc. Wenn eine organische Licht ausstrahlende Diodenanzeige (organic light emitting diode display) verwendet wird, umfasst das Anzeigefeld ferner eine Pixeldefinitionsschicht, die auf dem TFT-Anordnungssubstrat angeordnet ist, eine organische Licht emittierende Schicht, eine abdeckende Schicht, die die Struktur umfasst, etc.
  • Es wird ferner ein achtes Ausführungsbeispiel einer Anzeigevorrichtung bereitgestellt, wie sie in 19 gezeigt ist, wobei die Anzeigevorrichtung 5 ein Anzeigefeld 1 entsprechend dem siebten Ausführungsbeispiel und weitere andere Strukturelemente aus der betreffenden Technik umfasst, beispielsweise ein Schwarzlichtmodul etc.
  • Obwohl die Ausführungsbeispiele der Erfindung beschrieben wurden, werden die Fachleute von dem zugrundeliegenden erfinderischen Konzept profitieren und zusätzliche Modifikationen und Variationen zu diesen Ausführungsbeispielen machen können. Auf diese Weise sind die angehängten Ansprüche so auszulegen, dass sie die Ausführungsbeispiele und alle Modifikationen und Variationen innerhalb des Bereiches der Offenbarung erfassen.
  • Offensichtlich können die zuständigen Fachleute verschiedene Modifikationen und Variationen zu der Erfindung vornehmen, ohne von dem Geist und dem Bereich der Erfindung abzuweichen. Auf diese Weise soll die Offenbarung vorgesehen sein, diese Modifikationen und Variationen zu erfassen, so lange die Modifikationen und Variationen in den Bereich der angehängten Ansprüche und ihrer Äquivalente liegen.

Claims (4)

  1. Anordnungssubstrat für Dünnschichttransistoren, umfassend: ein Substrat (11); eine Vielzahl von Gateleitungen (12) und eine Vielzahl von Datenleitungen (13), die auf dem Substrat (11) angeordnet sind, um einander zu überschneiden und die voneinander isoliert sind; und eine Vielzahl von Pixelelementen (14), die in Bereichen angeordnet sind, die durch die Gateleitungen (12) und die Datenleitungen (13) definiert sind, wobei die Pixelelemente (14) umfassen: jeweils ein Schaltelement (141); eine Isolierschicht (145), die auf den Schaltelementen (141) angeordnet ist mit Lücken (142), die in der Isolierschicht (145) angeordnet sind; und jeweils einer Pixelelektrode (143), die auf der Isolierschicht (145) angeordnet ist, um elektrisch mit dem Schaltelement (141) durch eine der Lücken (142) verbunden zu sein, wobei in der M-ten Reihe von Pixeln das Pixelelement (14) in der N-ten Spalte und das Pixelelement (14) in der benachbarten (N+1)-ten Spalte eine der Lücken (142) teilen; und in der (M+1)-ten Reihe von Pixeln, das Pixelelement (14) in der (N+1)-ten Spalte und das Pixelelement in der benachbarten (N+2)-ten Spalte eine der Lücken (142) teilen; wobei die Gateleitungen (12) sich in der Reihe-Richtung erstrecken und die Datenleitungen (13) in die Spalte-Richtung erstrecken, und sowohl M als auch N natürliche Zahlen sind.
  2. Anordnungssubstrat (11) nach Anspruch 1, wobei das Anordnungssubstrat (11) ferner umfasst: eine Vielzahl von Abstandshaltern (144, 144a, 144b, 144c, 144d), die zwischen zwei benachbarten Lücken (142) in der Richtung angeordnet sind, in die sich die Gateleitungen (12) erstrecken.
  3. Anzeigefeld, umfassend ein Anordnungssubstrat nach Anspruch 1, wobei das Anordnungssubstrat weiterhin eine aktive Schicht umfasst aus amorphem Silizium, Niedertemperaturpolysilizium oder Oxyd.
  4. Anzeigevorrichtung, umfassend ein Anzeigefeld nach Anspruch 3.
DE102015006947.0A 2014-06-05 2015-06-05 Anordnungssubstrat für Dünnschichttransistoren, Anzeigefeld und Anzeigevorrichtung Active DE102015006947B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410246489.0 2014-06-05
CN201410246489.0A CN104062821B (zh) 2014-06-05 2014-06-05 一种薄膜晶体管阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
DE102015006947A1 DE102015006947A1 (de) 2015-12-10
DE102015006947B4 true DE102015006947B4 (de) 2019-10-31

Family

ID=51550604

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102015017331.6A Active DE102015017331B3 (de) 2014-06-05 2015-06-05 Anordnungssubstrat für Dünnschichttransistoren
DE102015006947.0A Active DE102015006947B4 (de) 2014-06-05 2015-06-05 Anordnungssubstrat für Dünnschichttransistoren, Anzeigefeld und Anzeigevorrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102015017331.6A Active DE102015017331B3 (de) 2014-06-05 2015-06-05 Anordnungssubstrat für Dünnschichttransistoren

Country Status (3)

Country Link
US (2) US9673226B2 (de)
CN (2) CN106098708B (de)
DE (2) DE102015017331B3 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI561890B (en) * 2015-08-10 2016-12-11 Au Optronics Corp Pixel array, display panel and curved display panel
CN105242471A (zh) * 2015-11-19 2016-01-13 深圳市华星光电技术有限公司 一种液晶显示面板
CN105842934A (zh) * 2016-06-15 2016-08-10 厦门天马微电子有限公司 液晶显示面板和液晶显示装置
CN106054484A (zh) * 2016-08-19 2016-10-26 武汉华星光电技术有限公司 阵列基板及采用该阵列基板的液晶显示面板
JP6844283B2 (ja) * 2017-02-01 2021-03-17 セイコーエプソン株式会社 電気光学装置、及び、電子機器
US10644040B2 (en) 2018-02-26 2020-05-05 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN108333845A (zh) * 2018-02-26 2018-07-27 武汉华星光电技术有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN108535929A (zh) * 2018-05-28 2018-09-14 京东方科技集团股份有限公司 显示基板和显示装置
CN111009222A (zh) * 2019-12-05 2020-04-14 信利(仁寿)高端显示科技有限公司 一种双栅极tft面板及其驱动电路和驱动方法
CN112086471B (zh) * 2020-09-28 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN115513273B (zh) * 2022-11-22 2023-04-07 京东方科技集团股份有限公司 显示基板以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211937B1 (en) * 1997-10-06 2001-04-03 Sharp Kabushiki Kaisha Liquid crystal display device including spacers located in positions indicative of rubbing/orientation direction
US20100033804A1 (en) * 2008-08-06 2010-02-11 Seiko Epson Corporation Circuit board, electro-optic device, and electronic apparatus
US20130342782A1 (en) * 2012-06-21 2013-12-26 Samsung Display Co., Ltd. Liquid crystal display
CN103616785A (zh) * 2013-11-08 2014-03-05 友达光电股份有限公司 像素阵列

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937130B2 (ja) 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100438963B1 (ko) 1996-09-19 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2005085737A (ja) * 2003-09-11 2005-03-31 Seiko Epson Corp 自発光型表示装置および電子機器
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
KR101184068B1 (ko) * 2005-12-30 2012-09-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4389978B2 (ja) * 2007-07-06 2009-12-24 ソニー株式会社 表示装置および表示装置の製造方法
CN101520580B (zh) * 2008-02-28 2012-04-04 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
KR101607702B1 (ko) * 2009-05-29 2016-03-31 삼성디스플레이 주식회사 액정 표시 장치
TWI401517B (zh) 2010-05-20 2013-07-11 Au Optronics Corp 主動元件陣列基板
CN102455552B (zh) 2010-10-19 2015-02-18 京东方科技集团股份有限公司 液晶显示器
KR101953141B1 (ko) 2011-12-14 2019-03-04 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
US20130188212A1 (en) * 2012-01-23 2013-07-25 Salil Pardhan Data Server, Network System, and Upload Method
KR102039725B1 (ko) * 2012-11-23 2019-11-04 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
CN103018988A (zh) * 2012-12-06 2013-04-03 京东方科技集团股份有限公司 一种tft-lcd阵列基板及制作方法、显示装置
CN103197480B (zh) * 2013-03-22 2015-07-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR102059371B1 (ko) * 2013-05-24 2019-12-27 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211937B1 (en) * 1997-10-06 2001-04-03 Sharp Kabushiki Kaisha Liquid crystal display device including spacers located in positions indicative of rubbing/orientation direction
US20100033804A1 (en) * 2008-08-06 2010-02-11 Seiko Epson Corporation Circuit board, electro-optic device, and electronic apparatus
US20130342782A1 (en) * 2012-06-21 2013-12-26 Samsung Display Co., Ltd. Liquid crystal display
CN103616785A (zh) * 2013-11-08 2014-03-05 友达光电股份有限公司 像素阵列

Also Published As

Publication number Publication date
DE102015017331B3 (de) 2022-03-03
CN104062821B (zh) 2017-01-04
CN104062821A (zh) 2014-09-24
CN106098708A (zh) 2016-11-09
US10014327B2 (en) 2018-07-03
US9673226B2 (en) 2017-06-06
CN106098708B (zh) 2019-02-05
US20170236838A1 (en) 2017-08-17
DE102015006947A1 (de) 2015-12-10
US20150357348A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
DE102015006947B4 (de) Anordnungssubstrat für Dünnschichttransistoren, Anzeigefeld und Anzeigevorrichtung
DE102017119180B4 (de) Anordnungssubstrat, Anzeigetafel und Anzeigevorrichtung
DE102015223411B4 (de) Array-Substrat, Anzeigebildschirm und Flüssigkristallanzeigevorrichtung
DE10117874B4 (de) Flüssigkristallanzeige
DE102018000290B4 (de) Displaytafel und Displayvorrichtung
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102015100032B4 (de) Rastersubstrat, Anzeigefeld und Anzeigevorrichtung
DE102016125789A1 (de) Berührungsanzeigefeld und Berührungsanzeigevorrichtung
DE102015006948B4 (de) Array-Substrat und Anzeigevorrichtung
DE102015109890B4 (de) Pixelstruktur, Arraysubstrat, Anzeigetafel, Anzeigevorrichtung und Verfahren zum Antreiben der Anzeigevorrichtung
DE102015100031B4 (de) Rastersubstrat, Anzeigefeld und Anzeigevorrichtung
DE102018000333B4 (de) Flüssigkristall-bildschirm und flüssigkristall-anzeigevorrichtung
DE102015221093A1 (de) Arraysubstrat, Verfahren zum Herstellen desselben und Anzeigevorrichtung
DE102014209588B4 (de) Pixelarray und flüssigkristallanzeigevorrichtung
DE102014205311B4 (de) Substrat für ein TFT-Array, Bildschirm und Bildschirmeinrichtung
DE102015107790B4 (de) Anzeigetafel und Anzeigevorrichtung
DE10228517A1 (de) Schutzschaltung und -verfahren gegen elektrostatische Entladung in einem TFT-LCD
DE102018000336B4 (de) Anzeigepaneel und anzeigevorrichtung
DE4342066C2 (de) Aktivmatrix-Flüssigkristall-Anzeigetafel
DE102015117817B4 (de) Anordnungssubstrat und Flüssigkristall-Anzeigefeld
DE102016124343A1 (de) Arraysubstrat und anzeigefeld
DE102014108954A1 (de) TFT-Array-Substrat und Anzeigevorrichtung
DE69433614T2 (de) Anzeigevorrichtung mit aktiver matrix
DE102004031108B4 (de) In der Ebene schaltendes Flüssigkristalldisplay und Arraysubstrat für ein solches
DE102016201554A1 (de) Berührungsbedienfeld und verfahren zum treiben desselben, sowie berührungsanzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017331

Country of ref document: DE

R020 Patent grant now final