-
Technisches Gebiet
-
Die vorliegende Erfindung bezieht sich auf das Gebiet von Bildschirmtechnologien und noch genauer auf ein Substrat für ein Dünnschichttransistor-Array (TFT-Array) mit einer kompensierten Gate-Signal Verzögerung, einen Bildschirm und eine Bildschirmeinrichtung.
-
Technischer Hintergrund
-
Bisher sind flache Bildschirme, wie zum Beispiel Flüssigkristallbildschirme (LCDs) und Bildschirme mit organischen lichtemittierenden Dioden (OLED) in dem derzeitigen Bildschirmmarkt populär aufgrund ihrer Vorteile, wie zum Beispiel ein geringes Volumen, ein geringes Gewicht, eine geringere Dicke, ein niedrigerer Stromverbrauch, eine geringe Strahlung. Zum Anzeigen eines Bildes wird bei einem flachen Bildschirm jedes Pixel durch einen Dünnschichttransistor angetrieben, welcher in einem Substrat eines TFT-Arrays integriert ist, so dass das Bild in Kombination mit einem peripheren Antriebsschaltkreis angezeigt wird. Die Dünnschichttransistoren, welche Schalter zum Steuern des Ausstrahlens von Licht der Pixel sind, sind essentiell für den LCD-Bildschirm oder den OLED-Bildschirm. Um die zunehmend herausfordernden Erfordernisse für einen verkleinerten Rahmen und einen besseren Anzeigeeffekt des flachen Bildschirms zu erfüllen, ist es für die Fachleute des Gebiets erforderlich, den Rahmen des flachen Bildschirms zu verkleinern während eines Verbesserns der Anzeigewirkung des flachen Bildschirms durch ein Kompensieren einer Verzögerung des Gate-Signals.
-
US 2012/0281160 A1 offenbart einen Flüssigkristallbildschirm, der ein erstes Substrat und ein zweites Substrat umfasst, wobei die Substrate einunder gegenüber liegen und wobei eine Flüssigkristallschicht dazwischen liegt. Das erste Substrat hat eine Anzahl Drain-Signalleitungen und eine Anzahl Gate-Signalleitungen, und eine Anzahl von Pixelregionen definiert durch die Drain-Signalleitungen und die Gate-Signalleitungen. Die Pixelregionen umfassen eine erste Elektrode gebildet durch eine transparente leitfähige Schicht, eine zweite Elektrode gebildet durch eine transparente leitfähige Schicht, eine erste isolierende Schicht und eine zweite isolierende Schicht. Die erste Elektrode überlappt mit der Drain-Signalleitung und ist auf der Anzahl Pixelregionen ausgebildet, die zweite Elektrode überlappt mit der ersten Elektrode, die erste isolierende Schicht ist zwischen der erste Elektrode und der zweiten Elektrode ausgebildet und die zweite isolierende Schicht ist zwischen der Drain-Signalleitung und der ersten Elektrode ausgebildet.
-
US 2003/0020702 A1 offenbart eine elektro-optische Vorrichtung, eine elektronische Vorrichtung und ein Halbleiterbauteil, welches eine Treiberschaltung für eine Zeilenabtastung umfassen kann. Die Treiberschaltung für eine Zeilenabtastung kann die Intervalle seiner Abtastzeilen verengen auf Werte, die den Begrenzungswert seines Ausgangsfelds übersteigen, ohne die Vielseitigkeit einer Treiberschaltung für eine Zeilenabtastung zu beeinträchtigen. Die Treiberschaltung für eine Zeilenabtastung kann eine Erzeugungsschaltung für ein Abtaststeuersignal umfassen, eine Auswahlausgangsschaltung und eine Abtasttreiberschaltung. Die Erzeugungsschaltung für ein Abtaststeuersignal umfasst eine erste Erzeugungsschaltung für ein Abtaststeuersignal, welches ein erstes Abtaststeuersignal zum Abtastantreiben einer ersten Gruppe von Abtastleitungen erzeugen kann, und eine zweite Erzeugungsschaltung für ein Abtaststeuersignal, welche ein zweites Abtaststeuersignal zum Abtastantreiben einer zweiten Gruppe von Abtastleitungen erzeugen kann. Die Auswahlausgangsschaltung kann ein erstes Abtaststeuersignal und ein zweites Abtaststeuersignal als ein Abtaststeuersignal basierend auf Positionsinformationen eingegangen von einer Treiberschaltung für Datenleitungen auswählen und ausgeben. Die Abtasttreiberschaltung kann Abtastsignale zum Abtastantreiben an die entsprechenden Abtastleitungen basierend auf dem Abtastkontrolsignal, welches ausgewählt und ausgegeben wurde, bereitstellen.
-
US 2012/0169678 A1 offenbart einen Flachbildschirm (FPD). Der FPD umfasst: eine Zeitsteuerung ausgebildet zum Bereitstellen eines Modus-Steuersignals und eines Abtaststeuersignals; eine Anzahl von Pixeln verbunden mit einer Anzahl von Abtastleitungen und einer Anzahl vom Datenleitungen; ein Datentreiber zum Bereitstellen einer Anzahl von Datensignalen zu den Datenleitungen, und einen Abtasttreiber verbunden mit den Abtastleitungen und umfassend eine Anzahl von Abtast-integrierten-Schaltungen (ICs), wobei jede der Abtast-ICs konfiguriert ist zum Bereitstellen einer Anzahl von Abtastsignalen zu den korrespondierenden Signalen der Abtastleitungen, wobei die Zeitsteuerung konfiguriert ist zum Auswählen der Abtast-ICs in Übereinstimmung mit dem Modus-Steuersignal und wobei die Zeitsteuerung ferner konfiguriert ist zum Steuern eines korrespondierenden Abtastsignals der Abtastsignale, welche den Abtastlinien bereitgestellt werden, verbunden mit dem Abtast-IC ausgewählt in Übereinstimmung mit dem Abtaststeuersignal.
-
DE 10 2009 038 862 A1 offenbart eine Flüssigkristallanzeige. In der Flüssigkristallanzeige umfasst eine gemeinsame Leitung eine Rand-Gegenleitung, welche in einem Nichtanzeigebereich außerhalb des Anzeigebereichs eines Flüssigkristallanzeigepaneels ausgebildet ist zum Empfangen einer Gegenspannung durch eine Anzahl von Eingabeeinheiten, eine Anzahl von Pixel-Gegenleitungsstrukturen, welche entlang von Rändern von jedem Subpixel gebildet sind und elektrisch miteinander gekoppelt sind, und eine Anzahl von Längs-Gegenleitungen, die mit der Rand-Gegenleitung elektrisch gekoppelt ist zum Anlegen der Gegenspannung an die Pixel-Gegenleitungsstrukturen. Jede der Pixel-Gegenleitungsstrukturen hat eine Maschenstruktur und ist mit Gegenelektroden der Subpixel gekoppelt. Jede der Längs-Gegenleitungen ist zwischen zwei horizontal benachbarten Pixeln in einer Richtungen parallel zu den Datenleitungen D gebildet. Diese Anordnung der Gegenleitungen reduziert die Abweichung in der Gegenspannung über die Anzeige und reduziert daraus resultierend die Überlagerung.
-
US 2008/0123005 A1 offenbart ein Substrat-Array. Das Substrat-Array umfasst einen Gate-Leitungsabschnitt, einen Datenleitungsabschnitt, einen Pixelbereich, wenigstens einen Übungstransistor, und einen Übungspadbereich. Der Gate-Leitungsabschnitt ist entlang einer ersten Richtung gebildet, und umfasst Gate-Leitungen und wenigstens eine Dummy-Gate-Leitung. Der Datenleitungsabschnitt ist entlang einer zweiten, die erste Richtung kreuzenden Richtung gebildet, und umfasst Datenleitungen und wenigstens eine Dummy-Datenleitung. Der Pixelbereich ist elektrisch verbunden mit den Gate-Leitungen und den Daten-Leitungen. Wenigstens ein Übungstransistor ist elektrisch verbunden mit der Dummy-Gate-Leitung und der Dummy-Datenleitung. Der Übungspadbereich ist elektrisch verbunden mit der Dummy-Gate-Leitung, der Dummy-Datenleitung und einer Drain-Elektrode des Übungstransistors.
-
Zusammenfassung der Erfindung
-
Im Hinblick auf das oben Gesagte stellt die vorliegende Lösung ein Substrat für ein TFT-Array, einen Bildschirm und eine Bildschirmeinrichtung bereit.
-
Ein Substrat für ein TFT-Array mit kompensierten Gate-Signal Verzögerungen umfasst: eine Mehrzahl von Gate-Leitungen, eine Mehrzahl von Datenleitungen, welche sich isoliert mit der Mehrzahl von Gate-Leitungen kreuzen, eine Mehrzahl von TFT-Schaltern, von denen jeder mit der Gate-Leitung und der Datenleitung verbunden ist, und eine Mehrzahl von Antriebseinheiten, wobei die Antriebseinheiten an beiden Enden der Gate-Leitungen angeordnet sind und jede der Antriebseinheiten mit mindestens einer Gate-Leitung zum Antreiben des TFT-Schalters verbunden ist.
-
Dementsprechend stellt die Erfindung des Weiteren einen Bildschirm bereit, welcher ein Substrat für ein TFT-Array, welches oben beschrieben ist, und ein Farbfiltersubstrat umfasst, welches gegenüberliegend zu dem Substrat für ein TFT-Array angeordnet ist.
-
Dementsprechend stellt die Erfindung des Weiteren eine Bildschirmeinrichtung bereit, welche ein Substrat für ein TFT-Array, welches oben beschrieben ist, umfasst.
-
Im Vergleich mit dem Stand der Technik besitzen die Ausführungsformen der Erfindung einen der Vorteile wie folgt.
-
Das Substrat für ein TFT-Array, der Bildschirm und die Bildschirmeinrichtung, welche in den Ausführungsformen der Erfindung offenbart sind, sind derart, dass das TFT-Array an seinen beiden seitlichen Seiten angetrieben wird, wobei dadurch die Verzögerungen eines Gate-Signals reduziert werden, ein Flimmern verringert wird, die Anzeigewirkung des flachen Bildschirms verbessert wird, der Rahmen des flachen Bildschirms verkleinert wird und der Stromverbrauch des flachen Bildschirms reduziert wird.
-
Figurenliste
-
Um deutlicher die technischen Lösungen der Ausführungsformen der Erfindung darzustellen, werden die Zeichnungen, welche für die Beschreibung der Ausführungsformen verwendet werden, kurz unten vorgestellt.
- 1 ist eine schematische Ansicht, welche die Struktur eines Substrats für ein TFT-Array gemäß einer ersten Ausführungsform der Erfindung zeigt;
- 2 ist eine schematische Ansicht, welche die Struktur einer ersten Kompensationseinheit gemäß einer Ausführungsform der Erfindung zeigt;
- 3 ist eine schematische Ansicht, welche die Struktur einer zweiten Kompensationseinheit gemäß einer Ausführungsform der Erfindung zeigt;
- 4 zeigt Wellenformen von Signalen, welche von Datenleitungen gemäß einer Ausführungsform der Erfindung ausgegeben werden;
- 5a ist eine schematische Ansicht, welche die Struktur eines Gate-Treibers, der im Stand der Technik bekannt ist, zeigt;
- 5b ist eine schematische Ansicht, welche die Struktur eines Substrats für ein TFT-Array im Stand der Technik zeigt;
- 6 ist eine schematische Ansicht, welche die Struktur eines Substrats für ein TFT-Array gemäß einer zweiten Ausführungsform der Erfindung zeigt; und
- 7 ist eine schematische Ansicht, welche die Struktur eines anderen Substrats für ein anderes TFT-Array gemäß der zweiten Ausführungsform der Erfindung zeigt.
-
Detaillierte Beschreibung der bevorzugten Ausführungsform
-
Um die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung deutlicher hervorzuheben, wird die Lösung unten in Kombination mit den Zeichnungen und Ausführungsformen weiter beschrieben werden.
-
Es ist anzumerken, dass die spezifischen Details für die unten gegebene Beschreibung für ein besseres Verständnis der vorliegenden Erfindung dargestellt werden.
-
Eine Ausführungsform der Erfindung stellt ein Substrat für ein TFT-Array bereit, welches eine Mehrzahl von Gate-Leitungen 10, eine Mehrzahl von Datenleitungen 21, welche sich isoliert mit den Gate-Leitungen 10 kreuzen, eine Mehrzahl von TFT-Schaltern 30, von denen jeder mit sowohl einer Gate-Leitung als auch einer Datenleitung verbunden ist, eine Mehrzahl von Antriebseinheiten 40 und eine Mehrzahl von Kompensationseinheiten 50 umfasst. Die Antriebseinheiten 40 sind an beiden Enden der Gate-Leitungen 10 angeordnet, und jede Antriebseinheit 40 ist mit mindestens einer Gate-Leitung 10 zum Antreiben des TFT-Schalters 30 verbunden. Die Kompensationseinheiten 50 sind an beiden Enden der Gate-Leitungen 10 angeordnet und sind mit mindestens einer Gate-Leitung 10 zum Ausgeben eines Kompensationssignals zum Kompensieren einer Verzögerung eines Gate-Signals verbunden.
-
Wie es in der 1 gezeigt ist, stellt eine Ausführungsform der Erfindung ein veranschaulichendes Beispiel eines Substrats für ein TFT-Array bereit. Das Substrat für ein TFT-Array umfasst zum Beispiel 12 Gate-Leitungen 10, welche zwei Gruppen von ersten Gate-Leitungen und drei Gruppen von zweiten Gate-Leitungen umfassen, wobei die Gruppe der ersten Gate-Leitungen angrenzend zu der Gruppe der zweiten Gate-Leitungen angeordnet sind. Diese zwei Gruppen von ersten Gate-Leitungen umfassen 6 erste Gate-Leitungen 11, während diese drei Gruppen von zweiten Gate-Leitungen 6 zweite Gate-Leitungen 12 umfassen. Jede der ersten Gate-Leitungen 11 und zweiten Gate-Leitungen 12 umfasst ein erstes Ende j und ein zweites Ende k, wie es in der 1 gezeigt ist, die ersten Enden j der ersten Gate-Leitungen 11 sind an der gleichen Seite der Gate-Leitungen 10 angeordnet, d. h. der linken Seite von den Gate-Leitungen 10, mit den ersten Enden j der zweiten Gate-Leitungen 12, und sowohl die zweiten Enden k der ersten Gate-Leitungen 11 als auch die zweiten Enden k der zweiten Gate-Leitungen 12 sind an der rechten Seite der Gate-Leitungen 10 angeordnet. Es sei angemerkt, dass sowohl die ersten Enden j der ersten Gate-Leitungen 11 als auch die ersten Enden j der zweiten Gate-Leitungen 12, obwohl sie veranschaulichend beschrieben sind, an der linken Seite der Gate-Leitungen 10 bei der vorliegenden Ausführungsform angeordnet zu sein, an der rechten Seite der Gate-Leitungen 10 in anderen Ausführungsform angeordnet sein können und in diesem Fall sowohl die zweiten Enden k der ersten Gate-Leitungen 11 als auch die zweiten Enden k der zweiten Gate-Leitungen 12 an der linken Seite der Gate-Leitungen 10 angeordnet sind.
-
Das Substrat für ein TFT-Array umfasst des Weiteren 7 Datenleitungen 21, d. h. die erste bis siebte Datenleitungen 21, welche entlang einer Richtung von dem ersten Ende j zu dem zweiten Ende k von der Gate-Leitung 10 angeordnet sind, wobei jede Datenleitung 21 sich isoliert mit sämtlichen der Gate-Leitungen 10 kreuzt, und die Bereiche, welche durch die Datenleitungen 21 und die Gate-Leitungen 10 umschlossen sind, definieren Pixeleinheiten.
-
Das Substrat für ein TFT-Array umfasst des Weiteren eine Mehrzahl von Antriebseinheiten 40, welche an beiden Enden der Gate-Leitungen 10 angeordnet sind, und jede der Antriebseinheiten 40 ist mit mindestens einer Gate-Leitung 10 zum Antreiben des TFT-Schalters 30 verbunden.
-
Die Antriebseinheiten 40 umfassen zwei Gruppen von ersten Antriebseinheiten 401, welche mit den Gruppen der ersten Gate-Leitungen verbunden sind, und drei Gruppen von zweiten Antriebseinheiten 402, welche mit den Gruppen der zweiten Gate-Leitungen verbunden sind.
-
Insbesondere umfassen die zwei Gruppen der ersten Antriebseinheiten 401 6 erste Antriebseinheiten 41, welche mit den ersten Enden j der ersten Gate-Leitungen 11 jeweils verbunden sind; und die drei Gruppen von zweiten Antriebseinheiten 402 umfassen 6 zweite Antriebseinheiten 42, welche mit den zweiten Enden k der zweiten Gate-Leitungen 12 jeweils verbunden sind.
-
Die Anzahl der ersten Antriebseinheiten 41 in jeder Gruppe von ersten Antriebseinheiten 401 ist hier gleich zu derjenigen der ersten Gate-Leitungen 11, welche mit den ersten Antriebseinheiten 41 verbunden sind; während die Anzahl von zweiten Antriebseinheiten 42 in jeder Gruppe von zweiten Antriebseinheiten 402 gleich ist zu derjenigen der zweiten Gate-Leitungen 12, welche mit den zweiten Antriebseinheiten 42 verbunden sind. Zum Beispiel umfasst, wie es in der 1 gezeigt ist, eine von den zweiten Gruppen von ersten Antriebseinheiten 401 lediglich eine erste Antriebseinheit 41, wobei somit lediglich eine erste Gate-Leitung 11 mit dieser ersten Antriebseinheit 41 verbunden ist; und die andere von denjenigen zwei Gruppen von ersten Antriebseinheiten 401 umfasst fünf erste Antriebseinheiten 41, wobei es somit fünf erste Gate-Leitungen 11 gibt, welche mit diesen fünf ersten Antriebseinheiten 41 verbunden sind. Auf ähnliche Weise umfasst eine erste von denjenigen drei Gruppen der zweiten Antriebseinheiten 402 zwei zweite Antriebseinheiten 42, wobei es somit zwei zweite Gate-Leitungen 12 gibt, welche mit diesen zwei Antriebseinheiten 42 verbunden sind, usw., was nicht weiter im Detail unten beschrieben werden wird.
-
Das Substrat für ein TFT-Array umfasst des Weiteren eine Mehrzahl von Kompensationseinheiten 50, welche zwei Gruppen von ersten Kompensationseinheiten und drei Gruppen von zweiten Kompensationseinheiten umfassen. Die Gruppen von ersten Kompensationseinheiten sind mit den Gruppen von ersten Gate-Leitungen zum Ausgeben von Kompensationssignalen an die Gruppe der ersten Gate-Leitungen verbunden, und die Gruppen von zweiten Kompensationseinheiten sind mit den Gruppen von zweiten Gate-Leitungen zum Ausgeben von Kompensationssignalen an die Gruppen von zweiten Gate-Leitungen verbunden.
-
Insbesondere umfassen die zwei Gruppen von ersten Kompensationseinheiten 6 erste Kompensationseinheiten 51, welche mit den zweiten Enden k der ersten Gate-Leitungen 11 zum Ausgeben der Kompensationssignale an die zweiten Enden k der ersten Gate-Leitungen jeweils verbunden sind; und die drei Gruppen von zweiten Kompensationseinheiten umfassen 6 zweite Kompensationseinheiten 52, welche mit den ersten Enden j der zweiten Gate-Leitungen jeweils verbunden sind zum Ausgeben der Kompensationssignale an die ersten Enden j der zweiten Gate-Leitungen 12.
-
Die erste Kompensationseinheit 51 ist des Weiteren mit einer am nächsten zu ihr liegenden Datenleitung 21 verbunden, d. h. der 7. Datenleitung 21, zum Empfangen eines Kompensationssignals und sodann Transferieren des Kompensationssignals an die erste Gate-Leitung 11; während die zweite Kompensationseinheit 52 des Weiteren mit einer am nächsten zu ihr liegenden Datenleitung verbunden ist, d. h. der 1. Datenleitung 21, zum Empfangen eines Kompensationssignals und sodann Transferieren des Kompensationssignals an die zweite Gate-Leitung 12.
-
Zusätzlich umfasst, wie es in der 2 gezeigt ist, die erste Kompensationseinheit 51 eine erste Diode 511 und einen ersten Kompensations-TFT-Schalter 512. Ein Stromausgangsende der ersten Diode 511 ist mit dem zweiten Ende k der ersten Gate-Leitung 11 verbunden, die Source 5121 des ersten Kompensations-TFT-Schalters 512 ist mit einem Stromeingangsende der ersten Diode 511 verbunden, das Gate 5122 des ersten Kompensations-TFT-Schalters 512 ist mit dem Stromausgangsende der erste Diode 511 verbunden, und der Drain 5123 des ersten Kompensations-TFT-Schalters 512 ist mit der 7. Datenleitung 21 zum Empfangen eines Signals von der 7. Datenleitung 21 verbunden.
-
Auf ähnliche Weise umfasst, wie es in der 3 gezeigt ist, die zweite Kompensationseinheit 52 eine zweite Diode 521 und einen zweiten Kompensations-TFT-Schalter 522. Ein Stromausgangsende der zweiten Diode 521 ist mit dem ersten Ende j der zweiten Gate-Leitung 12 verbunden, die Source 5221 des zweiten Kompensations-TFT-Schalters 522 ist mit dem Stromeinangsende der zweiten Diode 521 verbunden, das Gate 5222 des zweiten Kompensations-TFT-Schalters 522 ist mit dem Stromausgangsende der zweiten Diode 521 verbunden, und der Drain 5223 des zweiten Kompensations-TFT-Schalters 522 ist mit der 1. Datenleitung 21 zum Empfangen des Signals von der 1. Datenleitung 21 verbunden.
-
Wie es in der 4 gezeigt ist, gibt jede der 1. und 7. Datenleitungen 21 ein erstes Impulssignal S1 aus, welches ein hohes Spannungsniveau in einem Bereich von 12 V bis 25 V und ein niedriges Spannungsniveau in einem Bereich von -5 V bis 5 V aufweist. Jede der 2. bis 6. Datenleitungen 21 (d. h. außer der Datenleitung am nächsten zu der ersten Kompensationseinheit 51 und der Datenleitung am nächsten zu der zweiten Kompensationseinheit 52) gibt ein zweites Impulssignal S2 aus, welches ein hohes Spannungsniveau in einem Bereich von 0 V bis 5 V und ein niedriges Spannungsniveau in einem Bereich von -5 V bis 0 V aufweist. Das erste Impulssignal S1 und das zweite Impulssignal S2 teilen den gleichen Kreislauf.
-
Das Substrat für ein TFT-Array umfasst des Weiteren eine Mehrzahl von TFT-Schaltern 30, welche sowohl mit den Gate-Leitungen 10 als auch mit den Datenleitungen 21 verbunden sind. Die TFT-Schalter 30 umfassen erste TFT-Schalter 31, welche mit den ersten Gate-Leitungen 11 verbunden sind, und zweite TFT-Schalter 32, welche mit den zweiten Gate-Leitungen 12 verbunden sind, wobei die Sources der ersten TFT-Schalter 31 mit den 1. bis 6. Datenleitungen 21 jeweils verbunden sind und die Sources der zweiten TFT-Schalter 32 mit den 2. bis 7. Datenleitungen 21 jeweils verbunden sind.
-
Pixelelektroden 61 sind mit den Drains (nicht gezeigt) der TFT-Schalter 30 verbunden. Das heißt, die Pixelelektroden 61 sind entweder mit den Drains (nicht gezeigt) der ersten TFT-Schalter 31 oder den Drains (nicht gezeigt) der zweiten TFT-Schalter 32 zum Empfangen von Signalen von den Drains der ersten TFT-Schalter 31 oder der zweiten TFT-Schalter 32 verbunden.
-
Es sei angemerkt, dass die Anzahl von Gate-Leitungen, die Anzahl von den Gruppen der ersten Gate-Leitungen, die Anzahl von den Gruppen der zweiten Gate-Leitungen, die Anzahl der ersten Gate-Leitungen 11, die Anzahl der zweiten Gate-Leitungen 12, die Anzahl der Datenleitungen 21, die Anzahl der ersten und zweiten Antriebseinheiten und die Anzahl der ersten und zweiten Kompensationseinheiten lediglich zu Zwecken einer Veranschaulichung anstatt einer Beschränkung bei der ersten Ausführungsform gegeben sind, d. h. die Anzahl von den Gate-Leitungen, die Anzahl von den Gruppen von ersten Gate-Leitungen, die Anzahl von den Gruppen der zweiten Gate-Leitungen, die Anzahl der ersten Gate-Leitungen 11, die Anzahl der zweiten Gate-Leitungen 12, die Anzahl der Datenleitungen 21 und die Anzahl der ersten und zweiten Antriebseinheiten sind bei dieser Ausführungsform der Erfindung nicht beschränkt und können auf geeignete Weise und wahlweise durch einen Fachmann des Gebiets, so wie es aktuell gewünscht ist, ausgestaltet sein.
-
Bei der vorliegenden Ausführungsform sind die Kompensationseinheiten ausgebildet zum Kompensieren der Verzögerungen eines Gate-Signals, wobei dadurch die Verzögerungen des Gate-Signals reduziert werden, ein Flimmern verringert wird und die Anzeigewirkung des flachen Bildschirms verbessert wird.
-
Aufgrund dessen, dass das TFT-Array an beiden seitlichen Enden davon, wie es oben beschrieben ist, angetrieben wird, kann der Rahmen des flachen Bildschirms verkleinert werden, und der Stromverbrauch des flachen Bildschirms kann durch die Ausführungsform der Erfindung aus den folgenden Gründen verringert werden.
-
Als erstes ist die 5a eine schematische Ansicht, welche die Struktur eines Gate-Treibers, welcher im Stand der Technik bekannt ist, zeigt. Wie es in der 5a gezeigt ist, ist die Antriebseinheit im Stand der Technik im Allgemeinen ein Gate-Treiber, welcher in einem Rahmenbereich (und zwar einem Nicht-Anzeigebereich) angeordnet ist. Der Gate-Treiber umfasst einen Pull-up-Treiber-Transistor M4, ein Signal wird von einem Ausgangsende OUT des Gate-Treibers zu einer Gate-Leitung zum Antreiben eines TFTs ausgegeben (und zwar zum Anschalten des Gates von dem TFT-Schalter oder zum Erreichen der Verbindung von dem Drain und der Source von dem TFT-Schalter), und die Ausgangsfähigkeit des Gate-Treibers (und zwar die Treiberfähigkeit der Antriebseinheit) hängt von dem Bereich des Pull-up-Treiber-Transistors M4 ab. Ein großer Bereich von dem Pull-up-Treiber-Transistor M4 bedeutet eine stärkere Ausgangsfähigkeit des Gate-Treibers und eine geringere Möglichkeit eines Auftretens von Signalverzögerungen an den Gate-Leitungen (d. h. eine geringere Möglichkeit eines Auftretens von Signalverzögerungen an den Gates von den TFT-Schaltern in einem Anzeigebereich); während ein geringerer Bereich von dem Pull-up-Treiber-Transistor M4 eine schwächere Ausgangsfähigkeit des Gate-Treibers und eine höhere Möglichkeit eines Auftretens von Signalverzögerungen an den Gate-Leitungen bedeutet (d. h. eine größere Möglichkeit eines Auftretens von Signalverzögerungen an den Gates von den TFT-Schaltern in dem Anzeigebereich), was in einem Flimmern und einer Verschlechterung der Anzeigequalität resultiert. Im Stand der Technik ist daher der Bereich von dem Pull-up-Treiber-Transistor M4 groß genug, um das Verschlechtern der Ausgangsfähigkeit des Gate-Treibers zu vermeiden, wobei als ein Ergebnis die Breite des Rahmens von dem flachen Bildschirm größer ist aufgrund des großen Bereichs von dem Pull-up-Treiber-Transistor M4. Das heißt, da die TFTs durch die Signale angetrieben werden, welche durch die Gate-Treiber nur im Stand der Technik ausgegeben werden, ist die Breite des Rahmens von dem flachen Bildschirm größer aufgrund des großen Bereichs von dem Gate-Treiber (was hauptsächlich von dem Bereich des Pull-up-Treiber-Transistors M4 abhängt).
-
Bei der Ausführungsform der Erfindung sind jedoch die Kompensationseinheiten eingeführt, so dass sowohl die Gate-Treiber als auch die Kompensationseinheiten Signale an die Gate-Leitungen zum Antreiben der TFTs ausgeben können (und zwar zum Anschalten des Gates von dem TFT-Schalter oder zum Erreichen der Verbindung von dem Drain und der Source von dem TFT-Schalter) anstatt der Art und Weise im Stand der Technik, wo lediglich die Gate-Treiber Signale an die Gate-Leitungen zum Antreiben der TFTs ausgeben. Der Bereich des Pull-up-Treiber-Transistors M4 kann somit reduziert werden, ohne das gesamte Signal zu ändern, welches durch sowohl den Gate-Treiber als auch die Kompensationseinheit an die Gate-Leitung ausgegeben wird, d. h. ohne ein Ändern des gesamten Signals, welches durch die Gate-Leitung empfangen wird, so dass der Bereich des Gate-Treibers reduziert werden kann, um den Rahmen des flachen Bildschirms zu verkleinern.
-
Zweitens weist bei dem bestehenden Substrat für ein TFT-Array mit kompensierten Gate-Signal Verzögerungen im Stand der Technik, wie es in der 5b gezeigt ist, jede Antriebseinheit 71 eine Länge L1 gleich zu einer Länge L2 auf (d. h. ein Pitch bzw. einen Abstand) von einer Pixeleinheit in der Richtung der Datenleitung 21 und weist eine Breite W1 auf.
-
Derweil wird bei der Ausführungsform der Erfindung das TFT-Array an seinen beiden seitlichen Seiten angetrieben. Wie es in der 1 gezeigt ist, weist jede von den ersten Antriebseinheiten 41 und den zweiten Antriebseinheiten 42 eine Länge über zwei Pixelreihen hinweg auf, d. h. die Länge L3 von der Antriebseinheit ist das zweifache der Länge L2 von der Pixeleinheit in der Richtung von der Datenleitung 21. Weiter bezugnehmend auf die 1 in Kombination mit den 5a und 5b ist die Länge L3 von jeder Antriebseinheit 41, 42 von der Ausführungsform der Erfindung das zweifache der Länge L1 von der Antriebseinheit 71 im Stand der Technik, d. h. die Breite W2 von der Antriebseinheit 41, 42 von der Ausführungsform der Erfindung ist eine Hälfte von der Breite W1 von der Antriebseinheit 71 im Stand der Technik, ohne ein Reduzieren der Ausgangsfähigkeit von dem Gate-Treiber (d. h. ohne ein Ändern des TFT-Bereichs). Mit dem TFT-Array mit kompensierten Gate-Signal Verzögerungen, welches an seinen beiden seitlichen Seiten angetrieben wird, wird daher die Länge von jeder Antriebseinheit 41, 42 verlängert, und die Breite der Antriebseinheit 41, 42 wird verkleinert, so dass die Breite von dem Gate-Treiber verkleinert wird und somit der Rahmen des flachen Bildschirms verkleinert werden kann. Des Weiteren ermöglicht das TFT-Array, welches an seinen beiden seitlichen Seiten bei der Ausführungsform der Erfindung angetrieben wird, einen Punkt-Umdreh-Effekt durch ein Umdrehen der Spalten von den Pixeleinheiten, wobei dadurch der Stromverbrauch reduziert wird und die Anzeigequalität verbessert wird.
-
Als solche sind die Kompensationseinheiten zum Kompensieren von Verzögerungen eines Gate-Signals bei der vorliegenden Ausführungsform ausgebildet, wobei dadurch die Verzögerungen des Gate-Signals reduziert werden, ein Flimmern verringert wird und die Anzeigewirkung des flachen Bildschirms verbessert wird; des Weiteren ist der Bereich des Gate-Treibers (d. h. der Antriebseinheit) reduziert zum Verkleinern des Rahmens des flachen Bildschirms. Mit dem TFT-Array, welches an seinen beiden seitlichen Seiten angetrieben wird, kann des Weiteren der Rahmen des flachen Bildschirms verkleinert werden, oder der Stromverbrauch des flachen Bildschirms kann bei der Ausführungsform der Erfindung reduziert werden.
-
Durch ein teilweises Modifizieren des Substrats für ein TFT-Array bei der ersten Ausführungsform stellt eine andere Ausführungsform der vorliegenden Erfindung des Weiteren eine zweite Ausführungsform bereit, welche von der ersten Ausführungsform darin verschieden ist, dass die Anzahl der ersten Gate-Leitungen in jeder Gruppe der ersten Gate-Leitungen gleich ist zu der Anzahl von zweiten Gate-Leitungen in jeder Gruppe der zweiten Gate-Leitungen. Die Ähnlichkeit der zweiten Ausführungsform mit der ersten Ausführungsform wird hier nicht wieder beschrieben werden.
-
Insbesondere umfasst, wie es in der 6 gezeigt ist, das Substrat eines TFT-Arrays, welches bei der zweiten Ausführungsform dargestellt ist, zwei Gruppen von ersten Gate-Leitungen 101 und zwei Gruppen von zweiten Gate-Leitungen 102. Die Gruppen von ersten Gate-Leitungen 101 sind abwechselnd mit Bezug auf die Gruppen von zweiten Gate-Leitungen 102 angeordnet. Jede Gruppe der ersten Gate-Leitungen 101 umfasst drei erste Gate-Leitungen 11, während jede Gruppe von zweiten Gate-Leitungen 102 drei zweite Gate-Leitungen 12 umfasst. Daher ist die Anzahl der ersten Gate-Leitungen 11 in jeder Gruppe von den ersten Gate-Leitungen 101 gleich zu der Anzahl von zweiten Gate-Leitungen 12 in jeder Gruppe der zweiten Gate-Leitungen 102.
-
Es sei angemerkt, dass die Anzahl von Gate-Leitungen, die Anzahl von den Gruppen der ersten Gate-Leitungen, die Anzahl von den Gruppen der zweiten Gate-Leitungen, die Anzahl von den ersten Gate-Leitungen 11 in jeder Gruppe von den ersten Gate-Leitungen, die Anzahl der zweiten Gate-Leitungen 12 in jeder Gruppe von den zweiten Gate-Leitungen, die Anzahl der ersten und zweiten Antriebseinheiten und die Anzahl der ersten und zweiten Kompensationseinheiten lediglich zu Zwecken einer Darstellung anstatt eines Beschränkens der zweiten Ausführungsform gegeben sind. Bei anderen Ausführungsformen umfasst, wie es zum Beispiel in der 7 gezeigt ist, ein Substrat eines TFT-Arrays vier Gate-Leitungen, welche zwei Gruppen von ersten Gate-Leitungen 101 und zwei Gruppen von zweiten Gate-Leitungen 102 umfassen; jede Gruppe von den ersten Gate-Leitungen 101 umfasst eine erste Gate-Leitung 11, und jede Gruppe von zweiten Gate-Leitungen 102 umfasst eine zweite Gate-Leitung 12, und die Gruppen von ersten Gate-Leitungen 101 sind abwechselnd mit Bezug auf die Gruppen von zweiten Gate-Leitungen 102 angeordnet.
-
Unter einer Bezugnahme auf die 6 und 7 wiederum sind die ersten Antriebseinheiten 41 mit den ersten Enden j von den ersten Gate-Leitungen 11 jeweils verbunden, und die ersten Kompensationseinheiten 51 sind mit zweiten Enden k von den ersten Gate-Leitungen 11 jeweils verbunden zum Ausgeben von Kompensationssignalen an die zweiten Enden k von den ersten Gate-Leitungen 11. Die zweiten Antriebseinheiten 42 sind mit zweiten Enden k von den zweiten Gate-Leitungen 12 jeweils verbunden, und die zweiten Kompensationseinheiten 52 sind mit ersten Enden j von den zweiten Gate-Leitungen 12 jeweils zum Ausgeben von Kompensationssignalen an die ersten Enden j von den zweiten Gate-Leitungen 12 verbunden.
-
Als solche sind die Kompensationseinheiten zum Kompensieren von Verzögerungen eines Gate-Signals bei der vorliegenden Ausführungsform ausgebildet, wobei dadurch die Verzögerungen des Gate-Signals reduziert werden, ein Flimmern verringert wird und die Anzeigewirkung des flachen Bildschirms verbessert wird; der Bereich des Gate-Treibers (d. h. der Antriebseinheit) ist des Weiteren reduziert zum Verkleinern des Rahmens des flachen Bildschirms. Mit dem TFT-Array, welches an seinen beiden seitlichen Seiten angetrieben wird, kann des Weiteren der Rahmen des flachen Bildschirms verkleinert werden, oder der Stromverbrauch des flachen Bildschirms kann bei der Erfindung reduziert werden.
-
Eine andere Ausführungsform der Erfindung stellt des Weiteren einen Bildschirm (nicht gezeigt) bereit, welcher ein Substrat für ein TFT-Array und ein Farbfiltersubstrat, welches gegenüberliegend zu dem Substrat eines TFT-Arrays angeordnet ist, umfasst. Das Substrat eines TFT-Arrays ist eines von denjenigen, welche bei den obigen Ausführungsformen beschrieben sind. Im Allgemeinen ist der Bildschirm ein Flüssigkristallbildschirm, welcher des Weiteren eine Flüssigkristallschicht umfasst, die zwischen dem Substrat eines TFT-Arrays und dem Farbfiltersubstrat angeordnet ist. Der Bildschirm ist des Weiteren nicht auf den Flüssigkristallbildschirm beschränkt und kann ein berührungsempfindlicher Bildschirm, ein OLED-Bildschirm oder ein E-Book bzw. elektronisches Buch zum Beispiel sein.
-
Eine andere Ausführungsform der Erfindung stellt des Weiteren eine Bildschirmeinrichtung (nicht gezeigt) bereit, welche ein Substrat eines TFT-Arrays umfasst, und das Substrat eines TFT-Arrays kann eines von denjenigen sein, welche bei den obigen Ausführungsformen beschrieben sind. Die Bildschirmeinrichtung ist im Allgemeinen eine Flüssigkristalleinrichtung und umfasst des Weiteren ein Farbfiltersubstrat, eine Flüssigkristallschicht und ein Hintergrundlichtmodul, welche an einer Seite von dem Substrat eines TFT-Arrays angeordnet sind, wobei das Farbfiltersubstrat und das Substrat eines TFT-Arrays zueinander gegenüberliegend angeordnet sind, die Flüssigkristallschicht zwischen dem Substrat eines TFT-Arrays und dem Farbfiltersubstrat angeordnet ist und das Hintergrundlichtmodul an der anderen Seite von dem Substrat eines TFT-Arrays angeordnet ist. Die Bildschirmeinrichtung ist des Weiteren nicht auf die Flüssigkristalleinrichtung beschränkt und kann zum Beispiel eine OLED-Einrichtung sein.
-
Es sei angemerkt, dass das Substrat eines TFT-Arrays durch einen Prozess basierend auf nichtkristallinem Silizium, einen Niedrigtemperaturprozess basierend auf polykristallinem Silizium oder einen oxidbasierten Prozess hergestellt sein kann, welche allesamt im Stand der Technik hinlänglich bekannt sind und hier nicht wieder beschrieben sind.
-
Bei dem Substrat eines TFT-Arrays, dem Bildschirm und der Bildschirmeinrichtung, welche bei den Ausführungsformen der vorliegenden Erfindung offenbart sind, sind insbesondere die Kompensationseinheiten ausgebildet zum Kompensieren der Verzögerungen eines Gate-Signals, und das TFT-Array ist an seinen beiden seitlichen Seiten angetrieben, wobei dadurch die Verzögerungen eines Gate-Signals reduziert werden, ein Flimmern verringert wird, die Anzeigewirkung des flachen Bildschirms verbessert wird, der Rahmen des flachen Bildschirms verkleinert wird und der Stromverbrauch des flachen Bildschirms reduziert wird.
