CN109143696A - 一种像素结构及显示装置 - Google Patents

Abstract

本发明适用于显示技术领域，提供了一种像素结构，其包括：数据线，开关器件，与所述数据线连接，像素电极，设置于所述数据线一侧，与所述数据线通过所述开关器件连接，所述像素电极包括电极主干线和电极支干线，所述电极主干线将所述电极支干线一端短路连接形成闭口，与所述闭口相对一侧为所述像素电极开口，所述电极主干线邻近所述数据线一侧设置，实现了所述像素电极与所述数据线之间的耦合面积减小，进而降低了所述像素电极与所述数据线之间的寄生电容，且所述电极主干线隐藏在所述数据线一侧，有效地减少了所述电极主干线处的像素暗纹。

Description

一种像素结构及显示装置

技术领域

本申请属于显示技术领域，尤其涉及一种像素结构及显示装置。

背景技术

随着科学技术的不断发展，各种显示装置层出不穷，为人们的生产和生活带来了极大便利。例如，TFT-LCD(薄膜晶体管，thin film transistor)就很广泛的应用于显示面板上。

然而，由于面板设计中不可避免的存在金属之间层叠、跨线结构，导致不可避免的会存在一些寄生电容，例如数据线与像素电极之间的寄生电容，寄生电容的存在会影响面板的显示效果。如果数据线与像素电极之间的寄生电容太大，会导致面板出现垂直串扰等不良问题。同时由于有垂直方向的电极主干线存在，在上下基板有错位的情况下，会造成该处出现较宽的像素暗纹从而影响显示效果。

发明内容

有鉴于此，本申请实施例提供了一种像素结构，以解决现有技术中像素结构在数据线与像素电极之间的寄生电容太大和垂直方向上存在的电极主干线处容易出现较宽像素暗纹从而影响显示效果的问题。

本申请实施例的第一方面提供了一种像素结构，所述结构包括：

数据线；

开关器件，与所述数据线连接；

像素电极，设置于所述数据线一侧，与所述数据线通过所述开关器件电性连接，所述像素电极包括电极主干线和电极支干线，所述电极主干线将所述电极支干线一端短路连接形成闭口，与所述闭口相对一侧所述像素电极开口，所述电极主干线邻近所述数据线一侧设置。

在一实施例中，所述电极支干线相互平行、线间距相同且线宽相同。

在一实施例中，所述像素电极包括多个子像素电极区域，所述相邻的所述子像素电极区域中的所述电极支干线以共用的所述电极主干线为对称轴对称分布。

在一实施例中，所述像素结构还包括屏蔽框，所述屏蔽框与所述像素电极交叠设置，用于形成存储电容。

在一实施例中，所述开关器件为薄膜晶体管，所述薄膜晶体管包括源极和漏极，所述源极与所述数据线连接，所述漏极与所述像素电极连接。

在一实施例中，所述电极支干线的宽度在1～10um之间，所述电极支干线之间的间距在1～10um之间。

在一实施例中，所述像素结构还包括连接线，所述连接线用于连接所述像素电极，所述连接线的两端分别与两个所述像素电极的所述电极支干线连接。

在一实施例中，所述电极支干线与所述电极主干线之间的夹角为45度，所述连接线与所述电极支干线之间的夹角为90度。

本申请的一个实施例还提供一种像素结构，所述像素结构包括：

数据线；

开关器件，与所述数据线连接；

像素电极，设置于所述数据线一侧，与所述数据线通过所述开关器件连接，所述像素电极包括三条电极主干线和多条电极支干线，第一条所述电极主干线邻近所述数据线一侧设置，第二条所述电极主干线垂直连接第一条所述电极主干线的一端以形成闭口，并且短路连接所述电极支干线的端点，与所述闭口相对的一侧形成开口，第三条所述电极主干线垂直连接于第一条所述电极支干线的的中点，并且与第二条所述电极主干线平行，所述电极支干线关于第三条所述电极主干线对称分布。

本申请的一个实施例还提供一种显示装置，其包括显示面板，所述显示面板包括若干规则排列的上述的像素结构。

在本申请实施例中，所述像素结构通过所述电极主干线将所述电极支干线一端短路连接形成闭口，与所述闭口相对一侧所述像素电极开口，即所述像素电极开口的一侧的电极支干线邻近数据线的一端，未设置所述电极主干线进行短路连接，仅所述电极支干线与所述数据线耦合，实现了所述像素电极与所述数据线之间的耦合面积减小，进而降低了所述像素电极与所述数据线之间的寄生电容，且所述电极主干线邻近所述数据线一侧设置，所述电极主干线隐藏在所述数据线一侧，有效地减少了所述电极主干线处的像素暗纹。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的像素结构的结构示意图；

图2是本申请一实施例提供的像素电极的结构示意图；

图3是本申请一实施例提供的屏蔽框的结构示意图；

图4是图1所示像素结构对应的驱动电路图。

图5是本申请另一实施例提供的像素结构的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

如图1所示，本实施例提供了一种像素结构200，其应用于单个像素、阵列基板、显示面板或其他显示装置时，只需要与开关器件电性连接，即可在有效减少色彩偏差的前提下，实现对单个像素的液晶分子的驱动。所述像素结构200包括：

数据线40。

开关器件70，与所述数据线40连接。

在具体应用中，开关器件可以为任意的可以适用于显示装置的能够实现电子开关作用的器件，例如，双极性结型晶体管(bipolar junction transistor，BJT)、场效应晶体管(Field Effect Transistor，FET)或薄膜晶体管(Thin Film Transistor，TFT)等。当应用于液晶显示器时，可以选用薄膜晶体管。

像素电极50，设置于所述数据线40一侧，与所述数据线40通过所述开关器件70电性连接，所述像素电极50包括电极主干线501和电极支干线502，所述电极主干线501将所述电极支干线502一端短路连接形成闭口，与所述闭口相对一侧所述像素电极50的电极支干线502邻近数据线40的一端，未设置所述电极主干线501进行短路连接，因此形成开口，所述电极主干线501邻近所述数据线40一侧设置。

在具体应用中，一条所述，两个所述像素电极的闭口与开口方向相反，所述像素电极之间通过连接线连接。共同短路连接一条电极主干线的所述电极支干线对称分布。所述像素电极包括三数据线对应连接两个所述像素电极条电极主干线，第一条所述电极主干线邻近所述数据线一侧设置，第二条所述电极主干线垂直连接第一条所述电极主干线的一端以形成闭口，并且短路连接所述电极支干线的端点，与所述闭口相对的一侧不设置所述电极主干线，形成开口。第三条所述电极主干线垂直连接于第一条所述电极支干线的的中点，并且与第二条所述电极主干线平行。所述电极支干线关于第三条所述电极主干线对称分布。

在一实施例中，所述电极支干线502相互平行、线间距相同且线宽相同。

在具体应用中，所述电极支干线的作用是通过对其对应的液晶分子施加电压，限定其对应的液晶分子的倾斜方向，通常液晶分子的倾斜方向与其对应的所述电极支干线相同或者具有对应关系。

在一实施例中，如图2所示，所述像素电极50包括多个子像素电极区域503，所述相邻的所述子像素电极区域503中的所述电极支干线502以共用的所述电极主干线501为对称轴对称分布。

在具体应用中，所述像素电极包括的子像素电极区域的数量大于或等于两个。所述像素电极包括两个所述子像素电极区域。所述子像素电极区域可以按照任意方式划分，即像素电极中的子像素区域可以按照任意形式排列，只要所有子像素区域整体上构成一个完整的像素电极即可。子像素区域的形状也可以按照任意方式设置，只要保证不同的子像素区域不重叠即可。

在具体应用中，每个子像素电极区域中所述电极支干线的倾斜方向都可根据实际需要进行设置，不同的子像素区域中的所述电极支干线的倾斜方向可以相同也可以不同。为了使整个像素电极对应的像素能实现均匀有规律的显示效果，应当尽量的使各子像素电极区域中的所述电极支干线的倾斜方向有规律的设置。例如，奇数行(或列)子像素电极区域中的取向电极线全都向左倾斜一定角度，偶数行(或列)子像素电极区域中的取向电极线全都向右倾斜一定角度；在行或列方向上相邻的子像素电极区域中的取向电极线以共用的边框电极线为对称轴对称分布等。

图2中，示例性的示出了相邻的子像素电极区域中的所述电极支干线以共用的所述电极主干线为对称轴对称分布；其中，最上方的子像素电极区域中的所述电极支干线向右倾斜，下方的子像素电极区域中的取向电极线向左倾斜，其他子像素电极区域中的取向电极线的倾斜方向依此类推，此处不再赘述。

在具体应用中，为了使液晶分子在配向后有规律的沿多个不同的方向倾斜，而不是杂乱无章的倾斜，可以尽量的将像素电极划分为多个规则排列且对称分布的子像素区域，并且还应当尽量的将子像素区域设置为规则的形状，例如，三角形、四边形、正五边形或正六边形等。

图2中，示例性的示出子像素电极区503为矩形。

在一实施例中，如图3所示，所述像素结构200还包括屏蔽框60，所述屏蔽框60与所述像素电极40交叠设置，用于形成存储电容。

在具体应用中，所述屏蔽框分成两个子屏蔽框，两个所述像素电极分别叠加在所述子屏蔽框上。所述像素电极的第一条所述电极主干线和第二条所述电极主干线叠加在所述子屏蔽框的边框上。

在一实施例中，所述开关器件70为薄膜晶体管，所述薄膜晶体管包括源极和漏极，所述源极与所述数据线40连接，所述漏极与所述像素电极50连接。

在一实施例中，所述电极支干线502的宽度在1～10um之间，所述电极支干线502之间的间距在1～10um之间。

在具体应用中，所述电极支干线的宽度在1～10um之间时，所述显示面板的显示效果最好。当然可以理解的是，所述电极支干线的宽度可以设置成其他宽度值。

在具体应用中，所述电极支干线之间的间距在1～10um之间，所述显示面板的显示效果最好。当然可以理解的是，所述电极支干线之间的间距可以设置成其他间距值。

在一实施例中，所述像素结构200还包括连接线80，所述连接线80用于连接所述像素电极50，所述连接线80的两端分别与两个所述像素电极50的所述电极支干线502连接。

在具体应用中，所述像素结构包括多个像素电极，所述连接线用于连接所述像素电极。所述连接线的材质与所述像素电极的材质相同。

在一实施例中，所述电极支干线502与所述电极主干线501之间的夹角为45度，所述连接线80与所述电极支干线502之间的夹角为90度。

在具体应用中，所述电极支干线与所述电极主干线之间的夹角为45度时，所述连接线与所述电极支干线之间的夹角为90度，所述显示面板的显示效果最好。当然可以理解的是，所述电极支干线与所述电极主干线之间的夹角和所述连接线与所述电极支干线之间的夹角可以为任意角度。

在一实施例中，所述像素电极50由氧化铟锡制成。

在具体应用中，所述氧化铟锡(ITO)是一种N型氧化物半导体-氧化铟锡，是铟锡氧化物半导体透明导电材料。

在一实施例中，所述屏蔽框60由金属材料制成。

如图4所示，本实施例提供了图1所示的像素结构200对应的驱动电路。第一电容101为像素电极50与屏蔽框60交叠形成的存储电容。第二电容102与第三电容103为数据线40与像素电极50之间生成的寄生电容。

在具体应用中，所述第一电容用于所述像素电结构充电放电。所述数据线与所述像素电极之间的寄生电容，为显示面板内不可避免的寄生电容，若所述寄生电容太大，会导致所述显示面板出现垂直串扰等不良问题。在本实施例中，所述像素结构通过所述电极主干线将所述电极支干线一端短路连接形成闭口，所述像素电极闭口一侧，所述电极主干线与所述数据线耦合，形成寄生电容。与所述闭口相对一侧所述像素电极开口，即所述像素电极开口的一侧的电极支干线邻近数据线的一端，未设置所述电极主干线进行短路连接，仅所述电极支干线与所述数据线耦合。由于所述电极支干线之间有间距，因此所述电极支干线与所述数据线耦合的面积相较于所述电极主干线与所述数据线耦合的面积减小，进一步的，所述电极支干线与所述数据线耦合形成的寄生电容也减少。所述像素电极整体与所述数据线耦合形成的寄生电容减少，进而利于所述显示面板的显示效果。

在本申请实施例中，所述像素结构通过所述电极主干线将所述电极支干线一端短路连接形成闭口，与所述闭口相对一侧所述像素电极开口，即所述像素电极开口的一侧的电极支干线邻近数据线的一端，未设置所述电极主干线进行短路连接，仅所述电极支干线与所述数据线耦合，实现了所述像素电极与所述数据线之间的耦合面积减小，进而降低了所述像素电极与所述数据线之间的寄生电容，且所述电极主干线邻近所述数据线一侧设置，所述电极主干线隐藏在所述数据线一侧，避免了在所述像素结构中的垂直方向上出现较长的所述电极主干线，有效地减少了所述电极主干线处的像素暗纹，从而提高了像素的穿透率。

如图1所示，在一个实施例中，提供一种像素结构200，其特征在于，所述像素结构200包括：

数据线40。

开关器件70，与所述数据线40连接。

像素电极50，设置于所述数据线40一侧，与所述数据线40通过所述开关器件70连接，所述像素电极50包括三条电极主干线501和多条电极支干线502，第一条所述电极主干线501邻近所述数据线40一侧设置，第二条所述电极主干线501垂直连接第一条所述电极主干线501的一端以形成闭口，并且短路连接所述电极支干线502的端点，与所述闭口相对的一侧形成开口，第三条所述电极主干线501垂直连接于第一条所述电极支干线501的的中点，并且与第二条所述电极主干线501平行，所述电极支干线502关于第三条所述电极主干线501对称分布。

如图4所示，在一个实施例中，不同的子像素电极区域503中的电极支干线502的线间距或线宽不同。

在应用中，所述电极支干线的线宽越宽、线间距越小，其对应的液晶像素的透过率越高；反之，线宽越小、线间距越大，其对应的液晶像素的透过率越低；其中，透过率＝子像素电极区域的所有电极线的面积之和/子像素电极区域的面积。

图4中，示例性的示出了四个子像素区域中，上部两个子像素电极区域503中的电极支干线502的线宽和线间距都相同，下部两个子像素电极区域503中的电极支干线502的线宽线间距都相同。

在一个实施例中，多个子像素电极区域中的若干子像素电极区域构成所述像素电极的主区域，剩余子像素电极区域构成所述像素电极的分区域。

其中，所述主区域中的所有子像素电极区域相互邻接，所述分区域中的所有子像素电极区域相互邻接，所述主区域中的取向电极线的线间距大于所述分区域中的取向电极线的线间距，所述主区域中的取向电极线的线宽大于所述分区域中的取向电极线的线宽。

在本申请实施例中，通过采用线宽和线间距较大的子像素电极区域作为主区域，可以实现主区域对应的液晶像素区域的高透过率，从而可以降低该液晶像素区域的色彩偏差。

图4中，示例性的示出上部两个子像素电极区域503中的电极支干线502的线宽和线间距均大于下部两个子像素电极区域503中的电极支干线502的线宽和线间距。

在应用中，每个子像素电极区域中取向电极线的倾斜方向都可根据实际需要进行设置，不同的子像素区域中的取向电极线的倾斜方向可以相同也可以不同。为了使整个像素电极对应的像素能实现均匀有规律的显示效果，应当尽量的使各子像素电极区域中的取向电极线的倾斜方向有规律的设置。例如，奇数行(或列)子像素电极区域中的取向电极线全都向左倾斜一定角度，偶数行(或列)子像素电极区域中的取向电极线全都向右倾斜一定角度；在行或列方向上相邻的子像素电极区域中的取向电极线以共用的边框电极线为对称轴对称分布等。

本申请的一个实施例还提供一种显示装置，其包括显示面板，所述显示面板包括若干规则排列的上述的像素结构。

在应用中，根据显示面板的形状的不同，若干像素结构可以规则排列为任意的适用于显示面板形状的阵列，例如，矩形阵列、圆形阵列、椭圆形阵列以及任意其他形状的阵列。

在应用中，一个像素可以包括三个或四个子像素，并且一个子像素中同一颜色子像素的数量可以为2，例如，一个像素包括一个红色子像素、一个绿色子像素、一个蓝色子像素以及红色子像素、绿色子像素、蓝色子像素和白色子像素中的一个；或者，一个像素包括一个红色子像素、一个绿色子像素和一个蓝色子像素。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素结构，其特征在于，所述像素结构包括：

数据线；

开关器件，与所述数据线连接；

像素电极，设置于所述数据线一侧，与所述数据线通过所述开关器件连接，所述像素电极包括电极主干线和电极支干线，所述电极主干线将所述电极支干线一端短路连接形成闭口，与所述闭口相对一侧为所述像素电极开口，所述电极主干线邻近所述数据线一侧设置。

2.如权利要求1所述的像素结构，其特征在于，所述电极支干线相互平行、线间距相同且线宽相同。

3.如权利要求1所述的像素结构，其特征在于，所述像素电极包括多个子像素电极区域，所述相邻的所述子像素电极区域中的所述电极支干线以共用的所述电极主干线为对称轴对称分布。

4.如权利要求1所述的像素结构，其特征在于，所述像素结构还包括屏蔽框，所述屏蔽框与所述像素电极交叠设置，用于形成存储电容。

5.如权利要求1所述的像素结构，其特征在于，所述开关器件为薄膜晶体管，所述薄膜晶体管包括源极和漏极，所述源极与所述数据线连接，所述漏极与所述像素电极连接。

6.如权利要求1所述的像素结构，其特征在于，所述电极支干线的宽度在1～10um之间，所述电极支干线之间的间距在1～10um之间。

7.如权利要求1所述的像素结构，其特征在于，所述像素结构还包括连接线，所述连接线用于连接所述像素电极，所述连接线的两端分别与两个所述像素电极的所述电极支干线连接。

8.如权利要求1所述的像素结构，其特征在于，所述电极支干线与所述电极主干线之间的夹角为45度，所述连接线与所述电极支干线之间的夹角为90度。

9.一种像素结构，其特征在于，所述像素结构包括：

数据线；

开关器件，与所述数据线连接；

像素电极，设置于所述数据线一侧，与所述数据线通过所述开关器件连接，所述像素电极包括三条电极主干线和多条电极支干线，第一条所述电极主干线邻近所述数据线一侧设置，第二条所述电极主干线垂直连接第一条所述电极主干线的一端以形成闭口，并且短路连接所述电极支干线的端点，与所述闭口相对的一侧形成开口，第三条所述电极主干线垂直连接于第一条所述电极支干线的的中点，并且与第二条所述电极主干线平行，所述电极支干线关于第三条所述电极主干线对称分布。

10.一种显示装置，其特征在于，包括显示面板，所述显示面板包括若干规则排列的权利要求1～9任一项所述的像素结构。