JP2020061565A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2020061565A
JP2020061565A JP2019227130A JP2019227130A JP2020061565A JP 2020061565 A JP2020061565 A JP 2020061565A JP 2019227130 A JP2019227130 A JP 2019227130A JP 2019227130 A JP2019227130 A JP 2019227130A JP 2020061565 A JP2020061565 A JP 2020061565A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019227130A
Other languages
English (en)
Other versions
JP6905575B2 (ja
Inventor
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎　健一
Kenichi Okazaki
健一 岡崎
黒崎　大輔
Daisuke Kurosaki
大輔 黒崎
正美 神長
Masami Kaminaga
正美 神長
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020061565A publication Critical patent/JP2020061565A/ja
Priority to JP2021105327A priority Critical patent/JP7209774B2/ja
Application granted granted Critical
Publication of JP6905575B2 publication Critical patent/JP6905575B2/ja
Priority to JP2023001683A priority patent/JP2023052283A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】高い信頼性を有する半導体装置の作製方法を提供する。【解決手段】酸化物半導体膜を第１の温度で成膜し、酸化物半導体膜を島状に加工し、第１の温度よりも高い温度で行う工程をすることなしに、ソース電極、及びドレイン電極となる部材をスパッタリング法によって成膜し、部材を加工してソース電極、及びドレイン電極を形成し、第１の保護絶縁膜及び／または第２の保護絶縁膜を成膜した後、第１のバリア膜を成膜し、第１のバリア膜を介して、過剰酸素または酸素ラジカルを第２の保護絶縁膜に添加し、４００℃未満の第２の温度で加熱処理を行うことで、過剰酸素または酸素ラジカルを酸化物半導体膜に拡散させ、第１のバリア膜の一部及び第２の保護絶縁膜の一部をウエットエッチングによって除去した後、第２のバリア膜を成膜する。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示
装置に関する。または、本発明の一態様は、酸化物半導体膜を有する半導体装置の作製方
法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
酸化物半導体を用いたトランジスタに安定した電気特性を付与し、信頼性の高い半導体
装置を得るために、組成の異なる酸化物半導体膜を積層させて、チャネル側にＩｎを多く
含む酸化物半導体膜を用い、バックチャネル側にＧａ等のスタビライザーを多く含む酸化
物半導体膜を用いる構成の半導体装置が開示されている（例えば、特許文献１参照）。
特開２０１３−１７５７１５号公報
Ｉｎを多く含む酸化物半導体膜を用いると、エネルギーバンドギャップ（Ｅｇ）が小さ
くなる場合（例えば、Ｅｇが３．０ｅＶ未満）がある。この場合、Ｅｇが大きい酸化物半
導体膜（例えば、Ｅｇが３．０ｅＶ以上３．５ｅＶ以下）よりも、Ｅｇが小さい酸化物半
導体膜の方が、光に対する影響が大きくなる。例えば、光照射時のマイナス印加時のバイ
アスストレス試験（光負ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレ
ス試験）において、Ｅｇが小さい酸化物半導体膜を有するトランジスタにおいては、信頼
性が低下する場合がある。
なお、光負ＧＢＴストレス試験は、加速試験の一種であり、光照射時における、長期間
の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に
、光負ＧＢＴストレス試験前後におけるトランジスタのしきい値電圧の変化量（ΔＶｔｈ
）は、信頼性を調べるための重要な指標となる。光負ＧＢＴストレス試験前後において、
しきい値電圧の変化量（ΔＶｔｈ）が小さいほど信頼性が高い。
また、酸化物半導体膜を有する半導体装置において、半導体装置の作製時にガラス基板
を用いる場合、工程中の温度が高いとガラス基板が歪むといった問題がある。ガラス基板
として、大型のガラス基板、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世
代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世
代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大
面積基板を用いると、ガラス基板の歪みがより顕著になる。よって、半導体装置の作製時
の工程中の温度を低くすることが求められている。
上記問題に鑑み、本発明の一態様においては、Ｉｎを多く含む酸化物半導体膜を有する
トランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課
題の１つとする。または、本発明の一態様においては、消費電力が低減された半導体装置
を提供することを課題の１つとする。または、本発明の一態様においては、新規な半導体
装置を提供することを課題の１つとする。または、本発明の一態様においては、新規な半
導体装置の作製方法を提供することを課題の１つとする。または、本発明の一態様におい
ては、比較的低温で且つ高い信頼性を有する半導体装置の作製方法を提供することを課題
の１つとする。または、本発明の一態様においては、新規な表示装置を提供することを課
題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、酸化物半導体膜を第１の温度で成膜し、引き続いて、酸化物半導体
膜を島状に加工し、引き続いて、第１の温度よりも高い温度で行う工程をすることなしに
、ソース電極、及びドレイン電極となる部材をスパッタリング法によって成膜し、部材を
加工してソース電極、及びドレイン電極を形成し、引き続いて、第１の保護絶縁膜及び／
または第２の保護絶縁膜を成膜した後、第１のバリア膜を成膜し、第１のバリア膜を介し
て、過剰酸素または酸素ラジカルを第２の保護絶縁膜に添加し、４００℃未満の第２の温
度で加熱処理を行うことで、過剰酸素または酸素ラジカルを酸化物半導体膜に拡散させ、
第１のバリア膜または第１のバリア膜の一部、及び第２の保護絶縁膜の一部をウエットエ
ッチングによって除去した後、第２のバリア膜を成膜する半導体装置の作製方法である。
上記態様において、第１のバリア膜として、インジウムスズ酸化物、インジウムスズシ
リコン酸化物または酸化インジウムを成膜すると好ましい。
また、上記態様において、第２のバリア膜として、窒化酸化シリコンまたは窒化シリコ
ンを成膜すると好ましい。
また、本発明の他の一態様は、酸化物半導体膜を第１の温度で成膜し、引き続いて、酸
化物半導体膜を島状に加工し、引き続いて、第１の温度よりも高い温度で行う工程をする
ことなしに、ソース電極、及びドレイン電極となる部材をスパッタリング法によって成膜
し、部材を加工してソース電極、及びドレイン電極を形成し、引き続いて、第１の保護絶
縁膜及び／または第２の保護絶縁膜を成膜した後、第１のバリア膜としてスパッタリング
法によって金属酸化膜を成膜することで、過剰酸素または酸素ラジカルを第２の保護絶縁
膜に添加し、４００℃未満の第２の温度で加熱処理を行うことで、過剰酸素または酸素ラ
ジカルを酸化物半導体膜に拡散させる半導体装置の作製方法である。
上記態様において、金属酸化膜として、酸化アルミニウム、酸化ハフニウム、または酸
化イットリウムを成膜すると好ましい。
また、上記態様において、酸化物半導体膜は、Ｉｎ：Ｍ（アルミニウム、ガリウム、イ
ットリウムまたはスズ）：Ｚｎ＝４：α１（１．５≦α１≦２．５）：α２（２．５≦α
２≦３．５）［原子数比］である第１の酸化物半導体膜と、Ｉｎ：Ｍ：Ｚｎ＝１：β１（
０．８≦β１≦１．２）：β２（０．８≦β２≦１．２）［原子数比］である第２の酸化
物半導体膜と、の積層構造であると好ましい。
また、上記態様において、酸化物半導体膜がＣＡＡＣ−ＯＳを有すると好ましい。
また、上記態様において、第２の温度は、３７５℃未満であると好ましい。また、上記
態様において、第２の温度は、３４０℃以上３６０℃以下であると好ましい。
また、本発明の他の一態様は、酸化物半導体膜を第１の温度で成膜する工程と、酸化物
半導体膜を島状に加工する工程と、酸化物半導体膜上にソース電極、及びドレイン電極と
なる部材をスパッタリング法によって成膜する工程と、部材を加工してソース電極、及び
ドレイン電極を形成する工程と、酸化物半導体膜、ソース電極、及びドレイン電極上に第
１の保護絶縁膜、及び第２の保護絶縁膜を成膜する工程と、第１の温度よりも高い第２の
温度で、第１の保護絶縁膜、及び第２の保護絶縁膜を加熱する工程と、第２の保護絶縁膜
上に、第１のバリア膜を形成する工程と、第１のバリア膜を介して、過剰酸素または酸素
ラジカルを第２の保護絶縁膜に添加する工程と、第１のバリア膜、及び第２の保護絶縁膜
の一部をウエットエッチングによって除去する工程と、第２の保護絶縁膜上に第１の温度
よりも高い第３の温度で、第２のバリア膜を成膜する工程と、を有し、第２の温度及び第
３の温度のいずれか一方または双方が工程中で最も高い温度である半導体装置の作製方法
である。
上記態様において、酸化物半導体膜は、Ｉｎ：Ｍ（アルミニウム、ガリウム、イットリ
ウムまたはスズ）：Ｚｎ＝４：α１（１．５≦α１≦２．５）：α２（２．５≦α２≦３
．５）［原子数比］である第１の酸化物半導体膜と、Ｉｎ：Ｍ：Ｚｎ＝１：β１（０．８
≦β１≦１．２）：β２（０．８≦β２≦１．２）［原子数比］である第２の酸化物半導
体膜と、の積層構造であると好ましい。
また、上記態様において、酸化物半導体膜が結晶部を有し、当該結晶部がｃ軸配向性を
有すると好ましい。
また、上記態様において、第１の温度は、３４０℃未満であると好ましい。また、上記
態様において、第１の温度は、１００℃以上２００℃以下であると好ましい。
また、上記態様において、第２の温度は、３７５℃未満であると好ましい。また、上記
態様において、第２の温度は、３４０℃以上３６０℃以下であると好ましい。
また、本発明の他の一態様は、酸化物半導体膜を第１の温度で成膜する工程と、酸化物
半導体膜を島状に加工する工程と、酸化物半導体膜上にソース電極、及びドレイン電極と
なる部材をスパッタリング法によって成膜する工程と、部材を加工してソース電極、及び
ドレイン電極を形成する工程と、酸化物半導体膜、ソース電極、及びドレイン電極上に第
１の保護絶縁膜、及び第２の保護絶縁膜を成膜する工程と、第１の温度よりも高い第２の
温度で、第１の保護絶縁膜、及び第２の保護絶縁膜を加熱する工程と、第２の保護絶縁膜
上に、金属酸化膜を成膜することで、過剰酸素または酸素ラジカルを第２の保護絶縁膜に
添加する工程と、第１の温度よりも高い第３の温度で第２の保護絶縁膜を加熱し、過剰酸
素または酸素ラジカルを酸化物半導体膜に拡散させる工程と、を有し、第２の温度及び第
３の温度のいずれか一方または双方が工程中で最も高い温度である半導体装置の作製方法
である。
また、本発明の他の一態様は、酸化物半導体膜を第１の温度で成膜する工程と、酸化物
半導体膜を島状に加工する工程と、酸化物半導体膜上にソース電極、及びドレイン電極と
なる部材をスパッタリング法によって成膜する工程と、部材を加工してソース電極、及び
ドレイン電極を形成する工程と、酸化物半導体膜、ソース電極、及びドレイン電極上に第
１の保護絶縁膜、及び第２の保護絶縁膜を成膜する工程と、第１の温度よりも高い第２の
温度で、第１の保護絶縁膜、及び第２の保護絶縁膜を加熱する工程と、第２の保護絶縁膜
上に、第１の温度よりも高い第３の温度で、金属酸化膜を成膜することで、過剰酸素また
は酸素ラジカルを第２の保護絶縁膜に添加し、且つ第２の保護絶縁膜中の酸素、過剰酸素
、または酸素ラジカルを酸化物半導体膜に拡散させる工程と、有し、第２の温度及び第３
の温度のいずれか一方または双方が工程中で最も高い温度である半導体装置の作製方法で
ある。
上記態様において、金属酸化膜として、酸化アルミニウム、酸化ハフニウム、または酸
化イットリウムを成膜すると好ましい。
また、上記態様において、酸化物半導体膜は、Ｉｎ：Ｍ（アルミニウム、ガリウム、イ
ットリウムまたはスズ）：Ｚｎ＝４：α１（１．５≦α１≦２．５）：α２（２．５≦α
２≦３．５）［原子数比］である第１の酸化物半導体膜と、Ｉｎ：Ｍ：Ｚｎ＝１：β１（
０．８≦β１≦１．２）：β２（０．８≦β２≦１．２）［原子数比］である第２の酸化
物半導体膜と、の積層構造であると好ましい。
また、上記態様において、酸化物半導体膜が結晶部を有し、当該結晶部がｃ軸配向性を
有すると好ましい。
また、上記態様において、第１の温度は、３４０℃未満であると好ましい。また、上記
態様において、第１の温度は、１００℃以上２００℃以下であると好ましい。
また、上記態様において、第２の温度及び第３の温度のいずれか一方または双方は、３
７５℃未満であると好ましい。また、上記態様において、第２の温度及び第３の温度のい
ずれか一方または双方は、３４０℃以上３６０℃以下であると好ましい。
本発明の一態様により、酸化物半導体を有するトランジスタを用いた半導体装置におい
て、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発
明の一態様により、消費電力が低減された半導体装置を提供することができる。または、
本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一
態様により、新規な半導体装置の作製方法を提供することができる。または、本発明の一
態様により、比較的低温で且つ高い信頼性を有する半導体装置の作製方法を提供すること
ができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図、半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 バンド構造を説明する図。 半導体装置の一態様を示す断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 半導体装置の回路構成を説明する図。 実施例に係る、トランジスタのＩｄ−Ｖｇ特性を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素
の含有量が多い膜を指す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを
指す符号は異なる図面間でも共通して用いる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角
度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。ま
た、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態
をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されて
いる状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直
」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によっ
ては、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図１乃至図９を参照して説明する。
＜半導体装置の構成例１＞
図５（Ｃ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図５（Ｂ）は、図５（Ｃ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図、及び
一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。また、図１（Ａ）乃至図５（
Ａ）は、図５（Ｂ）に示すトランジスタ１００の作製工程を説明する断面図である。なお
、図１（Ａ）乃至図５（Ｂ）において、左側が一点鎖線Ｘ１−Ｘ２間の断面図に相当し、
右側が一点鎖線Ｙ１−Ｙ２間の断面図に相当する。
また、図５（Ｃ）において、煩雑になることを避けるため、トランジスタ１００の構成
要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一
点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼
称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図５
（Ｃ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基
板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁
膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソー
ス電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるド
レイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、
より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４
、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジ
スタ１００の保護絶縁膜としての機能を有する。なお、絶縁膜１１４を第１の保護絶縁膜
と、絶縁膜１１６を第２の保護絶縁膜と、絶縁膜１１８を第３の保護絶縁膜と、それぞれ
呼称する場合がある。
また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の第１の酸
化物半導体膜１０８ａと、第１の酸化物半導体膜１０８ａ上の第２の酸化物半導体膜１０
８ｂと、を有する。また、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲー
ト絶縁膜としての機能を有する。
酸化物半導体膜１０８としては、Ｉｎ−Ｍ（Ｍは、アルミニウム、ガリウム、イットリ
ウムまたはスズ）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物
半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
また、第１の酸化物半導体膜１０８ａは、Ｉｎ：Ｍ：Ｚｎ＝４：α１（１．５≦α１≦
２．５）：α２（２．５≦α２≦３．５）［原子数比］であると好ましい。また、第２の
酸化物半導体膜１０８ｂは、Ｉｎ：Ｍ：Ｚｎ＝１：β１（０．８≦β１≦１．２）：β２
（０．８≦β２≦１．２）［原子数比］であると好ましい。
第１の酸化物半導体膜１０８ａを、上述の原子数比、すなわちＩｎの原子数比がＭの原
子数比より多い組成とすることで、トランジスタ１００の電界効果移動度（単に移動度、
またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ１
００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１０
０の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマル
チプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装
置を提供することができる。
一方で、第１の酸化物半導体膜１０８ａがＩｎの原子数比がＭの原子数比より多い組成
とすることで、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしな
がら、本発明の一態様の半導体装置においては、第１の酸化物半導体膜１０８ａ上に第２
の酸化物半導体膜１０８ｂが形成されている。第２の酸化物半導体膜１０８ｂは、第１の
酸化物半導体膜１０８ａよりもＩｎの原子数比が少ない組成であるため、第１の酸化物半
導体膜１０８ａよりもＥｇが大きくなる。したがって、第１の酸化物半導体膜１０８ａと
、第２の酸化物半導体膜１０８ｂとの積層構造である酸化物半導体膜１０８は、光負バイ
アスストレス試験による耐性が高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光
吸収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の
電気特性の変動を抑制することができる。
また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されると
キャリアである電子が生じ、ノーマリーオン特性になりやすい。なお、トランジスタにお
ける、ノーマリーオンの特性とは、ゲート電圧Ｖｇ＝０Ｖの時に電流（例えば、ドレイン
−ソース間の電流（Ｉｄｓ））が流れる特性をいう。したがって、酸化物半導体膜１０８
中の酸素欠損、とくに第１の酸化物半導体膜１０８ａ中の酸素欠損を減らすことが、安定
したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタ
の構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導体膜１０８
上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶縁膜１１４
及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化物半導体膜
１０８中、特に第１の酸化物半導体膜１０８ａ中の酸素欠損を補填する。または、絶縁膜
１１６上に形成する第１のバリア膜の形成時において、絶縁膜１１６に過剰な酸素を導入
し、絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化物半導体膜１０８
中、特に第１の酸化物半導体膜１０８ａ中の酸素欠損を補填する。
なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領
域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は
、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領
域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領
域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマ
イマージョンイオン注入法、プラズマ処理等を用いることができる。
また、第１の酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、第２の酸化物
半導体膜１０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。例えば、第２の
酸化物半導体膜１０８ｂのチャネル領域近傍の膜厚としては、好ましくは１ｎｍ以上２０
ｎｍ以下、さらに好ましくは、３ｎｍ以上１０ｎｍ以下である。
また、第１の酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、第２の酸化物
半導体膜１０８ｂは、酸素の透過性が高いと好適である。酸素の透過性が高い第２の酸化
物半導体膜１０８ｂとすることで、絶縁膜１１４、１１６に含まれる過剰酸素を第１の酸
化物半導体膜１０８ａ中に好適に拡散させることができる。
このように、本発明の一態様の半導体装置においては、酸化物半導体膜を積層構造とし
、且つ該酸化物半導体膜に接する絶縁膜中に過剰の酸素を含有させる構造とすることで、
信頼性の高い半導体装置を提供することができる。さらに、本発明の一態様では、上述の
構造を有する半導体装置の作製工程中の温度を低く（代表的には４００℃未満または３７
５℃未満（好ましくは、３４０℃以上３６０℃以下））することができる。なお、半導体
装置の作製工程については、後述する。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明
する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代、第７世代、第８世代、第９世代、第１０世代等の大面積基板を用い
ることで、大型の表示装置を作製することができる。このような大面積基板を用いること
で製造コストを低減させることができるため好ましい。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００を耐
熱性の劣る基板や可撓性の基板にも転載できる。
＜ゲート電極、ソース電極、及びドレイン電極として機能する導電膜＞
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２
ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃ
ｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍ
ｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニ
ッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した
金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ
形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造とし
てもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜
上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上に
タングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積
層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
＜ゲート絶縁膜として機能する絶縁膜＞
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プ
ラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜
、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化
タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム
膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、１０７
の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜
を用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。
例えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸
素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１
０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜
後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１０７の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜
化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶
縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜１０８としては、先に示す材料を用いることができる。酸化物半導体膜
１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるス
パッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好
ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：
Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉ
ｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物
半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多
結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−
Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜１０８を形
成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差と
して上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４
０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：
Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉ
ｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、第１の酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３
、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングタ
ーゲットを用いて形成すればよい。好ましくは、第１の酸化物半導体膜１０８ａは、Ｉｎ
：Ｍ：Ｚｎ＝４：α１（１．５≦α１≦２．５）：α２（２．５≦α２≦３．５）［原子
数比］であると好ましい。
また、第２の酸化物半導体膜１０８ｂとしては、上述のＩｎ：Ｍ：Ｚｎ＝１：１：１、
Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等のスパッタリングターゲットを用いて形成すればよい
。好ましくは、第２の酸化物半導体膜１０８ｂは、Ｉｎ：Ｍ：Ｚｎ＝１：β１（０．８≦
β１≦１．２）：β２（０．８≦β２≦１．２）［原子数比］であると好ましい。なお、
第２の酸化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元素の原子数比
としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍ双方を満たす必要はなく、Ｉｎ＜Ｍ、又はＺｎ＜Ｍを満た
す組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：
４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。と
くに、第１の酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましく
は２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、第２の酸化物半導体膜１０８ｂに
は、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、
好適である。また、第１の酸化物半導体膜１０８ａよりも第２の酸化物半導体膜１０８ｂ
のエネルギーギャップが大きい方が好ましい。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂの厚さは、
それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ま
しくは３ｎｍ以上５０ｎｍ以下とする。
また、第１の酸化物半導体膜１０８ａとしては、キャリア密度の低い酸化物半導体膜を
用いる。例えば、第１の酸化物半導体膜１０８ａは、キャリア密度が８×１０１１／ｃｍ
３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３
未満であり、１×１０−９／ｃｍ３以上とすればよい。また、第２の酸化物半導体膜１０
８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第２の酸化物半導
体膜１０８ｂは、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／
ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１
／ｃｍ３以下とすればよい。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、第１の酸化物半導体膜１０８ａ、及び第２の
酸化物半導体膜１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子
数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂとしては、
それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに
優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物
濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に
高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャ
リア発生源が少ないため、キャリア密度を低くすることができる。したがって、該酸化物
半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電
気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質
的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も
低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜
は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの
素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖ
の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１
×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃
度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ
／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１
０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下
とする。
また、第１の酸化物半導体膜１０８ａは、第２の酸化物半導体膜１０８ｂよりも水素濃
度が少ない部分を有すると好ましい。第１の酸化物半導体膜１０８ａの方が、第２の酸化
物半導体膜１０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体
装置とすることができる。
また、第１酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭
素が含まれると、第１の酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化して
しまう。このため、第１の酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、第
１の酸化物半導体膜１０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により
得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、第１の酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ
金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、
酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増
大してしまうことがある。このため、第１の酸化物半導体膜１０８ａのアルカリ金属また
はアルカリ土類金属の濃度を低減することが好ましい。
また、第１の酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が
生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半
導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導
体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析
により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい
。
また、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂは、それぞ
れ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘ
ｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非
晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
ここで、酸化物半導体膜１０８、及び酸化物半導体膜１０８に接する絶縁膜のバンド構
造について、図８を用いて説明する。
図８は、絶縁膜１０７、第１の酸化物半導体膜１０８ａ、第２の酸化物半導体膜１０８
ｂ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バ
ンド構造は、理解を容易にするため絶縁膜１０７、第１の酸化物半導体膜１０８ａ、第２
の酸化物半導体膜１０８ｂ、及び絶縁膜１１４の伝導帯下端のエネルギー準位（Ｅｃ）を
示す。
また、図８は、絶縁膜１０７、１１４として酸化シリコン膜を用い、第１の酸化物半導
体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化
物ターゲットを用いて形成される酸化物半導体膜を用い、第２の酸化物半導体膜１０８ｂ
として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲット
を用いて形成される金属酸化膜を用いる構成のバンド図である。
図８に示すように、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８
ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に
変化または連続接合するともいうことができる。このようなバンド構造を有するためには
、第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂとの界面において、ト
ラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂに連続接合を形成
するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリン
グ装置）を用いて各膜を大気に触れさせることなく連続して積層すればよい。
図８に示す構成とすることで第１の酸化物半導体膜１０８ａがウェル（井戸）となり、
上記積層構造を用いたトランジスタにおいて、チャネル領域が第１の酸化物半導体膜１０
８ａに形成されることがわかる。
なお、第２の酸化物半導体膜１０８ｂを形成しない場合、第１の酸化物半導体膜１０８
ａには、トラップ準位が形成されうる。一方で、上記積層構造とすることで、当該トラッ
プ準位は、第２の酸化物半導体膜１０８ｂに形成されうる。したがって、第１の酸化物半
導体膜１０８ａからトラップ準位を離すことができる。
また、トラップ準位がチャネル領域として機能する第１の酸化物半導体膜１０８ａの伝
導帯下端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に
電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの
固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したが
って、トラップ準位が第１の酸化物半導体膜１０８ａの伝導帯下端のエネルギー準位（Ｅ
ｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラ
ップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能で
あると共に、電界効果移動度を高めることができる。
また、図８において、第２の酸化物半導体膜１０８ｂは、第１の酸化物半導体膜１０８
ａよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、第１の酸化物半導
体膜１０８ａの伝導帯下端のエネルギー準位と、第２の酸化物半導体膜１０８ｂの伝導帯
下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ
以下、または１ｅＶ以下である。すなわち、第２の酸化物半導体膜１０８ｂの電子親和力
と、第１の酸化物半導体膜１０８ａの電子親和力との差が、０．１５ｅＶ以上、または０
．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、第１の酸化物半導体膜１０８ａが電流の主な経路とな
り、チャネル領域として機能する。また、第２の酸化物半導体膜１０８ｂは、チャネル領
域が形成される第１の酸化物半導体膜１０８ａを構成する金属元素の一種以上から構成さ
れる酸化物半導体膜であるため、第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜
１０８ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリ
アの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、第２の酸化物半導体膜１０８ｂは、チャネル領域の一部として機能することを防
止するため、導電率が十分に低い材料を用いるものとする。または、第２の酸化物半導体
膜１０８ｂには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が第１の
酸化物半導体膜１０８ａよりも小さく、伝導帯下端のエネルギー準位が第１の酸化物半導
体膜１０８ａの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用
いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じること
を抑制するためには、第２の酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位が、
第１の酸化物半導体膜１０８ａの伝導帯下端のエネルギー準位よりも０．２ｅＶ以上真空
準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好まし
い。
また、第２の酸化物半導体膜１０８ｂは、膜中にスピネル型の結晶構造が含まれないこ
とが好ましい。第２の酸化物半導体膜１０８ｂの膜中にスピネル型の結晶構造を含む場合
、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１２ｂの構
成元素が第１の酸化物半導体膜１０８ａへ拡散してしまう場合がある。なお、第２の酸化
物半導体膜１０８ｂが後述するＣＡＡＣ−ＯＳである場合、導電膜１１２ａ、１１２ｂの
構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
第２の酸化物半導体膜１０８ｂの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が第１
の酸化物半導体膜１０８ａに拡散することを抑制することのできる膜厚以上であって、絶
縁膜１１４から第１の酸化物半導体膜１０８ａへの酸素の供給を抑制する膜厚未満とする
。例えば、第２の酸化物半導体膜１０８ｂの膜厚が１０ｎｍ以上であると、導電膜１１２
ａ、１１２ｂの構成元素が第１の酸化物半導体膜１０８ａへ拡散するのを抑制することが
できる。また、第２の酸化物半導体膜１０８ｂの膜厚を１００ｎｍ以下とすると、絶縁膜
１１４、１１６から第１の酸化物半導体膜１０８ａへ効果的に酸素を供給することができ
る。
＜トランジスタの保護絶縁膜として機能する絶縁膜＞
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また
、絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁
膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのでき
る絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸
化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過量が減少してしまうためである。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる
。
また、絶縁膜１１４は、窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成するこ
とができる。なお、当該窒素酸化物の準位密度は、酸化物半導体膜の価電子帯の上端のエ
ネルギー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導帯下端のエネルギー（ＥＣ＿ＯＳ）と
の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない
酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用
いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。な
お、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃
以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ
２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０
８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化
物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラッ
プする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜
１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせて
しまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。
なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未
満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜１１４は、１０
０Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３
９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及び
ｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグ
ナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのス
プリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７
以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシ
グナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合
計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／
ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては
、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１
のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９
６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶
縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１
９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である
酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以
上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４または絶縁膜１１６の単層構造としてもよい。
絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング
できる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の
外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化
物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８としては
、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン
、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。特に、絶縁膜
１１８としては、窒化酸化シリコンまたは窒化シリコン膜を用いると、酸素の外部への拡
散を抑制できるため好適である。
また、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有す
る窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜
を絶縁膜１１８として設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化
物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化
ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニ
ウム等がある。なお、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜として
は、特に酸化アルミニウム、酸化ハフニウム、または酸化イットリウムであると好ましい
。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリン
グ法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法が挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、
金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜
する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる
。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチル
ガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（
ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代え
てトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛
に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳ
ｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、
更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ
−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガス
に変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈ
を含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉ
ｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（
Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜半導体装置の構成例２＞
次に、図５（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図６（Ａ
）（Ｂ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハ
ッチパターンを同じくし、特に符号を付さない場合がある。
図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上面図であり
、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面、及び図６（Ａ
）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図６（Ｂ）に
おいて、左側が一点鎖線Ｘ１−Ｘ２間の断面図に相当し、右側が一点鎖線Ｙ１−Ｙ２間の
断面図に相当する。
トランジスタ１７０は、基板１０２上の第１のゲート電極として機能する導電膜１０４
と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と
、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と
、絶縁膜１１４上の絶縁膜１１６と、酸化物半導体膜１０８に電気的に接続されるソース
電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレ
イン電極として機能する１１２ｂと、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１８上
の導電膜１２０ａと、絶縁膜１１８上の導電膜１２０ｂと、を有する。絶縁膜１１４、１
１６、１１８は、トランジスタ１７０の第２のゲート絶縁膜としての機能を有する。また
、導電膜１２０ａは、絶縁膜１１４、１１６、１１８に設けられる開口部１４２ｃを介し
て、導電膜１１２ｂと電気的に接続される。また、トランジスタ１７０において、導電膜
１２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジ
スタ１７０において、導電膜１２０ｂは、第２のゲート電極（バックゲート電極ともいう
）として機能する。
また、図６（Ｂ）の右側の断面図に示すように、導電膜１２０ｂは、絶縁膜１０６、１
０７、１１４、１１６、１１８に設けられる開口部１４２ａ、１４２ｂにおいて、第１の
ゲート電極として機能する導電膜１０４に接続される。よって、導電膜１２０ｂと導電膜
１０４とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部１４２ａ、１４２ｂを設け、導電膜１２０ｂと
導電膜１０４を接続する構成について例示したが、これに限定されない。例えば、開口部
１４２ａまたは開口部１４２ｂのいずれか一方の開口部のみを形成し、導電膜１２０ｂと
導電膜１０４を接続する構成、または開口部１４２ａ及び開口部１４２ｂを設けずに、導
電膜１２０ｂと導電膜１０４を接続しない構成としてもよい。なお、導電膜１２０ｂと導
電膜１０４を接続しない構成の場合、導電膜１２０ｂと導電膜１０４には、それぞれ異な
る電位を与えることができる。
また、図６（Ｂ）の左側の断面図に示すように、酸化物半導体膜１０８は、第１のゲー
ト電極として機能する導電膜１０４と、第２のゲート電極として機能する導電膜１２０ｂ
のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれて
いる。第２のゲート電極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャ
ネル幅方向の長さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向
の長さよりもそれぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６、１
１８を介して導電膜１２０ｂに覆われている。また、第２のゲート電極として機能する導
電膜１２０ｂと第１のゲート電極として機能する導電膜１０４とは、絶縁膜１０６、１０
７、１１４、１１６、１１８に設けられる開口部１４２ａ、１４２ｂにおいて接続される
ため、酸化物半導体膜１０８のチャネル幅方向の側面は、絶縁膜１１４、１１６、１１８
を介して第２のゲート電極として機能する導電膜１２０ｂと対向している。
別言すると、トランジスタ１７０のチャネル幅方向において、第１のゲート電極として
機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂは、第１のゲ
ート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する
絶縁膜１１４、１１６、１１８に設けられる開口部において接続すると共に、第１のゲー
ト絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶
縁膜１１４、１１６、１１８を介して酸化物半導体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体膜１０８
を、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する
導電膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のように
、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸
化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈ
ａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜１０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０は
、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導
電膜１２０ｂによって囲まれた構造を有するため、トランジスタ１７０の機械的強度を高
めることができる。
なお、トランジスタ１７０のその他の構成については、先に示すトランジスタ１００と
同様であり、同様の効果を奏する。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。例えば、図５（Ａ）（Ｂ）に示すトランジスタ１００を表示装置の
画素のトランジスタに用い、図６（Ａ）（Ｂ）に示すトランジスタ１７０を表示装置のゲ
ートドライバのトランジスタに用いることができる。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ１００の作製方法について、図
１（Ａ）（Ｂ）（Ｃ）乃至図５（Ａ）を用いて詳細に説明する。なお、図１（Ａ）（Ｂ）
（Ｃ）乃至図５（Ａ）は、半導体装置の作製方法を説明する断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、ゲート電極として機能する導電膜１０４を形成する。次に、導電膜１
０４上にゲート絶縁膜として機能する絶縁膜１０６、１０７を形成する（図１（Ａ）参照
）。
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極として機能する導
電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
また、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜をＰＥＣＶＤ法により形成し
、絶縁膜１０７として厚さ５０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により形成する
。
なお、絶縁膜１０６としては、窒化シリコン膜の積層構造とすることができる。具体的
には、絶縁膜１０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化
シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下
のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃以下とすることができる。
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０
４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することが
できる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能
する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリ
コン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散
を抑制することができる。
絶縁膜１０７としては、後に形成される酸化物半導体膜１０８（より具体的には、第１
の酸化物半導体膜１０８ａ）との界面特性を向上させるため、酸素を含む絶縁膜で形成さ
れると好ましい。
次に、絶縁膜１０７上に、酸化物半導体膜１０９を第１の温度で成膜する。なお、酸化
物半導体膜１０９としては、第１の酸化物半導体膜１０９ａを成膜し、引き続いて第２の
酸化物半導体膜１０９ｂを成膜する（図１（Ｂ）参照）。
酸化物半導体膜１０９を成膜する第１の温度としては、室温以上３４０℃未満、好まし
くは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましく
は１００℃以上２００℃以下である。酸化物半導体膜１０９を加熱して成膜することで、
酸化物半導体膜１０９の結晶性を高めることができる。一方で、基板１０２として、大型
のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、第１の温度を１５０℃
以上３４０℃未満とした場合、基板１０２が歪む場合がある。よって、大型のガラス基板
を用いる場合においては、第１の温度を１００℃以上１５０℃未満とすることで、ガラス
基板の歪みを抑制することができる。
なお、第１の酸化物半導体膜１０９ａと、第２の酸化物半導体膜１０９ｂの成膜時の基
板温度は、同じでも異なっていてもよい。ただし、第１の酸化物半導体膜１０９ａと、第
２の酸化物半導体膜１０９ｂとの、基板温度を同じとすることで、製造コストを低減する
ことができるため好適である。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により第１の酸化物半導体膜１０
９ａを成膜し、その後真空中で連続して、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、スパッタリング法により第２の
酸化物半導体膜１０９ｂを成膜する。また、第１の酸化物半導体膜１０９ａ及び第２の酸
化物半導体膜１０９ｂの成膜時の基板温度を１７０℃とする。
なお、スパッタリング法で酸化物半導体膜１０９を成膜する場合、スパッタリングガス
は、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。な
お、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパ
ッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素
ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは
−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで
酸化物半導体膜１０９に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０９を成膜する場合、スパッタリング装置
におけるチャンバーは、酸化物半導体膜１０９にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７
Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポン
プとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水
素を含む気体が逆流しないようにしておくことが好ましい。
引き続いて、酸化物半導体膜１０９を加工し、島状の酸化物半導体膜１０８を形成する
。なお、第１の酸化物半導体膜１０９ａは島状の第１の酸化物半導体膜１０８ａに、第２
の酸化物半導体膜１０９ｂは島状の第２の酸化物半導体膜１０８ｂとなる（図１（Ｃ）参
照）。
引き続いて、上記第１の温度よりも高い温度で行う工程をすることなしに、絶縁膜１０
７及び酸化物半導体膜１０８上にソース電極及びドレイン電極となる、導電膜１１２をス
パッタリング法によって形成する（図２（Ａ）参照）。別の言い方をすれば、酸化物半導
体膜１０９の加工および島状の酸化物半導体膜１０８の形成より後で、かつ導電膜１１２
の形成より前の工程の温度が第１の温度以下である。
本実施の形態では、導電膜１１２として、厚さ５０ｎｍのタングステン膜と、厚さ４０
０ｎｍのアルミニウム膜とが順に積層された積層膜をスパッタリング法により成膜する。
なお、本実施の形態においては、導電膜１１２の２層の積層構造としたが、これに限定さ
れない。例えば、導電膜１１２として、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎ
ｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とが順に積層された３層の積層構造と
してもよい。
引き続いて、導電膜１１２上の所望の領域にマスク１３６ａ、１３６ｂを形成する（図
２（Ｂ）参照）。
本実施の形態においては、感光性の樹脂膜を導電膜１１２上に塗布し、該感光性の樹脂
膜をリソグラフィ工程によりパターニングすることでマスク１３６ａ、１３６ｂを形成す
る。
引き続いて、導電膜１１２、及びマスク１３６ａ、１３６ｂ上からエッチング材料１３
８を用いて、導電膜１１２を加工することで、それぞれ互いに分離された導電膜１１２ａ
、１１２ｂを形成する（図２（Ｃ）参照）。
なお、本実施の形態においては、ドライエッチング装置を用い、導電膜１１２を加工す
る。ただし、導電膜１１２の加工方法としては、これに限定されず、例えば、エッチング
材料１３８に薬液を用いることで、ウエットエッチング装置を用いて、導電膜１１２、及
び第２の酸化物半導体膜１０８ｂを加工してもよい。なお、ウエットエッチング装置を用
いて、導電膜１１２を加工するよりも、ドライエッチング装置を用いて導電膜１１２を加
工した方が、より微細なパターンを形成することができる。一方で、ドライエッチング装
置を用いて、導電膜１１２を加工するよりも、ウエットエッチング装置を用いて導電膜１
１２を加工した方が、製造コストを低減することができる。
引き続いて、第２の酸化物半導体膜１０８ｂ、導電膜１１２ａ、１１２ｂ、及びマスク
１３６ａ、１３６ｂ上から、エッチング材料１３９を用いて、第２の酸化物半導体膜１０
８ｂの表面（バックチャネル側）を洗浄する（図３（Ａ）参照）。
上述の洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸
等の薬液を用いて洗浄を行うことで、第２の酸化物半導体膜１０８ｂの表面に付着した不
純物（例えば、導電膜１１２ａ、１１２ｂに含まれる元素等）を除去することができる。
なお、該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜１１２ａ、１１２ｂの形成時、及び／または上記洗浄工程において、第２
の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂから露出した領域は、第１の酸化
物半導体膜１０８ａよりも薄くなる場合がある。
なお、導電膜１１２ａ、１１２ｂの形成時、及び／または上記洗浄工程において、第２
の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂから露出した領域が、第２の酸化
物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂが重なる領域よりも薄くならない場合も
ある。この場合の一例を図９（Ａ）（Ｂ）に示す。図９（Ａ）（Ｂ）は、半導体装置の一
例を示す断面図である。なお、図９（Ａ）（Ｂ）において、左側が一点鎖線Ｘ１−Ｘ２間
の断面図に相当し、右側が一点鎖線Ｙ１−Ｙ２間の断面図に相当する。図９（Ａ）は、図
５（Ｂ）に示すトランジスタ１００の第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、
１１２ｂから露出した領域が、第２の酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２
ｂが重なる領域よりも薄くならない場合の一例である。また、図９（Ｂ）に示すように、
第２の酸化物半導体膜１０８ｂの膜厚を、予め第１の酸化物半導体膜１０８ａよりも薄く
形成し、導電膜１１２ａ、１１２ｂから露出した領域の膜厚を、図５（Ｂ）に示すトラン
ジスタ１００と同等の膜厚としてもよい。
次に、マスク１３６ａ、１３６ｂを除去することで、第２の酸化物半導体膜１０８ｂ上
のソース電極として機能する導電膜１１２ａと、第２の酸化物半導体膜１０８ｂ上のドレ
イン電極として機能する導電膜１１２ｂと、が形成される。また、酸化物半導体膜１０８
は、第１の酸化物半導体膜１０８ａと、第２の酸化物半導体膜１０８ｂとの積層構造とな
る（図３（Ｂ）参照）。
引き続いて、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に第１の保護絶
縁膜として機能する絶縁膜１１４と、第２の保護絶縁膜として機能する絶縁膜１１６と、
を成膜した後、第１のバリア膜１３１を成膜する（図３（Ｃ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することがで
きるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８に移動させ
ることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大き
く１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未
満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素
を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護
膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高
めることができる。
また、絶縁膜１１４、１１６を成膜した後（別言すると、絶縁膜１１６の成膜後、且つ
第１のバリア膜１３１の成膜前）に、加熱処理を行ってもよい。該加熱処理により、絶縁
膜１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理に
より、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移動させ、
酸化物半導体膜１０８に含まれる酸素欠損量を低減することができる。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、４００℃未満、好ましくは
３７５℃未満、さらに好ましくは、１５０℃以上３６０℃未満、さらに好ましくは、３５
０℃以上３６０℃未満とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０
ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガ
ス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空
気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、Ｒ
ＴＡ装置等を用いることができる。
第１のバリア膜１３１は、酸素と、金属（インジウム、亜鉛、チタン、アルミニウム、
タングステン、タンタル、モリブデン、ハフニウム、またはイットリウムの中から選ばれ
る少なくとも１以上）と、を有する。第１のバリア膜１３１としては、インジウムスズ酸
化物（ＩＴＯともいう）、インジウムスズシリコン酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：以
下ＩＴＳＯともいう）または酸化インジウムであると、凹凸に対する被覆性が良好である
ため好ましい。
また、第１のバリア膜１３１としては、スパッタリング法を用いて形成することができ
る。第１のバリア膜１３１が薄い場合、絶縁膜１１６から外部に放出されうる酸素を抑制
するのが困難になる場合がある。一方で、第１のバリア膜１３１が厚い場合、絶縁膜１１
６中に好適に酸素を添加できない場合がある。したがって、第１のバリア膜１３１の厚さ
としては、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好ましい。
本実施の形態では、第１のバリア膜１３１として、厚さ５ｎｍのＩＴＳＯを成膜する。
引き続いて、第１のバリア膜１３１を介して、酸素１４０を第２の保護絶縁膜として機
能する、絶縁膜１１６に添加する。なお、図中において、絶縁膜１１６中に添加される酸
素を酸素１４０ａと模式的に表している。（図４（Ａ）参照）。
第１のバリア膜１３１を介して絶縁膜１１６に酸素１４０を添加する方法としては、イ
オンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素１４０としては
、過剰酸素または酸素ラジカル等が挙げられる。また、酸素１４０を添加する際に、基板
側にバイアスを印加することで効果的に酸素１４０を絶縁膜１１６に添加することができ
る。上記バイアスとしては、例えば、電力密度を１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とす
ればよい。絶縁膜１１６上に第１のバリア膜１３１を設けて酸素を添加することで、第１
のバリア膜１３１が絶縁膜１１６から酸素が脱離することを抑制する保護膜として機能す
る。このため、絶縁膜１１６により多くの酸素を添加することができる。
引き続いて、４００℃未満の第２の温度で加熱処理を行うことで、上述の過剰酸素また
は上述の酸素ラジカルを酸化物半導体膜１０８に拡散させる。（図４（Ｂ）参照）。
なお、図４（Ｂ）において、第２の温度での加熱処理を矢印１４１で模式的に表してい
る。また、第２の温度としては、４００℃未満、好ましくは３７５℃未満、さらに好まし
くは、３４０℃以上３６０℃未満である。また、第２の温度での加熱処理は、窒素、酸素
、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０
ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。
なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ま
しい該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
本実施の形態では、第２の温度での加熱処理として、窒素雰囲気下で３５０℃、１時間
の処理を行う。なお、トランジスタ１００を形成する工程において、第２の温度での加熱
処理の温度が最も高くなればよく、第２の温度での加熱処理の温度と同等の温度での加熱
処理が異なる工程で行われてもよい。例えば、絶縁膜１０６、１０７、１１４、１１６、
１１８の成膜時の基板温度を第２の温度と同じにしてもよい。
次に、第１のバリア膜１３１または第１のバリア膜１３１の一部、及び第２の保護絶縁
膜として機能する絶縁膜１１６の一部を、エッチング材料１４２によって除去する（図４
（Ｃ）参照）。
第１のバリア膜１３１、及び第２の保護絶縁膜として機能する絶縁膜１１６の一部の除
去方法としては、ドライエッチング法、ウエットエッチング法、またはドライエッチング
法とウエットエッチング法を組み合わせる方法等が挙げられる。なお、ドライエッチング
法の場合には、エッチング材料１４２は、エッチングガスであり、ウエットエッチング法
の場合には、エッチング材料１４２は、薬液である。本実施の形態においては、ウエット
エッチング法を用いて、第１のバリア膜１３１を除去する。第１のバリア膜１３１の除去
方法として、ウエットエッチング法を用いる方が、製造コストを抑制できるため好適であ
る。
引き続いて、絶縁膜１１６上に第２のバリア膜として機能する、絶縁膜１１８を成膜す
る（図５（Ａ）参照）。
絶縁膜１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３
７５℃未満、さらに好ましくは、１５０℃以上３６０℃未満、さらに好ましくは３５０℃
以上３６０℃未満である。絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にする
ことで、緻密な膜を形成できるため好ましい。また、絶縁膜１１８を成膜する場合の基板
温度を、上述の範囲にすることで、第１のバリア膜１３１の成膜後の第２の温度での加熱
処理を省略してもよい。
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活
性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の
結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、
シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成すること
ができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び
窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗
な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに
対する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい
。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する
。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００
ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨ
ｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ
装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電
力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である
。
また、第２のバリア膜として機能する、絶縁膜１１８の形成後に加熱処理を行ってもよ
い。なお、絶縁膜１１８の形成前の第２の温度での加熱処理、または絶縁膜１１８の形成
後の加熱処理によって、絶縁膜１１６に含まれる過剰酸素、または酸素ラジカルを酸化物
半導体膜１０８中に拡散させ、酸化物半導体膜１０８中の酸素欠損を補填することができ
る。あるいは、絶縁膜１１８を加熱成膜とすることで、絶縁膜１１６に含まれる過剰酸素
、または酸素ラジカルを酸化物半導体膜１０８中に拡散させ、酸化物半導体膜１０８中の
酸素欠損を補填することができる。
以上の工程で図５（Ｂ）に示すトランジスタ１００を形成することができる。
＜半導体装置の作製方法２＞
次に、図１（Ａ）（Ｂ）（Ｃ）乃至図５（Ａ）に示すトランジスタ１００の作製方法と
、異なる作製方法について、以下説明する。
まず、＜半導体装置の作製方法１＞と同様に、図１（Ａ）（Ｂ）（Ｃ）、図２（Ａ）（
Ｂ）（Ｃ）、及び図３（Ａ）（Ｂ）（Ｃ）に示す工程まで行う。その後、図４（Ａ）（Ｂ
）（Ｃ）、及び図５（Ａ）に示す工程を行わない。すなわち、図３（Ｃ）に示す構造にて
、図５（Ｂ）（Ｃ）に示すトランジスタ１００と同様の機能を有する。
この場合、第１のバリア膜１３１としては、金属酸化膜を用い、当該金属酸化膜として
、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを成膜すると好ましい。
また、第１のバリア膜１３１として、酸化アルミニウム、酸化ハフニウム、または酸化
イットリウムをスパッタリング法にて成膜する場合、スパッタリングガスとして、少なく
とも酸素を含むと好ましい。第１のバリア膜１３１の形成時において、スパッタリングガ
スに酸素を用いることで、当該酸素がプラズマ中で酸素ラジカルとなり、当該酸素または
当該酸素ラジカルのいずれか一方または双方が、絶縁膜１１６中に添加される場合がある
。よって、図４（Ａ）に示す酸素１４０を添加する工程を行わなくても良い。別言すると
、第１のバリア膜１３１の成膜時において、酸素添加処理と、第１のバリア膜１３１の成
膜とを同時に行うことが可能となる。なお、第１のバリア膜１３１は、第１のバリア膜１
３１の成膜時（特に成膜初期）においては、酸素を添加する機能を有するが、第１のバリ
ア膜１３１の形成後においては、酸素をブロックする機能を有する。
また、第１のバリア膜１３１として、例えば、酸化アルミニウムをスパッタリング法に
て成膜する場合、絶縁膜１１６と、第１のバリア膜１３１との界面近傍に混合層を形成す
る場合がある。絶縁膜１１６が酸化窒化シリコン膜の場合、該混合層としてＡｌｘＳｉｙ
Ｏｚが形成されうる。
また、第１のバリア膜１３１として、酸化アルミニウム、酸化ハフニウム、または酸化
イットリウムを用いる場合、酸化アルミニウム、酸化ハフニウム、及び酸化イットリウム
は、高い絶縁性を有し、且つ高い酸素バリア性を有する。よって、図４（Ｃ）に示す第１
のバリア膜１３１を除去する工程、及び図５（Ａ）に示す絶縁膜１１８を成膜する工程を
行わなくてもよい。よって、第１のバリア膜１３１は、絶縁膜１１８と同様の機能を有す
る。
なお、第１のバリア膜１３１の成膜時の基板温度を４００℃未満の第２の温度で加熱成
膜とすることで、絶縁膜１１６中に添加された過剰酸素または酸素ラジカルを酸化物半導
体膜１０８中に拡散させることができる。または、第１のバリア膜１３１を成膜した後に
、４００℃未満の第２の温度で加熱処理を行うと、絶縁膜１１６中に添加された過剰酸素
または酸素ラジカルを酸化物半導体膜１０８中に拡散させることができる。
このように、第１のバリア膜１３１として、酸化アルミニウム、酸化ハフニウム、また
は酸化イットリウムを用いることで、半導体装置の製造工程を短くすることが可能となり
、製造コストを抑制することができる。
＜半導体装置の作製方法３＞
次に、本発明の一態様であるトランジスタ１７０の作製方法について、図７（Ａ）（Ｂ
）（Ｃ）を用いて詳細に説明する。なお、図７（Ａ）（Ｂ）（Ｃ）は、半導体装置の作製
方法を説明する断面図である。また、図７（Ａ）（Ｂ）（Ｃ）において、左側が一点鎖線
Ｘ１−Ｘ２間の断面図に相当し、右側が一点鎖線Ｙ１−Ｙ２間の断面図に相当する。
まず、先に示すトランジスタ１００の作製方法と同様の工程（図１（Ａ）乃至図５（Ａ
）に示す工程）を行う。
次に、絶縁膜１１８上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、１１
６、１１８の所望の領域に開口部１４２ｃを形成する。また、絶縁膜１１８上にリソグラ
フィ工程によりマスクを形成し、絶縁膜１０６、１０７、１１４、１１６、１１８の所望
の領域に開口部１４２ａ、１４２ｂを形成する。なお、開口部１４２ｃは、導電膜１１２
ｂに達するように形成される。また、開口部１４２ａ、１４２ｂは、それぞれ導電膜１０
４に達するように形成される（図７（Ａ）参照）。
なお、開口部１４２ａ、１４２ｂと開口部１４２ｃは、同じ工程で形成してもよく、異
なる工程で形成してもよい。開口部１４２ａ、１４２ｂと開口部１４２ｃを同じ工程で形
成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成するこ
とができる。また、開口部１４２ａ、１４２ｂを複数回に分けて形成してもよい。例えば
、絶縁膜１０６、１０７を加工し、その後、絶縁膜１１４、１１６、１１８を加工する。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１８上に導電膜１２
０を形成する（図７（Ｂ）参照）。
導電膜１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中
から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０としては、酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジ
ウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物、インジウムスズシリコン酸化物（Ｉ
ＴＳＯ）などの透光性を有する導電性材料を用いることができる。また、導電膜１２０と
しては、例えば、スパッタリング法を用いて形成することができる。本実施の形態におい
ては、膜厚１１０ｎｍのＩＴＳＯをスパッタリング法で形成する。
次に、導電膜１２０上にリソグラフィ工程によりマスクを形成し、導電膜１２０を所望
の形状に加工することで、導電膜１２０ａ、１２０ｂを形成する（図７（Ｃ）参照）。
導電膜１２０ａ、１２０ｂの形成方法については、ドライエッチング法、ウエットエッ
チング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙
げられる。本実施の形態においては、ウエットエッチング法を用いて、導電膜１２０を導
電膜１２０ａ、１２０ｂへと加工する。
以上の工程で図６（Ａ）（Ｂ）に示すトランジスタ１７０を作製することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の構造につい
て、詳細に説明を行う。
＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１０（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図１０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１０（Ｂ）に示す
。図１０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１０（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図１０（Ｂ）および図１０（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレッ
トとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともでき
る。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒ
ｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図１０（Ｄ）参照。）。図１０（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図１０（Ｄ）に示す領域５１６１に相当する。
また、図１１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図１１（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１１（Ｂ）、図１１（Ｃ）および
図１１（Ｄ）に示す。図１１（Ｂ）、図１１（Ｃ）および図１１（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１２（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図１２（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図１２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図１３（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１３（Ｂ）に示す。図１
３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図１３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図１３（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体で
ある。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体
と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性
を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上の大きさであることが多い。なお、結晶部
の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体
と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同
じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合が
ある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図１４より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図１４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図１４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図１５（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成
膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを
介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複
数のマグネットによって磁場が生じている。マグネットの配置や構成などについては、上
述した成膜室の記載を参照する。マグネットの磁場を利用して成膜速度を高めるスパッタ
リング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０の劈開面について説
明する。図１６（Ａ）に、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造
を示す。なお、図１６（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎ
Ｏ４の結晶を観察した場合の構造である。
図１６（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における
酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有
することにより、近接する二つのＧａ−Ｚｎ−Ｏ層は互いに反発する。その結果、ＩｎＧ
ａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（
ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ま
しくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、
酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が
形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１
が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（
Ａｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット
５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であ
るペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレッ
ト５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造
に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット
状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面
を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよ
びペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット
５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例
えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三
角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが
、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みの
ないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレ
ット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎ
ｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上とする。ペレット５
１００は、上述の図１４中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−
Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させる場合、図１６（Ｂ
）に示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有する
ペレット５１００が飛び出してくる。なお、図１６（Ｃ）は、ペレット５１００をｃ軸に
平行な方向から観察した場合の構造である。したがって、ペレット５１００は、二つのＧ
ａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナノサイズのサンドイッチ構
造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または
正に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が
負に帯電する可能性がある。このように、側面が同じ極性の電荷を帯びることにより、電
荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−Ｏ
Ｓが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯
電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した
酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する
際にインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長
する場合がある。これは、上述の図１４中の（２）と（１）の大きさの違いに相当する。
ここで、基板５１２０が室温程度である場合、ペレット５１００がこれ以上成長しないた
めｎｃ−ＯＳとなる（図１５（Ｂ）参照。）。成膜可能な温度が室温程度であることから
、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜は可能である。なお、ペレット
５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高く
することが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にす
ることができる。
図１５（Ａ）および図１５（Ｂ）に示すように、例えば、ペレット５１００は、プラズ
マ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５
１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づ
くと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向
きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５
１３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向
けて電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において
、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミン
グの左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上
面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが
磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に与える
力を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向
きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ま
しくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基
板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上と
なる領域を設けるとよい。
このとき、マグネットユニットまたは／および基板５１２０が相対的に移動すること、
または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続け
る。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向への力
を受け、様々な方向へ移動することができる。
また、図１５（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１０
０と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペ
レット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の
移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかの
ペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１
００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の
酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基
板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃
未満、１７０℃以上４００℃未満、または１７０℃以上３５０℃以下とすればよい。即ち
、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、
イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１
００は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット
５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとん
ど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの
欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく
、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような
配列をしている。また、その間には結晶粒界を有さない。そのため、成膜時の加熱、成膜
後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応
力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半
導体装置に適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）の集
合体が無秩序に積み重なったような配列となる。
ターゲットをイオンでスパッタした際に、ペレットだけでなく、酸化亜鉛などが飛び出
す場合がある。酸化亜鉛はペレットよりも軽量であるため、先に基板５１２０の上面に到
達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．
５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図１７に断面模式図を示す。
図１７（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレッ
ト５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、
互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０
５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１
０５ａの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１
０３が基板５１２０の加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の
粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図１７（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと同化
し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５
１０５ｂの別の側面と接するように配置する。
次に、図１７（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２
上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５
１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さら
にペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図１７（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１
０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレ
ット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側
面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１
２０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において
結晶成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、
ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。これは、上述の
図１４中の（３）と（２）の大きさの違いに相当する。
また、ペレット５１００の隙間が極めて小さくなることで、あたかも一つの大きなペレ
ットが形成される場合がある。大きなペレットは、単結晶構造を有する。例えば、大きな
ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎ
ｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。したがって、トランジスタ
のチャネル形成領域が、大きなペレットよりも小さい場合、チャネル形成領域として単結
晶構造を有する領域を用いることができる。また、ペレットが大きくなることで、トラン
ジスタのチャネル形成領域、ソース領域およびドレイン領域として単結晶構造を有する領
域を用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成
されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考え
られる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場
合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板５１２０
の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡ
ＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、
その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上
面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下
に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そ
して、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることがで
きる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１
００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５
１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい
場合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間
の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を
有するＣＡＡＣ−ＯＳとすることができる。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板など
であっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合
がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図１８乃至図２０を用いて以下説明を行う。
図１８は、表示装置の一例を示す上面図である。図１８に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図１８には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８
には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部
７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部
７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信
号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートド
ライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
液晶素子、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、
有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色Ｌ
ＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子
インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ
（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素
子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッ
ター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーシ
ョン）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレ
クトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用い
た表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作
用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても
よい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放
出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ
）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた
表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶デ
ィスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレ
イ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペ
ーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現す
る場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにす
ればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有する
ようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設け
ることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（
Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう
。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）
、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、
着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を
有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領
域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置
することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割
から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光
素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの
発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用
いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図１９及び図２０を用いて説明する。なお、図１９は、図１８に示す一点鎖線Ｑ−Ｒに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図２０は、図
１８に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成
である。
まず、図１９及び図２０に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
＜表示装置の共通部分に関する説明＞
図１９及び図２０に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタを用いることが
できる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くす
ることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源
オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なく
することができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、一対の電極間に誘電体を有する構造である。より詳しくは、容量素
子７９０の一方の電極としては、トランジスタ７５０のゲート電極として機能する導電膜
と同一工程で形成された導電膜を用い、容量素子７９０の他方の電極としては、トランジ
スタ７５０のソース電極及びドレイン電極として機能する導電膜を用いる。また、一対の
電極間に挟持される誘電体としては、トランジスタ７５０のゲート絶縁膜として機能する
絶縁膜を用いる。
また、図１９及び図２０において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に、絶縁膜７６４、７６６、７６８、酸化物半導体膜７６７、及び平坦化
絶縁膜７７０が設けられている。
絶縁膜７６４、７６６、７６８としては、それぞれ先の実施の形態に示す絶縁膜１１４
、１１６、１１８と、同様の材料及び作製方法により形成することができる。また、酸化
物半導体膜７６７としては、先の実施の形態に示す酸化物半導体膜１０８と同様の材料及
び作製方法により形成することができる。また、平坦化絶縁膜７７０としては、ポリイミ
ド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹
脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。
また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程で形成される。なお、信号線７１０は、トランジスタ７５
０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲー
ト電極として機能する導電膜としてもよい。信号線７１０として、例えば、銅元素を含む
材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能とな
る。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、Ｆ
ＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。また、本実施
の形態においては、構造体７７８を第１の基板７０１側に設ける構成について例示したが
、これに限定されない。例えば、第２の基板７０５側に構造体７７８を設ける構成、また
は第１の基板７０１及び第２の基板７０５双方に構造体７７８を設ける構成としてもよい
。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
＜表示素子として液晶素子を用いる表示装置の構成例＞
図１９に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図１９に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極
としての機能を有する。図１９に示す表示装置７００は、外光を利用し導電膜７７２で光
を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、
可視光において、反射性のある導電膜を用いる。
また、導電膜７７２として、可視光において反射性のある導電膜を用いる場合、該導電
膜を積層構造としてもよい。例えば、下層に膜厚１００ｎｍのアルミニウム膜を形成し、
上層に厚さ３０ｎｍの銀合金膜（例えば、銀、パラジウム、及び銅を含む合金膜）を形成
する。上述の構造とすることで、以下の優れた効果を奏する。
（１）下地膜と導電膜７７２との密着性を向上させることができる。（２）薬液によっ
てアルミニウム膜と、銀合金膜とを一括してエッチングすることが可能である。（３）導
電膜７７２の断面形状を良好な形状（例えば、テーパー形状）とすることができる。（３
）の理由としては、アルミニウム膜は、銀合金膜よりも薬液によるエッチング速度が遅い
、または上層の銀合金膜のエッチング後、下層のアルミニウム膜が露出した場合に、銀合
金膜よりも卑な金属、別言するとイオン化傾向の高い金属であるアルミニウムから電子を
引き抜くため、銀合金膜のエッチングが抑制され、下層のアルミニウム膜のエッチングの
進行が速くなるためである。
また、図１９に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の
一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を有機樹脂膜等で
形成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電
極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導
電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能と
なり、視認性を向上させることができる。
なお、図１９に示す表示装置７００は、反射型のカラー液晶表示装置について例示した
が、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜
を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置
の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
なお、図１９において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側
に、それぞれ配向膜を設ける構成としてもよい。また、図１９において図示しないが、偏
光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい
。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む
液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくて
もよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破
壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができ
る。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
＜表示素子として発光素子を用いる表示装置＞
図２０に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２０に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光に
おいて透光性のある導電膜、または可視光において反射性のある導電膜を用いることがで
きる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において
反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよ
い。
また、図２０に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出す
るボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２０
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２１を
用いて説明を行う。
図２１（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２１（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図２１（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図２１（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図２１（Ａ）に示す複数の画素回路５０１は、例えば、図２１（Ｂ）に示す構成
とすることができる。
図２１（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２１（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２１（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２１（Ａ）に示す複数の画素回路５０１は、例えば、図２１（Ｃ）に示す構成
とすることができる。
また、図２１（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図２１（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２１（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図２２及び図２３を用いて説明を行う。
図２２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図２２において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図２３（Ａ）乃至図２３（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又
は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、
加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電
場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する
機能を含むもの）、マイクロフォン９００８、等を有することができる。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。なお、図２３（Ａ）乃至図２３（Ｇ）に
示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有すること
ができる。また、図２３（Ａ）乃至図２３（Ｇ）には図示していないが、電子機器には、
複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を
撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵
）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２３（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が
有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に
沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセン
サを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表
示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することが
できる。
図２３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図
２３（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯
情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、
３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００
１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９０
０１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メール
やＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示
、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バ
ッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている
位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図２３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図２３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図２３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２３
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図２３（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。また、本実施の形態において述べた電子機器の表示部にお
いては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折
り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平
面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態６）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込
み回数にも制限が無い半導体装置の回路構成の一例について図２４を用いて説明する。
＜回路構成＞
図２４は、半導体装置の回路構成を説明する図である。図２４において、第１の配線（
１ｓｔ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の
一方とは、電気的に接続されている。また、ｐ型トランジスタ１２８０ａのソース電極ま
たはドレイン電極の他方と、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電
極の一方とは、電気的に接続されている。また、ｎ型トランジスタ１２８０ｂのソース電
極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｃのソース電極またはドレイ
ン電極の一方とは、電気的に接続されている。
また、第２の配線（２ｎｄ Ｌｉｎｅ）と、トランジスタ１２８２のソース電極または
ドレイン電極の一方とは、電気的に接続されている。また、トランジスタ１２８２のソー
ス電極またはドレイン電極の他方と、容量素子１２８１の電極の一方及びｎ型トランジス
タ１２８０ｃのゲート電極とは、電気的に接続されている。
また、第３の配線（３ｒｄ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａ及びｎ型トラ
ンジスタ１２８０ｂのゲート電極とは、電気的に接続されている。また、第４の配線（４
ｔｈ Ｌｉｎｅ）と、トランジスタ１２８２のゲート電極とは、電気的に接続されている
。また、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１２８１の電極の他方及びｎ型ト
ランジスタ１２８０ｃのソース電極またはドレイン電極の他方とは、電気的に接続されて
いる。また、第６の配線（６ｔｈ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース
電極またはドレイン電極の他方及びｎ型トランジスタ１２８０ｂのソース電極またはドレ
イン電極の一方とは、電気的に接続されている。
なお、トランジスタ１２８２は、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）により形成することができる。したがって、図２４において、トランジスタ
１２８２に「ＯＳ」の記号を付記してある。なお、トランジスタ１２８２を酸化物半導体
以外の材料により形成してもよい。また、トランジスタ１２８２に、実施の形態１に示す
トランジスタ１００またはトランジスタ１７０を用いることができる。
また、図２４において、トランジスタ１２８２のソース電極またはドレイン電極の他方
と、容量素子１２８１の電極の一方と、ｎ型トランジスタ１２８０ｃのゲート電極と、の
接続箇所には、フローティングノード（ＦＮ）を付記してある。トランジスタ１２８２を
オフ状態とすることで、フローティングノード、容量素子１２８１の電極の一方、及びｎ
型トランジスタ１２８０ｃのゲート電極に与えられた電位を保持することができる。
図２４に示す回路構成では、ｎ型トランジスタ１２８０ｃのゲート電極の電位が保持可
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
＜情報の書き込み及び保持＞
まず、情報の書き込み及び保持について説明する。第４の配線の電位を、トランジスタ
１２８２がオン状態となる電位にして、トランジスタ１２８２をオン状態とする。これに
より、第２の配線の電位がｎ型トランジスタ１２８０ｃのゲート電極、及び容量素子１２
８１に与えられる。すなわち、ｎ型トランジスタ１２８０ｃのゲート電極には、所定の電
荷が与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ１２８２がオ
フ状態となる電位にして、トランジスタ１２８２をオフ状態とする。これにより、ｎ型ト
ランジスタ１２８０ｃのゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１２８２のオフ電流は極めて小さいため、ｎ型トランジスタ１２８０ｃの
ゲート電極の電荷は長時間にわたって保持される。
＜情報の読み出し＞
次に、情報の読み出しについて説明する。第３の配線の電位をＬｏｗレベル電位とした
際、ｐ型トランジスタ１２８０ａがオン状態となり、ｎ型トランジスタ１２８０ｂがオフ
状態となる。この時、第１の配線の電位は第６の配線に与えられる。一方、第３の配線の
電位をＨｉｇｈレベル電位とした際、ｐ型トランジスタ１２８０ａがオフ状態となり、ｎ
型トランジスタ１２８０ｂがオン状態となる。この時、フローティングノード（ＦＮ）に
保持された電荷量に応じて、第６の配線は異なる電位をとる。このため、第６の配線の電
位をみることで、保持されている情報を読み出すことができる（読み出し）。
また、トランジスタ１２８２は、酸化物半導体をチャネル形成領域に用いるため、極め
てオフ電流が小さいトランジスタである。酸化物半導体を用いたトランジスタ１２８２の
オフ電流は、シリコン半導体などで形成されるトランジスタの１０万分の１以下のオフ電
流であるため、トランジスタ１２８２のリークによる、フローティングノード（ＦＮ）に
蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトラ
ンジスタ１２８２により、電力の供給が無くても情報の保持が可能な不揮発性の記憶回路
を実現することが可能である。
また、このような回路構成を用いた半導体装置を、レジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、記憶装置全体、もしくは記憶装置を構成する一または複数の
論理回路において、待機状態のときに短い時間でも電源停止を行うことができるため、消
費電力を抑えることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
本実施例においては、図６に示すトランジスタ１７０に相当するトランジスタを作製し
、当該トランジスタのＩｄ−Ｖｇ特性の評価を行った。
また、本実施例においては、以下に示す試料Ａ１、試料Ａ２、及び試料Ａ３を作製し評
価を行った。なお、試料Ａ１乃至Ａ３は、本発明の一態様の試料である。また、試料Ａ１
は、チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５μｍのトランジスタであり、試料Ａ２は、
チャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍのトランジスタであり、試料Ａ３は、チ
ャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝２００μｍのトランジスタである。また、試料Ａ１
乃至Ａ３は、それぞれ上記サイズのトランジスタを基板内に１０個形成した。
本実施例で作製した試料Ａ１乃至Ａ３について、以下説明を行う。また、試料Ａ１乃至
Ａ３は、トランジスタのチャネル幅Ｗのサイズが異なるのみで、作製工程については同一
とした。なお、以下の説明において、図６に示すトランジスタ１７０に付記した符号を用
いて説明する。
＜試料Ａ１乃至Ａ３の作製方法＞
まず、基板１０２上に導電膜１０４を形成した。基板１０２としては、ガラス基板を用
いた。なお、ガラス基板の大きさとしては、６００ｍｍ×７２０ｍｍ、厚さ０．７ｍｍと
した。また、導電膜１０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板１０２及び導電膜１０４上に絶縁膜１０６、１０７を形成した。絶縁膜１０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜１０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
絶縁膜１０６の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシ
ランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガス
をチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平
板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し
、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シ
リコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０
ｎｍの窒化シリコン膜を成膜した。
また、絶縁膜１０７の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍ
のシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧
力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電
力を供給して成膜した。
次に、絶縁膜１０７上に酸化物半導体膜１０８を形成した。酸化物半導体膜１０８は、
ゲート電極として機能する導電膜１０４側の第１の酸化物半導体膜１０８ａと、第１の酸
化物半導体膜１０８ａ上の第２の酸化物半導体膜１０８ｂとを、積層して形成した。また
、第１の酸化物半導体膜１０８ａとして、厚さ１０ｎｍのＩＧＺＯ膜を形成し、第２の酸
化物半導体膜１０８ｂとして、厚さ１５ｎｍのＩＧＺＯ膜を形成した。
なお、第１の酸化物半導体膜１０８ａの成膜条件としては、基板温度を１７０℃とし、
流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスをチャンバー内に導
入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
また、第２の酸化物半導体膜１０８ｂの成膜条件としては、基板温度を１７０℃とし、
流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスをチャンバー内に
導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した
。
次に、絶縁膜１０７及び酸化物半導体膜１０８上に導電膜１１２ａ、１１２ｂを形成し
た。導電膜１１２ａ、１１２ｂとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００
ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて
真空中でタングステン膜、アルミニウム膜、チタン膜の順に連続して形成した。
次に、絶縁膜１０７、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁
膜１１４及び絶縁膜１１６を形成した。絶縁膜１１４としては、厚さ５０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１１
４及び絶縁膜１１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜１１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜１１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素ガス雰囲気下で３５０℃
１時間とした。
絶縁膜１１６上に、厚さ５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した
。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴン
ガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、
スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：Ｓｉ
Ｏ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
次に、ＩＴＳＯ膜を介して、絶縁膜１１６に酸素添加処理を行った。該酸素添加処理と
しては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガス
をチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、
アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を１２０ｓｅｃ
供給して行った。
次に、ＩＴＳＯ膜を除去し、絶縁膜１１６を露出させた。また、ＩＴＳＯ膜の除去方法
としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて、３００
ｓｅｃのエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５ｓｅｃのエ
ッチングを行った。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１１８の成膜
時のＰＥＣＶＤ装置における基板温度を３５０℃とした。
次に、導電膜１１２ｂに達する開口部１４２ｃ及び、導電膜１０４に達する開口部１４
２ａ、１４２ｂを形成した。開口部１４２ａ、１４２ｂ、１４２ｃとしては、ドライエッ
チング装置を用いて形成した。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１８上に導電膜を形
成し、該導電膜を加工することで導電膜１２０ａ、１２０ｂを形成した。導電膜１２０ａ
、１２０ｂとしては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成
した。ＩＴＳＯ膜に用いたターゲットの組成としては、先に示すＩＴＳＯ膜の組成と同様
とした。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素ガス雰囲気下で２５０℃
１時間とした。
以上の工程で本実施例の試料Ａ１乃至Ａ３を作製した。なお、試料Ａ１乃至Ａ３のプロ
セスにおける最高温度は３５０℃であった。
＜トランジスタのＩｄ−Ｖｇ特性＞
次に、上記作製した試料Ａ１乃至試料Ａ３のＩｄ−Ｖｇ特性を測定した。試料Ａ１乃至
試料Ａ３のＩｄ−Ｖｇ特性結果を、図２５（Ａ）（Ｂ）（Ｃ）に示す。なお、図２５（Ａ
）は、試料Ａ１のＩｄ−Ｖｇ特性結果であり、図２５（Ｂ）は、試料Ａ２のＩｄ−Ｖｇ特
性結果であり、図２５（Ｃ）は、試料Ａ３のＩｄ−Ｖｇ特性結果である。なお、図２５（
Ａ）（Ｂ）（Ｃ）において、第１縦軸がＩｄ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ
）を、横軸がＶｇ（Ｖ）を、それぞれ表す。また、図２５（Ａ）（Ｂ）（Ｃ）において、
それぞれ１０個のトランジスタ特性を重ねて表示している。
また、トランジスタ１７０のＩｄ−Ｖｇ測定における、第１のゲート電極として機能す
る導電膜１０４に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう。）、及び第２のゲ
ート電極として機能する導電膜１２０ｂに印加する電圧（Ｖｂｇ）としては、−１５Ｖか
ら＋２０Ｖまで０．２５Ｖのステップで印加した。なお、試料Ａ３のトランジスタのみ、
Ｖｇ及びＶｂｇを−１５Ｖから＋１５Ｖまで０．２５Ｖのステップで印加した。また、ソ
ース電極として機能する導電膜１１２ａに印加する電圧（以下、ソース電圧（Ｖｓ）とも
いう。）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜１１２ｂに印加す
る電圧（以下、ドレイン電圧（Ｖｄ）ともいう。）を０．１Ｖまたは２０Ｖとした。なお
、電界効果移動度（μＦＥ）については、Ｖｄ＝２０Ｖの結果を示している。
図２５（Ａ）（Ｂ）（Ｃ）に示す結果から、本発明の一態様の試料Ａ１乃至Ａ３は、プ
ロセスの最高温度が３５０℃と比較的低い温度であっても、ＦＥＴ特性のチャネル幅Ｗ依
存がほとんど見られず、安定してノーマリーオフの特性が得られていることが確認できた
。なお、本実施例において、トランジスタのノーマリーオフの特性とは、Ｖｇ＝０Ｖでド
レイン−ソース間を流れる電流Ｉｄｓがチャネル幅１μｍあたり、室温において１×１０
−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０
−１６Ａ以下であることをいう。また、本発明の一態様の試料Ａ１乃至Ａ３は、高い電界
効果移動度であることが確認できた。特に試料Ａ２乃至Ａ３の電界効果移動度が３０ｃｍ
２／Ｖｓを超える特性であることが確認できた。
以上より、本発明の一態様の半導体装置においてはプロセス温度を比較的低温（例えば
３５０℃）としても、酸化物半導体膜を積層構造とすることで、高い信頼性と、高い電界
効果移動度と、が満たされた優れた電気特性を有することが示された。
以上、本実施例に示す構成は、他の実施の形態と適宜組み合わせて用いることができる
。
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０９ 酸化物半導体膜
１０９ａ 酸化物半導体膜
１０９ｂ 酸化物半導体膜
１１２ 導電膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１３１ バリア膜
１３６ａ マスク
１３６ｂ マスク
１３８ エッチング材料
１３９ エッチング材料
１４０ 酸素
１４０ａ 酸素
１４１ 矢印
１４２ エッチング材料
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１７０ トランジスタ
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６４ 絶縁膜
７６６ 絶縁膜
７６７ 酸化物半導体膜
７６８ 絶縁膜
７７０ 平坦化絶縁膜
７７２ 導電膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８４ 導電膜
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
１２８０ａ ｐ型トランジスタ
１２８０ｂ ｎ型トランジスタ
１２８０ｃ ｎ型トランジスタ
１２８１ 容量素子
１２８２ トランジスタ
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (4)

  1. 酸化物半導体膜を成膜し、
    前記酸化物半導体膜上にソース電極、及びドレイン電極を形成し、
    前記酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に第１の絶縁膜及び第２の絶縁膜を成膜し、
    前記第２の絶縁膜上に第３の絶縁膜を成膜し、
    前記第３の絶縁膜を介して、過剰酸素または酸素ラジカルを前記第２の絶縁膜に添加し、
    ４００℃未満の温度で加熱処理を行い、
    前記第３の絶縁膜または前記第３の絶縁膜の一部、及び前記第２の絶縁膜の一部をウエットエッチングによって除去し、
    第４の絶縁膜を成膜する半導体装置の作製方法。
  2. 酸化物半導体膜を成膜し、
    前記酸化物半導体膜上にソース電極、及びドレイン電極を形成し、
    前記酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に第１の絶縁膜及び第２の絶縁膜を成膜し、
    前記第２の絶縁膜上に第３の絶縁膜を成膜し、
    前記第３の絶縁膜を介して、過剰酸素または酸素ラジカルを前記第２の絶縁膜に添加し、
    前記第３の絶縁膜または前記第３の絶縁膜の一部、及び前記第２の絶縁膜の一部をウエットエッチングによって除去し、
    第４の絶縁膜を成膜する半導体装置の作製方法。
  3. 請求項１または２において、
    前記第３の絶縁膜として、インジウムスズ酸化物、インジウムスズシリコン酸化物または酸化インジウムを成膜する半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記第４の絶縁膜として、窒化酸化シリコンまたは窒化シリコンを成膜する半導体装置の作製方法。
JP2019227130A 2015-02-04 2019-12-17 半導体装置の作製方法 Active JP6905575B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021105327A JP7209774B2 (ja) 2015-02-04 2021-06-25 半導体装置の作製方法
JP2023001683A JP2023052283A (ja) 2015-02-04 2023-01-10 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015019938 2015-02-04
JP2015019938 2015-02-04
JP2016017125A JP6635812B2 (ja) 2015-02-04 2016-02-01 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016017125A Division JP6635812B2 (ja) 2015-02-04 2016-02-01 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021105327A Division JP7209774B2 (ja) 2015-02-04 2021-06-25 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2020061565A true JP2020061565A (ja) 2020-04-16
JP6905575B2 JP6905575B2 (ja) 2021-07-21

Family

ID=56554707

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016017125A Active JP6635812B2 (ja) 2015-02-04 2016-02-01 半導体装置の作製方法
JP2019227130A Active JP6905575B2 (ja) 2015-02-04 2019-12-17 半導体装置の作製方法
JP2021105327A Active JP7209774B2 (ja) 2015-02-04 2021-06-25 半導体装置の作製方法
JP2023001683A Pending JP2023052283A (ja) 2015-02-04 2023-01-10 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016017125A Active JP6635812B2 (ja) 2015-02-04 2016-02-01 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021105327A Active JP7209774B2 (ja) 2015-02-04 2021-06-25 半導体装置の作製方法
JP2023001683A Pending JP2023052283A (ja) 2015-02-04 2023-01-10 半導体装置の作製方法

Country Status (7)

Country Link
US (2) US9831275B2 (ja)
JP (4) JP6635812B2 (ja)
KR (1) KR20170109237A (ja)
CN (2) CN107210226B (ja)
DE (1) DE112016000607T5 (ja)
TW (3) TWI693712B (ja)
WO (1) WO2016125051A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
HUE058345T2 (hu) * 2013-05-17 2022-07-28 Hollister Inc Biológiailag lebomló szagzáró fólia
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN108022937B (zh) * 2016-10-31 2021-10-01 乐金显示有限公司 具有双层氧化物半导体的薄膜晶体管基板
US10957801B2 (en) * 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2019121696A (ja) * 2018-01-05 2019-07-22 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
CN116759429A (zh) * 2018-09-05 2023-09-15 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
US10833206B2 (en) * 2018-12-11 2020-11-10 Micron Technology, Inc. Microelectronic devices including capacitor structures and methods of forming microelectronic devices
US11631447B2 (en) * 2019-07-25 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Memory circuit and manufacturing method thereof
CN111679454B (zh) * 2020-06-19 2023-07-07 联合微电子中心有限责任公司 半导体器件的制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048667A (ja) * 1996-08-01 1998-02-20 Seiko Epson Corp 液晶パネル用基板およびその製造方法並びに投射型表示装置
JP2003172949A (ja) * 2001-12-06 2003-06-20 Toshiba Corp 表示装置用アレイ基板の製造方法
JP2011054951A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2013131582A (ja) * 2011-12-20 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013153156A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013179290A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置を有する表示装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
WO2014046025A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 液晶ディスプレイ
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016021563A (ja) * 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101785745B1 (ko) 2009-09-16 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011108739A (ja) 2009-11-13 2011-06-02 Dainippon Printing Co Ltd 薄膜トランジスタ基板、その製造方法及び画像表示装置
KR20120107107A (ko) 2009-12-04 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP2013531383A (ja) 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
CN107452630B (zh) 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP6239292B2 (ja) 2012-07-20 2017-11-29 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
CN106537604B (zh) 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048667A (ja) * 1996-08-01 1998-02-20 Seiko Epson Corp 液晶パネル用基板およびその製造方法並びに投射型表示装置
JP2003172949A (ja) * 2001-12-06 2003-06-20 Toshiba Corp 表示装置用アレイ基板の製造方法
JP2011054951A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2013131582A (ja) * 2011-12-20 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013153156A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013179290A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置を有する表示装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP2013214732A (ja) * 2012-03-08 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
WO2014046025A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 液晶ディスプレイ
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016021563A (ja) * 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置

Also Published As

Publication number Publication date
TW202207322A (zh) 2022-02-16
TWI744891B (zh) 2021-11-01
WO2016125051A1 (en) 2016-08-11
KR20170109237A (ko) 2017-09-28
JP7209774B2 (ja) 2023-01-20
TWI800057B (zh) 2023-04-21
US10431600B2 (en) 2019-10-01
TW201639148A (zh) 2016-11-01
DE112016000607T5 (de) 2017-11-16
JP2016146478A (ja) 2016-08-12
US9831275B2 (en) 2017-11-28
CN107210226A (zh) 2017-09-26
JP6635812B2 (ja) 2020-01-29
JP2021168400A (ja) 2021-10-21
JP2023052283A (ja) 2023-04-11
CN107210226B (zh) 2020-12-22
TW202034524A (zh) 2020-09-16
JP6905575B2 (ja) 2021-07-21
CN112436021A (zh) 2021-03-02
TWI693712B (zh) 2020-05-11
US20180083048A1 (en) 2018-03-22
US20160225795A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
JP6799116B2 (ja) 半導体装置の作製方法
JP7209774B2 (ja) 半導体装置の作製方法
JP6770209B2 (ja) 半導体装置
US11282865B2 (en) Semiconductor device including indium at insulating film interface
JP7293282B2 (ja) 半導体装置
JP2020004981A (ja) 半導体装置
JP2019216247A (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210625

R150 Certificate of patent or registration of utility model

Ref document number: 6905575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150