CN105304502B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105304502B
CN105304502B CN201510783008.4A CN201510783008A CN105304502B CN 105304502 B CN105304502 B CN 105304502B CN 201510783008 A CN201510783008 A CN 201510783008A CN 105304502 B CN105304502 B CN 105304502B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510783008.4A
Other languages
English (en)
Other versions
CN105304502A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105304502A publication Critical patent/CN105304502A/zh
Application granted granted Critical
Publication of CN105304502B publication Critical patent/CN105304502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

在包括氧化物半导体膜的晶体管中，形成与氧化物半导体膜接触并且覆盖源电极及漏电极的用来防止带电的金属氧化物膜。然后通过金属氧化物膜向该金属氧化物膜引入（添加）氧并且进行热处理。通过氧引入及热处理的这些步骤，从氧化物半导体膜中有意地去除氢、水分、羟基或者氢化物等杂质，以高度纯化氧化物半导体膜。此外，通过设置金属氧化物膜，可以在晶体管中防止氧化物半导体膜的背沟道侧上产生寄生沟道。

Description

半导体装置的制造方法
技术领域
本发明的一个实施方式涉及一种半导体装置及半导体装置的制造方法。
在本说明书中，半导体装置一般是指能够通过利用半导体特性而工作的装置，因此电光装置、半导体电路以及电子装置都是半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管（也称为薄膜晶体管（TFT））的技术引人注目。这种晶体管应用在诸如集成电路（IC）或图像显示装置（显示装置）等各式各样的电子装置。作为可以应用于晶体管的半导体薄膜，硅类半导体材料是公知的；但是，作为其他材料，氧化物半导体受到关注。
例如，公开其有源层具有包括铟（In）、镓（Ga）和锌（Zn）并且其电子载流子浓度低于1018／cm3的非晶氧化物的晶体管（参照专利文献1）。
[参考]
[专利文献]
[专利文献1] 日本专利申请公开2006-165528。
发明内容
然而，当在形成薄膜的步骤中发生由于氧的过多或过少而引起的与化学计量组成的偏离或者形成电子施主的氢或水分进入氧化物半导体时，氧化物半导体的导电率变化。这种现象成为包括氧化物半导体的晶体管的电特性变动的一个因素。
鉴于上述问题，本发明的目的之一是提供包括氧化物半导体的半导体装置，其具有稳定的电特性和高的可靠性。
此外，本发明的目的之一是防止在氧化物半导体膜的背沟道侧产生寄生沟道。
为了抑制包括氧化物半导体膜的晶体管的电特性变动而有意地从氧化物半导体膜中去除引起变动的诸如氢、水分、羟基或者氢化物（也称为氢化合物）等杂质。此外，供给在去除杂质的步骤中减少且作为氧化物半导体的主要成分的氧。因此使氧化物半导体膜高度纯化且在电性上成为I型（本征）。
I型（本征）的氧化物半导体是如下一种氧化物半导体，即通过以从氧化物半导体中去除作为n型杂质的氢以便尽可能少地包含氧化物半导体的主要成分以外的杂质的方式来进行高度纯化，实现I型（本征）或实质上I型（本征）。换而言之，特征是不通过添加杂质，而是通过尽可能多地去除诸如氢或水等杂质来获得高度纯化的I型（本征）氧化物半导体或与其接近的氧化物半导体。这使费密能级（Ef）能够在与本征费密能级（Ei）相同的能级。
在包括氧化物半导体膜的晶体管中，在氧化物半导体膜上以与该氧化物半导体膜接触的方式形成用来防止在氧化物半导体膜的背沟道侧产生带电的氧化物层，通过氧化物层引入（添加）氧，在氧化物层之上形成绝缘层并且进行热处理。该热处理也可以在氧化物层上形成绝缘层之前进行。
具有防止带电的功能的氧化物层设置在氧化物半导体膜、优选为高度纯化的氧化物半导体膜的背沟道侧（与栅极绝缘膜侧相反的一侧）上，并且，该氧化物层的介电常数优选小于氧化物半导体的介电常数。例如，使用介电常数为8以上且20以下的氧化物层。
该氧化物层比氧化物半导体膜更厚。例如，优选的是，如果氧化物半导体膜的厚度为3nm以上且30nm以下，则该氧化物层的厚度优选为大于10nm并且大于或等于氧化物半导体膜的厚度。
金属氧化物可以用于该氧化物层。作为金属氧化物，例如可以使用氧化镓或者添加有0.01原子百分比至5 atoms %的铟或锌的氧化镓。
通过上述氧引入及热处理，有意地从氧化物半导体膜中去除氢、水分、羟基或者氢化物（也称为氢化合物）等杂质，由此高度纯化氧化物半导体膜。通过引入氧，切断包含在氧化物半导体中的金属与氢之间的键或者该金属与羟基之间的键，并且氢或羟基与氧起反应来生成水；这使得可以容易地通过后面进行的热处理使作为杂质的氢或羟基以水的形式被消除。
通过在氧化物半导体膜上层叠金属氧化物膜将氧引入到氧化物半导体膜中，以便可以控制氧的引入深度（引入区域），并且，可以高效地将氧引入到氧化物半导体膜中。
此外，包含氧的金属氧化物膜与氧化物半导体膜在经受热处理时处于接触的状态，所以可以从包含氧的金属氧化物膜中将作为氧化物半导体的主要成分材料之一且在去除杂质的步骤中减少的氧供给到氧化物半导体膜。因此，氧化物半导体膜被高度纯化，从而在电性上成为I型（本征）。
为了防止诸如水分或氢等杂质在热处理后进入氧化物半导体膜，可以在绝缘层上还形成阻挡它们从外部进入的保护绝缘层。
包括高度纯化的氧化物半导体膜的晶体管的电特性、诸如阈值电压和截止态电流几乎不具有温度相关性。此外，晶体管特性几乎不因为光劣化而发生改变。
如上所述，具有高度纯化且在电性上是I型（本征）的氧化物半导体膜的晶体管的电特性变动被抑制，并且该晶体管在电性上稳定。因此，可以提供包括电特性稳定且可靠性高的氧化物半导体的半导体装置。
在250℃以上且650℃以下、450℃以上且600℃以下或者低于衬底的应变点的温度进行热处理。可在氮、氧、超干燥空气（水的含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）、或者稀有气体（氩、氦等）的气氛下进行热处理。
本说明书所公开的发明的结构的一个实施方式是一种半导体装置的制造方法，包括如下步骤：在衬底之上形成栅电极；形成覆盖栅电极的栅极绝缘膜；在与栅电极重叠的区域中形成氧化物半导体膜，其中在氧化物半导体膜与栅电极之间插入栅极绝缘膜；在氧化物半导体膜之上形成源电极及漏电极；形成与氧化物半导体膜接触并覆盖源电极及漏电极的金属氧化物膜；将氧引入到氧化物半导体膜、金属氧化物膜以及氧化物半导体膜和金属氧化物膜的界面至少之一；形成覆盖金属氧化物膜的绝缘膜；以及进行热处理。
本说明书中公开的发明的结构的另一实施方式是一种半导体装置的制造方法，包括如下步骤：在衬底之上形成栅电极；形成覆盖栅电极的栅极绝缘膜；在与栅电极重叠的区域中形成氧化物半导体膜，其中在栅电极与氧化物半导体膜之间插入栅极绝缘膜；在氧化物半导体膜之上形成源电极及漏电极；形成与氧化物半导体膜接触并覆盖源电极及漏电极的金属氧化物膜；形成覆盖金属氧化物膜的绝缘膜；将氧引入到氧化物半导体膜、金属氧化物膜以及氧化物半导体膜和金属氧化物膜的界面至少之一；以及进行热处理。
此外，本说明书中公开的发明的结构的另一实施方式是一种半导体装置的制造方法，包括如下步骤：在衬底之上形成栅电极；形成覆盖栅电极的栅极绝缘膜；在与栅电极重叠的区域中形成氧化物半导体膜，其中在栅电极与氧化物半导体膜之间插入栅极绝缘膜；对氧化物半导体膜进行第一热处理，第一热处理包括惰性气氛下的加热和氧气氛下的冷却；在氧化物半导体膜之上形成源电极及漏电极；形成与氧化物半导体膜接触并覆盖源电极及漏电极的金属氧化物膜；将氧引入到氧化物半导体膜、金属氧化物膜以及氧化物半导体膜和金属氧化物膜的界面至少之一；形成覆盖金属氧化物膜的绝缘膜；以及进行第二热处理。
此外，本说明书中公开的发明的结构的另一实施方式是一种半导体装置的制造方法，包括如下步骤：在衬底之上形成栅电极；形成覆盖栅电极的栅极绝缘膜；在与栅电极重叠的区域中形成氧化物半导体膜，其中在栅电极与氧化物半导体膜之间插入栅极绝缘膜；对氧化物半导体膜进行第一热处理，第一热处理包括惰性气氛下的加热和氧气氛下的冷却；在氧化物半导体膜之上形成源电极及漏电极；形成与氧化物半导体膜接触并覆盖源电极及漏电极的金属氧化物膜；形成覆盖金属氧化物膜的绝缘膜；将氧引入到氧化物半导体膜、金属氧化物膜以及氧化物半导体膜和金属氧化物膜的界面至少之一；以及进行第二热处理。
在半导体装置的上述制造方法中，优选作为金属氧化物膜形成包含氧化镓的膜。
备选地，在半导体装置的上述制造方法中，优选作为金属氧化物膜形成包含0.01原子百分比至5原子百分比的铟或锌的氧化镓膜。
在半导体装置的上述制造方法中，热处理的温度优选为450℃至600℃。
在半导体装置的上述制造方法中，优选作为氧化物半导体膜形成包含铟及镓的膜。
在上述结构中，优选将氧化镓膜用作金属氧化物膜。可以通过溅射法、CVD法、蒸镀法等来形成氧化镓膜。氧化镓膜具有大约4.9eV的能隙，并且，在可见光波长范围内具有透光属性，但这取决于氧和镓的组成比。
在本说明书中，有时将氧化镓表示为GaOx（x＞0）。例如，当GaOx具有晶体结构时，已知其中x为1.5的Ga2O3。
在上述结构中，可以在氧化物半导体膜之上形成金属氧化物膜之前，对氧化物半导体膜进行热处理。此外，可以通过离子注入法或离子掺杂法来进行氧的引入。
在氧化物半导体膜之上且以与该氧化物半导体膜接触的方式形成金属氧化物膜，通过金属氧化物膜引入氧，然后进行热处理。通过氧引入及热处理的这些步骤，有意地从氧化物半导体膜中去除诸如氢、水分、羟基或者氢化物等杂质，由此能够高度纯化氧化物半导体膜。包括高度纯化且在电性上I型（本征）的氧化物半导体膜的晶体管的电特性变动被抑制，并且该晶体管在电性上稳定。
因此，根据本发明的一个实施方式，可以制造具有稳定电特性的晶体管。
此外，根据本发明的一个实施方式，可以制造具有电特性良好且可靠性高的晶体管的半导体装置。
附图说明
图1A至1E是示出半导体装置及半导体装置的制造方法的一个实施方式的图；
图2A至2C是各示出半导体装置的一个实施方式的图；
图3是示出半导体装置的一个实施方式的图；
图4是示出半导体装置的一个实施方式的图；
图5是示出半导体装置的一个实施方式的图；
图6A和6B是示出半导体装置的一个实施方式的图；
图7A和7B是示出电子装置的图；
图8A至8F是各示出电子装置的图；
图9A是示出电介质的叠层结构的模型图，而图9B是等效电路图。
具体实施方式
下面，将参照附图详细描述本发明的实施例。但是，本发明不限于以下描述，并且所属技术领域的普通技术人员可以很容易地理解，本文公开的模式及细节可以各种形式修改。此外，本发明不被解释为限于在下面对实施例的描述。
注意，说明书中诸如“第一”和“第二”等序数词是为了方便起见使用的，而不表示步骤顺序或叠层顺序。另外，这些序数词在本说明书中不表示规定本发明的特定名称。
实施方式1
在本实施方式中，参照图1A至1E描述半导体装置及半导体装置的制造方法的一个实施方式。在本实施方式中，作为半导体装置的示例描述包括氧化物半导体膜的晶体管。
如图1E所示，晶体管410包括栅电极401、栅极绝缘膜402、氧化物半导体膜403、源电极405a以及漏电极405b，它们在具有绝缘表面的衬底400之上形成。在氧化物半导体膜403之上依次层叠有用来防止在氧化物半导体膜403的背沟道侧带电的金属氧化物膜407及绝缘膜409。
图1A至1E示出晶体管410的制造方法的一例。
首先，在具有绝缘表面的衬底400之上形成导电膜，然后通过第一光刻步骤形成栅电极401。注意，可以利用喷墨法形成抗蚀剂掩模。利用喷墨法形成抗蚀剂掩模不需要光掩模，所以可以降低制造成本。
虽然对于可用作具有绝缘表面的衬底400的衬底没有具体限制，但是需要衬底至少对于后面进行的热处理具有足够的耐热性。例如，可以使用诸如玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等衬底。备选地，可以使用硅、碳化硅等的多晶半导体衬底或单晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等（只要该衬底具有绝缘表面）。另外，也可以在这些衬底之上设置半导体元件。
柔性衬底可用作衬底400。当使用柔性衬底时，可以直接在柔性衬底之上形成包括氧化物半导体膜403的晶体管410。备选地，可以在制造衬底之上形成包括氧化物半导体膜403的晶体管410，然后可将该晶体管410分离并转移到柔性衬底。注意，为了从制造衬底中分离晶体管并将它转移到柔性衬底，可以在制造衬底和包括氧化物半导体膜的晶体管之间设置分离层。
可以将用作基底膜的绝缘膜设置在衬底400和栅电极401之间。基底膜具有防止杂质元素从衬底400扩散的功能，并且，可以使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一个或者多个、以单层结构或者叠层结构来形成该基底膜。
可以使用诸如钼、钛、钽、钨、铝、铜、钕或钪等金属材料或者包含这些材料中的任一种作为主要成分的合金材料形成具有单层结构或叠层结构的栅电极401。
接着，在栅电极401之上形成栅极绝缘膜402。可以通过等离子体CVD法、溅射法或类似方法使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层或氧化铪层形成具有单层结构或叠层结构的栅极绝缘膜402。
在本实施方式中，将如下本征（I型）或者实质上本征（I型）的氧化物半导体用作氧化物半导体膜403：从其中去除杂质并且被高度纯化以便尽可能少地包含用作载流子施主且是氧化物半导体的主要成分以外的物质的杂质。
这种高度纯化的氧化物半导体对界面状态或者界面电荷极为敏感，所以氧化物半导体膜和栅极绝缘膜的界面是重要的。因此，与高度纯化的氧化物半导体接触的栅极绝缘膜要求具有高质量。
对于栅极绝缘膜的制造方法，优选采用使用微波（例如，频率为2.45GHz）的高密度等离子体CVD法，这是因为形成的绝缘层可以是密实的，且能够具有高击穿电压和高质量。这是因为当高度纯化的氧化物半导体和高质量的栅极绝缘膜密切接触时，可以降低界面状态，且界面特性能够是良好的。
当然，可以使用不同的成膜方法，诸如溅射法或等离子体CVD法，只要能够将高质量绝缘层形成为栅极绝缘膜即可。另外，可以形成如下绝缘层，该绝缘层的膜质量和与氧化物半导体的界面特性通过成膜后进行的热处理得到改进。在任一种情况下，能够使用任何栅极绝缘膜，只要作为栅极绝缘膜的膜质量高、与氧化物半导体的界面状态密度得到降低并且可以形成良好的界面即可。
为使栅极绝缘膜402和氧化物半导体膜中尽可能少地包含氢、羟基及水分，优选作为氧化物半导体膜的成膜的预处理，在溅射装置的预热室中对其之上形成栅电极401的衬底400、或者其之上形成到栅极绝缘膜402的衬底400进行预热，以便使吸附在衬底400上的诸如氢和水分等杂质被消除且去除。作为设置在预热室内的排空单元，低温泵是优选的。注意，可以省略该预热处理。类似地，该预热处理也可以在后面的步骤中对之上形成直到源电极405a及漏电极405b的膜的衬底400（形成金属氧化物膜407之前）进行。
接着，通过溅射法在栅极绝缘膜402之上形成厚度为3nm以上且30nm以下的氧化物半导体膜。当氧化物半导体膜的厚度过厚（例如，厚度为50nm以上）时，晶体管有可能会成为常开启型，所以优选采用上述厚度。
另外，优选在利用溅射法形成氧化物半导体膜之前，通过引入氩气且生成等离子体的反溅射来去除附着在栅极绝缘膜402表面的粉状物质（也称为微粒或尘屑）。反溅射是指不对靶材一侧施加电压而使用RF电源在氩气氛中对衬底一侧施加电压来在衬底附近产生等离子体以改变表面的方法。注意，也可以使用氮气氛、氦气氛、氧气氛或类似的来代替氩气氛。
作为用于氧化物半导体膜的氧化物半导体，可以使用如下氧化物半导体：诸如In-Sn-Ga-Zn-O类氧化物半导体等四元金属氧化物；诸如In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体或Sn-Al-Zn-O类氧化物半导体等三元金属氧化物；诸如In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体或In-Ga-O类氧化物半导体等二元金属氧化物；In-O类氧化物半导体；Sn-O类氧化物半导体；Zn-O类氧化物半导体等。另外，上述氧化物半导体中可以包含SiO2。注意，这里例如In-Ga-Zn-O类氧化物半导体是指包含铟（In）、镓（Ga）和锌（Zn）的氧化物膜，并且，对组成比没有具体限制。In-Ga-Zn-O类氧化物半导体可以包含In、Ga和Zn以外的元素。
另外，作为氧化物半导体膜，可以使用以化学式InMO3(ZnO)m（m>0）表示的材料制成的薄膜。这里，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等。
当将In-Ga-Zn-O类材料用于氧化物半导体时，例如，可以将组成比为In2O3：Ga2O3：ZnO=1：1：1[摩尔比]的氧化物靶材用作靶材。另外，不局限于该靶材及组成，例如，可以使用In2O3：Ga2O3：ZnO=1：1：2[摩尔比]的氧化物靶材。
当将In-Zn-O类材料用作氧化物半导体时，因此，靶材的组成比设定为原子比为In:Zn＝50:1至1:2（换算为摩尔比则为In2O3:ZnO=25:1至1:4），优选为In:Zn=20:1至1:1（换算为摩尔比则为In2O3:ZnO=10:1至1:2），更优选为In:Zn=15:1至1.5:1（换算为摩尔比则为In2O3:ZnO=15:2至3:4）。例如，在用于形成原子比为In:Zn:O=X:Y:Z的In-Zn-O类氧化物半导体的靶材中，满足关系式：Z＞1.5X+Y。
另外，靶材的填充率为90%以上且100%以下，优选为95%以上且99.9%以下。通过采用填充率高的靶材，可以形成致密的氧化物半导体膜。
在本实施方式中，通过使用In-Ga-Zn-O类氧化物靶材的溅射法形成氧化物半导体膜。另外，氧化物半导体膜可以在稀有气体（典型为氩）气氛下、氧气氛下或稀有气体和氧的混合气氛下利用溅射法形成。
优选使用氢、水、羟基或氢化物等杂质被去除了的高纯度气体作为用于形成氧化物半导体膜的溅射气体。
在减压状态的成膜室内保持衬底400，并且衬底温度优选设定在100℃以上且600℃以下，优选为200℃以上且400℃以下。通过在加热衬底400的同时进行成膜，可以降低形成了的氧化物半导体膜中含有的杂质浓度。另外，可以减轻溅射带来的损伤。然后，去除残留在成膜室内的水分、引入去除了氢及水分的溅射气体并使用上述靶材，以便在衬底400之上形成氧化物半导体膜。优选使用捕集真空泵，例如，低温泵、离子泵、钛升华泵。另外，排空单元可以是配备有冷阱的涡轮泵。在利用低温泵进行了排空的成膜室中，去除氢原子、包含氢原子的化合物（诸如水（H2O））（更优选地，还有包含碳原子的化合物）等，由此可以降低该成膜室形成的氧化物半导体膜中含有的杂质浓度。
作为成膜条件的一个例子，可以采用如下条件：衬底与靶材之间的距离为100mm；压力为0.6Pa；直流（DC）功率为0.5kW并且气氛是氧气氛（氧流量比率为100%）。注意，优选使用脉冲直流电源，在这种情况下，可以减少成膜时产生的粉状物质（也称为微粒或尘屑），并且膜厚度分布可以是均匀的。
接着，利用第二光刻步骤将氧化物半导体膜加工为岛状的氧化物半导体膜441（参照图1A）。可以利用喷墨法形成用来形成岛状氧化物半导体膜441的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，由此可以降低制造成本。
注意，氧化物半导体膜的蚀刻可以是干蚀刻、湿蚀刻或者干蚀刻和湿蚀刻两者。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻剂，可以使用磷酸、醋酸和硝酸的混合溶液等。此外，还可以使用ITO-07N（由日本关东化学株式会社制造）。
接着，在栅极绝缘膜402及氧化物半导体膜441之上形成用来形成源电极及漏电极（包括在与该源电极及漏电极相同的层中形成的布线）的导电膜。作为用于源电极及漏电极的导电膜，例如可以使用包括选自Al、Cr、Cu、Ta、Ti、Mo和W中的元素的金属膜、包含上述元素的任一种作为其成分的金属氮化物膜（例如氮化钛膜、氮化钼膜或氮化钨膜）等。备选地，可以在诸如Al膜或Cu膜等金属膜之上和/或之下形成诸如Ti、Mo或W等高熔点金属的膜或者金属氮化物膜（例如氮化钛膜、氮化钼膜或氮化钨膜）。此外，可以使用导电金属氧化物形成用于源电极及漏电极的导电膜。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟-氧化锡合金（In2O3-SnO2，缩写为ITO）、氧化铟-氧化锌合金（In2O3-ZnO）或包含氧化硅的这些金属氧化物材料的任一种。
注意，源电极及漏电极的材料优选根据氧化物半导体的电子亲和性和金属氧化物膜的电子亲和性来选择。就是说，当源电极及漏电极的材料的功函数为W[eV]，氧化物半导体的电子亲和性为φ1[eV]，并且金属氧化物膜的电子亲和性为φ2[eV]时，优选满足如下不等式：φ2＋0.4＜W＜（φ1＋0.5），优选（φ2＋0.9）＜W＜（φ1＋0.4）。例如，如果分别将电子亲和性为4.5eV的材料和电子亲和性为3.5eV的材料用于氧化物半导体和金属氧化物膜，则优选将其功函数在3.9eV以上且在5.0eV以下、优选在4.4eV以上且在4.9eV以下的金属或金属化合物用于源电极及漏电极的材料。因此，在晶体管410中，可以防止电子从源电极405a及漏电极405b注入到金属氧化物膜407中，并且可以抑制泄露电流的产生。此外，在氧化物半导体膜和源电极及漏电极的结处可以得到良好的电特性。对于具有这种功函数的材料，例如可以举出氮化钼、氮化钨或类似的。这些材料是优选的，因为它们在耐热性方面上也是优秀的。注意，根据上述不等式，推导出不等式φ2＜（φ1＋0.1），优选为不等式φ2＜（φ1－0.5），但是，更优选的是，满足不等式φ2＜（φ1－0.9）。
利用第三光刻步骤在导电膜之上形成抗蚀剂掩模。选择性地进行蚀刻，以便形成源电极405a和漏电极405b。然后，去除抗蚀剂掩模（参照图1B）。
可以使用紫外线、KrF激光或ArF激光在第三光刻步骤中形成抗蚀剂掩模时进行曝光。由在氧化物半导体膜441之上相邻的源电极的下端部与漏电极的下端部之间的距离决定要在以后的步骤中形成的晶体管的每个沟道长度L。在对于短于25nm的沟道长度L进行曝光的情况下，可使用具有几nm至几十nm的极短波长的超紫外线（Extreme Ultraviolet）进行第三光刻步骤中形成抗蚀剂掩模时的曝光。在通过超紫外线曝光时，分辨率高且聚焦深度大。由于这些原因，以后形成的晶体管的沟道长度L的范围可以在10nm以上且1000nm以下，并且可以实现电路的工作速度的高速化。
为了减少用于光刻步骤的光掩模数量并减少光刻步骤数量，可以使用作为通过其透光以具有多个强度的曝光掩模的多级灰度掩模进行蚀刻步骤。通过使用多级灰度掩模形成的抗蚀剂掩模具有多个厚度并且还可以通过蚀刻而改变形状，因此可以在多个蚀刻步骤中使用抗蚀剂掩模以便加工成不同图案。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而，可以减少曝光掩模数量，还可以减少对应的光刻步骤数量，所以,可以实现过程的简化。
注意，当对导电膜进行蚀刻时，优选优化蚀刻条件以防止氧化物半导体膜441被蚀刻而断开。但是，难以得到其中仅蚀刻导电膜而完全不蚀刻氧化物半导体膜441的蚀刻条件。在一些情况下，当对导电膜进行蚀刻时，只有氧化物半导体膜441的一部分被蚀刻，而成为具有槽部（凹部）的氧化物半导体膜。
在本实施方式中，由于使用Ti膜作为导电膜，并使用In-Ga-Zn-O类氧化物半导体作为氧化物半导体膜441，所以将过氧化氢氨水（氨、水以及过氧化氢的混合）用作蚀刻剂。
接着，可以通过使用诸如N2O、N2或Ar等气体的等离子体处理，来去除附着在氧化物半导体膜的露出部分的表面上的水等。在进行等离子体处理的情况下，在不暴露于空气的情况下，优选在该等离子体处理之后形成与氧化物半导体膜441的一部分接触的金属氧化物膜407。
接着，形成覆盖源电极405a及漏电极405b并且与氧化物半导体膜441的一部分接触的金属氧化物膜407。注意，将金属氧化膜407的厚度设定得厚于氧化物半导体膜441的厚度。金属氧化物膜407与氧化物半导体膜441的背沟道侧接触、即与源电极405a和漏电极405b之间的氧化物半导体膜441的部分接触。金属氧化物膜407是去除了蓄积在与该氧化物半导体膜441的界面处的电荷的膜。
由于蓄积在源电极405a或漏电极405b中的电位（电荷），正电荷从源电极405a或漏电极405b移动到氧化物半导体膜，因而可能使氧化物半导体膜的背沟道侧的界面带电。尤其是，当氧化物半导体膜的导电率和与氧化物半导体膜的背沟道侧接触的材料层的导电率不同时，电荷流向氧化物半导体膜，电荷在界面处被俘获，并且，电荷与氧化物半导体膜中的氢结合，而成为界面的施主中心。由此，存在晶体管的特性变动的问题。从而，减少氧化物半导体膜中的氢以及防止带电都是重要的。
氧化物半导体膜的物理性质值和金属氧化物膜的物理性质值之差优选小。这里，物理值是指功函数、电子亲和性、介电常数、带隙等。具体而言，氧化物半导体膜的带隙和金属氧化物膜的带隙之差优选小于3eV。例如，在将In－Ga－Zn－O类氧化物半导体用作氧化物半导体膜并且将氧化硅或氧化铝用作金属氧化物膜的情况下，因为In－Ga－Zn－O类氧化物半导体的带隙为3.15eV，并且氧化硅或氧化铝的带隙为8eV，所以有可能会产生上述问题。此外，当使用包括氮化物的膜（例如，氮化硅膜）代替金属氧化物膜时，由于包括氮化物的膜和氧化物半导体膜接触，所以氧化物半导体膜的导电率有可能改变。
金属氧化物膜407是具有当背沟道侧带正电荷时立即去除正电荷的性质的膜。注意，作为用于金属氧化物膜407的材料，优选采用如下的材料：其氢含量小于或等于氧化物半导体膜的氢含量或者不比氧化物半导体膜的氢含量大一个数量级或更多，并且其能隙大于或等于氧化物半导体膜的材料的能隙。
如上所述，通过使用具有带电防止功能的金属氧化物膜407，可以抑制电荷从与氧化物半导体膜接触403的背沟道侧接触的材料层流到氧化物半导体膜403。此外，通过在氧化物半导体膜的上表面之上形成金属氧化物膜407，即使氧化物半导体膜403的背沟道侧带正电荷，也可以立即去除正电荷。此外，通过使用金属氧化物膜407，可以防止在氧化物半导体膜403的背沟道侧产生寄生沟道。由此，可以抑制氧化物半导体膜403的电特性（诸如导电率和阈值电压等）的变动，因此可以提高晶体管410的可靠性。
在本实施方式中，作为金属氧化物膜407，使用通过利用脉冲直流（DC）电源的溅射法得到的氧化镓膜。注意，作为用于溅射法的靶材，优选使用氧化镓靶材。根据所使用的氧化物半导体膜的导电率，可适当地通过将In或Zn添加到金属氧化物膜407，调整金属氧化物膜407的导电率。例如，通过利用通过向氧化镓添加铟或锌得到的靶材的溅射法，来形成包括0.01原子百分比至5原子百分比的铟或锌的膜。当通过添加铟或锌提高金属氧化物膜407的导电率并使该导电率接近氧化物半导体膜403的导电率时，可以进一步减少蓄积的电荷。
氧化镓的带隙为3.0eV至5.2eV（例如为4.9eV），其介电常数为10至12，并且其电子亲和性为3.5eV。In－Ga－Zn－O类氧化物半导体的带隙为3.15eV，介电常数为15，并且电子亲和性为3.5eV。因此，氧化镓膜的物理性质值与氧化物半导体膜的物理性质值之间的差异小，这是优选的。因为氧化镓具有大约4.9eV的宽带隙，所以在可见光波长区域中，它具有透光性。此外，优选的是，将氧化镓用作金属氧化物膜，这是因为可以降低In－Ga－Zn－O类氧化物半导体膜和氧化镓膜之间的接触电阻。当作为金属氧化物膜使用氧化镓时，除了In－Ga－Zn－O类氧化物半导体以外，还可以将In－Ga－O类氧化物半导体或Ga－Zn－O类氧化物半导体用作氧化物半导体材料。
尤其是，当作为氧化物半导体膜而使用In－Ga－Zn－O膜时，由于In－Ga－Zn－O膜包含对于用作氧化物半导体膜407的GaOx共同的镓元素，所以氧化物半导体膜的材料与金属氧化物膜的材料彼此匹配。
优选通过利用诸如水和氢等杂质不进入金属氧化物膜的方法形成金属氧化物膜407。当金属氧化物膜407中包括氢时，氢进入氧化物半导体膜，或者该氢提取氧化物半导体膜中的氧，因此，氧化物半导体膜的背沟道可能具有低电阻（N型导电），并且可能形成寄生沟道。因此，为了使金属氧化物膜407尽可能少地包括氢，在成膜方法中不使用氢是重要的。
在本实施方式中，通过溅射法形成其厚度超过10nm并为氧化物半导体膜441的厚度以上的氧化镓膜作为金属氧化物膜407。这是因为通过增大金属氧化物膜407的厚度，金属氧化物膜407可以高效地放出电荷的缘故。成膜时的衬底温度范围可在室温以上且300℃以下的范围。可通过溅射法在稀有气体（典型为氩）气氛下、氧气氛下或者包含稀有气体和氧的混合气氛下形成氧化镓膜。
为了与氧化物半导体膜的成膜时类似地从金属氧化物膜407的成膜室中去除残留水分，优选使用捕集真空泵（诸如低温泵）。当使用低温泵来对其中形成金属氧化物膜407的成膜室进行排空时可以降低金属氧化物膜407的杂质浓度。此外，作为用来从金属氧化物膜407的成膜室中去除残留水分的排空单元，也可以采用配备有冷阱的涡轮泵。
作为当形成金属氧化物膜407时使用的溅射气体，优选使用从中去除了氢、水、羟基或者氢化物等杂质的高纯度气体。
金属氧化物膜407可至少覆盖氧化物半导体膜的沟道形成区域、源电极405a和漏电极405b。如果有需要，可以选择性地去除金属氧化物膜407。注意，对于在本实施方式中使用的氧化镓膜的蚀刻，可以采用已知的湿蚀刻或已知的干蚀刻。例如，进行使用氟酸溶液或硝酸溶液的湿蚀刻。
接着，通过金属氧化物膜407，将氧421引入到氧化物半导体膜441、金属氧化物膜407以及氧化物半导体膜441和金属氧化物膜407的界面中的至少一个（参照图1C）。
作为引入氧421的方法，可以采用离子注入法、离子掺杂法等。离子注入法中，使源气体成为等离子体，提取该等离子体中包括的离子种，进行质量分离，使具有预定质量的离子种加速，并且注入要作为离子束来被处理的对象中。在离子掺杂法中，使源气体成为等离子体，通过预定电场的工作来从该等离子体中提取离子种并且在没有质量分离的情况下使提取的离子种加速，并将提取的离子种注入要作为离子束来被处理的对象中。当使用涉及质量分离的离子注入法引入氧时，可以防止诸如金属元素等的杂质与氧一起被添加在氧化物半导体膜中。另外，离子掺杂法与离子注入法相比使离子束能够照射到更大面积，所以当使用离子掺杂法添加氧时，可以缩短节拍时间（tact time）。
由于通过层叠在氧化物半导体膜441之上的金属氧化物膜407将氧引入氧化物半导体膜441，所以可以控制氧的引入深度（引入区域），因此，可以高效地将氧引入氧化物半导体膜441中。通过适当地设定加速电压和剂量等引入条件或者使氧通过的金属氧化物膜407的厚度，来控制氧的引入深度。
接着，在金属氧化物膜407之上形成绝缘膜409（参照图1D）。作为绝缘膜409，使用无机绝缘膜，并且，可以使用：利用氧化硅膜、氧氮化硅膜、氧化铝膜以及氧氮化铝膜等氧化物绝缘膜或者诸如氮化硅膜、氮氧化硅膜、氮化铝膜和氮氧化铝膜等氮化物绝缘膜的单层或者叠层。例如，通过溅射法在金属氧化物膜407之上依次层叠氧化硅膜及氮化硅膜。
注意，上述氧的引入处理可以在金属氧化物膜407之上形成绝缘膜409后进行。
接着，在氧化物半导体膜441的一部分（沟道形成区域）和金属氧化物膜407接触的同时对引入氧的氧化物半导体膜441进行热处理（参照图1E）。
在250℃以上且650℃以下，优选为450℃以上且600℃以下，或者低于衬底的应变点进行热处理。例如，将衬底放入作为一种热处理装置的电炉之后，在氮气氛下以450℃对氧化物半导体膜进行一个小时的热处理。
注意，热处理装置不局限于电炉，还可以使用利用从诸如电阻发热元件等的发热元件的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA（Gas RapidThermal Anneal：气体快速热退火）装置或LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是利用从灯（如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等）发出的光（电磁波）的辐射加热被处理对象的装置。GRTA装置是使用高温的气体进行热处理的装置。作为高温的气体，使用诸如氩等的稀有气体或氮那样的与被处理物不产生反应的惰性气体。注意，在作为热处理装置使用GRTA装置的情况下，因为热处理时间短，所以可以在加热到650℃至700℃的高温的惰性气体中加热衬底。
可在氮、氧、超干燥空气（水的含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）、或者稀有气体（氩、氦等）的气氛下进行热处理。但是，在氮、氧、超干燥空气或稀有气体的气氛下优选不包括水、氢等。优选将引入热处理装置中的氮、氧或稀有气体的纯度设定为6N（99.9999%）以上，优选为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
如上所述，将氧引入到氧化物半导体膜441、金属氧化物膜407以及氧化物半导体膜441和金属氧化物膜407之间的界面中的至少一个，然后进行热处理，因此，可以利用氧终结存在于氧化物半导体膜441中、金属氧化物膜407中或者氧化物半导体膜441和金属氧化物膜407之间的界面中的悬空键。当悬空键存在于氧化物半导体膜441中、金属氧化物膜407中或者氧化物半导体膜441和金属氧化物膜407之间的界面时，氢有可能会扩散并且可能形成键，但是，通过利用氧终结悬空键，可以防止键的形成。
通过氧引入，切断氧化物半导体中包含的金属与氢之间的键、或者该金属与羟基之间的键，并且使这些氢或羟基与氧起反应来生成水。从而，可以容易地利用热处理使作为杂质的氢或羟基作为水被消除。
如此，可以防止键的形成，可以进行氧化物半导体膜的脱水或脱氢，并且通过氧引入及热处理可以从氧化物半导体膜中去除氢、水分、羟基或者氢化物等杂质。
此外，因为在进行热处理时氧化物半导体膜和包括氧的金属氧化物膜407接触，所以可以从包括氧的金属氧化物膜407中将作为氧化物半导体的主要成分之一且在杂质的去除步骤中减少的氧供给到氧化物半导体膜。由此，可以降低氧化物半导体膜中的电荷俘获中心。通过上述步骤，得到高度纯化且在电性上成为I型（本征）的氧化物半导体膜403。此外，通过该热处理，同时从金属氧化物膜407中去除杂质，并且可高度纯化金属氧化物膜407。
高度纯化的氧化物半导体膜403包括源自施主的极少载流子（接近零）。氧化物半导体膜403的载流子浓度低于1×1014／cm3，优选低于1×1012／cm3，更优选低于1×1011／cm3。
借助于通过金属氧化物膜407添加氧，产生氧化物半导体膜441和金属氧化物膜407之间的界面附近的原子排列应变。此后，通过热处理，进行氧化物半导体膜403和金属氧化物膜407之间的界面附近的原子的再排列。此时，在氧化物半导体膜403和金属氧化物膜407的原子结合在一起，所以可以降低氧化物半导体膜403的导电率和金属氧化物膜407的导电率等物理性质值之差，并且，可以抑制氧化物半导体膜的背沟道侧上的带电。由此，可以抑制氧化物半导体膜的阈值电压等电特性的变动，所以可以提高晶体管的可靠性。
通过上述步骤形成晶体管410（参照图1E）。晶体管410是包括从氧化物半导体膜有意地去除氢、水分、羟基或者氢化物（也称为氢化合物）等杂质且被高度纯化的氧化物半导体膜403的晶体管。因此，晶体管410的电特性的变动被抑制，而晶体管410在电性上是稳定的。
注意，引入氧后的热处理可以在形成绝缘膜409之前进行。在此情况下，热处理后在金属氧化物膜407之上形成绝缘膜409。
除了上述热处理以外，还可以进行其他热处理。例如，可以在形成氧化物半导体膜441后进行热处理（第一热处理），并可在形成金属氧化物膜407之后再次进行热处理（第二热处理）。在此情况下，第一热处理例如可以是其中在惰性气体气氛下进行加热并且在氧气氛下（至少包括氧的气氛下）进行冷却的处理。在应用这种第一热处理时，可以有利地对氧化物半导体膜进行脱水及供氧。
在图1E的步骤后，还可以再次进行热处理。例如，可以在空气中以100℃以上且200℃以下进行1个小时以上且30个小时以下的热处理。该热处理可以在一定的加热温度的情况下进行。备选地，可以将加热温度的如下改变反复进行多次：加热温度从室温升温到100℃以上且200℃以下的温度，然后下降到室温。
包括氧化物半导体膜403的晶体管410可具有较高的场效应迁移率，所以可能进行高速操作。因此，当将上述晶体管用于像素部时，可以提供高质量图像。此外，可以在一个衬底之上形成具有包括高度纯化的氧化物半导体膜的晶体管的驱动电路部和像素部，所以可以减少半导体装置的零部件数量。
在包括金属氧化物膜407的晶体管410中，可以防止在氧化物半导体膜403的背沟道侧产生寄生沟道。再者，通过防止在晶体管410中的氧化物半导体膜403的背沟道侧产生寄生沟道，可以抑制阈值电压的变动，所以可以提高晶体管的可靠性。
在图1E所示的晶体管410中，将两层电介质、即氧化物半导体膜403和金属氧化物膜407彼此接触地设置。在层叠有不同的两层电介质的情况下，当将第一层（晶体管410中的氧化物半导体膜403）的介电常数设定为ε1，将导电率设定为σ1，并且将厚度设定为d1，而将第二层（晶体管410中的金属氧化物膜407）的介电常数设定为ε2，将导电率设定为σ2，并且将厚度设定为d2时，可以将层叠的两个层表示于图9A的模型图中。注意，在图9A中，S表示面积。图9A所示的模型图可以替换为图9B所示的等效电路。附图中的C1表示第一层的电容值，G1表示第一层的电阻值，C2表示第二层的电容值，G2表示第二层的电阻值。在此考虑，当对两个层施加电压V时，在t秒后在两个层之间的界面处蓄积由下面的算式（1）表示的电荷Q。
[算式1]
在图1E所示的晶体管410中，其上蓄积电荷Q的界面对应于氧化物半导体膜403的背沟道侧。通过适当地设定金属氧化物膜407的介电常数、导电率或者厚度，可以降低蓄积于背沟道侧的界面处的电荷Q。
在此，将算式（1）修改成算式（2）及算式（3）。
(注意, , , , , ,
根据算式（2）及算式（3），为了降低电荷Q，可以设想四个条件（A）至（D）。
条件（A）：τi非常大。
条件（B）：V2接近零，即，G2比G1大很多。
条件（C）：C2接近零。
条件（D）：τ1接近τ2。
在条件（A）下，为了使τi非常大，由于τi＝（C1＋ C2）／（G1＋ G2），可以使（C1＋ C2）相比（G1＋ G2）非常大。因为C1和G1是氧化物半导体膜403的参数，所以为了利用金属氧化物膜407来降低电荷Q，需要使C2增大。然而，当根据，通过使ε2增大而使C2增大时，根据算式（2）Q变大，于是产生矛盾。就是说，不能通过τi调整电荷Q。
在条件（B）下，为了使V2接近零，根据算式（3）可满足。G1是氧化物半导体膜403的参数，所以为了利用金属氧化物膜407来降低电荷Q，需要使G2增大。具体而言，由于，所以使d2变小或者选择σ2大的材料。然而，根据，如果d2减小，则C2变大，这样就会与条件（A）同样地使Q变大并且不能采用使d2变小。此外，如果σ2大，则金属氧化物膜407的导电率高于氧化物半导体膜403的导电率，这引起发生泄露电流以及短路的可能性高，所以不能采用σ2大的材料。
在条件（C）下，为了使C2成为极小，根据，需要使d2增大，或者选择ε2小的材料。
在条件（D）下，为了使τ1接近τ2，由于、，所以可选择满足的膜。这相当于。
从而，为了高效地防止电荷Q的蓄积，优选使金属氧化物膜407的厚度（d2）增大，或者，选择介电常数（ε2）小的材料，优选选择其介电常数小于氧化物半导体膜403的介电常数的材料（例如，介电常数ε为8以上且20以下的材料）作为金属氧化物膜407的材料。备选，优选选择其物理性质值接近氧化物半导体膜的物理性质值的材料作为金属氧化物膜，以满足（ε1为氧化物半导体的介电常数，且σ1为氧化物半导体的导电率）。
如上所述，可以提供包括氧化物半导体且具有稳定电特性的半导体装置。由此，可以提供可靠性高的半导体装置。
如上所述，本实施方式所示的结构、方法等可以与其他实施方式所示的任一结构、方法等适当地组合。
（实施方式2）
在本实施方式中，将说明半导体装置的制造方法的另一种实施方式。可如上述实施方式中那样形成与上述实施方式相同的部分或者具有与上述实施方式类似功能的部分，并且可如上述实施方式中那样进行与上述实施方式中步骤相同的步骤或者与上述实施方式中步骤类似的步骤，因此，省略重复说明。此外，未重复对相同部分的详细说明。
在本实施方式中，描述了在实施方式1中晶体管410的制造方法中，在形成与氧化物半导体膜接触的金属氧化物膜407之前对氧化物半导体膜进行热处理的实例。
只要该热处理在形成氧化物半导体膜后并且在形成金属氧化物膜407之前进行，就可以在氧化物半导体膜被加工成岛状氧化物半导体膜之前对氧化物半导体膜进行该热处理，而且，也可以在形成源电极405a及漏电极405b之前或者在形成源电极405a及漏电极405b之后进行该热处理。
在250℃以上且650℃以下、优选为450℃以上且600℃以下的温度进行热处理。例如，将衬底引入作为热处理装置之一的电炉，并且在氮气氛下以450℃对氧化物半导体膜进行1个小时的热处理。在热处理后，优选在不使衬底暴露于空气的情况下形成金属氧化物膜，以便能够防止水或氢进入氧化物半导体膜中。
此外，热处理装置不局限于电炉，还可以使用用于利用来自电阻发热元件等发热元件的热传导或热辐射对物进行加热的装置。例如，可以使用诸如GRTA装置或LRTA装置等RTA装置。注意，当作为热处理装置使用GRTA装置时，因为热处理时间短，所以，可以在加热到650℃至700℃的高温的惰性气体中加热衬底。
可以在氮、氧、超干燥空气（水含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）、或者稀有气体（氩、氦等）的气氛下进行热处理。但是，在上述氮、氧、超干燥空气或稀有气体的气氛中优选不包括水、氢等。备选地，引入热处理装置中的氮、氧或稀有气体的纯度为6N（99.9999%）以上，优选为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
通过该热处理，可以降低氧化物半导体膜中诸如水分或氢等杂质。
再者，在氧化物半导体膜之上形成金属氧化物膜，通过作为氧化物绝缘层的金属氧化物膜将氧引入氧化物半导体膜，以便切断氧化物半导体中包含的金属与氢之间的键或者该金属与羟基之间的键，并且，使这些氢或羟基与氧起反应来生成水。在引入氧后，形成绝缘层，还进行热处理，从而可以容易地作为水来消除牢固残存的杂质，诸如氢或羟基。
氧化物半导体膜和包括氧的金属氧化物膜在进行热处理时处于相互接触的状态，所以，可以将作为氧化物半导体的主要成分之一且在杂质去除步骤中减少的氧从包括氧的金属氧化物膜供给到氧化物半导体膜。
从而，如果在形成金属氧化物膜之前对氧化物半导体膜进行热处理并且在形成金属氧化物膜并引入氧之后对氧化物半导体膜进行热处理，就可以得到从中进一步消除了诸如水分或氢等杂质的I型（本征）的氧化物半导体膜或者实质上I型的氧化物半导体膜。
从而，包括高度纯化的氧化物半导体膜的晶体管已经控制了电特性变动，且在电性上稳定。
在包括用来防止带电的金属氧化物膜的晶体管中，可以防止在氧化物半导体膜的背沟道侧产生寄生沟道。再者，通过在晶体管中防止在氧化物半导体膜的背沟道侧产生寄生沟道，可以抑制阈值电压的变动。
如上所述，可以提供包括电特性稳定的氧化物半导体的半导体装置。由此，可以提供可靠性高的半导体装置。
如上所述，本实施方式所示的结构、方法等可以与其他实施方式所示的任一结构、方法等适当地组合。
（实施方式3）
可以使用在实施方式1或实施方式2中示出其示例的晶体管制造具有显示功能的半导体装置（也称为显示装置）。此外，可将包括晶体管的驱动电路的一部分或全部形成在其中形成了像素部的衬底之上，因此可以得到面板上系统（system-on-panel）。
在图2A中，设置密封剂4005，以便围绕设置在第一衬底4001之上的像素部4002，并且，通过使用第二衬底4006来密封像素部4002。在图2A中，在第一衬底4001之上与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在分开制备的衬底上的扫描线驱动电路4004和信号线驱动电路4003。此外，供给到分开形成的信号线驱动电路4003和扫描线驱动电路4004以及像素部4002的各种信号及电位从FPC（柔性印刷电路板）4018a和4018b供给。
在图2B和2C中，设置密封剂4005，以便围绕设置在第一衬底4001之上的像素部4002和扫描线驱动电路4004。在像素部4002和扫描线驱动电路4004之上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图2B和2C中，在第一衬底4001之上与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在分开制备的衬底之上的信号线驱动电路4003。在图2B和2C中，供给到单独形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC 4018供给。
虽然图2B和2C各示出分开形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001上的实例，但是本发明并不局限于该结构。可以分开形成扫描线驱动电路然后进行安装，或者可以仅分开形成信号线驱动电路的一部分或者扫描线驱动电路的一部分，然后进行安装。
注意，对分开形成的驱动电路的连接方法没有特别的限制，而可以采用COG（玻璃覆晶封装）方法、引线接合方法、TAB（卷带式自动接合）方法等。图2A示出通过COG方法安装信号线驱动电路4003和扫描线驱动电路4004的例子。图2B示出通过COG方法安装信号线驱动电路4003的例子。图2C示出通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封了显示元件的面板和在该面板上安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置在其范畴内还包括以下模块：附接有诸如FPC、TAB带或TCP等连接器的模块；在所具有的TAB带或TCP的端部上设置有印刷线路板的模块；以及通过COG方式将IC（集成电路）直接安装到显示元件上的模块。
此外，设置在第一衬底之上的像素部及扫描线驱动电路包括多个晶体管，可以应用实施方式1或实施方式2中描述了其示例的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）或发光元件（也称为发光显示元件）。发光元件在其范畴内包括将由电流或电压控制亮度的元件，具体而言，在其范畴内包括：无机EL（电致发光）元件、有机EL元件等。此外，也可以使用诸如电子墨水等通过电作用而改变对比度的显示介质。
参照图3至图5而说明半导体装置的一种实施方式。图3至图5相当于沿图2B中线条M-N的截面图。
如图3至图5所示，半导体装置包括连接端子电极4015及端子电极4016，并且，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC 4018所包括的端子。
使用与第一电极层4030相同的导电膜形成连接端子电极4015，并且，使用与晶体管4010和4011的源电极及漏电极相同的导电膜形成端子电极4016。
设置在第一衬底4001之上的像素部4002和扫描线驱动电路4004各包括多个晶体管。在图3至图5中，例示像素部4002所包括的晶体管4010和扫描线驱动电路4004所包括的晶体管4011。在图3中，在晶体管4010和4011之上设置有用来防止带电的金属氧化物膜4020和绝缘膜4024。在图4及图5中还设置有绝缘层4021。注意，绝缘膜4023是用作基底膜的绝缘膜。
在本实施方式中，作为晶体管4010和晶体管4011，可以应用实施方式1或实施方式2中示出的晶体管。
在晶体管4010及晶体管4011中，氧化物半导体膜是从该氧化物半导体膜中有意地去除氢、水分、羟基或者氢化物（也称为氢化合物）等杂质而实现高度纯化的氧化物半导体膜。通过在引入氧通过金属氧化物膜4020并形成层叠于金属氧化物膜4020之上的绝缘膜4024之后，进行热处理来得到这种氧化物半导体膜。通过氧引入，切断氧化物半导体中包含的金属与氢之间的键或者该金属与羟基之间的键，并且使这些氢或羟基与氧起反应来生成水；这使得可以容易地利用后面进行的热处理使作为杂质的氢或羟基以水的形式被消除。
因为在氧化物半导体膜之上通过所层叠的金属氧化物膜4020进行对氧化物半导体膜的氧引入，所以可以控制氧的引入深度（引入区域），并且，可以高效地对氧化物半导体膜引入氧。
此外，氧化物半导体膜与包含氧的金属氧化物膜4020在进行热处理时处于彼此接触的状态，所以，可以从包含氧的金属氧化物膜4020将作为氧化物半导体的主要成分之一且在去除杂质的步骤中减少的氧供给到氧化物半导体膜。因此，氧化物半导体膜更高度纯化，以在电性上成为I型（本征）。
因此，各包括高度纯化的氧化物半导体膜的晶体管4010及晶体管4011的电特性变动被抑制，所以晶体管4010及晶体管4011在电性上是稳定的。如上所述，作为图3至图5所示的本实施方式的半导体装置，可以提供可靠性高的半导体装置。
此外，在包括用来防止带电的金属氧化物膜的晶体管中，可以防止在氧化物半导体膜的背沟道侧产生寄生沟道。再者，通过在晶体管中防止在氧化物半导体膜的背沟道侧产生寄生沟道，可以抑制阈值电压的变动。
此外，在本实施方式中，在绝缘膜4024之上设置有导电层，以便与驱动电路用晶体管4011中氧化物半导体膜的沟道形成区域重叠。通过设置导电层以便与氧化物半导体膜的沟道形成区域重叠，可以进一步降低BT测试前后晶体管4011的阈值电压的变化量。导电层的电位既可以与晶体管4011的栅电极的电位相同，又可以不同。导电层还可以用作第二栅电极。导电层的电位可以为GND、0V或者处于浮动状态。
此外，该导电层还具有遮蔽外部的电场，即防止外部的电场（尤其是，遮蔽静电）作用到内部（包括薄膜晶体管的电路部）的功能。导电层的遮蔽功能可以防止由于诸如静电等外部电场的影响而使晶体管的电特性变动。
在像素部4002中包括的晶体管4010电连接到显示元件，构成显示面板。可将多种显示元件用作该显示元件,只要可以进行显示即可。
注意，图3示出将液晶元件用作显示元件的液晶显示装置的实例。在图3中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。设置用作配向膜的绝缘膜4032和4033，以便在它们之间插入液晶层4008。第二电极层4031设置在第二衬底4006一侧，并且，层叠第一电极层4030和第二电极层4031，其中在它们之间插入液晶层4008。
通过对绝缘膜选择性地进行蚀刻获得附图标记4035表示的柱状间隔物，并且柱状间隔物是为控制液晶层4008的厚度（单元间隙）而设置的。备选，可以使用球状间隔物。
当将液晶元件用作显示元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手性向列相（chiral nematic phase）、均质相等。
备选，可以使用不需要配向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是恰在使胆甾相液晶的温度上升的同时从胆甾相转变到均质相之前出现的相。由于蓝相只出现在窄温度范围内，所以为了改善温度范围而将混合有5wt%以上的手性试剂的液晶组成物用于液晶层。包含呈现蓝相的液晶和手性试剂的液晶组成物的响应时间短，为1msec以下，具有光学各向同性（这使配向处理不必要）并且视角依赖性小。另外，由于不需要设置配向膜且因此不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电放电破坏，并可以降低制造步骤中的液晶显示装置的缺陷和破损。从而，可以提高液晶显示装置的生产率。包含氧化物半导体膜的晶体管有由于静电的影响而使晶体管的电特性明显变动而偏离设计范围的可能性。由此，将呈现蓝相的液晶材料用于包括其中具有氧化物半导体膜的晶体管的液晶显示装置是更为高效的。
液晶材料的特定电阻率为1×109Ω· cm以上，优选为1×1011Ω•cm以上，更优选为1×1012Ω•cm以上。本说明书中的特定电阻率的值是在20℃测量的值。
考虑到设置在像素部中的晶体管的泄露电流等而以能够在预定时段中保持电荷的方式设定形成在液晶显示装置中的存储电容器的大小。通过使用具有高纯度氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容的存储电容器，就足够了。
在本实施方式中使用的具有高度纯化的氧化物半导体膜的晶体管中，可以使截止状态下的电流（截止态电流）小。因此，可以将诸如图像信号等电信号保持更长时间，并且，在导通状态下，可以将写入间隔设定为长。因此，可以降低刷新工作的频度，这得到抑制功耗的效果。
此外，在本实施方式中使用的具有高度纯化的氧化物半导体膜的晶体管可以具有较高的电场效应迁移率，所以可以高速操作。因此，通过将上述晶体管用于液晶显示装置的像素部，可以提供高质量图像。此外，因为可以在一个衬底之上形成具有上述晶体管的驱动电路部和像素部，所以可以减小液晶显示装置的零部件数量。
对于液晶显示装置，可以采用TN（Twisted Nematic，扭曲向列）模式、IPS（In-Plane-Switching，平面内转换）模式、FFS（Fringe Field Switching，边缘电场转换）模式、ASM（Axially Symmetric aligned Micro－cell，轴对称配向微单元）模式、OCB（OpticalCompensated Birefringence，光学补偿双折射）模式、FLC（Ferroelectric LiquidCrystal，铁电液晶）模式、以及AFLC（Anti ferroelectric Liquid Crystal，反铁电液晶）模式等。
可以使用常黑型液晶显示装置，例如采用垂直配向（VA）模式的透过型液晶显示装置。垂直配向模式是指控制液晶显示面板的液晶分子的配向方式之一，其中当不施加电压时液晶分子配向成垂直于面板表面。作为垂直配向模式，给出一些示例。例如可以给出MVA（Multi-Domain Vertical Alignment：多域垂直配向）模式、PVA（Patterned VerticalAlignment：图案化垂直配向）模式、ASV模式等。此外，有可能使用称为多域化或者多域设计(domain multiplication or multi-domain design)的方法，其中将像素（pixel）分成一些区域（子像素）并且使分子在不同区域中沿不同方向配向。
此外，在显示装置中，适当地设置黑基底（遮光层）、诸如偏振构件、迟滞构件（retardation member）、抗反射构件等光学构件（光学衬底）等。例如，可以使用偏振衬底以及迟滞衬底（retardation substrate）获得圆偏振。此外，作为光源，也可以使用背光、侧光等。
此外，也可以作为背光利用多个发光二极管（LED）来采用分时显示方式（场序驱动方式）。通过应用场序驱动方式，可以不使用滤色器而进行彩色显示。
作为像素部的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色要素不局限于如下三种颜色：R、G和B（R、G和B分别对应于红色、绿色和蓝色）。例如，也可以采用R、G、B和W（W对应于白色）；或者R、G、B还有黄色、青色、品红色等中的一种或多种颜色。此外，在相应颜色要素的点之间，显示区域的大小可以不同。本实施方式不局限于应用于彩色显示的显示装置，而是也可以应用于单色显示的显示装置。
备选，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被分类，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴单独地从一对电极注入到包括发光性的有机化合物的层并且流过电流。这些载流子（电子及空穴）重新结合，发光性的有机化合物因此被激发。发光性的有机化合物从该激发状态回到基态，因而发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的微粒分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有如下结构，其中，发光层夹在介电层之间，并且该介电层又夹在电极之间，并且其发光机理是利用金属离子的内壳电子跃迁的定域类型发光。注意，这里对使用有机EL元件作为发光元件的示例进行说明。
为了提取从发光元件发出的光，只要一对电极中的至少一个为透明的即可。在衬底之上形成晶体管及发光元件。发光元件可以具有：其中通过与衬底相反的表面提取光发射的顶部发射结构；其中通过在衬底一侧的表面提取光发射的底部发射结构；或者其中通过衬底一侧的表面及与衬底相反的表面提取光发射的双发射结构。可以具有上述任一种发射结构的发光元件。
图4示出作为显示元件使用发光元件的发光装置的实例。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。发光元件4513的结构包括第一电极层4030、电致发光层4511和第二电极层4031的叠层结构，如图4所示。根据从发光元件4513提取的光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或者无机绝缘材料形成。特别优选的是，使用感光树脂材料形成分隔壁4510，在第一电极层4030之上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511可以使用单个层构成，也可以使用层叠的多个层构成。
为了防止氧、氢、水分、二氧化碳等进入发光元件4513中，可以在第二电极层4031及分隔壁4510之上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005形成的空间中设置有填充材料4514用于密封。如此，为了不暴露于外部空气，优选使用气密性高且脱气少的保护膜（诸如层压膜或紫外线固化树脂膜等）对发光装置进行封装（密封）。
作为填充材料4514，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂或热固化树脂，并且，可以使用聚氯乙烯（PVC）、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛（PVB）或者乙烯-醋酸乙烯酯（EVA）。例如，作为填充材料而使用氮。
另外，如果需要，则可以在发光元件的发光面上适当地设置诸如偏振片、圆偏振片（包括椭圆偏振片）、迟滞板（retardation plate）（1/4波长板或半波长板）或滤色器等的光学膜。此外，也可以在偏振片、圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，通过该处理，表面上的凹凸能够散射反射光从而降低眩光。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置（电泳显示器），并且，具有如下优点：与常规纸同样的易读性；其耗电量比其他显示装置的耗电量低；并且能够设定成具有薄且轻的形状。
电泳显示装置可具有各种各样的模式。电泳显示装置包括多个分散在溶剂或溶质中的微胶囊，每个微胶囊包括具有正电荷的第一微粒和具有负电荷的第二微粒。通过对微胶囊施加电场，使微胶囊中的微粒以相对方向朝向彼此移动，并且只显示聚集在一侧的微粒的颜色。注意，第一微粒和第二微粒各包括色素，并且，当没有电场时不移动。此外，第一微粒的颜色和第二微粒的颜色不同（可以是无色）。
如此，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应（dielectrophoretic effect）的显示器。
其中上述微胶囊分散在溶剂中的溶液被称为电子墨水。该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色器或具有色素的微粒来进行彩色显示。
此外，微胶囊中的第一微粒及第二微粒可各使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料以及磁泳材料中的一种材料或这些的材料的复合材料形成。
作为电子纸，可以应用使用旋转球显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为白色和黑色的球形微粒布置在用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形微粒的方向，以进行显示。
图5示出半导体装置的一个实施方式的有源矩阵电子纸。图5所示的电子纸是使用旋转球显示方式的显示装置的实例。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间设置有各具有黑色区域4615a、白色区域4615b并且在该黑色区域4615a及白色区域4615b的周围包括填充有液体的空穴4612的球形微粒4613。球形微粒4613周围的空间填充有树脂等填充材料4614。第二电极层4031相当于公共电极（对置电极）。第二电极层4031电连接到公共电位线。
在图3至图5中，作为第一衬底4001和第二衬底4006，除了玻璃衬底以外，还可以使用柔性的衬底，例如，可以使用具有透光性的塑料衬底等。作为塑料衬底，可以使用FRP（Fiberglass-Reinforced Plastics；纤维增强塑料）板、PVF（聚氟乙烯）膜、聚酯膜或丙烯酸树脂膜。此外，也可以使用具有由PVF膜或聚酯膜夹住铝箔的结构的膜。
绝缘膜4024用作晶体管的保护膜。
此外，金属氧化物膜4020具有如下功能：在去除氢、水分、羟基或者氢化物等杂质的步骤中向氧化物半导体膜供给减少的氧，还具有防止在氧化物半导体膜的背沟道侧产生寄生沟道的功能。
可使用通过溅射法形成的氧化镓膜来形成金属氧化物膜4020。备选，金属氧化物膜4020可以是通过对氧化镓添加铟或锌得到的膜，例如，可以使用包括0.01原子百分比至5原子百分比的铟或锌的氧化镓膜。通过添加铟或锌，可以提高金属氧化物膜4020的导电率，从而可以进一步减少电荷的蓄积。
可以使用通过溅射法的氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜以单层结构或者叠层结构形成绝缘膜4024。
可以使用无机绝缘材料或者有机绝缘材料来形成绝缘层4021。注意，优选将使用丙烯酸树脂、聚酰亚胺、苯并环丁烯树脂、聚酰胺、环氧树脂等具有耐热性的有机绝缘材料形成的绝缘层4021用作平坦化绝缘膜。除了上述有机绝缘材料以外，还可以使用低介电常数材料（低k材料）、硅氧烷类树脂、磷硅酸盐玻璃（PSG）、硼磷硅酸盐玻璃（BPSG）等。可通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制，可以根据材料而利用溅射法、旋涂法、浸渍法、喷涂、液滴喷射法（喷墨法、丝网印刷或胶版印刷等）、辊涂、幕涂、刮涂等来形成绝缘层4021。
显示装置通过透过来自光源或显示元件的光来显示图像。因此，设置用于透光的像素部中的衬底和（诸如绝缘膜和导电膜等的）薄膜对可见光的波长范围的光具有透光性。
用于对显示元件施加电压的第一电极层4030及第二电极层4031（其中每个也称为像素电极层、公共电极层、对置电极层等）可具有透光性或反光性，这取决于提取光的方向、设置电极层的地方、电极层的图案结构等。
可以使用诸如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡、ITO、氧化铟锌或者添加有氧化硅的氧化铟锡等透光的导电材料来形成第一电极层4030和第二电极层4031。
第一电极层4030和第二电极层4031可以使用选自诸如钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）和银（Ag）等金属、这些金属的合金以及这些金属的氮化物中的一种或多种材料来形成。
第一电极层4030和第二电极层4031可以使用包括导电高分子（也称为导电聚合体）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或者其衍生物等。
由于晶体管容易受到静电等的破坏，所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用在实施方式1或2中示出的任一种晶体管，半导体装置可以具有各种各样的功能。
（实施方式4）
通过使用实施方式1或实施方式2中示出其示例的晶体管，可以制造具有用于读取物的数据的图像传感器功能的半导体装置。
图6A示出具有图像传感器功能的半导体装置的一例。图6A示出光电传感器的等效电路，而图6B示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，将包括氧化物半导体膜的晶体管表示为符号“OS”，以便能够将它识别为包括氧化物半导体膜的晶体管。在图6A中，晶体管640和晶体管656是各包括氧化物半导体膜的晶体管。
图6B是示出光电传感器中的光电二极管602和晶体管640的截面图。在具有绝缘表面的衬底601（TFT衬底）之上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608，在光电二极管602和晶体管640之上设置有衬底613。
在晶体管640之上设置有用来防止带电的金属氧化物膜631、绝缘膜632、层间绝缘层633以及层间绝缘层634。光电二极管602设置在层间绝缘层633之上。在光电二极管602中，在形成在层间绝缘层633之上的电极层641和形成在层间绝缘层634之上的电极层642之间，在层间绝缘层633之上按顺序层叠有第一半导体层606a、第二半导体层606b及第三半导体层606c。
在晶体管640中，氧化物半导体膜是如下氧化物半导体膜：该氧化物半导体膜被高度纯化并且从中有意地去除氢、水分、羟基或氢化物（也称为氢化合物）等杂质。通过在层叠在该氧化物半导体膜之上的金属氧化物膜631而引入氧并在金属氧化物膜631之上形成绝缘膜632之后进行热处理，来得到这种氧化物半导体膜。通过引入氧，切断包含在氧化物半导体中的金属与氢之间的键或该金属与羟基之间的键，并且使该氢或羟基与氧起反应来产生水，这使得通过在之后进行热处理而容易使作为杂质的氢或羟基以水的形式被消除。
通过层叠在氧化物半导体膜之上的金属氧化物膜631而将氧引入到氧化物半导体膜，所以可以控制氧的引入深度（引入区域），并且可以高效地将氧引入到氧化物半导体膜中。
氧化物半导体膜与包含氧的金属氧化物膜631在接触的状态下进行热处理，所以可以将作为氧化物半导体的主要成分之一并且在杂质去除步骤中减少的氧从包含氧的金属氧化物膜631供给给氧化物半导体膜。因此，更高度纯化氧化物半导体膜以便在电性上成为I型（本征）。
因此，包含高度纯化的氧化物半导体膜的晶体管640的电特性变动得到抑制，而晶体管640在电性上稳定。因此，作为本实施方式中的半导体装置，可以提供高可靠性半导体装置。
电极层641电连接到形成在层间绝缘层634中的导电层643，且电极层642通过电极层644电连接到栅电极645。栅电极645电连接到晶体管640的栅电极，且光电二极管602电连接到晶体管640。
在此，例示一种pin型的光电二极管，其中层叠用作第一半导体层606a的具有p型的导电型的半导体层、用作第二半导体层606b的高电阻的半导体层（I型半导体层）以及用作第三半导体层606c的具有n型的导电的半导体层。
第一半导体层606a是p型半导体层，且可以由包含赋予p型导电的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素（例如，硼（B））的半导体源气体通过等离子体CVD法形成第一半导体层606a。作为半导体源气体，可以使用硅烷（SiH4）。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4或类似的。进一步替代地，可以形成不包含杂质元素的非晶硅膜，然后可以使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。可以在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD方法、汽相沉积方法或溅射方法等。优选形成厚度为10nm以上且50nm以下的第一半导体层606a。
第二半导体层606b是I型半导体层（本征半导体层）并且由非晶硅膜形成。为了形成第二半导体层606b，通过等离子体CVD法，使用半导体源气体形成非晶硅膜。作为半导体源气体，可以使用硅烷（SiH4）。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。可以通过LPCVD法、汽相沉积法、溅射法等形成第二半导体层606b。优选形成厚度为200nm以上且1000nm以下的第二半导体层606b。
第三半导体层606c是n型半导体层，且由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素（例如，磷（P））的半导体源气体通过等离子体CVD法形成第三半导体层606c。作为半导体源气体，可以使用硅烷（SiH4）。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。进一步替代地，可以形成不包含杂质元素的非晶硅膜，然后使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。可以在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD方法、汽相沉积方法或溅射方法等。优选形成厚度为20nm以上且200nm以下的第三半导体层606c。
此外，第一半导体层606a、第二半导体层606b以及第三半导体层606c可以不使用非晶半导体形成，它们可以使用多晶半导体或微晶（半非晶半导体：SAS）半导体形成。
在考虑吉布斯自由能时，微晶半导体属于介于非晶状态和单晶状态之间的中间亚稳态。即，微晶半导体处于自由能稳定的第三态，且具有短程有序和晶格畸变。柱状或针状晶体在相对于衬底表面的法线方向上生长。作为微晶半导体的典型例子的微晶硅的拉曼谱相比表示单晶硅的拉曼谱峰值的520cm-1位于较低波数。亦即，微晶硅的拉曼谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。半导体包含至少1at.%的氢或卤素，以终结悬空键。还有，微晶硅包含诸如氦、氩、氪或氖等稀有气体元素来进一步促进晶格畸变，从而能够提高稳定性并能够得到优良的微晶半导体膜。
该微晶半导体膜可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或使用频率为1GHz以上的微波等离子体CVD装置形成。典型地，可利用用氢稀释的含硅气体（例如SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等）形成该微晶半导体膜。此外，可以通过除了氢之外还使用选自氦、氩、氪和氖中的一种或多种稀有气体元素稀释的含硅气体来形成微晶半导体膜。在上述情况下，氢与含硅气体的流量比为5：1以上且200：1以下，优选为50：1以上且150：1以下，更优选为100：1。再者，也可以在含硅气体中混入诸如CH4或C2H6等的碳化物气体、诸如GeH4或GeF4等含锗气体、F2等。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体层侧上的表面用作光接收面时，pin光电二极管具有较好的特性。这里示出将光电二极管602从之上形成有pin型的光电二极管的衬底601的面接收的光622转换为电信号的例子。此外，来自其导电型与光接收面上的半导体层的导电型相反的半导体层的光是干扰光，因此，其导电型与光接收面上的半导体层的导电型相反的半导体层上的电极层优选由具有遮光性的导电膜形成。注意，替代地，可以使用n型半导体层侧的表面作为光接收面。
作为金属氧化膜631，可以使用通过溅射法而形成的氧化镓膜。另外，金属氧化物膜631可以是通过将铟或锌添加到氧化镓得到的膜，例如，可以使用包含0.01至5at.%的铟或锌的氧化镓膜。通过添加铟或锌，可以提高金属氧化物膜631的电导率，从而可以进一步减少电荷的蓄积。
可以使用诸如氧化硅层、氧氮化硅层、氧化铝层和氧氮化铝层之类的氧化物绝缘层以及诸如氮化硅层、氮氧化硅层、氮化铝层和氮氧化铝层之类的氮化物绝缘层以单层或叠层结构来形成绝缘膜632。
为了减少表面粗糙度，作为层间绝缘层633和634，优选采用用作平坦化绝缘膜的绝缘层。例如可以使用诸如聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺或环氧树脂等有机绝缘材料，来形成层间绝缘层633和634。除了上述有机绝缘材料之外，还可以使用利用低介电常数材料（低k材料）、硅氧烷类树脂、磷硅酸盐玻璃（PSG）、硼磷硅酸盐玻璃（BPSG）等的单层或叠层结构。
可以使用绝缘材料，且根据该材料使用溅射法、旋涂法、浸渍法、喷涂法、液滴喷出法（例如喷墨法、丝网印刷或胶版印刷等）、辊涂、幕涂、刮涂等来形成绝缘膜632、层间绝缘层633和层间绝缘层634。
通过检测入射到光电二极管602的光622，可以读取关于检测物的数据。另外，在读取关于检测物的数据时，可以使用诸如背光等光源。
作为晶体管640，可以使用实施方式1或实施方式2示出其示例的晶体管。包含通过从中有意地去除诸如氢、水分、羟基或氢化物（也称为氢化合物）等杂质而高度纯化的氧化物半导体膜的晶体管的电特性变动得到抑制，而在电性上稳定。另外，在具有用来防止带电的金属氧化物膜的晶体管中，可以防止在氧化物半导体膜的背沟道一侧产生寄生沟道。通过防止在晶体管中的氧化物半导体膜的背沟道一侧产生寄生沟道，可以抑制阈值电压的变动。因此，可以提供高可靠性的半导体装置。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
（实施方式5）
可将本说明书中公开的液晶显示装置应用于多种电子装置（包括游戏机）。电子装置的例子是电视机(也称为电视或电视接收机)、用于计算机等的监视器、诸如数码相机或数码摄像机等拍摄装置、数码相框、移动电话机(也称为手机或移动电话装置)、便携式游戏机、个人数字助理、音频再现装置、诸如弹子机等大型游戏机等。对各包括上述实施方式中说明的液晶显示装置的电子装置的例子进行说明。
图7A示出电子书阅读器（也称为E-book），它可以具有外壳9630、显示部9631、操作键9632、太阳能电池9633以及充放电控制电路9634。图7A所示的电子书阅读器具有如下功能：在显示部上显示各种各样的数据（例如静态图像、移动图像以及文本图像等）；将日历、日期、时刻等显示在显示部上；对显示在显示部上的数据进行操作或编辑；通过各种各样的软件（程序）控制处理等。另外，在图7A中，作为充放电控制电路9634的一例，示出具有电池9635和DCDC转换器（以下简称为转换器）9636作为示例。能够将实施方式1至4中的任何一个所示的半导体装置应用于显示部9631，因此可以提供高可靠性电子书阅读器。
在图7A所示的结构中将半透过型液晶显示装置或反射型液晶显示装置用作显示部9631时，可以在较明亮的环境下使用电子书阅读器。在该情况下，可以高效地进行利用太阳能电池9633的发电以及利用电池9635的充电，这是优选的。太阳能电池9633是优选的，因为它可以适当地设置在外壳9630的空余空间（表面或背面）上，因而可以高效地进行电池9635的充电。当作为电池9635使用锂离子电池时，有小型化等优点。
参照图7B所示的方框图说明图7A所示的充放电控制电路9634的结构及工作。图7B示出太阳能电池9633、电池9635、转换器9636、转换器9637、开关SW1至SW3以及显示部9631，并且，电池9635、转换器9636、转换器9637以及开关SW1至SW3对应于充放电控制电路9634。
首先，说明在利用外部光使太阳能电池9633发电时工作的实例。利用转换器9636对太阳能电池9633所发的电力进行升压或降压，以成为用来对电池9635进行充电的电压。然后，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637对电力进行升压或降压，以便成为显示部9631所需要的电压。此外，当不进行显示部9631上的显示时，使开关SW1截止并使开关SW2导通，以便可对电池9635进行充电。
接着，说明在不利用外部光使太阳能电池9633发电时的工作的实例。通过使SW3导通并且利用转换器9637对电池9635所存储的电力进行升压或降压。然后，当使显示部9631工作时，利用来自电池9635的电力。
注意，虽然作为充电部件的一例而示出太阳能电池9633，但是也可以利用其他部件对电池9635进行充电。此外，也可以使用太阳能电池9633和其他充电部件的组合。
图8A示出膝上型个人计算机，包括主体3001、外壳3002、显示部3003以及键盘3004等。通过将实施方式1至4中的任何一个所示的半导体装置应用于显示部3003，可以提供高可靠性膝上型个人计算机。
图8B示出便携式数字助理（PDA），在主体3021中包括显示部3023、外部接口3025以及操作按钮3024等。另外，还包括作为配件的输入笔（stylus）3022用于操作。通过将实施方式1至4中的任何一个所示的半导体装置应用于显示部3023，可以提供高可靠性个人数字助理（PDA）。
图8C示出电子书阅读器的一个例子。例如，电子书阅读器2700包括两个外壳，即外壳2701及外壳2703。外壳2701及外壳2703通过合页2711结合，以便可以以该合页2711为轴进行开和闭。通过采用这种结构，电子书阅读器2700可以如纸质书籍那样工作。
外壳2701中包含有显示部2705，而外壳2703中包含有显示部2707。显示部2705及显示部2707可以显示一个图像或不同图像。在上述显示部中显示不同图像的结构中，例如右边的显示部（图8C中的显示部2705）可以显示文本，而在左边的显示部（图8C中的显示部2707）可以显示图像。通过将实施方式1至4中的任何一个所示的半导体装置应用于显示部2705和显示部2707，可以提供高可靠性电子书阅读器。
在图8C中示出外壳2701配备有操作部等的例子。例如，外壳2701配备有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，在外壳的其上设置有显示部的面上可以设置键盘、指示装置等。另外，也可以在外壳的背面或侧面上设置外部连接端子（耳机端子、USB端子等）、记录介质插入部等。再者，电子书阅读器2700也可以具有电子词典的功能。
电子书阅读器2700可以具有能够以无线的方式传送和接收数据的配置。通过无线通信，可以从电子书服务器购买和下载所希望的书籍数据等。
图8D示出移动电话，包括两个外壳，外壳2800及外壳2801。外壳2801包括显示面板2802、扬声器2803、麦克风2804、指示装置2806、摄像透镜2807、外部连接端子2808等。此外，外壳2800包括用于对移动电话进行充电的太阳能电池2810、外部存储槽2811等。另外，在外壳2801内包含有天线。通过将实施方式1至4中的任何一个所示的半导体装置应用于显示面板2802，可以提供高可靠性移动电话。
显示面板2802配备有触摸屏，图8D中虚线示出作为图像显示出来的多个操作键2805。另外，还包括用来将由太阳能电池2810输出的电压升压到对于各电路而言足够高的升压电路。
在显示面板2802中，能够根据使用方式适当地改变显示方向。另外，在与显示面板2802同一面上，移动电话配备有摄像透镜2807，所以它可以用作视频电话。扬声器2803及麦克风2804可用于视频电话呼叫、录制以及播放声音等以及语音呼叫。再者，可以滑动如图8D所示研制的外壳2800和外壳2801，以便一个重叠在另一个之上，因此可以减小移动电话的尺寸，这使得移动电话适合被携带。
外部连接端子2808可以与AC适配器及各种线缆、如USB线缆等连接，并可以进行充电及与个人计算机等的数据通信。另外，通过将存储介质插入外部存储槽2811中，可以存储大量数据，并且大量数据可被移动。
另外，除了上述功能以外，可提供红外线通信功能、电视接收功能等。
图8E示出数码摄像机，其包括主体3051、显示部A 3057、目镜3053、操作开关3054、显示部B 3055以及电池3056等。通过将实施方式1至4中的任何一个所示的半导体装置应用于显示部A 3057及显示部B 3055，可以提供高可靠性数码摄像机。
图8F示出电视机的一例。在电视机9600中，在外壳9601中包含有显示部9603。显示部9603可以显示图像。此外，利用支架9605支撑外壳9601。通过将实施方式1至4中的任何一个所示的半导体装置应用于显示部9603，可以提供高可靠性电视机。
可以通过利用外壳9601的操作开关或单独的遥控器进行电视机9600的操作。另外，遥控器可以配备有显示部，该显示部用于显示从该遥控器输出的数据。
注意，电视机9600配备有接收机、调制解调器等。可以通过利用接收机接收一般的电视广播。再者，当电视机通过调制解调器在用线或不用线的情况下连接到通信网络时，可以进行单向（从发送器到接收器）或双向（在发送器和接收器之间或在接收器之间）的数据通信。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
本申请基于在2010年3月26日向日本专利局提交的日本专利申请2010-072532，通过引用将其全部内容结合于本文中。

Claims (3)

1.一种半导体装置的制造方法，包括以下步骤：
在基板上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
形成隔着所述栅极绝缘膜与所述栅电极重叠的氧化物半导体膜，所述氧化物半导体膜含有铟、镓和锌；
形成电连接到所述氧化物半导体膜的源电极和漏电极；
在惰性气体气氛中进行第一热处理；
在氧气氛中进行冷却处理；
形成与所述氧化物半导体膜的部分接触的金属氧化膜；以及
进行第二热处理。
2.一种半导体装置的制造方法，包括以下步骤：
在基板上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
形成隔着所述栅极绝缘膜与所述栅电极重叠的氧化物半导体膜，所述氧化物半导体膜含有铟、镓和锌；
形成电连接到所述氧化物半导体膜的源电极和漏电极；
在惰性气体气氛中进行第一热处理；
在氧气氛中进行冷却处理；
形成与所述氧化物半导体膜的部分接触的含有镓的金属氧化膜；
进行第二热处理；以及
在含有镓的所述金属氧化膜上形成绝缘膜。
3.根据权利要求2所述的半导体装置的制造方法，其中，所述绝缘膜是氧化绝缘膜或氮化绝缘膜。
CN201510783008.4A 2010-03-26 2011-03-11 半导体装置的制造方法 Active CN105304502B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010072532 2010-03-26
JP2010-072532 2010-03-26
CN201180016332.3A CN102822980B (zh) 2010-03-26 2011-03-11 半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180016332.3A Division CN102822980B (zh) 2010-03-26 2011-03-11 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN105304502A CN105304502A (zh) 2016-02-03
CN105304502B true CN105304502B (zh) 2018-07-03

Family

ID=44656946

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180016332.3A Expired - Fee Related CN102822980B (zh) 2010-03-26 2011-03-11 半导体装置的制造方法
CN201510783008.4A Active CN105304502B (zh) 2010-03-26 2011-03-11 半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180016332.3A Expired - Fee Related CN102822980B (zh) 2010-03-26 2011-03-11 半导体装置的制造方法

Country Status (6)

Country Link
US (4) US8551810B2 (zh)
JP (9) JP5111636B2 (zh)
KR (3) KR101435970B1 (zh)
CN (2) CN102822980B (zh)
TW (6) TWI707406B (zh)
WO (1) WO2011118509A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
WO2011118510A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011162104A1 (en) 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013201428A (ja) * 2012-02-23 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP6194140B2 (ja) * 2012-02-23 2017-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR102213518B1 (ko) * 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9377912B2 (en) 2012-12-11 2016-06-28 Gtat Corporation Mobile electronic device comprising a modified sapphire
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN103969874B (zh) * 2014-04-28 2017-02-15 京东方科技集团股份有限公司 液晶面板及制作方法、半透半反显示装置及显示控制方法
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN112436021A (zh) * 2015-02-04 2021-03-02 株式会社半导体能源研究所 半导体装置的制造方法
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6302037B2 (ja) * 2016-12-09 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9859312B1 (en) * 2017-02-08 2018-01-02 Omnivision Technologies, Inc. Feedback capacitor formed by bonding-via in pixel level bond
JP6995307B2 (ja) * 2017-08-04 2022-01-14 出光興産株式会社 半導体装置及び半導体装置の製造方法
JP7183917B2 (ja) * 2019-03-29 2022-12-06 株式会社デンソー スパッタリング装置と半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548388A (zh) * 2006-11-21 2009-09-30 佳能株式会社 制造使用氧化物半导体的薄膜晶体管的方法
WO2009139428A1 (en) * 2008-05-12 2009-11-19 Canon Kabushiki Kaisha Method for manufacturing semiconductor device or apparatus, and apparatus for manufacturing the same
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735329A (en) * 1980-08-11 1982-02-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7060594B2 (en) 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR100889796B1 (ko) * 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20080038922A1 (en) * 2006-08-10 2008-02-14 Lamers Kristina L Etch-stop layer and method of use
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR101344594B1 (ko) * 2008-05-22 2013-12-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 그것을 이용한 비정질 산화물 박막의 형성 방법, 및 박막 트랜지스터의 제조 방법
KR101510212B1 (ko) 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5096250B2 (ja) * 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US10644163B2 (en) 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011052384A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2507823B1 (en) * 2009-12-04 2018-09-26 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method for semiconductor device
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR102141064B1 (ko) 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101548388A (zh) * 2006-11-21 2009-09-30 佳能株式会社 制造使用氧化物半导体的薄膜晶体管的方法
WO2009139428A1 (en) * 2008-05-12 2009-11-19 Canon Kabushiki Kaisha Method for manufacturing semiconductor device or apparatus, and apparatus for manufacturing the same
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置

Also Published As

Publication number Publication date
JP2015043441A (ja) 2015-03-05
WO2011118509A1 (en) 2011-09-29
US9954084B2 (en) 2018-04-24
KR101921047B1 (ko) 2018-11-23
JP6096346B2 (ja) 2017-03-15
JP2022027774A (ja) 2022-02-14
TW201628095A (zh) 2016-08-01
TWI731704B (zh) 2021-06-21
TW201142954A (en) 2011-12-01
TW202103239A (zh) 2021-01-16
US20150287814A1 (en) 2015-10-08
US8551810B2 (en) 2013-10-08
CN102822980A (zh) 2012-12-12
JP5898744B2 (ja) 2016-04-06
CN105304502A (zh) 2016-02-03
JP6606228B2 (ja) 2019-11-13
JP5627131B2 (ja) 2014-11-19
TW201921515A (zh) 2019-06-01
JP7279141B2 (ja) 2023-05-22
KR20130006672A (ko) 2013-01-17
JP2018166210A (ja) 2018-10-25
JP2023101541A (ja) 2023-07-21
JP2011222988A (ja) 2011-11-04
JP6392917B2 (ja) 2018-09-19
JP2013016862A (ja) 2013-01-24
CN102822980B (zh) 2015-12-16
TWI662626B (zh) 2019-06-11
US20140011321A1 (en) 2014-01-09
US9064898B2 (en) 2015-06-23
TWI539527B (zh) 2016-06-21
KR20140061557A (ko) 2014-05-21
TWI677033B (zh) 2019-11-11
JP6982043B2 (ja) 2021-12-17
US20110237025A1 (en) 2011-09-29
JP2020014023A (ja) 2020-01-23
TW201941312A (zh) 2019-10-16
JP5111636B2 (ja) 2013-01-09
KR20170126014A (ko) 2017-11-15
JP2017126760A (ja) 2017-07-20
TW202038340A (zh) 2020-10-16
US9406786B2 (en) 2016-08-02
US20160343836A1 (en) 2016-11-24
KR101799757B1 (ko) 2017-11-21
TWI707406B (zh) 2020-10-11
JP2016139817A (ja) 2016-08-04
KR101435970B1 (ko) 2014-08-29

Similar Documents

Publication Publication Date Title
CN105304502B (zh) 半导体装置的制造方法
CN105789321B (zh) 半导体装置的制造方法
JP7404459B2 (ja) 半導体装置
JP6505294B2 (ja) 半導体装置
CN104867982B (zh) 半导体装置及其制造方法
CN102763203B (zh) 制造半导体装置的方法
TWI575752B (zh) 電晶體的製造方法
KR102506007B1 (ko) 트랜지스터의 제작 방법
TW201131766A (en) Semiconductor device and manufacturing method thereof
CN105702741A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant