TW202103239A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW202103239A
TW202103239A TW109132772A TW109132772A TW202103239A TW 202103239 A TW202103239 A TW 202103239A TW 109132772 A TW109132772 A TW 109132772A TW 109132772 A TW109132772 A TW 109132772A TW 202103239 A TW202103239 A TW 202103239A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
layer
oxide
Prior art date
Application number
TW109132772A
Other languages
English (en)
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202103239A publication Critical patent/TW202103239A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本發明的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性，以實現高可靠性化。在使用氧化物半導體膜的電晶體中，形成接觸於氧化物半導體膜並且覆蓋源極電極及汲極電極的用來防止帶電的金屬氧化膜，藉由該金屬氧化膜引入(添加)氧，進行加熱處理。藉由該氧引入及加熱製程，從氧化物半導體膜意圖性地排除氫、水分、羥基或者氫化物等雜質，以實現氧化物半導體膜的高純度化。此外，藉由設置金屬氧化膜，來防止在電晶體中的氧化物半導體膜的背通道側產生寄生通道。

Description

半導體裝置的製造方法
本發明關於一種半導體裝置及半導體裝置的製造方法。
另外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子設備都是半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體在諸如積體電路(IC)、影像顯示裝置(顯示裝置)的電子裝置中被廣泛地應用。作為可以應用於電晶體的半導體薄膜，矽類半導體材料是公知的。但是，作為其他材料，氧化物半導體受到關注。
例如，作為電晶體的主動層，公開有使用包括銦(In)、鎵(Ga)、鋅(Zn)並且其電子載子濃度低於1018/cm3的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公 報
然而，氧化物半導體當在形成薄膜的製程中發生由於氧的過多或過少而引起的化學計量組成的偏離以及形成電子給體的氫、水分的混入等時，其導電率變化。這種現象成為使用氧化物半導體的電晶體的電特性變動的主要原因。
鑒於這種問題，本發明的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性，以實現高可靠性化。
此外，本發明的目的之一是防止在氧化物半導體膜的背通道側產生寄生通道。
為了抑制使用氧化物半導體膜的電晶體的電特性變動而從氧化物半導體膜意圖性地排除成為變動的主要原因的氫、水分、羥基或者氫化物(也稱為氫化合物)等雜質，並且，供給在排除雜質的同時減少的構成氧化物半導體的主要成分材料的氧，來使氧化物半導體膜高純度化及在電性上I型(本質)化。
I型(本質)的氧化物半導體是指如下一種氧化物半導體，即藉由以從氧化物半導體去除n型雜質的氫並儘量不包含氧化物半導體的主要成分以外的雜質的方式進行高純度化，實現I型(本質)或大致I型。也就是說，其特徵是不藉由添加雜質進行I型化，而藉由儘量去除氫、水 等的雜質，實現高純度化的I型(本徵半導體)或近於高純度化的I型。由此，可以使費密能級(Ef)成為與本質費密能級(Ei)相同的程度。
在包括氧化物半導體膜的電晶體中，在氧化物半導體膜上以與該氧化物半導體膜接觸的方式形成用來防止在氧化物半導體膜的背通道側產生的帶電的氧化物層，藉由氧化物層引入(添加)氧，在氧化物層上形成絕緣層，進行加熱處理。該加熱處理也可以在氧化物層上形成絕緣層之前進行。
用來防止帶電的氧化物層設置在氧化物半導體膜，最好為高純度化的氧化物半導體膜的背通道側(與閘極絕緣膜相反一側)，並且，其介電常數最好小於氧化物半導體的介電常數。例如，使用介電常數為8以上且20以下的氧化物層。
將該氧化物層的厚度設定得厚於氧化物半導體膜的厚度。例如，較佳的是，將氧化物半導體膜的厚度設定為3nm以上且30nm以下，並且，將該氧化物層的厚度設定得大於10nm，即設定為氧化物半導體膜的厚度以上。
作為上述氧化物層，可以使用金屬氧化物。作為金屬氧化物，例如可以使用氧化鎵、添加有0.01atoms%至5atoms%的銦、鋅的氧化鎵。
藉由上述氧引入及加熱製程，從氧化物半導體膜意圖性地排除氫、水分、羥基或者氫化物(也稱為氫化合物)等雜質，來實現氧化物半導體膜的高純度化。藉由氧引 入，切斷構成氧化物半導體的金屬與氫之間的結合、或者該金屬與羥基之間的結合，同時，使這些氫、羥基與氧起反應來生成水，從而可以容易利用後面進行的加熱處理使作為雜質的氫、羥基成為水而脫離。
因為藉由層疊了的金屬氧化膜將氧引入到氧化物半導體膜中，所以可以控制氧的引入深度(引入區域)，並且，可以高效地將氧引入到氧化物半導體膜中。
此外，在包含氧的金屬氧化膜與氧化物半導體膜接觸的狀態下進行加熱處理，所以可以從包含氧的金屬氧化膜將在排除雜質的同時減少的構成氧化物半導體的主要成分材料之一的氧供給到氧化物半導體膜中。因此，氧化物半導體膜被更高純度化，而在電性上實現I型(本質)化。
此外，也可以在加熱處理後，為了防止水分、氫等雜質再度混入到氧化物半導體膜，而在絕緣層上還形成阻擋這些水分、氫等雜質從外部侵入的保護絕緣層。
在具有高純度化的氧化物半導體膜的電晶體中，幾乎觀察不到臨界值電壓、導通電流等的電特性的溫度依賴性。此外，由於光退化而發生的電晶體特性的變動也少。
如此，具有高純度化且在電性上實現了I型(本質)化的氧化物半導體膜的電晶體的電特性變動被抑制，所以該電晶體在電性上穩定。因此，可以提供具有穩定的電特性的使用氧化物半導體的可靠性高的半導體裝置。
將加熱處理的溫度設定為250℃以上且650℃以下，450℃以上且600℃以下，或者低於基板的應變點。加熱 處理在氮、氧、超乾燥空氣(水的含量為20ppm以下，最好為1ppm以下，更最好為10ppb以下的空氣)、或者稀有氣體(氬、氦等)的氣圍下進行，即可。
本說明書所公開的發明的結構之一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；形成覆蓋閘極電極的閘極絕緣膜；在隔著閘極絕緣膜而重疊於閘極電極的區域中形成氧化物半導體膜；在氧化物半導體膜上形成源極電極及汲極電極；形成接觸於氧化物半導體膜並覆蓋源極電極及汲極電極的金屬氧化膜；將氧引入到氧化物半導體膜、金屬氧化膜以及氧化物半導體膜和金屬氧化膜的介面中之至少一；形成覆蓋金屬氧化膜的絕緣膜；進行加熱處理。
此外，本說明書所公開的發明的結構之另一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；形成覆蓋閘極電極的閘極絕緣膜；在隔著閘極絕緣膜而重疊於閘極電極的區域中形成氧化物半導體膜；在氧化物半導體膜上形成源極電極及汲極電極；形成接觸於氧化物半導體膜並覆蓋源極電極及汲極電極的金屬氧化膜；形成覆蓋金屬氧化膜的絕緣膜；將氧引入到氧化物半導體膜、金屬氧化膜以及氧化物半導體膜和金屬氧化膜的介面中之至少一；進行加熱處理。
此外，本說明書所公開的發明的結構之另一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；形成覆蓋閘極電極的閘極絕緣膜；在隔著閘 極絕緣膜而重疊於閘極電極的區域中形成氧化物半導體膜；對氧化物半導體膜進行包括惰性氣圍下的加熱和氧氣圍下的冷卻的第一加熱處理；在氧化物半導體膜上形成源極電極及汲極電極；形成接觸於氧化物半導體膜並覆蓋源極電極及汲極電極的金屬氧化膜；將氧引入到氧化物半導體膜、金屬氧化膜以及氧化物半導體膜和金屬氧化膜的介面中之至少一；形成覆蓋金屬氧化膜的絕緣膜；進行第二加熱處理。
此外，本說明書所公開的發明的結構之另一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；形成覆蓋閘極電極的閘極絕緣膜；在隔著閘極絕緣膜而重疊於閘極電極的區域中形成氧化物半導體膜；對氧化物半導體膜進行包括惰性氣圍下的加熱和氧氣圍下的冷卻的第一加熱處理；在氧化物半導體膜上形成源極電極及汲極電極；形成接觸於氧化物半導體膜並覆蓋源極電極及汲極電極的金屬氧化膜；形成覆蓋金屬氧化膜的絕緣膜；將氧引入到氧化物半導體膜、金屬氧化膜以及氧化物半導體膜和金屬氧化膜的介面中之至少一；進行第二加熱處理。
此外，最好在上述半導體裝置的製造方法中，作為金屬氧化膜，形成包含氧化鎵的膜。
或者，也可以在上述半導體裝置的製造方法中，作為金屬氧化膜，形成包含0.01atoms%至5atoms%的銦或鋅的氧化鎵膜。
此外，最好在上述半導體裝置的製造方法中，將加熱處理的溫度設定為450℃至600℃。
此外，最好在上述半導體裝置的製造方法中，作為氧化物半導體膜，形成包含銦及鎵的膜。
最好在上述結構中，作為金屬氧化膜，使用氧化鎵膜。氧化鎵膜可以藉由濺射法、CVD法、蒸鍍法等來得到。氧化鎵膜雖然根據氧和鎵的組成比但是具有大約4.9eV的能隙，並且，在可見光區域中具有透光性。
在本說明書中，有時將氧化鎵記載為GaOx(x>0)。例如，當GaOx具有結晶結構時，已知x=1.5的Ga2O3。
也可以在上述結構中，在氧化物半導體膜上形成金屬氧化膜之前，對氧化物半導體膜進行加熱處理。此外，可以利用離子植入法、離子摻雜法來引入氧。
在氧化物半導體膜上以與該氧化物半導體膜接觸的方式形成金屬氧化膜，藉由金屬氧化膜引入氧，進行加熱處理。藉由該氧引入及加熱製程，從氧化物半導體膜意圖性地排除氫、水分、羥基或者氫化物等雜質，來使氧化物半導體膜高純度化。具有高純度化且電I型(本質)化的氧化物半導體膜的電晶體的電特性變動被抑制，所以該電晶體電穩定。
因此，根據本發明的一個方式，可以製造具有穩定電特性的電晶體。
此外，根據本發明的一個方式，可以製造具有電特性 良好且可靠性高的電晶體的半導體裝置。
400:基板
401:閘極電極
402:閘極絕緣膜
403:氧化物半導體膜
405a:源極電極
405b:汲極電極
407:金屬氧化膜
409:絕緣膜
410:電晶體
421:氧
441:氧化物半導體膜
601:基板
602:光電二極體
606a:半導體層
606b:半導體層
606c:半導體層
608:黏合層
613:基板
631:金屬氧化膜
632:絕緣膜
633:層間絕緣層
634:層間絕緣層
640:電晶體
641:電極層
642:電極層
643:導電層
645:閘極電極
656:電晶體
658:光電二極體重設信號線
659:閘極信號線
671:光電感測器輸出信號線
672:光電感測器參考信號線
2700:電子書閱讀器
2701:框體
2703:框體
2705:顯示部
2707:顯示部
2711:軸部
2721:電源
2723:操作鍵
2725:揚聲器
2800:框體
2801:框體
2802:顯示面板
2803:揚聲器
2804:麥克風
2805:操作鍵
2806:定位裝置
2807:影像拍攝用透鏡
2808:外部連接端子
2810:太陽能電池
2811:外部儲存槽
3001:主體
3002:框體
3003:顯示部
3004:鍵盤
3021:主體
3022:觸屏筆
3023:顯示部
3024:操作按鈕
3025:外部介面
3051:主體
3053:取景器
3054:操作開關
3055:顯示部B
3056:電池
3057:顯示部A
4001:基板
4002:像素部
4003:信號線驅動電路
4004:掃描線驅動電路
4005:密封材料
4006:基板
4008:液晶層
4010:電晶體
4011:電晶體
4013:液晶元件
4015:連接端子電極
4016:端子電極
4018:FPC
4019:各向異性導電膜
4020:金屬氧化膜
4021:絕緣層
4023:絕緣膜
4024:絕緣膜
4030:電極層
4031:電極層
4032:絕緣膜
4033:絕緣膜
4510:分隔壁
4511:電致發光層
4513:發光元件
4514:填充材料
4612:空洞
4613:球形微粒
4614:填充材料
4615a:黑色區域
4615b:白色區域
9600:電視裝置
9601:框體
9603:顯示部
9605:支架
9630:框體
9631:顯示部
9632:操作鍵
9633:太陽能電池
9634:充放電控制電路
9635:電池
9636:轉換器
9637:轉換器
圖1A至1E是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；
圖2A至2C是說明半導體裝置的一個方式的圖；
圖3是說明半導體裝置的一個方式的圖；
圖4是說明半導體裝置的一個方式的圖；
圖5是說明半導體裝置的一個方式的圖；
圖6A和6B是說明半導體裝置的一個方式的圖；
圖7A和7B是示出電子設備的圖；
圖8A至8F是示出電子設備的圖；
圖9A是示出電介質的疊層結構的模型圖，而圖9B是等效電路圖。
下面，關於本發明的實施方式將參照附圖給予詳細的說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。此外，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
另外，作為第一、第二附加的序數詞是為了方便起見使用的，而不表示製程順序或疊層順序。另外，該序數詞 在本說明書中不是為了作為特定發明的事項的固有的名稱而示出的。
實施方式1
在本實施方式中，參照圖1A至1E而說明半導體裝置及半導體裝置的製造方法的一個方式。在本實施方式中，作為半導體裝置的一例而示出具有氧化物半導體膜的電晶體。
如圖1E所示，電晶體410在具有絕緣表面的基板400上包括閘極電極401、閘極絕緣膜402、氧化物半導體膜403、源極電極405a、汲極電極405b。在氧化物半導體膜403上依次層疊有用來防止在氧化物半導體膜403的背通道側產生的帶電的金屬氧化膜407及絕緣膜409。
圖1A至1E示出電晶體410的製造方法的一例。
首先，在具有絕緣表面的基板400上形成導電膜後，藉由第一光刻製程形成閘極電極401。注意，也可以利用噴墨法形成抗蝕劑掩模。當利用噴墨法形成抗蝕劑掩模時，不使用光掩模，所以可以降低製造成本。
對可用於具有絕緣表面的基板400的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，只要具有絕緣表面，就也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在 這些基板上設置有半導體元件。
此外，作為基板400使用撓性基板。當使用撓性基板時，既可以在撓性基板上直接製造包括氧化物半導體膜403的電晶體410，又可以在其他製造基板上製造包括氧化物半導體膜403的電晶體410，然後進行剝離將該電晶體410轉置在撓性基板上。注意，為了從製造基板剝離電晶體並轉置到撓性基板上，也可以在製造基板和包括氧化物半導體膜的電晶體之間設置分離層。
也可以將成為基底膜的絕緣膜設置在基板400和閘極電極401之間。基底膜具有防止雜質元素從基板400擴散的功能，並且，該基底膜可以藉由使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜中的一個膜或者多個膜的疊層結構來形成。
此外，閘極電極401可以藉由使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或者以這些金屬材料為主要成分的合金材料的單層或疊層形成。
接著，在閘極電極401上形成閘極絕緣膜402。閘極絕緣膜402可以藉由電漿CVD法或者濺射法等使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、氧化鉿層的單層或疊層形成。
此外，作為本實施方式的氧化物半導體膜403，使用藉由實現去掉雜質並儘量不包含氧化物半導體的主要成分以外的載子給體的雜質的高純度化來實現本質(I型)化 或者實際上本質(I型)化了的氧化物半導體。
這種高純度化的氧化物半導體對介面能級或者介面電荷極為敏感，所以氧化物半導體膜和閘極絕緣膜的介面是很重要的。因此，對接觸於高純度化的氧化物半導體的閘極絕緣膜要求具有高品質。
例如，因為當利用使用μ波(例如，頻率為2.45GHz)的高密度電漿CVD法時，可以形成細緻且絕緣耐壓高的高品質的絕緣層，所以適於用作閘極絕緣膜的製造方法。藉由使高純度化的氧化物半導體和高品質的閘極絕緣膜密切接觸，可以降低介面能級，而得到良好的介面特性。
當然，若作為閘極絕緣膜可以形成優質的絕緣層，則可以應用其他成膜方法諸如濺射法、電漿CVD法等。另外，也可以形成絕緣層，該絕緣層的膜質和與氧化物半導體之間的介面特性藉由成膜後的熱處理改變。總之，使用如下閘極絕緣膜即可：作為閘極絕緣膜的膜質不僅良好，而且降低與氧化物半導體之間的介面態密度，而可以形成良好的介面。
此外，為使閘極絕緣膜402、氧化物半導體膜儘量不包含氫、羥基及水分，最好作為氧化物半導體膜的成膜的預處理，在濺射裝置的預熱室中對形成有閘極電極401的基板400、或者形成到閘極絕緣膜402的基板400進行預熱，使吸附在基板400的氫、水分等雜質脫離並進行排氣。注意，作為設置在預熱室內的排氣單元，最好採用低 溫泵。注意，也可以省略該預熱處理。此外，該預熱也可以在後面的製程中對形成到源極電極405a及汲極電極405b的基板400(金屬氧化膜407的成膜之前)同樣地進行。
接著，藉由濺射法在閘極絕緣膜402上形成厚度為3nm以上且30nm以下的氧化物半導體膜。當氧化物半導體膜的厚度過厚(例如，厚度為50nm以上)時，電晶體有可能會成為常開啟型，所以最好採用上述厚度。
另外，最好在利用濺射法形成氧化物半導體膜之前，進行引入氬氣生成電漿的反濺射來去除附著在閘極絕緣膜402表面的粉狀物質(也稱為微粒、塵屑)。反濺射是指不對靶材一側施加電壓而使用RF電源在氬氣圍中對基板一側施加電壓來在基板附近形成電漿以改變基板表面性質的方法。另外，也可以使用氮、氦、氧等代替氬氣圍。
作為用於氧化物半導體膜的氧化物半導體，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；以及In-O類氧化物半導體、Sn-O類氧化物半 導體、Zn-O類氧化物半導體等。另外，上述氧化物半導體也可以包含SiO2。這裏，例如In-Ga-Zn-O類氧化物半導體是指包含銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，並且，對其組成比沒有特別的限制。此外，也可以包含In、Ga、Zn以外的元素。
另外，作為氧化物半導體膜，可以使用以化學式InMO3(ZnO)m(m>0)表示的薄膜。這裏，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn、Ga及Co等。
當作為氧化物半導體使用In-Ga-Zn-O類材料時，作為所使用的靶材，例如可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：1[摩爾數比]的氧化物靶材。另外，不侷限於該靶材及組成，例如，也可以使用In2O3：Ga2O3：ZnO=1：1：2[摩爾數比]的氧化物靶材。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In：Zn=50：1至1：2(換算為摩爾比則為In2O3：ZnO=25：1至1：4)，最好為In：Zn=20：1至1：1(換算為摩爾比則為In2O3：ZnO=10：1至1：2)，更最好為In：Zn=15：1至1.5：1(換算為摩爾比則為In2O3：ZnO=15：2至3：4)。例如，作為用於形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，將其設定為Z>1.5X+Y。
另外，靶材的填充率為90%以上且100%以下，最好 為95%以上且99.9%以下。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。
在本實施方式中，藉由使用In-Ga-Zn-O類氧化物靶材的濺射法形成氧化物半導體膜。另外，氧化物半導體膜可以在稀有氣體(典型為氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下利用濺射法形成。
最好使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體作為形成氧化物半導體膜時的濺射氣體。
在維持減壓狀態的沉積室內保持基板400，並且將基板溫度設定為100℃以上且600℃以下，最好為200℃以上且400℃以下，來形成氧化物半導體膜。藉由邊加熱基板400邊進行成膜，可以降低形成了的氧化物半導體膜中含有的雜質濃度。另外，可以減輕濺射帶來的損傷。另外，邊去除殘留在沉積室內的水分邊引入去除了氫及水分的濺射氣體並使用上述靶材在基板400上形成氧化物半導體膜。最好使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵來去除殘留在沉積室內的水分。另外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。由於在利用低溫泵進行了排氣的沉積室中，如氫原子、水(H2O)等的包含氫原子的化合物(最好還包括包含碳原子的化合物)等被排出，由此可以降低利用該沉積室形成的氧化物半導體膜中含有的雜質濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC) 電源為0.5kW；氧(氧流量比率為100%)氣圍。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度分佈也變得均勻，所以是較佳的。
接著，利用第二光刻製程將氧化物半導體膜加工為島狀的氧化物半導體膜441(參照圖1A)。另外，也可以利用噴墨法形成用來形成島狀氧化物半導體膜441的抗蝕劑掩模。當利用噴墨法形成抗蝕劑掩模時不使用光掩模，由此可以降低製造成本。
注意，作為在此進行的氧化物半導體膜的蝕刻，可以採用乾蝕刻及濕蝕刻中的一方或者兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻液，可以使用混合有磷酸、醋酸、硝酸的溶液等。此外，還可以使用ITO07N(由日本關東化學株式會社製造)。
接著，在閘極絕緣膜402及氧化物半導體膜441上形成用來形成源極電極及汲極電極(包括使用與該源極電極及汲極電極相同的層形成的佈線)的導電膜。作為用於源極電極及汲極電極的導電膜，例如可以使用包括選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或者以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。此外，也可以採用在Al、Cu等金屬膜的下側和上側中的一方或兩者層疊Ti、Mo、W等難熔金屬膜或者它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外，用於源極電極及汲極電極的導電膜 也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或在這些金屬氧化物材料中包含氧化矽的材料。
此外，源極電極及汲極電極的材料最好根據使用的氧化物半導體的電子親和力和金屬氧化膜的電子親和力來決定。就是說，當將源極電極及汲極電極的材料的功函數設定為W[eV]，將氧化物半導體的電子親和力設定為Φ1[eV]，並且將金屬氧化膜的電子親和力設定為Φ2[eV]時，最好滿足Φ2+0.4<W<(Φ1+0.5)，更最好滿足(Φ2+0.9)<W<(Φ1+0.4)的關係。例如，如果作為氧化物半導體和金屬氧化膜使用電子親和力分別為4.5eV、3.5eV的材料，則作為源極電極及汲極電極的材料，最好使用其功函數大於3.9eV且小於5.0eV的材料，更佳地使用其功函數大於4.4eV且小於4.9eV的金屬或者金屬化合物。其結果，在電晶體410中可以防止電子從源極電極405a及汲極電極405b注入到金屬氧化膜407，而可以抑制漏電流，並且，在氧化物半導體膜和源極電極及汲極電極的結合處可以得到良好的電特性。作為具有這種功函數的材料，例如可以舉出氮化鉬、氮化鎢等。注意，這些材料在耐熱性方面上也優越，所以是較佳的。注意，根據上述關係式，得出Φ2<(Φ1+0.1)，最好為Φ2<(Φ1-0.5)的關係式，但是，更佳的是，滿足Φ2<(Φ1-0.9)的關係。
在利用第三光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極405a、汲極電極405b後，去除抗蝕劑掩模(參照圖1B)。
作為當利用第三光刻製程形成抗蝕劑掩模時的曝光，使用紫外線、KrF雷射或ArF雷射，即可。由氧化物半導體膜441上相鄰的源極電極的下端部與汲極電極的下端部之間的間隔寬度決定後面形成的電晶體的通道長度L。另外，當通道長度L短於25nm時，最好使用波長極短的幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行當利用第三光刻製程形成抗蝕劑掩模時的曝光。利用超紫外線的曝光的解析度高且景深大。從而，也可以將後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下，可以實現電路的工作速度的高速化。
此外，為了縮減用於光刻製程的光掩模數及製程數，也可以使用由透過的光成為多種強度的曝光掩模的多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，並且可以藉由蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光掩模數，並還可以縮減對應的光刻製程，所以可以實現製程的簡化。
注意，當對導電膜進行蝕刻時，最好使蝕刻條件最適化以防止氧化物半導體膜441被蝕刻得斷開。但是，很難 僅蝕刻導電膜而完全不蝕刻氧化物半導體膜441，所以有時當對導電膜進行蝕刻時只有氧化物半導體膜441的一部分被蝕刻，而成為具有槽部(凹部)的氧化物半導體膜。
在本實施方式中，由於使用Ti膜作為導電膜，並使用In-Ga-Zn-O類氧化物半導體作為氧化物半導體膜441，所以作為蝕刻劑而使用過氧化氫氨水(氨、水、過氧化氫水的混合液)。
接著，也可以進行使用N2O、N2、Ar等的氣體的電漿處理，來去除附著在露出的氧化物半導體膜的表面的吸附水等。在進行電漿處理的情況下，與該電漿處理連續地不接觸於大氣而形成與氧化物半導體膜441的一部分接觸的金屬氧化膜407。
接著，形成覆蓋源極電極405a及汲極電極405b並且接觸於氧化物半導體膜441的一部分的金屬氧化膜407。注意，將金屬氧化膜407的厚度設定得厚於氧化物半導體膜441的厚度。金屬氧化膜407是接觸於氧化物半導體膜441的背通道側即源極電極405a和汲極電極405b之間的氧化物半導體膜441並且去除蓄積在該金屬氧化膜407與該氧化物半導體膜441的介面的電荷的膜。
由於蓄積在源極電極405a或汲極電極405b中的電位(電荷)，正電荷有可能會從源極電極405a或汲極電極405b移動到氧化物半導體膜，而在氧化物半導體膜的背通道側的介面產生帶電。尤其是，當氧化物半導體膜的導電率與接觸於氧化物半導體膜的背通道側的材料層的導電 率不同時，電荷流向氧化物半導體膜，電荷在介面上被俘獲，並且，電荷與氧化物半導體膜中的氫結合，而成為介面的施體中心(donor center)。由此，產生電晶體的特性變動的問題。從而，減少氧化物半導體膜中的氫以及防止帶電都是很重要的。
氧化物半導體膜和金屬氧化膜的物性值之差最好小。這裏說明的物性值例如是功函率、電子親和力、介電常數、帶隙等。明確而言，氧化物半導體膜的帶隙和金屬氧化膜的帶隙之差最好小於3eV。例如，當作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體，並且，作為金屬氧化膜使用氧化矽、氧化鋁時，In-Ga-Zn-O類氧化物半導體的帶隙為3.15eV，並且氧化矽、氧化鋁的帶隙為8eV，所以有可能會產生上述問題。此外，當使用包括氮化物的膜(例如，氮化矽膜)而代替金屬氧化膜時，由於包括氮化物的膜和氧化物半導體膜接觸，所以氧化物半導體膜的導電率有可能變動。
金屬氧化膜407是具有即使在背通道側帶正電荷也及時去除該電荷的性質的膜。但是，作為用於金屬氧化膜407的材料，最好採用其氫的含量與氧化物半導體膜氫的含量相等或以下，當多於氧化物半導體膜的氫的含量時也不多一位數以上，並且其能隙與氧化物半導體膜的材料相等或以上。
如此，藉由使用用來防止帶電的金屬氧化膜407，可以抑制電荷從接觸於氧化物半導體膜403的背通道側的材 料層流過到氧化物半導體膜403。此外，藉由將金屬氧化膜407設置在氧化物半導體膜的上表面上，即使在氧化物半導體膜403的背通道側帶正電荷，也可以及時去除該電荷。此外，藉由使用金屬氧化膜407，可以防止在氧化物半導體膜403的背通道側產生寄生通道。由此，可以抑制氧化物半導體膜403的導電率、臨界值電壓等電特性的變動，而可以提高電晶體410的可靠性。
在本實施方式中，作為金屬氧化膜407，使用藉由利用脈衝直流(DC)電源的濺射法得到的氧化鎵膜。注意，作為用於濺射法的靶材，最好使用氧化鎵靶材。此外，也可以根據所使用的氧化物半導體膜的導電率而適當地將In、Zn添加到金屬氧化膜407，以調整導電率。例如，藉由利用添加有銦或鋅的氧化鎵的靶材的濺射法，來形成包括0.01atoms%至5atoms%的銦或鋅的膜。藉由添加銦或鋅，提高金屬氧化膜407的導電率，並使該導電率接近氧化物半導體膜403的導電率，而可以進一步降低蓄積的電荷。
氧化鎵的帶隙為3.0eV至5.2eV(例如為4.9eV)，介電常數為10至12，並且電子親和力為3.5eV，另一方面，In-Ga-Zn-O類氧化物半導體的帶隙為3.15eV，介電常數為15，並且電子親和力為3.5eV，而各個之間的差異小，所以是很較佳的。此外，因為氧化鎵具有大約4.9eV的寬頻隙，所以在可見光區域中具有透光性。此外，藉由將氧化鎵用於金屬氧化膜，可以降低In-Ga-Zn-O類氧化 物半導體膜和氧化鎵膜的接觸電阻，所以是很較佳的。當作為金屬氧化膜而使用氧化鎵時，除了In-Ga-Zn-O類氧化物半導體以外，還可以作為氧化物半導體材料而使用In-Ga-O類氧化物半導體、Ga-Zn-O類氧化物半導體。
尤其是，當作為氧化物半導體膜而使用In-Ga-Zn-O膜時，作為金屬氧化膜407而使用的GaOx也包括作為氧化物半導體膜使用的In-Ga-Zn-O膜所包括的鎵元素，所以材料的匹配性好。
最好藉由利用不混入水、氫等的雜質的方法形成金屬氧化膜407。當金屬氧化膜407包括氫時，該氫侵入到氧化物半導體膜，或者該氫抽出氧化物半導體膜中的氧，而使氧化物半導體膜的背通道低電阻化(N型化)，其結果是有可能形成寄生通道。因此，為了使金屬氧化膜407儘量不包括氫，而當形成金屬氧化膜407時不使用氫是很重要的。
在本實施方式中，藉由濺射法形成其厚度超過10nm並為氧化物半導體膜441的厚度以上的氧化鎵膜作為金屬氧化膜407。這是因為當使金屬氧化膜407的厚度厚時，金屬氧化膜407可以高效地放出電荷的緣故。將成膜時的基板溫度設定為室溫以上且300℃以下，即可。藉由濺射法而形成的氧化鎵膜的形成製程可以在稀有氣體(典型為氬)氣圍下、氧氣圍下或者稀有氣體和氧的混合氣圍下進行。
為了與形成氧化物半導體膜時同樣去除金屬氧化膜 407的沉積室內的殘留水分，最好使用吸附型真空泵(低溫泵等)。這樣可以降低在使用低溫泵進行排氣的沉積室內形成的金屬氧化膜407所包括的雜質的濃度。此外，作為用來去除金屬氧化膜407的沉積室內的殘留水分的排氣單元，也可以採用配備有冷阱的渦輪泵。
作為當形成金屬氧化膜407時使用的濺射氣體，最好使用去除了氫、水、羥基或者氫化物等雜質的高純度氣體。
此外，金屬氧化膜407只要至少覆蓋氧化物半導體膜的通道形成區域、源極電極405a、汲極電極405b即可，並且，如果有需要，則也可以選擇性地去除金屬氧化膜407。注意，作為在本實施方式中使用的氧化鎵膜的蝕刻，可以採用已知的濕蝕刻或乾蝕刻。例如，進行使用氟酸溶液或硝酸的濕蝕刻。
接著，金屬氧化膜407將氧421引入到氧化物半導體膜441、金屬氧化膜407以及氧化物半導體膜441和金屬氧化膜407的介面中的至少一個(參照圖1C)。
作為氧421的引入方法，可以採用離子植入法、離子摻雜法等。離子植入法是如下方法，其中，使源氣體電漿化，提取該電漿所包括的離子種，進行質量分離，使具有指定質量的離子種加速，並且使用加速了的離子種作為離子束來注入被處理物。此外，離子摻雜法是如下方法，其中，使源氣體電漿化，藉由指定的電場的作用來提取該電漿所包括的離子種，不對所提取的離子種進行質量分離而 使它加速，並且使用加速了的離子種作為離子束來注入被處理物。藉由使用進行質量分離的離子植入法添加氧，可以防止金屬元素等的雜質與氧一起被添加在氧化物半導體膜中。另外，由於離子摻雜法與離子植入法相比可以增大離子束的照射面積，所以藉由使用離子摻雜法添加氧，可以縮短節拍時間(tact time)。
由於藉由層疊的金屬氧化膜407將氧引入氧化物半導體膜441，所以可以控制氧的引入深度(引入區域)，並且，可以高效地將氧引入氧化物半導體膜441中。適當地設定加速電壓、劑量等的引入條件或者使氧藉由的金屬氧化膜407的厚度，來控制氧的引入深度，即可。
接著，在金屬氧化膜407上形成絕緣膜409(參照圖1D)。作為絕緣膜409，可以使用無機絕緣膜，並且，可以使用：氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等氧化絕緣膜；氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化絕緣膜的單層或者多層。例如，藉由濺射法從金屬氧化膜407一側依次形成氧化矽膜及氮化矽膜的疊層。
注意，上述氧的引入處理也可以在金屬氧化膜407上形成絕緣膜409後進行。
接著，在氧化物半導體膜441和金屬氧化膜407的一部分(通道形成區域)接觸的狀態下對引入氧的氧化物半導體膜441進行加熱處理(參照圖1E)。
將加熱處理的溫度設定為250℃以上且650℃以下， 最好為450℃以上且600℃以下，或者低於基板的應變點。例如，將基板引入加熱處理裝置之一的電爐，並且，在氮氣圍下以450℃對氧化物半導體膜進行一個小時的加熱處理。
注意，加熱處理裝置不侷限於電爐，還可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為高溫的氣體，使用如氬等的稀有氣體或氮那樣的即使進行加熱處理也不與被處理物產生反應的惰性氣體。注意，當作為加熱處理裝置使用GRTA裝置時，其熱處理時間很短，所以也可以在加熱到650℃至700℃的高溫的惰性氣體中加熱基板。
加熱處理在氮、氧、超乾燥空氣(水的含量為20ppm以下，最好為1ppm以下，更最好為10ppb以下的空氣)、或者稀有氣體(氬、氦等)的氣圍下進行，即可。但是，上述氮、氧、超乾燥空氣、稀有氣體等的氣圍最好不包括水、氫等。此外，最好將引入加熱處理裝置中的氮、氧、稀有氣體的純度設定為6N(99.9999%)以上， 更最好為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，最好為0.1ppm以下)。
如此，藉由將氧添加到氧化物半導體膜441、金屬氧化膜407以及氧化物半導體膜441和金屬氧化膜407的介面中的至少一個，然後進行加熱處理，可以利用氧終結存在於氧化物半導體膜441中、金屬氧化膜407中或者氧化物半導體膜441和金屬氧化膜407的介面的懸空鍵。當懸空鍵存在於氧化物半導體膜441中、金屬氧化膜407中或者氧化物半導體膜441和金屬氧化膜407的介面時，氫有可能會擴散而形成鍵，但是，藉由利用氧終結懸空鍵，可以防止鍵的形成。
此外，藉由氧引入，切斷構成氧化物半導體的金屬與氫之間的結合、或者該金屬與羥基之間的結合，同時，使這些氫、羥基與氧起反應來生成水。從而，可以容易利用加熱處理使作為雜質的氫、羥基成為水而脫離。
如此，可以在藉由氧引入及加熱處理來防止鍵的形成的同時，進行氧化物半導體膜的脫水化或脫氫化，並且，可以從氧化物半導體膜排除氫、水分、羥基或者氫化物等雜質。
此外，因為在氧化物半導體膜和包括氧的金屬氧化膜407接觸的狀態下進行加熱處理，所以可以從包括氧的金屬氧化膜407將由於雜質的排除製程而同時減少的構成氧化物半導體的主要成分材料之一的氧供給到氧化物半導體膜。由此，可以降低氧化物半導體膜中的電荷俘獲中心。 藉由上述製程，得到高純度化且在電性上I型(本質)化的氧化物半導體膜403。此外，藉由該加熱處理，金屬氧化膜407中的雜質也同時被去除，而有可能實現高純度化。
高純度化的氧化物半導體膜403中的由施體產生的載子極少(近零)，其載子濃度低於1×1014/cm3，最好低於1×1012/cm3，更最好低於1×1011/cm3。
此外，藉由金屬氧化膜407添加氧，氧化物半導體膜441和金屬氧化膜407之間的介面附近的原子的排列發生應變，並且，藉由此後的加熱處理，進行氧化物半導體膜403和金屬氧化膜407之間的介面附近的原子的再排列。此時，因為在氧化物半導體膜403和金屬氧化膜407之間發生彼此的原子的結合，所以可以降低氧化物半導體膜403和金屬氧化膜407之間的導電率等物性值之差，並且，可以抑制氧化物半導體膜的背通道側的介面的帶電。由此，可以抑制氧化物半導體膜的臨界值電壓等電特性的變動，所以可以提高電晶體的可靠性。
藉由上述製程形成電晶體410(參照圖1E)。電晶體410是包括從氧化物半導體膜意圖性地排除氫、水分、羥基或者氫化物(也稱為氫化合物)等雜質而實現高純度化的氧化物半導體膜403的電晶體。因此，電晶體410的電特性的變動被抑制，而在電性上是穩定的。
注意，引入氧後的加熱處理也可以在形成絕緣膜409之前進行。在此情況下，加熱處理後在金屬氧化膜407上 形成絕緣膜409。
此外，除了上述加熱處理以外，還可以進行其他加熱處理。例如，也可以在形成氧化物半導體膜441後進行加熱處理(第一加熱處理)，並在形成金屬氧化膜407之後再次進行加熱處理(第二加熱處理)。在此情況下，作為第一加熱處理，例如可以在惰性氣體氣圍下進行加熱，並且，在氧氣圍下(至少包括氧的氣圍下)進行冷卻。藉由應用這種第一加熱處理，可以同時實現氧化物半導體膜的脫水化及加氧化。
此外，在圖1E的製程後還可以再次進行加熱處理。例如，也可以在大氣中以100℃以上且200℃以下進行1個小時以上且30個小時以下的加熱處理。該加熱處理既可以在保持一定的加熱溫度的情況下進行，又可以將從室溫升溫到100℃以上且200℃以下的加熱溫度以及從加熱溫度降溫到室溫的步驟反復進行多次。
此外，使用氧化物半導體膜403的電晶體410具有較高的電場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於像素部，可以提供高圖像品質的圖像。此外，可以在同一個基板上形成具有包括高純度化的氧化物半導體膜的電晶體的驅動電路部、像素部，所以可以削減半導體裝置的零部件數。
此外，在包括金屬氧化膜407的電晶體410中，可以防止氧化物半導體膜403的背通道側的寄生通道的產生。再者，藉由防止在電晶體410中的氧化物半導體膜403的 背通道側產生寄生通道，可以抑制臨界值電壓的變動，所以可以得到可靠性提高了的電晶體。
在圖1E所示的電晶體410中，將兩層電介質即氧化物半導體膜403和金屬氧化膜407彼此接觸地設置。在層疊有不同的兩層電介質的情況下，當將第一層(電晶體410中的氧化物半導體膜403)的介電常數設定為ε1，將導電率設定為σ1，並且將厚度設定為d1，而將第二層(電晶體410中的金屬氧化膜407)的介電常數設定為ε2，將導電率設定為σ2，並且將厚度設定為d2時，可以將兩個層的疊層表示於圖9A的模型圖。注意，在圖9A中，S表示面積。此外，圖9A所示的模型圖可以替換為圖9B所示的等效電路。附圖中的C1表示第一層的電容值，G1表示第一層的電阻值，C2表示第二層的電容值，G2表示第二層的電阻值。在此，當對兩個層施加電壓V時，在t秒後在兩個層的介面處蓄積由下面的算式(1)表示的電荷Q。
Figure 109132772-A0101-12-0028-1
在圖1E所示的電晶體410中，上述蓄積電荷Q的介面相當於氧化物半導體膜403的背通道側，並且，藉由適當地設定金屬氧化膜407的介電常數、導電率或者厚度，可以降低蓄積於背通道側的介面處的電荷Q。
在此，當改變算式(1)的形式時，得到下面的算式 (2)及算式(3)。
Figure 109132772-A0101-12-0029-2
 (注意
Figure 109132772-A0101-12-0029-3
,
Figure 109132772-A0101-12-0029-4
,
Figure 109132772-A0101-12-0029-5
,
Figure 109132772-A0101-12-0029-6
,
Figure 109132772-A0101-12-0029-7
,
Figure 109132772-A0101-12-0029-8
,
Figure 109132772-A0101-12-0029-9
)
根據算式(2)及算式(3)，為了降低電荷Q，而可以設想下面的(A)至(D)的四個條件。
條件(A)為使τi成為非常大。
條件(B)為使V2近零，即，使G2成為比G1大出很多。
條件(C)為使C2近零。
條件(D)為使τ1近τ2。
在條件(A)下，為了使τi成為非常大，由於τi=(C1+C2)/(G1+G2)，所以使(C1+C2)非常大於(G1+G2)，即可。C1、G1是氧化物半導體膜403的參數，所以為了利用金屬氧化膜407來降低電荷Q，需要使C2增大。然而，當根據C2=ε2S/d2，藉由使ε2增大而使C2增大時，根據算式(2)Q也變大，於是產生矛盾。就是說，不能由τi調整電荷Q。
在條件(B)下，為了使V2近零，根據算式3而滿足G2>>G1，即可。G1是氧化物半導體膜403的參數，所 以為了利用金屬氧化膜407來降低電荷Q，需要使G2增大。明確而言，由於G2=σ2S/d2，所以需要使d2變小或者選擇σ2大的材料。然而，不能採用使d2變小，因為根據C2=ε2S/d2，如果d2縮小了則C2變大，這樣就會與條件(A)同樣地使Q變大。此外，如果σ2大，則意味著金屬氧化膜407的導電率高於氧化物半導體膜403的導電率，這樣發生漏電流、短路的可能性升高，所以也不能採用。
在條件(C)下，為了使C2成為極小，根據C2=ε2S/d2，需要使d2變大，或者選擇小的材料作為ε2。
此外，在條件(D)下，為了使τ1接近τ2，由於τ1=ε1/σ1、τ2=ε2/σ2，所以選擇ε1/σ1≒ε2/σ2的膜，即可。其與C1/G1≒C2/G2相等。
從而，為了高效地防止電荷Q的蓄積，最好使金屬氧化膜407的厚度(d2)厚，或者，作為金屬氧化膜407的材料選擇介電常數(ε2)小的材料，最好選擇其介電常數小於氧化物半導體膜403的介電常數的材料(例如，介電常數ε為8以上且20以下的材料)。或者，最好作為金屬氧化膜選擇其物性值近於氧化物半導體膜的物性值的材料，以得到ε1/σ1≒ε2/σ2(ε1為氧化物半導體的介電常數，且σ1為氧化物半導體的導電率)。
如上所述，可以提供具有穩定電特性的使用氧化物半導體的半導體裝置。由此，可以提供可靠性高的半導體裝置。
如上所述，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合來使用。
實施方式2
在本實施方式中，將說明半導體裝置的製造方法的其他一種方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣地進行，並且，省略反復說明。此外，省略對相同的部分的詳細說明。
在本實施方式中，示出在實施方式1所示的電晶體410的製造方法中，在形成與氧化物半導體膜接觸的金屬氧化膜407之前對氧化物半導體膜進行加熱處理的實例。
該加熱處理只要在形成氧化物半導體膜後並且在形成金屬氧化膜407之前就也可以應用於加工為島狀氧化物半導體膜之前的氧化物半導體膜，而且，也可以應用於形成源極電極405a及汲極電極405b之前或者形成源極電極405a及汲極電極405b之後。
將加熱處理的溫度設定為250℃以上且650℃以下，最好為450℃以上且600℃以下。例如，將基板引入加熱處理裝置之一的電爐，在氮氣圍下以450℃對氧化物半導體膜進行1個小時的加熱處理。最好在加熱處理後，不接觸大氣地形成金屬氧化膜，以防止水、氫再度混入到氧化物半導體膜中。
注意，加熱處理裝置不侷限於電爐，還可以使用利用 電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA裝置、LRTA裝置等的RTA裝置。注意，當作為加熱處理裝置使用GRTA裝置時，其熱處理時間很短，所以也可以在加熱到650℃至700℃的高溫的惰性氣體中加熱基板。
加熱處理在氮、氧、超乾燥空氣(水的含量為20ppm以下，最好為1ppm以下，更最好為10ppb以下的空氣)、或者稀有氣體(氬、氦等)的氣圍下進行，即可。但是，上述氮、氧、超乾燥空氣、稀有氣體等的氣圍最好不包括水、氫等。此外，最好將引入加熱處理裝置中的氮、氧、稀有氣體的純度設定為6N(99.9999%)以上，更最好為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，最好為0.1ppm以下)。
藉由該加熱處理，可以降低氧化物半導體膜中的水分、氫等的雜質。
再者，在氧化物半導體膜上形成金屬氧化膜，藉由氧化絕緣層的金屬氧化膜將氧引入氧化物半導體膜，切斷構成氧化物半導體的金屬與氫之間的結合、或者該金屬與羥基之間的結合，同時，使這些氫、羥基與氧起反應來生成水。並且，在引入氧後，形成絕緣層，還進行加熱處理，從而可以容易使堅強地殘存的氫、羥基等雜質作為水而脫離。
因為在氧化物半導體膜和包括氧的金屬氧化膜接觸的狀態下進行加熱處理，所以可以將因雜質的排除製程同時 減少的構成氧化物半導體的主要成分材料之一的氧從包括氧的金屬氧化膜供給到氧化物半導體膜。
從而，如果對氧化物半導體膜進行形成金屬氧化膜之前的加熱處理以及形成金屬氧化膜並引入氧之後的加熱處理，就可以得到水分、氫等雜質進一步脫離的I型(本徵半導體)或者極近於I型的氧化物半導體膜。
從而，包括高純度化的氧化物半導體膜的電晶體的電特性變動被抑制，而在電性上穩定。
此外，包括用來防止帶電的金屬氧化膜的電晶體可以防止氧化物半導體膜的背通道側的寄生通道的產生。再者，藉由在電晶體中防止在氧化物半導體膜的背通道側產生寄生通道，可以抑制臨界值電壓的變動。
如上所述，可以提供具有穩定電特性的使用氧化物半導體的半導體裝置。由此，可以提供可靠性高的半導體裝置。
如上所述，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合來使用。
實施方式3
可以藉由使用在實施方式1或實施方式2中示出的作為一例的電晶體製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部形成在與該像素部相同的基板上，可以製造系統化面板(system-on-panel)。
在圖2A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖2A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit)4018a、4018b供給。
在圖2B和2C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖2B和2C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖2B和2C中，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供給。
此外，圖2B和2C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅 動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(玻璃覆晶封裝)方法、引線接合方法或者TAB(卷帶式自動接合)方法等。圖2A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖2B是藉由COG方法安裝信號線驅動電路4003的例子，而圖2C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板上安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施方式1或實施方式2中示出作為一例的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖3至圖5而說明半導體裝置的一種方式。圖3至圖5相當於圖2B的M-N的截面圖。
如圖3至圖5所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖3至圖5中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖3中，在電晶體4010、4011上設置有用來防止帶電的金屬氧化膜4020、絕緣膜4024，並且，在圖4及圖5中還設置有絕緣層4021。注意，絕緣膜4023用作基底膜。
在本實施方式中，作為電晶體4010、電晶體4011，可以應用在實施方式1或實施方式2中示出的電晶體。
在電晶體4010及電晶體4011中，氧化物半導體膜是藉由層疊於其上的金屬氧化膜4020引入氧，在金屬氧化膜4020上形成絕緣膜4024，然後進行加熱處理，從該氧化物半導體膜意圖性地排除氫、水分、羥基或者氫化物 (也稱為氫化合物)等雜質而實現高純度化的氧化物半導體膜。藉由氧引入，切斷構成氧化物半導體的金屬與氫之間的結合、或者該金屬與羥基之間的結合，同時，使這些氫、羥基與氧起反應來生成水，從而可以容易利用後面進行的加熱處理使作為雜質的氫、羥基成為水而脫離。
因為藉由所層疊的金屬氧化膜4020進行對氧化物半導體膜的氧的引入，所以可以控制氧的引入深度(引入區域)，並且，可以高效地對氧化物半導體膜引入氧。
此外，在氧化物半導體膜與包含氧的金屬氧化膜4020接觸的狀態下進行加熱處理，所以可以從包含氧的金屬氧化膜4020將由於在排除雜質的同時減少的構成氧化物半導體的主要成分材料之一的氧供給到氧化物半導體膜中。因此，氧化物半導體膜更高純度化，而在電性上實現I型(本質)化。
因此，包括高純度化的氧化物半導體膜的電晶體4010及電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖3至圖5所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
此外，包括用來防止帶電的金屬氧化膜的電晶體可以防止氧化物半導體膜的背通道側的寄生通道的產生。再者，藉由在電晶體中防止在氧化物半導體膜的背通道側產生寄生通道，可以抑制臨界值電壓的變動。
此外，在本實施方式中，在絕緣膜4024上的與驅動電路用電晶體4011的氧化物半導體膜的通道形成區域重 疊的位置設置有導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區域重疊的位置，可以進一步降低BT試驗前後的電晶體4011的臨界值電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極的電位相同，又可以不同，並且，還可以用作第二閘極電極。此外，導電層的電位也可以為GND、0V或者浮動狀態。
此外，該導電層還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括薄膜電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖3示出作為顯示元件的使用液晶元件的液晶顯示裝置的實例。在圖3中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作對準膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用 球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相(chiral nematic phase)、以及均質相等。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。使用氧化物半導體膜的電晶體有由於靜電的影響而使電晶體的電特性明顯波動而偏離設計範圍的擔憂。由此，將藍相的液晶材料用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更為高效的。
此外，液晶材料的固有電阻率為1×109Ω．cm以上，最好為1×1011Ω．cm以上，更最好為1×1012Ω．cm以上。注意，本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的存儲電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，最好為五分之一以下的電容的大小的存儲電容器，就足夠了。
在本實施方式中使用的具有高純度化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以得到抑制耗電量的效果。
此外，在本實施方式中使用的具有高純度化的氧化物半導體膜的電晶體可以得到較高的電場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高圖像品質的圖像。此外，因為可以在同一個基板上形成具有上述電晶體的驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(Anti ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑底(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯 示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色、青色、品紅色等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本實施方式不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的微粒分散在黏合劑中，並且其發光機理是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域類型發光。注意，這裏使用有機EL元件作為發光元件來進行 說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖4示出作為顯示元件的使用發光元件的發光裝置的實例。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板 4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，而最好使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供使電子墨水驅動的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一微粒和具有負電荷的第二微粒的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的微粒彼此移動到相對方向，以只顯示集合在一方側的微粒的顏色的裝置。注意，第一微粒或者第 二微粒包括染料，並且，當沒有電場時不移動。此外，第一微粒的顏色和第二微粒的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示。
此外，作為微囊中的第一微粒及第二微粒，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形微粒的方向，以進行顯示。
圖5示出半導體裝置的一個方式的主動矩陣型電子紙。圖5所示的電子紙是使用旋轉球顯示方式的顯示裝置的實例。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有具有黑色區域4615a及白色區域4615b並且在該黑色區域4615a及白 色區域4615b的周圍包括填充有液體的空洞4612的球形微粒4613，並且，球形微粒4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位線。
注意，在圖3至圖5中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄膜。
絕緣膜4024用作電晶體的保護膜。
此外，金屬氧化膜4020除了防止氧化物半導體膜的背通道側的寄生通道的產生以外，還將由於氫、水分、羥基或者氫化物等雜質的排除製程而同時從氧化物半導體膜減少的氧供給到氧化物半導體膜。
作為金屬氧化膜4020，使用藉由濺射法形成的氧化鎵膜。此外，也可以使用對氧化鎵添加銦、鋅的膜，例如，可以使用包括0.01atoms%至5atoms%的銦或鋅的氧化鎵膜。藉由添加銦或鋅，可以提高金屬氧化膜4020的導電率，而可以進一步降低電荷的蓄積。
注意，作為絕緣膜4024藉由濺射法形成氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜的單層或者疊層。
此外，絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機、幕式塗布機、刮刀式塗布機等。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層4030及第二電極層4031(像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、ITO、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用 鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的兩種以上構成的共聚物或者其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以最好設置驅動電路保護用的保護電路。保護電路最好使用非線性元件構成。
如上所述，藉由應用在實施方式1或2中示出的電晶體，可以提供具有各種各樣的功能的半導體裝置。
實施方式4
藉由使用由實施方式1和實施方式2中的任何一個示出的作為一例的電晶體，可以製造具有讀取物件物的資訊的圖像感測器功能的半導體裝置。
圖6A示出具有圖像感測器功能的半導體裝置的一例。圖6A示出光電感測器的等效電路，而圖6B示出光電感測器的一部分的截面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極電極和汲極電極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極電極和汲極電極中的另一個電連接到電晶體656的源極電極和汲極電極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極電極和汲極電極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖6A中，電晶體640和電晶體656是使用氧化物半導體膜的電晶體。
圖6B是示出光電感測器中的光電二極體602和電晶體640的截面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有用來防止帶電的金屬氧化膜631、絕緣膜632、層間絕緣層633以及層間絕緣層634。光電二極體602設置在層間絕緣層633上，並且光電二極體602具有如下結構：在形成在層間絕緣層633上的電極層641和設置在層間絕緣層634上的電極層642之間從層間絕緣層633一側按順序層疊有第一半導體層606a、第二半導體層606b及第三半導體層606c。
在電晶體640中，氧化物半導體膜是如下氧化物半導體膜：藉由層疊在該氧化物半導體膜上的金屬氧化膜631而引入氧，藉由在金屬氧化膜631上形成絕緣膜632之後進行加熱處理而從氧化物半導體膜意圖性地去除氫、水分、羥基或氫化物(也稱為氫化合物)等雜質，以實現高純度化。因為藉由引入氧而在斷開構成氧化物半導體的金屬與氫之間的鍵或該金屬與羥基之間的鍵的同時使該氫或羥基與氧起反應來產生水，所以可以藉由在之後進行的加熱處理而容易使雜質的氫或羥基作為水脫離。
因為藉由層疊的金屬氧化膜631而將氧引入到氧化物半導體膜，所以可以控制氧的引入深度(引入區域)，而可以高效地將氧引入到氧化物半導體膜中。
另外，因為在氧化物半導體膜與包含氧的金屬氧化膜631接觸的狀態下進行加熱處理，所以可以將在進行雜質的去除製程的同時被減少的構成氧化物半導體的主要成分材料之一的氧從包含氧的金屬氧化膜631提供給氧化物半導體膜。因此，進一步實現氧化物半導體膜的高純度化而在電性方面實現I型(本質)化。
因此，包含實現了高純度化的氧化物半導體膜的電晶體640抑制電特性變動，而在電方面穩定。因此，作為本實施方式的半導體裝置，可以提供高可靠性半導體裝置。
電極層641電連接到形成在層間絕緣層634上的導電層643，且電極層642藉由電極層644電連接到閘極電極645。閘極電極645電連接到電晶體640的閘極電極，且 光電二極體602電連接到電晶體640。
在此，例示一種pin型的光電二極體，其中層疊用作第一半導體層606a的具有p型的導電型的半導體層、用作第二半導體層606b的高電阻的半導體層(I型半導體層)、用作第三半導體層606c的具有n型的導電型的半導體層。
第一半導體層606a是p型半導體層，而可以由包含賦予p型的雜質元素的非晶矽膜形成。為了形成第一半導體層606a，使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法形成第一半導體層606a。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第一半導體層606a的厚度設定為10nm以上且50nm以下。
第二半導體層606b是I型半導體層(本徵半導體層)，而可以由非晶矽膜形成。為了形成第二半導體層606b，藉由電漿CVD法，使用半導體材料氣體形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。替 代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相沉積法、濺射法等形成第二半導體層606b。最好將第二半導體層606b的厚度設定為200nm以上且1000nm以下。
第三半導體層606c是n型半導體層，而可以由包含賦予n型的雜質元素的非晶矽膜形成。為了形成第三半導體層606c，使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體層606c。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第三半導體層606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體層606a、第二半導體層606b以及第三半導體層606c可以不使用非晶半導體形成，而使用多晶半導體或微晶(半非晶(Semi Amorphous Semiconductor：SAS))半導體形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定 的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm-1的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可利用用氫氣稀釋的含矽氣體(例如SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等)形成該微晶半導體膜。此外，除了含矽氣體和氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為含矽氣體的5倍以上且200倍以下，最好設定為50倍以上且150倍以下，更最好設定為100倍。再者，也可以在含矽的氣體中混入CH4、C2H6等的碳化物氣體、GeH4、GeF4等的含鍺氣體、F2等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體層側上的表面用作光接收面時，pin光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型的光電二極體的基板601的面接 收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體層一側相反的半導體層一側的光是干擾光，因此，其導電型與用作光接收面的半導體層一側相反的半導體層一側的電極層最好由具有遮光性的導電膜形成。注意，替代地，可以使用n型半導體層側的表面作為光接收面。
作為金屬氧化膜631，可以使用藉由濺射法而形成的氧化鎵膜。另外，也可以使用將銦或鋅添加到氧化鎵的膜，例如，可以使用包含0.01至5at.%的銦或鋅的氧化鎵膜。藉由添加銦或鋅，可以提高金屬氧化膜631的電導率，而可以進一步減少電荷的累積。
作為絕緣膜632，可以使用諸如氧化矽層、氧氮化矽層、氧化鋁層或氧氮化鋁層之類的氧化物絕緣層或者諸如氮化矽層、氮氧化矽層、氮化鋁層或氮氧化鋁層之類的氮化物絕緣層的單層或疊層。
作為層間絕緣層633、634，最好採用用作減少表面凹凸的平坦化絕緣膜的絕緣層。作為層間絕緣層633、634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂等的有機絕緣材料。除了上述有機絕緣材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
可以使用絕緣材料，且根據該材料使用濺射法、旋塗法、浸漬法、噴塗法、液滴噴出法(噴墨法、絲網印刷、 膠版印刷等)、輥塗法、簾塗法、刮刀塗佈法等來形成絕緣膜632、層間絕緣層633、層間絕緣層634。
藉由檢測入射到光電二極體602的光622，可以讀取檢測物件的資訊。另外，在讀取檢測物件的資訊時，可以使用背光燈等的光源。
作為電晶體640，可以使用實施方式1或實施方式2所示的電晶體。包含從其中意圖性地去除氫、水分、羥基或氫化物(也稱為氫化合物)等雜質而實現高純度化的氧化物半導體膜的電晶體可以抑制電晶體的電特性變動，而在電方面穩定。另外，具有用來防止帶電的金屬氧化膜的電晶體可以防止氧化物半導體膜的背通道一側的寄生通道的產生。再者，藉由防止電晶體中的氧化物半導體膜的背通道一側的寄生通道的產生，可以抑制臨界值電壓的變動。因此，可以提供高可靠性的半導體裝置。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
可將本說明書中公開的液晶顯示裝置應用於多種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以 下，對具備在上述實施方式中說明的液晶顯示裝置的電子設備的例子進行說明。
圖7A示出電子書閱讀器(也稱為E-book)，可以具有框體9630、顯示部9631、操作鍵9632、太陽能電池9633以及充放電控制電路9634。圖7A所示的電子書閱讀器可以具有如下功能：顯示各種各樣的資訊(靜態圖像、動態圖像、文字圖像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。另外，在圖7A中，作為充放電控制電路9634的一例，示出具有電池9635和DCDC轉換器(以下簡稱為轉換器)9636的結構。藉由將實施方式1至4中的任何一個所示的半導體裝置應用於顯示部9631，可以提供高可靠性電子書閱讀器。
藉由採用圖7A所示的結構，當將半透過型液晶顯示裝置或反射型液晶顯示裝置用於顯示部9631時，可以預料電子書閱讀器在較明亮的情況下也被使用，所以可以高效地進行利用太陽能電池9633的發電以及利用電池9635的充電，所以是較佳的。注意，太陽能電池9633是較佳的，因為它可以適當地設置在框體9630的空餘空間(表面或背面)而高效地進行電池9635的充電。注意，當作為電池9635使用鋰離子電池時，有可以謀求實現小型化等的優點。
此外，參照圖7B所示的方方塊圖而說明圖7A所示 的充放電控制電路9634的結構及工作。圖7B示出太陽能電池9633、電池9635、轉換器9636、轉換器9637、開關SW1至SW3、顯示部9631，並且，電池9635、轉換器9636、轉換器9637、開關SW1至SW3相當於充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的實例。利用轉換器9636對太陽能電池9633所發的電力進行升壓或降壓，以得到用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。此外，當不進行顯示部9631上的顯示時，使SW1截止並使SW2導通，以對電池9635進行充電，即可。
接著，說明在不利用外光使太陽能電池9633發電時的工作的實例。藉由使SW3導通並且利用轉換器9637對電池9635所蓄的電力進行升壓或降壓。並且，當使顯示部9631工作時，利用來自電池9635的電力。
注意，雖然作為充電方法的一例而示出太陽能電池9633，但是也可以利用其他方法對電池9635進行充電。此外，也可以組合其他充電方法進行充電。
圖8A示出筆記本個人電腦，由主體3001、框體3002、顯示部3003以及鍵盤3004等構成。藉由將實施方式1至4中的任何一個所示的半導體裝置應用於顯示部3003，可以提供高可靠性筆記本個人電腦。
圖8B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸屏筆3022。藉由將實施方式1至4中的任何一個所示的半導體裝置應用於顯示部3023，可以提供高可靠性可攜式資訊終端(PDA)。
圖8C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖8C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖8C中的顯示部2707)中可以顯示圖像。藉由將實施方式1至4中的任何一個所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供高可靠性電子書閱讀器。
此外，在圖8C中示出框體2701具備操作部等的例子。例如，在框體2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與框體的顯示部相同的平面上可以設置鍵盤、定位裝置等。 另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，然後下載的結構。
圖8D示出行動電話，由框體2800及框體2801的兩個框體構成。框體2801具備顯示面板2802、揚聲器2803、麥克風2804、定位裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，框體2800具備對行動電話進行充電的太陽能電池2810、外部儲存槽2811等。另外，在框體2801內組裝有天線。藉由將實施方式1至4中的任何一個所示的半導體裝置應用於顯示面板2802，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸摸屏，圖8D使用虛線示出作為映射而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動框體2800和框體2801而可以 處於如圖8D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖8E示出數碼攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由將實施方式1至4中的任何一個所示的半導體裝置應用於顯示部A 3057及顯示部B 3055，可以提供高可靠性數碼攝像機。
圖8F示出電視裝置的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐框體9601的結構。藉由將實施方式1至4中的任何一個所示的半導體裝置應用於顯示部9603，可以提供高可靠性電視裝置。
可以藉由利用框體9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。或者，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者， 藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
403:氧化物半導體膜
410:電晶體

Claims (6)

  1. 一種半導體裝置，包含：
    閘極電極；
    該閘極電極上的閘極絕緣膜；
    該閘極絕緣膜上的氧化物半導體膜；
    接觸該氧化物半導體膜上，且具有與該閘極電極重疊的區域的金屬氧化物膜；
    該氧化物半導體膜包含In、Sn、Ga、Zn；
    該金屬氧化物膜包含In、Ga、Zn。
  2. 一種半導體裝置，包含：
    閘極電極；
    該閘極電極上的閘極絕緣膜；
    該閘極絕緣膜上的氧化物半導體膜；
    該氧化物半導體膜上的源極電極；
    該氧化物半導體膜上的汲極電極；
    接觸該氧化物半導體膜上，且具有與該閘極電極重疊的區域的金屬氧化物膜；
    該氧化物半導體膜包含In、Sn、Ga、Zn；
    該金屬氧化物膜包含In、Ga、Zn。
  3. 一種半導體裝置，包含：
    閘極電極；
    該閘極電極上的閘極絕緣膜；
    該閘極絕緣膜上的氧化物半導體膜；
    該氧化物半導體膜上的源極電極；
    該氧化物半導體膜上的汲極電極；
    接觸該氧化物半導體膜上，且具有與該閘極電極重疊的區域的金屬氧化物膜；
    該氧化物半導體膜包含In、Sn、Ga、Zn；
    該金屬氧化物膜包含In、Ga、Zn；
    該金屬氧化物膜的膜厚比該氧化物半導體膜的膜厚還大。
  4. 一種半導體裝置，包含：
    閘極電極；
    該閘極電極上的閘極絕緣膜；
    該閘極絕緣膜上的氧化物半導體膜；
    該氧化物半導體膜上的源極電極；
    該氧化物半導體膜上的汲極電極；
    接觸該氧化物半導體膜上，且具有與該閘極電極重疊的區域的金屬氧化物膜；
    該氧化物半導體膜包含In、Sn、Ga、Zn；
    該金屬氧化物膜包含In、Ga、Zn；
    該源極電極及汲極電極分別具有第一層、第二層、第三層；
    該第一層及第三層包含Ti；
    該第二層包含Al。
  5. 一種半導體裝置，包含：
    閘極電極；
    該閘極電極上的閘極絕緣膜；
    該閘極絕緣膜上的氧化物半導體膜；
    該氧化物半導體膜上的源極電極；
    該氧化物半導體膜上的汲極電極；
    接觸該氧化物半導體膜上，且具有與該閘極電極重疊的區域的金屬氧化物膜；
    該氧化物半導體膜包含In、Sn、Ga、Zn；
    該金屬氧化物膜包含In、Ga、Zn；
    該金屬氧化物膜的膜厚比該氧化物半導體膜的膜厚還大；
    該源極電極及汲極電極分別具有第一層、第二層、第三層；
    該第一層及第三層包含Ti；
    該第二層包含Al。
  6. 如請求項2至5中任一項的半導體裝置，
    該金屬氧化物膜與該源極電極及汲極電極接觸。
TW109132772A 2010-03-26 2011-03-17 半導體裝置的製造方法 TW202103239A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-072532 2010-03-26
JP2010072532 2010-03-26

Publications (1)

Publication Number Publication Date
TW202103239A true TW202103239A (zh) 2021-01-16

Family

ID=44656946

Family Applications (6)

Application Number Title Priority Date Filing Date
TW108123977A TWI707406B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW100109133A TWI539527B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW105110573A TWI662626B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW107147232A TWI677033B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW109118479A TWI731704B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW109132772A TW202103239A (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW108123977A TWI707406B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW100109133A TWI539527B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW105110573A TWI662626B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW107147232A TWI677033B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法
TW109118479A TWI731704B (zh) 2010-03-26 2011-03-17 半導體裝置的製造方法

Country Status (6)

Country Link
US (4) US8551810B2 (zh)
JP (9) JP5111636B2 (zh)
KR (3) KR101435970B1 (zh)
CN (2) CN105304502B (zh)
TW (6) TWI707406B (zh)
WO (1) WO2011118509A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
KR20130062919A (ko) * 2010-03-26 2013-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132590A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102859704B (zh) 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011162104A1 (en) 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013201428A (ja) * 2012-02-23 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP6194140B2 (ja) * 2012-02-23 2017-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
CN107026089B (zh) * 2012-06-29 2021-12-03 株式会社半导体能源研究所 用于制造半导体装置的方法
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9377912B2 (en) * 2012-12-11 2016-06-28 Gtat Corporation Mobile electronic device comprising a modified sapphire
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN103969874B (zh) * 2014-04-28 2017-02-15 京东方科技集团股份有限公司 液晶面板及制作方法、半透半反显示装置及显示控制方法
CN112038410A (zh) * 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN112436021A (zh) 2015-02-04 2021-03-02 株式会社半导体能源研究所 半导体装置的制造方法
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6302037B2 (ja) * 2016-12-09 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9859312B1 (en) * 2017-02-08 2018-01-02 Omnivision Technologies, Inc. Feedback capacitor formed by bonding-via in pixel level bond
JP6995307B2 (ja) * 2017-08-04 2022-01-14 出光興産株式会社 半導体装置及び半導体装置の製造方法
JP7183917B2 (ja) * 2019-03-29 2022-12-06 株式会社デンソー スパッタリング装置と半導体装置の製造方法

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735329A (en) * 1980-08-11 1982-02-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20070000247A (ko) * 2005-06-27 2007-01-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20080038922A1 (en) * 2006-08-10 2008-02-14 Lamers Kristina L Etch-stop layer and method of use
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
KR101510212B1 (ko) 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5096250B2 (ja) * 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
CN102132414B (zh) 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN104795323B (zh) * 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN110620156A (zh) 2010-04-02 2019-12-27 株式会社半导体能源研究所 半导体装置
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR101799757B1 (ko) 2017-11-21
TW201921515A (zh) 2019-06-01
TW201628095A (zh) 2016-08-01
JP2022027774A (ja) 2022-02-14
JP2017126760A (ja) 2017-07-20
TWI539527B (zh) 2016-06-21
TW201941312A (zh) 2019-10-16
TWI677033B (zh) 2019-11-11
JP2013016862A (ja) 2013-01-24
US9954084B2 (en) 2018-04-24
US20150287814A1 (en) 2015-10-08
US20160343836A1 (en) 2016-11-24
TWI731704B (zh) 2021-06-21
US20140011321A1 (en) 2014-01-09
JP6392917B2 (ja) 2018-09-19
CN102822980A (zh) 2012-12-12
TW202038340A (zh) 2020-10-16
JP5898744B2 (ja) 2016-04-06
JP6982043B2 (ja) 2021-12-17
WO2011118509A1 (en) 2011-09-29
JP7279141B2 (ja) 2023-05-22
US8551810B2 (en) 2013-10-08
JP6606228B2 (ja) 2019-11-13
JP6096346B2 (ja) 2017-03-15
US20110237025A1 (en) 2011-09-29
JP5627131B2 (ja) 2014-11-19
JP2018166210A (ja) 2018-10-25
KR20130006672A (ko) 2013-01-17
KR101921047B1 (ko) 2018-11-23
CN105304502A (zh) 2016-02-03
JP2020014023A (ja) 2020-01-23
KR20170126014A (ko) 2017-11-15
TWI707406B (zh) 2020-10-11
JP2023101541A (ja) 2023-07-21
JP2011222988A (ja) 2011-11-04
TWI662626B (zh) 2019-06-11
JP5111636B2 (ja) 2013-01-09
JP2015043441A (ja) 2015-03-05
JP2016139817A (ja) 2016-08-04
CN105304502B (zh) 2018-07-03
KR20140061557A (ko) 2014-05-21
US9064898B2 (en) 2015-06-23
US9406786B2 (en) 2016-08-02
CN102822980B (zh) 2015-12-16
TW201142954A (en) 2011-12-01
KR101435970B1 (ko) 2014-08-29

Similar Documents

Publication Publication Date Title
TWI731704B (zh) 半導體裝置的製造方法
JP6595067B2 (ja) 表示装置の作製方法
TWI527222B (zh) 半導體裝置及其製造方法
TWI575752B (zh) 電晶體的製造方法
JP2011222984A (ja) 半導体装置の作製方法