JP5250322B2 - 金属酸化物膜とその製造方法、及び半導体装置 - Google Patents

金属酸化物膜とその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP5250322B2
JP5250322B2 JP2008180043A JP2008180043A JP5250322B2 JP 5250322 B2 JP5250322 B2 JP 5250322B2 JP 2008180043 A JP2008180043 A JP 2008180043A JP 2008180043 A JP2008180043 A JP 2008180043A JP 5250322 B2 JP5250322 B2 JP 5250322B2
Authority
JP
Japan
Prior art keywords
metal oxide
film
substrate side
oxide film
film surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008180043A
Other languages
English (en)
Other versions
JP2010021333A (ja
Inventor
賢一 梅田
淳 田中
耕平 東
麻紀 南宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008180043A priority Critical patent/JP5250322B2/ja
Publication of JP2010021333A publication Critical patent/JP2010021333A/ja
Application granted granted Critical
Publication of JP5250322B2 publication Critical patent/JP5250322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、In及びZnと、Ga及びAlのうち少なくとも1種とを含むアモルファス構造の金属酸化物膜とその製造方法、及びこの金属酸化物膜を用いた薄膜トランジスタ(TFT)等の半導体装置に関するものである。
近年、液晶やエレクトロルミネッセンス(EL)等のフラットパネルディスプレイが実用化されている。アクティブマトリクス型のフラットパネルディスプレイでは、各ドットを駆動するためのスイッチング素子として、アモルファスシリコンあるいはポリシリコン等の半導体薄膜を活性層とした薄膜トランジスタ(TFT)が広く用いられている。
従来、TFTの半導体活性層は、スパッタ法や真空蒸着法等の真空成膜及びフォトリソグラフィによるパターニングの工程を含む製造方法に製造されている。これらの真空プロセスは装置コストが高く、且つプロセスが複雑である。しかも、いったん基板の略全面に成膜した後に不要部分を除去するため非効率的である。
そこで近年、簡易で低コスト化が可能な液相法が注目されている。液相法を用いた半導体膜の製造に関しては、有機半導体膜の研究が活発になされている。しかしながら、現状では有機半導体は無機半導体に比べて性能や耐久性等が劣る傾向にあり、TFT用の半導体活性層としては無機半導体膜が好ましい。
液相法を用いた無機半導体膜としては主にシリコン系と酸化物系とがあり、大気中でも安定なことから、酸化物系、特にZnO系、In−Zn−O系、及びIn−Ga−Zn−O系が注目されている。
素子特性の均一性、及び粒界におけるキャリアの散乱等を考慮すれば、TFT用の半導体活性層の結晶性としてはアモルファスが好ましい。組成や製造条件にもよるが、ゾルゲル法等の液相法において、上記酸化物系でアモルファス構造が得られる焼成温度は通常700℃以下であり、600℃以下が好ましい。特に、ゾルゲル法等の液相法で上記複合酸化物系(In−Zn−O系、及びIn−Ga−Zn−O系等)を成膜する場合、アモルファスとして安定に存在する薄膜が得られる焼成温度は通常600℃以下である。製造コストの観点から、基板としてはガラス基板が好ましい。ガラスの歪点は600℃程度である。したがって、アモルファス膜の成膜及び製造コストを考慮すれば、700℃以下、できれば600℃以下の比較的低温プロセスが好ましい。
一般に、ZnO系はアモルファス相を形成するのが困難であり多結晶化しやすいため、素子特性にばらつきが生じやすいという傾向がある(特許文献1の段落0023参照)。また、酸素欠陥が入りやすいため、これによってキャリア電子が多数発生して抵抗値が下がりやすく、TFTとしたときにオフ電流が大きくなり良好なスイッチング特性が得られないという傾向がある(特許文献1の段落0024参照)。
In−Zn−O系は液相法では焼成温度が低くなるにつれて導電体としての性質が強くなる傾向にあり、逆に、In−Ga−Zn−O系は液相法では焼成温度が低くなるにつれて絶縁体としての性質が強くなる傾向にある。
非特許文献1には、液相法によるTFT用のIn−Zn−O膜の製造が記載されている。その焼成条件は600℃1時間である(p.845,32行目参照)。組成は明記されていないが、In−Zn−O系ではZn/Inモル比が1.0に近いことが好ましいとされていること、及びp.844の化学反応式等から判断して、Zn/Inモル比が1.0に近く、ややInリッチな組成であると考えられる。非特許文献1では、電子移動度μ=16.1cm/VsのTFTが得られている(p.845,38行目参照)。
特開平2006-165529号公報 D.H.Lee et.al., Adv.Mater.19,843(2007)
In−Zn−O系は液相法では焼成温度が低くなるにつれて導電体としての性質が強くなる傾向にあることを述べた。非特許文献1に記載のTFTのVgs−Id特性(ゲート電圧Vgsとドレイン電流Idとの関係)を図5に示す。この図は、非特許文献1のFig.2(b)に記載のデータである。焼成条件を600℃1時間としている非特許文献1に記載のTFTはオフ時(Vgs=0V)におけるドレイン電流Idが1.0×10−4A程度と高く、オン/オフのスイッチング特性が良くない。図から読み取れるオン/オフ電流比(オフ:Vgs=0V、オン:Vgs=5V)は非常に小さく、2.0未満である。
本発明は上記事情に鑑みてなされたものであり、比較的低温の液相法により製造することができ、TFT等の半導体活性層として良好な特性を有する金属酸化物膜、及びその製造方法を提供することを目的とするものである。
本発明はまた、上記金属酸化物膜を用いたTFT等の半導体装置を提供することを目的とするものである。
本発明の金属酸化物膜は、
基板上に成膜され、In及びZnと、Ga及びAlのうち少なくとも1種とを含むアモルファス構造の金属酸化物膜において、
膜中に水酸基が存在しており、
かつ、基板側の膜面の組成及び基板側と反対側の膜面の組成が下記条件を充足する組成分布を有することを特徴とするものである。
<基板側の膜面の組成>
主成分金属元素がIn及びZnである。
Zn(B)/CIn(B)=0.5〜2.0、
Ga+Al(B)/CIn+Zn(B)=0.0〜0.125。
(上記式中、
Zn(B)/CIn(B)は基板側の膜面におけるZnとInとのモル比、
Ga+Al(B)/CIn+Zn(B)は基板側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
<基板側と反対側の膜面の組成>
主成分金属元素が、In及びZnと、Ga及びAlのうち少なくとも1種とである。
Zn(T)/CIn(T)=0.5〜2.0、
Ga+Al(T)/CIn+Zn(T)≧0.375。
(上記式中、
Zn(T)/CIn(T)は基板側と反対側の膜面におけるZnとInとのモル比、
Ga+Al(T)/CIn+Zn(T)は基板側と反対側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
本明細書において、「主成分金属元素」は下記条件を充足する成分であると定義する。
<条件>
金属元素の総量100モル%に対して、各主成分金属元素の濃度が10モル%以上であり、かつ、主成分金属元素の合計濃度が90モル%以上である。
「アモルファス」は、X線回折(XRD)測定で回折ピークが検出されないことにより定義するものとする。
液相法により700℃以下の比較的低温プロセスで、In及びZnと、Ga及びAlのうち少なくとも1種とを含むアモルファス構造の金属酸化物膜を成膜した場合、膜中に水酸基が残存する。同じ組成系でも、気相法、あるいは700℃超の焼成工程を含む液相法により成膜されたものでは膜中に水酸基は存在しない。換言すれば、「膜中に水酸基が存在している」ことは、液相法により700℃以下の比較的低温プロセスで成膜された膜であることを意味している。
本明細書において、「加熱温度」は、基板を加熱するヒータあるいは加熱炉等の加熱手段の設定温度を意味する。
本明細書において、「水酸基の有無」は、IR(Infrared spectroscopy)分析を実施し、3300〜3400cm―1の吸収ピークにより分析するものとする。この吸収ピークはブロードなピークのため、ベースラインに対してピーク中心が少なくとも3%以上高いときに水酸基が有ると判定するものとする。
本発明の金属酸化物膜は膜厚方向(深さ方向)に組成分布を有している。膜厚方向の組成分析は、SIMS(Secondary Ion Mass Spectrometry)分析により実施できる。試料表面に数keVのエネルギーを持つO あるいはCS等のイオンビーム(一次イオン)を照射すると、スパッタリングによって試料表面の原子が真空中に放出される。そのうちの一部の原子(通常は1%以下)は正又は負にイオン化されている(二次イオン)。SIMS分析は、この二次イオンを電界により引き出し、磁場あるいは高周波電場等を用いて質量分析し、試料表面の構成成分の定性・定量を行う分析方法である。SIMS分析では、表面をスパッタで削り取っていくことを利用して、深さ方向の分析が可能である。
膜厚方向の組成分析は、SEM−EDXあるいはRBS(Rutherford Backscattering Spectrometry)によっても実施することもできる。膜厚方向の組成分析は、オージェ電子分光にイオンスパッタを組み合わせることによっても、実施することもできる。オージェ電子分光は、試料表面に電子線を照射し、飛び出してきたオージェ電子を検出することによる定性・定量分析である。
液相法において、仕込み組成と焼成後に実際に得られる組成は多少ずれる場合がある。本明細書において、「組成比」は仕込み組成比ではなく、実際に得られた膜の組成比を意味し、SIMS分析により膜厚方向の組成分析を実施するものとする。
なお、後記実施例においては2層積層構造の膜を製造しており、1層目(あるいは2層目)の層内の組成のばらつきは大きくないので、膜厚方向の組成分析は実施せず、層ごとにICP分析により組成を評価してある。実施例におけるICP分析による組成分析とSIMS分析により膜厚方向の組成分析とは同一の結果が得られる。
本発明者は、上記組成分布を有する金属酸化物膜は、液相法により比較的低温プロセスで製造しても、TFTとしたときのオフ電流が0若しくはそれに近い値であり、オン/オフ電流比が大きく、スイッチング特性に優れたTFTを提供できることを見出している。
気相法による成膜であるが、「背景技術」の項で挙げた特許文献1には、In及び/又はZnを含む金属酸化物膜において、膜厚方向に組成を変化させることが記載されている。
特許文献1では、上記組成系におけるオフ電流の問題は酸素欠陥によると考えられており、成膜時の酸素分圧を制御することで、これを解決することを提案している(段落0062等)。組成分布に関しては、酸素量を膜厚方向に変えることが提案されており、この点に重点が置かれている(請求項12,段落0069、0071等)。
特許文献1では一応、金属元素の組成比を変えることも提案されているが、あまり詳しく記載されてはいない。
具体的には、In又はZnを含む系では、第1の領域と第1の領域よりもゲート絶縁膜に近い第2の領域とを含み、第2の領域のIn濃度あるいはZn濃度を第1の領域のIn濃度あるいはZn濃度より高くすることが提案されている(請求項13,段落0076等)。
In及びZnを含む系では、第2の領域のIn濃度を第1の領域のIn濃度より高くするか、あるいは第2の領域のZn濃度を第1の領域のZn濃度より高くすることが提案されている(請求項15,段落0078等)。
上記構成では、電界効果移動度が高まることが記載されているが、その理由やメカニズム等については記載されていない(段落0076等)。
特許文献1には、Gaを含む系についても記載されている(請求項4,11,19等)が、Gaについて具体的にどのように膜厚方向に濃度分布を持たせると良いかについては特に記載されていない。
スパッタ法において金属元素の組成比を変化させる方法として、InあるいはZnOのターゲットを追加スパッタすることが挙げられている(段落0096)。具体的な実施例としては、ターゲットとして、1)InGaO(ZnO)組成を有する多結晶焼結体と2)酸化亜鉛の焼結体とを用意し、はじめにターゲット1)のみを用いてスパッタ法により成膜を行い、次いでターゲット1)と2)とを同時に用いてスパッタ法による成膜を行うことで、膜厚方向に組成分布を有するアモルファス構造のIn−Ga−Zn−O薄膜を製造することが記載されている(実施例3(段落0313〜0320))。この方法では基板側よりも膜表面側のZn濃度が高くなり、基板側よりも膜表面側のGa濃度は低くなる。この実施例では、ゲート絶縁膜近傍では、InあるいはZnの多い方が、電界効果移動度が大きくなることが期待されると記載されている(段落0320)が、理由やメカニズム等については記載されていない。
特許文献1には、上記のようにGaについて膜厚方向に濃度分布を持たせた例が記載されているが、本発明の規定とは逆に基板側よりも膜表面側のGa濃度は低くなっており、本発明とは組成分布が異なっている。
しかも、気相法と液相法では、同様の組成系でも、得られる膜の構造や特性が大きく異なり、気相法では非特許文献1のようなTFTのオフ電流の問題は生じない。実際、特許文献1の図6に記載のTFTのVgs−Id曲線ではオフ電流が0となっている。すなわち、特許文献1には気相法において膜厚方向に組成を変えることは提案されているが、TFTとしたときのオフ電流の問題を解決するものではない。
本発明の金属酸化物膜の好ましい態様としては、組成の異なる複数の金属酸化物層の積層構造が挙げられる。
上記態様としては、構成金属元素を含む少なくとも1種の有機前駆体と少なくとも1種の有機溶媒とを含む原料液を用意する工程(X)と、前記原料液を前記基板上に塗布して塗布層を形成する工程(Y)と、前記塗布層を加熱して金属酸化物層とする工程(Z)とを有する液相法により製造されたものであり、
前記原料液として組成の異なる複数の原料液を用意し、各々の該原料液について工程(X)〜(Z)を実施することにより、組成の異なる前記複数の金属酸化物層を積層する方法により製造されたものが挙げられる。
本発明の金属酸化物膜において、前記基板がガラス基板であることが好ましい。
本発明によれば、膜全体として半導体性を有する金属酸化物膜を提供することができる。本発明の金属酸化物膜には導電性部分及び/又は絶縁性部分が含まれていてもよいが、膜全体として見れば、半導体性を有することが好ましい。
本発明の金属酸化物膜の製造方法は、
少なくとも1種の有機前駆体と少なくとも1種の有機溶媒とを含む原料液を用意する工程(X)と、前記原料液を基板上に塗布して塗布層を形成する工程(Y)と、前記塗布層を加熱して金属酸化物層とする工程(Z)とを有する液相法により、
In及びZnと、Ga及びAlのうち少なくとも1種とを含むアモルファス構造の金属酸化物膜を製造する金属酸化物膜の製造方法において、
前記原料液として組成の異なる複数の原料液を用意し、各々の該原料液について工程(X)〜(Z)を実施して、組成の異なる複数の金属酸化物層を積層することにより、
基板側の膜面の組成及び基板側と反対側の膜面の組成が下記条件を充足する組成分布を有する金属酸化物膜を製造することを特徴とするものである。
<基板側の膜面の組成>
主成分金属元素がIn及びZnである。
Zn(B)/CIn(B)=0.5〜2.0、
Ga+Al(B)/CIn+Zn(B)=0.0〜0.125。
(上記式中、
Zn(B)/CIn(B)は基板側の膜面におけるZnとInとのモル比、
Ga+Al(B)/CIn+Zn(B)は基板側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
<基板側と反対側の膜面の組成>
主成分金属元素が、In及びZnと、Ga及びAlのうち少なくとも1種とである。
Zn(T)/CIn(T)=0.5〜2.0、
Ga+Al(T)/CIn+Zn(T)≧0.375。
(上記式中、
Zn(T)/CIn(T)は基板側と反対側の膜面におけるZnとInとのモル比、
Ga+Al(T)/CIn+Zn(T)は基板側と反対側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
本発明の金属酸化物膜の製造方法において、工程(Z)の加熱温度が700℃以下であることが好ましい。
工程(Y)において、インクジェットプリンティング方式により前記塗布層を所定のパターンで形成することが好ましい。
本発明の半導体装置は、膜全体として半導体性を有する本発明の金属酸化物膜を用いて得られた半導体活性層を備えたことを特徴とするものである。
本発明は特に、前記半導体活性層の他に、ゲート電極、ゲート絶縁膜、ソース電極、及びドレイン電極を備えたボトムゲート型の薄膜トランジスタに好ましく適用できる。
本発明によれば、比較的低温の液相法により製造することができ、TFT等の半導体活性層として良好な特性を有する金属酸化物膜を提供することができる。この金属酸化物膜を用いることにより、スイッチング特性等の素子特性が良好な薄膜トランジスタ(TFT)等の半導体装置を提供することができる。
「金属酸化物膜、半導体装置」
図1を参照して、本発明に係る実施形態の金属酸化物膜、及びこの膜を備えた半導体装置の構造について説明する。本実施形態では、ボトムゲート型の薄膜トランジスタ(TFT)を例として説明する。このTFTは、本実施形態の金属酸化物膜からなる半導体活性層を備えている。図1はTFTの概略断面図である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
TFT(半導体装置)1は、基板10と、この基板上に形成されたゲート電極20/ゲート絶縁膜30/半導体活性層(金属酸化物膜)40/ソース電極50/ドレイン電極60とから構成されている。ゲート絶縁膜30は基板10の略全面に形成されており、ゲート電極20/半導体活性層(金属酸化物膜)40/ソース電極50/ドレイン電極60は基板10上に所定のパターンで形成されている。
基板10としては特に制限なく、通常のTFT用基板として公知のものが使用でき、シリコン基板、石英基板、及びガラス基板等が挙げられる。基板表面に酸化膜等の下地膜が形成されたものを用いることもできる。
本実施形態では、700℃以下の比較的低温でTFT用としての特性が良好な半導体活性層40を形成でき、600℃以下あるいは400℃以下のより低温でもTFT用としての特性が良好な半導体活性層40を形成できる。したがって、本実施形態では、上記例示した基板の中でも安価なガラス基板(歪点は600℃程度)を用いることができ、好ましい。
ゲート電極20、ソース電極50、及びドレイン電極60の組成は特に制限なく、Al、Cu、Ag、Au、Pt、及びこれらの合金等の金属、あるいはITO(インジウム錫酸化物)等の非金属が挙げられる。
ゲート絶縁膜30の組成としては特に制限なく、SiO、SiN、及びSiO等のシリコン化合物、あるいはAl、TiO、ZrO、及びY等の金属酸化物等が好ましい。ゲート絶縁膜30の膜厚は特に制限なく、例えば50〜500nm程度が好ましい。
本実施形態において、半導体活性層40は、In及びZnを含み、さらにGa及びAlのうち少なくとも1種を含む金属酸化物膜である。
本実施形態において、半導体活性層40は、組成の異なる第1の金属酸化物層41と第2の金属酸化物層42との積層構造を有している。
第1の金属酸化物層41は、主成分金属元素がIn及びZnであり、CZn/CIn=0.5〜2.0、CGa+Al/CIn+Zn=0.0〜0.125を充足している。
第2の金属酸化物層42は、主成分金属元素がIn及びZnと、Ga及びAlのうち少なくとも1種とであり、CZn/CIn=0.5〜2.0、(CGa+Al/CIn+Zn)≧0.375を充足している。
上記式中、CZn/CInはZnとInとのモル比を示し、CGa+Al/CIn+ZnはGa及びAlの合計とIn及びZnの合計とのモル比を示している。
半導体活性層40は、CGa+Al/CIn+Znが膜厚方向に分布を有しており、基板側の膜面40Bよりも基板側と反対側の膜面40Tの方がCGa+Al/CIn+Znが大きくなるよう、設計されている。
半導体活性層40は液相法により700℃以下の比較的低温プロセスで製造されたアモルファス構造膜であり、膜中に水酸基が存在している。
「発明が解決しようとする課題」の項において、In−Zn−O系は液相法では焼成温度が低くなるにつれて導電体としての性質が強くなる傾向にあり、焼成条件を600℃1時間としている非特許文献1に記載のTFTはオフ時におけるドレイン電流が高く、オン/オフのスイッチング特性が良くないことを述べた。本発明者は、この問題は特に半導体活性層がゲート絶縁膜により被覆保護されず、半導体活性層の膜表面がTFTの素子特性に与える影響が比較的大きいボトムゲート型において顕著であることを見出している。
同じ焼成温度でもIn−Zn−O系にGaを添加すると、絶縁体としての性質が強くなりオフ電流を下げられるが、同時にオン電流まで下がってしまう傾向にある。In−Zn−O系にAlを添加しても傾向は同様である。
本発明者は、基板側は良好な半導体性を示す組成とし、基板と反対側はIn及びZnに対するGa及びAlのモル比を相対的に高めた積層構造とすることで、基板側は相対的に導電性が高く、基板と反対側は相対的に導電性が低い構造となり、少なくとも一部が半導体性を有し、膜全体として半導体膜として機能し、これをTFTの半導体活性層として用いることで、オフ電流が小さくオン/オフ電流比が大きく、オン/オフのスイッチング特性に優れたTFTを提供できることを見出した。
第1の金属酸化物層41のCZn/CInは、TFTとして良好な半導体性を示すことから0.5〜2.0である。CZn(B)/CIn(B)が小さくなるにつれて、キャリア移動度が大きくなる傾向にある。CZn(B)/CIn(B)が1.0又はそれに近いときにキャリア移動度の大きい半導体が得られる。したがって、第1の金属酸化物層41のCZn/CInは0.8〜1.2であることが特に好ましい。
第1の金属酸化物層41は不可避不純物を含んでいてもよい。
第1の金属酸化物層41は、Ga及び/又はAlを含んでいてもよいし、含んでいなくてもよい。ただし、第1の金属酸化物層41がTFTとして良好な半導体性を示すことからCGa+Al/CIn+Znの上限は0.125である。
第1の金属酸化物層41は特性上支障のない範囲内において、不可避不純物以上のレベルでIn,Zn,Ga,及びAl以外の任意の金属元素を含んでいてもよい。例えば、任意成分としてFe,Mg,Sn,及びCu等の金属元素を1種又は2種以上含んでいてもよい。
第1の金属酸化物層41に含まれる任意成分(In及びZn以外の成分)の総量は金属元素の総量100モル%に対して10モル%以内が好ましい。
第2の金属酸化物層42のCZn/CInは、第1の金属酸化物層41と同様、0.5〜2.0である。第2の金属酸化物層42のCZn/CInは0.8〜1.2であることが特に好ましい。
第2の金属酸化物層42は、Ga及び/又はAlを含むことが必須である。オフ電流が小さくオン/オフ電流比が大きく、オン/オフのスイッチング特性に優れたTFT1を提供できることから、第2の金属酸化物層42のCGa+Al/CIn+Znの下限は0.375である。第2の金属酸化物層42のCGa+Al/CIn+Znの上限は特に制限なく、この値が大きい程、第2の金属酸化物層42の絶縁性が相対的に大きくなる傾向にあり、TFT1のオフ電流を下げることができ、好ましい。
第2の金属酸化物層42は不可避不純物を含んでいてもよい。第2の金属酸化物層42は特性上支障のない範囲内において、不可避不純物以上のレベルでIn,Zn,Ga,及びAl以外の任意の金属元素を含んでいてもよい。例えば、任意成分としてFe,Mg,Sn,及びCu等の金属元素を1種又は2種以上含んでいてもよい。かかる任意成分の総量は金属元素の総量100モル%に対して10モル%以内が好ましい。
第1の金属酸化物層41及び第2の金属酸化物層42の膜厚は特に制限されない。第1の金属酸化物層41の膜厚は例えば30〜200nmが好ましく、50〜100nmが特に好ましい。第2の金属酸化物層42の膜厚は例えば30〜100nmが好ましく、50〜100nmが特に好ましい。かかる膜厚の範囲であれば、原料液の塗布が容易であり、膜の均一性等の観点で好ましい。
本実施形態では、組成の異なる2層積層構造の半導体活性層40について説明したが、半導体活性層40は3層以上の積層構造でも構わない。また、半導体活性層40は、組成の異なる領域が層として明確に分かれていなくてもよい。半導体活性層40は、基板側の膜面40Bの組成及び基板側と反対側の膜面40Tの組成が下記条件を充足していればよく、この条件を充足していれば厚み方向の組成分布は任意で構わない。
<基板側の膜面の組成>
主成分金属元素がIn及びZnである。
Zn(B)/CIn(B)=0.5〜2.0、
Ga+Al(B)/CIn+Zn(B)=0.0〜0.125。
(上記式中、
Zn(B)/CIn(B)は基板側の膜面におけるZnとInとのモル比、
Ga+Al(B)/CIn+Zn(B)は基板側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
<基板側と反対側の膜面の組成>
主成分金属元素が、In及びZnと、Ga及びAlのうち少なくとも1種とである。
Zn(T)/CIn(T)=0.5〜2.0、
Ga+Al(T)/CIn+Zn(T)≧0.375。
(上記式中、
Zn(T)/CIn(T)は基板側と反対側の膜面におけるZnとInとのモル比、
Ga+Al(T)/CIn+Zn(T)は基板側と反対側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
半導体活性層40の膜厚は特に制限されず、例えば60〜300nmが好ましく、100〜200nmが特に好ましい。
「製造方法」
図2に基づいて、TFT1の製造方法について説明する。図2は図1に対応した製造工程図である。
はじめに、図2(a)に示すように、通常の気相成膜及びフォトリフォグラフィ技術等により、基板10上にゲート電極20を所定のパターンで形成する。この基板10上に、通常の気相成膜等によりゲート絶縁膜30を成膜する。
<工程(X−1)、(X−2)>
別途、第1の金属酸化物層41用に、構成金属元素を含む少なくとも1種の有機前駆体と少なくとも1種の有機溶媒とを含む原料液Aを調製しておく(工程(X−1))。同様に、第2の金属酸化物層42用に、構成金属元素を含む少なくとも1種の有機前駆体と少なくとも1種の有機溶媒とを含む原料液Bを調製しておく(工程(X−2))。原料液A,B中の金属元素のモル比は、所望の金属酸化物層41,42の組成に合わせて調製するが、仕込み組成と焼成後に実際に得られる組成は多少ずれる場合がある。
有機前駆体としては、金属アルコキシド化合物、有機金属酸化物、その他の有機金属化合物が挙げられる。
具体的には、Inを含む有機前駆体としては、インジウムイソプロポキシド、及びインジウム−n−ブトキシド等の金属アルコキシド化合物が挙げられる。
Znを含む有機前駆体としては、酢酸亜鉛等の金属カルボン酸塩;及び亜鉛エトキシド等の金属アルコキシド化合物が挙げられる。
Gaを含む有機前駆体としては、トリメトキシガリウム、トリイソプロポキシガリウム、及びトリイソブトキシガリウム等の金属アルコキシド化合物が挙げられる。
Alを含む有機前駆体としては、アルミニウムイソプロポキシド、アルミニウムメトキシド、アルミニウムエトキシド、及びアルミニウムブトキシド等の金属アルコキシド化合物が挙げられる。
有機溶媒としては、ゾルゲル法等の液相法の原料液に使用される任意の有機溶媒を使用することができ、
ジエチルアミノエタノール、2−エトキシエタノール、2−(メトキシエトキシ)エタノール、2−(エトキシエトキシ)エタノール、2−イソプロポキシエタノール、1−エトキシ−2−プロパノール、2-ジプロピルアミノエタノール、シクロヘキサノール、及びベンジルアルコール等のアルコール;
エチレングリコール、及びジエチレングリコール等のグリコール等が挙げられる。
<工程(Y−1)>
次に、図2(b)に示すように、図2(a)の工程後の基板10上に原料液Aを塗布して、第1の塗布層41Pを形成する(工程(Y−1))。このとき、半導体活性層40のパターンに合わせて、インクジェットプリンティング方式等の直接描画により第1の塗布層41Pをパターン形成することが好ましい。かかる方法では、材料の無駄がなく低コスト化が可能である。
<工程(Z−1)>
次に、図2(c)に示すように、第1の塗布層41Pを加熱して第1の金属酸化物層41とする(工程(Z−1))。アモルファス構造とするために、加熱温度は700℃以下とすることが好ましい。基板10として比較的安価なガラス基板が使用できることから、加熱温度は600℃以下、特に400℃以下とすることが好ましい。本発明では、600℃以下あるいは400℃以下の比較的低温プロセスでも、素子特性が良好なTFT1を得ることができる(後記実施例1〜12を参照)。
本工程後において得られた金属酸化物層41の表面は、次工程(Y−2)を実施する前に充分に乾燥させておくことが好ましい。乾燥方法としては例えば、乾燥Air雰囲気下で保存する方法、及び加熱乾燥する方法が挙げられる。加熱する場合、その温度は特に制限されず、例えば100〜300℃程度が好ましい。
<工程(Y−2)>
次に、図2(d)に示すように、上記工程後の基板10上に原料液Bを塗布して、第2の塗布層42Pを形成する(工程(Y−2))。このとき、半導体活性層40のパターンに合わせて、インクジェットプリンティング方式により第2の塗布層42Pをパターン形成することが好ましい。かかる方法では、材料の無駄がなく低コスト化が可能である。
<工程(Z−2)>
次に、図2(e)に示すように、第2の塗布層42Pを加熱して第2の金属酸化物層42とする(工程(Z−2))。アモルファス構造とするために、加熱温度は700℃以下とすることが好ましい。基板10として比較的安価なガラス基板が使用できることから、加熱温度は600℃以下、特に400℃以下とすることが好ましい。本発明では、600℃以下あるいは400℃以下の比較的低温プロセスでも、素子特性が良好なTFTを得ることができる(後記実施例1〜12を参照)。
以上のように、各々の原料液について工程(X)〜(Z)を実施することにより、金属元素のモル比の異なる複数の金属酸化物層41,42を積層することができる。第1の金属酸化物層41と第2の金属酸化物層42との積層体が半導体活性層40となる。
最後に、通常の気相成膜及びフォトリフォグラフィ技術等により、ソース電極50及びドレイン電極60を形成する。以上のようにして、TFT1を製造することができる。
工程(Y−1)において、第1の塗布層41Pをスピンコート法あるいはディップコート法等の塗布法によって形成し、工程(Z−1)後に得られた第1の金属酸化物層41をパターニングしても構わない。同様に、工程(Y−2)において、第2の塗布層42Pをスピンコート法あるいはディップコート法等の塗布法によって形成し、工程(Z−2)後に得られた第2の金属酸化物層42をパターニングしても構わない。第1の金属酸化物層41及び第2の金属酸化物層42をかかる方法により形成する場合、第1の金属酸化物層41のパターニングと第2の金属酸化物層42のパターニングとを同時に行っても構わない。
本実施形態によれば、比較的低温の液相法により製造することができ、TFT等の半導体活性層として良好な特性を有する金属酸化物膜40を提供することができる。この金属酸化物膜を半導体活性層として用いることにより、素子特性が良好なTFT1を提供することができる。
本実施形態によれば、オフ電流が小さくオン/オフ電流比が大きく、オン/オフのスイッチング特性に優れたTFT1を提供することができる。
本実施形態では、液相法により半導体活性層40を製造するので、半導体活性層40の成膜に気相法のような高価な成膜装置を要せず、低コスト化が可能である。
上記実施形態では、ボトムゲート型のTFTについて説明したが、本発明の技術はトップゲート型のTFTにも適用できる。ただし、比較的低温の液相法で製造されたIn−Zn−O系におけるTFTのオフ電流の問題は特にボトムゲート型において顕著であるので、本発明は特にボトムゲート型に対して有効である。
本発明の技術は、TFT以外のTFD(薄膜ダイオード)等の半導体装置にも適用できる。
本発明に係る実施例及び比較例について説明する。
(原料液A〜Kの調製)
インジウムイソプロポキシド(In−(O−C)、酢酸亜鉛2水和物(Zn(CHCOO)・2HO)、ガリウムイソプロポキシド(Ga−(O−C)、及びアルミニウムイソプロポキシド(Al−(O−C)を表1に示す配合量でそれぞれ秤量した。これらをジエチルアミノエタノール100ml中150℃で攪拌をして、淡黄色の液体を得た。各原料液について、ICP測定を実施して、金属元素のモル比を測定した。仕込みの金属元素のモル比とICP測定による実際の金属元素のモル比とを表1に合わせて示す。
(実施例1)
<TFTの製造>
表面に100nm厚の熱酸化膜が形成されたnシリコン基板上に、ゲート電極としてTiを蒸着及びパターニングし、その上にゲート絶縁膜としてSiO膜をスパッタリング法によって成膜した。
上記基板上に原料液Aを1000rpm1回塗布の条件でスピンコート法により塗布して第1の塗布層を形成した後、この塗布層を600℃30分間の条件で焼成して第1の金属酸化物層を形成した。室温まで降温後、この第1の金属酸化物層を乾燥空気雰囲気下25℃で充分に乾燥させた。
上記第1の金属酸化物層の上に原料液Bを1000rpm1回塗布の条件でスピンコート法により塗布して第2の塗布層を形成した後、この塗布層を600℃30分間の条件で焼成して第2の金属酸化物層を形成した。
以上のようにして、2層積層構造の金属酸化物膜を得た。この2層積層構造の金属酸化物膜の膜厚は100nmであった。
最後に、ソース電極及びドレイン電極としてTiを蒸着及びパターニングして、ボトムゲート型のTFTを製造した。チャネル長は50μm、チャネル幅は200μmとした。
(実施例2〜12、比較例1〜9)
原料液及び焼成条件を表2〜表4に示す条件とした以外は実施例1と同様にして、TFTの製造を実施した。比較例1〜7は1種類の原料液のみを用い、金属酸化物膜は単層構造とした。表2〜表4中の原料液の組成は仕込み組成である。
(評価)
<XRD分析>
結晶性評価用に石英ガラス基板を用意し、この基板上に原料液Aを1000rpm2回塗布の条件でスピンコート法により塗布して塗布層を形成した。この塗布層を室温で乾燥した後、400℃30分間の条件で焼成して金属酸化物層を形成した。この膜のXRD分析を実施したところ、ピークは現れず、アモルファス構造であった。原料液B〜Gについて同様にXRD分析を実施したところ、いずれのサンプルもピークは現れず、アモルファス構造であった。各原料液について、焼成条件を600℃30分間として同様に分析を実施したところ、いずれのサンプルもピークは現れず、アモルファス構造であった。
<比抵抗の測定>
各比較例において、比抵抗測定用に石英ガラス基板を用意し、この基板上に<TFTの製造>と同じプロセスで金属酸化物膜を製造した。得られた各薄膜について、ダイアンインスツルメンツ製MCP−HT450型ハイレスタUPを用いてシート抵抗を測定し、比抵抗を算出した。結果を表4に示す。
<TFTの素子特性>
パラメータアナライザ(Agilent社製4145C、4146C)を用いて、Vgs=−20〜40V、Vds=5Vの条件で、TFTのVgs−Id特性を測定した。代表として、実施例1のVgs−Idデータを図3に示し、比較例1のVgs−Idデータを図4に示す。
電子移動度μを上記Vgs−Id曲線より線形近似を用いて算出した。オン/オフ電流比(Ion/Ioff)として、示したVgs領域におけるImax/Iminを算出した。結果を表2〜表4に示す。表中、オン/オフ電流比は常用対数を用いてlog(Ion/Ioff)の値で示してある。
Figure 0005250322
Figure 0005250322
Figure 0005250322
Figure 0005250322
本発明の金属酸化物膜は、薄膜トランジスタ(TFT)等の半導体装置、太陽電池、及び熱電変換デバイス等の活性層に好ましく適用することができる。
本発明に係る実施形態の金属酸化物膜、及びこの膜を備えた半導体装置の構成を示す断面図 (a)〜(f)は図1の半導体装置の製造工程図 実施例1のVgs−Idデータ 比較例1のVgs−Idデータ 非特許文献1に記載のTFTのVgs−Idデータ
符号の説明
1 TFT(半導体装置)
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 半導体活性層(積層構造の金属酸化物膜)
40B 半導体活性層の基板側の膜面
40T 半導体活性層の基板側と反対側の膜面
41 第1の金属酸化物層
41P 第1の塗布層
42 第2の金属酸化物層
42P 第2の塗布層
50 ソース電極
60 ドレイン電極

Claims (10)

  1. 基板上に成膜され、In及びZnと、Ga及びAlのうち少なくとも1種とを含むアモルファス構造の金属酸化物膜において、
    膜中に水酸基が存在しており、
    かつ、基板側の膜面の組成及び基板側と反対側の膜面の組成が下記条件を充足する組成分布を有することを特徴とする金属酸化物膜。
    <基板側の膜面の組成>
    主成分金属元素がIn及びZnである。
    Zn(B)/CIn(B)=0.5〜2.0、
    Ga+Al(B)/CIn+Zn(B)=0.0〜0.125。
    (上記式中、
    Zn(B)/CIn(B)は基板側の膜面におけるZnとInとのモル比、
    Ga+Al(B)/CIn+Zn(B)は基板側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
    <基板側と反対側の膜面の組成>
    主成分金属元素が、In及びZnと、Ga及びAlのうち少なくとも1種とである。
    Zn(T)/CIn(T)=0.5〜2.0、
    Ga+Al(T)/CIn+Zn(T)≧0.375。
    (上記式中、
    Zn(T)/CIn(T)は基板側と反対側の膜面におけるZnとInとのモル比、
    Ga+Al(T)/CIn+Zn(T)は基板側と反対側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
  2. 組成の異なる複数の金属酸化物層の積層構造を有することを特徴とする請求項1に記載の金属酸化物膜。
  3. 構成金属元素を含む少なくとも1種の有機前駆体と少なくとも1種の有機溶媒とを含む原料液を用意する工程(X)と、前記原料液を前記基板上に塗布して塗布層を形成する工程(Y)と、前記塗布層を加熱して金属酸化物層とする工程(Z)とを有する液相法により製造されたものであり、
    前記原料液として組成の異なる複数の原料液を用意し、各々の該原料液について工程(X)〜(Z)を実施することにより、組成の異なる前記複数の金属酸化物層を積層する方法により製造されたものであることを特徴とする請求項2に記載の金属酸化物膜。
  4. 前記基板がガラス基板であることを特徴とする請求項1〜3のいずれかに記載の金属酸化物膜。
  5. 膜全体として半導体性を有することを特徴とする請求項1〜4のいずれかに記載の金属酸化物膜。
  6. 少なくとも1種の有機前駆体と少なくとも1種の有機溶媒とを含む原料液を用意する工程(X)と、前記原料液を基板上に塗布して塗布層を形成する工程(Y)と、前記塗布層を加熱して金属酸化物層とする工程(Z)とを有する液相法により、
    In及びZnと、Ga及びAlのうち少なくとも1種とを含むアモルファス構造の金属酸化物膜を製造する金属酸化物膜の製造方法において、
    前記原料液として組成の異なる複数の原料液を用意し、各々の該原料液について工程(X)〜(Z)を実施して、組成の異なる複数の金属酸化物層を積層することにより、
    基板側の膜面の組成及び基板側と反対側の膜面の組成が下記条件を充足する組成分布を有する金属酸化物膜を製造することを特徴とする金属酸化物膜の製造方法。
    <基板側の膜面の組成>
    主成分金属元素がIn及びZnである。
    Zn(B)/CIn(B)=0.5〜2.0、
    Ga+Al(B)/CIn+Zn(B)=0.0〜0.125。
    (上記式中、
    Zn(B)/CIn(B)は基板側の膜面におけるZnとInとのモル比、
    Ga+Al(B)/CIn+Zn(B)は基板側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
    <基板側と反対側の膜面の組成>
    主成分金属元素が、In及びZnと、Ga及びAlのうち少なくとも1種とである。
    Zn(T)/CIn(T)=0.5〜2.0、
    Ga+Al(T)/CIn+Zn(T)≧0.375。
    (上記式中、
    Zn(T)/CIn(T)は基板側と反対側の膜面におけるZnとInとのモル比、
    Ga+Al(T)/CIn+Zn(T)は基板側と反対側の膜面におけるGa及びAlの合計とIn及びZnの合計とのモル比をそれぞれ示す。)
  7. 工程(Z)の加熱温度が700℃以下であることを特徴とする請求項6に記載の金属酸化物膜の製造方法。
  8. 工程(Y)において、インクジェットプリンティング方式により前記塗布層を所定のパターンで形成することを特徴とする請求項6又は7に記載の金属酸化物膜の製造方法。
  9. 請求項5に記載の金属酸化物膜を用いて得られた半導体活性層を備えたことを特徴とする半導体装置。
  10. 前記半導体活性層の他に、ゲート電極、ゲート絶縁膜、ソース電極、及びドレイン電極を備えたボトムゲート型の薄膜トランジスタであることを特徴とする請求項9に記載の半導体装置。
JP2008180043A 2008-07-10 2008-07-10 金属酸化物膜とその製造方法、及び半導体装置 Active JP5250322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008180043A JP5250322B2 (ja) 2008-07-10 2008-07-10 金属酸化物膜とその製造方法、及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008180043A JP5250322B2 (ja) 2008-07-10 2008-07-10 金属酸化物膜とその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2010021333A JP2010021333A (ja) 2010-01-28
JP5250322B2 true JP5250322B2 (ja) 2013-07-31

Family

ID=41705945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008180043A Active JP5250322B2 (ja) 2008-07-10 2008-07-10 金属酸化物膜とその製造方法、及び半導体装置

Country Status (1)

Country Link
JP (1) JP5250322B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099359A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
JP2011210778A (ja) * 2010-03-29 2011-10-20 Dainippon Printing Co Ltd 薄膜トランジスタ基板
JP5496745B2 (ja) * 2010-03-31 2014-05-21 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
WO2011132769A1 (ja) * 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたrfidタグならびに表示装置
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
JP2013531383A (ja) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 薄膜トランジスタ
JP5453663B2 (ja) * 2010-07-02 2014-03-26 合同会社先端配線材料研究所 薄膜トランジスタ
EP2534673B1 (en) * 2010-09-13 2015-02-18 Panasonic Corporation Method for manufacturing a metal oxide semiconductor
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
KR101851567B1 (ko) 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
DE102011084145A1 (de) * 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
KR101299952B1 (ko) 2011-10-13 2013-08-26 부산대학교 산학협력단 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법
KR101942980B1 (ko) 2012-01-17 2019-01-29 삼성디스플레이 주식회사 반도체 디바이스 및 그 형성 방법
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ
US9362313B2 (en) 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
CN110581070B (zh) * 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
KR102100290B1 (ko) * 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105845545A (zh) * 2015-01-14 2016-08-10 南京瀚宇彩欣科技有限责任公司 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4767616B2 (ja) * 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス

Also Published As

Publication number Publication date
JP2010021333A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
JP5250322B2 (ja) 金属酸化物膜とその製造方法、及び半導体装置
JP5123768B2 (ja) 金属酸化物膜とその製造方法、及び半導体装置
Esro et al. High‐mobility ZnO thin film transistors based on solution‐processed hafnium oxide gate dielectrics
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
Kim et al. Inkjet-printed InGaZnO thin film transistor
KR101540127B1 (ko) 박막 트랜지스터, 다결정 산화물 반도체 박막의 제조 방법, 및 박막 트랜지스터의 제조 방법
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US8017045B2 (en) Composition for oxide semiconductor thin film and field effect transistor using the composition
Jeon et al. Effect of Al concentration on the electrical characteristics of solution-processed Al doped ZnSnO thin film transistors
US20080277663A1 (en) Thin film transistor and method of manufacturing the same
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置
KR101661834B1 (ko) 전계 효과형 트랜지스터의 제조 방법
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
WO2009072532A1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
KR101372734B1 (ko) 액상공정을 이용한 박막 트랜지스터 및 그 제조방법
KR20130139915A (ko) 반도체 박막, 박막 트랜지스터 및 그의 제조방법
JP5995504B2 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ
CN102742015A (zh) 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法
JP6178733B2 (ja) 積層構造、その製造方法及び薄膜トランジスタ
Kim et al. Controlled Zr doping for inkjet-printed ZTO TFTs
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
Yan et al. Unusual sequential annealing effect in achieving high thermal stability of conductive Al-doped ZnO nanofilms
Lu et al. Low-operating-voltage solution-processed InZnO thin-film transistors using high-k SrTa2O6
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Ref document number: 5250322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250