CN105845545A - 半导体装置及其制造方法 - Google Patents

Abstract

本发明涉及半导体装置及其制造方法。一种半导体装置的制造方法包括以下步骤：提供一透光衬底；形成一栅极于透光衬底上；形成一栅极绝缘层覆盖于栅极上；形成一氧化半导体层于栅极绝缘层上，并至少部分位于栅极上方；形成一蚀刻终止层于栅极上方，并至少覆盖部分氧化半导体层；形成一电极层于部分氧化半导体层上；以及将氧化半导体层未被蚀刻终止层及电极层覆盖的部分进行低电阻化处理而形成一像素电极。

Description

半导体装置及其制造方法

技术领域

本发明是关于一种半导体装置及其制造方法。特别是指一种使用氧化半导体而形成的半导体装置及其制造方法，尤其是关于一种液晶显示装置或有机EL显示装置的主动矩阵衬底及其制造方法。此处，半导体装置包含主动矩阵衬底或具备其的显示装置。

背景技术

光罩制程(Photo Engraving Process,PEP)是半导体制程中常使用的制程工艺，一道光罩制程通常包括沉积、显影、及蚀刻等步骤。现行薄膜晶体管衬底的制程中，栅极、漏极、源极、通道、蚀刻终止层、钝化层或像素电极等结构通常是透过光罩制程来形成，因此制程繁杂并且容易产生对位公差等问题。

发明内容

依据本发明的一种半导体装置的制造方法包括以下步骤：提供一透光衬底；形成一栅极于透光衬底上；形成一栅极绝缘层覆盖于栅极上；形成一氧化半导体层于栅极绝缘层上，并至少部分位于栅极上方；形成一蚀刻终止层于栅极上方，并至少覆盖部分氧化半导体层；形成一电极层于部分氧化半导体层上；以及将氧化半导体层未被蚀刻终止层及电极层覆盖的部分进行低电阻化处理而形成一像素电极。

在一实施例中，在形成栅极绝缘层之前，进一步包括以下步骤：形成一共用电极于透光衬底上，共用电极与栅极共平面且分隔设置，其中栅极绝缘层进一步覆盖于共用电极上。

在一实施例中，制造方法进一步包括以下步骤：形成一钝化层覆盖像素电极、蚀刻终止层及电极层；及形成一共用电极于钝化层上。

在一实施例中，低电阻化处理包括真空电浆处理或高温退火处理。

依据本发明的一种半导体装置包括一透光衬底、一栅极、一栅极绝缘层、一氧化半导体层、一蚀刻终止层以及一电极层。栅极设置于透光衬底上。栅极绝缘层覆盖于栅极上。氧化半导体层设置于栅极绝缘层上，并至少部分位于栅极上方。蚀刻终止层设置于栅极上方，并至少覆盖部分氧化半导体层。电极层设置于部分氧化半导体层上。氧化半导体层未被蚀刻终止层及电极层覆盖的部分为一像素电极。

在一实施例中，半导体装置进一步包括一共用电极，其设置于透光衬底上。共用电极与栅极共平面且分隔设置。栅极绝缘层进一步覆盖于共用电极上。

在一实施例中，半导体装置进一步包括一钝化层及一共用电极。钝化层覆盖像素电极、蚀刻终止层及电极层。共用电极设置于钝化层上。

在一实施例中，共用电极的材料包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、掺氟氧化锡(FTO)、掺铝氧化锌(AZO)、掺镓氧化锌(GZO)、或铟镓锌氧化物(IGZO)。

在一实施例中，当共用电极的材料为铟镓锌氧化物(IGZO)，共用电极透过低电阻化处理而为一电极。

在一实施例中，氧化半导体层的材料包括铟镓锌氧化物(IGZO)。

在一实施例中，氧化半导体层包括第一氧化半导体层及第二氧化半导体层，其中第一氧化半导体层位于栅极绝缘层与第二氧化半导体层之间，且第二氧化半导体层掺杂p型杂质或n型杂质。

在一实施例中，像素电极进一步包括第一氧化半导体层及第二氧化半导体层。

承上所述，本发明的半导体装置及其制作方法，藉由将未被蚀刻终止层覆盖的部分氧化半导体层进行低电阻化处理，而形成像素电极，而不需另外设置一像素电极层，进而减少使用光罩的制程工艺，并且免去形成像素电极层可能产生的公差。

附图说明

图1为本发明第一实施例的一种半导体装置的制造方法的步骤流程图。

图2至图5为半导体装置的制造流程示意图。

图6为本发明第一实施例的一种半导体装置的剖面图。

图7为图6的半导体装置的上视图。

图8A及图8B分别为半导体装置的不同态样的示意图。

图9为本发明第一实施例的另一种半导体装置的制造方法的步骤流程图。

图10A为本发明第二实施例的一种半导体装置的制造方法流程图。

图10B为本发明第二实施例的一种半导体装置的剖面图。

具体实施方式

以下将参照相关附图，说明依本发明较佳实施例的一种半导体装置及其制造方法，其中相同的组件将以相同的参照符号加以说明。

图1为本发明第一实施例的一种半导体装置的制造方法的步骤流程图，图2至图5为半导体装置的制造流程示意图，图6为本发明第一实施例的一种半导体装置S1的剖面图。请参照图1并搭配图2至图6所示，本发明的半导体装置S1及其制造方法可应用于液晶显示装置或有机EL(Organic Electro-Luminescence)显示装置的主动矩阵衬底，例如是薄膜晶体管(Thin Film Transistor,TFT)数组衬底，特别是应用于边缘电场转换(Fringe Field Switching,FFS)技术的液晶显示装置的主动矩阵衬底。于此，半导体装置S1可包含主动矩阵衬底或具备其的显示装置。

半导体装置S1的制造方法包括以下步骤：提供一透光衬底(S01)；形成一栅极于透光衬底上(S02)；形成一共用电极于透光衬底上，共用电极与栅极共平面且分隔设置(S03)；形成一栅极绝缘层覆盖于栅极及共用电极上(S04)；形成一氧化半导体层于栅极绝缘层上，并至少部分位于栅极上方(S05)；形成一蚀刻终止层于栅极上方，并至少覆盖部分氧化半导体层(S06)；形成一电极层于部分氧化半导体层上(S07)；以及将氧化半导体层未被蚀刻终止层及电极层覆盖的部分进行低电阻化处理而形成一像素电极(S08)。

于步骤S01及步骤S02中，如图2所示，提供一透光衬底1。透光衬底1可为玻璃衬底、塑料衬底、或蓝宝石衬底。接着，形成一栅极2于透光衬底1上。具体而言，栅极2可透过溅镀沉积一层金属层于透光衬底1上，并于金属层上覆盖光刻胶，利用光罩对光刻胶进行曝光、显影、以及蚀刻等制程工艺而形成栅极2。其中金属层(以及由金属层形成的栅极2)的材料可包括钽(Ta)、钕(Nd)、铬(Cr)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、或其组合。

在步骤S03中，共用电极CE与栅极2共平面地设置于透光衬底1上，并且彼此分隔设置以电性隔离。共用电极CE的材料可包括导电层，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、掺氟氧化锡(FTO)、掺铝氧化锌(AZO)、或掺镓氧化锌(GZO)，其可藉由沉积、曝光、显影、及蚀刻等制程工艺而形成。值得一提的是，共用电极CE的材料也可以是氧化半导体层，如铟镓锌氧化物(IGZO)。其中，当共用电极CE的材料为铟镓锌氧化物(IGZO)，共用电极CE可透过低电阻化处理而为一导体。

具体而言，低电阻化处理可包括真空电浆处理或高温退火处理。例如使用有化学气相沈积(Chemical Vapor Deposition，简称CVD)装置的氢电浆处理、使用有蚀刻装置的氩电浆处理、及还原环境下的高温退火处理等或氢电浆搭配高温退火处理等多种方法搭配使用的低电阻化处理方法。或者，例如将使用铟镓锌氧化物(IGZO)的共用电极CE置于氢气环境中经由250℃至400℃的高温处理1至2小时，使得共用电极CE的氧离子被还原而形成导体。

接着，请参照图3所示，形成一栅极绝缘层3覆盖于栅极2上。于步骤S04中，栅极绝缘层3可例如以化学气相沉积(Chemical VaporDeposition,CVD)的方式形成于透光衬底1上，其中栅极绝缘层3的材料包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氧化铝(Al2O3)、氮化铝(AlN)、或聚亚酰胺(Polyimide,PI)。此外，在本实施例中，栅极绝缘层3进一步覆盖共用电极CE。

请参照图4所示，在步骤S05中，形成一氧化半导体层4于栅极绝缘层3上，并至少部分位于栅极2上方，其中氧化半导体层4可包括铟镓锌氧化物(IGZO)。具体而言，可透过溅镀沉积一层铟镓锌氧化物于栅极绝缘层3上，并于铟镓锌氧化物上覆盖光刻胶，利用光罩对光刻胶进行曝光、显影、以及蚀刻等制程工艺而形成铟镓锌氧化物(即氧化半导体层4)。此外，在本实施例中，氧化半导体层4进一步延伸形成至共用电极CE的上方。

接着进入步骤S06，请参照图5所示，栅极2的上方形成一蚀刻终止层5，并至少覆盖部分氧化半导体层4。另外，如图6所示的步骤S07，形成一电极层6于部分氧化半导体层4上，使得电极层6可与氧化半导体层4电性连接，其中电极层6作为源极/漏极。于此，电极层6的材料可包括钽(Ta)、钕(Nd)、铬(Cr)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、或其组合。另外，电极层6可与上述金属层(或门极2)使用相同或不同的材料。

最后进行步骤S08，将氧化半导体层4未被蚀刻终止层5及电极层6覆盖的部分进行低电阻化处理而形成一像素电极P。请参照图6及图7所示，其中图7为图6的半导体装置的上视图，而图6为图7沿A-A线段的剖面图。由于氧化半导体层4暴露的部分进行低电阻化处理而成为导体，因此可作为像素电极P。此外，为使附图简洁，图7未显示栅极绝缘层3。

同样地，低电阻化处理可包括真空电浆处理或高温退火处理。例如使用有化学气相沈积(Chemical Vapor Deposition，简称CVD)装置的氢电浆处理、使用有蚀刻装置的氩电浆处理、及还原环境下的高温退火处理等或氢电浆搭配高温退火处理等多种方法搭配使用的低电阻化处理方法。

或者，例如将暴露于蚀刻终止层5外的部分氧化半导体层4，在氢气环境中经由250℃至400℃的高温处理1至2小时，使得氧化半导体层4的氧离子被还原而形成导体。于此，氧化半导体层4被蚀刻终止层5覆盖而未经低电阻化处理的部分，并且是自电极层6连通至像素电极P的部分为信道区C，其中信道区C的长度L可参照图6所标示。

如此一来，本实施例透过将部分氧化半导体层4进行低电阻化处理而形成像素电极P，而不需另外设置一像素电极层，进而减少使用光罩的制程工艺，并且免去形成像素电极层可能产生的公差。

是以，透过上述制作方法所制得的半导体装置S1包括一透光衬底1、一栅极2、一共用电极CE、一栅极绝缘层3、一氧化半导体层4、一蚀刻终止层5以及一电极层6，其中部分氧化半导体层4透过低电阻化处理而为一像素电极P。

在本实施例中，共用电极CE呈多条分隔配置，像素电极P呈整片配置。在其它实施例中，像素电极P可呈多条分隔配置，而共用电极CE可呈整片配置。于此，藉由像素电极P与共用电极CE交错配置，当半导体装置S1应用于液晶显示面板时，共用电极CE与像素电极P即可产生边缘电场以控制液晶分子转动。

此外，半导体装置S1中各组件的说明已详述于上，于此不再赘述。

另外，半导体装置S1可进一步包括一钝化层(图未示)，其设置于像素电极P及电极层6上，可避免外部导体接触像素电极P或电极层6而产生电性干扰。

另外，氧化半导体层4可为多层结构。请参照图8A及图8B所示，其分别为半导体装置的不同态样的示意图。如图8A所示，在本实施例中，氧化半导体层4包括第一氧化半导体层41及第二氧化半导体层42，其中第一氧化半导体层41位于栅极绝缘层3与第二氧化半导体层42之间。而图8B所示的第二氧化半导体层42仅位于蚀刻终止层5的下方，以提高通道区C的截面积。在这些实施例中，第二氧化半导体层42可掺杂p型杂质如硼(B)、或n型杂质如磷(P)的掺杂，使得第二氧化半导体层42具有更佳的导电性。于此，制作方法可进一步包括一步骤：将氧化半导体层进行掺杂处理(S09)，即如图9所示。掺杂n型杂质为例可以使用硅烷(SiH4)与磷化氢(PH3)为反应气体，藉由电浆辅助化学气相沈积(plasma-enhanced chemical vapor deposition,PECVD)法、气相生长法、溅射法进行。另外，也可以使用扩散法或离子植入法将杂质元素导入到所述非晶硅膜。较佳的是在使用离子植入法等导入杂质元素之后进行加热等来使杂质元素扩散。掺杂p型杂质为例可以使用硅烷(SiH4)与乙硼烷(B2H6)为反应气体，藉由电浆辅助化学气相沈积法、气相生长法、溅射法进行。另外，也可以使用扩散法或离子植入法将杂质元素导入到所述非晶硅膜。较佳的是在使用离子植入法等导入杂质元素之后进行加热等来使杂质元素扩散。

图10A为本发明第二实施例的一种半导体装置的制造方法流程图，图10B为本发明第二实施例的一种半导体装置的剖面图。请参照图10A及图10B所示，本实施例的制造方法包括：提供一透光衬底(S11)；形成一栅极于透光衬底上(S12)；形成一栅极绝缘层覆盖于栅极上(S13)；形成一氧化半导体层于栅极绝缘层上，并至少部分位于栅极上方(S14)；形成一蚀刻终止层于栅极上方，并至少覆盖部分氧化半导体层(S15)；形成一电极层于部分氧化半导体层上(S16)；将氧化半导体层未被蚀刻终止层及电极层覆盖的部分进行低电阻化处理而形成一像素电极(S17)；形成一钝化层覆盖像素电极、蚀刻终止层及电极层(S18)；以及形成一共用电极于钝化层上(S19)。简单地说，本实施例的半导体装置S2与上述实施例的差异在于，在本实施例中，共用电极CE是形成于像素电极P的上方，也就是共用电极CE与像素电极P的相对位置对调。

具体而言，在本实施例中，半导体装置S2的共用电极CE是形成于像素电极P之后，也就是于步骤S17的低电阻化处理以后，再进行步骤S18及步骤S19：设置一钝化层(passivation)7，以及设置共用电极CE于钝化层7上。进一步来说，钝化层7可例如以化学气相沉积(CVD)的方式形成，并覆盖像素电极P、蚀刻终止层5以及电极层6，而作为保护层，以防止外部导体电性干扰像素电极P或电极层6。其中，钝化层7的材料例如为硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氧化铝(Al2O3)、氮化铝(AlN)、或聚亚酰胺(Polyimide,PI)。于此，共用电极CE即形成于钝化层7上，特别是位于像素电极P的上方，以当半导体装置S2应用于液晶显示面板时，共用电极CE与像素电极P可产生边缘电场以控制液晶分子转动。其中，共用电极CE的材料与上述实施例相同，而当使用铟镓锌氧化物(IGZO)作为共用电极CE时，可经由低电阻化处理而形成共用电极使用，其叙述已详述于上，于此不作赘述。

另外，本实施例的步骤及组件也可参照上述实施例所述，不作赘述。

综上所述，本发明的半导体装置及其制作方法，藉由将未被蚀刻终止层覆盖的部分氧化半导体层进行低电阻化处理，而形成像素电极，而不需另外设置一像素电极层，进而减少使用光罩的制程工艺，并且免去形成像素电极层可能产生的公差。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于后附的权利要求中。

Claims (12)

1.一种半导体装置的制造方法，包括以下步骤：

提供一透光衬底；

形成一栅极于所述透光衬底上；

形成一栅极绝缘层覆盖于所述栅极上；

形成一氧化半导体层于所述栅极绝缘层上，并至少部分位于所述栅极上方；

形成一蚀刻终止层于所述栅极上方，并至少覆盖部分所述氧化半导体层；

形成一电极层于部分所述氧化半导体层上；以及

将所述氧化半导体层未被所述蚀刻终止层及所述电极层覆盖的部分进行低电阻化处理而形成一像素电极。

2.如权利要求1所述的制造方法，其中在形成所述栅极绝缘层之前，进一步包括以下步骤：

形成一共用电极于所述透光衬底上，所述共用电极与所述栅极共平面且分隔设置，其中所述栅极绝缘层进一步覆盖于所述共用电极上。

3.如权利要求1所述的制造方法，进一步包括以下步骤：

形成一钝化层覆盖所述像素电极、所述蚀刻终止层及所述电极层；及形成一共用电极于所述钝化层上。

4.如权利要求1所述的制造方法，其中所述低电阻化处理包括真空电浆处理或高温退火处理。

5.一种半导体装置，包括：

一透光衬底；

一栅极，设置于所述透光衬底上；

一栅极绝缘层，覆盖于所述栅极上；

一氧化半导体层，设置于所述栅极绝缘层上，并至少部分位于所述栅极上方；

一蚀刻终止层，设置于所述栅极上方，并至少覆盖部分所述氧化半导体层；以及

一电极层，设置于部分所述氧化半导体层上；

其中所述氧化半导体层未被所述蚀刻终止层及所述电极层覆盖的部分为一像素电极。

6.如权利要求5所述的半导体装置，进一步包括一共用电极，设置于所述透光衬底上，所述共用电极与所述栅极共平面且分隔设置，其中所述栅极绝缘层进一步覆盖于所述共用电极上。

7.如权利要求5所述的半导体装置，进一步包括：

一钝化层，覆盖所述像素电极、所述蚀刻终止层及所述电极层；及

一共用电极，设置于所述钝化层上。

8.如权利要求6或7所述的半导体装置，其中所述共用电极的材料包括铟锡氧化物即ITO、铟锌氧化物即IZO、掺氟氧化锡即FTO、掺铝氧化锌即AZO、掺镓氧化锌即GZO、或铟镓锌氧化物即IGZO。

9.如权利要求8所述的半导体装置，其中当所述共用电极的材料为铟镓锌氧化物即IGZO，所述共用电极透过低电阻化处理而为一电极。

10.如权利要求5所述的半导体装置，其中所述氧化半导体层的材料包括铟镓锌氧化物即IGZO。

11.如权利要求5所述的半导体装置，其中所述氧化半导体层包括第一氧化半导体层及第二氧化半导体层，其中第一氧化半导体层位于栅极绝缘层与第二氧化半导体层之间，且第二氧化半导体层掺杂p型杂质或n型杂质。

12.如权利要求11所述的半导体装置，其中所述像素电极进一步包括第一氧化半导体层及第二氧化半导体层。