CN107564966B - 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 - Google Patents
薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 Download PDFInfo
- Publication number
- CN107564966B CN107564966B CN201710674521.9A CN201710674521A CN107564966B CN 107564966 B CN107564966 B CN 107564966B CN 201710674521 A CN201710674521 A CN 201710674521A CN 107564966 B CN107564966 B CN 107564966B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating
- thin film
- film transistor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 140
- 125000006850 spacer group Chemical group 0.000 claims abstract description 93
- 239000004020 conductor Substances 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000002161 passivation Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 14
- 239000002210 silicon-based material Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 239000007769 metal material Substances 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板，涉及显示技术领域。该薄膜晶体管包括基板、栅极层及绝缘层，栅极层形成于基板上，绝缘层覆盖于栅极层；半导体层，形成于绝缘层上；导体层，形成于半导体层上；绝缘间隔层，形成在绝缘层上；源漏极层，形成在导体层和绝缘间隔层上；钝化层，形成于源漏极层和半导体层上；其中，绝缘间隔层位于源漏极层和半导体层之间，可以解决薄膜晶体管存在漏电流过大的问题。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)广泛应用于液晶显示装置(LiquidCrystal Display，简称LCD)和有源矩阵驱动式有机电致发光显示装置(Active MatrixOrganic Light-Emitting Diode，简称AMOLED)中，因此，薄膜晶体管影响到显示行业的发展。然而当前薄膜晶体管的制造方法中，形成的薄膜晶体管存在漏电流过大的问题，导致薄膜晶体管的特性受到影响。
发明内容
本发明实施例提供一种薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板，以解决薄膜晶体管存在漏电流过大的问题。
为解决上述技术问题，本发明实施例采用的一个技术方案是：提供一种薄膜晶体管，该薄膜晶体管包括基板、栅极层及绝缘层，栅极层形成于基板上，绝缘层覆盖于栅极层；半导体层，形成于绝缘层上；导体层，形成于半导体层上；绝缘间隔层，形成在绝缘层上；源漏极层，形成在导体层和绝缘间隔层上；钝化层，形成于源漏极层和半导体层上；其中，绝缘间隔层位于源漏极层和半导体层之间。
为解决上述技术问题，本发明实施例采用的另一个技术方案是：提供一种薄膜晶体管的制造方法，该制造方法包括基板；在基板上设置栅极层及绝缘层，绝缘层覆盖于栅极层；在绝缘层上依次设置半导体层和导体层；在绝缘层上设置绝缘间隔层；在导体层和绝缘间隔层上设置源漏极层；其中绝缘间隔层位于源漏极层和半导体层之间；在源漏极层和半导体层上设置钝化层。
为解决上述技术问题，本发明实施例采用的又一个技术方案是：提供一种液晶显示面板，该液晶显示面板包括如上述的薄膜晶体管。
本发明的有益效果是：通过在基板上设置栅极层及绝缘层，绝缘层覆盖于栅极层；在绝缘层上依次设置半导体层和导体层；在绝缘层上设置绝缘间隔层；在导体层和绝缘间隔层上设置源漏极层；其中绝缘间隔层位于源漏极层和半导体层之间；在源漏极层和半导体层之间设置绝缘间隔层，能够阻止源漏极层与半导体层直接接触，从而实现减小漏电流的情况，改善薄膜晶体管的特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例薄膜晶体管的结构示意图；
图2是本发明另一实施例薄膜晶体管的结构示意图；
图3是本发明一实施例薄膜晶体管的制造方法的流程示意图；
图4是本发明另一实施例薄膜晶体管的制造方法的流程示意图；
图5是图4所示薄膜晶体管的制造方法步骤S22中形成的玻璃基板的结构示意图；
图6是图4所示薄膜晶体管的制造方法步骤S23中形成的玻璃基板的结构示意图；
图7是图4所示薄膜晶体管的制造方法中绝缘间隔层第一种形成方式的流程示意图；
图8是图7所示绝缘间隔层第一种形成方式中步骤S231-S251后形成的薄膜晶体管的结构示意图；
图9是图4所示薄膜晶体管的制造方法中绝缘间隔层第二种形成方式的流程示意图；
图10是图9所示绝缘间隔层第二种形成方式中步骤S242-S252后形成的薄膜晶体管的结构示意图；
图11是本发明一实施例一种液晶显示面板的结构示意图；
图12是本发明另一实施例一种液晶显示面板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1和图2，图1是本发明一实施例薄膜晶体管的结构示意图，图2是本发明另一实施例薄膜晶体管的结构示意图。
在图1和图2两实施例中，薄膜晶体管的区别仅仅在于绝缘间隔层形状的不同，因此图1和图2的两实施例均采用相同标号。
薄膜晶体管100包括基板110、栅极层120、绝缘层130、半导体层140、导体层150、绝缘间隔层160、源漏极层170以及钝化层180。
薄膜晶体管100为层叠结构，上述各层依次形成在基板110上，基板110可以为玻璃基板。其中，栅极层120形成于基板110上，绝缘层130覆盖于栅极层120，本实施例中薄膜晶体管100为底栅结构。
半导体层140作为薄膜晶体管100的有源层，形成于绝缘层130上；导体层150形成于半导体层140上，用于连接半导体层140和源漏极层170，源漏极层170之间通过导体层150后经由半导体层140形成电流，相较于源漏极层170直接连接半导体层140，本实施例中导体层150电阻较小，能够减少源漏极层170与半导体层140之间的漏电流情况。
本实施例中的绝缘层130上还形成有绝缘间隔层160，即该绝缘间隔层160与半导体层140同层设置；源漏极层170则形成在导体层150和绝缘间隔层160上，且绝缘间隔层160位于半导体层140和源漏极层170之间。
在实施例中半导体层140和源漏极层170之间设置有导体层150和绝缘间隔层160，即半导体层140与源漏极层170之间没有直接接触连接，因而能够有效减少半导体层140与源漏极层170之间的漏电流。
半导体层140具有一沟道区141，沟道区141将半导体层140分为左右部分，导体层150形成在半导体层140的左右部分上，形成两岛体结构。形成在导体层150两岛体结构上的源漏极层170也被区分为源极和漏极。
钝化层180形成于源漏极层170和半导体层140上，具体形成于半导体140的沟道区141上，且形成于导体层150的两岛体结构之间。
对于上述结构的薄膜晶体管100，其中绝缘层130、绝缘间隔层160以及钝化层180均为绝缘材料构，可以为氧化硅或氮化硅。栅极层120和源漏极层170则为金属材料，可以为钼、铝的等金属材料，还可为钼-铝-钼三层组合的金属材料。半导体层140可以为多晶硅，导体层150则可以为掺杂B离子的多晶硅所形成的P+导体层。
此外，本实施例中绝缘间隔层160可以以多种方式形成在绝缘层130上，例如图1和图2所示的两种方式。
图1中，绝缘间隔层160形成在绝缘层130上，且具有第一厚度h1和第二厚度h2，第二厚度h2小于第一厚度h1，并且第二厚度h2大于或等于半导体层140的厚度h3，图1中绝缘间隔层的第二厚度h2等于半导体层140的厚度h3。图1中绝缘间隔层160的结构使得源漏极层170不会形成在绝缘层130上，继而增到了源漏极层170与栅极层120之间的距离，可防止击穿，且能够减少源漏极层170与栅极层120之间的寄生电容。在图1中，所形成的钝化层180进一步设置于绝缘间隔层160上。
图2中，绝缘间隔层160形成于半导体层140和导体层150侧面，位于绝缘层130上，其厚度h可以大于或等于半导体层140的厚度h3，图2中绝缘间隔层160厚度h大于半导体层140厚度h3，且等于半导体层140和导体层150二者的厚度h3+h4。图2中绝缘间隔层160的结构使得源漏极层170进一步设置在绝缘层130上，绝缘间隔层160能够位于导体层150和源漏极层170之间，钝化层180则进一步设置在绝缘层130上。
上述实施例中绝缘间隔层位于源漏极层和半导体层之间，能够阻隔源漏极层和半导体层的直接接触，减少漏电流的问题，从而提高薄膜晶体管的性能。
为制得上述薄膜晶体管，本发明还提出一种薄膜晶体管的制造方法，请参阅图3，图3是本发明一实施例薄膜晶体管的制造方法的流程示意图。在本实施例中，薄膜晶体管的制造方法可以包括以下步骤：
S11：准备基板。
准备制造薄膜晶体管的基板，该基板可以是玻璃基板。
S12：在基板上设置栅极层及绝缘层。
在本步骤S12中，在上述步骤S11中准备的玻璃基板上沉积一层金属使之图形化形成栅极层，在本实施例中形成栅极层的金属材料是钼，在其他实施例中也可以是其他的金属材料；再在已经设置完成的栅极层上设置一层绝缘层，其中绝缘层是覆盖在栅极层上的，即栅极层形成在基板和绝缘层中间，在本实施例中绝缘层的材料是氧化硅，在其他实施例中也可以是氮化硅或其他能够达到绝缘目的的材料，在本步骤中形成的玻璃基板用于下述步骤S13中使用。
S13：在绝缘层上依次设置半导体层和导体层。
在本步骤S13中，在上述步骤S12中得到的玻璃基板上继续设置半导体层和导体层，具体来说，在绝缘层上表面设置一层半导体层，再在半导体层上表面设置一层导体层，半导体层形成于绝缘层的上表面，即绝缘层在半导体层和栅极层之间，半导体层在绝缘层和导体层中间。
S14：在绝缘层上设置绝缘间隔层。
在本步骤S14中，继续在上述步骤S13中的到的玻璃基板上进行处理，在上述步骤S13中形成导体层和半导体层后，在绝缘层之上设置一层绝缘间隔层，绝缘间隔层形成于半导体层的两端，并且绝缘间隔层与半导体层接触的部分高度大于或等于半导体层的高度。
S15：在导体层和绝缘间隔层上设置源漏极层。
在本步骤S15中，继续在上述步骤S14中得到的玻璃基板上进行处理，在上述步骤S14中形成绝缘间隔层之后，在导体层上和绝缘间隔层上设置一层源漏极层，此时绝缘间隔层位于半导体层两端，且还位于源漏极层和半导体层之间。
S16：在源漏极层和半导体层上设置钝化层。
在本步骤S16中，继续在上述步骤S15中得到的玻璃基板上进行处理，在上述步骤中设置源漏极层之后，进一步还形成由源漏极层、导体层与半导体层的上表面共同组成的沟道，在源漏极层和半导体层上设置钝化层以完成薄膜晶体管的制造，钝化层设置于源漏极层和半导体层的上方，并且与导体层接触，即钝化层覆盖在沟道上起保护作用。
本实施例薄膜晶体管的制造方法包括准备基板，在基板上设置栅极层及绝缘层，在绝缘层上依次设置半导体层和导体层，在绝缘层上设置绝缘间隔层，在导体层和绝缘间隔层上设置源漏极层，在源漏极层和半导体层上设置钝化层，通过在绝缘层上设置绝缘间隔层，在半导体层的两端形成大于或等于半导体层高度的绝缘间隔层，有防止源漏极层与半导体层相接触而导致增大漏电路径的情况发生，有减小漏电流的效果。
请参阅图4，图4是本发明另一实施例薄膜晶体管的制造方法的流程示意图。在本实施例中，薄膜晶体管的制造方法可以包括以下步骤：
S21：准备基板。
准备制造薄膜晶体管的基板，该基板可以是玻璃基板。
S22：在基板上设置栅极层及绝缘层。
在本步骤S22中，首先会在玻璃基板上设置栅极层和绝缘层，具体来说，在玻璃基板上利用PVD(Physical Vapor Deposition，物理气相沉积)技术沉积一层金属，并且图形化以形成栅极层，在本实施例中形成栅极层的金属材料是钼，当然在其他实施例中也可以是其他金属材料；接着再利用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)技术沉积一层绝缘物质形成绝缘层，绝缘层是覆盖在栅极层上的，即栅极层形成在玻璃基板和绝缘层中间，在本实施例中绝缘层的材料是氧化硅，在其他实施例中也可以是氮化硅或其他能够达到绝缘目的的材料。
本步骤S22完成后，得到形成有栅极层和绝缘层的玻璃基板，可结合图5理解，图5是图4所示薄膜晶体管的制造方法步骤S22中形成的玻璃基板的结构示意图，图5中示出玻璃基板110、栅极层120及绝缘层130，栅极层120形成于基板110上，绝缘层130覆盖于栅极层120。
S23：在绝缘层上依次设置半导体层和导体层。
在本步骤S23中，在上述步骤S22中得到的玻璃基板上继续设置半导体层和导体层，具体来说，在绝缘层上利用PECVD技术沉积一层非晶硅材料，在非晶硅材料中进行掺杂处理以及结晶处理，以形成靠近绝缘层的多晶硅材料以及远离绝缘层的导体材料，具体来说，在非晶硅材料中通过离子注入技术植入一定剂量的B离子，在本实施例中，B离子的植入剂量可以根据实际需求进行设定，例如植入0.1毫升、0.5毫升、1毫升等等，利用快速加热技术在650℃(±50℃)的温度下加热15min(±1min)就可以结晶，加热的温度和时间可以根据实际情况进行设定，在本实施例中，利用快速加热技术在650℃的温度下加热15min使非晶硅进行结晶，由于上表面中含有较多的B离子，结晶的温度和时间会被降低，所以结晶方向是从上向下进行的，形成远离绝缘层的导体材料和靠近绝缘层的多晶硅材料，将多晶硅材料和导体材料进行图案化处理，则得到半导体层和导体层。
对于本步骤S23可结合图6进行理解，图6是图4所示薄膜晶体管的制造方法步骤S23中形成的玻璃基板的结构示意图，图6中示出半导体层140形成于绝缘层130上，导体层150形成于半导体层140上，其他标号部分与图5中描述相同。
S24：在绝缘层上设置绝缘间隔层，在导体层和绝缘间隔层上设置源漏极层。
S25：在源漏极层和半导体层上设置钝化层。
步骤S24中，在上述步骤S23中得到的玻璃基板上形成的绝缘层上设置绝缘间隔层和源漏极层，在本实施例中，绝缘间隔层的形成方式有多种，且绝缘间隔层的形成涉及到步骤S23和步骤S25的不同，因此下面对步骤S23-S25共同进行说明，以下给出两种形成方式S231-S251和S242-S252。
对于第一种绝缘间隔层的情况，请参阅图7，图7是图4所示薄膜晶体管的制造方法中绝缘间隔层第一种形成方式的流程示意图。
S231：在绝缘层上依次设置半导体层和导体层，导体层上设置有光阻材料。
S241：对半导体层和导体层进行氧化处理，以形成设置于绝缘层上的绝缘间隔层，去除光阻材料，在导体层和绝缘间隔层上设置源漏极层。
具体来说，在步骤S231中依次设置半导体层和导体层，会在导体层上覆盖一层光阻材料，通过光照和干法刻蚀来定义导体层区域，此时光阻材料先不用除去，再在步骤S241中对半导体层和导体层进行氧化处理以形成设置于绝缘层上的绝缘间隔层，在本实施例中，氧化处理是通过氧气等离子体对半导体层的侧壁进行处理，从而形成一层侧壁的氧化硅层，即绝缘间隔层，此时绝缘间隔层还形成在绝缘层上，其中绝缘间隔层的高度大于或等于半导体层侧壁的高度。
在形成绝缘间隔层后，就可以去除光阻材料，再设置源漏极层，具体来说，去除光阻材料后，利用PVD技术沉积一层由钼-铝-钼三层叠加的金属材料，将近其图案化处理以形成源漏极层，此时源漏极层只与导体层的上表面接触，绝缘间隔层位于源漏极层和半导体层之间，源漏极层的侧壁由于绝缘间隔层的阻挡不与半导体层接触。
S251：在源漏极层和半导体层上设置钝化层。
在本步骤S251中，在上述步骤S241中得到的玻璃基板上形成沟道，再在源漏极层和半导体层上设置钝化层，钝化层用来保护形成的薄膜晶体管的沟道。
具体来说，以上述步骤S241中形成的源漏极层为金属电极，将其做为光罩进行对导体层进行干法刻蚀以形成沟道，将沟道上表面的导体层去除掉，留下下部的沟道半导体层，从而得到薄膜晶体管，此时再利用PECVD沉积一层钝化材料，图案化以形成钝化层，钝化材料可以是氧化硅或其他材料，本实施例中钝化材料为氧化硅。
请结合图8，图8是图7所示绝缘间隔层第一种形成方式中步骤S231-S251后形成的薄膜晶体管的结构示意图，半导体层140形成于绝缘层130上背离栅极层120的一侧，导体层150形成于半导体层140上背离绝缘层130的一侧，绝缘间隔层160形成于半导体层140的侧壁，还形成于绝缘层130上，源漏极层170形成在导体层150和绝缘间隔层160的上方，进一步来说，源漏极层170还形成在绝缘层130的上方，钝化层180形成在源漏极层170、半导体层140以及绝缘层130的上方，图8中示出其他标号部分与图6中描述相同。
对于第二种形成绝缘间隔层的情况，请参阅图9，图9是图4所示薄膜晶体管的制造方法中绝缘间隔层第二种形成方式的流程示意图。
S242：在导体层和绝缘层上沉积绝缘材料，对绝缘材料进行图案化处理，去除导体层上的绝缘材料，在绝缘层上形成绝缘间隔层。
具体来说，在上述步骤S23中形成的导体层和在步骤S22中形成绝缘层上沉积一层绝缘材料，在本实施例中绝缘材料可以是氧化硅或者氮化硅，绝缘材料的厚度大于或等于半导体层的厚度，利用光照和干法刻蚀使绝缘材料进行图案化处理，去除导体层上的绝缘材料，以在半导体层的两端形成一层绝缘的氧化硅或氮化硅，即绝缘间隔层，此时绝缘间隔层还形成在绝缘层上。
形成绝缘间隔层后，再设置源漏极层，具体来说，去除光阻材料后，利用PVD技术沉积一层由钼-铝-钼三层叠加的金属材料，将近其图案化处理以形成源漏极层，此时源漏极层只与导体层的上表面接触，绝缘间隔层位于源漏极层和半导体层之间，源漏极层的侧壁由于绝缘间隔层的阻挡不与半导体层接触。
S252：在源漏极层和半导体层上设置钝化层。
在本步骤S252中，在上述步骤S242中得到的玻璃基板上形成沟道，再在源漏极层和半导体层上设置钝化层，钝化层用来保护形成的薄膜晶体管的沟道。
具体来说，以上述步骤S24中形成的源漏极层为金属电极，将其做为光罩进行对导体层进行干法刻蚀以形成沟道，将沟道上表面的导体层去除掉，留下下部的沟道半导体层，从而得到薄膜晶体管，此时再利用PECVD沉积一层钝化材料，图案化以形成钝化层，钝化材料可以是氧化硅或其他材料，本实施例中钝化材料为氧化硅。
请结合图10理解，图10是图9所示绝缘间隔层第二种形成方式中步骤S242-S252后形成的薄膜晶体管的结构示意图。半导体层140形成于绝缘层130上背离栅极层120的一侧，导体层150形成于半导体层140上背离绝缘层130的一侧，绝缘间隔层160形成于半导体层140的两端，源漏极层170形成在导体层150和绝缘间隔层160的上方，钝化层180形成在源漏极层170、半导体层140以及绝缘间隔层160的上方，图10中示出其他标号部分与图6中描述相同。
本实施例薄膜晶体管的制造方法包括准备基板，在基板上设置栅极层及绝缘层，在绝缘层上依次设置半导体层和导体层，在绝缘层上设置绝缘间隔层，在导体层和绝缘间隔层上设置源漏极层，在源漏极层和半导体层上设置钝化层，通过在绝缘层上设置绝缘间隔层，在半导体层的侧壁或两端形成大于或等于半导体层高度的绝缘间隔层，有防止源漏极层与半导体层相接触而导致增大漏电路径的情况发生，有减小漏电流的效果。
请参阅图11和图12，图11是本发明一实施例一种液晶显示面板的结构示意图，图12是本发明另一实施例一种液晶显示面板的结构示意图。
在图11和图12两实施例中，液晶显示面板包含上述薄膜晶体管，且液晶显示面板的区别仅仅在于液晶显示面板上薄膜晶体管上绝缘间隔层形状的不同，因此图11和图12两实施例均采用与图1和图2相同标号。
液晶显示面板200上的薄膜晶体管100为层叠结构，上述各层依次形成在基板110上，基板110可以为玻璃基板。其中，栅极层120形成于基板110上，绝缘层130覆盖于栅极层120，本实施例中薄膜晶体管100为底栅结构。
半导体层140作为薄膜晶体管100的有源层，形成于绝缘层130上；导体层150形成于半导体层140上，用于连接半导体层140和源漏极层170，源漏极层170之间通过导体层150后经由半导体层140形成电流，相较于源漏极层170直接连接半导体层140，本实施例中导体层150电阻较小，能够减少源漏极层170与半导体层140之间的漏电流情况。
本实施例中的绝缘层130上还形成有绝缘间隔层160，即该绝缘间隔层160与半导体层140同层设置；源漏极层170则形成在导体层150和绝缘间隔层160上，且绝缘间隔层160位于半导体层140和源漏极层170之间。
在实施例中半导体层140和源漏极层170之间设置有导体层150和绝缘间隔层160，即半导体层140与源漏极层170之间没有直接接触连接，因而能够有效减少半导体层140与源漏极层170之间的漏电流。
半导体层140具有一沟道区141，沟道区141将半导体层140分为左右部分，导体层150形成在半导体层140的左右部分上，形成两岛体结构。形成在导体层150两岛体结构上的源漏极层170也被区分为源极和漏极。
钝化层180形成于源漏极层170和半导体层140上，具体形成于半导体140的沟道区141上，且形成于导体层150的两岛体结构之间。
对于上述结构的薄膜晶体管100，其中绝缘层130、绝缘间隔层160以及钝化层180均为绝缘材料构，可以为氧化硅或氮化硅。栅极层120和源漏极层170则为金属材料，可以为钼、铝的等金属材料，还可为钼-铝-钼三层组合的金属材料。半导体层140可以为多晶硅，导体层150则可以为掺杂B离子的多晶硅所形成的P+导体层。
此外，本实施例中绝缘间隔层160可以以多种方式形成在绝缘层130上，例如图11和图12所示的两种方式。
图11中，绝缘间隔层160形成在绝缘层130上，且具有第一厚度h1和第二厚度h2，第二厚度h2小于第一厚度h1，并且第二厚度h2大于或等于半导体层140的厚度h3，图11中绝缘间隔层的第二厚度h2等于半导体层140的厚度h3。图11中绝缘间隔层160的结构使得源漏极层170不会形成在绝缘层130上，继而增到了源漏极层170与栅极层120之间的距离，可防止击穿，且能够减少源漏极层170与栅极层120之间的寄生电容。在图11中，所形成的钝化层180进一步设置于绝缘间隔层160上。
图12中，绝缘间隔层160形成于半导体层140和导体层150侧面，位于绝缘层130上，其厚度h可以大于或等于半导体层140的厚度h3，图12中绝缘间隔层160厚度h大于半导体层140厚度h3，且等于半导体层140和导体层150二者的厚度h3+h4。图12中绝缘间隔层160的结构使得源漏极层170进一步设置在绝缘层130上，绝缘间隔层160能够位于导体层150和源漏极层170之间，钝化层180则进一步设置在绝缘层130上。
上述实施例中，液晶显示面板上薄膜晶体管的绝缘间隔层位于源漏极层和半导体层之间，能够阻隔源漏极层和半导体层的直接接触，减少漏电流的问题，从而提高薄膜晶体管的性能。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
基板、栅极层及绝缘层，所述栅极层形成于所述基板上，所述绝缘层覆盖于所述栅极层；
半导体层，形成于所述绝缘层上；
导体层，形成于半导体层上；
绝缘间隔层，形成在所述绝缘层上；
源漏极层，形成在所述导体层和所述绝缘间隔层上；
钝化层，形成于所述源漏极层和所述半导体层上；
其中，所述绝缘间隔层位于所述源漏极层和所述半导体层之间，所述源漏极层进一步设置在所述绝缘层上，所述绝缘间隔层进一步位于所述导体层与所述源漏极层之间，所述钝化层进一步设置在所述绝缘层上。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘间隔层的厚度大于或等于所述半导体层的厚度。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述钝化层进一步设置在所述绝缘间隔层上，所述绝缘间隔层至少包括第一厚度和第二厚度，所述第二厚度小于所述第一厚度，并且所述第二厚度大于或等于所述半导体层的厚度。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘间隔层包括氧化硅或氮化硅。
5.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括：
基板；
在所述基板上设置栅极层及绝缘层，所述绝缘层覆盖于所述栅极层；
在所述绝缘层上依次设置半导体层和导体层；
在所述绝缘层上设置绝缘间隔层；
在所述导体层和所述绝缘间隔层上设置源漏极层；
其中所述绝缘间隔层位于所述源漏极层和所述半导体层之间；
在所述源漏极层和所述半导体层上设置钝化层；
其中，所述在所述绝缘层上设置绝缘间隔层的方法包括：
在所述绝缘层上依次设置半导体层和导体层，所述导体层上设置有光阻材料，对所述半导体层和导体层进行氧化处理，以形成设置于所述绝缘层上的绝缘间隔层，去除光阻材料，在所述导体层和所述绝缘间隔层上设置源漏极层；
或，在所述导体层和所述绝缘层上沉积绝缘材料，对所述绝缘材料进行图案化处理，去除所述导体层上的绝缘材料，以在所述绝缘层上形成绝缘间隔层。
6.根据权利要求5所述的制造方法，其特征在于，所述在所述绝缘层上依次设置半导体层和导体层的步骤包括：
在所述绝缘层上沉积非晶硅材料；
在所述非晶硅材料进行掺杂处理以及结晶处理，形成靠近所述绝缘层的多晶硅材料以及远离所述绝缘层的导体材料；
对所述多晶硅材料和所述导体材料进行图案化处理，得到半导体层和导体层。
7.一种液晶显示面板，所述液晶显示面板包括如上述权利要求1至4任一项所述的薄膜晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710674521.9A CN107564966B (zh) | 2017-08-07 | 2017-08-07 | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 |
| PCT/CN2017/106973 WO2019029008A1 (zh) | 2017-08-07 | 2017-10-20 | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 |
| US15/737,302 US10431691B2 (en) | 2017-08-07 | 2017-10-20 | Thin film transistor and method for manufacturing thin film transistor, and liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710674521.9A CN107564966B (zh) | 2017-08-07 | 2017-08-07 | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564966A CN107564966A (zh) | 2018-01-09 |
| CN107564966B true CN107564966B (zh) | 2020-05-05 |
Family
ID=60975070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710674521.9A Active CN107564966B (zh) | 2017-08-07 | 2017-08-07 | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107564966B (zh) |
| WO (1) | WO2019029008A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109240004A (zh) * | 2018-10-08 | 2019-01-18 | 深圳市华星光电半导体显示技术有限公司 | 提高显示器对比度的方法及装置 |
| CN109560085A (zh) * | 2018-12-10 | 2019-04-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示模组 |
| CN110581177A (zh) * | 2019-08-13 | 2019-12-17 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN110993611A (zh) * | 2019-11-26 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 一种tft基板的制作方法和tft基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1151405C (zh) * | 2000-07-25 | 2004-05-26 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器及其制造方法 |
| CN100463193C (zh) * | 2006-11-03 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| CN100550325C (zh) * | 2007-11-07 | 2009-10-14 | 友达光电股份有限公司 | 一种薄膜晶体管及其制造方法 |
| JP5743064B2 (ja) * | 2011-02-17 | 2015-07-01 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| US20150214375A1 (en) * | 2012-09-12 | 2015-07-30 | Sharp Kabushiki Kaisha | Circuit substrate, manufacturing method thereof and display device |
| WO2015137337A1 (ja) * | 2014-03-11 | 2015-09-17 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN104617152A (zh) * | 2015-01-27 | 2015-05-13 | 深圳市华星光电技术有限公司 | 氧化物薄膜晶体管及其制作方法 |
| CN106910748A (zh) * | 2017-04-10 | 2017-06-30 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示装置及其制作方法 |
-
2017
- 2017-08-07 CN CN201710674521.9A patent/CN107564966B/zh active Active
- 2017-10-20 WO PCT/CN2017/106973 patent/WO2019029008A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN107564966A (zh) | 2018-01-09 |
| WO2019029008A1 (zh) | 2019-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| CN107564966B (zh) | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 | |
| US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
| US9252285B2 (en) | Display substrate including a thin film transistor and method of manufacturing the same | |
| US10290663B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| US11397359B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
| CN103996716A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN106847837B (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| US20150295094A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US20120280235A1 (en) | Thin film fet device and method for forming the same | |
| JPH08274339A (ja) | 半導体装置及びその製造方法 | |
| KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| US6235558B1 (en) | Method for fabricating semiconductor device | |
| US10431691B2 (en) | Thin film transistor and method for manufacturing thin film transistor, and liquid crystal display panel | |
| US10510899B2 (en) | Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel | |
| CN110047848B (zh) | 一种阵列基板及其制备方法 | |
| CN114843285A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN111276546B (zh) | 显示面板及其制作方法 | |
| CN106711155B (zh) | 一种阵列基板、显示面板及显示装置 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| CN107240550A (zh) | 薄膜晶体管制造方法及阵列基板的制作方法 | |
| KR100633988B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |