CN111276546B - 显示面板及其制作方法 - Google Patents
显示面板及其制作方法 Download PDFInfo
- Publication number
- CN111276546B CN111276546B CN202010103468.9A CN202010103468A CN111276546B CN 111276546 B CN111276546 B CN 111276546B CN 202010103468 A CN202010103468 A CN 202010103468A CN 111276546 B CN111276546 B CN 111276546B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- doping
- doped
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 13
- 239000012212 insulator Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提出了一种显示面板及其制作方法。该显示面板包括：衬底及位于衬底上的驱动电路层。驱动电路层包括位于衬底上的第一栅极层、位于第一栅极层上的有源层、位于有源层上的第二栅极层、及位于第二栅极层上的源漏极层；有源层包括位于第一栅极层上的掺杂层、及位于掺杂层上的沟道层，掺杂层包括靠近沟道层设置的第一掺杂区和远离沟道层设置的第二掺杂区。第一掺杂区内的掺杂层的厚度小于第二掺杂区内的掺杂层的厚度。本申请通过设置掺杂层和位于掺杂层上的沟道层，增加了第一栅极层和第二栅极层之间的距离，减少了漏电流，降低了显示面板的耗电量。
Description
技术领域
本申请涉及显示领域，尤其涉及一种显示面板及其制作方法。
背景技术
随着人们对显示面板的需求的提升，人们对显示质量的要求也越来越高。采用能有效改善显示面板的亮度均匀性的双栅极结构的薄膜晶体管，是提高显示质量的手段之一。
现有的显示面板的双栅极结构的薄膜晶体管，由于上下栅极之间的电场的相互作用，导致双栅极结构的薄膜晶体管的漏电流相对于单栅极结构的薄膜晶体管的漏电流更大，显示面板的耗电量增加。
因此，亟需一种新的显示面板及其制作方法以解决上述技术问题。
发明内容
本申请提供了一种显示面板及其制作方法，用于解决现有的显示面板中双栅极结构薄膜晶体管由于上下栅极之间电场的作用导致漏电流增大的问题。
为了解决上述技术问题，本申请提供的技术方案如下：
本申请提出了一种显示面板，包括衬底及位于所述衬底上的驱动电路层；
所述驱动电路层包括位于所述衬底上的第一栅极层、位于所述第一栅极层上的有源层、位于所述有源层上的第二栅极层、及位于所述第二栅极层上的源漏极层；
所述有源层包括位于所述第一栅极层上的掺杂层、及位于所述掺杂层上的沟道层，所述掺杂层包括靠近所述沟道层设置的第一掺杂区和远离所述沟道层设置的第二掺杂区；
其中，所述第一掺杂区内的所述掺杂层的厚度小于所述第二掺杂区内的所述掺杂层的厚度。
本申请提供的显示面板中，所述掺杂层包括第一开口，所述沟道层填充所述第一开口以及覆盖靠近所述第一开口的所述掺杂层；
所述沟道层的边界位于所述第一掺杂区内。
本申请提供的显示面板中，所述第一栅极层至少包括第一栅极；
所述第二栅极层至少包括第二栅极；
其中，所述沟道层以及所述第一掺杂区内的所述掺杂层位于所述第一栅极以及所述第二栅极之间。
本申请提供的显示面板中，所述第一掺杂区内的所述掺杂层的厚度为10至110纳米；
所述沟道层的厚度为10至110纳米。
本申请提供的显示面板中，所述第二掺杂区内的所述掺杂层的厚度与所述第一掺杂区内的所述掺杂层的厚度的差值为10至110纳米。
本申请提供的显示面板中，所述第一掺杂区内的所述有源层的离子浓度小于所述第二掺杂区内的所述有源层的离子浓度。
本申请提供的显示面板中，所述显示面板还包括位于所述有源层和所述源漏极层之间的钝化层，所述钝化层包括第一过孔；
所述显示面板还包括位于所述钝化层和所述有源层之间的第一凸起，所述源漏极层通过所述第一过孔以及所述第一凸起与所述有源层电连接。
本申请提供的显示面板中，所述第一凸起的材料与所述第二掺杂区内的所述掺杂层的材料相同；或者所述第一凸起的材料为金属材料。
本申请还提供了一种显示面板的制作方法，包括
S100、在衬底上形成第一栅极层；
S101、在所述第一栅极层上形成第一绝缘层；
S102、在所述第一绝缘层上经第一预定工艺形成一第一无机物层；
S103、在所述第一无机物层上形成一第二无机物层；
S104、所述第一无机物层以及所述第二无机物层经第二预定工艺处理分别形成第三无机物层以及第四无机物层；
S105、在所述第四无机物层上形成一第二绝缘物层；
S106、在所述第二绝缘物层上形成一第二金属层；
S107、所述第三无机物层、所述第四无机物层、所述第二绝缘物层、所述第二金属层经第三预定工艺形成有源层、第二绝缘层及第二栅极层；
S108、在所述第二栅极层上经第四预定工艺形成钝化层；
S109、在所述第三绝缘层上形成源漏极层；
其中，所述有源层包括位于所述第一栅极层上的掺杂层、及位于所述掺杂层上的沟道层，所述掺杂层包括靠近所述沟道层设置的第一掺杂区和远离所述沟道层设置的第二掺杂区；
所述第一掺杂区内的所述掺杂层的厚度小于所述第二掺杂区内的所述掺杂层的厚度。
本申请提供的显示面板的制作方法中，步骤S107包括：
S107a、所述第二金属层经第一图案化处理形成所述第二栅极层；
S107b、所述第二绝缘物层经第二图案化处理形成所述第二绝缘层；
S107c、所述第三无机物层以及所述第四无机物层经第五预定工艺处理形成所述掺杂层以及所述沟道层；
其中，所述掺杂层包括第一开口，所述沟道层填充所述第一开口以及覆盖靠近所述第一开口的所述掺杂层；
所述沟道层的边界位于所述第一掺杂区内。
有益效果：本申请通过设置于掺杂层和位于掺杂层上的沟道层，增加了第一栅极和第二栅极之间的距离，减少了漏电流，降低了显示面板的耗电量。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请的显示面板的第一种结构示意图。
图2为本申请的显示面板的第二种结构示意图。
图3为本申请的显示面板的制作方法法流程图。
图4为本申请的显示面板的制作方法的步骤S107的流程图。
图5a～j为本申请的显示面板的制作方法的工艺图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
现有的显示面板的双栅极结构薄膜晶体管由于上栅极和下栅极的电场相互作用导致漏电流增大，显示面板的耗电量增加的问题。基于此，本申请提出了一种显示面板及其制作方法。
请参阅图1～2，所述显示面板100包括衬底101及位于所述衬底101上的驱动电路层102。
其中，所述驱动电路层102包括位于所述衬底101上的第一栅极层104、位于所述第一栅极层104上的有源层107、位于所述有源层107上的第二栅极层109、及位于所述第二栅极层109上的源漏极层112。
所述有源层107包括位于所述第一栅极层104上的掺杂层105、及位于所述掺杂层105上的沟道层106，所述掺杂层105包括靠近所述沟道层106设置的第一掺杂区113和远离所述沟道层106设置的第二掺杂区114。
所述第一掺杂区113内的所述掺杂层105的厚度小于所述第二掺杂区114内的所述掺杂层105的厚度。
本实施例中，所述衬底101为刚性衬底或柔性衬底中的一种。当所述衬底101为刚性衬底时，所述衬底101可以为玻璃、石英等材料制备。当所述衬底为柔性衬底时，所述衬底101可以为聚酰亚胺等材料。
本实施例中所述掺杂层105的材料可以是掺杂型多晶硅材料。
本实施例中，所述掺杂层105可以是磷元素掺杂也可以是氮元素或硼元素掺杂形成。
本实施例中，所述沟道层106的材料可以是多晶硅材料。
本申请通过设置掺杂层105和位于掺杂层105上的沟道层106，增加了第一栅极103和第二栅极116之间的距离，减少了漏电流，降低了显示面板的耗电量。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
请参阅图1，所述掺杂层105包括第一开口108，所述沟道层106填充所述第一开口108以及覆盖靠近所述第一开口108的所述掺杂层105。
所述沟道层106的边界位于所述第一掺杂区113内。
本实施例中，所述第一栅极层104至少包括第一栅极103，所述第二栅极层109至少包括第二栅极116。
所述沟道层106以及所述第一掺杂区113内的所述掺杂层105位于所述第一栅极103以及所述第二栅极116之间。
本实施例中，所述沟道层106的边界与所述第一开口108的距离为1～6微米，优选为2～5微米。
当所述沟道层106的边界与所述第一开口108的距离小于1微米时，即所述沟道层106与所述掺杂层105搭接的部分宽度小于1微米时，由于所述沟道层106与所述掺杂层105接触面积过小，所述有源层107的电阻增加，对薄膜晶体管性能产生不良影响；当所述沟道层106的边界与所述第一开口108的距离大于6微米时，由于所述沟道层106与所述掺杂层105接触面积过大，导致所述第一栅极103和所述第二栅极116之间的所述有源层107的离子浓度过大，漏电流增加；当所述沟道层106的边界与所述第一开口108的距离为2～5微米时，既能保证所述有源层107的电阻在合适范围内，也能保证所述第一栅极103和所述第二栅极116之间的所述有源层107的离子浓度，确保薄膜晶体管的性能。
本实施例中，所述驱动电路层102还包括位于所述第一栅极层104和所述有源层107之间的第一绝缘层。
所述第一绝缘层包括具有第一厚度的第一厚度区和除所述第一厚度区以外的第二厚度区。
其中，所述第一栅极103在所述第一绝缘层上的正投影位于所述第一厚度区内。
所述第一掺杂区113内的所述掺杂层105在所述第一绝缘层上的正投影至少部分位于所述第一厚度区内。
本实施例中，所述第一掺杂区113内的所述掺杂层105的厚度为10至110纳米，优选为20至100纳米。
当所述第一掺杂区113内的所述掺杂层105厚度小于10纳米时，所述第一掺杂区113内的所述掺杂层105厚度过薄，造成所述有源层107的迁移率的明显降低，影响薄膜晶体管的性能；当所述第一掺杂区113内的所述掺杂层105厚度大于100纳米时，所述有源层107的厚度过厚，所述有源层107的电阻增大，同样影响薄膜晶体管的性能；当所述第一掺杂区113内的所述掺杂层105的厚度为20至100纳米时，既能保证所述有源层107的迁移率，也能控制所述有源层107的电阻在合适范围内，保证薄膜晶体管的性能。
本实施例中，所述沟道层106的厚度为10至110纳米，优选为20至100纳米。
本实施例中，所述沟道层106的厚度即为所述第一栅极103和所述第二栅极116之间增加的距离。因此，当所述沟道层106厚度小于10纳米时，所述第一栅极103和所述第二栅极116之间距离增加不明显，无法有效降低两者之间的电场的相互作用，达到降低漏电流的效果；当所述沟道层106厚度大于110纳米时，所述沟道层106厚度过厚，导致所述有源层107的电阻过大，对薄膜晶体管性能造成不良影响；当所述沟道层106厚度为20至100纳米时，既能增加所述第一栅极103和所述第二栅极116之间的距离，降低漏电流，又能使所述有源层107的电阻的合适范围内，确保不对薄膜晶体管的性能产生不良影响。
本实施例中，所述第二掺杂区114内的所述掺杂层的厚度与所述第一掺杂区113内的所述掺杂层105的厚度的差值为10至110纳米。
本实施例中，所述第二掺杂区114内的所述掺杂层105的厚度值为所述第一掺杂区113内的所述掺杂层105的厚度值与所述沟道层106的厚度值之和。
本实施例中，所述第一掺杂区113内的所述有源层107的离子浓度小于所述第二掺杂区114内的所述有源层107的离子浓度。
本实施例通过设置掺杂层105和位于掺杂层105上的沟道层106，增加了所述第一栅极103和所述第二栅极116之间的距离，减少了漏电流，降低了所述显示面板100的耗电量。
实施例二
请参阅图2，本实施例与实施例一相同或相似，不同之处在于：
所述显示面板还包括位于所述有源层107和所述源漏极层112之间的钝化层110，所述钝化层110包括第一过孔111。
所述显示面板100还包括位于所述钝化层110和所述有源层107之间的第一凸起115，所述源漏极层112通过所述第一过孔以及所述第一凸起115与所述有源层107电连接。
本实施例中，所述第一凸起115的材料与所述第二掺杂区114内的所述掺杂层105的材料相同。
本实施例中，所述第一凸起115的材料为金属材料。
本实施例中，当所述第一凸起115的材料与所述第二掺杂区114内的所述掺杂层105的材料相同时，所述第一凸起115可以与所述第二掺杂区114内的所述掺杂层105在同一道工艺中形成。
本实施例通过所述第一凸起115的设置，用于所述有源层107与所述源漏极层112的电连接，避免由于所述第一过孔111的深度过大，导致所述有源层107与所述源漏极层112的接触不良。
上述实施例均通过设置掺杂层105和位于掺杂层105上的沟道层106，增加了第一栅极103和第二栅极116之间的距离，减少了漏电流，降低了所述显示面板100的耗电量。
请参阅图1、图3、图4以及图5a～5j，本申请还提出了一种显示面板的制作方法，包括：
S100、在衬底101上形成第一栅极层104。
S101、在所述第一栅极层104上形成第一绝缘层117。
S102、在所述第一绝缘层117上经第一预定工艺形成一第一无机物层118。
S103、在所述第一无机物层118上形成一第二无机物层119。
S104、所述第一无机物层118以及所述第二无机物层119经第二预定工艺处理分别形成第三无机物层120以及第四无机物层121。
S105、在所述第四无机物层121上形成一第二绝缘物层122。
S106、在所述第二绝缘物层122上形成一第二金属层123。
S107、所述第三无机物层120、所述第四无机物层121、所述第二绝缘物层122、所述第二金属层123经第三预定工艺形成有源层107、第二绝缘层124及第二栅极层109。
S108、在所述第二栅极层109上经第四预定工艺形成钝化层110。
S109、在所述第三绝缘层上形成源漏极层112。
其中，所述有源层107包括位于所述第一栅极层104上的掺杂层105、及位于所述掺杂层105上的沟道层106，所述掺杂层105包括靠近所述沟道层106设置的第一掺杂区113和远离所述沟道层106设置的第二掺杂区114。
所述第一掺杂区113内的所述掺杂层105的厚度小于所述第二掺杂区114内的所述掺杂层105的厚度。
本实施例中，步骤S107包括：
S107a、所述第二金属层经第一图案化处理形成所述第二栅极层109。
S107b、所述第二绝缘物层122经第二图案化处理形成所述第二绝缘层124。
S107c、所述第三无机物层120以及所述第四无机物层121经第五预定工艺处理形成所述掺杂层105以及所述沟道层106。
其中，所述掺杂层105包括第一开口108，所述沟道层106填充所述第一开口108以及覆盖靠近所述第一开口108的所述掺杂层105。
所述沟道层106的边界位于所述第一掺杂区113内。
本申请通过设置掺杂层105和位于掺杂层105上的沟道层106，增加了第一栅极103和第二栅极116之间的距离，减少了漏电流，降低了所述显示面板100的耗电量。
现结合具体实施例对本申请的技术方案进行描述。
实施例三
请参阅图5a～5j，本实施例中，所述显示面板100的制作方法包括：
请参阅图5a，S100、在衬底101上通过沉积形成一层铝/钼金属层，该金属层经刻第三图案化处理形成第一栅极层104。
本实施例中，沉积方式可以为物理气相沉积也可以为化学气相沉积。
本实施例中，所述第三图案化处理包括刻蚀，刻蚀方式可以为湿法刻蚀也可以为干法刻蚀。
请参阅图5b，S101、在所述第一栅极层104上形成第一绝缘层117。
本实施例中，所述第一绝缘层117的材料可以为氮化硅、氧化硅或氮氧化硅等绝缘的无机材料。
请参阅图5c，S102、在所述绝缘层上经化学气相沉积形成一第一多晶硅层，所述第一多晶硅层经掺杂处理后，再经第四图案化处理形成一第一无机物层118。
本实施例中所述第一无机物层118的材料可以为磷掺杂、氮掺杂或硼掺杂型非晶硅材料。
请参阅图5d，S103、在所述第一无机物层118上形成一第二无机物层119。
本实施例中，所述第二无机物层119的材料为未经掺杂的非晶硅材料。
请参阅图5e，S104、所述第一无机物层118以及所述第二无机物层119经结晶性处理分别形成第三无机物层120以及第四无机物层121。
本实施例中，所述结晶性处理方式包括但不限于采取500-1000℃高温进行固相晶化、金属横向诱导、准分子激光退火等方式。
所述第三无机物层120的材料为掺杂型多晶硅材料。
所述第四无机物层121的材料为未经掺杂的多晶硅材料。
请参阅图5f，S105、在所述第四无机物层121上形成一第二绝缘物层122。
本实施例中，所述第二绝缘物层122的材料可以为氮化硅、氧化硅或氮氧化硅等绝缘的无机材料。
请参阅图5g，S106、在所述第二绝缘物层122上沉积钼/铝金属，形成一第二金属层123。
请参阅图5h，S107、所述第三无机物层120、所述第四无机物层121、所述第二绝缘物层122、所述第二金属层123经第三预定工艺形成有源层107、第二绝缘层124及第二栅极层109。
本实施例中，步骤S107包括：
S107a、所述第二金属层123经刻蚀后图案化形成所述第二栅极层109。
S107b、所述第二绝缘物层122经刻蚀后图案化形成所述第二绝缘层124。
S107c、所述第三无机物层120以及所述第四无机物层121经第五预定工艺处理形成所述掺杂层105以及所述沟道层106。
本实施例中，所述第五预定工艺包括对所述第四无机物层121进行掺杂处理。
本实施例中，所述第四无机物层121经所述第五预定工艺后，所述第四无机物层121在所述第二栅极层109上的正投影位于第二栅极116内的区域因为第二栅极116的遮挡而免于掺杂，形成所述沟道层106；所述第四无机物层121在所述第二栅极层109上的正投影位于第二栅极116外的区域，经过掺杂处理，与所述第三无机物层120共同形成所述掺杂层105。
请参阅图5i，S108、在所述第二栅极层109上经第四预定工艺形成钝化层110。
本实施例中，所述钝化层110包括第一过孔111。
请参阅图5j，S109、在所述第三绝缘层上形成源漏极层112。
本实施例中，所述源漏极层112通过所述第一过孔111与所述有源层107电连接。
本实施例中，所述沟道层106的边界与所述第一开口108的距离为1～6微米，优选为2～5微米，具体选择的原因与实施例一相同或相似，在此不再赘述。
本实施例中，所述第一掺杂区113内的所述掺杂层105的厚度为10至110纳米，优选为20至100纳米，具体选择的原因与实施例一相同或相似，在此不再赘述。
本实施例中，所述沟道层106的厚度为10至110纳米，优选为20至100纳米，具体选择的原因与实施例一相同或相似，在此不再赘述。
本实施例通过对所述第四无机物层121的掺杂处理，使所述第四无机物层121在所述第二栅极层109上的正投影位于第二栅极116外的区域，经过掺杂处理，与所述第三无机物层120共同形成所述掺杂层105，所述第四无机物层121在所述第二栅极层109上的正投影位于第二栅极内的区域因为第二栅极的遮挡而免于掺杂，形成所述沟道层106；通过设置掺杂层105和位于掺杂层105上的沟道层106，增加了第一栅极103和第二栅极之间的距离，减少了漏电流，降低了显示面板的耗电量。
本申请提出了一种显示面板及其制作方法。本申请提出了一种显示面板及其制作方法。该显示面板包括：衬底及位于衬底上的驱动电路层。驱动电路层包括位于衬底上的第一栅极层、位于第一栅极层上的有源层、位于有源层上的第二栅极层、及位于第二栅极层上的源漏极层；有源层包括位于第一栅极层上的掺杂层、及位于掺杂层上的沟道层，掺杂层包括靠近沟道层设置的第一掺杂区和远离沟道层设置的第二掺杂区。第一掺杂区内的掺杂层的厚度小于第二掺杂区内的掺杂层的厚度。本申请通过设置掺杂层和位于掺杂层上的沟道层，增加了第一栅极层和第二栅极层之间的距离，减少了漏电流，降低了显示面板的耗电量。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (7)
1.一种显示面板，其特征在于，包括衬底及位于所述衬底上的驱动电路层；
所述驱动电路层包括位于所述衬底上的第一栅极层、位于所述第一栅极层上的有源层、位于所述有源层上的第二栅极层、及位于所述第二栅极层上的源漏极层；
所述有源层包括位于所述第一栅极层上的掺杂层、及位于所述掺杂层上的沟道层，所述掺杂层包括靠近所述沟道层设置的第一掺杂区和远离所述沟道层设置的第二掺杂区；
所述掺杂层包括第一开口，所述沟道层填充所述第一开口以及覆盖靠近所述第一开口的所述掺杂层，所述沟道层的边界位于所述第一掺杂区内；
所述第一栅极层至少包括第一栅极，所述第二栅极层至少包括第二栅极，所述沟道层以及所述第一掺杂区内的所述掺杂层位于所述第一栅极以及所述第二栅极之间；
其中，所述第一掺杂区内的所述掺杂层的厚度小于所述第二掺杂区内的所述掺杂层的厚度，所述第二掺杂区内的所述掺杂层的厚度与所述第一掺杂区内的所述掺杂层的厚度的差值为10至110纳米。
2.根据权利要求1所述的显示面板，其特征在于，
所述第一掺杂区内的所述掺杂层的厚度为10至110纳米；
所述沟道层的厚度为10至110纳米。
3.根据权利要求1所述的显示面板，其特征在于，
所述第一掺杂区内的所述有源层的离子浓度小于所述第二掺杂区内的所述有源层的离子浓度。
4.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括位于所述有源层和所述源漏极层之间的钝化层，所述钝化层包括第一过孔；
所述显示面板还包括位于所述钝化层和所述有源层之间的第一凸起，所述源漏极层通过所述第一过孔以及所述第一凸起与所述有源层电连接。
5.根据权利要求4所述的显示面板，其特征在于，
所述第一凸起的材料与所述第二掺杂区内的所述掺杂层的材料相同；或者所述第一凸起的材料为金属材料。
6.一种显示面板的制作方法，其特征在于，包括：
S100、在衬底上形成第一栅极层；
S101、在所述第一栅极层上形成第一绝缘层；
S102、在所述第一绝缘层上经第一预定工艺形成一第一无机物层；
S103、在所述第一无机物层上形成一第二无机物层；
S104、所述第一无机物层以及所述第二无机物层经第二预定工艺处理分别形成第三无机物层以及第四无机物层；
S105、在所述第四无机物层上形成一第二绝缘物层；
S106、在所述第二绝缘物层上形成一第二金属层；
S107、所述第三无机物层、所述第四无机物层、所述第二绝缘物层、所述第二金属层经第三预定工艺形成有源层、第二绝缘层及第二栅极层；
S108、在所述第二栅极层上经第四预定工艺形成钝化层；
S109、在所述钝化层上形成源漏极层；
其中，所述有源层包括位于所述第一栅极层上的掺杂层、及位于所述掺杂层上的沟道层，所述掺杂层包括靠近所述沟道层设置的第一掺杂区和远离所述沟道层设置的第二掺杂区；
所述掺杂层包括第一开口，所述沟道层填充所述第一开口以及覆盖靠近所述第一开口的所述掺杂层，所述沟道层的边界位于所述第一掺杂区内；
所述第一栅极层至少包括第一栅极，所述第二栅极层至少包括第二栅极，所述沟道层以及所述第一掺杂区内的所述掺杂层位于所述第一栅极以及所述第二栅极之间；
所述第一掺杂区内的所述掺杂层的厚度小于所述第二掺杂区内的所述掺杂层的厚度，所述第二掺杂区内的所述掺杂层的厚度与所述第一掺杂区内的所述掺杂层的厚度的差值为10至110纳米。
7.根据权利要求6所述的显示面板的制作方法，其特征在于，步骤S107包括：
S107a、所述第二金属层经第一图案化处理形成所述第二栅极层；
S107b、所述第二绝缘物层经第二图案化处理形成所述第二绝缘层；
S107c、所述第三无机物层以及所述第四无机物层经第五预定工艺处理形成所述掺杂层以及所述沟道层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010103468.9A CN111276546B (zh) | 2020-02-20 | 2020-02-20 | 显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010103468.9A CN111276546B (zh) | 2020-02-20 | 2020-02-20 | 显示面板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111276546A CN111276546A (zh) | 2020-06-12 |
| CN111276546B true CN111276546B (zh) | 2022-07-29 |
Family
ID=71000337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010103468.9A Active CN111276546B (zh) | 2020-02-20 | 2020-02-20 | 显示面板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111276546B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114400268A (zh) * | 2022-01-13 | 2022-04-26 | 京东方科技集团股份有限公司 | Pin器件及其制备方法、显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319257A (zh) * | 1999-08-02 | 2001-10-24 | 卡西欧计算机株式会社 | 光传感器和光传感器系统 |
| US6677191B1 (en) * | 1999-11-19 | 2004-01-13 | Koninklijke Philips Electronics N.V. | Method of producing a top-gate thin film transistor |
| CN104538429A (zh) * | 2014-12-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | Amoled背板的制作方法及其结构 |
| CN105870203A (zh) * | 2016-06-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN106340457A (zh) * | 2016-09-30 | 2017-01-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示面板 |
| CN109037037A (zh) * | 2018-09-27 | 2018-12-18 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
-
2020
- 2020-02-20 CN CN202010103468.9A patent/CN111276546B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319257A (zh) * | 1999-08-02 | 2001-10-24 | 卡西欧计算机株式会社 | 光传感器和光传感器系统 |
| US6677191B1 (en) * | 1999-11-19 | 2004-01-13 | Koninklijke Philips Electronics N.V. | Method of producing a top-gate thin film transistor |
| CN104538429A (zh) * | 2014-12-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | Amoled背板的制作方法及其结构 |
| CN105870203A (zh) * | 2016-06-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN106340457A (zh) * | 2016-09-30 | 2017-01-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、显示面板 |
| CN109037037A (zh) * | 2018-09-27 | 2018-12-18 | 武汉华星光电技术有限公司 | 低温多晶硅层、薄膜晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111276546A (zh) | 2020-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337234B2 (en) | Method of fabricating a buried bus coplanar thin film transistor | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| US20090317950A1 (en) | Method of manufacturing semiconductor device | |
| JP2006093715A (ja) | 薄膜トランジスタの製造方法 | |
| US11397359B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
| WO2018000478A1 (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| JPH10163498A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置 | |
| CN107564966B (zh) | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 | |
| KR100715908B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN111276546B (zh) | 显示面板及其制作方法 | |
| JP2005228819A (ja) | 半導体装置 | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| JPH10270701A (ja) | 薄膜トランジスタおよびその製法 | |
| JPH07321332A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| KR100467527B1 (ko) | 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN112259562A (zh) | 阵列基板、其制作方法及显示面板 | |
| JP3550294B2 (ja) | 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法 | |
| JP4162310B2 (ja) | 平面表示装置およびその製造方法 | |
| JP3318439B2 (ja) | 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法 | |
| CN110047848B (zh) | 一种阵列基板及其制备方法 | |
| JP2005079319A (ja) | 半導体装置 | |
| US20240006516A1 (en) | Thin film transistor and manufacturing method thereof | |
| JP5295172B2 (ja) | 半導体装置 | |
| KR101012265B1 (ko) | 상온동작 단전자 소자의 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |