JP4162310B2 - 平面表示装置およびその製造方法 - Google Patents

平面表示装置およびその製造方法 Download PDF

Info

Publication number
JP4162310B2
JP4162310B2 JP30253998A JP30253998A JP4162310B2 JP 4162310 B2 JP4162310 B2 JP 4162310B2 JP 30253998 A JP30253998 A JP 30253998A JP 30253998 A JP30253998 A JP 30253998A JP 4162310 B2 JP4162310 B2 JP 4162310B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
display device
flat display
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30253998A
Other languages
English (en)
Other versions
JP2000131711A (ja
Inventor
藤 真 史 後
Original Assignee
東芝松下ディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝松下ディスプレイテクノロジー株式会社 filed Critical 東芝松下ディスプレイテクノロジー株式会社
Priority to JP30253998A priority Critical patent/JP4162310B2/ja
Publication of JP2000131711A publication Critical patent/JP2000131711A/ja
Application granted granted Critical
Publication of JP4162310B2 publication Critical patent/JP4162310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、平面表示装置およびその製造方法に係り、特に薄膜トランジスタ型液晶表示装置およびその製造方法に関する。
【0002】
【従来の技術】
平面表示装置においては、表示品位の高度化の要求に伴って表示画素のサイズは微細化する一方であり、低消費電力の要求から画素開口部の面積の割合を高くする必要がある。また、従来の平面表示装置においては、薄膜トランジスタの構造に起因する凹凸のために画素電極の限られた領域にのみ画素開口部が設けられていたので、画素電極の大きさにより前記画素開口部の面積比率も制限を受けていた。しかしながら、近年、紫外線硬化型樹脂等を用いて凹凸を平坦化することにより、平坦化された樹脂の上に画素電極を構成することができるようになったため、より大きな表示領域を確保することが可能となってきている。
【0003】
また、従来の薄膜トランジスタ型液晶表示装置においては、補助容量形成のためのキャパシタ電極として、画素電極と例えばゲート電極層の金属とを用いていた。しかしながら、凹凸の平坦化による画素電極の上置き構造によって画素電極とゲート電極層の間に形成される絶縁層の膜厚が厚くなってしまい、画素電極をキャパシタ電極として用いることが不可能になっていた。
【0004】
【発明が解決しようとする課題】
上述のような画素電極の上置き構造において、補助容量を形成するためには2つの構造が考えられていた。その1つはスイッチ素子として用いる薄膜トランジスタのシリコン層とゲート電極と同層の金属層により補助容量を形成するものであり、もう1つはゲート電極層と信号線電極層以外に第3の金属層を形成してこれらの間で補助容量を形成するものであった。後者の構造において、第3の金属層を形成する必要があるのは、ゲート電極と信号線電極の間には容量を形成しないような条件で絶縁膜層を構成するため、ゲート電極と信号線電極の間では補助容量を形成することができないためである。
【0005】
しかしながら、前者はMOS型キャパシタとなるため、そのしきい値の制御が必要となり、後者では成膜工程が増えるため製造プロセスが複雑になる問題がある。本発明では、従来の製造プロセスを大きく変えることなく、ゲート電極層と信号線電極での補助容量形成を可能にし、かつ高い画素開口率を実現することを可能とする平面表示装置およびその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る平面表示装置は、絶縁基板上に形成された複数本の信号線,これら信号線とそれぞれが略直交する複数本の走査線,前記信号線と前記走査線との各交差部近傍にスイッチ素子を介して配置された画素電極を含むアレイ基板と、このアレイ基板に対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に挟持された光変調層と、を備えるものにおいて、前記アレイ基板は、前記画素電極と電気的に接続される第1の電極と、この第1の電極に対向する第2の電極と、前記第2の電極上に配置される第1の絶縁膜と、を含み、前記第1の絶縁膜の前記第1の電極と前記第2の電極との間に挟持される電極間領域は、他の領域よりも膜厚が薄く、かつ、不純物イオン濃度が異なることを特徴としている。
【0007】
また、請求項2に係る平面表示装置は、請求項1に記載のものにおいて、前記スイッチ素子は、その活性層が多結晶シリコン薄膜から成る薄膜トランジスタであることを特徴としている。
【0008】
また、請求項3に係る平面表示装置は、請求項2に記載のものにおいて、前記スイッチ素子が、前記活性層上にゲート絶縁膜と、このゲート絶縁膜上に前記走査線と一体に配置されたゲート電極とを備え、前記第2の電極は前記ゲート電極と同一工程により形成された前記走査線と略平行に配置されていることを特徴としている。
【0009】
また、請求項4に係る平面表示装置は、請求項3に記載のものにおいて、前記第1の絶縁膜は前記第2の電極上に配置され、前記第1の電極は前記スイッチ素子の前記活性層に電気的に接続されると共に前記第1の絶縁膜上に配置されていることを特徴としている。
【0010】
また、請求項5に係る平面表示装置は、請求項4に記載のものにおいて、前記第1の電極上に第2の絶縁膜が配置され、この第2の絶縁膜上に前記画素電極が配置されていることを特徴としている。
【0011】
また、請求項6に係る平面表示装置は、請求項1に記載のものにおいて、前記第1の絶縁膜は酸化シリコンを主体として構成されると共に、ボロンまたはリンが選択的に打ち込まれて成ることを特徴としている。
【0012】
請求項7に係る平面表示装置の製造方法は、絶縁基板上に形成された複数本の信号線,これら信号線とそれぞれが略直交する複数本の走査線,前記信号線と前記走査線との各交差部近傍にスイッチ素子を介して配置された画素電極,画素電極と電気的に接続された第1の電極,第1の電極に対向する第2の電極,前記第2の電極上に配置された第1の絶縁膜を含むアレイ基板と、アレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に保持される光変調層と、を備える平面表示装置を製造する方法であって、前記第1の絶縁膜に不純物イオンを注入して、前記第1の電極と前記第2の電極との間に挟持される電極間領域の不純物イオン濃度を他の領域の不純物イオン濃度と異ならしめるイオン注入工程と、前記第1の絶縁膜をエッチング雰囲気に晒すことにより、前記第1の絶縁膜における前記第1の電極と前記第2の電極との間に挟持される前記電極間領域の膜厚を、前記他の領域の膜厚よりも薄くするエッチング工程と、を備えることを特徴としている。
【0013】
また、請求項8に係る平面表示装置の製造方法は、請求項7に記載のものにおいて、前記イオン注入工程に先立ち、前記絶縁基板上に前記スイッチ素子の活性層を形成する工程と、前記活性層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記走査線と一体のゲート電極を形成すると共に、前記走査線と略平行に前記第2の電極を形成する工程と、前記第2の電極上に前記第1の絶縁膜を配置する工程と、を更に備えることを特徴としている。
【0014】
また、請求項9に係る平面表示装置の製造方法は、請求項8に記載のものにおいて、前記エッチング工程は、このエッチングと同時に前記活性層に向かって貫通する貫通孔を前記第1の絶縁膜に形成する工程を含むことを特徴としている。
【0015】
また、請求項10に係る平面表示装置の製造方法は、請求項9に記載のものにおいて、前記貫通孔を介して前記活性層に電気的に接続されると共に前記第2の電極上に延在する前記第1の電極を形成する工程と、前記第1の電極上に第2の絶縁膜を配置する工程と、前記第2の絶縁膜上に前記画素電極を配置する工程とを更に備えることを特徴としている。
【0016】
従来、ゲート電極と信号線電極層の間には絶縁性の確保のため第1の絶縁膜を5000オングストローム程度に形成しており、この膜厚では補助容量としては機能せず、1000オングストローム程度に薄くする必要がある。一方でこの第1の絶縁膜を1000オングストローム程度に薄くすることは、ゲート電極配線と信号線の交差部に寄生容量を形成することから望ましくない。本発明では、第1の絶縁膜としての例えばシリコン酸化膜中に含まれる不純物によってエッチングレートが異なることを利用して、補助容量部となる電極間領域のみ選択的に膜厚を薄くすると共に、第1および第2の電極間の領域および他の領域の不純物濃度を異ならせるようにしている。また、補助容量が形成される部分に相当する他の領域のみ薄くしてゲート電極層と信号線層による補助容量を形成することにより、容量電極の面積が小さく、かつ成膜工程を増やすことなく補助容量を形成することが可能となる。
【0017】
【発明の実施の形態】
以下、本発明に係る平面表示装置およびその製造方法の好適な実施形態について、添付図面を参照しながら詳細に説明する。まず、図1ないし図3を用いて、本発明の第1実施形態に係る平面表示装置について説明する。この第1実施形態に係る平面表示装置は、第2の電極としての補助容量電極と第1の電極としての金属配線層電極との間で容量部として機能する第1の絶縁層における電極間領域の不純物濃度を他の領域のそれよりも高濃度とするためボロンイオンを打ち込むようにしたものである。
【0018】
図2は、例えば液晶表示装置のような平面表示装置の1つの画素部を模式的に示す平面図である。図2において、平面表示装置は、図1に示すアレイ基板を備えている。アレイ基板は、スイッチ素子の活性層として機能する多結晶シリコン層2と、ゲート電極4を兼ねる走査線と、前記アレイ基板上に形成された第2の電極としての補助容量電極5と、ゲート電極4を兼ねる走査線に略直交して横方向に形成されたソース電極9と、補助容量電極5上に形成された補助容量電極用金属配線層である第1の電極としてのアルミニウム(Al)配線層10と、を備えている。
【0019】
図1は、図2のA−A’線切断の拡大断面図であり、同図において、平面表示装置は図示されないガラス基板等の絶縁基板上に形成されて不純物ブロッキング層として機能するシリコン酸化膜1と、このシリコン酸化膜1上に形成された多結晶シリコン層2と、シリコン酸化膜1および多結晶シリコン層2上に酸化シリコン(SiOx)により形成されたゲート絶縁膜3と、このゲート絶縁膜3上に形成された補助容量電極5と、ゲート絶縁膜3および補助容量電極5上に酸化シリコン(SiOx)等により第2の絶縁膜として形成された層間絶縁膜6と、層間絶縁膜6上に形成されたソース電極9と、補助容量電極5上に形成された補助容量電極用金属配線層である第1の電極としてのアルミニウム(Al)配線層10と、窒化シリコン(SiNx)等により第2の絶縁膜として形成された保護膜11と、保護膜11上に積層された紫外線硬化樹脂等から構成される約3μm厚のカラーフィルタ層12と、多結晶シリコン層2上に設けられた開口部17を介してAl配線層10と接続されたカラーフィルタ層12上に設けられた画素電極13と、を備えている。
【0020】
本第1実施形態に係る平面表示装置の特徴は、層間絶縁層6における容量電極5とAl配線層10との間の電極間領域6bの膜厚よりも、ソース電極9やゲート電極4とゲート絶縁膜3との間の他の領域6aの膜厚が、厚くなるように形成されていると共に、容量部7としても機能する電極間領域6bの不純物イオンの濃度が他の領域6aの不純物イオン濃度よりも高濃度となるように、エッチングの際にボロン(B)イオンを注入してエッチングレートを変化させている。絶縁膜中の不純物の量によりエッチングレートが変化することは、例えばシリコン酸化膜では図3に示すようなボロン濃度でのウエットエッチングレートが変化することが知られている。
【0021】
図3は酸化ボロン(B23 )のモル%に対するHF(フッ酸)とBHF(緩衝フッ酸)によるBSG(ボロンシリケートガラス)膜のエッチング速度の変化を示すものであり、1000℃のアルゴンガス中で15分エッチングを行なったときのモル%に対するエッチング速度の変化を示している。図3に示されるような反応速度の相違を利用してエッチングを行なうことにより、電極間領域と他の領域との厚さを異ならせると共に、これら2つの領域の不純物濃度をも異ならせることができる。同様に、反応が異なることによりエッチングレートが変化するドライエッチングも使用できる。
【0022】
上述した第1実施形態に係る平面表示装置の製造方法を図5(a)〜(d)を用いて説明する。まず、図5(a)に示すように、図示されないガラス基板上にCVD(Chemical Vapour Deposition−化学的気相−)法により500nmの膜厚のSiOxよりなる保護膜1を形成する。この保護膜1をガラス基板からの不純物のブロッキング層として、その上に薄膜トランジスタの半導体層となるa−Si(アモルファス−非晶質−シリコン)500オングストロームをプラズマCVD法により成膜して、エキシマレーザーアニール(ELA)を行ないスイッチ素子の活性層として機能するp−Si(ポリ−多結晶−シリコン)層2を形成する。p−Si層2上にレジストを被着させそのレジストにマスクを用いてパターニングを行なった後、ドライエッチングで加工した。
【0023】
その後、ゲート絶縁膜としてSiOx膜3をCVD法で1000オングストローム成膜する。この後、モリブタングステン合金(MoW)を成膜しこれをドライエッチングで加工してゲート電極4(図5には図示されず)および第2の電極としての補助容量電極5を形成する。次に、通常のソース、ドレイン形成方法によりP(リン)のイオン注入を行ない、ソース、ドレインを形成する。
【0024】
次に、第1の絶縁膜としての層間絶縁膜6としてSiOxをCVD法で5000オングストローム形成する。ここで、補助容量となる領域7のみ穴の開いたマスクでレジスト8をパターニングした後、SiOxの補助容量部7中にB(ボロン)を50keV,2e+20/cm2 注入した。このとき、SiOxの補助容量部7中にはボロンがB25 換算で4モル%程度存在する。この補助容量部7は不純物イオン濃度が異なるだけで層間絶縁膜6と同一層として形成されているので、図5(b)では第1の絶縁膜6における膜厚の薄い電極間領域6bと膜厚の厚い他の領域6aとして表記する。
【0025】
その後、ソースおよびドレインの活性化処理を行なった後に、コンタクト開孔部14と補助容量部7をマスクパターニングする。このパターンをBHF(緩衝フッ酸)によりウエットエッチングする。このとき、図3に示すように、B(ボロン)が4モル%打ち込まれている電極間領域6bの部分のエッチングレートは500オングストローム/min、他の領域6aの部分では650オングストローム/minであるので、コンタクトホール15が開孔する時点では、補助容量部7にはSiOxが1300オングストローム程度残ることになる。
【0026】
その後、図5(c)に示すように、端部がドレイン電極を兼ねた信号線およびソース電極9、さらに補助容量部7では補助容量の第1の電極となるAl膜10をスパッタ法にて成膜し、これをパターニングした。さらに、図5(d)に示すようにプラズマCVD法を用いてソース電極9およびAl膜10の上にSiNxにより第2の絶縁膜としての保護膜11を4000オングストローム形成し、パッド部の開孔部15を穿設した後、さらに凹凸を平坦化するために紫外線硬化型樹脂12を3μmの厚さで塗布し、SiNxの保護膜11と同様の開孔部16を紫外線を用いてパターニングして開孔する。最後に、開孔部15,16に倣った開孔部17を有する画素電極13を形成してアレイ基板側が完成する。このアレイ基板を用いて液晶表示装置を作成したところ、正常かつ安定に動作し、画素開口部が大きいことにより明るい画素表示を得ることができた。
【0027】
上述した第1実施形態に係る平面表示装置においては、電極間領域6bの不純物濃度を他の領域6aよりも高濃度とするためにエッチング工程においてボロンイオンを電極間領域6bに注入していたが、本発明はこれに限定されず図4に示すようなエッチングレートを有するリン(P)イオンを電極間領域6b以外の他の領域6a部分に打ち込んでエッチングを行なうようにしても良い。
【0028】
このリン(P)を打ち込んでエッチングを行なう第2実施形態について説明する。第1実施形態の平面表示装置においては、SiOxよりなる層間絶縁膜6の補助容量部7となる電極間領域6bにボロンイオンを打ち込んだが、第2実施形態に係る平面表示装置においてはP(リン)を用いている。ただし、図4から容易に理解できるように、SiOxの層間絶縁膜6はリン(P)を多く含む方がエッチングレートが大きくなるので、図5(b)の領域7(電極間領域6b)以外の他の領域6aの部分にリンが打ち込まれるようなマスクでレジストをパターニングした後、50keV,1e+19/cm2 の条件でリン(P)をイオン注入により打ち込んだ。このとき、SiOxの領域7以外の他の領域6aにはリンがP25 換算で2モル%程度存在していた。
【0029】
コンタクトホール開孔部14と補助容量部7に孔のあるマスクでレジストパターニングした後、25℃のリン(P)−エッチング液(HF:NO3:H2O=3:2:60)でウエットエッチングをすると、領域7に相当する電極間領域6bでのエッチングレートは25オングストローム/sec、それ以外の領域に相当する他の領域6aでは36オングストローム/sec程度になるので、コンタクト開孔時には、補助容量部7のSiOxは830オングストローム程度になった。この後の工程は、第1実施形態の平面表示装置の製造方法と同様の工程によりアレイ基板を形成して液晶表示装置を作成したところ、高品位かつ安定な動作を確認した。
【0030】
なお、上述した第1および第2実施形態に係る平面表示装置においては、電極間領域6bに図3に示すボロン(B)をイオン注入するか、または他の領域6aに図4に示すリン(P)をイオン注入する場合を例にとって説明したが、本発明はこれらに限定されず、打ち込む不純物イオンはボロン(B)・リン(P)以外であっても、ヒ素(As)等の濃度により希フッ酸でのウエットエッチングを行なってもエッチングレートが変化することが知られている。したがって、希フッ酸を用いたウエットエッチングを行なうと共に、このとき使用するヒ素(As)の濃度を調整することによって、電極間領域6bのエッチングレートを他の領域6aのエッチングレートと異ならせて製造するようにしても良い。また、ウエットエッチングと同様に、反応性が異なることによりエッチングレートが変化するドライエッチングを用いて平面表示装置を製造するようにしても良い。
【0031】
【発明の効果】
以上詳細に説明したように、本発明に係る平面表示装置およびその製造方法によれば、製造工程における成膜工程を増やすことなく最適な補助容量を形成することができるばかりでなく、容量電極の面積を小さくできる平面表示装置を提供することができる。
【図面の簡単な説明】
【図1】図2に示す第1実施形態の平面表示装置のA−A’線切断の拡大断面図。
【図2】本発明の第1実施形態に係る平面表示装置の要部を示す平面図。
【図3】第1実施形態の平面表示装置の製造方法に用いるシリコン酸化膜中のボロン濃度と希フッ酸によるシリコン酸化膜のエッチング速度の関係を示す特性図。
【図4】第2実施形態の平面表示装置の製造方法に用いるシリコン酸化膜中のリン濃度と希フッ酸によるシリコン酸化膜のエッチング速度の関係を示す特性図。
【図5】第1および第2実施形態の平面表示装置の製造方法の各工程を(a)〜(d)により示す工程断面図。
【符号の説明】
2 スイッチ素子の活性層(多結晶シリコン)
4 ゲート電極
5 第2の電極(補助容量電極)
6 第1の絶縁膜(層間絶縁膜)
6a 他の領域
6b 電極間領域
7 補助容量部
9 ソース電極
10 第1の電極(金属配線層)
11 第2の絶縁膜(保護膜)
12 紫外線硬化樹脂
13 画素電極

Claims (10)

  1. 絶縁基板上に形成された複数本の信号線,これら信号線とそれぞれが略直交する複数本の走査線,前記信号線と前記走査線との各交差部近傍にスイッチ素子を介して配置された画素電極を含むアレイ基板と、このアレイ基板に対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に挟持された光変調層と、を備える平面表示装置において、
    前記アレイ基板は、前記画素電極と電気的に接続される第1の電極と、この第1の電極に対向する第2の電極と、この第2の電極上に配置される第1の絶縁膜と、を含み、
    前記第1の絶縁膜における前記第1の電極と前記第2の電極との間に挟持される電極間領域は、他の領域よりも膜厚が薄く、かつ、不純物イオン濃度が異なることを特徴とする平面表示装置。
  2. 前記スイッチ素子は、その活性層が多結晶シリコン薄膜から成る薄膜トランジスタであることを特徴とする請求項1に記載の平面表示装置。
  3. 前記スイッチ素子は、前記活性層上にゲート絶縁膜と、このゲート絶縁膜上に前記走査線と一体に配置されたゲート電極とを備え、前記第2の電極は前記ゲート電極と同一工程により形成された前記走査線と略平行に配置されていることを特徴とする請求項2に記載の平面表示装置。
  4. 前記第1の絶縁膜は前記第2の電極上に配置され、前記第1の電極は前記スイッチ素子の前記活性層に電気的に接続されると共に前記第1の絶縁膜上に配置されていることを特徴とする請求項3に記載の平面表示装置。
  5. 前記第1の電極上に第2の絶縁膜が配置され、この第2の絶縁膜上に前記画素電極が配置されていることを特徴とする請求項4に記載の平面表示装置。
  6. 前記第1の絶縁膜は酸化シリコンを主体として構成されると共に、ボロンまたはリンが選択的に打ち込まれて成ることを特徴とする請求項1に記載の平面表示装置。
  7. 絶縁基板上に形成された複数本の信号線,これら信号線とそれぞれが略直交する複数本の走査線,前記信号線と前記走査線との各交差部近傍にスイッチ素子を介して配置された画素電極,この画素電極と電気的に接続された第1の電極,この第1の電極に対向する第2の電極,前記第1の電極上に配置された第1の絶縁膜を含むアレイ基板と、このアレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に保持される光変調層と、を備える平面表示装置の製造方法において、
    前記第1の絶縁膜に不純物イオンを注入して、前記第1の電極と前記第2の電極との間に挟持される電極間領域の不純物イオン濃度を他の領域の不純物イオン濃度と異ならしめるイオン注入工程と、
    前記第1の絶縁膜をエッチング雰囲気に晒すことにより、前記第1の絶縁膜における前記第1の電極と前記第2の電極との間に挟持される前記電極間領域の膜厚を、前記他の領域の膜厚よりも薄くするエッチング工程と、
    を備えることを特徴とする平面表示装置の製造方法。
  8. 前記イオン注入工程に先立ち、
    前記絶縁基板上に前記スイッチ素子の活性層を形成する工程と、
    前記活性層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に前記走査線と一体のゲート電極を形成すると共に、前記走査線と略平行に前記第2の電極を形成する工程と、
    前記第2の電極上に前記第1の絶縁膜を配置する工程と、
    を更に備えることを特徴とする請求項7に記載の平面表示装置の製造方法。
  9. 前記エッチング工程は、このエッチングと同時に前記活性層に向かって貫通する貫通孔を前記第1の絶縁膜に形成する工程を含むことを特徴とする請求項8に記載の平面表示装置の製造方法。
  10. 前記貫通孔を介して前記活性層に電気的に接続されると共に前記第2の電極上に延在する前記第1の電極を形成する工程と、
    前記第1の電極上に第2の絶縁膜を配置する工程と、
    前記第2の絶縁膜上に前記画素電極を配置する工程と、
    を更に備えることを特徴とする請求項9に記載の平面表示装置の製造方法。
JP30253998A 1998-10-23 1998-10-23 平面表示装置およびその製造方法 Expired - Fee Related JP4162310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30253998A JP4162310B2 (ja) 1998-10-23 1998-10-23 平面表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30253998A JP4162310B2 (ja) 1998-10-23 1998-10-23 平面表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000131711A JP2000131711A (ja) 2000-05-12
JP4162310B2 true JP4162310B2 (ja) 2008-10-08

Family

ID=17910197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30253998A Expired - Fee Related JP4162310B2 (ja) 1998-10-23 1998-10-23 平面表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4162310B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848097B1 (ko) * 2002-05-13 2008-07-24 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
JP2007304383A (ja) * 2006-05-12 2007-11-22 Epson Imaging Devices Corp 液晶装置、液晶装置の製造方法、および電子機器
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
WO2012124690A1 (ja) * 2011-03-15 2012-09-20 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
JP2000131711A (ja) 2000-05-12

Similar Documents

Publication Publication Date Title
US7687809B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6204520B1 (en) Thin film transistor, liquid crystal display and fabricating methods thereof
JP4880846B2 (ja) 薄膜トランジスタ及びその形成方法
JP3744980B2 (ja) 半導体装置
US5976902A (en) Method of fabricating a fully self-aligned TFT-LCD
JP4302347B2 (ja) 薄膜トランジスタ基板及びその製造方法
JPH10135475A (ja) 半導体装置およびその作製方法
US20070034874A1 (en) Semiconductor device and method for manufacturing the same
KR20010021271A (ko) 액정표시장치 및 그 제조방법
JP2006258923A (ja) 液晶表示装置及びその製造方法
US5920362A (en) Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode
US5523865A (en) Liquid-crystal display top gate thin film transistor with particular connection between the drain and the display electrode
JPH08148693A (ja) 薄膜トランジスタ及びその製造方法
JP3270674B2 (ja) 半導体集積回路の作製方法
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JP4162310B2 (ja) 平面表示装置およびその製造方法
JP3171673B2 (ja) 薄膜トランジスタ及びその製造方法
JP3185759B2 (ja) 薄膜トランジスタの製造方法
WO2004040653A1 (en) Thin film transistors and methods of manufacture thereof
JP4441299B2 (ja) 表示装置の製造方法
JPH08330599A (ja) 薄膜トランジスタ、その製造方法及び表示装置
JPH10173195A (ja) 薄膜トランジスタ及びその製造方法
JP3358284B2 (ja) 薄膜トランジスタの製造方法
JPH11135797A (ja) 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
JP2630195B2 (ja) 薄膜電界効果トランジスタとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051018

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees