CN106910748A - 一种阵列基板、显示装置及其制作方法 - Google Patents

一种阵列基板、显示装置及其制作方法 Download PDF

Info

Publication number
CN106910748A
CN106910748A CN201710229051.5A CN201710229051A CN106910748A CN 106910748 A CN106910748 A CN 106910748A CN 201710229051 A CN201710229051 A CN 201710229051A CN 106910748 A CN106910748 A CN 106910748A
Authority
CN
China
Prior art keywords
layer
insulating barrier
electrode layer
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710229051.5A
Other languages
English (en)
Inventor
周星宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710229051.5A priority Critical patent/CN106910748A/zh
Priority to PCT/CN2017/084133 priority patent/WO2018188146A1/zh
Priority to US15/533,019 priority patent/US10290665B2/en
Publication of CN106910748A publication Critical patent/CN106910748A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明公开了一种阵列基板、显示装置及其制作方法。其中，所述阵列基板包括：基板；第一栅极电极层；第一绝缘层；沟道层；源极和漏极电极层；第二绝缘层；间隔设置的像素电极层和第二栅极电极层，形成在所述第二绝缘层上；其中，所述第二栅极电极层与所述第一栅极电极层以及所述源极和漏极电极层形成双栅结构的薄膜晶体管TFT。通过上述方式，形成双栅结构的薄膜晶体管TFT，进一步增大阵列基板的驱动力。

Description

一种阵列基板、显示装置及其制作方法
技术领域
本发明涉及平面显示技术领域，特别是涉及一种阵列基板、显示装置及其制作方法。
背景技术
平面显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display，LCD)及有机发光二极管显示器件(Organic Light Emitting Display，OLED)，而主动矩阵有机发光二极体(Active-matrix organic light emitting diode，AMOLED)在能耗、色彩饱和度、对比度、柔性应用等方面相对于LCD有显著优势，被广泛使用。
本申请的发明人在长期的研发中发现，随着人们对AMOLED分辨率的要求越来越高，AMOLED内像素电极的尺寸被设计的越来越小，导致其驱动能力也逐渐减弱，在此条件下，要保证AMOLED的驱动能力就需要进一步加强TFT内的有源层的导电沟道的导电能力。在现有技术中，可通过增大TFT的栅极面积或使用双栅薄膜晶体管解决这一问题。其中，双栅薄膜晶体管以其不会减小阵列基板的开口率、同时又能提高有源层的导电沟道的导电能力等优势而得到广泛使用。但现有的双栅薄膜晶体管的制备过程需要利用多个掩膜、经过多次构图等额外工艺，成本较高。
发明内容
本发明主要解决的技术问题是提供一种阵列基板、显示装置及其制作方法，通过上述方式，形成双栅薄膜晶体管TFT，进一步增大阵列基板的驱动力且不增加制程。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，该基板包括：基板；第一栅极电极层，形成在基板上；第一绝缘层，覆盖在第一栅极电极层上；沟道层，形成在第一绝缘层上；源极和漏极电极层，形成在沟道层上；第二绝缘层，覆盖在第一绝缘层、源极和漏极电极层及沟道层上；间隔设置的像素电极层和第二栅极电极层，形成在第二绝缘层上；其中，第二栅极电极层与第一栅极电极层以及源极和漏极电极层形成双栅结构的薄膜晶体管TFT。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板的制作方法，该方法包括：在一衬底基板上依次形成第一栅极电极层、第一绝缘层；在第一绝缘层上形成沟道层；在沟道层上依次形成源极和漏极电极层、第二绝缘层；在第二绝缘层上形成间隔的像素电极层和第二栅极电极层，其中，第二栅极电极层与第一栅极电极层以及源极和漏极电极层形成双栅结构的薄膜晶体管TFT。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示装置，该显示装置包括上述的阵列基板，或者包括上述任意一项方法所制备的阵列基板。
本发明的有益效果是：通过在第二绝缘层上形成第二栅极电极层，与第一栅极电极层以及源极和漏极电极层形成双栅结构的薄膜晶体管TFT，由于第二栅极电极层和像素电极同层设置在第二绝缘层上，无需另外单独设置第二栅极电极层，故在不增加额外制造过程的情况下，形成了双栅结构的薄膜晶体管，进一步增大阵列基板的驱动力。
附图说明
图1是本发明阵列基板一实施方式的结构示意图；
图2是本发明阵列基板另一实施方式的结构示意图；
图3是本发明阵列基板制作方法一实施方式的流程示意图；
图4是图3中步骤S30的流程示意图；
图5是图4中阵列基板一实施方式的结构示意图；
图6是图3中步骤S31的流程示意图；
图7是图3中步骤S32的流程示意图；
图8是图7中阵列基板一实施方式的结构示意图；
图9是图3中步骤S33的流程示意图；
图10是图9中阵列基板一实施方式的结构示意图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
请参阅图1，图1是本发明阵列基板一实施方式的结构示意图，该阵列基板包括：基板10；第一栅极电极层11，形成在基板10上；第一绝缘层12，覆盖在第一栅极电极层11上；沟道层13，形成在第一绝缘层12上；源极和漏极电极层14，形成在沟道层13上；第二绝缘层15，覆盖在第一绝缘层12、源极和漏极电极层14及沟道层13上；间隔设置的像素电极层16和第二栅极电极层17，形成在第二绝缘层15上；其中，第二栅极电极层17与第一栅极电极层11以及源极和漏极电极层14形成双栅结构的薄膜晶体管(Thin Film Transistor，TFT)。
其中，基板10可以为玻璃基板或柔性基板，在一些应用中，也可以采用二氧化硅基板，或者聚氯乙烯(Polyvinyl chloride，PV)、可熔性聚四氟乙烯(Polytetrafluoroethylene，PFA)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)基板等。第一栅极电极层11具体可以为单金属层或复合金属层，如Cr、Mo、Mo/Al、MoTi、Cu等。第一绝缘层12，具体可以为SiOx，在一些应用场景中也可以为SiNx等，当然在其它应用场景中也可以由其它绝缘物质制作而成。沟道层13可以为非晶硅材质的半导体层，在一些应用场景中也可以为铟氧化物、锌氧化物、锡氧化物、镓氧化物等中的至少一种。在其他实施例中，也可以通过固相结晶技术(Solid Phase Crystallization，SPC)，采用热处理工艺将非晶硅材质转变为多晶硅材质。源极和漏极电极层14，分为两部分间隔设置，位于沟道层13垂直上方的两端，且第一部分和第二部分分别与沟道层13部分重叠，源极和漏极可以视作不区分的两个电极。
通过上述方式，由于该第二栅极电极层17和像素电极16同层设置在第二绝缘层15上，无需另外单独设置第二栅极电极层，故实现了在不增加额外制造过程的情况下，形成双栅结构的薄膜晶体管，进一步增大阵列基板的驱动力。
进一步地，第二栅极电极层17可通过第一绝缘层12和第二绝缘层15的通孔与第一栅极电极层11连接形成具有双栅结构的薄膜晶体管TFT。其中，第二栅极层17可以是氧化铟锡等半导体材质形成的像素电极层，同时作为TFT的顶栅，第一栅极电极层11作为底栅，与源极和漏极电极层14形成双栅结构。具体的，第一栅极电极层11与第二栅极层17对于薄膜晶体管TFT来说，是具有相同电位的电极，即可以视为彼此相连的导体结构。当然，该第二栅极电极层17也可通过其他方式与第一栅极电极层11形成该双栅结构，在此不做限定。
请参阅图2，图2是本发明阵列基板另一实施方式的结构示意图。如图2所示，用虚线区分出来的TFT区中，沟道层23进一步包括：半导体层231，形成在第一绝缘层22上，包括第一半导体层2311和第二半导体层2312，第一半导体层2311和第二半导体层2312临近第一绝缘层22的一侧连通，其另一侧部分间隔；P型硅掺杂层232，形成在半导体层231上，包括第一P型硅掺杂层2321和第二P型硅掺杂层2322，第一P型硅掺杂层2321和第二P型硅掺杂层2322间隔设置，且第一P型硅掺杂层2321覆盖在第一半导体层2311上，第二P型硅掺杂层2322覆盖在第二半导体层2312上。
其中，半导体层231具体为多晶硅(P-Si)，是由非晶硅(a-Si)通过固相结晶技术(Solid Phase Crystallization，SPC)转化而成。P型硅掺杂层232具体为硼离子掺杂的多晶硅(P-Si)，通过对非晶硅(a-Si)层进行硼离子注入，形成硼(Boron)掺杂的非晶硅(a-Si)，再通过SPC结晶技术将其转化为硼掺杂的多晶硅(P-Si)。由于掺杂后的P型硅电阻率较小，容易导通，因此必须将第一P型硅掺杂层2321和第二P型硅掺杂层2322间隔设置，防止两者之间导通。
如图2所示，用虚线区分出来的电容区中，阵列基板还包括：第一金属层21，设置在基板20上且覆盖有第一绝缘层22；以及第二金属层24，形成于第一绝缘层22上且覆盖有第二绝缘层25；第三金属层26，形成于第二绝缘层25上且通过第一绝缘层22、第二绝缘层25与第一金属层21连接；第一金属层21、第二金属层24及第三金属层26形成三层并联结构的电容。
通过上述方式，在不增加额外制造过程的同时，形成三层并联结构的电容，增大电容存储能力，且进一步减小电容面积，增大开口率。
参考图3，图3是本发明阵列基板制作方法一实施方式的流程示意图。其中，阵列基板的制作方法包括以下步骤：
S30：在一衬底基板上依次形成第一栅极电极层、第一绝缘层。
如图4、图5所示，步骤S30进一步包括如下子步骤：
S301：在一衬底基板上形成第一栅极电极层和第一金属层。
S302：在衬底基板、第一栅极电极层和第一金属层上沉积二氧化硅和/或氮化硅形成第一绝缘层。
其中，衬底基板可以为透明材质，具体可以为隔水隔氧透明有机材质或玻璃。常见的有玻璃基板、二氧化硅基板，也有一些应用中可采用聚氯乙烯(Polyvinyl chloride，PV)、可熔性聚四氟乙烯(Polytetrafluoro ethylene，PFA)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)基板等。
上述子步骤S301具体包括：在衬底基板20上沉积一层金属，经过光刻胶涂覆、曝光、显影、蚀刻以及光刻胶剥离等工艺以形成具有预定图案的第一栅极电极层21a以及第一金属层21b。
上述子步骤S302具体包括：采用化学气相沉积(CVD)以及黄光蚀刻工艺，沉积单层的氧化硅(SiO2)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiO2)和氮化硅(SiNx)的叠层，以形成覆盖在基板20、第一栅极电极层21a和第一金属层21b上的第一绝缘层22。
在其他实施例中，形成第一栅极电极层21a和第一金属层21b之前,还可以在基板20上沉积一层一定厚度的缓冲层(图中未标识)。沉积材料可以为上述的单层或多层SiO2/SiNx，用于提高待形成的第一栅极电极层与基板之间的附着程度，有利于降低热传导效应。
在其他应用场景中，第一栅极电极层21a、第一金属层21b以及第一绝缘层22也可以采用其他形成方法，例如通过喷涂等方式，此处不做限定。
S31：在第一绝缘层上形成沟道层。
其中，沟道层进一步包括半导体层和P型硅掺杂层。如图6所示，步骤S31进一步包括如下子步骤：
S311：在第一绝缘层上沉积非晶硅层。
S312：采用等离子体化学气相沉积法在非晶硅层上形成硼掺杂的非晶硅层。
S313：采用快速热退火方法将非晶硅层转化为多晶硅层，得到半导体层。
S314：将硼掺杂的非晶硅层转化为硼掺杂的多晶硅层，得到P型硅掺杂层。
S315：对P型硅掺杂层进行完全沟道蚀刻。
S316：对半导体层进行部分沟道蚀刻。
上述子步骤S311-S312具体包括：采用化学气相沉积(CVD)的工艺在第一绝缘层上继续沉积非晶硅层(a-Si)，并通过CVD向非晶硅层(a-Si)通入乙硼烷(B2H6)气体，使得非晶硅层上形成一层硼(Boron)参杂的非晶硅层(a-Si)，又如，还可以在非晶硅层(a-Si)上加入乙硼烷(B2H6)气源进行硼离子(B+)掺杂，进而形成硼参杂的非晶硅层(a-Si)。
上述子步骤S313-S314具体包括：采用固相结晶技术(Solid PhaseCrystallization，SPC)将非晶硅层(a-Si)转化为多晶硅层(p-Si)进而形成半导体层，同时，将硼参杂的非晶硅层(a-Si)转化为硼参杂的多晶硅层(p-Si)，进而得到P型硅掺杂层。例如：采用快速热退火(rapid thermal annealing，RTA)的方法,将工件加热到较高温度(如在670-730℃之间持续加热10-30分钟)，然后进行快速冷却，使金属内部组织达到或接近平衡状态，以获得良好的工艺性能和使用性能。
上述子步骤S313-S314具体包括：利用黄光定义出活性区，对多晶硅层进行涂胶、软烘、曝光、显影及硬烤等操作，使其光刻出一定图形。进一步地，由于加入了硼等掺杂剂，P型硅掺杂层的导电性能随之改变，使其电阻率变小，容易导通，因此，必须对P型硅掺杂层进行完全蚀刻，形成沟道，而多晶硅层为半导体，介于导体与绝缘体之间，因此可以进行部分蚀刻，形成一部分沟道。
S32：在沟道层上依次形成源极和漏极电极层、第二绝缘层。
如图7、图8所示，步骤S32进一步包括如下子步骤：
S321：在沟道层上依次形成源极和漏极电极层，以及在第一绝缘层形成第二金属层。
S322：在沟道层、源极和漏极电极层和第二金属层上形成第二绝缘层。
上述子步骤S321具体包括：同上述形成第一栅极电极层及第一金属层方法相似，通过在沟道层23上沉积一层金属材质，形成源极和漏极电极层24a，以及在第一绝缘层22上形成第二金属层24b，并根据定义的区域进行蚀刻形成沟道，进而区分出源极241和漏极242。当薄膜晶体管TFT具有源极与漏极对称的结构时，源极和漏极可以视作不区分的两个电极。
上述子步骤S322具体包括：在沟道层23、源极和漏极电极层24a和第二金属层24b上形成第二绝缘层25。
在本发明的另一实施例中，在第一绝缘层上形成沟道层后，利用黄光定义出活性区，进而在沟道层上沉积SD金属，形成源极和漏极电极层，并根据定义的区域进行蚀刻形成沟道进而区分出源极和漏极，继续蚀刻掉沟道上方掺有硼离子的P型硅掺杂层及半导体层。其沟道形成过程在此不做任何限定。
S33：在第二绝缘层上形成间隔的像素电极层和第二栅极电极层，其中，第二栅极电极层与第一栅极电极层以及源极和漏极电极层形成双栅结构的薄膜晶体管TFT。
如图9、图10所示，步骤S33进一步包括如下子步骤：
S331：在第二绝缘层上开洞形成通往源极和漏极电极层的第一接触孔和经第一绝缘层和第二绝缘层通往第一栅极电极层的第二接触孔。
S332：在第一接触孔和第二接触孔上分别沉积透明金属层以形成像素电极层和第二栅极电极层。
进一步地，S33还包括如下步骤：在第二绝缘层25上进行黄光开洞，并形成部分接触孔，利用接触孔在第二绝缘层25上沉积ITO等透明金属，形成OLED阳极，以及间隔的像素电极层26a、第二栅极电极层26b和第三金属层26c，其中，第三金属层26c利用经第一绝缘层22和第二绝缘层25，通往第一金属层21b的第三接触孔与第一金属层21b连接。
如图10所示，第二栅极电极层26b通过第一绝缘层12和第二绝缘层15的通孔与第一栅极电极层11连接形成具有双栅结构的薄膜晶体管TFT，进一步增大阵列基板的驱动力。
结合图8及图10，第三金属层26c利用经第一绝缘层22和第二绝缘层25，通往第一金属层21b的第三接触孔与第一金属层21b连接，第二金属层24b分别与两侧的第一绝缘层22和第二绝缘层25彼此交叠，形成两个相互并联的电容。同时，第一绝缘层22分别与第二金属层24b及第一金属层21b彼此交叠，形成第三电容，与上述并联电容形成三层并联结构的电容。在不增加额外制造过程的同时，增大电容存储能力，且进一步减小电容面积，增大开口率。
进一步地，在第二绝缘层25、像素电极层26a、第二栅极电极层26b及第三金属层26c上依次制作PDL层、OLED层以及阴极等，得到完整的薄膜晶体管TFT基板。
在另一实施例中，上述方法可用于制作形成图1或2所示的阵列基板。
本发明还包括一种显示装置，在具体实施方式中，该显示装置包括上述任意结构的阵列基板，或者由上述任意一方法所制备的阵列基板，具体方法如上述各实施方式，此处不再赘述。进一步地，显示装置可以为主动矩阵有机发光二极体(Active-matrix organiclight emitting diode，AMOLED)或TFT LCD显示装置。其中，本实施方式中的阵列基板，通过在第二绝缘层上间隔设置像素电极层、第二栅极电极层和第三金属层，以使得第二栅极电极层与第一栅极电极层以及源极和漏极电极层形成双栅结构的薄膜晶体管TFT，增大AMOLED驱动力。同时，第三金属层与以形成的第一金属层、第二金属层形成三层并联结构的电容，增大电容存储能力，进一步减小电容面积，增大开口率。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
第一栅极电极层，形成在所述基板上；
第一绝缘层，覆盖在所述第一栅极电极层上；
沟道层，形成在所述第一绝缘层上；
源极和漏极电极层，形成在所述沟道层上；
第二绝缘层，覆盖在所述第一绝缘层、所述源极和漏极电极层及所述沟道层上；
间隔设置的像素电极层和第二栅极电极层，形成在所述第二绝缘层上；
其中，所述第二栅极电极层与所述第一栅极电极层以及所述源极和漏极电极层形成双栅结构的薄膜晶体管TFT。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二栅极电极层通过所述第一绝缘层和第二绝缘层的通孔与所述第一栅极电极层连接。
3.根据权利要求1所述的阵列基板，其特征在于，所述沟道层包括：
半导体层，形成在所述第一绝缘层上，包括第一半导体层和第二半导体层，所述第一半导体层与第二半导体层临近所述第一绝缘层的一侧连通，其另一侧部分间隔；
P型硅掺杂层，形成在所述半导体层上，包括第一P型硅掺杂层和第二P型硅掺杂层，所述第一P型硅掺杂层和所述第二P型硅掺杂层间隔设置，且所述第一P型硅掺杂层覆盖在所述第一半导体层上，所述第二P型硅掺杂层覆盖在所述第二半导体层上。
4.根据权利要求1所述的阵列基板，其特征在于，还包括：
第一金属层，设置在所述基板上且覆盖有所述第一绝缘层；以及
第二金属层，形成于所述第一绝缘层上且覆盖有所述第二绝缘层；
第三金属层，形成于所述第二绝缘层上且通过所述第一绝缘层、第二绝缘层与所述第一金属层连接；
所述第一金属层、第二金属层及第三金属层形成三层并联结构的电容。
5.一种阵列基板的制作方法，其特征在于，所述方法包括：
在一衬底基板上依次形成第一栅极电极层、第一绝缘层；
在所述第一绝缘层上形成沟道层；
在所述沟道层上依次形成源极和漏极电极层、第二绝缘层；
在所述第二绝缘层上形成间隔的像素电极层和第二栅极电极层，其中，所述第二栅极电极层与所述第一栅极电极层以及所述源极和漏极电极层形成双栅结构的薄膜晶体管TFT。
6.根据权利要求5所述的方法，其特征在于，所述在所述第二绝缘层上形成像素电极层和第二栅极电极层，包括：
在所述第二绝缘层上开洞形成通往所述源极和漏极电极层的第一接触孔和经所述第一绝缘层和第二绝缘层通往所述第一栅极电极层的第二接触孔；
在所述第一接触孔和第二接触孔上分别沉积透明金属层以形成像素电极层和第二栅极电极层。
7.根据权利要求5所述的方法，其特征在于，所述在一衬底基板上依次形成间隔的第一栅极电极层、第一绝缘层，包括：
在一衬底基板上形成第一栅极电极层和第一金属层；
在所述衬底基板、第一栅极电极层和第一金属层上沉积二氧化硅和/或氮化硅形成第一绝缘层；
所述在所述沟道层上依次形成源极和漏极电极层、第二绝缘层，包括：
在所述沟道层上依次形成源极和漏极电极层，以及在所述第一绝缘层形成第二金属层；
在所述沟道层、源极和漏极电极层和所述第二金属层上形成第二绝缘层；
所述在所述第二绝缘层上形成像素电极层和第二栅极电极层，包括：
在所述第二绝缘层上形成间隔的像素电极层、第二栅极电极层及第三金属层，其中，所述第三金属层利用经所述第一绝缘层和第二绝缘层通往所述第一金属层的第三接触孔与所述第一金属层连接。
8.根据权利要求5至7任一项所述的方法，其特征在于，所述在所述第一绝缘层上形成沟道层，包括：
在所述第一绝缘层上沉积非晶硅层；
采用等离子体化学气相沉积法在所述非晶硅层上形成硼掺杂的非晶硅层；
采用快速热退火方法将所述非晶硅层转化为多晶硅层，得到半导体层；
将所述硼掺杂的非晶硅层转化为硼掺杂的多晶硅层，得到P型硅掺杂层；
对所述P型硅掺杂层进行完全沟道蚀刻；
对所述半导体层进行部分沟道蚀刻。
9.一种显示装置，其特征在于，所述显示装置包括权利要求1至4任一项所述的阵列基板，或者包括权利要求5至8中任意一项方法所制备的阵列基板。
10.根据权利要求9所述的显示装置，其特征在于，所述显示装置为主动矩阵有机发光二极体AMOLED或TFT LCD显示装置。
CN201710229051.5A 2017-04-10 2017-04-10 一种阵列基板、显示装置及其制作方法 Pending CN106910748A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710229051.5A CN106910748A (zh) 2017-04-10 2017-04-10 一种阵列基板、显示装置及其制作方法
PCT/CN2017/084133 WO2018188146A1 (zh) 2017-04-10 2017-05-12 一种阵列基板、显示装置及其制作方法
US15/533,019 US10290665B2 (en) 2017-04-10 2017-05-12 Array substrates, display devices, and the manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710229051.5A CN106910748A (zh) 2017-04-10 2017-04-10 一种阵列基板、显示装置及其制作方法

Publications (1)

Publication Number Publication Date
CN106910748A true CN106910748A (zh) 2017-06-30

Family

ID=59194812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710229051.5A Pending CN106910748A (zh) 2017-04-10 2017-04-10 一种阵列基板、显示装置及其制作方法

Country Status (2)

Country Link
CN (1) CN106910748A (zh)
WO (1) WO2018188146A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393966A (zh) * 2017-07-27 2017-11-24 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备
CN107403841A (zh) * 2017-07-27 2017-11-28 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备
WO2019006817A1 (zh) * 2017-07-06 2019-01-10 惠科股份有限公司 一种阵列基板和显示面板
WO2019029008A1 (zh) * 2017-08-07 2019-02-14 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
WO2019095546A1 (zh) * 2017-11-20 2019-05-23 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、tft基板
CN110045531A (zh) * 2019-04-18 2019-07-23 云谷（固安）科技有限公司 阵列基板和显示面板
CN110690228A (zh) * 2019-09-06 2020-01-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2020155107A1 (zh) * 2019-02-01 2020-08-06 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、驱动电路、显示屏
CN111599686A (zh) * 2020-05-29 2020-08-28 福建华佳彩有限公司 一种具有双层绝缘层的面板结构及制作方法
US10784291B2 (en) 2018-08-10 2020-09-22 Au Optronics Corporation Pixel array substrate
CN111724736A (zh) * 2020-07-24 2020-09-29 京东方科技集团股份有限公司 一种阵列基板、oled显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509757B (zh) * 2018-11-29 2024-04-12 福建华佳彩有限公司 液晶显示器Demux结构、制作方法及液晶显示器
CN111584523B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716091A (zh) * 2013-12-13 2015-06-17 昆山国显光电有限公司 阵列基板的制备方法、阵列基板和有机发光显示器件
CN104810382A (zh) * 2015-05-07 2015-07-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
US20150270408A1 (en) * 2014-03-18 2015-09-24 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810693A (zh) * 2016-04-27 2016-07-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106024838B (zh) * 2016-06-21 2019-04-30 武汉华星光电技术有限公司 基于混合tft结构的显示元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716091A (zh) * 2013-12-13 2015-06-17 昆山国显光电有限公司 阵列基板的制备方法、阵列基板和有机发光显示器件
US20150270408A1 (en) * 2014-03-18 2015-09-24 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN104810382A (zh) * 2015-05-07 2015-07-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019006817A1 (zh) * 2017-07-06 2019-01-10 惠科股份有限公司 一种阵列基板和显示面板
CN107403841A (zh) * 2017-07-27 2017-11-28 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备
WO2019019266A1 (zh) * 2017-07-27 2019-01-31 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备
WO2019019277A1 (zh) * 2017-07-27 2019-01-31 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备
CN107393966A (zh) * 2017-07-27 2017-11-24 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备
WO2019029008A1 (zh) * 2017-08-07 2019-02-14 武汉华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
WO2019095546A1 (zh) * 2017-11-20 2019-05-23 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、tft基板
US10784291B2 (en) 2018-08-10 2020-09-22 Au Optronics Corporation Pixel array substrate
WO2020155107A1 (zh) * 2019-02-01 2020-08-06 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、驱动电路、显示屏
CN110045531A (zh) * 2019-04-18 2019-07-23 云谷（固安）科技有限公司 阵列基板和显示面板
CN110045531B (zh) * 2019-04-18 2023-02-28 云谷（固安）科技有限公司 阵列基板和显示面板
CN110690228A (zh) * 2019-09-06 2020-01-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2021042485A1 (zh) * 2019-09-06 2021-03-11 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
US11404450B2 (en) 2019-09-06 2022-08-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel
CN111599686A (zh) * 2020-05-29 2020-08-28 福建华佳彩有限公司 一种具有双层绝缘层的面板结构及制作方法
CN111724736A (zh) * 2020-07-24 2020-09-29 京东方科技集团股份有限公司 一种阵列基板、oled显示面板及显示装置
US11696471B2 (en) 2020-07-24 2023-07-04 Boe Technology Group Co., Ltd. Array substrate including a second electrode of the second capacitor disposed on the same layer with the power supply voltage line, OLED display panel, and display device having the same

Also Published As

Publication number Publication date
WO2018188146A1 (zh) 2018-10-18

Similar Documents

Publication Publication Date Title
CN106910748A (zh) 一种阵列基板、显示装置及其制作方法
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN105390451B (zh) 低温多晶硅tft基板的制作方法
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN106057735B (zh) Tft背板的制作方法及tft背板
CN106098628B (zh) Tft背板的制作方法及tft背板
CN107026178A (zh) 一种阵列基板、显示装置及其制作方法
WO2017166431A1 (zh) Tft阵列基板及其制造方法、显示装置
CN106206622A (zh) 一种阵列基板及其制备方法、显示装置
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
CN102651337A (zh) 一种多晶硅tft阵列基板的制造方法
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN105206626B (zh) 阵列基板及其制备方法、显示装置
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104659285A (zh) 适用于amoled的tft背板制作方法及结构
EP3703112A1 (en) Method for manufacturing oled backplane
CN106129086B (zh) Tft基板及其制作方法
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN109166802A (zh) Ltps阵列基板及其制造方法、显示面板
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
CN105390443A (zh) Tft基板的制作方法
CN104576399A (zh) 一种薄膜晶体管及其制造方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170630