CN106206622A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106206622A
CN106206622A CN201610847629.9A CN201610847629A CN106206622A CN 106206622 A CN106206622 A CN 106206622A CN 201610847629 A CN201610847629 A CN 201610847629A CN 106206622 A CN106206622 A CN 106206622A
Authority
CN
China
Prior art keywords
light shield
channel region
substrate
metal light
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610847629.9A
Other languages
English (en)
Other versions
CN106206622B (zh
Inventor
刘政
李小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610847629.9A priority Critical patent/CN106206622B/zh
Publication of CN106206622A publication Critical patent/CN106206622A/zh
Priority to US15/759,498 priority patent/US10312271B2/en
Priority to PCT/CN2017/096204 priority patent/WO2018054180A1/zh
Application granted granted Critical
Publication of CN106206622B publication Critical patent/CN106206622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133382—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell
    • G02F1/133385—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell with cooling means, e.g. fans
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可提高晶粒尺寸及均匀性。该阵列基板包括衬底、设置在所述衬底上的多晶硅薄膜晶体管，所述多晶硅薄膜晶体管包括有源层，所述有源层包括源极区、漏极区、位于所述源极区和所述漏极区之间的沟道区；所述阵列基板还包括设置在所述衬底与所述有源层之间的金属遮光层；所述金属遮光层在所述衬底上的正投影完全覆盖所述沟道区在所述衬底上的正投影，且所述金属遮光层至少覆盖部分所述源极区和部分所述漏极区。用于阵列基板的制备。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
低温多晶硅薄膜晶体管(Low Temperature Poly-Silicon-Thin FilmTransistor，简称LTPS-TFT)显示器具有高分辨率、反应速度快、高亮度、高开口率、高电子移动率等优点。
目前，低温多晶硅薄膜晶体管包括设置在衬底上的有源层、栅绝缘层、栅电极、源电极和漏电极；所述有源层包括源极区、漏极区以及位于所述源极区和漏极区之间的沟道区。为了避免光照射有源层的沟道区而产生漏电流，对多晶硅薄膜晶体管的电学性能造成影响，需在与沟道区对应位置处设置金属遮光层。
其中，有源层是通过对多晶硅层进行离子注入工艺后得到的，所述多晶硅层一般通过在衬底上形成非晶硅薄膜，之后采用准分子激光退火方法将非晶硅转化为多晶硅，然后通过构图工艺使多晶硅薄膜形成特定图案的多晶硅层。或者，可先在衬底上形成非晶硅薄膜，并通过构图工艺形成特定图案，之后采用准分子激光退火方法将非晶硅转化为多晶硅，形成多晶硅层。
然而，由于金属遮光层的存在，会使得源极区和漏极区的散热速度相对沟道区的散热速度非常慢，在准分子激光退火将非晶硅转化为多晶硅时，沟道区已经结晶，但是源极区和漏极区还未达到结晶的温度，导致晶粒尺寸较小，晶粒均匀性比较差，结晶质量不高，从而限制了薄膜晶体管器件电学性能的提升。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可提高晶粒尺寸及均匀性。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括衬底、设置在所述衬底上的多晶硅薄膜晶体管，所述多晶硅薄膜晶体管包括有源层，所述有源层包括源极区、漏极区、位于所述源极区和所述漏极区之间的沟道区；所述阵列基板还包括设置在所述衬底与所述有源层之间的金属遮光层；所述金属遮光层在所述衬底上的正投影完全覆盖所述沟道区在所述衬底上的正投影，且所述金属遮光层至少覆盖部分所述源极区和部分所述漏极区。
优选的，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；沿垂直所述沟道区长度的方向，所述第二部分超出所述源极区的尺寸大于所述第一部分超出所述沟道区的尺寸；所述第三部分超出所述漏极区的尺寸大于所述第一部分超出所述沟道区的尺寸。
进一步优选的，沿所述沟道区长度的方向，所述第二部分超出所述源极区，所述第三部分超出所述漏极区。
优选的，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；所述第二部分超出所述源极区的面积大于所述第一部分超出所述沟道区的面积；所述第三部分超出所述漏极区的面积大于所述第一部分超出所述沟道区的面积。
优选的，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；所述第二部分和所述第三部分的面积均大于所述第一部分的面积。
优选的，所述金属遮光层的热导率大于85W/(m·K)。
优选的，所述金属遮光层的厚度在40～200nm之间。
优选的，所述阵列基板还包括设置在所述金属遮光层与所述有源层之间的缓冲层。
进一步优选的，所述缓冲层的厚度在50nm～600nm之间。
基于上述，优选的，所述阵列基板还包括与所述多晶硅薄膜晶体管的漏电极电连接的第一电极；所述第一电极为像素电极或阳极。
第二方面，提供一种显示装置，包括第一方面所述的阵列基板。
第三方面，提供一种阵列基板的制备方法，包括在衬底上形成多晶硅薄膜晶体管，所述多晶硅薄膜晶体管包括有源层，所述有源层包括源极区、漏极区、位于所述源极区和所述漏极区之间的沟道区；其中，所述有源层通过对多晶硅层进行离子注入得到；所述多晶硅层通过对非晶硅层进行准分子激光退火得到；还包括：在形成所述多晶硅薄膜晶体管之前，在所述衬底上形成与所述有源层对应的金属遮光层；所述金属遮光层在所述衬底上的正投影完全覆盖所述沟道区在所述衬底上的正投影，且所述金属遮光层至少覆盖部分所述源极区和部分所述漏极区。
优选的，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；沿垂直所述沟道区长度的方向，所述第二部分超出所述源极区的尺寸大于所述第一部分超出所述沟道区的尺寸；所述第三部分超出所述漏极区的尺寸大于所述第一部分超出所述沟道区的尺寸。
进一步优选的，沿所述沟道区长度的方向，所述第二部分超出所述源极区，所述第三部分超出所述漏极区。
优选的，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；所述第二部分超出所述源极区的面积大于所述第一部分超出所述沟道区的面积；所述第三部分超出所述漏极区的面积大于所述第一部分超出所述沟道区的面积。
优选的，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；所述第二部分和所述第三部分的面积均大于所述第一部分的面积。
优选的，在形成所述金属遮光层之后，形成所述非晶硅层之前，所述方法还包括：形成缓冲层。
基于上述，优选的，形成所述多晶硅薄膜晶体管，包括：依次形成多晶硅层、栅绝缘层、栅电极；以所述栅电极为阻挡，对未被所述栅电极挡住的所述多晶硅层进行离子注入工艺，使所述多晶硅层形成有源层；其中，离子注入的能量在10～200keV之间，离子注入剂量在1x1011～1x1020atoms/cm3之间；形成层间绝缘层、源电极和漏电极；所述源电极和所述漏电极与所述有源层接触。
本发明实施例提供一种阵列基板及其制备方法、显示装置，通过在有源层和衬底之间设置金属遮光层，且使金属遮光层从有源层的沟道区延伸向所述源极区和所述漏极区，相对仅将金属遮光层设置在沟道区，源极区和漏极区的散热速度得到了提升，在准分子激光退火将非晶硅转化为多晶硅时，可使源极区和漏极区也达到结晶温度，在此基础上，由于沟道区与源极区和漏极区散热速度不同，在晶粒形成过程中，可使晶核沿散热速度慢的方向生长，形成沿同一方向生长的长晶粒，从而相对现有技术可提高晶粒尺寸，由于晶核的生长方向一致，从而提高了晶粒的均匀性，进而在一定程度上提高了结晶质量，使得薄膜晶体管的电学性能得到了提升。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的结构示意图一；
图2为本发明实施例提供的一种阵列基板的结构示意图二；
图3(a)为本发明实施例提供的一种在衬底上形成金属遮光层和有源层的俯视示意图一；
图3(b)为本发明实施例提供的一种在衬底上形成金属遮光层和有源层的俯视示意图二；
图3(c)为本发明实施例提供的一种在衬底上形成金属遮光层和有源层的俯视示意图三；
图4为本发明实施例提供的一种阵列基板的结构示意图三；
图5为本发明实施例提供的一种阵列基板的结构示意图四；
图6为本发明实施例提供的一种阵列基板制备方法的流程示意图；
图7(a)为本发明实施例提供的一种在衬底上形成金属遮光层的俯视示意图；
图7(b)为图7(a)的AA′向剖视示意图；
图8(a)为本发明实施例提供的一种在衬底上形成金属遮光层和缓冲层的俯视示意图；
图8(b)为图8(a)的BB′向剖视示意图；
图8(c)为在图8(b)的基础上形成非晶硅薄膜的示意图；
图8(d)为在图8(c)的基础上将非晶硅薄膜转化为多晶硅薄膜的示意图；
图9(a)为本发明实施例提供的一种在衬底上形成金属遮光层、缓冲层和多晶硅层的俯视示意图；
图9(b)为图9(a)的CC′向剖视示意图；
图10为在图9(b)的基础上形成栅电极的示意图；
图11为在图10的基础上将多晶硅层形成有源层的示意图。
附图说明：
10-衬底；20-金属遮光层；201-第一部分；202-第二部分；203-第三部分；30-缓冲层；40-非晶硅薄膜；401-多晶硅薄膜；402-多晶硅层；50-栅绝缘层；60-栅电极；70-有源层；701-源极区；702-漏极区；703-沟道区；80-层间绝缘层；901-源电极；902-漏电级；100-平坦化层；110-第一电极；111-有机材料功能层；112-阴极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图1和图2所示，包括衬底10、设置在衬底10上的多晶硅薄膜晶体管，该多晶硅薄膜晶体管包括有源层70，有源层70包括源极区701、漏极区702、位于源极区701和漏极区702之间的沟道区703；阵列基板还包括设置在衬底10与有源层70之间的金属遮光层20；金属遮光层20在衬底10上的正投影完全覆盖沟道区703在衬底10上的正投影，且述金属遮光层20至少覆盖部分源极区701和部分漏极区702。
需要说明的是，第一，多晶硅薄膜晶体管还包括位于有源层70上方栅绝缘层50、栅电极60、层间绝缘层80、源电极901和漏电极902，源电极901和漏电极902分别与有源层70的源极区701和漏极区702接触。
第二，金属遮光层20在衬底10上的正投影完全覆盖沟道区703在衬底10上的正投影，且述金属遮光层20至少覆盖部分源极区701和部分漏极区702，具体可以是：
如图3(a)和图3(b)所示，金属遮光层20在衬底10的正投影可完全覆盖有源层70在衬底10上的正投影。其中，金属遮光层20的对应源极区701的部分的面积可大于等于源极区701的面积，金属遮光层20的对应漏极区702的部分的面积可大于等于漏极区702的面积。
如图3(c)所示，有源层70在衬底10上的正投影可完全覆盖金属遮光层20在衬底10的正投影。其中，金属遮光层20的对应源极区701的部分的面积可小于源极区701的面积，金属遮光层20的对应漏极区702的部分的面积可小于漏极区702的面积。
其中，不对金属遮光层20的对应源极区701部分和对应漏极区702部分的尺寸进行限定，只要使源极区701和漏极区702的散热速度得到提升，从而使得在沟道区703结晶时，源极区701和漏极区702也达到结晶温度即可。在此基础上，为了增加晶粒尺寸，通过合理设置金属遮光层20的对应源极区701部分和对应漏极区702部分的尺寸，可使沟道区703与源极区701和漏极区702散热速度不同。
第三，不对金属遮光层20的材料进行限定，只要能起遮光和散热作用即可。
其中，根据金属遮光层20的材料，若其对有源层70不会产生影响，则如图1所示，金属遮光层20可直接与有源层70接触；若其对有源层70有影响，则如图2所示，可在金属遮光层20与有源层70之间设置缓冲层30。
本发明实施例提供一种阵列基板，通过在有源层70和衬底10之间设置金属遮光层20，且使金属遮光层20从有源层70的沟道区703延伸向源极区701和漏极区702，相对仅将金属遮光层20设置在沟道区703，源极区701和漏极区702的散热速度得到了提升，在准分子激光退火将非晶硅转化为多晶硅时，可使源极区701和漏极区702也达到结晶温度，在此基础上，由于沟道区703与源极区701和漏极区702散热速度不同，在晶粒形成过程中，可使晶核沿散热速度慢的方向生长，形成沿同一方向生长的长晶粒，从而相对现有技术可提高晶粒尺寸，由于晶核的生长方向一致，从而提高了晶粒的均匀性，进而在一定程度上提高了结晶质量，使得薄膜晶体管的电学性能得到了提升。
优选的，如图3(a)和图3(b)所示，金属遮光层20在衬底10上的正投影完全覆盖有源层70在衬底10上的正投影；金属遮光层20包括与沟道区703对应的第一部分201、与源极区701对应的第二部分202、以及与漏极区702对应的第三部分203；沿垂直沟道区703长度的方向，第二部分202超出源极区701的尺寸大于第一部分201超出沟道区703的尺寸；第三部分203超出漏极区702的尺寸大于第一部分201超出沟道区703的尺寸。
需要说明的是，第二部分202超出源极区701的尺寸，即为：第二部分202中不与源极区701对应的部分。其中，第二部分202在衬底10的正投影的面积等于源极区701在衬底10的正投影面积加超出源极区701的部分在衬底10的正投影面积。
同理，第三部分203超出漏极区702的尺寸，即为第三部分203中不与漏极区702对应的部分。第一部分201超出沟道区703的尺寸，即为第一部分201不与沟道区703对应的部分。
本发明实施例通过使金属遮光层20的第二部分202和第三部分203在沿垂直沟道区703长度的方向上，分别超出源极区701和漏极区702的尺寸大于第一部分201超出沟道区703的部分，可保证在沟道区703结晶时，源极区701和漏极区702也达到结晶温度。
进一步优选的，如图3(b)所示，沿沟道区703长度的方向，第二部分202超出源极区701，第三部分203超出漏极区702。
即：使金属遮光层20形成类似H形的形状。
本发明实施例通过使第二部分202和第三部分203分别沿沟道区703长度方向延伸，而超出源极区701和漏极区702，可进一步提升源极区701和漏极区702的散热速度，可使源极区701和漏极区702的散热速度大于沟道区703的散热速度，从而使晶核沿源极区701和漏极区702向沟道区703方向定向生长，形成沿沟道区703长度方向生长的较均匀的长晶粒，使得沟道区703的晶粒尺寸更大，均匀性更好，结晶质量更高。
或者，优选的，金属遮光层20在衬底10上的正投影完全覆盖有源层70在衬底10上的正投影；金属遮光层20包括与沟道区703对应的第一部分201、与源极区701对应的第二部分202、以及与漏极区702对应的第三部分203；第二部分202超出源极区701的面积大于第一部分201超出沟道区703的面积；第三部分203超出漏极区702的面积大于第一部分201超出沟道区703的面积。
本发明实施例通过使第二部分202超出源极区701的面积大于第一部分201超出沟道区703的面积，第三部分203超出漏极区702的面积大于第一部分201超出沟道区703的面积，可进一步提升源极区701和漏极区702的散热速度，可使源极区701和漏极区702的散热速度大于沟道区703的散热速度，从而使晶核沿源极区701和漏极区702向沟道区703方向定向生长，形成沿沟道区703长度方向生长的较均匀的长晶粒，使得沟道区703的晶粒尺寸更大，均匀性更好，结晶质量更高。
或者，优选的，金属遮光层20在衬底10上的正投影完全覆盖有源层70在衬底10上的正投影；金属遮光层20包括与沟道区703对应的第一部分201、与源极区701对应的第二部分202、以及与漏极区702对应的第三部分203；第二部分202和第三部分203的面积均大于第一部分201的面积。
这样，可完全保证源极区701和漏极区702的散热速度大于沟道区703的散热速度，从而使晶核沿源极区701和漏极区702向沟道区703方向定向生长，形成沿沟道区703长度方向生长的较均匀的长晶粒，使得沟道区703的晶粒尺寸更大，均匀性更好，结晶质量更高。
优选的，所述金属遮光层20的热导率大于85W/(m·K)。
其中，金属遮光层20可以由金属、金属合金等制成，例如由钼、铝、钼钨等不透明的金属材料制成。
这样，可保证金属遮光层20的热导率大于与有源层70接触的其他膜层，保证在非晶硅转化为多晶硅的过程中，源极区701和漏极区702的散热主要通过金属遮光层20达到，以使源极区701、漏极区702和沟道区703的散热速度不同。
优选的，所述金属遮光层20的厚度在40～200nm之间。
一方面金属遮光层20太薄，达不到遮光效果；另一方面，金属遮光层20太厚会增大工艺时长，增加成本，且膜层过厚有可能造成膜层表面凹凸不平，影响后续工艺。
优选的，如图2所示，所述阵列基板还包括设置在所述金属遮光层20与所述有源层70之间的缓冲层30。
其中，缓冲层30可为一层结构，其材料可以为氧化硅、氮化硅等。缓冲层30也可为两层及以上结构。
本发明实施例在金属遮光层20与有源层70之间的设置缓冲层30，可以防止衬底10和金属遮光层20中的金属离子杂质扩散至有源层70中，影响TFT电学特性。
优选的，所述缓冲层30的厚度在50nm～600nm之间。
一方面，缓冲层30太薄不能达到遮挡金属离子杂质扩散的作用；另一方面，缓冲层30太厚使得工艺时长过大，使得成本增加，且膜层过厚会增大薄膜的应力使结构容易断裂。
基于上述，优选的，如图4和图5所示，所述阵列基板还包括与所述多晶硅薄膜晶体管的漏电极902电连接的第一电极110；所述第一电极110为像素电极或阳极。
其中，当第一电极110为阳极时，所述阵列基板为OLED(Organic Light-EmittingDiode，有机发光二极管)阵列基板，该阵列基板还包括有机材料功能层111和阴极112。
当第一电极110为像素电极时，所述阵列基板为LCD(liquid CrystalDisplay，液晶显示器)的阵列基板，该阵列基板进一步还可以包括公共电极。
本发明实施例还提供一种显示装置，包括上述的阵列基板。
所述显示装置可以为是液晶显示装置，OLED显示装置。具体可以为显示面板、显示器、电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。
本发明实施例还提供一种阵列基板的制备方法，如图1和图2所示，包括在衬底10上形成多晶硅薄膜晶体管，所述多晶硅薄膜晶体管包括有源层70，有源层70包括源极区701、漏极区702、位于源极区701和漏极区702之间的沟道区703；其中，有源层70通过对多晶硅层进行离子注入得到；所述多晶硅层402通过对非晶硅层进行准分子激光退火得到；所述方法还包括：在形成多晶硅薄膜晶体管之前，在衬底10上形成与有源层70对应的金属遮光层20；金属遮光层20在衬底10上的正投影完全覆盖沟道区703在衬底10上的正投影，且述金属遮光层20至少覆盖部分源极区701和部分漏极区702。
本发明实施例提供一种阵列基板的制备方法，通过在形成多晶硅薄膜晶体管之前，在衬底10上形成与有源层70对应的金属遮光层20，且使金属遮光层20从有源层70的沟道区703延伸向源极区701和漏极区702，相对仅将金属遮光层20设置在沟道区703，源极区701和漏极区702的散热速度得到了提升，在准分子激光退火将非晶硅转化为多晶硅时，可使源极区701和漏极区702也达到结晶温度，在此基础上，由于沟道区703与源极区701和漏极区702散热速度不同，在晶粒形成过程中，可使晶核沿散热速度慢的方向生长，形成沿同一方向生长的长晶粒，从而相对现有技术可提高晶粒尺寸，由于晶核的生长方向一致，从而提高了晶粒的均匀性，进而在一定程度上提高了结晶质量，使得薄膜晶体管的电学性能得到了提升。
优选的，如图3(a)和图3(b)所示，金属遮光层20在衬底10上的正投影完全覆盖有源层70在衬底10上的正投影；金属遮光层20包括与沟道区703对应的第一部分201、与源极区701对应的第二部分202、以及与漏极区702对应的第三部分203；沿垂直沟道区703长度的方向，第二部分202超出源极区701的尺寸大于第一部分201超出沟道区703的尺寸；第三部分203超出漏极区702的尺寸大于第一部分201超出沟道区703的尺寸。
本发明实施例通过使金属遮光层20的第二部分202和第三部分203在沿垂直沟道区703长度的方向上，分别超出源极区701和漏极区702的尺寸大于第一部分201超出沟道区703的部分，可保证在沟道区703结晶时，源极区701和漏极区702也达到结晶温度。
进一步优选的，如图3(b)所示，沿沟道区703长度的方向，第二部分202超出源极区701，第三部分203超出漏极区702。
即：使金属遮光层20形成类似H形的形状。
本发明实施例通过使第二部分202和第三部分203分别沿沟道区703长度方向延伸，而超出源极区701和漏极区702，可进一步提升源极区701和漏极区702的散热速度，可使源极区701和漏极区702的散热速度大于沟道区703的散热速度，从而使晶核沿源极区701和漏极区702向沟道区703方向定向生长，形成沿沟道区703长度方向生长的较均匀的长晶粒，使得沟道区703的晶粒尺寸更大，均匀性更好，结晶质量更高。
或者，优选的，金属遮光层20在衬底10上的正投影完全覆盖有源层70在衬底10上的正投影；金属遮光层20包括与沟道区703对应的第一部分201、与源极区701对应的第二部分202、以及与漏极区702对应的第三部分203；第二部分202超出源极区701的面积大于第一部分201超出沟道区703的面积；第三部分203超出漏极区702的面积大于第一部分201超出沟道区703的面积。
本发明实施例通过使第二部分202超出源极区701的面积大于第一部分201超出沟道区703的面积，第三部分203超出漏极区702的面积大于第一部分201超出沟道区703的面积，可进一步提升源极区701和漏极区702的散热速度，可使源极区701和漏极区702的散热速度大于沟道区703的散热速度，从而使晶核沿源极区701和漏极区702向沟道区703方向定向生长，形成沿沟道区703长度方向生长的较均匀的长晶粒，使得沟道区703的晶粒尺寸更大，均匀性更好，结晶质量更高。
或者，优选的，金属遮光层20在衬底10上的正投影完全覆盖有源层70在衬底10上的正投影；金属遮光层20包括与沟道区703对应的第一部分201、与源极区701对应的第二部分202、以及与漏极区702对应的第三部分203；第二部分202和第三部分203的面积均大于第一部分201的面积。
这样，可完全保证源极区701和漏极区702的散热速度大于沟道区703的散热速度，从而使晶核沿源极区701和漏极区702向沟道区703方向定向生长，形成沿沟道区703长度方向生长的较均匀的长晶粒，使得沟道区703的晶粒尺寸更大，均匀性更好，结晶质量更高。
优选的，在形成所述金属遮光层20之后，形成所述非晶硅层之前，所述方法还包括：形成缓冲层30。
其中，缓冲层30可为一层结构，其材料可以为氧化硅、氮化硅等。缓冲层30也可为两层及以上结构。
本发明实施例在金属遮光层20与有源层70之间的形成缓冲层30，可以防止衬底10和金属遮光层20中的金属离子杂质扩散至有源层70中，影响TFT电学特性。
下面提供一具体实施例，以详细描述一种阵列基板的制备方法，如图6所示，包括如下步骤：
S10、如图7(a)和图7(b)所示，在衬底10上形成金属遮光层20。
具体的，在经过预先清洗的玻璃等透明衬底10上，采用磁控溅射的方法形成厚度在40～200nm之间的金属薄膜，其材料可以为金属、金属合金等，热导率率大于85W/(m·K)。之后通过构图工艺处理，形成金属遮光层20。
金属遮光层20在衬底10上的正投影完全覆盖待形成有源层70在衬底10上的正投影；金属遮光层20包括与待形成沟道区703对应的第一部分201、与待形成源极区701对应的第二部分202、以及与待形成漏极区702对应的第三部分203。
其中，第二部分202超出待形成源极区701的面积大于第一部分201超出待形成沟道区703的面积；第三部分203超出待形成漏极区702的面积大于第一部分201超出待形成沟道区703的面积。或者，第二部分202和第三部分203的面积均大于第一部分201的面积。
S11、如图8(a)和图8(b)所示，在完成S10的基础上，形成缓冲层30。
具体的，可采用PECVD(等离子体增强化学气相沉积)、LPCVD(低压化学气相沉积)、APCVD(大气压化学气相沉积)、ECR-CVD(电子回旋谐振化学气相沉积)或者溅射等方法形成缓冲层30。
其中，该缓冲层30可以为单层的氧化硅、氮化硅或者二者的叠层。所述缓冲层30的厚度可以为50nm～600nm，优选厚度为300nm～500nm。
S12、如图8(c)所示，在完成S11的基础上，在缓冲层30上形成非晶硅薄膜40。
具体的，可以采用PECVD、LPCVD等方法形成所述非晶硅薄膜40。其中，沉积温度可控制在600℃以下。非晶硅薄膜40厚度可以为10nm～300nm，优选厚度为40nm～100nm。
S13、在完成S12的基础上，采用准分子激光退火的方法对非晶硅薄膜40进行处理，形成如图8(d)所示的多晶硅薄膜401。
其中，采用准分子激光退火方法对所述非晶硅薄膜40进行处理，使所述非晶硅薄膜40晶化为多晶硅薄膜401，例如可通过如下过程实现：采用准分子激光照射处理，在约50～150ns时间内使非晶硅薄膜40表面瞬间达到1000℃以上的高温而变成熔融状态；然后对熔融状态的非晶硅进行退火，使之晶化形成多晶硅薄膜401。
S14、在完成S13的基础上，对多晶硅薄膜401进行构图工艺处理，形成如图9(a)和图9(b)所示的多晶硅层402。
具体的，在所述多晶硅薄膜401上形成光刻胶薄膜；并采用普通掩模板对形成有所述光刻胶薄膜的基板进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分与多晶硅层402对应，光刻胶完全去除部分对应其余部分；采用干法刻蚀去除所述光刻胶完全去除部分的多晶硅薄膜401，形成多晶硅层402；采用剥离工艺将所述光刻胶完全保留部分去除。
其中，干法刻蚀可选用等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等方法，刻蚀气体可选择含氟、氯的气体，如CF4(四氟甲烷)、CHF3(三氟甲烷)、SF6(六氟化硫)、CCl2F2(二氟二氯甲烷)等或者这些气体与O2(氧气)的混合气体。
需要说明的是，针对S13和S14的步骤，也可以是先对非晶硅薄膜40进行构图工艺，在待形成多晶硅层402的位置处，形成非晶硅图案，然后采用准分子激光退火的方法对非晶图案进行处理，形成多晶硅层402。
S15、如图10所示，在完成S14的基础上，形成栅绝缘层50和栅电极60。
具体的，可以采用PECVD、LPCVD、APCVD或ECR-CVD等方法沉积绝缘薄膜，形成栅绝缘层50。然后采用磁控溅射、热蒸发或PECVD、LPCVD、APCVD、ECR-CVD等方法在栅绝缘层50上形成栅金属薄膜，并通过构图工艺处理形成所述栅电极60。
其中，该栅绝缘层50可以为单层的氧化硅、氮化硅或者二者的叠层。栅绝缘层50的厚度可以为50nm～200nm，优选厚度为60nm～150nm。
栅电极60可以由金属、金属合金如钼、铝、钼钨等导电材料构成，可为单层、两层或两层以上结构。厚度可以为100nm～500nm，优选厚度为150nm～400nm。
S16、在完成S15的基础上，以栅电极60为阻挡，对未被栅电极挡住的多晶硅层402进行离子注入工艺，使所述多晶硅层402形成如图11所示的有源层70。
所述有源层70包括源极区701、漏极区702、位于源极区701和漏极区702之间的沟道区703。
具体的，离子注入可采用具有质量分析仪的离子注入、不具有质量分析仪的离子云式注入、等离子注入或者固态扩散式注入等方法，优选的，可采用离子云式注入方法，可根据设计需要采用含硼如B2H6/H2，或者含磷如PH3/H2的混合气体进行注入，离子注入能量可为10～200keV，优选能量在40～100keV，注入剂量可在1x1011～1x1020atoms/cm3范围内，优选剂量在1x1014～1x1018atoms/cm3。
此外，在离子注入之后可通过快速热退火、激光退火或炉退火的方法进行激活。其中，炉退火的方法较为经济、简单，均匀性较佳，在本发明实施例中优选采用在退火炉中以300～600℃进行0.5～4小时(最好为1～3小时)的激活热处理。
本发明实施例对未被栅电极60挡住的多晶硅层402进行离子注入工艺可形成N型或P型的源极区701和漏极区702；离子注入计量在1x1011～1x1020atoms/cm3之间可以保证离子可以穿透缓冲层30作用到源极区701和漏极区702。
S17、如图2所示，在完成S16的基础上，形成层间绝缘层80，并在层间绝缘层80上形成源电极901和漏电极902。
其中，源电极901和漏电极902分别通过形成在层间绝缘层80和栅绝缘层50上的过孔与源极区701和漏极区702接触。
具体的，可以采用PECVD、LPCVD、APCVD或ECR-CVD等方法在600℃以下的温度下沉积形成所述层间绝缘层80。然后采用溅射、热蒸发或PECVD、LPCVD、APCVD、ECR-CVD等方法在栅绝缘层上形成源漏金属薄膜，并通过构图工艺形成所述源电极901和漏电极902。
其中，该层间绝缘层80可以为单层的氧化硅、或者氧化硅和氮化硅的叠层。层间绝缘层80的厚度可以为300nm～900nm，优选厚度为400nm～600nm。
在形成所述层间绝缘层80和栅绝缘层50上的过孔时，可采用干法刻蚀，即：可选用等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等方法，刻蚀气体可选择含氟、氯的气体，如CF4、CHF3、SF6、CCl2F2等或者这些气体与O2的混合气体。
源电极901和漏电极902可以由金属、金属合金如钼、钼合金、铝、铝合金、钛等导电材料构成。厚度可以为100nm～800nm，优选厚度为250nm～400nm。
通过上述步骤S10～S17便可以制备得到高质量的低温多晶硅薄膜晶体管。
S18、如图4和图5所示，在完成S17的基础上，形成平坦化层100，并在平坦化层100上形成与漏电极902电连接的第一电极110，第一电极110为像素电极或阳极。
其中，平坦化层100的材料例如可以为感光性或非感光性树脂材料，厚度可以为1.5μm～5μm。
第一电极110的材料可以为氧化铟锡(ITO)，厚度可以为
其中，当第一电极110为阳极时，如图5所示，所述阵列基板为OLED阵列基板，该阵列基板还包括有机材料功能层111和阴极112。
当第一电极110为像素电极时，所述阵列基板为LCD的阵列基板，该阵列基板进一步还可以包括公共电极。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板，包括衬底、设置在所述衬底上的多晶硅薄膜晶体管，所述多晶硅薄膜晶体管包括有源层，所述有源层包括源极区、漏极区、位于所述源极区和所述漏极区之间的沟道区；其特征在于，
所述阵列基板还包括设置在所述衬底与所述有源层之间的金属遮光层；
所述金属遮光层在所述衬底上的正投影完全覆盖所述沟道区在所述衬底上的正投影，且所述金属遮光层至少覆盖部分所述源极区和部分所述漏极区。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；
所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；
沿垂直所述沟道区长度的方向，所述第二部分超出所述源极区的尺寸大于所述第一部分超出所述沟道区的尺寸；所述第三部分超出所述漏极区的尺寸大于所述第一部分超出所述沟道区的尺寸。
3.根据权利要求2所述的阵列基板，其特征在于，沿所述沟道区长度的方向，所述第二部分超出所述源极区，所述第三部分超出所述漏极区。
4.根据权利要求1所述的阵列基板，其特征在于，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；
所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；
所述第二部分超出所述源极区的面积大于所述第一部分超出所述沟道区的面积；所述第三部分超出所述漏极区的面积大于所述第一部分超出所述沟道区的面积。
5.根据权利要求1所述的阵列基板，其特征在于，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；
所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；
所述第二部分和所述第三部分的面积均大于所述第一部分的面积。
6.根据权利要求1所述的阵列基板，其特征在于，所述金属遮光层的热导率大于85W/(m·K)。
7.根据权利要求1所述的阵列基板，其特征在于，所述金属遮光层的厚度在40～200nm之间。
8.根据权利要求1所述的阵列基板，其特征在于，还包括设置在所述金属遮光层与所述有源层之间的缓冲层。
9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的阵列基板。
10.一种阵列基板的制备方法，包括在衬底上形成多晶硅薄膜晶体管，所述多晶硅薄膜晶体管包括有源层，所述有源层包括源极区、漏极区、位于所述源极区和所述漏极区之间的沟道区；其中，所述有源层通过对多晶硅层进行离子注入得到；所述多晶硅层通过对非晶硅层进行准分子激光退火得到；其特征在于，还包括：在形成所述多晶硅薄膜晶体管之前，在所述衬底上形成与所述有源层对应的金属遮光层；
所述金属遮光层在所述衬底上的正投影完全覆盖所述沟道区在所述衬底上的正投影，且所述金属遮光层至少覆盖部分所述源极区和部分所述漏极区。
11.根据权利要求10所述的制备方法，其特征在于，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；
所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；
沿垂直所述沟道区长度的方向，所述第二部分超出所述源极区的尺寸大于所述第一部分超出所述沟道区的尺寸；所述第三部分超出所述漏极区的尺寸大于所述第一部分超出所述沟道区的尺寸。
12.根据权利要求11所述的制备方法，其特征在于，沿所述沟道区长度的方向，所述第二部分超出所述源极区，所述第三部分超出所述漏极区。
13.根据权利要求10所述的制备方法，其特征在于，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；
所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；
所述第二部分超出所述源极区的面积大于所述第一部分超出所述沟道区的面积；所述第三部分超出所述漏极区的面积大于所述第一部分超出所述沟道区的面积。
14.根据权利要求10所述的制备方法，其特征在于，所述金属遮光层在所述衬底上的正投影完全覆盖所述有源层在所述衬底上的正投影；
所述金属遮光层包括与所述沟道区对应的第一部分、与所述源极区对应的第二部分、以及与所述漏极区对应的第三部分；
所述第二部分和所述第三部分的面积均大于所述第一部分的面积。
15.根据权利要求10-14任一项所述的制备方法，其特征在于，形成所述多晶硅薄膜晶体管，包括：
依次形成多晶硅层、栅绝缘层、栅电极；
以所述栅电极为阻挡，对未被所述栅电极挡住的所述多晶硅层进行离子注入工艺，使所述多晶硅层形成有源层；其中，离子注入的能量在10～200keV之间，离子注入剂量在1x1011～1x1020atoms/cm3之间；
形成层间绝缘层、源电极和漏电极；所述源电极和所述漏电极与所述有源层接触。
CN201610847629.9A 2016-09-23 2016-09-23 一种阵列基板及其制备方法、显示装置 Active CN106206622B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610847629.9A CN106206622B (zh) 2016-09-23 2016-09-23 一种阵列基板及其制备方法、显示装置
US15/759,498 US10312271B2 (en) 2016-09-23 2017-08-07 Array substrate, manufacturing method thereof and display device
PCT/CN2017/096204 WO2018054180A1 (zh) 2016-09-23 2017-08-07 一种阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610847629.9A CN106206622B (zh) 2016-09-23 2016-09-23 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN106206622A true CN106206622A (zh) 2016-12-07
CN106206622B CN106206622B (zh) 2019-05-10

Family

ID=58067548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610847629.9A Active CN106206622B (zh) 2016-09-23 2016-09-23 一种阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US10312271B2 (zh)
CN (1) CN106206622B (zh)
WO (1) WO2018054180A1 (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039466A (zh) * 2017-05-04 2017-08-11 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN107134460A (zh) * 2017-04-11 2017-09-05 深圳市华星光电技术有限公司 显示装置及其goa电路
CN107657231A (zh) * 2017-09-27 2018-02-02 京东方科技集团股份有限公司 指纹识别传感器及其制作方法和显示装置
WO2018054180A1 (zh) * 2016-09-23 2018-03-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107910328A (zh) * 2017-12-12 2018-04-13 睿力集成电路有限公司 半导体器件中制造存储节点接触的方法及半导体器件
WO2018119866A1 (zh) * 2016-12-27 2018-07-05 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
CN108987485A (zh) * 2018-08-24 2018-12-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置
CN109037343A (zh) * 2018-06-08 2018-12-18 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN109273365A (zh) * 2018-10-23 2019-01-25 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN109273588A (zh) * 2018-09-20 2019-01-25 京东方科技集团股份有限公司 一种薄膜传感器及其制备方法
WO2019041337A1 (en) * 2017-09-04 2019-03-07 Boe Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
CN109841581A (zh) * 2019-03-28 2019-06-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
WO2019178904A1 (zh) * 2018-03-19 2019-09-26 武汉华星光电技术有限公司 一种阵列基板及制备方法
US20190296154A1 (en) * 2018-03-19 2019-09-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and method for manufacturing same
CN112071868A (zh) * 2020-09-18 2020-12-11 京东方科技集团股份有限公司 Ltps tft阵列基板及显示装置
CN112542386A (zh) * 2020-11-03 2021-03-23 北海惠科光电技术有限公司 显示面板和薄膜晶体管的制造方法及其制造设备
CN112928127A (zh) * 2021-01-12 2021-06-08 武汉华星光电技术有限公司 阵列基板
CN115084273A (zh) * 2022-08-22 2022-09-20 睿力集成电路有限公司 一种半导体结构及存储器
WO2022205593A1 (zh) * 2021-03-29 2022-10-06 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
WO2022232988A1 (zh) * 2021-05-06 2022-11-10 京东方科技集团股份有限公司 显示基板及显示装置
WO2024007385A1 (zh) * 2022-07-08 2024-01-11 武汉华星光电技术有限公司 半导体器件和电子装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114517B2 (en) * 2018-03-28 2021-09-07 Sakai Display Products Corporation Organic EL display apparatus and method of manufacturing organic EL display apparatus
CN110289318A (zh) * 2019-06-27 2019-09-27 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、goa驱动电路和阵列基板
WO2021159379A1 (zh) * 2020-02-13 2021-08-19 京东方科技集团股份有限公司 显示面板及显示装置
US11581340B2 (en) * 2020-12-15 2023-02-14 Sharp Kabushiki Kaisha Active matrix substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493613A (zh) * 2008-01-24 2009-07-29 统宝光电股份有限公司 液晶显示面板及应用该液晶显示面板的影像显示系统
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN204204858U (zh) * 2014-11-14 2015-03-11 厦门天马微电子有限公司 一种阵列基板和显示面板
CN104538400A (zh) * 2014-12-16 2015-04-22 深圳市华星光电技术有限公司 一种ltps阵列基板
CN105140294A (zh) * 2015-08-11 2015-12-09 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7123314B2 (en) 2003-07-11 2006-10-17 Nec Corporation Thin-film transistor with set trap level densities, and method of manufactures
CN104157700B (zh) 2014-09-01 2018-02-13 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN106206622B (zh) 2016-09-23 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10355034B2 (en) * 2017-08-21 2019-07-16 Wuhan China Star Optoelectronics Technology Co., Ltd. Low-temperature polycrystalline silicon array substrate and manufacturing method, display panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493613A (zh) * 2008-01-24 2009-07-29 统宝光电股份有限公司 液晶显示面板及应用该液晶显示面板的影像显示系统
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN204204858U (zh) * 2014-11-14 2015-03-11 厦门天马微电子有限公司 一种阵列基板和显示面板
CN104538400A (zh) * 2014-12-16 2015-04-22 深圳市华星光电技术有限公司 一种ltps阵列基板
CN105140294A (zh) * 2015-08-11 2015-12-09 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018054180A1 (zh) * 2016-09-23 2018-03-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10312271B2 (en) 2016-09-23 2019-06-04 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
US10134907B2 (en) 2016-12-27 2018-11-20 Wuhan China Star Optoelectronics Technology Co., Ltd. Low temperature polysilicon array substrate and method for manufacturing the same
WO2018119866A1 (zh) * 2016-12-27 2018-07-05 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
US10410564B2 (en) 2017-04-11 2019-09-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Display device and GOA circuit thereof
WO2018188272A1 (zh) * 2017-04-11 2018-10-18 深圳市华星光电半导体显示技术有限公司 显示装置及其goa电路
CN107134460A (zh) * 2017-04-11 2017-09-05 深圳市华星光电技术有限公司 显示装置及其goa电路
CN107134460B (zh) * 2017-04-11 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示装置及其goa电路
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN107039466A (zh) * 2017-05-04 2017-08-11 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
WO2018201788A1 (zh) * 2017-05-04 2018-11-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
WO2019041337A1 (en) * 2017-09-04 2019-03-07 Boe Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
CN107657231B (zh) * 2017-09-27 2020-08-11 京东方科技集团股份有限公司 指纹识别传感器及其制作方法和显示装置
US10627550B2 (en) 2017-09-27 2020-04-21 Boe Technology Group Co., Ltd. Fingerprint recognition sensor, manufacturing method thereof and display device
CN107657231A (zh) * 2017-09-27 2018-02-02 京东方科技集团股份有限公司 指纹识别传感器及其制作方法和显示装置
CN107910328A (zh) * 2017-12-12 2018-04-13 睿力集成电路有限公司 半导体器件中制造存储节点接触的方法及半导体器件
CN107910328B (zh) * 2017-12-12 2023-09-22 长鑫存储技术有限公司 半导体器件中制造存储节点接触的方法及半导体器件
WO2019178904A1 (zh) * 2018-03-19 2019-09-26 武汉华星光电技术有限公司 一种阵列基板及制备方法
US20190296154A1 (en) * 2018-03-19 2019-09-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and method for manufacturing same
CN109037343B (zh) * 2018-06-08 2021-09-24 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN109037343A (zh) * 2018-06-08 2018-12-18 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN108987485A (zh) * 2018-08-24 2018-12-11 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置
CN108987485B (zh) * 2018-08-24 2021-10-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置
CN109273588A (zh) * 2018-09-20 2019-01-25 京东方科技集团股份有限公司 一种薄膜传感器及其制备方法
WO2020082426A1 (zh) * 2018-10-23 2020-04-30 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN109273365A (zh) * 2018-10-23 2019-01-25 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
WO2020192703A1 (zh) * 2019-03-28 2020-10-01 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN109841581B (zh) * 2019-03-28 2020-11-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN109841581A (zh) * 2019-03-28 2019-06-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN112071868A (zh) * 2020-09-18 2020-12-11 京东方科技集团股份有限公司 Ltps tft阵列基板及显示装置
CN112542386A (zh) * 2020-11-03 2021-03-23 北海惠科光电技术有限公司 显示面板和薄膜晶体管的制造方法及其制造设备
CN112542386B (zh) * 2020-11-03 2022-07-08 北海惠科光电技术有限公司 显示面板和薄膜晶体管的制造方法及其制造设备
CN112928127A (zh) * 2021-01-12 2021-06-08 武汉华星光电技术有限公司 阵列基板
WO2022205509A1 (zh) * 2021-01-12 2022-10-06 武汉华星光电技术有限公司 阵列基板
WO2022205593A1 (zh) * 2021-03-29 2022-10-06 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
WO2022232988A1 (zh) * 2021-05-06 2022-11-10 京东方科技集团股份有限公司 显示基板及显示装置
WO2024007385A1 (zh) * 2022-07-08 2024-01-11 武汉华星光电技术有限公司 半导体器件和电子装置
CN115084273A (zh) * 2022-08-22 2022-09-20 睿力集成电路有限公司 一种半导体结构及存储器

Also Published As

Publication number Publication date
CN106206622B (zh) 2019-05-10
WO2018054180A1 (zh) 2018-03-29
US10312271B2 (en) 2019-06-04
US20190131325A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN106057735B (zh) Tft背板的制作方法及tft背板
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US20170184892A1 (en) Array substrate, method for manufacturing the same, and display device
EP2743989B1 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN103839826B (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN106910748A (zh) 一种阵列基板、显示装置及其制作方法
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
TW201036171A (en) Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
CN103050410A (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
WO2014127645A1 (zh) 薄膜晶体管及其制作方法和显示器件
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN103383989B (zh) 像素结构的制造方法及其结构
CN105390443B (zh) Tft基板的制作方法
CN103996716A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN103296034A (zh) 一种阵列基板、制备方法以及显示装置
CN104752203A (zh) 一种薄膜晶体管的制作方法
CN104681624A (zh) 单晶硅基底tft器件
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN103700709B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant