CN103700709B - 一种薄膜晶体管及其制备方法、阵列基板和显示器 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板和显示器 Download PDF

Info

Publication number
CN103700709B
CN103700709B CN201310743074.XA CN201310743074A CN103700709B CN 103700709 B CN103700709 B CN 103700709B CN 201310743074 A CN201310743074 A CN 201310743074A CN 103700709 B CN103700709 B CN 103700709B
Authority
CN
China
Prior art keywords
electrode
insulating barrier
layer
electric capacity
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310743074.XA
Other languages
English (en)
Other versions
CN103700709A (zh
Inventor
高涛
周伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310743074.XA priority Critical patent/CN103700709B/zh
Publication of CN103700709A publication Critical patent/CN103700709A/zh
Application granted granted Critical
Publication of CN103700709B publication Critical patent/CN103700709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法，阵列基板和显示器，用以缩短工艺时间，提高生产效率。所述薄膜晶体管制备方法包括：在基板上沉积缓冲层和半导体非晶硅层；在缓冲层上形成有源层及存储电容下电极区；在有源层及存储电容下电极区上形成栅极绝缘层并在该绝缘层上形成栅极；将形成有栅极绝缘层和栅极的基板进行离子注入；在栅极绝缘层和栅极上形成第一绝缘层，在第一绝缘层上形成第一过孔；在第一绝缘层上形成源漏极及存储电容上电极，源漏极分别通过第一过孔与有源层形成的导体区域相连；在源漏极及存储电容上电极上形成第二绝缘层，在第二绝缘层上形成第二过孔；在第二绝缘层上形成像素电极，像素电极通过第二过孔与漏极相连。

Description

一种薄膜晶体管及其制备方法、阵列基板和显示器
技术领域
本发明涉及显示器技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板和显示器。
背景技术
在平面显示，例如液晶显示器、有机电致发光显示器或者无机电致发光显示器中，薄膜晶体管一般用作开关元件来控制像素，或是用作驱动元件来驱动像素。薄膜晶体管按照硅薄膜性质通常可分为非晶硅(a-Si)与多晶硅(Poly-Si)两种，与非晶硅薄膜晶体管相比较，多晶硅薄膜晶体管有更高的电子迁移率、更佳的液晶特性以及较少的漏电流，因此利用多晶硅薄膜晶体管制作的显示器会有较高的分辨率以及较快的反应速度，低温多晶硅技术已逐渐取代非晶硅技术成为薄膜晶体管研发的主流。
现有技术中多晶硅薄膜晶体管的制备工艺流程如图1所示，首先在基板上采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)的方法沉积一层非晶硅(a-Si)薄膜，进行第一道掩膜，形成非晶硅薄膜所需要的图形，接着进行热退火与准分子激光退火处理，去除非晶硅中的氢气并使非晶硅变成多晶硅，按照图1中的多晶硅薄膜晶体管的制备工艺流程可以看到，现有技术中制备多晶硅薄膜晶体管时所需的掩膜板为8道，且需要进行两次离子注入。第一次离子注入是形成存储电容的下电极，第二次离子注入是对半导体与源漏电极的接触区域进行注入，目的是降低接触电阻，其中，第一次离子注入的掩膜板是光刻胶，第二次离子注入的掩膜板是栅电极。
综上所述，多晶硅薄膜晶体管的工艺存在许多缺点，例如：合格率较差、工艺复杂、成本较高等。尤其是离子注入工艺，当离子注入时的掩膜板为光刻胶时，注入离子的能量极易引起光刻胶的固化，导致光刻胶残留，影响下步工序，并且常用的多晶硅薄膜晶体管的掩膜板多达8道，与一般的非晶硅薄膜晶体管的5道或者6道掩膜板相比，更为复杂耗时，严重降低了工业化生产产能，增加了成本。
发明内容
本发明实施例提供了一种薄膜晶体管的制备方法，用以减少掩膜板数量，缩短工艺时间，提高生产效率，节约生产成本。本发明还提供了一种薄膜晶体管、阵列基板及显示器。
根据本发明一实施例，提供的一种薄膜晶体管的制备方法，该方法包括：
在基板上依次沉积缓冲层和半导体非晶硅薄膜层；
在缓冲层上形成有源层及存储电容的下电极区；
在有源层及存储电容的下电极区上形成栅极绝缘层，在栅极绝缘层上形成栅电极及栅线；
将形成有栅极绝缘层、栅电极及栅线的基板放入离子注入设备中，进行离子注入,在所述有源层两端及所述存储电容的下电极区形成导体区域；
在栅极绝缘层和栅电极上形成第一绝缘层，在第一绝缘层上形成第一过孔；
在第一绝缘层上形成源极、漏极及存储电容的上电极，其中所述源极和漏极通过所述第一过孔与有源层形成的导体区域相连；
在源极、漏极及存储电容的上电极上形成第二绝缘层，并在第二绝缘层上形成第二过孔；
在第二绝缘层上形成像素电极，该像素电极通过第二过孔与漏极相连。
由本发明实施例提供的上述薄膜晶体管的制备方法，该方法减少了所用掩膜板的数量，且只进行一次离子注入，缩短了工艺时间，提高了生产效率，节约了生产成本。
较佳地，所述在缓冲层上形成有源层及存储电容的下电极区，包括：
对缓冲层上的半导体非晶硅薄膜层进行热退火和准分子激光退火，得到多晶硅薄膜层；
在得到的多晶硅薄膜层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，在缓冲层上形成有源层及存储电容的下电极区。
这样，所述缓冲层可以保护多晶硅薄膜层，防止高温工艺过程中，基板中的杂质离子热扩散进入多晶硅薄膜层中而影响其特性。
较佳地，所述在有源层及存储电容的下电极区上形成栅极绝缘层，在栅极绝缘层上形成栅电极及栅线，包括：
沉积栅极绝缘层和栅极金属层，在栅极金属层上涂覆光刻胶，并进行曝光及显影，之后对栅极金属层进行刻蚀并去除光刻胶，形成栅极绝缘层、栅电极及栅线。
这样，所述栅极绝缘层和栅电极的形成可以通过一道掩膜板来实现，从而节省了工艺时间，节约了生产成本。
较佳地，在完成离子注入后，所述方法还包括：
将所述基板进行快速热退火处理，对注入的离子进行激活。
这样，所述通过快速热退火处理后将注入的离子激活后，可以消除晶格损伤，使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子。
较佳地，所述在栅极绝缘层和栅电极上形成第一绝缘层，在第一绝缘层上形成第一过孔，包括：
沉积第一绝缘层，在第一绝缘层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，形成第一绝缘层及第一绝缘层上的第一过孔。
这样，所述在第一绝缘层上形成的第一过孔可以为后续源漏极与通过离子注入后的有源层的接触提供方便。
较佳地，所述在第一绝缘层上形成源极、漏极及存储电容的上电极，包括：
沉积金属层，在金属层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，形成源极、漏极及存储电容的上电极。
这样，所述形成源极、漏极及存储电容的上电极可以通过一道掩膜板来实现，从而节省了工艺时间，节约了生产成本。
较佳地，所述在源极、漏极及存储电容的上电极上形成第二绝缘层,并在第二绝缘层上形成第二过孔，包括：
沉积第二绝缘层，在第二绝缘层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，形成第二绝缘层及第二绝缘层上的第二过孔。
这样，所述在第二绝缘层上形成的第二过孔可以为像素电极与漏极的接触提供方便。
本发明的实施例还提供了一种薄膜晶体管，所述薄膜晶体管的制备方法为上述所述的方法，其中所述薄膜晶体管包括：基板、位于基板上的缓冲层、位于缓冲层上的有源层和存储电容下电极区、位于有源层和存储电容下电极区上的栅极绝缘层、位于栅极绝缘层上的栅电极及栅线、位于栅极绝缘层和栅电极上的第一绝缘层，第一绝缘层上的第一过孔、位于第一绝缘层上的源极、漏极及存储电容上电极、其中，所述源极和漏极通过所述第一过孔与有源层形成的导体区域相连，位于源极、漏极及存储电容的上电极上的第二绝缘层，第二绝缘层上的第二过孔，位于第二绝缘层上的像素电极，其中，所述像素电极通过所述第二过孔与所述漏极相连。
由上述实施例提供的薄膜晶体管，由于所述薄膜晶体管的制备方法如上所述，所以，该薄膜晶体管的制备时间较短，制备该薄膜晶体管的生产效率较高，因此，该薄膜晶体管的应用前景较广。
较佳地，所述缓冲层为氧化硅的单层膜或为氧化硅与氮化硅的复合膜。
这样，所述缓冲层为氧化硅的单层膜或为氧化硅与氮化硅的复合膜时，制备该缓冲层所需要的工艺较简单，成本相对也较低。
本发明的实施例还提供了一种阵列基板，所述阵列基板包括上述的薄膜晶体管。
由上述实施例提供的阵列基板，由于该阵列基板包括上述的薄膜晶体管，所以，该阵列基板的制作同样减少了掩膜板数量，缩短了工艺时间，提高了生产效率，节约了生产成本，应用前景较广。
本发明的实施例还提供了一种显示器，所述显示器包括上述的阵列基板。
由上述实施例提供的显示器，由于所述显示器包括上述的阵列基板，所以该显示器有着广泛的应用前景。
附图说明
图1为现有技术中多晶硅薄膜晶体管的制备工艺流程图；
图2为本发明实施例提供的一种薄膜晶体管的制备工艺流程图；
图3-图11为本发明实施例提供的一种薄膜晶体管在制作过程中的不同阶段的结构示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及其制备方法，阵列基板和显示器，用以减少掩膜板数量，缩短工艺时间，提高生产效率，节约生产成本。
下面给出本发明实施例提供的技术方案的详细介绍。
如图2所示，本发明实施例提供的一种薄膜晶体管的制备方法，所述方法包括：
S201、在基板上依次沉积缓冲层和半导体非晶硅薄膜层；
S202、在缓冲层上形成有源层及存储电容的下电极区；
S203、在有源层及存储电容的下电极区上形成栅极绝缘层，在栅极绝缘层上形成栅电极及栅线；
S204、将形成有栅极绝缘层、栅电极及栅线的基板放入离子注入设备中，进行离子注入,在有源层两端及存储电容的下电极区形成导体区域；
S205、在栅极绝缘层和栅电极上形成第一绝缘层，在第一绝缘层上形成第一过孔；
S206、在第一绝缘层上形成源极、漏极及存储电容的上电极，其中所述源极和漏极通过所述第一过孔与有源层形成的导体区域相连；
S207、在源极、漏极及存储电容的上电极上形成第二绝缘层，并在第二绝缘层上形成第二过孔；
S208、在第二绝缘层上形成像素电极，该像素电极通过第二过孔与漏极相连。
下面具体介绍本发明实施例提供的薄膜晶体管的制作工艺步骤。
如图3所示，在玻璃基板1上利用PECVD沉积一层缓冲层2(Buffer)，厚度为缓冲层2的材料可以是氧化硅(SiOx)的单层膜、或者是氮化硅(SiNx)、氧化硅(SiOx)的复合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，接着再沉积一层非晶硅(a-Si)有源层薄膜3，厚度为对应的反应气体可以是SiH4、H2的混合气体或者SiH2Cl2、H2的混合气体。沉积有缓冲层2和非晶硅(a-Si)有源层薄膜3的上述玻璃基板，首先对该玻璃基板进行热退火工艺处理，去除非晶硅有源层中的氢气，然后再进行准分子激光退火(Excimer Laser Annealing，ELA)处理，使非晶硅有源层变成多晶硅有源层。在多晶硅有源层上涂覆一层光刻胶，利用普通掩膜板进行曝光，显影后形成光刻胶完全去除区域与光刻胶完全保留区域，其中光刻胶完全保留区域对应多晶硅半导体区域及存储电容的下电极区域，光刻胶完全去除区域对应于其它区域，对多晶硅有源层进行干法刻蚀及光刻胶剥离后，形成多晶硅有源层及存储电容的下电极区域，如图4所示，形成的有源层为3a，有源层3a为多晶硅有源层，形成的存储电容的下电极区域为3b。
如图5所示，利用PECVD沉积一层栅极绝缘层4，厚度为栅极绝缘层4的材料可以是SiNx的单层膜或者是SiNx、SiOx的复合膜，然后再利用磁控溅射(Sputter)沉积一层栅极金属层，厚度为栅极金属可以是钼(Mo)、铝(Al)、铜(Cu)等金属，也可以是几种金属的复合膜层。在栅极金属层上涂覆光刻胶，利用普通掩膜板进行曝光，显影，然后对栅极金属层进行湿法刻蚀并去除光刻胶，形成栅电极5及栅线，其中湿法刻蚀过程中，只对栅极金属层进行刻蚀而不对栅极绝缘层4进行刻蚀，这样，在形成栅极绝缘层4和栅电极5时只需要一道掩膜板，节约了工艺时间，同时也节省了生产成本。
如图6所示，进行完上述步骤后，将图5所示的基板放入离子注入设备中对整个基板进行离子注入，在离子注入过程中栅电极5及栅线为掩膜板，其中，离子注入的原理是注入某些离子，使多晶硅半导体薄膜达到我们想要的特性。在离子注入的过程中，离子会注入到栅极绝缘层中，因为栅极绝缘层本身是绝缘体，即使注入某些导电离子后也不会对其有太大的影响，同时，离子注入是通过注入的深度来控制离子注入到哪一层，因此，离子注入对缓冲层没有影响，离子注入只对多晶硅有源层有影响，离子注入到多晶硅有源层后，使得多晶硅半导体层变为导体层。注入的离子为硼(B)离子，反应气体为浓度为10％的B2H6。
如图7所示，完成离子注入后，存储电容的下电极区域的多晶硅半导体层变为导体层，成为存储电容的下电极3bc，由于在离子注入过程中栅电极5为掩膜板，因此栅电极下的有源层没有离子注入，该处仍然为有源层3a，而没有栅电极5保护的有源层有离子注入，该部分的半导体同样也变为导体，由有源层形成的导体层对应的区域为3as和3ad，其中，导体区域3as将与后续得到的源电极接触，导体区域3ad将与后续得到的漏电极接触，由于3as和3ad区域为导体，故可以减小其与源、漏电极的接触电阻。之后对图7所示的经过离子注入后的基板进行快速热退火(Rapid Thermal Anneal，RTA)处理，对注入的离子进行激活，由于离子注入后的杂质并未最后就位，并且由于离子注入时能量很高，会与晶格原子核发生碰撞，这样就会在入射离子路径周围产生大量缺陷，甚至造成非晶化，特别在多晶硅粒子边界四周更为明显，激活的目的就是为了消除晶格损伤，使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子。
如图8所示，利用PECVD沉积第一绝缘层，厚度为成分可以是SiNx、SiOx，或者是SiNx、SiOx的复合物等，然后在第一绝缘层上涂覆光刻胶，利用普通掩膜板进行曝光，显影，之后进行干法刻蚀并去除光刻胶，形成所需的第一绝缘层6和第一绝缘层上的第一过孔10，其中，第一过孔10用于将后续形成的源电极与导体区域3as相连，漏电极与导体区域3ad相连。
如图9所示，通过磁控溅射或热蒸镀的方法沉积一层金属层，厚度为金属层的材料可以选用Mo、Al、Cu等金属，或者是几种金属的复合膜层，在沉积得到的金属层上涂覆光刻胶，利用普通掩膜板进行曝光，显影，之后进行刻蚀并去除光刻胶，形成源电极7a、漏电极7b及存储电容的上电极7c等图形。
如图10所示，利用PECVD沉积第二绝缘层，厚度为第二绝缘层可以是SiNx、SiOx，或者是其复合物等，然后在第二绝缘层上涂覆光刻胶，利用普通掩膜板进行曝光，显影，之后进行干法刻蚀并去除光刻胶，形成所需的第二绝缘层8和第二绝缘层上的第二过孔20，其中，第二绝缘层8也可以用感光的绝缘树脂代替。
如图11所示，利用磁控溅射或电子束热蒸发的方法沉积一层透明导电膜，透明导电膜可以是氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，厚度为然后在透明导电膜上涂覆光刻胶，利用普通掩膜板进行曝光，显影，之后进行湿法刻蚀并去除光刻胶，形成像素电极9，像素电极9通过第二过孔20与漏电极7b相连。
如图11所示，本发明实施例提供的薄膜晶体管包括：基板1、位于基板1上的缓冲层2、位于缓冲层2上的有源层3a和存储电容下电极3bc、位于有源层3a和存储电容下电极3bc上的栅极绝缘层4、位于栅极绝缘层4上的栅电极5及栅线、位于栅极绝缘层4和栅电极5上的第一绝缘层6，第一绝缘层6上的第一过孔、位于第一绝缘层6上的源极7a、漏极7b及存储电容上电极7c，其中，所述源极7a和漏极7b通过所述第一过孔与有源层形成的导体区域3as和3ad相连，位于源极7a、漏极7b及存储电容的上电极7c上的第二绝缘层8，第二绝缘层8上的第二过孔20，位于第二绝缘层8上的像素电极9，其中，所述像素电极9通过所述第二过孔20与所述漏极7b相连。
较佳地，所述缓冲层2为氧化硅的单层膜或为氧化硅与氮化硅的复合膜。
本发明实施例提供的一种阵列基板，所述阵列基板包括本发明实施例提供的薄膜晶体管。
本发明实施例提供的一种显示器，所述显示器包括本发明实施例提供的阵列基板。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种薄膜晶体管的制备方法，其特征在于，所述方法包括：
在基板上依次沉积缓冲层和半导体非晶硅薄膜层；
在缓冲层上形成有源层及存储电容的下电极区；
在有源层及存储电容的下电极区上形成栅极绝缘层，在栅极绝缘层上形成栅电极及栅线；
将形成有栅极绝缘层、栅电极及栅线的基板放入离子注入设备中，进行离子注入,在所述有源层两端及所述存储电容的下电极区形成导体区域；
在栅极绝缘层和栅电极上形成第一绝缘层，在第一绝缘层上形成第一过孔；
在第一绝缘层上形成源极、漏极及存储电容的上电极，其中所述源极和漏极通过所述第一过孔与有源层形成的导体区域相连；
在源极、漏极及存储电容的上电极上形成第二绝缘层，并在第二绝缘层上形成第二过孔；
在第二绝缘层上形成像素电极，该像素电极通过第二过孔与漏极相连。
2.根据权利要求1所述的方法，其特征在于，所述在缓冲层上形成有源层及存储电容的下电极区，包括：
对缓冲层上的半导体非晶硅薄膜层进行热退火和准分子激光退火，得到多晶硅薄膜层；
在得到的多晶硅薄膜层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，在缓冲层上形成有源层及存储电容的下电极区。
3.根据权利要求1所述的方法，其特征在于，所述在有源层及存储电容的下电极区上形成栅极绝缘层，在栅极绝缘层上形成栅电极及栅线，包括：
沉积栅极绝缘层和栅极金属层，在栅极金属层上涂覆光刻胶，并进行曝光及显影，之后对栅极金属层进行刻蚀并去除光刻胶，形成栅极绝缘层、栅电极及栅线。
4.根据权利要求1所述的方法，其特征在于，在完成离子注入后，该方法还包括：
将所述基板进行快速热退火处理，对注入的离子进行激活。
5.根据权利要求1所述的方法，其特征在于，所述在栅极绝缘层和栅电极上形成第一绝缘层，在第一绝缘层上形成第一过孔，包括：
沉积第一绝缘层，在第一绝缘层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，形成第一绝缘层及第一绝缘层上的第一过孔。
6.根据权利要求1所述的方法，其特征在于，所述在第一绝缘层上形成源极、漏极及存储电容的上电极，包括：
沉积金属层，在金属层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，形成源极、漏极及存储电容的上电极。
7.根据权利要求1所述的方法，其特征在于，所述在源极、漏极及存储电容的上电极上形成第二绝缘层,并在第二绝缘层上形成第二过孔，包括：
沉积第二绝缘层，在第二绝缘层上涂覆光刻胶，并进行曝光及显影，之后进行刻蚀并去除光刻胶，形成第二绝缘层及第二绝缘层上的第二过孔。
8.一种根据权利要求1-7任一权项所述的方法制备得到的薄膜晶体管，其特征在于，所述薄膜晶体管包括：基板、位于基板上的缓冲层、位于缓冲层上的有源层和存储电容下电极区、位于有源层和存储电容下电极区上的栅极绝缘层、位于栅极绝缘层上的栅电极及栅线、位于栅极绝缘层和栅电极上的第一绝缘层，第一绝缘层上的第一过孔、位于第一绝缘层上的源极、漏极及存储电容上电极，其中，所述源极和漏极通过所述第一过孔与有源层形成的导体区域相连，位于源极、漏极及存储电容的上电极上的第二绝缘层，第二绝缘层上的第二过孔，位于第二绝缘层上的像素电极，其中，所述像素电极通过所述第二过孔与所述漏极相连。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述缓冲层为氧化硅的单层膜或为氧化硅与氮化硅的复合膜。
10.一种阵列基板，其特征在于，包括权利要求8-9任一权项所述的薄膜晶体管。
11.一种显示器，其特征在于，包括权利要求10所述的阵列基板。
CN201310743074.XA 2013-12-27 2013-12-27 一种薄膜晶体管及其制备方法、阵列基板和显示器 Active CN103700709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310743074.XA CN103700709B (zh) 2013-12-27 2013-12-27 一种薄膜晶体管及其制备方法、阵列基板和显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310743074.XA CN103700709B (zh) 2013-12-27 2013-12-27 一种薄膜晶体管及其制备方法、阵列基板和显示器

Publications (2)

Publication Number Publication Date
CN103700709A CN103700709A (zh) 2014-04-02
CN103700709B true CN103700709B (zh) 2016-10-05

Family

ID=50362181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310743074.XA Active CN103700709B (zh) 2013-12-27 2013-12-27 一种薄膜晶体管及其制备方法、阵列基板和显示器

Country Status (1)

Country Link
CN (1) CN103700709B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097841B (zh) * 2015-08-04 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105652542B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105679768B (zh) 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
KR102567715B1 (ko) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
CN109643657B (zh) * 2017-06-22 2022-08-16 深圳市柔宇科技股份有限公司 阵列基板的制作设备及阵列基板的制作方法
CN111312728A (zh) * 2020-02-27 2020-06-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640213B1 (ko) * 2003-12-29 2006-10-31 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 제조방법
KR100616708B1 (ko) * 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN103700709A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
CN103700709B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示器
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN106206622A (zh) 一种阵列基板及其制备方法、显示装置
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104064688B (zh) 具有存储电容的tft基板的制作方法及该tft基板
CN106057735B (zh) Tft背板的制作方法及tft背板
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105702623B (zh) Tft阵列基板的制作方法
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
TWI405335B (zh) 半導體結構及其製造方法
CN103151388A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN103268855B (zh) 多晶硅形成方法、tft阵列基板制造方法及显示装置
CN103383989B (zh) 像素结构的制造方法及其结构
US20150294869A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor and array substrate
KR20090057690A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
CN104966722A (zh) Tft基板结构及其制作方法
CN103996716A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104362179B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN102646683B (zh) 一种阵列基板及其制造方法
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN202957251U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN105762196A (zh) 一种薄膜晶体管、其制作方法及相应装置
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant