CN103268855B - 多晶硅形成方法、tft阵列基板制造方法及显示装置 - Google Patents
多晶硅形成方法、tft阵列基板制造方法及显示装置 Download PDFInfo
- Publication number
- CN103268855B CN103268855B CN201210557289.8A CN201210557289A CN103268855B CN 103268855 B CN103268855 B CN 103268855B CN 201210557289 A CN201210557289 A CN 201210557289A CN 103268855 B CN103268855 B CN 103268855B
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- opaque metal
- tft
- step shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 97
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 37
- 238000002425 crystallisation Methods 0.000 claims abstract description 24
- 230000008025 crystallization Effects 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 239000011248 coating agent Substances 0.000 claims description 37
- 238000000576 coating method Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 8
- 239000007789 gas Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 238000005253 cladding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种多晶硅形成方法、TFT阵列基板制造方法及显示装置，以解决现有技术中在沟道边缘处TFT容易提早开启，形成驼峰现象的问题。本发明中在预形成TFT处形成具有台阶形状的遮光层，并且所述台阶形状所在位置对应TFT沟道边缘处，在所述遮光层上形成与所述遮光层具有相一致台阶形状的缓冲层与非晶硅层，对所述非晶硅层进行低温晶化处理，形成包含不饱和结晶的多晶硅，从而使得沟道边缘处的多晶硅结晶失效，使TFT器件在沟道边缘处的电流降低，无法表现边缘TFT提早开启的状况，避免驼峰现象的发生。
Description
技术领域
本发明涉及液晶显示器制造领域，尤其涉及多晶硅形成方法、TFT阵列基板制造方法及显示装置。
背景技术
采用低温多晶硅技术(LowTemperaturePoly-silicon，LTPS)制造的显示面板，能够降低显示屏的功耗，加上LTPSTFT（ThinFilmTransistor，薄膜晶体管）显示面板具有高分辨率、反应速度快、高亮度、高开口率等优点，LTPSTFT显示面板得到越来越广泛的应用。
现有的LTPSTFT阵列基板制造工艺中，首先需要在玻璃基板10上沉积不透明金属层，对该不透明金属层刻蚀形成遮蔽背光源的光照射到TFT沟道的遮光层11，并在遮光层11上形成缓冲层12，之后在缓冲层12的整个表面上沉积非晶硅a-Si，通过脱氢工艺以及低温晶化工艺形成多晶硅层13。目前广泛使用的LTPSTFT显示面板的截面示意图，如图1所示。
由图1可知，现有的LTPSTFT结构中，位于多晶硅层上方的栅绝缘层14在多晶硅层边缘处具有台阶结构，很容易造成沟道边缘处后层覆盖的氧化层偏薄，使得栅绝缘层14在TFT的沟道中间区域与沟道边缘处覆盖厚度不一样，在沟道边缘部分覆盖厚度相对沟道中间区域的覆盖厚度较薄，因此，在提供相同的电压驱动TFT时，TFT在沟道边缘处会提前开启，提早出现I-V曲线，表现为驼峰现象，即TFT会开启两次，影响显示效果，可靠性较低。
发明内容
本发明的目的是提供一种TFT阵列基板及其制造方法，以解决现有的TFT阵列基板，在沟道边缘处TFT容易提早开启，形成驼峰现象的问题。
本发明的目的是通过以下技术方案实现的：
本发明一方面提供了一种TFT阵列基板中多晶硅的形成方法，该方法包括：
在基板上沉积不透明金属层；
刻蚀所述不透明金属层，在预形成TFT处形成具有台阶形状的遮光层，其中，所述台阶形状所在位置对应TFT沟道边缘处；
在所述遮光层上形成缓冲层，并在所述缓冲层上沉积非晶硅，形成与所述遮光层具有相一致台阶形状的缓冲层与非晶硅层；
对所述非晶硅层进行低温晶化处理，形成包含不饱和结晶的多晶硅。
本发明还提供了一种TFT阵列基板的制造方法，该方法包括：
在基板上沉积不透明金属层；
刻蚀所述不透明金属层，在预形成TFT处形成具有台阶形状的遮光层，其中，所述台阶形状所在位置对应TFT沟道边缘处；
在所述遮光层上形成缓冲层，并在所述缓冲层上沉积非晶硅，形成与所述遮光层具有相一致台阶形状的缓冲层与非晶硅层；
对所述非晶硅层进行低温晶化处理，形成多晶硅层，其中，所述多晶硅层在具有台阶形状区域包含不饱和结晶多晶硅；
在所述多晶硅层上形成栅绝缘层，并在所述栅绝缘层上形成栅金属层；
对所述多晶硅层、所述栅绝缘层以及所述栅金属层进行构图工艺以及离子掺杂工艺处理，形成栅极、源电极和漏电极。
本发明还提供了一种TFT阵列基板，该阵列基板包括遮光层、以及位于所述遮光层上方的缓冲层和多晶硅层，所述遮光层、所述缓冲层和所述多晶硅层在对应TFT沟道边缘处具有台阶形状。
本发明还提供了一种液晶显示面板，该显示面板包括上述TFT阵列基板。
本发明还提供了一种液晶显示器，该显示器包括上述液晶显示面板。
本发明提供的TFT阵列基板中多晶硅的形成方法以及TFT阵列基板的制造方法，通过制造出具有特殊台阶结构的遮光层，使得后续在进行多晶硅结晶时，在TFT沟道区域边缘处形成不饱和结晶的多晶硅，从而使得沟道边缘处的多晶硅结晶失效，使TFT器件在沟道边缘处的电流降低，无法表现边缘TFT提早开启的状况，避免驼峰现象的发生。
附图说明
图1为现有的LTPSTFT显示面板截面示意图；
图2为本发明提供的TFT阵列基板中多晶硅形成方法流程示意图；
图3A-图3D为本发明提供的多步干刻法形成至少两级台阶结构示意图；
图4为本发明提供的TFT阵列基板制作方法流程图；
图5为本发明提供的TFT阵列基板截面示意图。
具体实施方式
本发明提供了一种TFT阵列基板中多晶硅的形成方法，该方法中在遮光层对应TFT沟道区域位置处形成特殊的台阶结构，在后续形成的多晶硅层在对应位置处结晶不饱和，即使得TFT沟道边缘处的结晶失效，避免驼峰现象发生。
本发明实施例一提供了一种TFT阵列基板中多晶硅的形成方法，该方法实现流程示意图如图2所示。
步骤S201：在玻璃基板10上沉积不透明金属层。
具体的，首先通过初始清洁工艺实现对玻璃基板10的清洗，在清洗后的玻璃基板10上采用磁控溅射成膜(PVD）方法沉积一定厚度的不透明金属。
步骤S202：刻蚀步骤S201中的不透明金属层，形成具有台阶形状的遮光层11。
具体的，本发明实施例中对步骤S201中沉积完成的不透明金属层，进行图形化刻蚀显影工艺，在对应预形成TFT处形成遮光层图形，利用形成的遮光层去遮蔽背光源的光照射到TFT器件的多晶硅沟道处，避免产生较大的光生漏电流。
进一步的，本发明实施例中在对应TFT沟道边缘处，刻蚀不透明金属层形成具有台阶形状的遮光层11，以使后续ELA(excimerlaserannealer，准分子激光退火工艺)结晶时，沟道边缘处受到台阶处特殊结构影响，在对应台阶的位置处结晶不饱和。
步骤S203：在遮光层11上形成缓冲层12。
具体的，为了防止玻璃基板10中有害物质，如碱金属离子对多晶硅薄膜层性能的影响，采用增强气象化学沉积PECVD法在刻蚀形成的具有台阶形状的遮光层11以及玻璃基板10上沉积缓冲层12，由于遮光层11在对应TFT沟道边缘处具有台阶形状，因此在其上形成的缓冲层12在对应位置处也具有相一致的台阶形状。
步骤S204：在缓冲层上12沉积非晶硅，形成非晶硅层。
具体的，采用PECVD法在缓冲层12上沉积一定厚度的非晶硅层,一般为30-100nm，形成与遮光层11和缓冲层12具有相一致台阶形状的非晶硅层。
步骤S205：对非晶硅层进行低温晶化处理，形成包含不饱和结晶的多晶硅。
具体的，采用PECVD法在缓冲层12上沉积完非晶硅层后，采用高温烤箱对非晶硅层进行脱氢工艺处理，以防止在晶化过程中的氢爆现象以及降低晶化后薄膜内部的缺陷态密度作用。脱氢工艺完成后，进行低温晶化工艺过程，对非晶硅层进行低温多晶化处理。因为非晶硅层具有台阶形状，使得衬底激光热传导存在差异，从而导致TFT沟道边缘结晶状况不饱和，形成包含不饱和结晶的多晶硅。
本发明实施例中优选激光退火工艺(ELA)对非晶硅层进行低温晶化处理，当然并不引以为限，还可以是其他的低温晶化处理方法，比如金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理。
本发明实施例提供的TFT阵列基板中多晶硅的形成方法，在原有形成LTPSTFT遮光层的工艺基础上，仅仅在形成原有遮光层的同时改变刻蚀工艺，将遮光层对应TFT沟道边缘处刻蚀为具有台阶结构的特殊结构，从而使得后续形成多晶硅时，在对应台阶位置处结晶不饱和，即使得TFT沟道边缘处的多晶硅结晶失效，可使得TFT沟道边缘电流降低，无法表现出边缘TFT提早开启的状况，避免驼峰效应的出现。
本发明实施例二对实施例一步骤S202中形成具有台阶形状的遮光层进行详细说明，本发明实施例中刻蚀不透明金属层，在预形成TFT处形成具有台阶形状的遮光层时可采用多步干法刻蚀，形成所需台阶形状，当然并不引以为限，任何可以形成台阶形状的方法，都适用于本发明。
进一步的，为使后续激光晶化工艺在TFT沟道边缘的粗糙表面聚焦不均匀，最终导致边缘沟道结晶失效，达到抑制沟道边缘提前开启的目的，本发明实施例中形成的具有台阶形状的遮光层，优选形成至少两级台阶的多级台阶形状。当然遮光层台阶阶数越多，TFT沟道边缘表面粗糙度越大，因此本发明实施例可在工艺条件允许的情况下，尽可能多的形成多级台阶，以锯齿状为优选。
如图3A-图3D所示，为本发明实施例中具有至少两级台阶形状的遮光层形成过程示意图。
A、在不透明金属层上，除待形成第一级台阶对应区域A1以外的其他区域涂覆光刻胶，如图3A所示。
B、注入刻蚀气体，垂直刻蚀涂覆光刻胶以后的不透明金属层，在不透明金属层未涂覆光刻胶部分刻蚀掉部分不透明金属，形成第一级台阶，如图3B所示。
优选的，本发明实施例中进行步骤B中垂直刻蚀采用的刻蚀气体可以灵活选择，例如可以是SF6与O2的组合气体；或Cl2与O2的组合气体；或CF4与O2的组合气体。
C、对光刻胶进行横向灰化后退处理，得到不透明金属层上待形成第二级台阶对应的区域B1，如图3C所示。
具体的，本发明实施例中可采用注入O2的方法，对光刻胶进行横向灰化后退处理，可根据台阶的宽度设定注入O2的多少，从而控制灰化处理后光刻胶后退的进程。
D、继续注入刻蚀气体，重复执行步骤B与C，逐步刻蚀灰化处理后的不透明金属层，形成具有至少两级台阶形状的遮光层，如图3D所示。
具体的，重复执行步骤B与C的步骤次数越多，形成的台阶数也越多，但是因为实际产品上遮光层厚度有限，不能无限制的循环刻蚀制作台阶，因此，本发明实施例中可根据实际工艺精度，确定形成的台阶数目，以达到最大限度为最佳。
本发明实施例中，采用多步干刻方法形成至少两级台阶的多级台阶结构，实现简单，并且由于采用气体刻蚀方法，未进行离子注入，减少对TFT结构性能的影响。
本发明实施例三在实施例一与实施例二的基础上，提供了一种TFT阵列基板的制造方法，本发明实施例中仅就前续形成TFT的过程进行详细说明，后续在TFT形成以后的制作过程，可以采用现有的技术方法，在此不再赘述。如图4所示为本发明实施例中形成TFT的过程示意图，包括：
步骤S401：在基板上沉积不透明金属层。
步骤S402：刻蚀不透明金属层，在预形成TFT处形成具有台阶形状的遮光层，其中，台阶形状所在位置对应TFT沟道边缘处。
优选的，本发明实施例中进行遮光层刻蚀时，可采用多步干法刻蚀的方法，对步骤S401中沉积的不透明金属层进行刻蚀，形成具有至少两级台阶形状的多级台阶形状。
进一步优选的，本发明实施例中采用多步干法刻蚀形成至少两级台阶形状的遮光层时，可采用如下方法：
A、在不透明金属层上，除待形成第一级台阶对应区域以外的其他区域涂覆光刻胶；
B、注入刻蚀气体，垂直刻蚀涂覆光刻胶以后的不透明金属层，在不透明金属层未涂覆光刻胶部分，形成第一级台阶；
C、对光刻胶进行横向灰化后退处理，逐步得到不透明金属层上待形成其他台阶对应的区域；
D、继续注入刻蚀气体，逐步垂直刻蚀灰化处理后的不透明金属层，形成具有至少两级台阶形状的遮光层。
进一步的，本发明实施例中注入的刻蚀气体进行垂直刻蚀时，可采用多种其他的组合进行刻蚀，比如SF6与O2的组合气体；或Cl2与O2的组合气体；或CF4与O2的组合气体。
步骤S403：在遮光层上形成缓冲层，并在缓冲层上沉积非晶硅，形成与步骤S402中形成的遮光层具有相一致台阶形状的缓冲层与非晶硅层。
具体的，本发明实施例中可以采用增强气象化学沉积PECVD法在玻璃基板的整面沉积缓冲层和非晶硅层，降低工艺精度，制作工艺简单。
步骤S404：对步骤S403中形成的非晶硅层进行低温晶化处理，形成包含不饱和结晶多晶硅层。
具体的，本发明实施例中对整面成膜后的非晶硅层进行低温晶化处理时，优选ELA低温晶化处理方法，并且由于缓冲层与非晶硅层全部具有与遮光层相一致形状的台阶结构，因此在进行ELA结晶时，在具有台阶形状对应的区域，会形成包含不饱和结晶的多晶硅。
步骤S405：在步骤S404中形成的包含不饱和结晶的多晶硅层上形成栅绝缘层，并在栅绝缘层上形成栅金属层。
步骤S406：对步骤S404中形成的多晶硅层、步骤S405中形成的栅绝缘层以及栅金属层进行构图工艺，形成栅极和多晶硅半导体部分。
步骤S407：对多晶硅半导体部分的源电极和漏电极区域进行离子掺杂工艺，形成源电极和漏电极。
本发明实施例提供的TFT阵列基板的制造方法，通过制造出具有特殊台阶结构的遮光层，使得后续在进行多晶硅结晶时，在TFT沟道区域边缘处形成不饱和结晶的多晶硅，从而使得沟道边缘处的多晶硅结晶失效，使器件在边缘处的电流降低，无法表现边缘TFT提早开启的状况，避免驼峰现象的发生。
本发明实施例四基于实施例三的TFT阵列基板制造方法，提供了一种TFT阵列基板，如图5所示为本发明实施例提供的TFT阵列基板截面示意图。
本发明实施例提供的TFT阵列基板，玻璃基板10上依次包括遮光层11、缓冲层12、多晶硅层13、栅绝缘层14、栅极15以及源漏极16。
具体的，本发明实施例中遮光层11、以及位于遮光层11上方的缓冲层12和多晶硅层13在对应TFT沟道边缘处具有台阶形状，如图5所示。
优选的，本发明实施例中遮光层11、以及位于遮光层11上方的缓冲层12和多晶硅层13具有的台阶数为至少两级，增大后续形成的TFT沟道边缘处表面粗糙度，从而使得在TFT沟道区域边缘处形成不饱和结晶的多晶硅，沟道边缘处的多晶硅结晶失效，使TFT器件在沟道边缘处的电流降低，无法表现边缘TFT提早开启的状况，避免驼峰现象的发生。
本发明实施例五还提供了一种液晶显示面板，包括上述实施例四中涉及的薄膜晶体管阵列基板、与该薄膜晶体管阵列基板相对设置的彩膜基板，以及夹杂在阵列基板和彩膜基板之间的液晶层。除薄膜晶体管阵列基板之外的其他结构与现有技术相同，这里具体不再赘述。
基于相同的理念，本发明实施例六还提供了一种液晶显示器，该液晶显示器包括实施例五涉及的液晶显示面板，除液晶显示面板的薄膜晶体管阵列基板之外的其他结构与现有技术相同，这里具体不再赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种薄膜晶体管TFT阵列基板中多晶硅的形成方法，其特征在于，该方法包括：
在基板上沉积不透明金属层；
刻蚀所述不透明金属层，在预形成TFT处形成具有至少两级台阶形状的遮光层，其中，所述台阶形状所在位置对应所述TFT沟道边缘处；
在所述遮光层上形成缓冲层，并在所述缓冲层上沉积非晶硅，形成与所述遮光层具有相一致台阶形状的缓冲层与非晶硅层；
对所述非晶硅层进行低温晶化处理，形成包含不饱和结晶的多晶硅。
2.如权利要求1所述的方法，其特征在于，采用多步干法刻蚀的方法，刻蚀所述不透明金属层，形成具有至少两级台阶形状的遮光层，具体包括：
在所述不透明金属层上，除待形成第一级台阶对应区域以外的其他区域涂覆光刻胶；
注入刻蚀气体，垂直刻蚀涂覆光刻胶后的所述不透明金属层，在所述不透明金属层未涂覆光刻胶部分，形成第一级台阶；
对所述光刻胶进行横向灰化处理，逐步得到不透明金属层上待形成其他台阶对应的区域；
继续注入刻蚀气体，逐步垂直刻蚀灰化处理后的所述不透明金属层，形成具有至少两级台阶形状的遮光层。
3.如权利要求2所述的方法，其特征在于，所述刻蚀气体包括以下任一组合气体：
SF6与O2的组合气体；或
Cl2与O2的组合气体；或
CF4与O2的组合气体。
4.如权利要求1至3任一项所述的方法，其特征在于，所述对所述非晶硅层进行低温晶化处理时，采用激光退火工艺ELA，对所述非晶硅层进行低温晶化处理。
5.一种薄膜晶体管TFT阵列基板的制造方法，其特征在于，该方法包括：
在基板上沉积不透明金属层；
刻蚀所述不透明金属层，在预形成TFT处形成具有至少两级台阶形状的遮光层，其中，所述台阶形状所在位置对应TFT沟道边缘处；
在所述遮光层上形成缓冲层，并在所述缓冲层上沉积非晶硅，形成与所述遮光层具有相一致台阶形状的缓冲层与非晶硅层；
对所述非晶硅层进行低温晶化处理，形成多晶硅层，其中，所述多晶硅层在具有台阶形状区域包含不饱和结晶的多晶硅；
在所述多晶硅层上形成栅绝缘层，并在所述栅绝缘层上形成栅金属层；
对所述多晶硅层、所述栅绝缘层以及所述栅金属层进行构图工艺以及离子掺杂工艺处理，形成栅极、源电极和漏电极。
6.如权利要求5所述的方法，其特征在于，采用多步干法刻蚀的方法，刻蚀所述不透明金属层，形成具有至少两级台阶形状的遮光层，具体包括：
在所述不透明金属层上，除待形成第一级台阶对应区域以外的其他区域涂覆光刻胶；
注入刻蚀气体，垂直刻蚀涂覆光刻胶后的所述不透明金属层，在所述不透明金属层未涂覆光刻胶部分，形成第一级台阶；
对所述光刻胶进行横向灰化处理，逐步得到不透明金属层上待形成其他台阶对应的区域；
继续注入刻蚀气体，逐步垂直刻蚀灰化处理后的所述不透明金属层，形成具有至少两级台阶形状的遮光层。
7.如权利要求6所述的方法，其特征在于，所述刻蚀气体包括以下任一组合气体：
SF6与O2的组合气体；或
Cl2与O2的组合气体；或
CF4与O2的组合气体。
8.如权利要求5至7任一项所述的方法，其特征在于，所述对所述非晶硅层进行低温晶化处理时，采用激光退火工艺ELA，对所述非晶硅层进行低温晶化处理。
9.一种薄膜晶体管TFT阵列基板，包括遮光层、以及位于所述遮光层上方的缓冲层和多晶硅层，其特征在于，所述遮光层、所述缓冲层和所述多晶硅层在对应TFT沟道边缘处具有至少两级的台阶形状。
10.一种液晶显示面板，其特征在于，包括权利要求9所述的TFT阵列基板。
11.一种液晶显示器，其特征在于，包括权利要求10所述的液晶显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210557289.8A CN103268855B (zh) | 2012-12-19 | 2012-12-19 | 多晶硅形成方法、tft阵列基板制造方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210557289.8A CN103268855B (zh) | 2012-12-19 | 2012-12-19 | 多晶硅形成方法、tft阵列基板制造方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103268855A CN103268855A (zh) | 2013-08-28 |
| CN103268855B true CN103268855B (zh) | 2015-12-09 |
Family
ID=49012478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210557289.8A Active CN103268855B (zh) | 2012-12-19 | 2012-12-19 | 多晶硅形成方法、tft阵列基板制造方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103268855B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104377247B (zh) * | 2014-11-24 | 2017-12-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 |
| CN104538454B (zh) * | 2014-12-26 | 2017-12-01 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN104538354B (zh) * | 2014-12-31 | 2018-01-09 | 深圳市华星光电技术有限公司 | 一种ltps tft像素单元及其制造方法 |
| CN105140177A (zh) * | 2015-07-22 | 2015-12-09 | 京东方科技集团股份有限公司 | 阵列基板的制备方法，阵列基板、显示面板、显示装置 |
| CN105185714B (zh) | 2015-09-22 | 2018-09-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| CN105633076A (zh) * | 2016-01-04 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法和显示装置 |
| CN107068770B (zh) * | 2017-05-04 | 2019-12-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
| CN108054172B (zh) * | 2017-11-30 | 2020-09-25 | 武汉天马微电子有限公司 | 阵列基板及其制作方法和显示装置 |
| CN108447873A (zh) * | 2018-03-19 | 2018-08-24 | 武汉华星光电技术有限公司 | 一种阵列基板及制备方法 |
| CN110376811A (zh) * | 2019-06-11 | 2019-10-25 | 惠科股份有限公司 | 阵列基板和显示装置 |
| CN111900177A (zh) * | 2020-09-14 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法与显示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5082385B2 (ja) * | 2006-11-01 | 2012-11-28 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP2010074030A (ja) * | 2008-09-22 | 2010-04-02 | Seiko Epson Corp | 薄膜トランジスタおよび電気光学装置 |
-
2012
- 2012-12-19 CN CN201210557289.8A patent/CN103268855B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103268855A (zh) | 2013-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103268855B (zh) | 多晶硅形成方法、tft阵列基板制造方法及显示装置 | |
| CN102543860B (zh) | 一种低温多晶硅tft阵列基板的制造方法 | |
| CN106206622B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| TWI416588B (zh) | 用於製造結晶矽膜及薄膜電晶體的方法 | |
| CN106783871B (zh) | 一种阵列基板、显示面板及制作方法 | |
| CN102651337A (zh) | 一种多晶硅tft阵列基板的制造方法 | |
| CN104659285A (zh) | 适用于amoled的tft背板制作方法及结构 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN105390443B (zh) | Tft基板的制作方法 | |
| CN105070724A (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN103489786A (zh) | 一种阵列基板的制作方法 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN104966718A (zh) | Amoled背板的制作方法及其结构 | |
| CN102437196B (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| CN104505372A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN107507839A (zh) | 一种阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |