CN111900177A - 阵列基板及其制备方法与显示面板 - Google Patents

阵列基板及其制备方法与显示面板 Download PDF

Info

Publication number
CN111900177A
CN111900177A CN202010958938.XA CN202010958938A CN111900177A CN 111900177 A CN111900177 A CN 111900177A CN 202010958938 A CN202010958938 A CN 202010958938A CN 111900177 A CN111900177 A CN 111900177A
Authority
CN
China
Prior art keywords
layer
buffer layer
array substrate
groove
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010958938.XA
Other languages
English (en)
Inventor
聂晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202010958938.XA priority Critical patent/CN111900177A/zh
Publication of CN111900177A publication Critical patent/CN111900177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明公开了一种阵列基板及其制备方法与显示面板，所述阵列基板包括：基板；第一缓冲层，设于所述基板上，所述第一缓冲层中设有凹槽；遮光层，完全填充于所述凹槽中，且所述遮光层的上表面与所述第一缓冲层的上表面齐平；第二缓冲层，设于所述第一缓冲层与所述遮光层上；以及有源层，设于所述缓冲层上，所述有源层的材料为低温多晶硅。所述第二缓冲层具有平整的上表面，使得上层有源层在形成时，不会因下层膜层具有台阶，而导致台阶处所沉积的膜层较薄，具体地，当有源层的材料采用低温多晶硅时，可避免因台阶处较薄的膜层相较其他非台阶区域的膜层发生晶化异常，而影响阵列基板相关性能的问题。

Description

阵列基板及其制备方法与显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法与显示面板。
背景技术
有源矩阵式薄膜晶体管(Thin Film Transistor，TFT)液晶显示是指使用TFT作为像素开关的液晶显示技术。TFT是像素电路的核心器件，由有源层、栅极绝缘层、栅电极和源漏电极构成。基于矩阵显示逐行扫描的原理，当逐行扫描的栅极电压低于TFT的阈值电压时，TFT的导电沟道处于截断状态，此时像素电路处于关态；当逐行扫描的栅极电压高于TFT阈值电压时，TFT导电沟道处于导通状态，由源极接入的信息电压将加载到像素(漏极)电容和存储电容上，像素电路处于开态；扫描完成后像素行TFT全部关闭，已经写入的信息电压保持不变，直到下一帧扫描到时再重新写入信息。
对于TFT器件，起到核心作用的是半导体有源层，目前主流的材料为非晶硅(Amphorous Silicon,a-Si)和多晶硅(Polycrystalline Silicon,p-Si)。其中，低温多晶硅薄膜晶体管(Low Temperature Poly-Si Thin FilmTransistor，LTPS-TFT)具有制备温度低，载流子迁移率高，器件尺寸小等突出优点，是发展低功耗、高集成度显示面板的关键技术。其基本制备工艺为使用化学气相沉积生长a-Si薄膜，使用准分子激光退火(ExcimerLaserAnnealing,ELA)形成p-Si,最后通过曝光蚀刻工艺制作硅岛。在实际生产中，为避免LTPS-TFT漏电流较大引起的显示不良，通常在硅岛图案的底部设计金属遮光层(Lightshielding，LS)。由于金属遮光层的边缘存在台阶，a-Si在台阶处覆盖性较差，导致台阶处薄膜较其他位置偏薄，进行ELA制程时该处结晶异常，导致TFT器件性能偏移，稳定性差。
发明内容
本发明提供一种阵列基板及其制备方法与显示面板，可解决非晶硅薄膜因不平整造成结晶异常而影响薄膜晶体管性能的问题。
为解决上述问题，第一方面，本发明提供一种阵列基板，所述阵列基板包括：
基板；
第一缓冲层，设于所述基板上，所述第一缓冲层中设有凹槽；
遮光层，完全填充于所述凹槽中，且所述遮光层的上表面与所述第一缓冲层的上表面齐平；
第二缓冲层，设于所述第一缓冲层与所述遮光层上；以及
有源层，设于所述缓冲层上，所述有源层的材料为低温多晶硅。
进一步地，凹槽的贯穿地设于所述第一缓冲层中。
进一步地，所述遮光层在所述基板上的正投影与所述有源层在所述基板上的正投影部分重合。
进一步地，在所述有源层上，还依次设有栅极绝缘层，栅极金属层，层间绝缘层，源漏极金属层以及钝化层。
另一方面，本发明还提供了一种阵列基板的制备方法，所述方法包括下列步骤：
S10：提供一基板，在所述基板上形成第一缓冲层，所述第一缓冲层中形成有凹槽；
S20：在所述凹槽中形成遮光层，并使得所述遮光层的上表面与所述第一缓冲层的上表面齐平；
S30：在所述第一缓冲层与所述遮光层上形成第二缓冲层；以及
S40：在所述第二缓冲层上形成有源层，所述有源层的材料为低温多晶硅。
进一步地，在所述步骤S10中，所述凹槽的深度与所述遮光层的预设厚度相等，所述凹槽的宽度与所述遮光层在对应方向上的预设宽度相等。
进一步地，所述步骤S20具体包括：
S201：在所述第一缓冲层上形成整面的金属膜层；以及
S202：通过曝光蚀刻工艺，去除所述凹槽以外区域对应的所述金属膜层，形成图案化的金属膜层，即为所述遮光层。
进一步地，所述步骤S40具体包括：
S401：在所述第二缓冲层上形成整面的非晶硅薄膜；
S402：通过准分子激光退火工艺，所述整面的非晶硅薄膜熔融，冷却结晶，形成整面的多晶硅薄膜；以及
S403：通过曝光蚀刻工艺，形成图案化的多晶硅薄膜，即为所述有源层。
进一步地，所述步骤S401中的所述整面的非晶硅薄膜，与所述步骤S30中的所述第二缓冲层在同一工艺腔室中连续沉积形成。
另一方面，本发明还提供了一种显示面板，包括前述的阵列基板。
有益效果：本发明提供了一种阵列基板及其制备方法与显示面板，在所提供的阵列基板中，包括第一缓冲层以及遮光层，所述遮光层，完全填充于所述第一缓冲层的凹槽中，且所述遮光层的上表面与所述第一缓冲层的上表面齐平即提供了一个平整的上表面，使得缓冲层上的有源层在形成时，不会因下层膜层具有台阶，而导致台阶处所沉积的膜层较薄，具体地，当有源层的材料采用低温多晶硅时，可避免因台阶处较薄的膜层相较其他非台阶区域的膜层发生晶化异常，而影响阵列基板相关性能的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明现有技术提供的一种阵列基板的截面结构示意图；
图2是本发明现有技术提供的一种阵列基板的平面结构示意图；
图3是本发明实施例提供的一种阵列基板的截面结构示意图；
图4是本发明实施例提供的一种阵列基板的制备方法的文字流程示意图；
图5a-5d是本发明实施例提供的一种阵列基板的制备方法的结构流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
目前，低温多晶硅薄膜晶体管具有制备温度低，载流子迁移率高，器件尺寸小等突出优点，是发展低功耗、高集成度显示面板的关键技术。当其应用于液晶显示时，背光模组通常放置于阵列基板的背面，由于背光光线的照射，会导致低温多晶硅薄膜晶体管较大，从而引起显示不良，为了避免此问题，通常在有源层图案的底部设置遮光层，具体地，请参阅图1提供的现有技术中的一种阵列基板的截面结构示意图，以及图2提供的现有技术中的一种阵列基板的平面结构示意图，进行如下详细描述：
其中，图2所示的平面结构示意图仅示出了遮光层120，以及有源层140，所述遮光层120对应于有源层140的沟道区域，其他区域不需进行遮光；
图1示出的为图2中虚线L1位置处的截面结构，由下至上依次包括：
基板110，遮光层120，缓冲层130以及有源层140，从图中可看出，由于遮光层120的存在，使得上层的缓冲层130以及有源层140在相应位置均形成台阶，根据化学气相成膜自身的特性，无法避免地，在台阶处覆盖性较差，即台阶处膜层的厚度小于非台阶处膜层的厚度，然而在进行ELA制程时，对整面非晶硅膜层进行晶化的激光能量是一定的，那么在台阶处膜层较薄的区域会出现结晶异常，导致无法形成完整的薄膜晶体管器件，影响阵列基板的性能。
基于上述，本发明实施例提供了一种阵列基板，结合图3提供的截面结构示意图进行如下说明，需要说明的是，图3所示出的截面结构同样是上图1虚线L1位置处的截面结构。
具体地，所述阵列基板包括：
基板210，可以为刚性或柔性基板；
遮光层230，设于所述基板210上，所述遮光层230通过物理气相沉积工艺形成金属薄膜，在经曝光蚀刻形成对应图案而形成；
缓冲层220，设于所述遮光层230上，且，所述缓冲层230具有平整的上表面，以及
有源层240，设于所述缓冲层220上，所述有源层240的材料为低温多晶硅。
在本实施例所提供的阵列基板中，由于缓冲层具有平整的上表面，使得上层有源层不会因下层膜层存在台阶而导致厚度不均一，特别是避免了台阶处因膜层爬坡能力不足导致的此处膜层偏薄的问题，从而也避免了在有源层的形成中，由非晶硅薄膜晶化形成多晶硅薄膜时，因膜层厚度不均而导致的晶化异常的问题，以此形成性能稳定的薄膜晶体管阵列基板。
在一些实施例中，为了实现缓冲层220具有平整的上表面，所述缓冲层220包括层叠设置的第一缓冲层221与第二缓冲层222，
其中，所述第一缓冲层221设于所述基板210上，所述第一缓冲层221中设有凹槽，所述遮光层230完全填充于所述凹槽中，且所述遮光层230的上表面与所述第一缓冲层221的上表面齐平，即通过在第一缓冲层221中设置与所述遮光层230形状匹配的凹槽，以此消除遮光层230产生的台阶；
所述第二缓冲层222设于所述第一缓冲层221与所述遮光层230上，实现所述遮光层230与上层有源层间相互绝缘。
在一些实施例中，所述凹槽的贯穿的设于所述第一缓冲层，即所述凹槽的深度等于所述第一缓冲层的厚度。
在一些实施例中，所述遮光层在所述基板上的正投影与所述有源层在所述基板上的正投影部分重合，所述遮光层通常仅设于所述有源层沟道区域的对应位置，因沟道区受光线的照射后易产生较大的漏电流，而非沟道区受光线的照射后基本不受影响，即所述正投影部分重合区域至少对应所述有源层沟道区域，所述遮光层与所述有源层相对位置关系可参照图2提供的阵列基板的平面结构示意图，具体不再赘述。
在一些实施例中，在所述有源层240上，还依次设有栅极绝缘层，栅极金属层，层间绝缘层，源漏极金属层以及钝化层，以构成完整结构的薄膜晶体管，前述结构因未涉及到本发明的发明点，未在图中具体示意出，但均未现有技术中的常规膜层结构，本领域技术人员应当很容易理解。
需要说明的是，上述阵列基板实施例中仅描述了上述结构，可以理解的是，除了上述结构之外，还可以根据需要包括任何其他的必要结构，具体此处不作限定。
本发明实施例提供了一种关于上述实施例所提供的阵列基板的制备方法，结合图4提供的文字流程示意图以及图5a-5d提供的结构流程示意图，进行如下详细说明：
所述方法包括下列步骤：
S10：提供一基板210，在所述基板210上形成第一缓冲层221，所述第一缓冲层221中形成有凹槽，即形成如图5a所示的结构，所述第一缓冲层221通常由化学气相沉积工艺形成一层绝缘薄膜，例如氧化硅或氮化硅薄膜，再通过曝光蚀刻工艺形成所述凹槽；
S20：在所述凹槽中形成遮光层230，并使得所述遮光层230的上表面与所述第一缓冲层221的上表面齐平，即形成如图5b所示的结构；
S30：在所述第一缓冲层221与所述遮光层230上形成第二缓冲层222，即形成如图5c所示的结构；以及
S40：在所述第二缓冲层222上形成有源层240，即形成如图5d所示的结构，所述有源层240的材料为低温多晶硅。
在本实施例所提供的制备方法中，通过在第一缓冲层221中蚀刻形成与所述遮光层230形状匹配的凹槽，以此消除遮光层230产生的台阶，从而为上层的有源层的形成提供平整无台阶的表面。
在一些实施例中，在所述步骤S10中，所述凹槽的深度与所述遮光层的预设厚度相等，如此以保证遮光层设于所述凹槽后，与所述第一缓冲层上表面平齐，所述凹槽可贯穿于所述第一绝缘层中，使得基板显露，即如图5a所示，此时，第一绝缘层在沉积时，需保证其厚度与所述遮光层相等，当然所述凹槽的深度也可仅为所述第一绝缘层厚度的部分，仅保证凹槽的深度与所述遮光层的预设厚度相等即可；
所述凹槽的宽度与所述遮光层在对应方向上的预设宽度相等，即，所述凹槽在所述基板上的正投影与所述遮光层在所述凹槽上的正投影重合。
在一些实施例中，所述步骤S20中形成遮光层的步骤具体包括：
S201：在所述第一缓冲层221上形成整面的金属膜层，通常采用物理气相沉积工艺形成整面的金属膜层，示例性地，所述金属膜层可由金属钼构成；以及
S202：通过曝光蚀刻工艺，去除所述凹槽以外区域对应的所述金属膜层，仅保留沉积于所述凹槽中的金属膜层，从而形成图案化的金属膜层，即为所述遮光层230。
在一些实施例中，所述步骤S40中形成有源层的步骤具体包括：
S401：在所述第二缓冲层222上形成整面的非晶硅薄膜；
S402：通过准分子激光退火工艺，所述整面的非晶硅薄膜熔融，冷却结晶，形成整面的多晶硅薄膜；以及
S403：通过曝光蚀刻工艺，形成图案化的多晶硅薄膜，即为所述有源层240，
在本实施例中，因所述整面的非晶硅薄膜熔融形成于平整无台阶的表面上，具有相对均一的膜厚分布，使得ELA晶化制程中晶化程度也具有较好的均一性，从而使得制备的阵列基板具有更好的性能。
在一些实施例中，所述步骤S401中的所述整面的非晶硅薄膜，与所述步骤S30中的所述第二缓冲层在同一工艺腔室中连续沉积形成，具体地，所述步骤S30中的所述第二缓冲层通常为氧化硅或氮化硅薄膜，由化学气象沉积工艺形成，而所述步骤S401中的所述整面的非晶硅薄膜同样由化学气象沉积工艺形成，故，两者可在同一工艺腔室中连续沉积形成，膜层切换时仅需更换对应的工艺气体进行沉积即可，由此可节省制程时间，减少时间成本。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种阵列基板及其制备方法与显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
第一缓冲层，设于所述基板上，所述第一缓冲层中设有凹槽；
遮光层，完全填充于所述凹槽中，且所述遮光层的上表面与所述第一缓冲层的上表面齐平；
第二缓冲层，设于所述第一缓冲层与所述遮光层上；以及
有源层，设于所述缓冲层上，所述有源层的材料为低温多晶硅。
2.如权利要求1所述的阵列基板，其特征在于，所述凹槽的贯穿地设于所述第一缓冲层中。
3.如权利要求1所述的阵列基板，其特征在于，所述遮光层在所述基板上的正投影与所述有源层在所述基板上的正投影部分重合。
4.如权利要求1所述的阵列基板，其特征在于，在所述有源层上，还依次设有栅极绝缘层，栅极金属层，层间绝缘层，源漏极金属层以及钝化层。
5.一种阵列基板的制备方法，其特征在于，所述制备方法包括下列步骤：
S10：提供一基板，在所述基板上形成第一缓冲层，所述第一缓冲层中形成有凹槽；
S20：在所述凹槽中形成遮光层，并使得所述遮光层的上表面与所述第一缓冲层的上表面齐平；
S30：在所述第一缓冲层与所述遮光层上形成第二缓冲层；以及
S40：在所述第二缓冲层上形成有源层，所述有源层的材料为低温多晶硅。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，在所述步骤S10中，所述凹槽的深度与所述遮光层的预设厚度相等，所述凹槽的宽度与所述遮光层在对应方向上的预设宽度相等。
7.如权利要求5所述的阵列基板的制备方法，其特征在于，所述步骤S20具体包括：
S201：在所述第一缓冲层上形成整面的金属膜层；以及
S202：通过曝光蚀刻工艺，去除所述凹槽以外区域对应的所述金属膜层，形成图案化的金属膜层，即为所述遮光层。
8.如权利要求5所述的阵列基板的制备方法，其特征在于，所述步骤S40具体包括：
S401：在所述第二缓冲层上形成整面的非晶硅薄膜；
S402：通过准分子激光退火工艺，所述整面的非晶硅薄膜熔融，冷却结晶，形成整面的多晶硅薄膜；以及
S403：通过曝光蚀刻工艺，形成图案化的多晶硅薄膜，即为所述有源层。
9.如权利要求8所述的阵列基板的制备方法，其特征在于，所述步骤S401中的所述整面的非晶硅薄膜，与所述步骤S30中的所述第二缓冲层在同一工艺腔室中连续沉积形成。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1-4任意一项所述的阵列基板。
CN202010958938.XA 2020-09-14 2020-09-14 阵列基板及其制备方法与显示面板 Pending CN111900177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010958938.XA CN111900177A (zh) 2020-09-14 2020-09-14 阵列基板及其制备方法与显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010958938.XA CN111900177A (zh) 2020-09-14 2020-09-14 阵列基板及其制备方法与显示面板

Publications (1)

Publication Number Publication Date
CN111900177A true CN111900177A (zh) 2020-11-06

Family

ID=73226008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010958938.XA Pending CN111900177A (zh) 2020-09-14 2020-09-14 阵列基板及其制备方法与显示面板

Country Status (1)

Country Link
CN (1) CN111900177A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114545695A (zh) * 2022-02-16 2022-05-27 武汉华星光电技术有限公司 显示面板及其制备方法、显示终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110197A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 窒化物半導体発光装置、窒化物半導体装置及びその製造方法
CN103268855A (zh) * 2012-12-19 2013-08-28 上海天马微电子有限公司 多晶硅形成方法、tft阵列基板制造方法及显示装置
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板
CN107331668A (zh) * 2017-06-09 2017-11-07 武汉华星光电技术有限公司 一种tft基板及制作方法
CN108198820A (zh) * 2017-12-26 2018-06-22 武汉华星光电技术有限公司 一种阵列基板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110197A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 窒化物半導体発光装置、窒化物半導体装置及びその製造方法
CN103268855A (zh) * 2012-12-19 2013-08-28 上海天马微电子有限公司 多晶硅形成方法、tft阵列基板制造方法及显示装置
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板
CN107331668A (zh) * 2017-06-09 2017-11-07 武汉华星光电技术有限公司 一种tft基板及制作方法
CN108198820A (zh) * 2017-12-26 2018-06-22 武汉华星光电技术有限公司 一种阵列基板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114545695A (zh) * 2022-02-16 2022-05-27 武汉华星光电技术有限公司 显示面板及其制备方法、显示终端

Similar Documents

Publication Publication Date Title
US7666695B2 (en) Array substrates of liquid crystal display and fabrication method thereof
US20150311232A1 (en) Array substrate and manufacturing method thereof and display device
US8310613B2 (en) Active matrix substrate and liquid crystal device
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US10978495B2 (en) Array substrate and method of manufacturing the same, and display device
KR20120042031A (ko) 박막 트랜지스터 및 이를 구비한 표시 장치
KR20070053029A (ko) 폴리실리콘 액정표시소자 및 그 제조방법
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
TW200401366A (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
CN111900177A (zh) 阵列基板及其制备方法与显示面板
JP2010039393A (ja) 表示装置及び表示装置の製造方法
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
US11699761B2 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel
US8018545B2 (en) Method of fabricating a liquid crystal display device
US8530898B2 (en) Display device
CN111739897A (zh) 阵列基板及其制作方法
JPH1187714A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101021715B1 (ko) 스토리지 도핑공정을 개선한 액정표시소자의 제조방법
JPH10274787A (ja) 半導体装置の製造方法
KR100243276B1 (ko) 레이저 어닐링을 이용한 다결정실리콘 박막의 제조방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR101392330B1 (ko) 평판표시패널 및 그 제조방법
KR101050903B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
JPH10186401A (ja) 薄膜トランジスタアレイおよびその製造方法
JP2013231977A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201106

RJ01 Rejection of invention patent application after publication