JPH1187714A - 薄膜トランジスタの製造方法および薄膜トランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置等における点欠陥の発生を抑え
ることができ、オフ電流を低減して、オフ特性に優れた
薄膜トランジスタの製造方法を提供する。 【解決手段】 絶縁性基板２上に形成された非晶質半導
体膜３ａをエキシマレーザにより結晶化して、多結晶半
導体膜３ｂを形成する。上記多結晶半導体膜３ｂをレジ
スト４で遮蔽した状態で不純物の注入を行って、不純物
注入領域２１,２１を形成する。上記多結晶半導体膜３
ｂをアイランド化した後、ゲート絶縁膜７を成膜する。
そして、加熱によって、ゲート絶縁膜７を緻密化すると
共に、不純物注入領域２１,２１を活性化させて、ソー
ス領域５ａとドレイン領域６ａとを形成する。その後、
上記ソース領域５ａとドレイン領域６ａとの間に、ソー
ス領域５ａ側とドレイン領域６ａ側にオフセット領域
９,９を夫々設けるように、両オフセット領域９,９の間
の領域に対応するゲート絶縁膜７上にゲート電極８を形
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶表示装置等に用いられる薄膜トランジス
タの製造方法および薄膜トランジスタに関する。

【０００２】

【従来の技術】近年、平面ディスプレイ等の画像表示素
子への応用を目的とした薄膜トランジスタ(ＴＦＴ；Thi
n-Film Transistor)の開発が活発に行われている。上記
平面ディスプレイとしてのアクティブマトリクス型の液
晶表示装置等に用いられる薄膜トランジスタには、高移
動度、高いオン電流／オフ電流比、高耐圧、素子サイズ
の縮小化等が要求されている。また、上記薄膜トランジ
スタに多結晶半導体膜を用いた場合は、非晶質半導体膜
を用いた場合よりもコンダクタンスが大きいという長所
を有しているが、通常、プロセス温度が１０００℃と高
いため、６００℃以下のプロセス温度で多結晶半導体を
得ることができるレーザアニール技術を用いた結晶化技
術について研究・応用が盛んに行われている。

【０００３】従来の薄膜トランジスタの製造方法の一例
として、特開平５−２３５０３１号公報に開示されてい
る薄膜トランジスタの製造方法について以下に述べる。

【０００４】図１２は多結晶半導体膜を用いた複数の薄
膜トランジスタ１００が形成された液晶表示装置のパネ
ル基板の底面の一部を示す図である。また、図１３は図
１２のXIII−XIII線から見た断面図である。図１２,図
１３に示すように、絶縁性基板１０１上にソース領域１
０４ａとドレイン領域１０５ａとを含む多結晶半導体膜
１０２ｃ,ゲート絶縁膜１０６およびゲート電極１０７
で薄膜トランジスタ１００を構成している。上記ゲート
電極１０７上に層間絶縁膜１０８を形成し、ソース領域
１０４ａ,ドレイン領域１０５ａ夫々にソース電極１０
４,ドレイン電極１０５を接続している。そして、マト
リクス状に配列された画素電極１１０に薄膜トランジス
タ１００のドレイン電極１０５を接続している。

【０００５】また、図１４(ａ)〜(ｈ)は、この薄膜トラ
ンジスタ１００の製造工程を示す工程図である。

【０００６】上記薄膜トランジスタ１００の製造工程で
は、図１４(ａ)に示すように、まず、ガラス基板１０１
上に非晶質半導体(α−Ｓi)膜１０２ａを成膜する。

【０００７】次に、フォトレジスト膜１０３を用いて非
晶質半導体膜１０２ａのチャネル領域となる部分の上部
にマスクを形成し、このフォトレジスト膜１０３を不純
物注入マスクにして不純物を注入し、不純物注入領域１
１１を形成する(図１４(ｂ)参照)。

【０００８】次に、フォトレジスト膜１０３を除去し、
その後、エキシマレーザの照射等により不純物注入領域
１１１の活性化を行うと同時に、非晶質半導体膜１０２
ａを多結晶半導体(Ｐ−Ｓi)膜１０２ｂに成長させる(図
１４(ｃ)参照)。

【０００９】次に、フォトレジスト膜１０３により遮蔽
されたチャネル領域および不純物注入領域１１１を所定
の形状にパターニングし、チャネル領域の両側にソース
領域１０４ａおよびドレイン領域１０５ａを有する多結
晶半導体膜１０２ｃを形成する(図１４(ｄ)参照)。

【００１０】次に、図１４(ｅ)に示すように、チャネル
領域およびソース,ドレイン領域１０４ａ,１０５ａ上に
ゲート絶縁膜１０６を成膜し、より高い耐圧を得るため
に６００℃で１２時間程度加熱して、ゲート絶縁膜１０
６の緻密化を行う。なお、上記ゲート絶縁膜１０６を成
膜する前に、ゲート絶縁膜１０６との界面となるチャネ
ル領域をＲＣＡ洗浄（ＲＣＡ社によって開発された洗浄
方法であって、典型的にはＮＨ₄ＯＨ，ＨＣlおよびＨ₂
Ｏを使用して有機物を除去する第１段階と、ＨＣl，Ｈ₂
Ｏ₂およびＨ₂Ｏを使用してアルカリ金属や重金属を除去
する第２段階とからなる。）等で洗浄する。その後、金
属膜を成膜し、さらに、この金属膜を所定の形状にパタ
ーニングして、ゲート電極１０７を形成する。

【００１１】次に、上記ゲート絶縁膜１０６およびゲー
ト電極１０７上に層間絶縁膜１０８を成膜し、層間絶縁
膜１０８およびゲート絶縁膜１０６を同時に所定の形状
にパターニングして、コンタクトホール１０９,１０９
を形成する(図１４(ｆ)参照)。

【００１２】その後、上記ソース領域１０４ａ,ドレイ
ン領域１０５ａおよび層間絶縁膜１０８上に金属膜を成
膜し、さらに、この金属膜を所定の形状にパターニング
して、ソース電極１０４とドレイン電極１０５とを形成
する(図１４(ｇ)参照)。

【００１３】このようにして得られた薄膜トランジスタ
１００の近傍に、ドレイン電極１０５に接続された画素
電極１１０(図１２,図１３に示す)を形成する。上記画
素電極１１０は、例えばＩＴＯ(錫添加酸化インジウム)
等の透明導電膜からなる。

【００１４】

【発明が解決しようとする課題】ところで、図１４(ａ)
〜(ｈ)に示す上記薄膜トランジスタの製造方法では、不
純物注入時のフォトレジストマスク(不純物注入マスク)
が注入後に除去しきれず、フォトレジストが残渣として
残ってしまう場合がある。このとき、そのままの状態で
不純物注入領域１１１を活性化すると、フォトレジスト
の残渣から不純物がソース領域１０４ａとドレイン領域
１０５ａとの間のチャネル領域に拡散するため、薄膜ト
ランジスタ１００の特性を悪化させ、液晶表示装置の点
欠陥の要因となるという問題がある。

【００１５】また、実際のプロセスでは、ガラス基板の
熱収縮等によって、フォトマスクのアライメントにずれ
が生じ、その結果、例えば図１５に示すように、不純物
注入領域(図１５ではソース領域１０４ａ)の上層にゲー
ト電極１０７がオーバーラップする。このようにして形
成された薄膜トランジスタの特性は、ソース領域または
ドレイン領域のブレークダウン電圧が低く、オフ電流の
増大を招く。したがって、このような薄膜トランジスタ
を例えばアクティブマトリクス型液晶表示装置の画素電
極のスイッチング素子に用いた場合、フリッカ等の表示
不良を引き起こすという問題がある。

【００１６】また、仮にゲート電極が不純物注入領域に
オーバーラップせずに形成したり、アライメント技術の
向上でアライメント精度が非常に高くなって、上述のよ
うな問題が起こる可能性が非常に低くなったたりしたと
しても、多結晶半導体薄膜を用いて薄膜トランジスタを
形成した場合、オン電流は比較的高い値が得られるのに
対して、多結晶半導体薄膜中の特に結晶粒界には、多く
のトラップ準位が局在しており、このトラップ準位を介
してかなり多くのオフ電流が流れるため、データの保持
特性が悪化するという問題がある。したがって、オフ電
流を小さく抑えることが急務となっている。

【００１７】そこで、この発明の目的は、液晶表示装置
等における点欠陥の発生を抑えることができ、オフ電流
を低減して、オフ特性に優れた薄膜トランジスタの製造
方法および薄膜トランジスタを提供することにある。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の薄膜トランジスタの製造方法は、絶縁性
基板上に不純物注入領域を含む多結晶半導体膜を形成
し、絶縁膜を介してゲート電極を形成する薄膜トランジ
スタの製造方法において、上記絶縁性基板上に非晶質半
導体膜を形成する工程と、レーザ照射または加熱によっ
て、上記非晶質半導体膜を結晶化させて、多結晶半導体
膜を形成する工程と、上記多結晶半導体膜を形成した
後、上記多結晶半導体膜の一部の領域がレジストで遮蔽
された状態で上記多結晶半導体膜に不純物を注入して、
不純物注入領域を形成する工程と、上記不純物注入領域
を形成した後、上記レジストで遮蔽された領域が上記不
純物注入領域により両側から挟まれるように上記不純物
注入領域の一部を残して、上記多結晶半導体膜をアイラ
ンド化する工程と、上記アイランド化された多結晶半導
体膜上にゲート絶縁膜を形成する工程と、加熱によっ
て、上記ゲート絶縁膜を緻密化すると共に、上記不純物
注入領域を活性化させて、上記不純物注入領域にソース
領域とドレイン領域とを形成する工程と、上記多結晶半
導体膜の上記ソース領域と上記ドレイン領域との間に、
上記ソース領域側と上記ドレイン領域側にオフセット領
域を夫々設けて、その両オフセット領域の間の領域に対
応する上記ゲート絶縁膜上にゲート電極を形成する工程
とを有することを特徴としている。

【００１９】上記請求項１の薄膜トランジスタの製造方
法によれば、非晶質半導体膜を成膜した後、エキシマレ
ーザ等の照射または加熱により基板全面を多結晶化し、
その後、不純物注入を行って、不純物注入領域の活性化
をゲート絶縁膜の緻密化と同時に行うので、結晶化時と
活性化時にフォトレジストを完全に除去することによっ
て、不純物注入領域に形成されたソース,ドレイン領域
の間のチャネル領域へのフォトレジスト残渣からの不純
物拡散を防ぐ。また、アライメントの精度およびエッチ
ングの精度を考慮して予め設計されたマスクを用いて薄
膜トランジスタを形成することによって、不純物注入領
域にゲート絶縁膜を介してゲート電極がオーバーラップ
するのを防ぎ、さらに、ソース領域とドレイン領域との
間の領域においてソース領域側とドレイン領域側にオフ
セット領域を設けて、ソース,ドレイン領域とチャネル
領域との間に形成される接合部の電界集中を緩和するこ
とによって、オフ電流を低減し、高いオン電流／オフ電
流比を得ると共に、高耐圧となる。

【００２０】したがって、製造工程を増やすことなく、
薄膜トランジスタの特性不良を低減できると共に、オフ
電流を低減して、高いオン電流／オフ電流比を有する高
耐圧な薄膜トランジスタを製造でき、液晶表示装置に用
いるのに好適な薄膜トランジスタを得ることができる。
また、この薄膜トランジスタを液晶表示装置に用いるこ
とによって、フリッカ等の表示不良の発生を防止できる
ので、液晶表示装置のパネル不良を低減できる。

【００２１】また、請求項２の薄膜トランジスタの製造
方法は、請求項１の薄膜トランジスタの製造方法におい
て、上記ゲート電極を形成した後、上記ゲート電極を遮
蔽手段として、上記不純物注入領域を形成したときの上
記不純物よりも低濃度の不純物を少なくとも上記オフセ
ット領域に注入して、上記多結晶半導体膜の上記オフセ
ット領域に低濃度不純物注入領域を形成する工程と、上
記低濃度不純物注入領域を形成した後、レーザ照射また
は加熱によって、上記低濃度不純物注入領域を活性化さ
せる工程とを有することを特徴としている。

【００２２】上記請求項２の薄膜トランジスタの製造方
法によれば、例えば、上記オフセット領域に、ドレイン
領域およびソース領域の注入電荷量の約1/10から1/1000
の注入電荷量で不純物を注入して、低濃度不純物注入領
域を形成し、その低濃度不純物注入領域を活性化するこ
とによって、ＬＤＤ(ライトリ・ドープト・ドレイン)構
造を形成する。したがって、オフ電流を低減する一方、
オン電流が向上して、より高いオン電流／オフ電流比を
有する高耐圧かつ高信頼性の薄膜トランジスタを製造で
きる。

【００２３】また、請求項３の薄膜トランジスタの製造
方法は、請求項１または２に記載の薄膜トランジスタの
製造方法において、上記多結晶半導体膜をアイランド化
する工程のときに、上記ドレイン領域または上記ソース
領域となるいずれか一方の領域から延伸し、上記絶縁性
基板上に形成される補助容量の一方の電極となる延伸部
を形成することを特徴としている。

【００２４】上記請求項３の薄膜トランジスタの製造方
法によれば、上記薄膜トランジスタのドレイン領域また
はソース領域の延伸部をその電極の一方として、ドレイ
ン領域およびソース領域と同時に形成する。また、上記
ドレイン領域またはソース領域の延伸部を補助容量の電
極の一方とし、前段のゲート電極または別途設けた補助
容量の電極をもう一方の電極とすることによって、これ
らの電極間に誘電体としてのゲート絶縁膜が存在するの
で、液晶セルの容量と並列に接続された補助容量を形成
する。そうして、上記補助容量の電極を液晶セルの容量
と並列に接続することによって、電圧の低下を極力抑え
る。このように、薄膜トランジスタのドレイン領域また
はソース領域の延伸部をその電極の一方としてドレイン
領域およびソース領域と同時に形成でき、したがって、
製造工程を増やすことなく、データの保持特性を向上さ
せた薄膜トランジスタを製造できる。

【００２５】また、請求項４の薄膜トランジスタは、絶
縁性基板上に形成された非晶質半導体膜をレーザ照射ま
たは加熱により結晶化させることによって形成され、そ
の結晶化後に一部の領域がレジストで遮蔽された状態で
不純物が注入された不純物注入領域が形成され、上記レ
ジストで遮蔽された領域が上記不純物注入領域により両
側から挟まれるように上記不純物注入領域の一部を残し
てアイランド化された後、加熱によって活性化された上
記不純物注入領域にソース領域とドレイン領域とが形成
された多結晶半導体膜と、上記多結晶半導体膜の上記不
純物注入領域が加熱によって活性化される前に上記多結
晶半導体膜上に形成され、上記多結晶半導体膜の上記不
純物注入領域を活性化させたときに緻密化されたゲート
絶縁膜と、上記多結晶半導体膜の上記ソース領域と上記
ドレイン領域との間に、上記ソース領域側と上記ドレイ
ン領域側にオフセット領域を夫々設けるように、その両
オフセット領域の間の領域に対応する上記ゲート絶縁膜
上に形成されたゲート電極とを備えたことを特徴として
いる。

【００２６】上記請求項４の薄膜トランジスタによれ
ば、非晶質半導体膜を成膜した後、エキシマレーザ等の
照射または加熱により基板全面を多結晶化し、その後、
不純物注入を行って、不純物注入領域の活性化をゲート
絶縁膜の緻密化と同時に行うので、結晶化時と活性化時
にフォトレジストを完全に除去することによって、不純
物注入領域に形成されたソース,ドレイン領域の間のチ
ャネル領域へのフォトレジスト残渣からの不純物拡散を
防ぐ。また、アライメントの精度およびエッチングの精
度を考慮して予め設計されたマスクを用いて薄膜トラン
ジスタを形成することによって、不純物注入領域にゲー
ト絶縁膜を介してゲート電極がオーバーラップするのを
防ぎ、さらに、ソース領域とドレイン領域との間の領域
においてソース領域側とドレイン領域側にオフセット領
域を設けて、ソース,ドレイン領域とチャネル領域との
間に形成される接合部の電界集中を緩和することによっ
て、オフ電流を低減して、高いオン電流／オフ電流比を
得ると共に、高耐圧となる。

【００２７】したがって、製造工程を増やすことなく、
薄膜トランジスタの特性不良を低減できると共に、オフ
電流を低減して、高いオン電流／オフ電流比を有する高
耐圧な薄膜トランジスタが実現できる。また、この薄膜
トランジスタを液晶表示装置に用いることによって、フ
リッカ等の表示不良の発生を防止できるので、液晶表示
装置のパネル不良を低減できる。

【００２８】また、請求項５の薄膜トランジスタは、請
求項４の薄膜トランジスタにおいて、上記ゲート電極を
遮蔽手段として、上記不純物注入領域を形成したときの
上記不純物よりも低濃度の不純物を少なくとも上記オフ
セット領域に注入することによって、上記多結晶半導体
膜の上記オフセット領域に形成され、レーザ照射または
加熱によって活性化された低濃度不純物注入領域を備え
たことを特徴としている。

【００２９】上記請求項５の薄膜トランジスタによれ
ば、例えば、上記オフセット領域に、ドレイン領域およ
びソース領域の注入電荷量の約1/10から1/1000の注入電
荷量で不純物を注入して、低濃度不純物注入領域を形成
し、その低濃度不純物注入領域を活性化することによっ
て、ＬＤＤ(ライトリ・ドープト・ドレイン)構造を形成
することができる。したがって、オフ電流を低減する一
方、オン電流が向上して、より高いオン電流／オフ電流
比を有する高耐圧かつ高信頼性の薄膜トランジスタが実
現できる。

【００３０】また、請求項６の薄膜トランジスタは、請
求項４または５の薄膜トランジスタにおいて、上記多結
晶半導体膜をアイランド化するとき、上記ドレイン領域
または上記ソース領域となるいずれか一方の領域から延
伸するように形成され、上記絶縁性基板上に形成される
補助容量の一方の電極となる延伸部を備えたことを特徴
としている。

【００３１】上記請求項６の薄膜トランジスタによれ
ば、上記薄膜トランジスタのドレイン領域またはソース
領域の延伸部をその電極の一方として、ドレイン領域お
よびソース領域と同時に形成する。また、上記ドレイン
領域またはソース領域の延伸部を補助容量の電極の一方
とし、前段のゲート電極または別途設けた補助容量の電
極をもう一方の電極とすることによって、これらの電極
間に誘電体としてのゲート絶縁膜が存在するので、液晶
セルの容量と並列に接続された補助容量を形成する。そ
うして、上記補助容量の電極を液晶セルの容量と並列に
接続することによって、電圧の低下を極力抑える。この
ように、ドレイン領域またはソース領域の延伸部をその
電極の一方としてドレイン領域およびソース領域と同時
に形成でき、したがって、製造工程を増やすことなく、
データの保持特性を向上させた薄膜トランジスタを実現
できる。

【００３２】

【発明の実施の形態】以下、この発明の薄膜トランジス
タの製造方法および薄膜トランジスタを図示の実施の形
態により詳細に説明する。

【００３３】（第１実施形態）図１(ａ)〜(ｈ)はこの発
明の第１実施形態の薄膜トランジスタの製造方法を示す
工程図であり、図２はこの薄膜トランジスタの製造方法
により製造された複数の薄膜トランジスタを有する液晶
表示装置のパネル基板の底面の一部を示す図であり、図
３は図２のIII−III線から見た断面図である。

【００３４】以下、この薄膜トランジスタの製造方法に
ついて図１〜図３に基づいて説明する。

【００３５】図２に示すように、ガラス基板等の絶縁性
基板２上にマトリクス状に配列された画素電極１２,１
２,…に薄膜トランジスタ１,１,…を各々接続してい
る。上記薄膜トランジスタ１,１,…は、各画素電極１２
に印加される画像信号を制御するスイッチング素子であ
る。また、上記絶縁性基板２上には、画像信号を供給す
るための走査信号線(ゲート線)１３,１３,…とデータ信
号線(ソース線)１４,１４,…とが格子状に交差するよう
に配設されている。上記走査信号線１３,１３,…を薄膜
トランジスタ１,１,…のゲート電極８と一体に形成する
一方、データ信号線１４,１４,…を薄膜トランジスタ
１,１,…のソース電極５と一体に形成している。

【００３６】図３に示すように、上記薄膜トランジスタ
１は、多結晶半導体(Ｐ−Ｓi)膜３ｃの上に、ゲート絶
縁膜７,ゲート電極８および層間絶縁膜１０を順次形成
し、さらに、２つのコンタクトホール１１,１１(図２に
示す)に、ソース電極５とドレイン電極６とが形成され
た構造になっている。上記多結晶半導体膜３ｃは、中央
部のチャネル領域と、その両側のソース領域５ａおよび
ドレイン領域６ａとを有している。また、上記チャネル
領域は、ゲート電極８に対応する領域の両側にオフセッ
ト領域９,９を有している。そして、上記ドレイン電極
６を近傍の画像電極１２に接続している。

【００３７】上記薄膜トランジスタ１の製造工程では、
図１(ａ)に示すように、まず、ガラス基板または絶縁膜
が成膜された基板等の絶縁性基板２上に、非晶質半導体
(α−Ｓi)膜３ａを３０〜１５０nm程度の厚さに成膜す
る。

【００３８】次に、図１(ｂ)に示すように、エキシマレ
ーザの照射等によって、非晶質半導体膜３ａを多結晶半
導体(Ｐ−Ｓi)膜３ｂに成長させる。

【００３９】次に、図１(ｃ)に示すように、チャネル領
域となる部分を遮蔽するために、その上部にフォトレジ
スト膜４を用いて不純物注入マスクを形成する。ここ
で、遮蔽する領域が、後の工程で上部に形成するゲート
電極８の幅(ゲート長)よりも大きくなるようにマスクを
形成する。また、この遮蔽領域の大きさを決定すること
になるマスクの設計は、不純物注入によってドーパント
(不純物)が注入される領域とゲート電極８とが重なるこ
とのないように、アライメントの精度およびエッチング
の精度等を予め考慮して行う。

【００４０】上記不純物注入マスクをフォトレジスト膜
４により形成した後、リンに代表される５価の元素、ま
たはボロンに代表される３価の元素をドーパントとし
て、加速電圧１０ｋＶ程度、ドーズ量１×１０¹⁵／cm²
〜１×１０¹⁷／cm²の条件で不純物注入を行い、多結晶
半導体(Ｐ−Ｓi)膜３ｂに不純物注入領域２１,２１を形
成する。

【００４１】次に、図１(ｄ)に示すように、フォトレジ
スト膜４を除去し、次に、多結晶半導体膜３ｂを所定の
形状にパターニングして、フォトレジスト膜４で遮蔽さ
れた領域が不純物注入領域２１,２１により挟まれるよ
うに不純物注入領域２１,２１の一部を残して、多結晶
半導体膜３ｂをアイランド化することによって、多結晶
半導体膜３ｃを形成する。次に、多結晶半導体膜３ｃの
チャネル領域の表面をＲＣＡ洗浄等をすることによっ
て、チャネル領域の上部に徴量に残っているフォトレジ
ストを完全に除去し、さらに、多結晶半導体膜３ｃのゲ
ート絶縁膜との界面になる部分の不純物も同時に除去す
ることができる。

【００４２】次に、図１(ｅ)に示すように、ＴＥＯＳ
(テトラ・エトキシ・シラン)を用いたＣＶＤ(ケミカル
・ベイパー・ディポジション)装置またはスパッタリン
グ装置等で厚さ１００nm程度のＳiＯ₂等の絶縁膜を成膜
して、ゲート絶縁膜７を形成する。続いて、このゲート
絶縁膜７を６００℃で１２時間程度加熱することによ
り、ゲート絶縁膜７の緻密化を行う。それと同時に、不
純物注入領域２１,２１の活性化を行って不純物を拡散
させ、不純物注入領域２１,２１にソース領域５ａとド
レイン領域６ａとを形成する。

【００４３】次に、ゲート絶縁膜７上に、Ｔａ,Ｎｂ,Ａ
Ｉ等の金属、ｎ型またはｐ型に不純物を注入したＳi、
またはＩＴＯ等の導電性材料を用いて厚さ２００nm程度
に成膜し、所定の形状にパターニングを行ってゲート電
極８を形成する。上記多結晶半導体膜３ｃのソース領域
５ａおよびドレイン領域６ａとゲート電極８に対応する
領域との間に、ドーパントを含まないオフセット領域
９,９を設けている。

【００４４】次に、図１(ｆ)に示すように、ＴＥＯＳを
用いたＣＶＤ装置またはスパッタリング装置等で基板全
体に厚さ３００〜４００nm程度のＳiＮxまたはＳiＯ₂等
からなる層間絶縁膜１０を成膜し、さらに、この層間絶
縁膜１０およびゲート絶縁膜７を同時に所定の形状にパ
ターニングして、コンタクトホール１１,１１を形成す
る。

【００４５】次に、図１(ｇ)に示すように、Ａl,Ｍo等
の金属またはＩＴＯ等の導電性材料を５００〜６００nm
程度成膜し、所定の形状にパターニングして、ソース電
極５とドレイン電極６とを形成する。

【００４６】こうして得られた薄膜トランジスタ１の近
傍に、図１(ｈ)に示すように、ドレイン電極６に接続さ
れたＩＴＯ等の透明導電膜からなる画素電極１２を形成
する。

【００４７】上記薄膜トランジスタの製造方法によって
製造された薄膜トランジスタ１では、結晶化時および活
性化時にフォトレジストが完全に除去されているため、
チャネル領域への不純物の拡散がなく、薄膜トランジス
タ１の特性が安定すると共に、液晶表示装置のパネル基
板の点欠陥も減少する。また、上記ソース領域５ａおよ
びドレイン領域６ａにゲート電極８がオーバーラップし
ないので、薄膜トランジスタ１の特性、特にオフ特性の
悪化を防止し、オフ電流を低減。また、上記オフセット
領域９,９を有しているので、さらにオフ電流の低減が
可能となる。

【００４８】したがって、製造工程を増やすことなく、
薄膜トランジスタの特性不良を低減できると共に、オフ
電流を低減して、高いオン電流／オフ電流比を有する高
耐圧な薄膜トランジスタを製造でき、液晶表示装置に用
いるのに好適な薄膜トランジスタを得ることができる。
また、この薄膜トランジスタを液晶表示装置に用いるこ
とによって、フリッカ等の表示不良の発生を防止できる
ので、液晶表示装置のパネル不良を低減できる。

【００４９】（第２実施形態）この発明の第２実施形態
の薄膜トランジスタの製造方法を図４〜図６に基づいて
以下に説明する。なお、説明の便宜上、上記第１実施形
態の薄膜トランジスタと同一の構成部は、同一参照番号
を付して説明を省略する。

【００５０】図４は薄膜トランジスタ１５が複数形成さ
れた液晶表示装置のパネル基板の底面の一部を示す図で
ある。また、図５は図４のV−V線から見た断面図であ
り、図６(ａ)〜(ｄ)は、この薄膜トランジスタ１５の製
造工程を示す工程図である。

【００５１】上記薄膜トランジスタ１５は、図５に示す
ように、第１実施形態のオフセット領域９,９が、ソー
ス領域５ａおよびドレイン領域６ａのドーパント濃度よ
りも低濃度のドーパント濃度を有するＬＤＤ(Lightly D
oped Drain)領域１６,１６となっている以外は上記第１
実施形態の薄膜トランジスタ１の構造と同じである。

【００５２】また、上記薄膜トランジスタ１５のゲート
電極８を形成するまでの製造工程は、上記第１実施形態
の薄膜トランジスタ１の製造工程における図１(ａ)〜
(ｅ)で説明した工程と同一である。

【００５３】この薄膜トランジスタ１５の製造工程で
は、ゲート絶縁膜７の上にゲート電極８を形成した後、
このゲート電極８を不純物注入マスクにして、不純物の
注入を行う。すなわち、図６(ａ)に示すように、ソース
領域５ａおよびドレイン領域６ａと同じドーパントを、
加速電圧７０ｋＶ程度、ドーズ量１×１０¹²／cm²〜１
×１０¹⁵／cm²という低濃度の条件で、ソース領域５ａ,
ドレイン領域６ａおよびオフセット領域９,９に不純物
を注入する。この後、図６(ｂ)に示すように、エキシマ
レーザ等の照射(または加熱)によって、不純物が注入さ
れた領域の活性化を行う。

【００５４】このように、低濃度でオフセット領域９,
９に不純物の注入を行うことによって、オフセット領域
９,９はＬＤＤ領域１６,１６となる。また、上記ゲート
電極８をマスクにして不純物の注入を行っているので、
ゲート電極８とソース,ドレイン領域５ａ,６ａがずれる
ことのないセルフアライン方式となる。したがって、上
記ＬＤＤ領域１６,１６とゲート電極８とが重なること
はない。

【００５５】次に、図６(ｃ)に示すように、上記薄膜ト
ランジスタ１の製造工程と同様に、ＴＥＯＳを用いたＣ
ＶＤ装置またはスパッタリング装置等で基板全体に厚さ
３００〜４００nm程度のＳiＮxまたはＳiＯ₂等からなる
層間絶縁膜１０を成膜し、さらに、この層間絶縁膜１０
およびゲート絶縁膜７を同時に所定の形状にパターニン
グして、コンタクトホール１１,１１を形成する。

【００５６】次に、図６(ｄ)に示すように、Ａl,Ｍo等
の金属またはＩＴＯ等の導電性材料を５００〜６００nm
程度成膜して、所定の形状にパターニングし、ソース電
極５とドレイン電極６とを形成する。こうして得られた
薄膜トランジスタ１５の近傍に、ＩＴＯ等の透明導電膜
からなる画素電極１２(図４,図５に示す)を形成して、
画素電極１２を薄膜トランジスタ１５のドレイン電極６
と接続している。

【００５７】上記薄膜トランジスタの製造方法によって
製造された薄膜トランジスタ１５では、結晶化時および
活性化時にフォトレジストが完全に除去されているた
め、チャネル部への不純物の拡散がなく、薄膜トランジ
スタ１５の特性が安定すると共に、液晶表示装置のパネ
ル基板の点欠陥も減少する。また、上記ソース領域５ａ
およびドレイン領域６ａにゲート電極８がオーバーラッ
プしないので、薄膜トランジスタ１５の特性、特にオフ
特性の悪化を防止し、オフ電流を低減する。また、上記
ＬＤＤ領域１６,１６にゲート電極８が重ならないの
で、薄膜トランジスタ１５のオフ電流の低減が可能にな
ると共に、オン電流の低減を抑える。

【００５８】したがって、製造工程を増やすことなく、
薄膜トランジスタの特性不良を低減できると共に、オフ
電流を低減して、高いオン電流／オフ電流比を有する高
耐圧な薄膜トランジスタを製造でき、液晶表示装置に用
いるのに好適な薄膜トランジスタを得ることができる。
また、この薄膜トランジスタを液晶表示装置に用いるこ
とによって、フリッカ等の表示不良の発生を防止できる
ので、液晶表示装置のパネル不良を低減できる。

【００５９】また、上記ＬＤＤ領域１６,１６を形成す
ることによって、オフ電流を低減する一方、オン電流が
向上して、より高いオン電流／オフ電流比を有する高耐
圧かつ高信頼性の薄膜トランジスタを製造することがで
きる。また、同一基板上にオフセット構造を有する薄膜
トランジスタとＬＤＤ構造を有する薄膜トランジスタと
を形成することができ、その用途によって作り分けるこ
とができる。

【００６０】（第３実施形態）この発明の第３実施形態
の薄膜トランジスタの製造方法を図７〜図１０に基づい
て以下に説明する。なお、説明の便宜上、上記第１実施
形態の薄膜トランジスタと同一の構成部は、同一参照番
号を付して説明を省略する。

【００６１】図７は薄膜トランジスタ１７および補助容
量１８が複数形成された液晶表示装置のパネル基板の底
面の一部を示す図である。また、図８は図７のVIII−VI
II線から見た薄膜トランジスタ１７の断面図であり、図
９は図７のIX−IX線から見た補助容量１８の断面図であ
り、図１０(ａ)〜(ｇ)は、この薄膜トランジスタ１７と
補助容量１８の製造工程を示す工程図である。

【００６２】図８に示すように、上記薄膜トランジスタ
１７の構造は、上記第１実施形態の薄膜トランジスタ１
の構造と概ね同様であるが、図７に示すように、ドレイ
ン領域６ａから延伸部２５が形成されている。また、同
時に製造される補助容量１８は図７および図９に示すよ
うに、上記延伸部２５をその一方の電極１９として形成
し、他方の電極２４として前段の走査信号線１３を形成
し、さらに、両電極１９,２４間に介在する誘電体部２
０がゲート絶縁膜７と同一材料により形成された構造に
なっている。この補助容量１８は、データの保持特性を
向上するために、各画素毎に液晶容量と並列に設けてい
る。

【００６３】上記薄膜トランジスタ１７のゲート電極８
を形成するまでの製造工程は、上記第１実施形態の薄膜
トランジスタ１の製造工程において図１(ａ)〜(ｅ)で説
明した工程と同一である。ただし、この薄膜トランジス
タ１７の製造時に、同時に補助容量１８を製造する。

【００６４】上記薄膜トランジスタ１７および補助容量
１８の製造工程では、図１０(ａ)に示すように、まず、
ガラス基板または絶縁膜が成膜された基板等の絶縁性基
板２上に、非晶質半導体(α−Ｓi)膜３ａを３０〜１５
０nm程度の厚さに成膜する。

【００６５】次に、図１０(ｂ)に示すように、エキシマ
レーザの照射等によって、チャネル領域となる部分を含
む非晶質半導体膜３ａを多結晶半導体(Ｐ−Ｓi)膜３ｂ
に成長させる。

【００６６】次に、図１０(ｃ)に示すように、チャネル
領域となる部分を遮蔽するために、その上部にフォトレ
ジスト膜４を用いて不純物注入マスクを形成する。ここ
で、遮蔽するマスクの設計は、上記第１実施形態と同様
である。

【００６７】上記不純物注入マスクをフォトレジスト膜
４により形成した後、薄膜トランジスタ１７の形成領域
および補助容量１８の形成領域に、上記第１実施形態と
同様に不純物の注入を行い、不純物注入領域２１,２１
を形成する。

【００６８】次に、図１０(ｄ)に示すように、フォトレ
ジスト膜４を除去し、次に、薄膜トランジスタ１７の領
域および補助容量１８の領域の多結晶半導体膜３ｂを所
定の形状にパターニングして、フォトレジスト膜４で遮
蔽された領域が不純物注入領域２１,２１により挟まれ
るように不純物注入領域２１,２１の一部を残して、多
結晶半導体膜３ｂをアイランド化することによって、多
結晶半導体膜３ｃを形成する。それと同時に、後述する
補助容量１８の一方の電極となる多結晶半導体膜３ｄを
形成する。このパターニングのときに、図７に示すよう
に、ドレイン領域６ａとなる部分から近傍の補助容量１
８の形成領域に延伸する延伸部２５をパターン形成す
る。

【００６９】次に、上記多結晶半導体膜３ｃのチャネル
領域の表面をＲＣＡ洗浄等をすることによって、チャネ
ル領域の上部に微量に残っているフォトレジストを完全
に除去し、さらに、多結晶半導体膜３ｃのゲート絶縁膜
との界面になる部分の不純物も同時に除去する。

【００７０】次に、図１０(ｅ)に示すように、ＴＥＯＳ
を用いたＣＶＤ装置またはスパッタリング装置等で厚さ
１００nm程度のＳiＯ₂等の絶縁膜を成膜して、ゲート絶
縁膜７を形成する。同時に補助容量１８の形成領域に誘
電体部２０を形成する。続いて、このゲート絶縁膜７を
６００℃で１２時間程度加熱することによって、ゲート
絶縁膜７の緻密化を行う。それと同時に、不純物注入領
域２１,２１の活性化を行って不純物を拡散させ、不純
物注入領域２１,２１からソース領域５ａとドレイン領
域６ａとを形成すると同時に、補助容量１８の一方の電
極１９を形成する。

【００７１】次に、上記薄膜トランジスタ１７の形成領
域に上記第１実施形態と同様にゲート電極８を形成する
ときに、補助容量１８の形成領域に他方の電極２４とな
る前段の走査信号線１３(図７に示す)を同時に形成す
る。すなわち、誘電体部２０上に、Ｔａ,Ｎｂ,Ａ１等の
金属、ｎ型またはｐ型に不純物を注入したＳi、または
ＩＴＯ等の導電性材料を用いて厚さ２００nm程度に成膜
し、所定の形状にパターニングして、走査信号線１３を
形成する。このとき、上記薄膜トランジスタ１７の形成
領域に形成するゲート電極８は、上記第１実施形態と同
様に形成しているので、ソース領域５ａおよびドレイン
領域６ａに重なることはない。さらに、上記多結晶半導
体膜３ｃのソース,ドレイン領域５ａ,６ａとゲート電極
８に対応する領域との間に、ドーパントを含まないオフ
セット領域９,９を設ける。

【００７２】次に、図１０(ｆ)に示すように、薄膜トラ
ンジスタ１７の形成領域および補助容量１８の形成領域
に、ＴＥＯＳを用いたＣＶＤ装置またはスパッタリング
装置等で基板全体に厚さ３００〜４００nm程度のＳiＮx
またはＳiＯ₂等からなる層間絶縁膜１０を成膜し、さら
に、薄膜トランジスタ１７の形成領域では、この層間絶
縁膜１０およびゲート絶縁膜７を同時に所定の形状にパ
ターニングして、コンタクトホール１１,１１を形成す
る。

【００７３】次に、図１０(ｇ)に示すように、薄膜トラ
ンジスタ１７の形成領域において、Ａl,Ｍo等の金属ま
たはＩＴＯ等の導電性材料を５００〜６００nm程度成膜
して所定の形状にパターニングすることによって、ソー
ス電極５とドレイン電極６とを形成する。このとき、補
助容量１８の近傍にデータ信号線１４を形成する。さら
に、こうして得られた薄膜トランジスタ１７の近傍に、
ＩＴＯ等の透明導電膜からなる画素電極１２(図７,図８
に示す)を形成して、画素電極１２をドレイン電極６に
接続している。

【００７４】上記薄膜トランジスタの製造方法によって
製造された薄膜トランジスタ１７では、結晶化時および
活性化時にフォトレジストが完全に除去されているた
め、チャネル部への不純物の拡散がなく、薄膜トランジ
スタ１７の特性が安定すると共に、液晶表示装置のパネ
ル基板の点欠陥も減少する。また、上記ソース領域５ａ
およびドレイン領域６ａにゲート電極８がオーバーラッ
プしないので、薄膜トランジスタ１７の特性、特にオフ
特性の悪化を防止し、オフ電流を低減する。また、上記
多結晶半導体膜３ｂにオフセット領域９,９を有してい
るので、さらにオフ電流の低減が可能となる。

【００７５】したがって、製造工程を増やすことなく、
薄膜トランジスタの特性不良を低減できると共に、オフ
電流を低減して、高いオン電流／オフ電流比を有する高
耐圧な薄膜トランジスタを製造でき、液晶表示装置に用
いるのに好適な薄膜トランジスタを得ることができる。
また、この薄膜トランジスタを液晶表示装置に用いるこ
とによって、フリッカ等の表示不良の発生を防止できる
ので、液晶表示装置のパネル不良を低減できる。

【００７６】また、上記薄膜トランジスタの製造方法に
よって、液晶表示装置のパネル基板上に複数の薄膜トラ
ンジスタ１７と補助容量１８とを形成するとき、この薄
膜トランジスタ１７と補助容量１８とを同一工程により
形成する。すなわち、上記ソース領域５ａおよびドレイ
ン領域６ａを形成するときに、ドレイン領域６ａからの
延伸部２５を補助容量１８の一方の電極１９として同時
に形成し、ゲート絶縁膜７を形成するときに、補助容量
１８の誘電体部２０を同時に形成し、ゲート電極８を形
成するときに、補助容量１８の他方の電極２４となる前
段の走査信号線１３を同時に形成することができる。こ
のように、上記薄膜トランジスタ１７と補助容量１８と
を同一工程により製造することができ、製造工程を簡略
化することができる。また、上記薄膜トランジスタの製
造方法によって、各画素毎に薄膜トランジスタ１７と補
助容量１８とが形成される液晶表示装置では、製造工程
数を増やすことなく、各画素のデータの保持特性を向上
することが可能となる。

【００７７】（第４実施形態）この発明の第４実施形態
の薄膜トランジスタの製造方法を図１１に基づいて以下
に説明する。なお、説明の便宜上、上記第３実施形態と
同一の構成部には、同一参照番号を付して説明を省略す
る。

【００７８】図１１の(ａ)〜(ｄ)は薄膜トランジスタ２
２と補助容量２３の製造工程を示す工程図である。

【００７９】上記薄膜トランジスタ２２の構造は、上記
第３実施形態のドレイン領域６ａから延伸部２５が形成
されている以外は、上記第２実施形態の薄膜トランジス
タ１５の構造と同じである。また、この薄膜トランジス
タ２２の製造工程は、上記第２実施形態の薄膜トランジ
スタ１５の製造工程と同じである。ただし、上記薄膜ト
ランジスタ２２の製造と同時に補助容量２３を製造す
る。

【００８０】また、上記薄膜トランジスタ２２および補
助容量２３の製造工程では、薄膜トランジスタ２２のゲ
ート電極８と、補助容量２３の他方の電極２４となる前
段の走査信号線１３を同時に形成するまでの工程は、図
１０(ａ)〜(ｅ)に示す第３実施形態の薄膜トランジスタ
１７の製造工程と同じである。

【００８１】上記薄膜トランジスタの製造工程では、ゲ
ート電極８を形成した後、このゲート電極８を不純物注
入マスクにして、不純物の注入を行う。すなわち、図１
１(ａ)に示すように、ソース領域５ａおよびドレイン領
域６ａと同じドーパントを、加速電圧７０ｋＶ程度、ド
ーズ量１×１０¹²／cm²〜１×１０¹⁵／cm²という低濃度
の条件で、オフセット領域を含む領域に不純物を注入す
る。

【００８２】この後、図１１(ｂ)に示すように、エキシ
マレーザ等の照射(または加熱)によって、不純物が注入
された領域の活性化を行う。

【００８３】このように、上記オフセット領域９,９に
低濃度の不純物の注入を行うことによって、オフセット
領域９,９はＬＤＤ領域２６,２６となる。また、上記ゲ
ート電極８をマスクにして不純物の注入を行っているの
で、ゲート電極８とソース,ドレイン領域５ａ,６ａがず
れることのないセルフアライン方式となる。したがっ
て、ＬＤＤ領域２６,２６とゲート電極８とは重ならな
い。

【００８４】次に、図１１(ｃ)に示すように、薄膜トラ
ンジスタ２２の形成領域および補助容量２３の形成領域
に、ＴＥＯＳを用いたＣＶＤ装置またはスパッタリング
装置等で基板全体に厚さ３００〜４００nm程度のＳiＮx
またはＳiＯ₂等からなる層間絶縁膜１０を成膜し、さら
に、薄膜トランジスタ２２の形成領域では、層間絶縁膜
１０およびゲート絶縁膜７を同時に所定の形状にパター
ニングして、コンタクトホール１１,１１を形成する。

【００８５】次に、図１１(ｄ)に示すように、薄膜トラ
ンジスタ２２の形成領域において、Ａl,Ｍo等の金属ま
たはＩＴＯ等の導電性材料を５００〜６００nm程度成膜
して所定の形状にパターニングし、ソース電極５とドレ
イン電極６とを形成する。このとき、補助容量２３の近
傍にデータ信号線１４を形成する。さらに、こうして得
られた薄膜トランジスタ２２の近傍に、ＩＴＯ等の透明
導電膜からなる画素電極１２(図７,図８に示す)を形成
して、画素電極１２をドレイン電極６に接続している。

【００８６】上記薄膜トランジスタの製造方法によって
製造された薄膜トランジスタ２２では、結晶化時および
活性化時にフォトレジストが完全に除去されているた
め、チャネル部への不純物の拡散がなく、薄膜トランジ
スタ２２の特性が安定すると共に、液晶表示装置のパネ
ル基板の点欠陥も減少する。また、ソース領域５ａおよ
びドレイン領域６ａにゲート電極８がオーバーラップし
ないので、薄膜トランジスタ２２の特性、特にオフ特性
の悪化を防止し、オフ電流を低減する。また、上記ＬＤ
Ｄ領域２６,２６にゲート電極８が重ならないので、薄
膜トランジスタ２２のオフ電流の低減が可能になると共
に、オン電流の低減を抑える。

【００８７】したがって、製造工程を増やすことなく、
薄膜トランジスタの特性不良を低減できると共に、オフ
電流を低減して、高いオン電流／オフ電流比を有する高
耐圧な薄膜トランジスタを製造でき、液晶表示装置に用
いるのに好適な薄膜トランジスタを得ることができる。
また、この薄膜トランジスタを液晶表示装置に用いるこ
とによって、フリッカ等の表示不良の発生を防止できる
ので、液晶表示装置のパネル不良を低減できる。

【００８８】また、上記ＬＤＤ領域１６,１６を形成す
ることによって、オフ電流を低減する一方、オン電流が
向上して、より高いオン電流／オフ電流比を有する高耐
圧かつ高信頼性の薄膜トランジスタを製造することがで
きる。また、同一絶縁性基板上にオフセット構造を有す
る薄膜トランジスタとＬＤＤ構造を有する薄膜トランジ
スタとを形成することができ、その用途によって作り分
けることができる。

【００８９】また、上記薄膜トランジスタの製造方法に
よって、液晶表示装置のパネル基板上に複数の薄膜トラ
ンジスタ２２と補助容量２３とを形成するとき、上記第
３実施形態と同様に、薄膜トランジスタ２２と補助容量
２３とを同一工程により形成することができる。このよ
うに、上記薄膜トランジスタ２２と補助容量２３とを同
一工程により製造することによって、製造工程を簡略化
することができる。また、上記薄膜トランジスタの製造
方法によって各画素毎に薄膜トランジスタ２２と補助容
量２３とが形成された液晶表示装置では、製造工程数を
増やすことなく、各画素のデータの保持特性を向上する
ことが可能となる。

【００９０】上記第１〜第４実施形態では、非晶質半導
体膜を結晶化するのにエキシマレーザを用いたが、他の
方式のレーザを用いてもよい。また、レーザ照射でな
く、他のエネルギービームを用いて加熱してもよい。

【００９１】また、上記第２実施形態では、ゲート電極
８を不純物注入マスクとして、不純物の注入を行った
が、不純物を注入したくない領域に予めフォトレジスト
で遮蔽して、オフセット領域以外に不純物が注入されな
いようにしてもよい。

【００９２】

【発明の効果】以上より明らかなように、請求項１の発
明の薄膜トランジスタの製造方法は、絶縁性基板上に不
純物注入領域を含む多結晶半導体膜を形成し、絶縁膜を
介してゲート電極を形成する薄膜トランジスタの製造方
法において、上記絶縁性基板上に非晶質半導体膜を形成
し、レーザ照射または加熱によって上記非晶質半導体膜
を結晶化して、多結晶半導体膜を形成し、上記多結晶半
導体膜を形成した後、その多結晶半導体膜の一部の領域
がレジストで遮蔽された状態で多結晶半導体膜に不純物
を注入して、不純物注入領域を形成し、上記レジストで
遮蔽された領域が上記不純物注入領域により両側から挟
まれるように不純物注入領域の一部を残して、上記多結
晶半導体膜をアイランド化した後、ゲート絶縁膜を成膜
し、加熱することによって、ゲート絶縁膜を緻密化する
と共に、上記不純物注入領域を活性化させて、不純物注
入領域にソース領域とドレイン領域とを形成し、上記多
結晶半導体膜のソース領域とドレイン領域との間に、ソ
ース領域側とドレイン領域側にオフセット領域を夫々設
けて、その両オフセット領域の間の領域に対応するゲー
ト絶縁膜上にゲート電極を形成したものである。

【００９３】したがって、請求項１の発明の薄膜トラン
ジスタの製造方法によれば、非晶質半導体膜の成膜直後
にレーザ照射または加熱により多結晶化するので、多結
晶半導体膜中に不純物が拡散するのを極力抑えることが
でき、薄膜トランジスタの特性の悪化を低減することが
できる。また、上記不純物注入領域の活性化をゲート絶
縁膜の緻密化と同時に行うことができるので、製造工程
を増やすことなく、薄膜トランジスタを形成することが
できる。また、予めアライメント精度とエッチング精度
を考慮した上で、ゲート電極がソース,ドレイン領域に
一部分でも重ならないようにマスク設計を行うことによ
って、不純物注入領域およびゲート電極を形成するの
で、オフ電流を低減でき、薄膜トランジスタの特性の悪
化を防いで、液晶表示装置のパネル不良を低減すること
ができる。さらに、上記ゲート電極とソース,ドレイン
領域とのオフセット構造を容易に形成できるので、特に
オフ電流を低減することができる。

【００９４】また、請求項２の発明の薄膜トランジスタ
の製造方法は、請求項１に記載の薄膜トランジスタの製
造方法において、上記ゲート電極を形成した後、上記ゲ
ート電極を遮蔽手段として、上記不純物注入領域を形成
したときの不純物よりも低濃度の不純物を少なくとも上
記オフセット領域に注入して、上記多結晶半導体膜の上
記オフセット領域に低濃度不純物注入領域を形成した
後、レーザ照射または加熱によって上記低濃度不純物注
入領域を活性化させるものである。

【００９５】したがって、請求項２の発明の薄膜トラン
ジスタの製造方法によれば、上記オフセット領域に、ド
レイン領域およびソース領域のドーパント濃度より低濃
度のドーパント濃度をゲート電極をマスクにセルフアラ
インで不純物を注入することによって形成されたＬＤＤ
領域にゲート電極がオーバーラップすることなく、ＬＤ
Ｄ領域を有する薄膜トランジスタを形成する。したがっ
て、生産性がよく、オフ特性に優れ、かつオン特性を向
上でき、しかも高耐圧・高信頼性で安定した特性を有す
る薄膜トランジスタを得ることができる。また、同一基
板上にオフセット構造を有する薄膜トランジスタとＬＤ
Ｄ構造を有する薄膜トランジスタとを形成することがで
き、その用途によって作り分けることができる。

【００９６】また、請求項３の発明の薄膜トランジスタ
の製造方法は、請求項１または２に記載の薄膜トランジ
スタの製造方法において、上記多結晶半導体膜をアイラ
ンド化する工程のときに、上記ドレイン領域または上記
ソース領域となるいずれか一方の領域から延伸し、上記
絶縁性基板上に形成される補助容量の一方の電極となる
延伸部を形成するものである。

【００９７】したがって、請求項３の発明の薄膜トラン
ジスタの製造方法によれば、上記ドレイン領域またはソ
ース領域の延伸部をその電極の一方とし、補助容量をド
レイン領域およびソース領域と同時に形成することがで
き、したがって、製造工程を増やすことなく、データの
保持特性に優れた薄膜トランジスタを製造することがで
きる。また、ＬＤＤ構造を有する薄膜トランジスタを絶
縁性基板上に作製することによって、ＬＤＤ領域の活性
化時にゲート配線の下部に位置する補助容量の電極の抵
抗とソース電極およびドレイン電極の抵抗とを作り分け
ることができる。

【００９８】また、請求項４の発明の薄膜トランジスタ
は、絶縁性基板上に形成された非晶質半導体膜をレーザ
照射または加熱により結晶化させることによって形成さ
れた後、一部の領域がレジストで遮蔽された状態で不純
物が注入された不純物注入領域が形成され、次に、上記
レジストで遮蔽された領域が上記不純物注入領域により
両側から挟まれるように不純物注入領域の一部を残して
アイランド化された後、加熱によって活性化された不純
物注入領域にソース領域とドレイン領域とが形成された
多結晶半導体膜と、上記多結晶半導体膜の不純物注入領
域が加熱によって活性化される前に多結晶半導体膜上に
形成され、上記多結晶半導体膜の不純物注入領域を活性
化させたときに緻密化されたゲート絶縁膜と、上記多結
晶半導体膜のソース領域とドレイン領域との間に、ソー
ス領域側とドレイン領域側にオフセット領域を夫々設け
るように、その両オフセット領域の間の領域に対応する
ゲート絶縁膜上に形成されたゲート電極とを備えたもの
である。

【００９９】したがって、請求項４の発明の薄膜トラン
ジスタによれば、非晶質半導体膜の成膜直後にレーザ照
射または加熱により多結晶化するので、多結晶半導体膜
中に不純物が拡散するのを極力抑えることができ、特性
の悪化を低減することができる。また、上記不純物注入
領域の活性化をゲート絶縁膜の緻密化と同時に行うこと
ができるので、製造工程を増やすことなく、薄膜トラン
ジスタを形成することができる。また、予めアライメン
ト精度とエッチング精度を考慮した上で、ゲート電極が
ソース,ドレイン領域に一部分でも重ならないようにマ
スク設計を行うことによって、不純物注入領域およびゲ
ート電極を形成するので、オフ電流を低減でき、特性の
悪化を防いで、この薄膜トランジスタを用いた液晶表示
装置のパネル不良を低減することができる。さらに、上
記ゲート電極とソース,ドレイン領域とのオフセット構
造を容易に形成できるので、特にオフ電流を低減するこ
とができる。

【０１００】また、請求項５の発明の薄膜トランジスタ
は、請求項４の薄膜トランジスタにおいて、上記ゲート
電極を遮蔽手段として、上記不純物注入領域を形成した
ときの不純物よりも低濃度の不純物を少なくとも上記オ
フセット領域に注入することによって、上記多結晶半導
体膜の上記オフセット領域に形成され、レーザ照射また
は加熱によって活性化された低濃度不純物注入領域を備
えたものである。

【０１０１】したがって、請求項５の発明の薄膜トラン
ジスタによれば、上記オフセット領域に、ドレイン領域
およびソース領域のドーパント濃度より低濃度のドーパ
ント濃度をゲート電極をマスクにセルフアラインで不純
物を注入することによってＬＤＤ構造を有することがで
き、ゲート電極をマスクにセルフアラインで不純物を注
入しているので、ＬＤＤ領域にゲート電極がオーバーラ
ップすることなく、薄膜トランジスタを形成する。した
がって、生産性がよく、オフ特性に優れ、かつオン特性
を向上でき、しかも高耐圧・高信頼性で安定した特性を
有する薄膜トランジスタを実現することができる。ま
た、同一基板上にオフセット構造を有する薄膜トランジ
スタとＬＤＤ構造を有する薄膜トランジスタとを形成す
ることができ、その用途によって作り分けることができ
る。

【０１０２】また、請求項６の発明の薄膜トランジスタ
は、請求項４または５の薄膜トランジスタにおいて、上
記多結晶半導体膜をアイランド化するとき、上記ドレイ
ン領域または上記ソース領域となるいずれか一方の領域
から延伸するように形成され、上記絶縁性基板上に形成
される補助容量の一方の電極となる延伸部を備えたもの
である。

【０１０３】したがって、請求項６の発明の薄膜トラン
ジスタによれば、上記ドレイン領域またはソース領域の
延伸部をその電極の一方とし、補助容量をドレイン領域
およびソース領域と同時に形成することができ、したが
って、製造工程を増やすことなく、データの保持特性を
向上することができる。また、ＬＤＤ構造を有する薄膜
トランジスタを絶縁性基板上に作製することによって、
ＬＤＤ領域の活性化時にゲート配線の下部に位置する補
助容量の電極の抵抗とソース電極およびドレイン電極の
抵抗とを作り分けることができる。

【図面の簡単な説明】

【図１】 図１(ａ)〜(ｈ)はこの発明の第１実施形態の
薄膜トランジスタの製造方法を示す工程図である。

【図２】 図２は上記薄膜トランジスタが複数形成され
た液晶表示装置のパネル基板の底面の一部を示す図であ
る。

【図３】 図３は図２のIII−III線から見た薄膜トラン
ジスタの断面図である。

【図４】 図４はこの発明の第２実施形態の薄膜トラン
ジスタの製造方法によって複数の薄膜トランジスタが形
成された液晶表示装置のパネル基板の底面の一部を示す
図である。

【図５】 図５は図４のV−V線から見た上記薄膜トラン
ジスタの断面図である。

【図６】 図６(ａ)〜(ｄ)は上記薄膜トランジスタの製
造方法を示す工程図である。

【図７】 図７はこの発明の第３実施形態の薄膜トラン
ジスタの製造方法によって薄膜トランジスタおよび補助
容量が複数形成された液晶表示装置のパネル基板の底面
の一部を示す図である。

【図８】 図８は図７のVIII−VIII線から見た上記薄膜
トランジスタの断面図である。

【図９】 図９は図７のIX−IX線から見た上記補助容量
の断面図である。

【図１０】 図１０(ａ)〜(ｇ)は上記薄膜トランジスタ
および補助容量の製造工程を示す工程図である。

【図１１】 図１１(ａ)〜(ｄ)はこの発明の第４実施形
態の薄膜トランジスタの製造方法を示す工程図である。

【図１２】 図１２は従来の薄膜トランジスタの製造方
法によって複数の薄膜トランジスタが形成された液晶表
示装置のパネル基板の底面の一部を示す図である。

【図１３】 図１３は図７のXIII−XIII線から見た上記
薄膜トランジスタの断面図である。

【図１４】 図１４(ａ)〜(ｇ)は上記薄膜トランジスタ
の製造工程を示す工程図である。

【図１５】 図１５は従来の薄膜トランジスタの不純物
注入領域の上層にゲート電極がオーバーラップした状態
を示す断面図である。

【符号の説明】

１,１５,１７,２２…薄膜トランジスタ、３ａ…非晶質
半導体膜、３ｂ…多結晶半導体膜、３ｃ…アイランド化
された多結晶半導体膜、４…フォトレジスト膜、５ａ…
ソース領域、６ａ…ドレイン領域、７…ゲート絶縁膜、
８…ゲート電極、９…オフセット領域、１０…層間絶縁
膜、１１…コンタクトホール、１２…画素電極、１３…
走査信号線、１４…データ信号線、１６…ＬＤＤ領域、
１８…補助容量、２１…不純物注入領域、２５…延伸
部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｄ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に不純物注入領域を含む多
   結晶半導体膜を形成し、絶縁膜を介してゲート電極を形
   成する薄膜トランジスタの製造方法において、 上記絶縁性基板上に非晶質半導体膜を形成する工程と、 レーザ照射または加熱によって、上記非晶質半導体膜を
   結晶化させて、多結晶半導体膜を形成する工程と、 上記多結晶半導体膜を形成した後、上記多結晶半導体膜
   の一部の領域がレジストで遮蔽された状態で上記多結晶
   半導体膜に不純物を注入して、不純物注入領域を形成す
   る工程と、 上記不純物注入領域を形成した後、上記レジストで遮蔽
   された領域が上記不純物注入領域により両側から挟まれ
   るように上記不純物注入領域の一部を残して、上記多結
   晶半導体膜をアイランド化する工程と、 上記アイランド化された多結晶半導体膜上にゲート絶縁
   膜を形成する工程と、 加熱によって、上記ゲート絶縁膜を緻密化すると共に、
   上記不純物注入領域を活性化させて、上記不純物注入領
   域にソース領域とドレイン領域とを形成する工程と、 上記多結晶半導体膜の上記ソース領域と上記ドレイン領
   域との間に、上記ソース領域側と上記ドレイン領域側に
   オフセット領域を夫々設けて、その両オフセット領域の
   間の領域に対応する上記ゲート絶縁膜上にゲート電極を
   形成する工程とを有することを特徴とする薄膜トランジ
   スタの製造方法。
2. 【請求項２】 請求項１に記載の薄膜トランジスタの製
   造方法において、 上記ゲート電極を形成した後、上記ゲート電極を遮蔽手
   段として、上記不純物注入領域を形成したときの上記不
   純物よりも低濃度の不純物を少なくとも上記オフセット
   領域に注入して、上記多結晶半導体膜の上記オフセット
   領域に低濃度不純物注入領域を形成する工程と、 上記低濃度不純物注入領域を形成した後、レーザ照射ま
   たは加熱によって、上記低濃度不純物注入領域を活性化
   させる工程とを有することを特徴とする薄膜トランジス
   タの製造方法。
3. 【請求項３】 請求項１または２に記載の薄膜トランジ
   スタの製造方法において、 上記多結晶半導体膜をアイランド化する工程のときに、
   上記ドレイン領域または上記ソース領域となるいずれか
   一方の領域から延伸し、上記絶縁性基板上に形成される
   補助容量の一方の電極となる延伸部を形成することを特
   徴とする薄膜トランジスタの製造方法。
4. 【請求項４】 絶縁性基板上に形成された非晶質半導体
   膜をレーザ照射または加熱により結晶化させることによ
   って形成され、その結晶化後に一部の領域がレジストで
   遮蔽された状態で不純物が注入された不純物注入領域が
   形成され、上記レジストで遮蔽された領域が上記不純物
   注入領域により両側から挟まれるように上記不純物注入
   領域の一部を残してアイランド化された後、加熱によっ
   て活性化された上記不純物注入領域にソース領域とドレ
   イン領域とが形成された多結晶半導体膜と、 上記多結晶半導体膜の上記不純物注入領域が加熱によっ
   て活性化される前に上記多結晶半導体膜上に形成され、
   上記多結晶半導体膜の上記不純物注入領域を活性化させ
   たときに緻密化されたゲート絶縁膜と、 上記多結晶半導体膜の上記ソース領域と上記ドレイン領
   域との間に、上記ソース領域側と上記ドレイン領域側に
   オフセット領域を夫々設けるように、その両オフセット
   領域の間の領域に対応する上記ゲート絶縁膜上に形成さ
   れたゲート電極とを備えたことを特徴とする薄膜トラン
   ジスタ。
5. 【請求項５】 請求項４に記載の薄膜トランジスタにお
   いて、 上記ゲート電極を遮蔽手段として、上記不純物注入領域
   を形成したときの上記不純物よりも低濃度の不純物を少
   なくとも上記オフセット領域に注入することによって、
   上記多結晶半導体膜の上記オフセット領域に形成され、
   レーザ照射または加熱によって活性化された低濃度不純
   物注入領域を備えたことを特徴とする薄膜トランジス
   タ。
6. 【請求項６】 請求項４または５に記載の薄膜トランジ
   スタにおいて、 上記多結晶半導体膜をアイランド化するとき、上記ドレ
   イン領域または上記ソース領域となるいずれか一方の領
   域から延伸するように形成され、上記絶縁性基板上に形
   成される補助容量の一方の電極となる延伸部を備えたこ
   とを特徴とする薄膜トランジスタ。