JP3126655B2 - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JP3126655B2
JP3126655B2 JP2849896A JP2849896A JP3126655B2 JP 3126655 B2 JP3126655 B2 JP 3126655B2 JP 2849896 A JP2849896 A JP 2849896A JP 2849896 A JP2849896 A JP 2849896A JP 3126655 B2 JP3126655 B2 JP 3126655B2
Authority
JP
Japan
Prior art keywords
gate line
interlayer insulating
insulating film
film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2849896A
Other languages
English (en)
Other versions
JPH09197440A (ja
Inventor
舜平 山崎
潤 小山
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2849896A priority Critical patent/JP3126655B2/ja
Publication of JPH09197440A publication Critical patent/JPH09197440A/ja
Application granted granted Critical
Publication of JP3126655B2 publication Critical patent/JP3126655B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本明細書で開示する発明は、
結晶性珪素を用いた半導体装置で制御するアクティブマ
トリクス型液晶表示装置に関する。
【0002】
【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ(TFT)を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。
【0003】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数百万個もの各画素のそれぞ
れにTFTを配置し、各画素電極に出入りする電荷をT
FTのスイッチング機能により制御するものである。
【0004】各画素電極と対向電極との間には液晶が挟
み込まれ、一種のコンデンサーを形成している。従っ
て、TFTによりこのコンデンサーへの電荷の出入りを
制御することで液晶の電気光学特性を変化させ、液晶パ
ネルを透過する光を制御して画像表示を行うことが出来
る。
【0005】ここで、従来のアクティブマトリクス型液
晶表示装置における画素領域の構成図を図5に示す。図
5(A)に示す様に、ゲイト線501とそれに平行に形
成された容量線502がデータ線503と格子状に交差
している。そして、それらで囲まれた領域内には画素電
極504が配置されている。これら容量線502と画素
電極504は第1、第2の層間絶縁膜を介して立体的に
重なり、保持容量を形成している。この時の等価回路は
図6(A)の様になる。
【0006】なお、505で示されるのはTFTの活性
層を構成する半導体膜であり、506はデータ線とのコ
ンタクト部、507は画素電極とのコンタクト部であ
る。
【0007】また、図五(B)に示すように画素電極5
04の縁部分や半導体膜505を隠すようにBM(ブラ
ックマトリクス)を設けるのが一般的である。その理由
は、画素電極の縁部分は電界が乱れるため画質が悪くな
る事と、半導体膜に光が当たるとキャリアの光励起が生
じてリーク電流が増加する事による。
【0008】しかし、図5(B)のようにブラックマト
リクス509は画像表示可能な領域510を内側に狭め
てしまうため、開口率が犠牲になるという問題を持つ。
【0009】また、通常、前述の容量線502はゲイト
線501と同時に形成されるため、アルミニウムやタン
タルといった遮光性を有する金属被膜である場合が殆ど
である。従って、画像表示を行う際に容量線502が遮
光膜となってバックライトが遮断されるため、結局はブ
ラックマトリクスで遮光してしまうことが多い。
【0010】以上のように、容量線やブラックマトリク
スは画像表示可能な領域を必要以上に狭め、開口率を落
とす原因となっている。
【0011】
【発明が解決しようとする課題】本明細書で開示する発
明は上記問題点を解決し、液晶パネルの開口率を上げる
技術を提供することを課題とする。
【0012】
【課題を解決するための手段】本明細書で開示する発明
の構成は、飛び越し走査方式により画像表示を行なう液
晶表示装置であって、ゲイト電極および該ゲイト電極か
ら延在するゲイト線を覆って形成される第1の層間絶縁
膜と、前記第1の層間絶縁膜上に形成される配線電極お
よび該配線電極から延在するデータ線と、前記配線電極
および該配線電極から延在するデータ線を覆って形成さ
れる第2の層間絶縁膜と、前記第2の層間絶縁膜上に形
成される透明導電膜でなる画素電極と、を有し、前記ゲ
イト線と前記画素電極の少なくとも一部は前記陽極酸化
膜と前記第1の層間絶縁膜との積層膜を介して保持容量
として機能しうるコンデンサーを形成することを特徴と
する。
【0013】この場合、第1の層間絶縁膜および陽極酸
化膜の比誘電率は第2の層間絶縁膜の比誘電率よりも高
いものであり、第1の層間絶縁膜は250 〜2000Åの厚さ
の酸化珪素膜、酸化窒化珪素膜、窒化珪素膜から選ばれ
た一種または複数種の絶縁膜でなることを特徴とする。
【0014】また、他の発明の構成は、飛び越し走査方
式により画像表示を行なう液晶表示装置であって、ゲイ
ト電極および該ゲイト電極から延在するゲイト線を陽極
酸化して得られる陽極酸化膜と、前記陽極酸化膜を覆っ
て形成される第1の層間絶縁膜と、前記第1の層間絶縁
膜上に形成される配線電極および該配線電極から延在す
るデータ線と、前記配線電極および該配線電極から延在
するデータ線を覆って形成される第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成される透明導電膜でなる
画素電極と、を有し、前記ゲイト線と前記画素電極の少
なくとも一部は前記陽極酸化膜のみを介して保持容量と
して機能しうるコンデンサーを形成することを特徴とす
る。
【0015】この場合も、陽極酸化膜の比誘電率は第2
の層間絶縁膜の比誘電率よりも高いものであることが必
要である。
【0016】上記構成でなる本発明の概略を図1の模式
図を用いて説明する。図1において、101で示される
のがゲイト電極から延在するゲイト線、102がTFT
のソース領域と接続する配線電極から延在するデータ線
である。また、103の太線で示されるのがITO等の
透明導電性膜でなる画素電極である。
【0017】本発明の主旨は、ゲイト線101と画素電
極103とを利用して保持容量104を形成することで
ある。ただし、ある一つの画素に注目した時、その画素
の保持容量を形成するゲイト線が上からN本目のゲイト
線である時、その保持容量を形成する画素電極はN+1
本目のゲイト線により制御される画素TFTによって電
圧を印加される。
【0018】また、液晶パネルの表示方法として飛び越
し走査(インターレース)方式を採用しているのが本発
明の大きな特徴である。
【0019】本発明では飛び越し走査方式により飛び越
されたゲイト線、即ちアクティブなゲイト線に隣接する
他のゲイト線を定電位に保ち、そのゲイト線でもって保
持容量を形成するため、保持容量に書き込まれたデータ
の電圧レベルがゲイト電圧の変化に引っ張られて降下す
るのを防ぐことが出来る。
【0020】また、本来ゲイト線101と画素電極10
3との間には第1、第2の層間絶縁膜が存在する。しか
しながら、本発明では画素電極103を成膜する前に、
予め保持容量104となる領域を選択的にエッチングし
てある。そのため、保持容量104はゲイト線101と
画素電極103との間に陽極酸化膜と第1の層間絶縁膜
との積層膜、または陽極酸化膜のみを有した構造となっ
ている。
【0021】そのため、第1の層間絶縁膜はできる限り
比誘電率の高い材料を用いるのが望ましい。なぜなら
ば、比誘電率が高い程、保持容量のキャパシティーを稼
ぐことが出来るからである。また、第1の層間絶縁膜の
膜厚をできる限り薄くすることで同様の効果を得ること
が出来る。
【0022】また、一方で問題となるのは画素電極10
3とゲイト線101が重なる領域の内、保持容量としな
い領域に形成される寄生容量である。しかしながら、本
発明においては第2の層間絶縁膜として低い比誘電率を
持つ有機性樹脂材料や無機性材料を用いるため、寄生容
量を極力小さくすることが出来る。
【0023】さらに、有機性樹脂材料や無機性材料を1
〜5μm程度に膜厚を稼いで成膜するため、寄生容量を
無視し得るレベルに抑えることが可能である。
【0024】以上の様に、本発明の必要条件としては陽
極酸化膜および第1の層間絶縁膜の比誘電率は第2の層
間絶縁膜の比誘電率よりも高いことが挙げられる。望ま
しくは、第1の層間絶縁膜は比誘電率のできるだけ高い
材料、第2の層間絶縁膜は比誘電率のできるだけ低い材
料を用いると良い。
【0025】なお、図1で示す構成の画素領域の等価回
路は図6(B)で示される構成となる。
【0026】また、図1に示す様に配線電極および該配
線電極から延在するデータ線の形成と同時に、少なくと
もチャネルを形成する領域を遮光する遮光膜105を設
けることで半導体層の光励起を防ぐことが出来る。
【0027】上記構成でなる発明について、以下に記載
する実施例でもって詳細な説明を行うこととする。
【実施例】
〔実施例1〕本実施例では、本発明を利用して図1で示
した構成を有する画素領域を形成する例を示す。具体的
にはゲイト線でもって容量線を代用する技術の詳細な説
明を行なうこととする。
【0028】図3に示すのは、図1で示した画素領域を
構成する画素TFTの作製工程図である。まず、表面に
下地膜として2000Åの絶縁膜を有したガラス基板301
の上に、図示しない非晶質珪素膜500 Åの厚さに成膜す
る。絶縁膜は酸化珪素(SiO2 )、酸化窒化珪素(S
iOX Y )、窒化珪素膜(SiN)等をプラズマCV
D法や減圧熱CVD法により成膜すれば良い。
【0029】次に、この図示しない非晶質珪素膜を加熱
またはレーザーアニール、もしくは両者を併用するなど
の手段により結晶化する。また、結晶化の際、結晶化を
助長する金属元素を添加すると効果的である。
【0030】結晶化が終了したら、得られた図示しない
結晶性珪素膜をパターニングして島状半導体層302を
形成する。島状半導体層302を形成したら、後にゲイ
ト絶縁膜として機能する酸化珪素膜303を1500Åの厚
さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であ
っても良い。
【0031】次に、遮光性を有した導電性被膜304を
3000Åの厚さに成膜する。本実施例では、0.2 wt%の
スカンジウムを含有したアルミニウム膜を用いる。スカ
ンジウムは加熱処理等の際にアルミニウム表面に発生す
るヒロックやウィスカーといった突起物を抑える効果を
持つ。このアルミニウム膜304は後にゲイト電極とし
て機能する。
【0032】こうして、図3(A)の状態が得られる。
図3(A)の状態が得られたら、電解溶液中でアルミニ
ウム膜304を陽極として陽極酸化を行う。電解溶液と
しては、3%の酒石酸のエチレングリコール溶液をアン
モニア水で中和して、PH=6.92に調整したものを
使用する。また、白金を陰極として化成電流5mA、到
達電圧10Vとして処理する。
【0033】こうして形成される図示しない薄く緻密な
陽極酸化膜は、アルミニウム膜304をパターニングす
る際にフォトレジストとの密着性を高める効果がある。
また、電圧印加時間を制御することで膜厚を制御でき
る。
【0034】次に、アルミニウム膜304をパターニン
グして、図示しないゲイト電極を形成する。ただし、実
質的にゲイト電極として機能するのは最終的に残存する
内部の一部分である。
【0035】次に、2度目の陽極酸化を行い、多孔質の
陽極酸化膜305を形成する。電解溶液は3%のシュウ
酸水溶液とし、白金を陰極として化成電流2〜3mA、
到達電圧8Vとして処理する。
【0036】この時陽極酸化は基板に対して平行な方向
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜305の長さを制御できる。
【0037】さらに、アルミニウム膜のパターニングに
使用した図示しないフォトレジストを専用の剥離液で除
去した後、3度目の陽極酸化を行い、図3(B)の状態
を得る。
【0038】この陽極酸化には、電解溶液は3%の酒石
酸のエチレングリコール溶液をアンモニア水で中和し
て、PH=6.92に調整したものを使用する。そし
て、白金を陰極として化成電流5〜6mA、到達電圧1
00Vとして処理する。
【0039】この際形成される陽極酸化膜306は、非
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージや熱からゲイト電極3
07を保護する効果を持つ。
【0040】また、強固な陽極酸化膜306はエッチン
グされにくいため、コンタクトホール開孔の際にエッチ
ング時間が長くなる問題がある。そのため、1000Å以下
の厚さにするのが望ましい。
【0041】次に、多孔質の陽極酸化膜305およびゲ
イト電極307をマスクとして酸化珪素膜303をドラ
イエッチングし、ゲイト絶縁膜308を形成する。
【0042】次いで、イオンドーピング法により、島状
半導体層302に不純物を注入する。例えば、Nチャネ
ル型TFTを作製するならば、不純物としてP+イオン
を、Pチャネル型TFTを作製するならば、不純物とし
てB+イオンを注入すれば良い。
【0043】まず、図3(B)の状態で1度目のイオン
ドーピングを行う。なお、本実施例ではP+イオンの注
入を加速電圧90kV、ドーズ量3×1013原子/cm
2 で行う。
【0044】すると、ゲイト電極307、多孔質の陽極
酸化膜305がマスクとなり、後にソース/ドレインと
なる領域309、310が自己整合的に形成される。
(図3(C))
【0045】次に、図3(C)に示す様に、多孔質の陽
極酸化膜305を除去して、2度目のドーピングを行
う。なお、2度目のP+イオンの注入は加速電圧10k
V、ドーズ量5 ×1014原子/cm2 で行う。
【0046】すると、ゲイト電極307がマスクとな
り、ソース領域309、ドレイン領域310と比較して
不純物濃度の低い、低濃度不純物領域311、312が
自己整合的に形成される。
【0047】同時に、ゲイト電極307の直下は不純物
が全く注入されないため、TFTのチャネルとして機能
する領域313が自己整合的に形成される。
【0048】このようにして形成される低濃度不純物領
域(またはLDD領域)312は、チャネル領域313
とドレイン領域310との間に高電界が形成されるのを
抑制する効果を持つ。
【0049】次いで、KrFエキシマレーザーを200 〜
300mJ/cm2 のエネルギー密度で照射することによって、
イオン注入されたP+イオンの活性化を行なう。なお、
活性化は300 〜450 ℃2hr の熱アニールによっても良い
し、レーザーアニールと熱アニールとを併用しても良
い。
【0050】次に、第1の層間絶縁膜314をプラズマ
CVD法により成膜する。層間絶縁膜314としては、
酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いるこ
とができる。この第1の層間絶縁膜314は図1におい
て保持容量104の絶縁層となるため、できるだけ比誘
電率の高い絶縁膜を用いることが望ましい。そのため、
本実施例では比誘電率が約7である窒化珪素膜を用い
る。また、その膜厚は1000Å程度に薄くすることで容量
を稼ぐことが可能である。
【0051】第1の層間絶縁膜314を成膜したら、ソ
ース領域309にコンタクトホールを形成して、図示し
ないアルミニウム膜を3000Åの厚さに成膜する。次い
で、図示しないアルミニウム膜をパターニングして、ソ
ース電極315と遮光膜316を形成する。遮光膜31
6は、チャネル領域313の周辺部に光が照射されてキ
ャリアが励起するのを防ぐ役割を担う。(図3(D))
【0052】次に、ソース電極315、遮光膜316を
覆って第2の層間絶縁膜317を1〜5μmの厚さに成
膜する。この第2の層間絶縁膜317は有機性樹脂材料
や無機性材料を用いることが出来るが、本実施例では有
機性樹脂材料としてポリイミドを用いる。
【0053】そして、第2の層間絶縁膜317をパター
ニングして、保持容量を形成するための開孔をゲイト線
上に形成した後、透明導電性膜でなる画素電極318を
形成する。(図3(E))
【0054】この樹脂材料317の表面は優れた平坦性
を示すため、その上に形成された画素電極318も良好
な平坦性を示し、セル組みの際のラビング不良や液晶へ
の印加電界の乱れをなくすことが出来る。
【0055】このようにして、図3(E)に示すような
構造の画素TFTが作製される。なお、本実施例では図
1で示したような画素電極の縁部分がゲイト線またはデ
ータ線上に重なるようような構造とする。
【0056】また、本発明はアクティブマトリクス型液
晶表示装置に適用するため、同一基板上に駆動回路を組
み込むことになる。その場合はドライバーTFTと画素
TFTを同時に作製することになる。
【0057】ドライバーTFTは、基本的に画素TFT
と同じ工程で作製される。ただし、画素電極は必要な
く、図3(D)においてソース電極315、遮光膜31
6を形成すると同時にドレイン電極を形成することで完
成することになる。
【0058】ここで、図1においてA−Bで示した線で
保持容量104を分断した断面図を図4に示す。図4
(A)において、401はゲイト絶縁膜、402はゲイ
ト電極から延在するゲイト線、403は陽極酸化膜であ
る。
【0059】図4(A)に示す様に、第1の層間絶縁膜
404は膜厚が1000Å程度と薄く、かつ、高比誘電率で
あるので画素電極405とゲイト線402との間に保持
容量として機能しうるコンデンサーを形成する。なお、
406で示されるのは、隣接する別の画素電極の縁部分
である。
【0060】また、図4(B)に示す様に、保持容量の
絶縁層として陽極酸化膜のみを用いた構造とすることも
可能である。この時、保持容量の厚さを500 〜1000Å程
度まで薄くすることが出来る。
【0061】本発明では保持容量をゲイト線402上に
形成する都合上、必ずゲイト線402と画素電極405
とが立体的に重なり合う領域が存在する。この領域にお
いて、第2の層間絶縁膜に開孔を形成した領域は保持容
量となるが、それ以外の領域は不要な寄生容量を形成し
てしまうことになる。
【0062】しかしながら、本実施例で第2の層間絶縁
膜として用いる樹脂材料は、比誘電率が2.8 〜3.4 と窒
化珪素膜等の珪化膜と比較して低く、さらに容易に1〜
5μm程度の膜厚を稼ぐことができるため、寄生容量を
問題ないレベルとすることが可能である。
【0063】なお、本実施例では画素電極の縁部分をゲ
イト線またはデータ線で遮光する構造を採っているが、
上記理由により寄生容量を無視できることが前提である
ことは言うまでもない。
【0064】以上に示したように、第1の層間絶縁層と
して薄い高比誘電率の材料を用い、第2の層間絶縁膜と
して厚い低誘電率の材料を用いることが本発明の必要条
件である。
【0065】また、本発明は上記構造のTFTを制御す
るに際し、ゲイト線の走査方法を公知の飛び越し走査方
式による点が大きな特徴である。飛び越し走査方式の概
略を図11を用いて説明する。
【0066】図11において、N1、N2、N3、N
4、・・・で示されるのがゲイト線、M1、M2、M
3、M4、・・・で示されるのがデータ線である。ゲイ
ト線およびデータ線は互いに直交してマトリクス状に配
列され、各交点に画素電極に電圧を印加するための画素
TFTが形成される。
【0067】本発明で採用する飛び越し走査方式による
場合、各ゲイト線はまず、N1、N3、・・・の順に奇
数本目が走査される。この走査が開始されてから終了す
るまでの期間を奇数フィールドと呼ぶ。
【0068】奇数フィールドが終了すると、今度はN
2、N4、・・・の順に偶数本目が走査される。この走
査が開始されてから終了するまでの期間を偶数フィール
ドと呼ぶ。
【0069】この場合、例えば奇数フィールドが走査さ
れている間、偶数本目のゲイト線はゲイト線として機能
しない。また逆に偶数フィールドが走査されている間、
奇数本目のゲイト線はゲイト線として機能しない。
【0070】本発明はこのゲイト線として機能しないゲ
イト線を有効に利用する技術であるとも言える。即ち、
飛び越し走査方式により飛び越されたゲイト線、即ちア
クティブなゲイト線に隣接する他のゲイト線を定電位に
保ち、そのゲイト線でもって形成された保持容量を実効
的な保持容量として機能させる。
【0071】このような表示方法を採ると、アクティブ
なゲイト線と隣接する他のゲイト線を定電位に保てるた
め、保持容量に書き込まれたデータの電圧レベルがゲイ
ト電圧の変化に引っ張られて変化するのを防ぐことが出
来る。この事は、保持容量の保持能力を高める上で非常
に効果的である。
【0072】また、飛び越し走査方式は伝送系のデータ
量を低減できるという利点もある。例えば、ゲイト線を
飛び越し走査方式で1本おきに走査すれば伝送系の1回
のデータ量は半分になる。即ち、データ信号の周波数が
半分で済むため、TV画像のデータを送る際に周波数幅
を抑えることが出来る。
【0073】また、1フレームの走査を2フィールドに
分けて走査するため、1回の垂直走査に要する時間が半
減する。この結果、視覚的にちらつきを感じにくい画像
表示を行なうことが可能となる。
【0074】以上説明したように、図4で示される構造
の保持容量をゲイト線上に形成することで従来の容量線
が必要なくなり、高い開口率のアクティブマトリクス型
液晶表示装置を実現することが可能となる。
【0075】また、表示方法を飛び越し走査方式とする
ことで、保持容量のデータ保持能力を高めることが可能
となる。
【0076】〔実施例2〕本実施例では、実施例1にお
いて島状半導体層の形状を変化させた例を説明する。画
素TFTやドライバTFTの作製工程は既に実施例1で
詳細に説明したのでここでは省略する。
【0077】図2において、201で示されるのがゲイ
ト線、202がデータ線、203が活性層を構成する島
状半導体層である。図2が示す通り、ゲイト線201は
そのままゲイト電極として機能する。
【0078】本実施例の特徴は、島状半導体層203が
完全にゲイト線201およびデータ線202によって遮
光される点である。このため、画像表示領域には画素電
極204とのコンタクト部分のみが突出する構成とな
る。従って、実施例1で必要であったアルミニウム膜で
なる遮光膜316を設ける必要もない。
【0079】他の構成は、実施例1と同様にゲイト線2
01が画素電極204と陽極酸化膜と第1の層間絶縁膜
との積層膜または陽極酸化酸化膜のみを介して保持容量
205を形成し、ゲイト線201およびデータ線202
がブラックマトリクスの役割を果たしている。
【0080】従って、本実施例によれば画像表示可能な
領域を最大限に活用した90%以上の高開口率を有する
液晶表示装置を作製することが可能である。 〔実施例3〕
【0081】本実施例では、実施例1または実施例2に
おいて島状半導体層に付加価値を加えた例を説明する。
具体的には、チャネル領域のチャネル長およびチャネル
幅がTFTのオン状態とオフ状態とで変化する構造を採
る例である。
【0082】この技術は本発明者らによって既に報告さ
れているもので、その主旨は、TFTがオフ状態の時に
実質的にチャネル長を長く、チャネル幅を狭くすること
でオフ電流を低減するものである。以下にその技術の概
要を説明する。
【0083】図7に示すのは実施例1の工程手順に従っ
て形成した島状半導体層701である。後にチャネルと
して機能する領域702に対しては選択的にイオン注入
が行なわれる。例えば、Nチャネル型TFTを作製する
場合、P+イオンを1×10 12〜1×1014原子/cm
2 、好ましくは3×1012〜3×1013原子/cm2
ドーズ量でドーピングする。
【0084】すると、チャネル領域を遮るようにイオン
注入された領域703〜705が形成される。この領域
703〜705は必ずしも図7の様に島状半導体層の外
縁に接してなくても構わない。即ち、後にチャネルとな
る領域702の内に島状に点在するような状態であって
も良い。
【0085】このようなイオン注入が施された島状半導
体層を用いて作製したTFTの電気特性の概略を図8を
用いて説明する。
【0086】図8(A)において801はソース領域、
802はドレイン領域であり、803〜805は前述の
ように予めイオン注入した領域であり、浮島領域と呼ぶ
こととする。この時、ドーピングされていない実質的に
真性な半導体領域(ベース領域と呼ぶこととする)80
6と、浮島領域803〜805との境界はポテンシャル
バリアが高い。そのため、Nチャネル型TFTがオフ状
態の時はベース領域806の矢印に沿って僅かに電子が
移動する。この電子の移動がオフ電流(またはリーク電
流)として観測される。
【0087】ところが、Nチャネル型TFTがオン状態
の時はベース領域806が反転して浮島領域803〜8
05とのポテンシャルバリアが無視しうる程度となるた
め、図8(B)の矢印で示すような経路で大量の電子が
移動する。この電子の移動がオン電流として観測され
る。
【0088】このようにTFTのオフ状態とオン状態と
でポテンシャルバリアが変化する様子を図9を用いて概
略説明する。なお、図9においてVgはゲイト電圧(V
g>0)、Ecは伝導帯、Evは価電子帯、Efはフェ
ルミレベルを表している。
【0089】まず、Nチャネル型TFTがオフ状態(ゲ
イトに負電圧が印加された状態)の時、ベース領域80
6においては図9(A)のようなバンド状態となってい
る。即ち、少数キャリアであるホールが半導体表面に集
まり、電子が払われた状態にあるため、ソース/ドレイ
ン間の電子の移動は極めて少ない。
【0090】一方、浮島領域803〜805はP+イオ
ンを注入してあるため、フェルミレベルEfは伝導帯E
cの近くへと押し上げられている。この時、浮島領域8
03〜805においては図9(B)のようなバンド状態
となっている。
【0091】図9(B)のように、N型を示す半導体層
である浮島領域803〜805においてはゲイトに負電
圧を印加しても、エネルギーバンドは僅かにしか曲がら
ない。
【0092】従って、図9(A)における半導体表面の
価電子帯のエネルギーと図9(B)における半導体表面
の価電子帯のエネルギーとのエネルギー差がポテンシャ
ルバリアに相当する。そのため、電子がベース領域80
6と浮島領域803〜805を往復することはない。
【0093】次に、Nチャネル型TFTがオン状態(ゲ
イトに正電圧が印加された状態)の時、ベース領域80
6においては図9(C)のようなバンド状態となってい
る。即ち、多数キャリアである電子が半導体表面に蓄積
されるため、ソース/ドレイン間には電子の移動が生じ
る。
【0094】この時、浮島領域803〜805において
は図9(D)のようなバンド状態となっている。図9
(D)に示す様に、前述のゲイトに負電圧を印加した時
同様、N型を示す半導体層である浮島領域803〜80
5においてはゲイトに正電圧を印加してもエネルギーバ
ンドは殆ど曲がらない。
【0095】しかしながら、図9(D)において元々フ
ェルミレベルEfは伝導帯Ecの近くに押し上げられて
いるため、伝導体には多数の電子が常に存在している。
【0096】従って、ゲイトに正電圧を印加した場合、
ベース領域806および浮島領域803〜805は共に
電子が移動し易いバンド状態となっているため、ベース
領域806および浮島領域803〜805の境界のポテ
ンシャルバリアは無視することが出来る。
【0097】以上の様に、オフ状態ではベース領域80
6のみが電子の移動経路となり、オン状態ではベース領
域806および浮島領域803〜805が電子の移動経
路となる。
【0098】即ち、TFTがオフ状態の時のW/L比に
比べ、オン状態の時のW/L比は遙に大きくなり、オン
電流を損なうことなくオフ電流を低減することが可能で
ある。これにより、オン/オフ電流比を大きくすること
が出来る。
【0099】このような構造とすると、画素TFTの島
状半導体層を極力小さくすることが出来る上、オン/オ
フ電流比を大きくすることが出来る。従って、例えば図
1に示すような回路構成を採った場合においても、開口
率を落とすことなく高性能な画素TFTを配置すること
が可能である。
【0100】〔実施例4〕本実施例では実施例1乃至実
施例3において、保持容量の形状を変化させた例を示
す。TFTや保持容量の作製工程は実施例1と同様であ
るので、ここでは説明を省略する。
【0101】本実施例における保持容量断面構造図を図
10に示す。図10(A)において、11はゲイト絶縁
膜、12はゲイト電極から延在するゲイト線、13は陽
極酸化膜である。
【0102】図10(A)に示す様に、第1の層間絶縁
膜14は膜厚が1000Å程度と薄く、かつ、高比誘電率で
あるので画素電極15とゲイト線12との間に保持容量
として機能しうるコンデンサーを形成する。なお、16
で示されるのは、隣接する別の画素の画素電極端であ
る。
【0103】実施例1で説明した図4(A)との相違点
は、図4(A)がゲイト線の上面でのみ容量を形成して
いるのに対し、図10(A)ではゲイト線の上面と側面
で容量を形成している点である。
【0104】また、画素電極15、16はゲイト線12
と立体的に重なるため、ゲイト線12にブラックマトリ
クスと同等の効果を付与することが出来る。この場合、
樹脂材料でなる第2の層間絶縁膜17は膜厚が1〜5μ
mと厚く、かつ、低比誘電率であるので画素電極15と
ゲイト線12との間に形成される寄生容量の影響は無視
することが出来る。
【0105】また、図10(B)に示す様に、保持容量
の絶縁層として陽極酸化膜のみを用いた構造とすること
も可能である。この時、保持容量の厚さを500 〜1000Å
程度まで薄くすることが出来る。
【0106】以上の様な構造とすることで、保持容量を
さらに大きく確保することが出来る。即ち、アクティブ
マトリクス型液晶表示装置において高い開口率と高精彩
な画像表示を実現することが可能となる。
【0107】〔実施例5〕本実施例では、第2の層間絶
縁膜としてLPD(Liquid PhaseDepo
sition)法により塗布した絶縁膜を利用する例を
示す。勿論、実施例1で示した様に、低比誘電率であり
膜厚を容易に稼げるものであることが重要である。な
お、画素TFTやドライバTFTの作製工程は既に実施
例1で詳細に説明したのでここでは省略する。
【0108】LPD法(スピン法とも呼ばれる)による
被膜形成の概要は以下の手順による。なお、説明は無機
性材料である酸化珪素系被膜(SiOX )の場合につい
て行なうが、他の無機性材料としてSiOF膜(比誘電
率3.2 〜3.3 )や有機性樹脂材料としてポリイミド(比
誘電率2.8 〜3.4 )等を用いることも出来る。
【0109】まず、H2 SiF6 溶液を準備し、これに
SiO2:xH2 Oを加えて3hrの攪拌を行なう。この
時の処理温度は30℃に保持しておく。次に、攪拌後の
溶液を濾過して、所望の濃度の溶液となるように調節す
る。調節が終了したら、ウォーターバス等で50℃に達
するまで温めながら攪拌する。
【0110】以上で、塗布用の溶液の準備が終了する。
また、例えばこの溶液にH3 BO3を加えれば膜中にB
+イオンを含有した酸化珪素系被膜(いわゆるBSGと
呼ばれる被膜)を形成することが出来る。
【0111】上記手順に従って準備した溶液に被処理基
体を浸した後、純粋でリンスして乾燥させれば被膜形成
は完了する。なお、有機性樹脂材料を塗布するのであれ
ば、所望の被膜塗布用溶液を準備し、LPD法により被
膜形成を行えば良い。
【0112】有機性樹脂材料としてはポリイミド等が挙
げられ、比誘電率は2.8 〜3.4 と低い。この場合、スピ
ナー上に保持した被処理基体上に被膜塗布用溶液を塗布
し、スピナーを2000rpm で回転させることで被膜を形成
する。被膜形成後は300 ℃30min 程度のベークを行い膜
質を改善する。
【0113】以上の様に、LPD法による場合、比較的
容易に所望の被膜を形成することが出来る。即ち、スル
ープットを大幅に向上することが可能である。また、溶
液に浸す時間(スピナーを用いる場合は回転数等)や溶
液濃度で自在に膜厚を調節できるため、厚く平坦な被膜
を形成し易い。
【0114】
【発明の効果】本明細書で開示する発明によれば、従来
別に設ける必要のあった容量線をゲイト線でもって代用
することが可能となる。即ち、容量線を設けずに画素領
域を構成できるため、ゲイト線およびデータ線で囲まれ
た領域を最大限に有効利用して、高開口率を実現するこ
とが可能となる。
【0115】また、そのような構成でなるアクティブマ
トリクス型液晶表示装置を飛び越し走査方式により画像
表示すると、アクティブなゲイト線と隣接する他のゲイ
ト線を容量線としてのみの目的で利用できるため、書き
込まれたデータを次の書き込みまで確実にホールドして
おくことが可能となる。
【図面の簡単な説明】
【図1】 液晶表示装置における画素領域の構成を示
す図。
【図2】 液晶表示装置における画素領域の構成を示
す図。
【図3】 画素TFTの作製工程の概略を示す図。
【図4】 保持容量の断面構造を示す図。
【図5】 従来の量の液晶表示装置における画素領域
の構成を示す図。
【図6】 液晶表示装置における画素領域の等価回路
を示す図。
【図7】 半導体層の構造の概略を示す図。
【図8】 半導体層の電気特性の概略を示す図。
【図9】 半導体層のバンド状態の概略を示す図。
【図10】 保持容量の断面構造を示す図。
【図11】 液晶表示装置における画素領域の構成を示
す図。
【符号の説明】
101 ゲイト線 102 データ線 103 画素電極 104 保持容量 105 遮光膜 301 ガラス基板 302 島状半導体層 303 酸化珪素膜 304 導電性被膜 305 多孔質の陽極酸化膜 306 緻密な陽極酸化膜 307 ゲイト電極 308 ゲイト絶縁膜 309 ソース領域 310 ドレイン領域 311、312 低濃度不純物領域 313 チャネル形成領域 314 第1の層間絶縁膜 315 配線電極 316 遮光膜 317 第2の層間絶縁膜 318 画素電極 508 すきま部分 509 ブラックマトリクス 701 島状半導体層 702 チャネル領域 703〜705 イオン注入領域 801 ソース領域 802 ドレイン領域 803〜805 浮島領域 806 ベース領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−302912(JP,A) 特開 平3−288824(JP,A) 特開 平4−305627(JP,A) 特開 平6−342809(JP,A) 特開 平4−43328(JP,A) 特開 平1−267618(JP,A) 特開 平2−4291(JP,A) 特開 平4−283729(JP,A) 特開 平6−202154(JP,A) 特開 平4−68318(JP,A) 特開 平6−95150(JP,A) 特開 平3−274029(JP,A) 特開 平6−67210(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/136 G02F 1/1343

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】ゲート線上の第1の層間絶縁膜、前記第1
    の層間絶縁膜上のデータ線、前記データ線上の第2の層
    間絶縁膜および前記第2の層間絶縁膜上の画素電極を含
    み、前記ゲート線が飛び越し走査方式により走査される
    アクティブマトリクス型液晶表示装置であって、 前記ゲート線と前記画素電極を含む保持容量を有し、前
    記保持容量をなす部分において前記第2の層間絶縁膜が
    除去されている ことを特徴とするアクティブマトリクス
    型液晶表示装置。
  2. 【請求項2】 ゲート線上の第1の層間絶縁膜、前記第1
    の層間絶縁膜上のデータ線、前記データ線上の有機性樹
    脂からなる第2の層間絶縁膜および前記第2の層間絶縁
    膜上の画素電極を含み、前記ゲート線が飛び越し走査方
    式により走査されるアクティブマトリクス型液晶表示装
    置であって、 前記ゲート線と前記画素電極を含む保持容量を有し、前
    記保持容量をなす部分において前記第2の層間絶縁膜が
    除去されていることを特徴とするアクティブマトリクス
    型液晶表示装置。
  3. 【請求項3】請求項1または請求項2において、前記第
    1の層間絶縁膜の比誘電率は前記第2の層間絶縁膜の比
    誘電率よりも高いことを特徴とするアクティブマトリク
    ス型液晶表示装置。
  4. 【請求項4】請求項1乃至請求項3のいずれか一におい
    て、前記第1の層間絶縁膜は酸化珪素膜、酸化窒化珪素
    もしくは窒化珪素膜であることを特徴とするアクティ
    ブマトリクス型液晶表示装置。
  5. 【請求項5】 請求項1乃至請求項4のいずれか一におい
    て、前記画素電極が前記第2の層間絶縁膜を介して前記
    データ線に重なっていることを特徴とするアクティブマ
    トリクス型液晶表示装置。
  6. 【請求項6】 請求項1乃至請求項5のいずれか一におい
    て、前記保持容量は前記ゲート線、前記画素電極および
    前記ゲート線の陽極酸化膜からなることを特徴とするア
    クティブマトリクス型表示装置。
  7. 【請求項7】 請求項1乃至請求項5のいずれか一におい
    て、前記保持容量は前記ゲート線、前記画素電極ならび
    に前記ゲート線の陽極酸化膜および前記第1の層間絶縁
    膜からなることを特徴とするアクティブマトリクス型表
    示装置。
  8. 【請求項8】請求項1乃至請求項7のいずれか一におい
    て、前記保持容量をなすゲート線は飛び越し走査方式に
    より飛び越され、かつ、定電位に保たれたゲート線であ
    ことを特徴とするアクティブマトリクス型液晶表示装
    置。
  9. 【請求項9】請求項1乃至請求項8のいずれか一におい
    て、前記保持容量に含まれたゲート線がN本目のゲート
    線である時、前記保持容量に含まれた画素電極は(N+
    1)本目のゲート線により制御される画素TFTによっ
    て電圧を印加されることを特徴とするアクティブマトリ
    クス型液晶表示装置。
JP2849896A 1996-01-22 1996-01-22 アクティブマトリクス型液晶表示装置 Expired - Fee Related JP3126655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2849896A JP3126655B2 (ja) 1996-01-22 1996-01-22 アクティブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2849896A JP3126655B2 (ja) 1996-01-22 1996-01-22 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH09197440A JPH09197440A (ja) 1997-07-31
JP3126655B2 true JP3126655B2 (ja) 2001-01-22

Family

ID=12250344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2849896A Expired - Fee Related JP3126655B2 (ja) 1996-01-22 1996-01-22 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JP3126655B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500225B2 (en) 1998-12-03 2002-12-31 Sumitomo Chemical Company, Limited Method for producing high density indium-tin-oxide sintered body

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258572A (ja) * 1998-03-10 1999-09-24 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
JP5376774B2 (ja) 2006-07-21 2013-12-25 三星ディスプレイ株式會社 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500225B2 (en) 1998-12-03 2002-12-31 Sumitomo Chemical Company, Limited Method for producing high density indium-tin-oxide sintered body

Also Published As

Publication number Publication date
JPH09197440A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
KR960001611B1 (ko) 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP3593212B2 (ja) 表示装置
US20030201437A1 (en) Semiconductor display devices and applications
JP2004151546A (ja) アクティブマトリクス基板および表示装置
JPH10198292A (ja) 半導体装置およびその作製方法
JP3696687B2 (ja) 液晶表示装置およびその作製方法
JPH09107102A (ja) 薄膜トランジスタ及びその製造方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP3126655B2 (ja) アクティブマトリクス型液晶表示装置
JP3904646B2 (ja) 液晶表示装置の作製方法
JP2001125510A (ja) アクティブマトリクス型el表示装置
JP3105408B2 (ja) 液晶表示素子
JP3153203B2 (ja) アクティブマトリクス型液晶表示装置
JP3126654B2 (ja) アクティブマトリクス型液晶表示装置
KR100726129B1 (ko) 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
JPH11354443A (ja) 半導体薄膜および半導体装置
JPH07249778A (ja) 表示素子駆動装置およびその製造方法
JP4402065B2 (ja) 半導体装置の作製方法
JPH1187714A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JPH09211495A (ja) アクティブマトリクス型液晶表示装置
JP2007298992A (ja) 半導体装置
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH1187729A (ja) 半導体装置の製造方法
JP3480208B2 (ja) 薄膜半導体装置の製造方法
JP4056988B2 (ja) バッファ回路および表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees