JPH11258572A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH11258572A JPH11258572A JP5857298A JP5857298A JPH11258572A JP H11258572 A JPH11258572 A JP H11258572A JP 5857298 A JP5857298 A JP 5857298A JP 5857298 A JP5857298 A JP 5857298A JP H11258572 A JPH11258572 A JP H11258572A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- potential
- crystal display
- wiring
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 高い開口率を有し、駆動時におけるＤＣ電圧
の残留等のない良好な表示品位を有するアクティブマト
リクス型液晶表示装置を提供する。 【解決手段】 基板と、走査配線１と、信号配線２と、
スイッチング素子と、基板上に形成された平坦表面を有
する絶縁性の平坦化層と、平坦化層上に設けられたコン
タクトホール６を介してスイッチング素子に接続された
画素電極５とを備えたアクティブマトリクス型液晶表示
装置において、各スイッチング素子に対応した走査配線
１の前段または後段のいずれか一方の走査配線１ａと各
画素電極５との間に付加容量電極７を設け、スイッチン
グ素子のオン期間に、信号配線２の電位が画素電極５に
印加され、スイッチング素子のオフ期間に、画素電極５
に印加された信号配線２からの電位を適切に変化させる
変調電位が、付加容量電極７を介して走査配線１ａから
画素電極５に印加されるように構成されている。
の残留等のない良好な表示品位を有するアクティブマト
リクス型液晶表示装置を提供する。 【解決手段】 基板と、走査配線１と、信号配線２と、
スイッチング素子と、基板上に形成された平坦表面を有
する絶縁性の平坦化層と、平坦化層上に設けられたコン
タクトホール６を介してスイッチング素子に接続された
画素電極５とを備えたアクティブマトリクス型液晶表示
装置において、各スイッチング素子に対応した走査配線
１の前段または後段のいずれか一方の走査配線１ａと各
画素電極５との間に付加容量電極７を設け、スイッチン
グ素子のオン期間に、信号配線２の電位が画素電極５に
印加され、スイッチング素子のオフ期間に、画素電極５
に印加された信号配線２からの電位を適切に変化させる
変調電位が、付加容量電極７を介して走査配線１ａから
画素電極５に印加されるように構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、映像機器・情報機
器などの平面ディスプレイとして用いることのできるア
クティブマトリクス型液晶表示装置に関するものであ
る。
器などの平面ディスプレイとして用いることのできるア
クティブマトリクス型液晶表示装置に関するものであ
る。
【０００２】
【従来の技術】液晶を用いた表示素子は、ビデオカメラ
のビューファインダーやポケットＴＶ（テレビジョン受
像機）、高精細投射型ＴＶ、パソコン、ワープロ等の情
報表示端末等の種々の分野で応用されている。特に、ス
イッチング素子として薄膜トランジスタ（ＴＦＴ）を用
いたアクティブマトリックス型方式のＴＮ（Ｔｗｉｓｔ
ｅｄ Ｎｅｍａｔｉｃ）液晶表示装置は、大容量の表示
を行っても高いコントラストが保たれるという大きな特
徴を有するため、近年市場要望の極めて高いラップトッ
プパソコン、ノートパソコン、エンジニアリングワーク
ステーション用の大型・大容量フルカラーディスプレイ
として期待されている。
のビューファインダーやポケットＴＶ（テレビジョン受
像機）、高精細投射型ＴＶ、パソコン、ワープロ等の情
報表示端末等の種々の分野で応用されている。特に、ス
イッチング素子として薄膜トランジスタ（ＴＦＴ）を用
いたアクティブマトリックス型方式のＴＮ（Ｔｗｉｓｔ
ｅｄ Ｎｅｍａｔｉｃ）液晶表示装置は、大容量の表示
を行っても高いコントラストが保たれるという大きな特
徴を有するため、近年市場要望の極めて高いラップトッ
プパソコン、ノートパソコン、エンジニアリングワーク
ステーション用の大型・大容量フルカラーディスプレイ
として期待されている。
【０００３】アクティブマトリックス型方式の液晶表示
装置（以下、単に「液晶表示装置」という）において、
液晶表示モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅ
ｍａｔｉｃ）方式のＮＷ（Ｎｏｒｍａｌｌｙ Ｗｈｉｔ
ｅ）モードが広く用いられている。ＴＮ方式とは、２つ
の透明電極間に挟持された液晶層の液晶分子が９０゜捻
じれた構造を有し、その液晶層および透明電極を含むパ
ネルを２枚の偏光板で挟んだものである。ＮＷモードに
おいては、２枚の偏光板の偏光軸方向が互いに直交し、
一方の偏光板の偏光軸は一方の基板に接している液晶分
子の長軸方向と平行または垂直になるように配置されて
いる。この場合、電圧無印加または所定のしきい値電圧
以下の電圧を印加した場合に白表示となり、所定のしき
い値よりも高い電圧を印加していくと徐々に光透過率が
低下し、黒表示となる。このような表示特性が得られる
のは、パネル上の透明電極間に電圧を印加すると、液晶
分子が捻じれ構造をほどきながら電界の向きに配列しよ
うとし、この分子の配列状態により、パネルを透過して
くる光の偏光状態が変わり、光の透過率が変調されるか
らである。
装置（以下、単に「液晶表示装置」という）において、
液晶表示モードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅ
ｍａｔｉｃ）方式のＮＷ（Ｎｏｒｍａｌｌｙ Ｗｈｉｔ
ｅ）モードが広く用いられている。ＴＮ方式とは、２つ
の透明電極間に挟持された液晶層の液晶分子が９０゜捻
じれた構造を有し、その液晶層および透明電極を含むパ
ネルを２枚の偏光板で挟んだものである。ＮＷモードに
おいては、２枚の偏光板の偏光軸方向が互いに直交し、
一方の偏光板の偏光軸は一方の基板に接している液晶分
子の長軸方向と平行または垂直になるように配置されて
いる。この場合、電圧無印加または所定のしきい値電圧
以下の電圧を印加した場合に白表示となり、所定のしき
い値よりも高い電圧を印加していくと徐々に光透過率が
低下し、黒表示となる。このような表示特性が得られる
のは、パネル上の透明電極間に電圧を印加すると、液晶
分子が捻じれ構造をほどきながら電界の向きに配列しよ
うとし、この分子の配列状態により、パネルを透過して
くる光の偏光状態が変わり、光の透過率が変調されるか
らである。
【０００４】今日、以上のような構成を有する液晶表示
装置に求められる市場ニーズの一つとして、消費電力の
低減があげられる。これ（低消費電力化）を実現させる
ための一つの手段としては、液晶表示装置を構成するバ
ックライトの消費電力を低減させることがあげられる。
バックライトの消費電力を低減させるためには、パネル
透過率を大きくする必要があり、このパネル透過率を大
きくするためには、バックライト光が透過する部分、す
なわち画素電極の面積を大きくする必要がある。
装置に求められる市場ニーズの一つとして、消費電力の
低減があげられる。これ（低消費電力化）を実現させる
ための一つの手段としては、液晶表示装置を構成するバ
ックライトの消費電力を低減させることがあげられる。
バックライトの消費電力を低減させるためには、パネル
透過率を大きくする必要があり、このパネル透過率を大
きくするためには、バックライト光が透過する部分、す
なわち画素電極の面積を大きくする必要がある。
【０００５】この種の液晶表示装置は、例えば特開昭６
３−２７９２２８号公報に開示されている。この公報に
開示されている技術によれば、アレイ基板の画素電極を
最上層に設ける構成によって、画素電極の面積の拡大を
図っている。
３−２７９２２８号公報に開示されている。この公報に
開示されている技術によれば、アレイ基板の画素電極を
最上層に設ける構成によって、画素電極の面積の拡大を
図っている。
【０００６】図４は、従来技術に係る液晶表示装置の一
部の平面図を示したものであり、図５は、図４に示され
た液晶表示装置のＶ−Ｖ断面図を示したものである。
部の平面図を示したものであり、図５は、図４に示され
た液晶表示装置のＶ−Ｖ断面図を示したものである。
【０００７】この図４および図５によれば、従来技術に
係る液晶表示装置は、ガラス等で形成された基板４０の
上に、マトリクス状に、走査配線４１と信号配線４２と
が直交するように形成され、走査配線４１と信号配線４
２とが交差する領域には、スイッチング素子としてのＴ
ＦＴ４３が形成されている。そして、これらの各配線４
１，４２およびＴＦＴ４３を備えた基板４０上には、表
面が略平坦な絶縁層４４が形成されている。この絶縁層
４４の上には、画素電極４５が形成されており、この画
素電極４５は、絶縁層４４に設けられたコンタクトホー
ル４６を介して、絶縁層４４下のドレイン電極５３に接
続されている。
係る液晶表示装置は、ガラス等で形成された基板４０の
上に、マトリクス状に、走査配線４１と信号配線４２と
が直交するように形成され、走査配線４１と信号配線４
２とが交差する領域には、スイッチング素子としてのＴ
ＦＴ４３が形成されている。そして、これらの各配線４
１，４２およびＴＦＴ４３を備えた基板４０上には、表
面が略平坦な絶縁層４４が形成されている。この絶縁層
４４の上には、画素電極４５が形成されており、この画
素電極４５は、絶縁層４４に設けられたコンタクトホー
ル４６を介して、絶縁層４４下のドレイン電極５３に接
続されている。
【０００８】ここで、ＴＦＴ４３は、走査配線４１に接
続されたゲート電極５１と、信号配線４２に接続された
ソース電極５２と、画素電極４５に接続されたドレイン
電極５３と、ゲート電極５１上に形成されたゲート絶縁
膜５４と、このゲート絶縁膜５４上に形成されたアモル
ファスＳｉ膜５５とを用いて構成されている。ゲート電
極５１と、ソース電極５２およびドレイン電極５３と
は、ゲート絶縁膜５４およびアモルファスＳｉ膜５５を
介して積層されている。また、各画素電極４５のうちの
隣接する画素電極４５間には、電気的分離領域６０が形
成されている。
続されたゲート電極５１と、信号配線４２に接続された
ソース電極５２と、画素電極４５に接続されたドレイン
電極５３と、ゲート電極５１上に形成されたゲート絶縁
膜５４と、このゲート絶縁膜５４上に形成されたアモル
ファスＳｉ膜５５とを用いて構成されている。ゲート電
極５１と、ソース電極５２およびドレイン電極５３と
は、ゲート絶縁膜５４およびアモルファスＳｉ膜５５を
介して積層されている。また、各画素電極４５のうちの
隣接する画素電極４５間には、電気的分離領域６０が形
成されている。
【０００９】以上の構成によって、従来技術に係る液晶
表示装置は、画素電極の面積の拡大を実現して、パネル
透過率を増加させ、バックライトの消費電力を低減させ
ている。
表示装置は、画素電極の面積の拡大を実現して、パネル
透過率を増加させ、バックライトの消費電力を低減させ
ている。
【００１０】図６は、従来技術に係る液晶表示装置に印
加される駆動波形図を示したものである。図６（ａ）は
偶フレームに印加される駆動信号波形を示し、図６
（ｂ）は奇フレームに印加される駆動信号波形を示して
いる。この図６においては、走査配線４１に印加される
駆動信号が走査信号波形（以下、単に「走査信号」とも
いう）７１として記載され、信号配線４２に印加される
駆動信号がデータ信号波形（以下、単に「データ信号」
ともいう）７２として記載されている。そして、画素電
極４５の電位波形が画素電位波形（以下、単に「画素電
位」ともいう）７５として記載され、対向電極（図示省
略）の電位波形が対向電位波形（以下、単に「対向電
位」ともいう）７６として記載されており、画素電位７
５と対向電位７６との差が液晶印加電圧となる。
加される駆動波形図を示したものである。図６（ａ）は
偶フレームに印加される駆動信号波形を示し、図６
（ｂ）は奇フレームに印加される駆動信号波形を示して
いる。この図６においては、走査配線４１に印加される
駆動信号が走査信号波形（以下、単に「走査信号」とも
いう）７１として記載され、信号配線４２に印加される
駆動信号がデータ信号波形（以下、単に「データ信号」
ともいう）７２として記載されている。そして、画素電
極４５の電位波形が画素電位波形（以下、単に「画素電
位」ともいう）７５として記載され、対向電極（図示省
略）の電位波形が対向電位波形（以下、単に「対向電
位」ともいう）７６として記載されており、画素電位７
５と対向電位７６との差が液晶印加電圧となる。
【００１１】この駆動方法においては、まず、ＴＦＴ４
３のオン期間に信号配線４２からの信号電位が画素電極
４５に供給され、その後ＴＦＴ４３がオフになった瞬
間、画素の電位は低下してしまう。これは突き抜け電圧
ΔＶｇと呼ばれ、次式で表される。
３のオン期間に信号配線４２からの信号電位が画素電極
４５に供給され、その後ＴＦＴ４３がオフになった瞬
間、画素の電位は低下してしまう。これは突き抜け電圧
ΔＶｇと呼ばれ、次式で表される。
【００１２】
【数１】ΔＶｇ＝Ｖｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ） ここで、Ｖｇ ：走査信号のオン電位とオフ電位との差 Ｃｇｄ：ゲート電極５１とドレイン電極５３との間で形
成される寄生容量 Ｃｌｃ：液晶容量
成される寄生容量 Ｃｌｃ：液晶容量
【００１３】この従来技術においては、図６に示すよう
に、突き抜け電圧ΔＶｇだけ画素の電位が低下するの
で、対向電位７６をデータ信号７２の中心電位に設定す
ると、画素電位７５が対向電位７６に対して正負対称と
ならず、突き抜け電圧ΔＶｇのＤＣ電圧が液晶に印加さ
れることとなる。
に、突き抜け電圧ΔＶｇだけ画素の電位が低下するの
で、対向電位７６をデータ信号７２の中心電位に設定す
ると、画素電位７５が対向電位７６に対して正負対称と
ならず、突き抜け電圧ΔＶｇのＤＣ電圧が液晶に印加さ
れることとなる。
【００１４】そこで、この従来技術においては、画素電
位７５を次のように変調する。すなわち、この突き抜け
電圧ΔＶｇの影響を抑えるために、対向電位７６を、デ
ータ信号７２の中心電位よりΔＶｇの大きさだけ下げた
位置に設定し、ＤＣ電圧が液晶にかからないようにす
る。
位７５を次のように変調する。すなわち、この突き抜け
電圧ΔＶｇの影響を抑えるために、対向電位７６を、デ
ータ信号７２の中心電位よりΔＶｇの大きさだけ下げた
位置に設定し、ＤＣ電圧が液晶にかからないようにす
る。
【００１５】
【発明が解決しようとする課題】しかしながら、上記の
従来技術に係る液晶表示装置においては、高い開口率を
得ることは可能であるが、駆動方法に起因して、以下の
ような問題が生ずる。
従来技術に係る液晶表示装置においては、高い開口率を
得ることは可能であるが、駆動方法に起因して、以下の
ような問題が生ずる。
【００１６】すなわち、液晶には誘電率異方性が存在
し、黒表示と白表示の液晶容量Ｃｌｃが異なるために、
従来の駆動方法によっては完全に補償することはでき
ず、ＤＣ電圧が残留し、表示品位が劣化する。例えば、
表示画面のチラツキ（フリッカー）や静止画を長時間表
示させた場合、そのパターンが画面に焼き付くという問
題が生ずる。すなわち、画素電極を最上層に形成する構
成をとっても、画素電極の面積を大きくすると黒表示と
白表示の液晶容量の差が大きくなり、上記課題が悪化す
ることになる。結果として、画素電極の面積はあまり大
きくできない。
し、黒表示と白表示の液晶容量Ｃｌｃが異なるために、
従来の駆動方法によっては完全に補償することはでき
ず、ＤＣ電圧が残留し、表示品位が劣化する。例えば、
表示画面のチラツキ（フリッカー）や静止画を長時間表
示させた場合、そのパターンが画面に焼き付くという問
題が生ずる。すなわち、画素電極を最上層に形成する構
成をとっても、画素電極の面積を大きくすると黒表示と
白表示の液晶容量の差が大きくなり、上記課題が悪化す
ることになる。結果として、画素電極の面積はあまり大
きくできない。
【００１７】そこで、本発明は、このような課題を解決
するためになされたもので、従来の画素電極を最上層に
形成する構成より高い開口率を有するとともに、駆動時
におけるＤＣ電圧の残留等のない良好な表示品位を有す
るアクティブマトリクス型液晶表示装置を提供すること
を目的とする。
するためになされたもので、従来の画素電極を最上層に
形成する構成より高い開口率を有するとともに、駆動時
におけるＤＣ電圧の残留等のない良好な表示品位を有す
るアクティブマトリクス型液晶表示装置を提供すること
を目的とする。
【００１８】
【課題を解決するための手段】上記目的を達成するため
の本発明に係るアクティブマトリクス型液晶表示装置
は、基板と、前記基板上にマトリクス状に配置された信
号配線および走査配線と、前記信号配線と前記走査配線
とが交差する部分の近傍に形成されたスイッチング素子
と、前記信号配線と前記走査配線と前記スイッチング素
子とを有する前記基板上に形成された平坦表面を有する
絶縁性の平坦化層と、前記平坦化層上に形成された画素
電極とを備え、前記画素電極が前記平坦化層に設けられ
たコンタクトホールを介して前記スイッチング素子に接
続されているアクティブマトリクス型液晶表示装置にお
いて、前記各画素電極に接続されている前記各スイッチ
ング素子に対応した前記走査配線の前段または後段のい
ずれか一方の走査配線と前記各画素電極との間に付加容
量電極を設け、前記スイッチング素子のオン期間に、前
記信号配線の電位が前記画素電極に印加され、前記スイ
ッチング素子のオフ期間に、前記画素電極に印加された
前記信号配線からの電位を適切に変化させる変調電位
が、前記付加容量電極を介して前記走査配線から前記画
素電極に印加されることを特徴とする。
の本発明に係るアクティブマトリクス型液晶表示装置
は、基板と、前記基板上にマトリクス状に配置された信
号配線および走査配線と、前記信号配線と前記走査配線
とが交差する部分の近傍に形成されたスイッチング素子
と、前記信号配線と前記走査配線と前記スイッチング素
子とを有する前記基板上に形成された平坦表面を有する
絶縁性の平坦化層と、前記平坦化層上に形成された画素
電極とを備え、前記画素電極が前記平坦化層に設けられ
たコンタクトホールを介して前記スイッチング素子に接
続されているアクティブマトリクス型液晶表示装置にお
いて、前記各画素電極に接続されている前記各スイッチ
ング素子に対応した前記走査配線の前段または後段のい
ずれか一方の走査配線と前記各画素電極との間に付加容
量電極を設け、前記スイッチング素子のオン期間に、前
記信号配線の電位が前記画素電極に印加され、前記スイ
ッチング素子のオフ期間に、前記画素電極に印加された
前記信号配線からの電位を適切に変化させる変調電位
が、前記付加容量電極を介して前記走査配線から前記画
素電極に印加されることを特徴とする。
【００１９】本発明に係るアクティブマトリクス型液晶
表示装置によれば、前記画素電極を最上層（前記平坦化
層の上）に形成する構成と、１ライン前（あるいは１ラ
イン後）の走査配線から変調電圧を重畳するような駆動
方法を組み合わせることにより、従来の画素電極を最上
層に形成する構成より高い開口率を有することができ、
なおかつ、ＤＣ電圧が発生せず、フリッカーおよびパタ
ーン焼き付きの少ない、良好な画像を得ることができ
る。
表示装置によれば、前記画素電極を最上層（前記平坦化
層の上）に形成する構成と、１ライン前（あるいは１ラ
イン後）の走査配線から変調電圧を重畳するような駆動
方法を組み合わせることにより、従来の画素電極を最上
層に形成する構成より高い開口率を有することができ、
なおかつ、ＤＣ電圧が発生せず、フリッカーおよびパタ
ーン焼き付きの少ない、良好な画像を得ることができ
る。
【００２０】
【発明の実施の形態】以下、本発明の実施形態に係る液
晶表示装置について、図面を参照しながら説明する。図
１は、本発明の実施形態に係る液晶表示装置の一部の平
面図を示したものであり、図２は、図１に示された液晶
表示装置のII−II断面図を示したものである。
晶表示装置について、図面を参照しながら説明する。図
１は、本発明の実施形態に係る液晶表示装置の一部の平
面図を示したものであり、図２は、図１に示された液晶
表示装置のII−II断面図を示したものである。
【００２１】図１および図２によれば、本実施形態に係
る液晶表示装置は、ガラス等で形成された基板１０の上
に、マトリクス状に、走査配線１と信号配線２とが直交
するように形成され、走査配線１と信号配線２とが交差
する領域には、スイッチング素子としてのＴＦＴ３が形
成されている。そして、これらの各配線１，２およびＴ
ＦＴ３を備えた基板１０上には、表面が略平坦な絶縁層
（以下、「平坦化層」と言う）４が形成されている。平
坦化層４は、アクリル系樹脂等を用いて形成されてい
る。この平坦化層４の上には、画素電極５が形成されて
おり、画素電極５は、平坦化層４に設けられたコンタク
トホール６を介して、平坦化層４下のドレイン電極１３
に接続されている。また、画素電極５は、１ライン前の
走査配線１ａに設けられている付加容量電極７に、この
付加容量電極７に形成されているコンタクトホール８を
介して接続されている。
る液晶表示装置は、ガラス等で形成された基板１０の上
に、マトリクス状に、走査配線１と信号配線２とが直交
するように形成され、走査配線１と信号配線２とが交差
する領域には、スイッチング素子としてのＴＦＴ３が形
成されている。そして、これらの各配線１，２およびＴ
ＦＴ３を備えた基板１０上には、表面が略平坦な絶縁層
（以下、「平坦化層」と言う）４が形成されている。平
坦化層４は、アクリル系樹脂等を用いて形成されてい
る。この平坦化層４の上には、画素電極５が形成されて
おり、画素電極５は、平坦化層４に設けられたコンタク
トホール６を介して、平坦化層４下のドレイン電極１３
に接続されている。また、画素電極５は、１ライン前の
走査配線１ａに設けられている付加容量電極７に、この
付加容量電極７に形成されているコンタクトホール８を
介して接続されている。
【００２２】ここで、ＴＦＴ３は、走査配線１上に形成
されたゲート電極１１と、信号配線２下に形成されたソ
ース電極１２と、画素電極５に接続されたドレイン電極
１３と、ゲート電極１１上に形成された第一絶縁体層１
４と、この第一絶縁体層１４の上に形成された半導体層
１５と、半導体層１５の上に形成された第二絶縁体層１
６とを用いて構成されている。ゲート電極１１と、ソー
ス電極１２およびドレイン電極１３とは、第一絶縁体層
１４、半導体層１５および第二絶縁体層１６を介して積
層されている。また、付加容量電極７は、第一絶縁体層
１４および半導体層１５ａを介して、走査配線１ａ上に
積層して形成されている。
されたゲート電極１１と、信号配線２下に形成されたソ
ース電極１２と、画素電極５に接続されたドレイン電極
１３と、ゲート電極１１上に形成された第一絶縁体層１
４と、この第一絶縁体層１４の上に形成された半導体層
１５と、半導体層１５の上に形成された第二絶縁体層１
６とを用いて構成されている。ゲート電極１１と、ソー
ス電極１２およびドレイン電極１３とは、第一絶縁体層
１４、半導体層１５および第二絶縁体層１６を介して積
層されている。また、付加容量電極７は、第一絶縁体層
１４および半導体層１５ａを介して、走査配線１ａ上に
積層して形成されている。
【００２３】次に、本実施形態に係る液晶表示装置の製
造工程について説明する。
造工程について説明する。
【００２４】まず、ガラス等で形成された基板１０の上
にアルミニウム（Ａｌ）を積層させ、フォトリソグラフ
ィ法によって走査配線１をパターン形成する。次に、走
査配線１の上に、ＴＦＴ３のゲート絶縁膜として機能す
る第一絶縁体層１４を積層させる。この第一絶縁体層１
４は、例えば窒化シリコン（ＳｉＮｘ）等を用いて形成
されている。次に、第一絶縁体層１４の上に、ＴＦＴ３
のスイッチ機能を司る半導体層１５を積層させる。この
半導体層１５は、例えばアモルファスシリコン（α−Ｓ
ｉ）等を用いて形成されている。次に、半導体層１５の
上に、ＴＦＴ３のチャンネル保護膜として機能する第二
絶縁体層１６を積層させる。この第二絶縁体層１６は、
例えば窒化シリコン（ＳｉＮｘ）等を用いて形成されて
いる。
にアルミニウム（Ａｌ）を積層させ、フォトリソグラフ
ィ法によって走査配線１をパターン形成する。次に、走
査配線１の上に、ＴＦＴ３のゲート絶縁膜として機能す
る第一絶縁体層１４を積層させる。この第一絶縁体層１
４は、例えば窒化シリコン（ＳｉＮｘ）等を用いて形成
されている。次に、第一絶縁体層１４の上に、ＴＦＴ３
のスイッチ機能を司る半導体層１５を積層させる。この
半導体層１５は、例えばアモルファスシリコン（α−Ｓ
ｉ）等を用いて形成されている。次に、半導体層１５の
上に、ＴＦＴ３のチャンネル保護膜として機能する第二
絶縁体層１６を積層させる。この第二絶縁体層１６は、
例えば窒化シリコン（ＳｉＮｘ）等を用いて形成されて
いる。
【００２５】そして、以上のような各種の機能を有する
金属等を積層した基板１０上に、ｎ +アモルファスシリ
コン（ｎ+−α−Ｓｉ）、チタン（Ｔｉ）、アルミニウ
ム（Ａｌ）の３層を連続堆積させて、一括パターン形成
を行い、信号配線２、ドレイン電極１３、付加容量電極
７を形成させる。次に、その上に、アクリル系樹脂を用
いて形成された平坦化層４を積層させ、この平坦化層４
の所定位置には、コンタクトホール６，８が形成され
る。さらに、平坦化層４の上に、画素電極５が形成され
る。
金属等を積層した基板１０上に、ｎ +アモルファスシリ
コン（ｎ+−α−Ｓｉ）、チタン（Ｔｉ）、アルミニウ
ム（Ａｌ）の３層を連続堆積させて、一括パターン形成
を行い、信号配線２、ドレイン電極１３、付加容量電極
７を形成させる。次に、その上に、アクリル系樹脂を用
いて形成された平坦化層４を積層させ、この平坦化層４
の所定位置には、コンタクトホール６，８が形成され
る。さらに、平坦化層４の上に、画素電極５が形成され
る。
【００２６】本実施形態に係る液晶表示装置において
は、以上のように、ＴＦＴ３等に起因する段差を平坦化
するための平坦化層４の上に、画素電極５が形成されて
いる。すなわち、ＴＦＴ３等を覆うように平坦化層４が
形成され、その上に画素電極５が形成されているので、
走査配線１および信号配線２の上方領域まで画素電極５
を形成することができる。したがって、画素電極５が拡
大され、高い開口率を有することが可能となる。
は、以上のように、ＴＦＴ３等に起因する段差を平坦化
するための平坦化層４の上に、画素電極５が形成されて
いる。すなわち、ＴＦＴ３等を覆うように平坦化層４が
形成され、その上に画素電極５が形成されているので、
走査配線１および信号配線２の上方領域まで画素電極５
を形成することができる。したがって、画素電極５が拡
大され、高い開口率を有することが可能となる。
【００２７】図３は、本実施形態に係る液晶表示装置に
印加される駆動波形図を示したものである。図３（ａ）
は偶フレームに印加される駆動信号波形を示し、図３
（ｂ）は奇フレームに印加される駆動信号波形を示して
いる。
印加される駆動波形図を示したものである。図３（ａ）
は偶フレームに印加される駆動信号波形を示し、図３
（ｂ）は奇フレームに印加される駆動信号波形を示して
いる。
【００２８】この図３（ａ）および図３（ｂ）の上図に
は、（ｎ−１）番ラインの走査配線に印加される駆動信
号が走査信号波形（以下、単に「走査信号」ともいう）
２１として記載され、対向電極の電位波形が対向電位波
形（以下、単に「対向電位」ともいう）２６として記載
されている。図３（ａ）および図３（ｂ）の下図には、
ｎ番ラインの走査配線に印加される駆動信号が走査信号
波形（以下、単に「走査信号」ともいう）３１として記
載され、信号配線に印加される駆動信号がデータ信号波
形（以下、単に「データ信号」ともいう）３２として記
載され、画素電極の電位波形が画素電位波形（以下、単
に「画素電位」ともいう）３５が記載され、対向電極の
電位波形が対向電位波形（以下、単に「対向電位」とも
いう）３６として記載されている。
は、（ｎ−１）番ラインの走査配線に印加される駆動信
号が走査信号波形（以下、単に「走査信号」ともいう）
２１として記載され、対向電極の電位波形が対向電位波
形（以下、単に「対向電位」ともいう）２６として記載
されている。図３（ａ）および図３（ｂ）の下図には、
ｎ番ラインの走査配線に印加される駆動信号が走査信号
波形（以下、単に「走査信号」ともいう）３１として記
載され、信号配線に印加される駆動信号がデータ信号波
形（以下、単に「データ信号」ともいう）３２として記
載され、画素電極の電位波形が画素電位波形（以下、単
に「画素電位」ともいう）３５が記載され、対向電極の
電位波形が対向電位波形（以下、単に「対向電位」とも
いう）３６として記載されている。
【００２９】走査信号２１，３１は、ＴＦＴのオン電位
Ｖｇｔ、オフ電位Ｖｇｂの他に、次の水平走査期間に変
調信号Ｖｇ(+)、Ｖｇ(-)を有している。また、画素電位
３５と対向電位３６との差が液晶印加電圧となる。
Ｖｇｔ、オフ電位Ｖｇｂの他に、次の水平走査期間に変
調信号Ｖｇ(+)、Ｖｇ(-)を有している。また、画素電位
３５と対向電位３６との差が液晶印加電圧となる。
【００３０】本実施形態においては、画素電位３５が、
次のように変調される。
次のように変調される。
【００３１】まず、ＴＦＴのオン期間に信号配線から信
号電位が画素電極に供給され、その後、ＴＦＴがオフに
なった瞬間、突き抜け電圧によって降下した後、１ライ
ン前の走査配線の電圧変化成分による変調電圧が、走査
配線と付加容量電極によって形成される付加容量を介し
て画素電極に重畳される。この電位変化ΔＶ’は次式で
表され、偶フレームでの電位変化ΔＶ’は［数２］で、
奇フレームでの電位変化ΔＶ’は［数３］で表される。
号電位が画素電極に供給され、その後、ＴＦＴがオフに
なった瞬間、突き抜け電圧によって降下した後、１ライ
ン前の走査配線の電圧変化成分による変調電圧が、走査
配線と付加容量電極によって形成される付加容量を介し
て画素電極に重畳される。この電位変化ΔＶ’は次式で
表され、偶フレームでの電位変化ΔＶ’は［数２］で、
奇フレームでの電位変化ΔＶ’は［数３］で表される。
【００３２】
【数２】ΔＶ’＝−（Ｖｇｔ−Ｖｇｂ）×Ｃｇｄ／（Ｃ
ｇｄ＋Ｃｓｔ＋Ｃｌｃ）＋（Ｖｇｂ−Ｖｇ(-)）×Ｃｓ
ｔ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）
ｇｄ＋Ｃｓｔ＋Ｃｌｃ）＋（Ｖｇｂ−Ｖｇ(-)）×Ｃｓ
ｔ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）
【００３３】
【数３】ΔＶ’＝−（Ｖｇｔ−Ｖｇｂ）×Ｃｇｄ／（Ｃ
ｇｄ＋Ｃｓｔ＋Ｃｌｃ）＋（Ｖｇ(+)−Ｖｇｂ）×Ｃｓ
ｔ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）
ｇｄ＋Ｃｓｔ＋Ｃｌｃ）＋（Ｖｇ(+)−Ｖｇｂ）×Ｃｓ
ｔ／（Ｃｇｄ＋Ｃｓｔ＋Ｃｌｃ）
【００３４】ここで、本実施形態においては、それぞれ
の電位変化（ΔＶ’）をゼロにするため、すなわち突き
抜け電圧を変調電圧で補償するために、［数２］および
［数３］をそれぞれゼロとおくことによって、適切な変
調信号Ｖｇ(-)，Ｖｇ(+)を得ることができる。これを次
の［数４］および［数５］に示す。
の電位変化（ΔＶ’）をゼロにするため、すなわち突き
抜け電圧を変調電圧で補償するために、［数２］および
［数３］をそれぞれゼロとおくことによって、適切な変
調信号Ｖｇ(-)，Ｖｇ(+)を得ることができる。これを次
の［数４］および［数５］に示す。
【００３５】
【数４】 Ｖｇ(-)＝（Ｖｇｔ−Ｖｇｂ）×Ｃｇｄ／Ｃ
ｓｔ
ｓｔ
【００３６】
【数５】 Ｖｇ(+)＝−（Ｖｇｔ−Ｖｇｂ）×Ｃｇｄ／
Ｃｓｔ 以上の［数２］から［数５］において、各符号は以下の
値を示す。 Ｖｇｔ：ＴＦＴのオン電位 Ｖｇｂ：ＴＦＴのオフ電位 Ｃｇｄ：ゲート電極とドレイン電極との間で形成される
寄生容量 Ｃｓｔ：ゲート配線と画素電極との間で形成される付加
容量 Ｃｌｃ：液晶容量
Ｃｓｔ 以上の［数２］から［数５］において、各符号は以下の
値を示す。 Ｖｇｔ：ＴＦＴのオン電位 Ｖｇｂ：ＴＦＴのオフ電位 Ｃｇｄ：ゲート電極とドレイン電極との間で形成される
寄生容量 Ｃｓｔ：ゲート配線と画素電極との間で形成される付加
容量 Ｃｌｃ：液晶容量
【００３７】このように、Ｖｇ(-)およびＶｇ(+)を設定
すれば、両方とも液晶容量Ｃｌｃを含まないこととな
る。すなわち、本実施形態によれば、Ｖｇ(-)およびＶ
ｇ(+)は液晶容量とは無関係に設定されるので、以降液
晶による誘電率異方性の影響は消失し、従来技術におい
て問題となっていた、液晶の誘電率異方性によるＤＣ電
圧の発生を防止することができる。
すれば、両方とも液晶容量Ｃｌｃを含まないこととな
る。すなわち、本実施形態によれば、Ｖｇ(-)およびＶ
ｇ(+)は液晶容量とは無関係に設定されるので、以降液
晶による誘電率異方性の影響は消失し、従来技術におい
て問題となっていた、液晶の誘電率異方性によるＤＣ電
圧の発生を防止することができる。
【００３８】したがって、本実施形態に係る液晶表示装
置によれば、画素電極を最上層（平坦化層の上）に形成
する構成と、１ライン前（あるいは１ライン後）の走査
配線から変調電圧を重畳するような駆動方法を組み合わ
せることにより、従来の画素電極を最上層に形成する構
成より高い開口率を有することができ、なおかつ、ＤＣ
電圧が発生せず、フリッカーおよびパターン焼き付きの
少ない、良好な画像を得ることができる。
置によれば、画素電極を最上層（平坦化層の上）に形成
する構成と、１ライン前（あるいは１ライン後）の走査
配線から変調電圧を重畳するような駆動方法を組み合わ
せることにより、従来の画素電極を最上層に形成する構
成より高い開口率を有することができ、なおかつ、ＤＣ
電圧が発生せず、フリッカーおよびパターン焼き付きの
少ない、良好な画像を得ることができる。
【００３９】なお、本実施形態においては、液晶表示装
置が透過型のアクティブマトリクス型液晶表示装置であ
る場合について説明したが、本発明はこの構成に限定さ
れるものではなく、例えば、液晶表示装置が反射型のア
クティブマトリクス型液晶表示装置であっても、本発明
に係る構成および駆動方法を採用することにより、高開
口率と良好な画像を有する液晶表示装置を得ることがで
きる。
置が透過型のアクティブマトリクス型液晶表示装置であ
る場合について説明したが、本発明はこの構成に限定さ
れるものではなく、例えば、液晶表示装置が反射型のア
クティブマトリクス型液晶表示装置であっても、本発明
に係る構成および駆動方法を採用することにより、高開
口率と良好な画像を有する液晶表示装置を得ることがで
きる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
簡易なアレイ構成と駆動方法との組み合わせによって、
高い開口率を有するとともに、駆動時におけるＤＣ電圧
の残留等のない良好な表示品位を有するアクティブマト
リクス型液晶表示装置を得ることができる。
簡易なアレイ構成と駆動方法との組み合わせによって、
高い開口率を有するとともに、駆動時におけるＤＣ電圧
の残留等のない良好な表示品位を有するアクティブマト
リクス型液晶表示装置を得ることができる。
【図１】本発明の実施形態に係る液晶表示装置の一部の
平面図
平面図
【図２】図１に示された液晶表示装置のII−II断面図
【図３】図１に示された液晶表示装置に印加される駆動
波形図
波形図
【図４】従来技術に係る液晶表示装置の一部の平面図
【図５】図４に示された液晶表示装置のＶ−Ｖ断面図
【図６】図４に示された液晶表示装置に印加される駆動
波形図
波形図
１，１ａ 走査配線 ２ 信号配線 ３ ＴＦＴ ４ 平坦化層 ５ 画素電極 ６，８ コンタクトホール ７ 付加容量電極 １０ 基板 １１ ゲート電極 １２ ソース電極 １３ ドレイン電極 １４ 第一絶縁体層 １５，１５ａ 半導体層 １６ 第二絶縁体層 ２１，３１ 走査信号 ２６，３６ 対向電位 ３２ データ信号 ３５ 画素電極
Claims (1)
- 【請求項１】 基板と、前記基板上にマトリクス状に配
置された信号配線および走査配線と、前記信号配線と前
記走査配線とが交差する部分の近傍に形成されたスイッ
チング素子と、前記信号配線と前記走査配線と前記スイ
ッチング素子とを有する前記基板上に形成された平坦表
面を有する絶縁性の平坦化層と、前記平坦化層上に形成
された画素電極とを備え、前記画素電極が前記平坦化層
に設けられたコンタクトホールを介して前記スイッチン
グ素子に接続されているアクティブマトリクス型液晶表
示装置において、 前記各画素電極に接続されている前記各スイッチング素
子に対応した前記走査配線の前段または後段のいずれか
一方の走査配線と前記各画素電極との間に付加容量電極
を設け、前記スイッチング素子のオン期間に、前記信号
配線の電位が前記画素電極に印加され、前記スイッチン
グ素子のオフ期間に、前記画素電極に印加された前記信
号配線からの電位を適切に変化させる変調電位が、前記
付加容量電極を介して前記走査配線から前記画素電極に
印加されることを特徴とするアクティブマトリクス型液
晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5857298A JPH11258572A (ja) | 1998-03-10 | 1998-03-10 | アクティブマトリクス型液晶表示装置 |
| PCT/JP1999/001121 WO1999046635A1 (fr) | 1998-03-10 | 1999-03-09 | Affichage a cristaux liquides et a matrice active |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5857298A JPH11258572A (ja) | 1998-03-10 | 1998-03-10 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11258572A true JPH11258572A (ja) | 1999-09-24 |
Family
ID=13088164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5857298A Pending JPH11258572A (ja) | 1998-03-10 | 1998-03-10 | アクティブマトリクス型液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11258572A (ja) |
| WO (1) | WO1999046635A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369108B2 (en) | 2002-09-17 | 2008-05-06 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| US8179385B2 (en) | 2002-09-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP2013214085A (ja) * | 2013-06-04 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN103941502A (zh) * | 2013-12-31 | 2014-07-23 | 上海中航光电子有限公司 | 一种像素单元阵列、液晶显示面板及驱动方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04264527A (ja) * | 1991-02-20 | 1992-09-21 | Sharp Corp | アクティブマトリクス基板 |
| JPH06265846A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置及びその駆動方法 |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| JP3126655B2 (ja) * | 1996-01-22 | 2001-01-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
-
1998
- 1998-03-10 JP JP5857298A patent/JPH11258572A/ja active Pending
-
1999
- 1999-03-09 WO PCT/JP1999/001121 patent/WO1999046635A1/ja active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369108B2 (en) | 2002-09-17 | 2008-05-06 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| US8179385B2 (en) | 2002-09-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP2013214085A (ja) * | 2013-06-04 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN103941502A (zh) * | 2013-12-31 | 2014-07-23 | 上海中航光电子有限公司 | 一种像素单元阵列、液晶显示面板及驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999046635A1 (fr) | 1999-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246980B1 (ko) | 액티브 매트릭스형 액정표시소자 | |
| USRE40771E1 (en) | Liquid crystal display device and method of driving the same | |
| US7623190B2 (en) | LCD device having common line extension and gate line recess of equal areas | |
| US7511777B2 (en) | Liquid crystal display device with compensating patterns on capacitor electrodes | |
| US8866715B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver | |
| US20080143905A1 (en) | Pixel structure for liquid crystal display | |
| US8441590B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver | |
| TWI284240B (en) | Liquid crystal display device | |
| US20120200481A1 (en) | Liquid crystal display | |
| US8514339B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver | |
| JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| JPH0474714B2 (ja) | ||
| JPH10301141A (ja) | 液晶表示素子及びその製造方法 | |
| JP4213356B2 (ja) | 液晶表示装置 | |
| JP3583755B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3549299B2 (ja) | 液晶表示装置 | |
| US7623210B2 (en) | LCD apparatus having insulating layer with increased thickness over and in the same direction as data line with pixel electrodes overlapping top surface thereof to prevent light leakage | |
| US7391492B2 (en) | Multi-domain LCD device and method of fabricating the same | |
| KR20010098656A (ko) | 액정 장치, 투사형 표시 장치 및 전자기기 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| JP3164987B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPH11258572A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000338462A (ja) | 液晶表示装置 | |
| JPS5987491A (ja) | マトリクス・カラ−液晶表示装置 | |
| JP2004101615A (ja) | アクティブマトリクス基板、液晶装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |