WO1999046635A1

WO1999046635A1 - Affichage a cristaux liquides et a matrice active

Info

Publication number: WO1999046635A1
Application number: PCT/JP1999/001121
Authority: WO
Inventors: Satoshi Asada; Yoneharu Takubo; Tatsuhiko Tamura
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 1998-03-10
Filing date: 1999-03-09
Publication date: 1999-09-16
Also published as: JPH11258572A

Description

明細書アクティブマトリクス型液晶表示装置技術分野

本発明は、映像機器 ·情報機器などの平面ディスプレイに適したァクティブマトリックス型液晶表示装置に関するものである。背景技術

液晶を用いた表示装置（以下単に L C Dともいう）は、ビデオカメラのビューフアインダ一やポケット T V (テレビジョン受像機）、高精細投射型 τ ν、パソコン、ワープロ等の情報表示端末として広く利用されている。特に、薄膜トランジスタ（T F T) などのスィツチング素子を用いたァクティブマトリックス方式の L C Dは、大容量の表示を行っても高画質と高速応答が可能なため、デスクトップトップパソコン、ノートバソコン、エンジニアリングワークステーション用の大型 ·大容量フルカラ一ディスプレイとして期待されている。

L C Dは本来低消費電力であることが特徴のひとつであるが、とくに、ノートパソコンをはじめとする携帯型機器においては、さらなる低消費電力化が望まれている。

アクティブマトリックス方式 L C Dの主たる構成要素は、液晶パネルとバックライトであり、液晶パネルは液晶層とそれを挟む二枚の透明基板、その両面に配置された二枚の偏光板、および液晶を駆動するための駆動回路よりなる。一方の透明基板の上には信号線と走査線が等間隔にマトリックス状に配置され、それらの交差部に TFTなどのスィツチング素子と画素電極が配置されてアクティブマトリックスアレーが構成されている。他方の透明基板には RGB各色のカラーフィルターが画素に対応した位置に配置されさらに全面に対向電極となる透明電極が形成されている。

液晶層の光学特性は画素電極と対向電極の間に印加する電圧によって制御される。これと偏光板の作用により、バックライ卜から放射されてパネルの画素電極部を通過する光はその強度が変調されて反対側の面から出射され画像として表示される。画素電極以外の部分を通過する光は変調されず表示の妨げになるのでブラックマトリックスなどを. 設けて光を遮断する。

走査線のピッチと信号線のピッチで形成される単位領域（画素）のうち画素電極の占める面積の比率を開口率という。 L C Dの消費電力の主要な部分はバックライトによるものなので、開口率を大きくしてバックライトの利用効率を高めることは L C Dの消費電力の低減にとても有効である。

しかしながらアクティブマトリックス方式 L C Dでは信号線、走査線、スイッチング素子など、光を通さない部分があることに加え、アレーを構成する上で通常は各配線と画素電極の間に一定の間隙を設けなければならないため開口率をあまり大きくできなかつた。

開口率を向上させる試みはこれまでにも精力的に行われておりその中でも効果の大きいのは、たとえば特開昭 63-279228 号に開示されているように、画素電極をアレーの最上層に設けるものである。ァレー構造をこのように変更することにより先に述べた各配線と画素電極の間に設けなければならなかった間隙を不要にすることができ開口率の向上を実現させている。

図 1 1は、従来技術に係る L C Dの一部の平面図を示したものであり、図 1 2は、図 1 1に示された液晶表示装置の V— V断面図を示したものである。

この図 1 1および図 1 2によれば、従来技術に係る L C Dは、ガラス等で形成された基板 4 0の上に、マトリクス状に、走査線 4 1と信号線 4 2とが直交するように形成され、走査線 4 1と信号線 4 2とが交差する領域には、スイッチング素子としての T F T 4 3が形成されている。そして、これらの各配線 4 1， 4 2および T F T 4 3を備えた基板 4 0上には、表面が略平坦な絶縁性の平坦化層 4 4が形成されている。この絶縁層 4 4の上には、画素電極 4 5が形成されており、この画素電極 4 5は、絶縁層 4 4に設けられたコンタクトホール 4 6を介して、絶縁層 4 4下のドレイン電極 5 3に接続されている。

ここで、 T F T 4 3は、走査線 4 1に接続されたゲート電極 5 1と、信号線 4 2に接続されたソース電極 5 2と、画素電極 4 5に接続されたドレイン電極 5 3と、ゲート電極 5 1上に形成されたゲート絶縁膜 5 4と、このゲート絶縁膜 5 4上に形成された半導体層 55とを用いて構成されている。また、各画素電極 45のうちの隣接する画素電極 45間には、電気的分離領域 60が形成されている。

以上の構成によって、従来技術に係る LCDは、画素電極の面積の拡大を実現して、開口率を増加させ、バックライ卜の消費電力を低減させている。

この LCDの一つの画素の等価回路は図 14で表される。ここで、 C l cは液晶をはさんで画素電極と対向電極との間に形成される容量（以下液晶容量と呼ぶ）、 Cgdはゲ —ト電極 51とドレイン電極 53との間で形成される寄生容量、 C s tは後に説明する付加容量である。液晶容量 C I cの一端には対向電極（図示省略）の電圧 Vcが供給されている。

さて、走査線 41と信号線 42の端部には、以下に述べるような駆動電圧を供給するための駆動回路（図示省略）が接続されている。図 13は、この LCDに印加される駆動電圧の波形を示したものである。図 13 (a) は偶フレームにおける駆動電圧波形、図 13 (b) は奇フレームにおける駆動電圧波形を示している。この図 13においては、走査線 41に印加される駆動電圧が走査電圧波形（以下、単に「走査電圧」ともいう） 71として記載され、信号線 42に印加される駆動電圧が信号電圧波形（以下、単に「信号電圧」ともいう） 72として記載されている。そして、画素電極 45の電圧波形が画素電圧波形（以下、単に「画素電圧」ともいう） 75として記載され、対向電極の電圧波形 Vcが対向電圧波形（以下、単に「対向電圧」ともいう） 77として記載されており、画素電圧 75と対向電圧 77との差が液晶層に印加される電圧である。走査電圧が H I GHの時に T FTはオンとなってソースとドレインの間が導通し、走査電圧が L〇 Wの時に T F Tはオフとなってソースとドレインの間は遮断される。

この駆動方法においては、まず、 TFT43のオン期間に表示させたい画像に対応する信号電圧が信号線 42から画素電極 45に供給されるが、その後 TFT43がオフになった瞬間、画素の電圧は低下する。これは走査電圧の立下りが寄生容量 C g dを介して画素電圧に影響することによるもので突き抜け電圧 AVgと呼ばれ、次式で表される。

AVg = VgXCgd/ (Cgd + C l c+C s t) 式 1 ここで、 Vgは走査電圧の H I GH電位と LOW電位との差である。

このように、画素電圧 75は突き抜け電圧 AVgだけ低下するので、'対向電圧 77を信号電圧 7 2の中心電位 7 6に設定すると、画素電圧 7 5が対向電圧 7 7に対して正負対称とならず、突き抜け電圧 A V gに相当する D C電圧が液晶に印加てしまう。液晶に D C電圧が印加され続けると動作の信頼性を低下させるほか各種表示品位の低下を招く。そこでこの突き抜け電圧 A V gの影響を抑えるために、従来技術においては対向電圧 7 7を、図 1 3に示すように、データ信号 7 2の中心電位 7 6より A V gの大きさだけ下げたレベルに設定し、 D C電圧が液晶にかからないようにしている。

しかしながら、液晶には誘電率異方性が存在するため液晶に印加される電圧に依存して液晶容量 C 1 cが変化し、それに応じて突き抜け電圧 A V gの大きさが変化する。例えば画面に黒表示領域と白表示領域が混在する場合、領域によって残留 D C電圧が異なることになる。そのため上記の方法では D C電圧を完全に補償することはできず、表示内容に依存して D C電圧が残留してしまい、表示品位が劣化する。例えば、表示画面のチラツキ（フリッカー）や静止画を長時間表示させた場合、そのパターンが画面に焼き付くという問題が生ずる。

そこで従来技術ではこのような問題を軽減するために液晶容量 C 1 cに並列に付加容量 C s tを設け、その値をある程度大きくするという手段がとられている。図 1 1および図 1 2において、付加容量 C s tは、画素電極 4 5に接続された電極 4 7と、前段の走査線 4 1およびそれを拡大して作られた電極 4 9との間で作られている。この、付加容量による残留 D C電圧低減の効果は、液晶容量に対する付加容量の大きさの比で決まり、この比を大きくすればその効果は大であり、実用上問題のない状態にするにはこれを 2程度以上に設定する必要があるといわれている。このような制約があるために、開口率すなわち画素電極面積を大きくするとそれに比例して液晶容量 C 1 cが増加し、それに対応して付加容量 C s tも大きくしなくてはならない。付加容量を大きくするためには付加容量電極の面積を大きくしなければならずそれが図 1 1から明らかなようにに表示に使われる画素電極の面積の増加を制限してしまラ。

従って従来技術では、画素電極を最上層に設けることにより開口率をかなり向上させることはできるがそれに伴って付加容量のための電極面積も増やさねばならないので開口率の向上には限界がある。もしも付加容量を増やさなければ残留 D C電圧による表示品位の劣化が避けられない。

本発明は、このような課題を解決するためになされたもので、従来よりさらに高い開口率を有するとともに、駆動時における D C電圧の残留が全くなく表示品位の優れたァクティブマトリックス型 L C Dを提供することを目的とする。発明の開示

上記目的を達成するための本発明に係るァクティブマトリックス型液晶表示装置は、基板と、基板上にマトリクス状に配置された信号線および走査線と、信号線と走査線とが交差する部分の近傍に形成されたスイッチング素子と、平坦表面を有する絶縁性の平坦化層と、平坦化層上に形成された画素電極とを備え、画素電極が平坦化層に設けられたコンタクトホールを介してスィツチング素子に接続されているァクティブマトリックス型液晶表示装置において、各画素電極に接続されている各スィツチング素子に対応した走査線の前段または後段のいずれか一方の走査線と各画素電極との間に付加容量を設け、スイッチング素子のオン期間に、信号線の電圧が画素電極に印加され、スィッチング素子のオフ期間に、画素電極に印加された信号線からの電圧を適切に変化させる変調電圧が、付加容量を介して前段または後段のいずれか一方の走査線から画素電極に印加されることを特徴とする。

本発明に係るアクティブマトリックス型液晶表示装置によれば、画素電極を最上層（平坦化層の上）に形成する構成と、 1ライン前（あるいは 1ライン後）の走査線から変調電圧を画素電極に印加するような駆動方法を組み合わせることにより、従来よりも小さな付加容量で残留 D C電圧の発生を完全に押さえることができ、その結果従来より高い開口率と十分に良好な表示品位を実現することができる。図面の簡単な説明

図 1は、本発明の第一の実施形態に係る液晶表示装置の一部の平面図、

図 2は、図 1に示された液晶表示装置の I I— I I断面図、

図 3は、図 1に示された液晶表示装置の等価回路、図 4は、図 1に示された液晶表示装置に印加される駆動波形図、

図 5は、本発明の第二の実施形態に係る液晶表示装置の一部の平面図、

図 6は、図 5に示された液晶表示装置の等価回路、

図 7は、図 5に示された液晶表示装置に印加される駆動波形図、

図 8は、本発明の第三の実施形態に係る液晶表示装置の一部の平面図、

図 9は、図 8に示された液晶表示装置の等価回路、

図 1 0は、図 8に示された液晶表示装置に印加される駆動波形図、

図 1 1は、従来技術に係る液晶表示装置の一部の平面図、

図 1 2は、図 1 1に示された液晶表示装置の V— V断面図、

図 1 3は、図 1 1に示された液晶表示装置に印加される駆動波形図、

図 1 4は、図 1 1に示された液晶表示装置の等価回路である。発明を実施するための最良の形態

以下、本発明の実施形態に係る液晶表示装置について、図面を参照しながら説明する。第一の実施形態

図 1は、本発明の実施形態に係る L C Dのパネル内部の平面図を示したものであり、図 2は、図 1に示された液晶表示装置の I I— I Iに沿った断面図を示したものである。

図 1および図 2に示すように、本実施形態に係るパネルは、ガラス等で形成された基板 1 0の上に、マトリクス状に、走査線 1と信号線 2とが直交するように形成され、走査線 1と信号線 2とが交差する領域には、スイッチング素子としての T F T 3が形成されている。そして、これらの各配線 1 , 2および T F T 3を備えた基板 1 0上には、表面が略平坦な絶縁層（以下、「平坦化層」と言う） 4が形成されている。平坦化層 4は、アクリル系樹脂等を用いて形成されている。この平坦化層 4の上には、画素電極 5が形成されており、画素電極 5は、平坦化層 4に設けられたコンタクトホール 6を介して、平坦化層 4下のドレイン電極 1 3に接続されている。また、画素電極 5は、 1ライン前の走査線 1 aに絶縁層をはさんで重ねて設けられている付加容量電極 7に、コンタクトホール 8を介して接続され、付加容量電極 7と走査線 1 aとの間で付加容量 C s tが構成されている。ここで、 TFT3は、走査線 1が兼ねるゲート電極 1 1と、信号線が兼ねるソ一ス電極 12と、画素電極 5に接続されたドレイン電極 13と、ゲート電極 1 1上に形成された第一絶縁体層 14と、この第一絶縁体層 14の上に形成された半導体層 15と、半導体層 15の上に形成された第二絶縁体層 16とを用いて構成されている。

このパネルは以下に述べる方法で製造される。

まず、ガラス等で形成された基板 10の上にアルミニウム（A 1) を積層させ、フォトリソグラフィ法によって走査線 1をパターン形成する。次に、走査線 1の上に、 TF T 3のゲート絶縁膜として機能する第一絶縁体層 14を積層させる。この第一絶縁体層 14は、例えば窒化シリコン（S i Nx) 等を用いて形成されている。次に、第一絶縁体層 14の上に、 TFT3のスィッチ機能を司る半導体層 15を積層させる。この半導体層 15は、例えばアモルファスシリコン（aS i) 等を用いて形成されている。次に、半導体層 1 5の上に、 T F T 3のチヤンネル保護膜として機能する第二絶縁体層 16を積層させる。この第二絶縁体層 16は、例えば窒化シリコン（S i Nx) 等を用いて形成されている。

そして、以上のような各種の機能を有する金属等を積層した基板 10上に、 n⁺ァモルファスシリコン（n ⁺— aS i )、チタン（T i )、アルミニウム（A 1 ) の 3層を連続堆積させて、一括パターン形成を行い、信号線 2 (ソース電極 12を兼ねる）、ドレイン電極 13、付加容量電極 7を形成させる。次に、その上に、アクリル系樹脂を用いた平坦化層 4を積層させ、この平坦化層 4の所定位置には、コンタクトホール 6， 8が形成される。さらに、平坦化層 4の上に、画素電極 5が形成される。

本実施形態に係る液晶パネルにおいては、以上のように、 TFT 3等に起因する段差を平坦化するための平坦化層 4の上に、画素電極 5が形成されている。すなわち、 TF T 3等を覆うように平坦化層 4が形成され、その上に画素電極 5が形成されているので、走査線 1および信号線 2の上方領域まで画素電極 5を拡大して形成することができる。さらに後に詳述する駆動方式を用いることにより、付加容量の大きさをあまり必要とせずに完全に DC電圧の残留を取り除くことができるので、従来必要であった付加容量のための余分な面積が不要となり、従来よりも大きい開口率を実現できる。

本実施形態に係る LCDは、上記したパネルと、各信号線 2および各走査線 1の少なくとも一端に信号線駆動回路 19および走査線駆動回路 18をそれぞれ接続したものである。この LCDの等価回路を図 3に示す。走査線駆動回路 18は各走査線に上から順に（n— 1番目、 n番目、 n+ 1番目の順に） T F T 3をオンにする電圧を供給する。信号線駆動回路は、各走査線がオンになっている期間（水平走査期間）にそれに接続されている一連の画素に表示させたい情報に対応する電圧を同時に供給する。図 3において、 Ck は画素電極と対向電極により形成される液晶容量、 Cgd は TFTのゲートとドレインの間に存在する寄生容量、 Cst は画素電極に接続された付加容量電極と前段走査線との間に形成された付加容量である。

次に、本 LCDの駆動方法を説明する。

図 4は、本実施形態に係る L CDに印加される駆動電圧波形を示したものである。図 4 (a) は偶フレームに印加される駆動電圧波形を示し、図 4 (b) は奇フレームに印加される駆動電圧波形を示している。

この図 4 (a) および図 4 (b) の上図には、（n— 1) 番目の走査線に印加される電圧が走査電圧波形 21として記載され、対向電極の電圧が対向電圧波形 Vc として記載されている。図 4 (a) および図 4 (b) の下図には、 n番目の走査線に印加される電圧が走査電圧波形 31として記載され、信号線に印加される電圧が信号電圧波形 22として記載され、 n - 1番目と n番目の走査線で挟まれた画素の画素電極の電圧が画素電圧波形 25として記載されている。図示してないが、 n+ 1番目の走査線には、 n— 1番目の走査線に印加されると同じ波形の電圧が 2水平走査期間遅れて印加されている。走査電圧 21， 31は、 TFTをオンにするパルス電圧 Vg t、オフにする電圧 Vg bの他に、オン期間のあとに続いて変調電圧 Vg (+)および Vg (-)を有している。この変調電圧が、付加容量を介して画素電圧を変調する。ここで、画素電圧 25と対向電圧 Vc との差が液晶に印加される電圧となる。この例では、液晶に印加される電圧が、隣り合う走査線毎に反対極性になるようにしてある。これは、フリッカーを低減するためである。また、対向電圧 Vcは一定で、信号電圧の中心電位 26と一致させてある。

さて n— 1番目と n番目の走査線ではさまれた領域における任意の一つの画素に注目してその画素電圧 25の変化を追っていく。本実施形態では付加容量は前段すなわち n 一 1番目の走査線と画素電極との間に作られており、 TFTは後段すなわち n番目の走査線で駆動される。なお偶フレームでは画素電極は正極性に充電され、奇フレームでは画素電極は負極性に充電される。

次の説明は、偶数フレームすなわち図 4 (a) と奇フレームすなわち図 4 (b) に共通してあてはまる。まず、 T FTのオン期間に画素電極は信号線から供給される信号電圧にまで充電され、次いで、 TFTがオフになった時に、突き抜け電圧によって画素電圧は降下する。その後、図 4の中で下向きの矢印で示すように、前段すなわち n— 1番目の走査線の電圧に含まれる変調電圧に起因して画素電圧が変調される。次いで上向き矢印で示すように、 n番目の走査線の電圧に含まれる変調電圧に起因して二回目の突き抜け電圧が加えられる。その後は画素電圧は次のフレームで再び T FTがオンになるまでの間最後に変化した後の電圧を保持する。変調電圧の期間を短く設定してやれば、保持される期間は最初に変化する期間に比べて十分長いので、液晶に印加される電圧はこの保持された電圧にほぼ等しいとみなしてよい。以上説明した内容を定量的に式で表現すると次のようになる。

偶フレームで信号線から供給される信号電圧を Vs ）、保持状態に入ったときの画素電圧を Vp(+)とし、奇フレームで信号線から供給される信号電圧を Vs (-）、保持状態に入ったときの画素電圧を Vp (-)とすると、各画素電圧は、次の式で表される。

Vp(+)=Vs(+)-Vg - Cgd/Ct + Vg (-) · Cst/Ct 式 2

Vp (-) =Vs(-)-Vg - Cgd/Ct-Vg (+) · Cst/Ct 式 3

ここで、

Ct = Cgd+Clc+Cst 式 4

Vg=Vgt— Vgb 式 5

とおいている。

液晶に D C電圧が残らないようにするには、

Vp(+)-Vc = Vc-Vp (-) 式 6

なる関係が成立していればよい。また、信号電圧の中心電位を対向電圧 Vc に一致させるように設定しているので、式 2, 3， 6より次の式 7が得られる。

Vg (-) -Vg(+) = 2 - Vg- Cgd/Cst 式 7 つまり、式 7を満たす変調電圧 V g (-)および V g (+)を走査線電圧に含ませれば D C 電圧の残留しない駆動を実現できる。ここで注目すべきは、式 7には誘電率異方性を有する液晶容量 Clcが含まれていないことである。従って、本実施形態によれば、 Vg (-）および Vg (+)は液晶容量とは無関係に設定されるので、液晶による誘電率異方性の影響は消失し、従来技術において問題となっていた、液晶の誘電率異方性による DC電圧の発生を完全に防止することができるのである。

また式 7より、必要な Cstの大きさが次のように与えられる。

Cst=2 - Cgd - Vg/{Vg(-)-Vg(+)} 式 8 寄生容量 Cgd は、 T FTの構造の工夫でかなり小さくできるので、 Vg (-)— Vg(+)を大きく設定すれば付加容量 Cst をかなり小さくできることがわかる。 Vg (-)と Vg(+)は、それによつて TFTがオンにならず、かつ式 7を満たす範囲であれば自由に設定してよい。

なお、場合によっては信号線の電圧振幅をできるだけ小さくして駆動 I Cのコストを引き下げたいという要求もある。液晶には通常 ± 5 V程度の電圧が必要とされるが、スレツシホールド電圧 Vth (通常約 2V) 以下の電圧は必要でない。すなわち実際には、正極性では + 2 Vから + 5 V、負極性では一 2 Vから— 5 Vの範囲の電圧が液晶に供給されればよい。本駆動法では、信号電圧としてこの 3 Vの範囲をカバーする電圧を供給してやれば、 Vg (-)と Vg(+)の働きにより、正極性では +2 Vから + 5 V、負極性では — 2 Vから— 5 Vの範囲の画素電圧を作り出すことができる。次にこの条件を満たすための Vg (-)と Vg(+)の式を導く。

まず式 2から式 3を引いて変形すると

Vg (-) +Vg (+) = {[Vp(+)-Vp(-)j 一 [Vs (+) -Vs(-)]} - Ct/Cst 式 9 が得られる。実際に必要な液晶電圧の範囲（上の例では 3 V) を Ve とする。液晶に Vth の電圧を印加する場合は、 Vp(+)=— Vp (-) =Vthであり、そのときの信号電圧を Vs(+) =-Ve/2, Vs (-) = + VeZ2と設定すると信号電圧の振幅が最小ですむ。これらを式 9に代入すると次の式 10になる。

Vg (-) + Vg(+)-2 - {Vth + Ve/2 } - Ct/Cst 式 10

式 7と式 10から、信号電圧振幅を最小にしたい場合の変調電圧 Vg (-)と Vg(+)の値を次のように決めることができる。

V (-) = {Vth + Ve/2} · Ct/Cst + Vg · Cgd/Cst 式 1 1

Vg(+)= {Vth + Ve/2} · Ct/Cst-Vg - Cgd/Cst 式 12 従来の駆動方法であれば、最大信号電圧は ± 5 Vが必要であつたが、本実施形態の駆動方法では ± 1. 5Vと、従来の 1 3以下でよい。このように本方法は、要求に応じてそれに適した駆動条件を柔軟に設定できるという長所も持っている。

本発明によれば、付加容量をとくに大きくする必要がないので図 1に示すように走査線の一部を使って付加容量を作ることができ、そのため走査線の残りの部分を利用して T F Tを作成することができる。このように付加容量の面積を心配することなく目いつばいに開口率を広げることができるのが本発明の特徴である。

以上詳述したように、本実施形態に係る LCDによれば、画素電極を最上層（平坦化層の上）に形成して開口率を大きくできるアクティブマトリックスアレーの構成と、 1 ライン前すなわち前段の走査線からの変調電庄を重畳するような駆動方法を組み合わせることにより、従来では達成できなかった高い開口率を有するとともに、 DC電圧が発生せず、フリッカーおよびパターン焼き付きの少ない、良好な画像を表示することがでさる。第二の実施形態

次に、図 5、図 6および図 7を用いて、本発明の第二の実施形態に係る LCDを説明する。第 1 の実施形態を示す図 1、 3、 4と同様の作用をする構成要素には同一の符号を付けて説明を省略する。

本実施形態においては、アクティブマトリックスアレーの断面構造、製造方法は第一の実施形態と同じであり、異なるのは図 5に示すように、付加容量を前段でなく後段の走査線との間で形成していることである。これに伴ってその等価回路は図 6のようになる。この場合も走査線駆動回路 18は各走査線に上から順に（n— 1番目、 n番目、 n + 1番目の順に） T FT 3をオンにする電圧を供給する。なお、本実施形態では n— 1 番目と n番目の走査線ではさまれた領域の画素は、 n— 1番目の走査線で制御される T FTによって駆動され、付加容量は n番目の走査線と画素との間で作られている。このようなパネルを駆動するための駆動電圧波形を図 7に示す。図 7 (a) は偶フレ一ムに印加される駆動電圧波形、図 7 (b) は奇フレームに印加される駆動電圧波形を示している。

この図 4 (a) および図 4 (b) の上図には、 n— 1番目の走査線に印加される走査電圧 21、対向電圧 Vc、信号電圧 22、および n— 1番目と n番目の走査線ではさまれた画素の電圧 25が記載されている。図 4 (a) および図 4 (b) の下図には n番目の走査線に印加される走査電圧 31と対向電圧 Vcが記載されている。対向電圧 Vc は信号電圧の中心電位 26に一致させてある。

走査電圧 21、 31は TFTをオンにする電圧 Vgt、オフにする電圧 Vgb のほかに、変調電圧 Vg(+)および Vg (-)を、付加容量を後段走査線で形成した場合に対応するために、オン期間の前に有している。液晶容量 Clc は、偶フレームでは画素電圧が正極性に充電され奇フレームでは画素電圧が負極性に充電される。また、この例でも液晶に印加される電圧が隣り合う走査線毎に反対極性になるようにしてある。

画素電圧 25が n— 1番目および n番目の走査電圧によって変化していく様子は図 7 に示した通りである。詳しく説明することは省略するが、定量的に解析すれば、最終的な画素電圧などに対して、第一の実施形態において説明した式 1から式 12までがそのまま適用されることが導かれる。

このように本実施形態においても、高い開口率と良好な画像を得る LCDが実現される。

なお、本実施形態で用いた走査電圧波形を第一の実施形態で述べた前段走査線との間に付加容量を設けた液晶パネルに適用すれば、走査線の下から順に（n+ 1番目、 n番目、 n— 1番目の順に） T FT 3をオンにする電圧を供給する、いわゆる逆走査が可能である。第三の実施形態

次に、図 8、図 9および図 10を用いて本発明の第三の実施形態に係る LCDを説明する。第一の実施形態を示す図 1、 3、 4と同様の作用をする構成要素には同一の符号を付けて説明を省略する。本実施形態においては、アクティブマトリックスアレーの断面構造、製造方法は第 1 の実施形態と同じである。本実施例の特徴は、図 8に示すように、走査線に沿って隣り合う画素ごとに付加容量を前段と後段の走査線に交互に形成していることである。これに伴って、 T F Tのゲートは後段と前段との走査線に交互に接続されている。その等価回路は図 9のようになる。図 9では各駆動回路を省略してある。この場合も走査線駆動回路 1 8は各走査線に上から順に（n— 1番目、 n番目、 n + 1番目の順に） T F T 3 をオンにする電圧を供給する。なお、 n— 1番目と n番目の走査線ではさまれた領域の画素は、隣り合う画素毎に n— 1番目と n番目の走査線で制御される T F Tによってそれぞれ駆動される。このように構成すると、液晶に印加される電圧の極性を、隣り合う走査線毎のみならず、隣り合う信号線毎にも反転させることができるのでクロストークを低減して画質をさらに高めることができる。なお本実施形態では、ひとつの走査線によつて駆動される絵素は一つおきにその走査線をはさんで反対側につまり互い違いに位置しているので、各信号線から供給する信号電圧のタイミングをこれに合わせて調整しておく必要があることは言うまでもな L、。

さて、図 9において左上の画素に注自する。この画素は前段走査線に付加容量が形成されており n番目の走査線 1 bと信号線 1 aに接続された T F T 3 aで制御される。走査線 1 bには走査電圧 3 1が印加され、信号線 1 aには信号電圧 2 2 aが印加されている。その画素電圧を 2 5 aとする。またその画素の右隣の画素は後段走査線に付加容量が形成されておりこの画素は n— 1番目の走査線 1 aと信号線 2 bに接続された T F T 3 bで制御される。この画素の電圧を 2 5 bとする。

図 1 0に、本実施形態に係る L C Dの駆動電圧波形を示す。図 1 0 ( a ) には偶フレームにおける駆動電圧波形、図 1 0 ( b ) には奇フレームにおける駆動電圧波形を示す。図 1 0 ( a ) および図 1 0 ( b ) の上図には、 n— 1番目の走査線に印加されている走査電圧 2 1、信号線 2 aに印加されている信号電圧 2 2 a、および後段走査線に付加容量が形成された画素の画素電圧 2 5 bが示されている。同じく下図には、 n番目の走査線に印加されている走査電圧 3 1、信号線 2 bに印加されている信号電圧 2 2 b、および前段走査線に付加容量が形成された画素の画素電圧 2 5 aが示されている。図示してないが、 n + 1番目の走査線には、 n _ 1番目の走査線に印加されているのと同じ波形の電圧が 2水平走査期間遅れて印加されている。

偶フレームでは、画素電極 2 2 aは正極性に充電され、 2 2 bは負極性に充電される。奇フレームではこの逆になる。つまり走査線に沿って隣り合う画素は常に逆極性に充電される。従って、液晶に印加される電圧の極性は、信号線の方向のみならず走査線の方向に沿っても隣り合う画素毎に反転していることがわかる。

ここでは詳細を述べないが、図 1 0に記載された画素電圧の振る舞いを解析すれば、この場合も最終的な画素電圧は第一の実施形態で導いた式 1から式 1 2がそのまま当てはまることが導かれる。

このように、本実施形態では、高開口率、 D C電圧フリーであることに加えて、クロストークがより軽減された高い画質の L C Dを実現することができる。なお、以上の各実施形態においては、液晶表示装置が透過型のアクティブマトリクス型液晶表示装置である場合について説明したが、本発明はこの構成に限定されるものではなく、例えば、液晶表示装置が反射型のアクティブマトリクス型液晶表示装置であつても、本発明に係る構成および駆動方法を採用することにより、高開口率と良好な画像を有する液晶表示装置を得ることができる。産業上の利用の可能性

以上説明したように、本発明によれば、簡単なアレイ構成と駆動方法との組み合わせによって、高い開口率を有するとともに、駆動時における D C電圧の残留等のない良好な表示品位を有するァクティブマトリクス型液晶表示装置を得ることができる。その結果液晶表示装置の消費電力が低減されるので、とくに携帯性を要求される情報機器たとえばノートパソコンなどにとくに有用である。

Claims

請求の範囲

1 基板と、前記基板上にマトリクス状に配置された信号線および走査線と、前記信号線と前記走査線とが交差する部分の近傍に形成されたスィツチング素子と、平坦表面を有する絶縁性の平坦化層と、前記平坦化層上に形成された画素電極とを備え、前記画素電極が前記平坦化層に設けられたコンタクトホ一ルを介して前記スィッチング素子に接続されているァクティブマトリックスアレーを含む液晶表示装置において、

前記各画素電極に接続されている前記各スィツチング素子に対応した前記走査線の前段または後段のいずれか一方の走査線と前記各画素電極との間に付加容量が設けられ、前記走査線の駆動電圧は前記スィツチング素子を制御するパルスとともに前記画素電極の電位を適切に変化させる変調電圧を含むことを特徴とするァクティブマトリクス型液晶表示装置。

2 前記スイッチング素子が T F Tであり、 T F Tは平面的にみて前記走査線の上に作られていることを特徴とする請求の範囲 1に記載のァクティブマトリクス型液晶表示

3 前記付加容量が平面的に見て前記走査線の上に作られていることを特徴とする請求の範囲 1に記載のァクティブマトリクス型液晶表示装置。

4 前記画素電極が、平面的に見て前記信号線に重なって作られていることを特徴とする請求の範囲 1に記載のァクティブマトリクス型液晶表示装置。

5 前記変調電圧は 2種類の大きさを有し、前記スイッチング素子を制御する走査パルスの直前あるいは直後に位置して、かつ隣接する走査線毎に異なる種類の変調電圧が含まれることを特徴とする請求の範囲 1に記載のァクティブマトリクス型液晶表示装置。

6 前記走査線に沿って隣り合う画素電極は互いに異なる走査線との間で付加容量を形成していることを特徴とする請求の範囲 1に記載のァクティブマトリクス型液晶表示

7 前記スイッチング素子が T F Tであり、 T F Tは平面的にみて前記走査線の上に作られていることを特徴とする請求の範囲 6に記載のァクティブマトリクス型液晶表示

8 前記付加容量が平面的に見て前記走査線の上に作られていることを特徴とする請求の範囲 6に記載のァクティブマトリクス型液晶表示装置。

9 前記画素電極が、平面的に見て前記信号線に重なって作られていることを特徴とする請求の範囲 6に記載のァクティブマトリクス型液晶表示装置。

1 0 前記変調電圧は 2種類の大きさを有し、前記スイッチング素子を制御する走査パルスの直前および直後に位置して、かつ隣接する走査線毎に異なる種類の変調電圧が含まれることを特徴とする請求の範囲 1に記載のアクティブマトリクス型液晶表示装置。