JP4402065B2

JP4402065B2 - 半導体装置の作製方法

Info

Publication number: JP4402065B2
Application number: JP2006077511A
Authority: JP
Inventors: 宏勇張
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-11-07
Filing date: 2006-03-20
Publication date: 2010-01-20
Anticipated expiration: 2016-07-26
Also published as: JP2006186397A

Description

本明細書で開示する発明は、同一基板上にＰチャネル型とＮチャネル型の薄膜トランジスタが配置された構成に関する。またその作製方法に関する。具体的には、ガラス基板上に薄膜トランジスタでもって構成されたＣＭＯＳ型の回路構成やその作製工程に関する。

ガラス基板上に珪素薄膜を成膜し、その珪素膜を用いて薄膜トランジスタを作製する技術が知られている。この技術は、アクティブマトリクス型の液晶表示装置を作製するために発展してきた技術である。

液晶表示装置は、一対のガラス基板間に液晶が挟んで保持された構成を有し、マトリクス状に配置された多数の画素毎において、液晶に電界を印加し、その光学特性を変化させることによって、表示を行うものである。

アクティブマトリクス型の液晶表示装置は、上記のマトリクス状に配置された各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷をこの薄膜トランジスタでもって制御するものである。

現状において、アクティブマトリクス領域に配置された数百×数百以上の薄膜トランジスタを駆動する回路（周辺駆動回路と呼ばれる）は、ガラス基板上にＴＡＢ配線等で外付けされるドライバーＩＣと呼ばれるＩＣ回路によって構成されている。

しかし、ドライバーＩＣをガラス基板に外付けすることは、作製工程が煩雑になるという問題がある。また、ドライバーＩＣの分だけ凹凸ができてしまう。このことは、各種電子機器に組み込まれる液晶表示装置においては、その汎用性を阻害する要因となる。

このような問題を解決する技術として、周辺駆動回路をもガラス基板上に薄膜トランジスタでもって集積化してしまう技術がある。

このような構成とすると、全体を一体化した構成とすることができ、さらに作製工程の簡略化、信頼性の向上、汎用性の拡大、といった有意性を得ることができる。

このような周辺駆動回路をも一体化したアクティブマトリクス型の液晶表示装置においては、周辺駆動回路を構成する回路としてＣＭＯＳ回路が必要になる。ＣＭＯＳ回路は、Ｎチャネル型のトランジスタとＰチャネル型のトランジスタとを相補型に構成した回路であって、電子回路の基本的な構成の一つである。

ガラス基板上に薄膜トランジスタでもってＣＭＯＳ構成を得る方法として、以下のような構成が知られている。

まず図４に第１の方法を説明する。図４（Ａ）には、まずガラス基板４０１上に下地膜となる酸化珪素膜４０２を成膜し、さらにその上に珪素膜（結晶性珪素膜または非晶質珪素膜）でなる活性層４０３と４０４を形成し、さらにそれらを覆ってゲイト絶縁膜として機能する酸化珪素膜４０５を成膜した状態が示されている。

ここで４０３はＮチャネル型の薄膜トランジスタの活性層となる島状の領域であり、４０４がＰチャネル型の薄膜トランジスタの活性層となる島状の領域である。

図４（Ａ）に示す状態を得たら、シリサイド材料等でゲイト電極４０６と４０７を形成する。（図４（Ｂ））

そして図４（Ｃ）に示すように他方の薄膜トランジスタの領域をレジストマスク４０８で覆ってＰ（リン）イオンの注入を行う。この工程でＮチャネル型の薄膜トランジスタのソース領域４０９とドレイン領域４１１、さらにチャネル形成領域４１０が自己整合的に形成される。

そして、図４（Ｄ）に示すようにレジストマスク４０８を除去し、新たにレジストマスク４１２を配置し、今度はＢ（ボロン）イオンの注入を行う。この工程において、Ｐチャネル型の薄膜トランジスタのソース領域４１５とドレイン領域４１３、さらにチャネル形成領域４１４が自己整合的に形成される。

このようにして、同一ガラス基板上にＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを同時に形成することができる。図４に示す構成において、Ｐチャネル型の薄膜トランジスタのドレイン領域４１１とＮチャネル型の薄膜トランジスタのドレイン領域４１３とを接続し、さらに両薄膜トランジスタのゲイト電極を接続すればＣＭＯＳ構成が得られる。

図４に示すＣＭＯＳ回路の作製工程は、最も基本的なものであるが、Ｎ型を付与する不純物イオンのドーピングに利用されるマスク４０８と、Ｐ型を付与する不純物イオンのドーピングに利用されるマスク４１２とを別々に必要とする煩雑さがある。

即ち、レジストマスク４０８と４１２の２枚のマスクが不純物イオンのドーピング時に必要となる煩雑さがある。

レジストマスクを形成するには、レジスト材料の塗布、焼成、フォトマスクを用いた選択的な露光、レジストマスクを形成するための選択的な除去、といった工程が必要である。

またレジストをマスクとして用いて不純物イオンの注入を行った場合には、注入されるイオンの衝撃によってレジスト材料が変質して除去しにくくなるという問題がある。

図４に示す構成を採用した場合、変質して取り除きにくくなったレジスト材料を取り除く工程が２回あることになる。これは、それだけ不良の発生する要因が多くなることになり好ましいものではない。

この問題を軽減する方法として、図５に示す方法が知られている。図５に示す方法は、まず図５（Ａ）に示すようにガラス基板４０１上に下地膜となる酸化珪素膜５０２を成膜し、さらにその上に珪素膜（結晶性珪素膜または非晶質珪素膜）でなる活性層５０３と５０４を形成し、さらにそれらを覆ってゲイト絶縁膜として機能する酸化珪素膜５０５を成膜する。

ここで５０３はＮチャネル型の薄膜トランジスタの活性層となる島状の領域であり、５０４がＰチャネル型の薄膜トランジスタの活性層となる島状の領域である。

次にシリサイド材料等でなるゲイト電極５０６と５０７を形成し、図５（Ｂ）に示す状態を得る。

この状態で全面にＰ（リン）イオンの注入を行う。この結果、５０８と５１０の領域、さらに５１１と５１３の領域がＮ型となる。（図５（Ｃ））

このＰイオンの注入は、１×１０¹⁵／ｃｍ²〜２×１０¹⁵／ｃｍ²のドーズ量とし、その表面濃度が１×１０²⁰／ｃｍ²以上となるような条件で行う。

次にレジストマスク５１４をＮチャネル型の薄膜トランジスタとする領域のみに選択的に配置し、Ｂ（ボロン）イオンの注入を行う。

この時、前述のＰイオンのドーズ量の３〜５倍程度のドーズ量でもってＢイオンの注入を行う。

すると、Ｎ型となった５１１と５１３の領域がＰ型に反転する。こうしてＰチャネル型のソース領域５１５とドレイン領域５１６とチャネル形成領域５１２が自己整合的に形成される。

上述のようなヘビードープが必要とされるのは、領域５１５と５１２と５１６とをＮＩＮ接合とする必要があるからである。

このようにして、図４に示す構成に比較して少ないマスク数でＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを得ることができる。

図５に示す構成においては、５０８がＮチャネル型の薄膜トランジスタのソース領域、５０９がＮチャネル型の薄膜トランジスタのチャネル形成領域、５１０がＮチャネル型の薄膜トランジスタのドレイン領域である。

また、５１６がＰチャネル型の薄膜トランジスタのドレイン領域、５１２がＰチャネル型の薄膜トランジスタのチャネル形成領域、５１５がＰチャネル型の薄膜トランジスタのドレイン領域である。

図５に示す構成は、作製工程を簡略化することができるという有意性があるが、以下に述べるような問題点がある。

まず、第１にレジストマスク５１４は極めて高いドーズ量でもって不純物イオンが注入されるので、レジストの変質が顕在化し、そのことに起因する工程不良の発生確立が高くなってしまう。

第２に図５の右側の薄膜トランジスタ（Ｐチャネル型の薄膜トランジスタ）のチャネル形成領域に隣接したドレイン領域が極めて高濃度（導電型を反転させるためにＰチャネル型として必要とされる以上のドーズ量の不純物イオンが注入されている）の不純物領域となっているので、チャネル形成領域とドレイン領域との接合付近におけるＯＦＦ電流の存在が無視できないものとなってしまう。

第３に高濃度のＢイオンのドーピングに起因するイオンの回り込みのためにチャネル形成領域５１２にＢイオンが添加されてしまい、必要とする特性が得られないという問題がある。

第４に高ドーズ量で不純物イオン注入することは、イオン注入装置やプラズマドーピング装置に負担をかけ、装置内部の汚染や装置のメンテナンスに手間かかる等の諸問題を引き起こす。

第５に高ドーズ量で不純物イオンの注入を行うことは、処理時間の増大を招くという問題もある。

第６にレーザー光によるアニールを行う場合の不都合がある。一般に図５（Ｄ）に示す状態の後、レジストマスク５１４を取り除き、注入された不純物の活性化と不純物イオンが注入された領域のアニールのためにレーザー光の照射によるアニール工程が必要とされる。（この方法は耐熱性の低いガラス基板を用いる場合に有用な方法である。）

この時、５０８と５１０の領域に比較して５１５と５１６の領域には多量のドーズ量でもって不純物イオンが注入されているので、その結晶性の損傷が著しいものとなっている。

従って、光の吸収率の波長依存性が５０８と５１０の組の領域と５１５と５１６の組の領域とでは大きく異なったものとなっている。このような状態では、レーザー光の照射によるアニール効果が上記２つの組において大きく異なったものとなってしまう。

このようなことは、左側のＮチャネル型の薄膜トランジスタと右側のＰチャネル型の薄膜トランジスタとで特性が大きく異なってしまう要因となり好ましいものではない。

本明細書で開示する発明は、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを同時に形成する際に問題となるマスク数の増大の問題や、図５で示す工程で問題となる高ドーズ量での不純物イオン注入の問題を回避することを課題とする。

即ち、ガラス基板上にＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを形成する場合において、作製コストや手間を削減し、さらに高い信頼性を得る技術を提供することを課題とする。

また薄膜トランジスタでもってＣＭＯＳ回路を構成する際に、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとの特性の違いを是正し、高い特性を有するＣＭＯＳ回路を得ることを課題とする。

本明細書で開示する発明の一つは、
同一基板上にＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとが集積化された構成を有し、
前記Ｎチャネル型の薄膜トランジスタのみに選択的にＬＤＤ領域が形成されており、
前記Ｐチャネル型の薄膜トランジスタのソースおよびドレイン領域にはＰ型を付与する不純物とＮ型を付与する不純物とが添加されており、かつ前記Ｎ型を付与する不純物の濃度より前記Ｐ型を付与する不純物の濃度の方が高いことを特徴とする。

上記構成の具体的な例を図３（Ｂ）に示す。図３（Ｂ）に示す構成においては、左側のＮチャネル型の薄膜トランジスタ（ＮＴＦＴ）と右側のＰチャネル型の薄膜トランジスタ（ＰＴＦＴ）でもってＣＭＯＳ回路を構成する例である。

この構成において、ＮＴＦＴで示されるＮチャネル型の薄膜トランジスタのみに選択的に低濃度不純物領域でなるＬＤＤ領域１２３が配置されている。

ＬＤＤ領域とは、ライトドープドレイン領域の略である。ＬＤＤ領域はチャネル形成領域とドレイン領域との間に配置される。ＬＤＤ領域は、チャネル形成領域とドレイン領域との間における電界強度を緩和することによって、ＯＦＦ電流値の低減、劣化の抑制といった作用を有している。また、ソース／ドレイン間の抵抗を高めることで、実質的に薄膜トランジスタにおける移動度を低下させる作用を有している。

また、図３（Ｂ）に示す構成は、その図２（Ｂ）に示す作製工程において、右側のＰチャネル型の薄膜トランジスタにもＮ型を付与する不純物（Ｐ元素）が添加されている。

また最終的にＰチャネル型として動作させるために右側のＰチャネル型の薄膜トランジスタのソースおよびドレイン領域には、Ｎ型を付与する不純物よりもＰ型を付与する不純物の方がより高濃度で含まれている。（図２（Ｃ）に示す工程でＢイオンの注入が行われる）

なお半導体として珪素を用いた場合には、Ｎ型を付与する不純物として代表的にＰ（リン）を挙げることができる。また、同様に半導体として珪素を用いた場合には、Ｐ型を付与する不純物として代表的にＢ（ボロン）を挙げることができる。

また図３（Ｂ）に示すような構成を採用した場合、
Ｐチャンネル型の薄膜トランジスタのソースおよびドレイン領域の、
チャネル形成領域に隣接する領域におけるＮ型を付与する不純物の濃度は当該ソースおよびドレイン領域の他の領域に比較して低く、
Ｐ型を付与する不純物の濃度は当該ソースおよびドレイン領域の全域に渡り均一または概略均一となる。

これは、右側のＰチャネル型の薄膜トランジスタには、図１（Ｅ）に示す工程と図２（Ｂ）に示す行程とにおいて、Ｎ型を付与する不純物であるＰイオンが注入されているからである。

即ち、図２（Ｂ）の１２５と１２８に示す領域には２回のＰイオンの注入が行われるが、１２６と１２７で示される領域には１回しか不純物イオンの注入が行われないからである。

この結果、チャネル形成領域１３１に隣接する領域（１２６と１２７とで示される領域に相当する）におけるＰ元素の濃度は、当該ソース領域１２８およびドレイン領域１２５に比較して低いものとなる。

一方、Ｐ型を付与する不純物は、図２（Ｃ）に示されるように１回しか行われないので、当該ソースおよびドレイン領域の全域に渡り均一（または概略均一）なものとなる。

他の発明の構成は、
同一基板上にマトリクス状に薄膜トランジスタが配置されたアクティブマトリクス領域と該領域に配置された薄膜トランジスタを駆動するための周辺駆動回路とを有し、
前記アクティブマトリクス領域にはＬＤＤ領域またはオフセットゲイト領域が形成されたＮチャネル型の薄膜トランジスタが配置されており、
前記周辺駆動回路には、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを相補型に構成した回路が配置され、
前記周辺駆動回路に配置されたＮチャネル型の薄膜トランジスタには選択的にＬＤＤ領域またはオフセットゲイト領域が形成され、
前記周辺駆動回路に配置されたＰチャネル型の薄膜トランジスタのソース領域およびドレイン領域にはＮ型を付与する不純物が添加されていることを特徴とする。

他の発明の構成は、
同一基板上にマトリクス状に薄膜トランジスタが配置されたアクティブマトリクス領域と該領域に配置された薄膜トランジスタを駆動するための周辺駆動回路とを有し、
前記アクティブマトリクス領域にはＰチャネル型の薄膜トランジスタが配置されており、
前記周辺駆動回路には、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを相補型に構成した回路が配置され、
前記周辺駆動回路に配置されたＮチャネル型の薄膜トランジスタには選択的にＬＤＤ領域またはオフセットゲイト領域が形成され、
前記アクティブマトリクス領域と前記周辺駆動回路に配置されたＰチャネル型の薄膜トランジスタのソース領域およびドレイン領域にはＮ型を付与する不純物が添加されていることを特徴とする。

他の発明の構成は、
同一基板上にＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを集積化して作製する工程において、
陽極酸化可能な材料でなるゲイト電極の側面に多孔質状の陽極酸化膜を選択的に形成する工程と、
前記陽極酸化膜をマスクとしてＮ型を付与する不純物を添加する工程と、
前記陽極酸化膜を除去する工程と、
前記ゲイト電極をマスクとしてＮ型を付与する不純物を添加し前記陽極酸化膜が存在した領域下にＬＤＤ領域を形成する工程と、
Ｎチャネル型の薄膜トランジスタとする領域を選択的にマスクしＰ型を付与する不純物を添加する工程と、
を有することを特徴とする。

上記構成の具体的な例を以下に示す。図１（Ｄ）には、陽極酸化可能な材料でなるゲイト電極の側面に多孔質状の陽極酸化膜１１２と１１３とを選択的に形成する工程が示されている。

また、図１（Ｅ）には、前記陽極酸化膜をマスクとしてＮ型を付与する不純物を添加する工程が示されている。

また、図２（Ａ）には前記陽極酸化膜を除去した後の状態が示されている。

また、図２（Ｂ）には、ゲイト電極１１をマスクとしてＮ型を付与する不純物を添加し前記陽極酸化膜が存在した領域下１２３にＬＤＤ領域を形成する工程が示されている。

また、図２（Ｃ）にはＮチャネル型の薄膜トランジスタとする領域を選択的にマスクしＰ型を付与する不純物を添加する工程が示されている。

他の発明の構成は、
同一基板上にＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを集積化して作製する工程において、
陽極酸化可能な材料でなるゲイト電極の側面に多孔質状の陽極酸化膜を選択的に形成する工程と、
前記陽極酸化膜をマスクとしてＮ型を付与する不純物を添加する工程と、
前記陽極酸化膜除去する工程と、
Ｎチャネル型の薄膜トランジスタとする領域を選択的にマスクしＰ型を付与す不純物を添加する工程と、
を有し、
Ｎチャネル型の薄膜トランジスタに前記多孔質状の陽極酸化膜の膜厚でもって決定されるオフセットゲイト領域が選択的に形成されることを特徴とする。

上記構成が特徴とするのは、図６の６０５で示される多孔質状の陽極酸化膜の厚さでもって、６１３と６１５で示されるオフセットゲイト領域が形成されることを特徴とする。

なお、緻密な陽極酸化膜６００の膜厚が厚い場合は、その厚さの分もオフセットゲイト領域の形成に寄与することになる。

本明細書で開示する発明を利用することにより、以下に示すような効果を得ることができる。
（１）ＣＭＯＳ構造を得るのに１枚ドーピングマスクで済むので工程を簡略化することができる。
（２）Ｎチャネル型の薄膜トランジスタのみに低濃度不純物領域を配置することでＣＭＯＳ構造としてバランスを採ることができる。
（３）極端なヘビードープを行う必要がないので、レジストの変質の問題を回避することができる。
（４）導電型を反転させる時、チャネルに隣接した領域が真性または低濃度不純物領域なので、導電型の反転を行うことが容易となる。
（５）活性層が酸化珪素膜で覆われているので、汚染の問題や表面の荒れの問題を避けることができる。

本実施例はガラス基板上に薄膜トランジスタでもってＣＭＯＳ構造を形成する例である。図１〜図３に本実施例の作製工程を示す。

まず図１（Ａ）に示されるようにガラス基板１０１上に下地膜として酸化珪素膜１０２を成膜する。酸化珪素膜１０２の成膜方法は、スパッタ法やプラズマＣＶＤ法を用いればよい。またその厚さは３０００Å程度とすればよい。

ガラス基板としては、コーニング７０５９ガラス基板やコーニング１７３７ガラス基板を利用することができる。また高価にはなるが高い耐熱性を有した透光性基板として石英基板を利用することもできる。

酸化珪素膜１０２を成膜したら、後に薄膜トランジスタの活性層となる珪素膜の成膜を行う。ここでは、まず図示しない非晶質珪素膜を５００Åの厚さに成膜する。この非晶質珪素膜の成膜方法はプラズマＣＶＤ法または減圧熱ＣＶＤ法を用いればよい。

図示しない非晶質珪素膜を成膜したら、レーザー光の照射または加熱処理、またはレーザー光の照射と加熱処理を組み合わせた方法により、図示しない非晶質珪素膜を結晶化させる。こうして図示しない結晶性珪素膜を得る。

さらにこの図示しない結晶性珪素膜をパターニングしてＮチャネル型の薄膜トランジスタの活性層１０４とＰチャネル型の薄膜トランジスタの活性層１０５を得る。

さらにゲイト絶縁膜として機能する酸化珪素膜１０３をプラズマＣＶＤ法で成膜する。厚さは１０００Åとする。

こうして図１（Ａ）に示す状態を得る。ここでは説明を簡単にするために一組のＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとを形成する例を示す。一般的には同一ガラス基板上に数百以上の単位でＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとが形成される。

図１（Ａ）に示す状態を得たら、図１（Ｂ）に示すように後にゲイト電極を構成することになるアルミニウム膜１０６を成膜する。

このアルミニウム膜はヒロックやウィスカーの発生を抑制するためにスカンジウムを0.2 ｗｔ重量％含有させる。アルミニウム膜の成膜方法はスパッタ法や電子ビーム蒸着法を用いて行う。

ヒロックやウィスカーというのは、アルミニウムの異常成長に起因する刺状あるいは針状の突起物のことである。ヒロックやウィスカーの存在は、隣合う配線間や上限間に離間した配線間においてショートやクロスクトークが発生する原因となる。

アルミニウム膜以外の材料としてはタンタル等の陽極酸化可能な金属を利用することができる。

アルミニウム膜１０６を成膜したら、電解溶液中においてアルミニウム膜１０６を陽極とした陽極酸化を行い薄く緻密な陽極酸化膜１０７を成膜する。

ここでは、３％の酒石酸を含んだエチレングルコール溶液をアンモニアで中和したものを電解溶液として用いる。この陽極酸化方法を用いると緻密な膜質を有した陽極酸化膜を得ることができる。またその膜厚は印加電圧によって制御することができる。

ここでは陽極酸化膜１０７の厚さを１００Å程度とする。この陽極酸化膜１０７は、後に形成されるレジストマスクとの密着性を向上させる役割を有している。このようにして図１（Ｂ）に示す状態を得る。

次にレジストマスク１０８と１０９を形成する。そしてこのレジストマスク１０８と１０９を利用してアルミニウム膜１０６とその表面の陽極酸化膜１０７をパターニングする。このようにして図１（Ｃ）に示す状態を得る。

次に３％のシュウ酸水溶液を電解溶液として、この溶液中で残存したアルミニウム膜でなるパターン１１０と１１１を陽極とした陽極酸化を行う。

この陽極酸化工程においては、陽極酸化が残存したアルミニウム膜１１０と１１１の側面において選択的に進行する。これは、アルミニウム膜１１０と１１１の上面に緻密な陽極酸化膜とレジストマスク１０８と１０９が残存しているからである。

またこの陽極酸化においては、多孔質状（ポーラス状）の膜質を有した陽極酸化膜が形成される。またこの多孔質状の陽極酸化膜は数μｍ程度まで成長させるさせることができる。（前述の緻密な陽極酸化膜の最大成長距離は３０００Å程度である）

この陽極酸化工程の結果、陽極酸化膜（膜というより陽極酸化物）１１２と１１３が形成される。ここでは、この陽極酸化の進行距離、即ち膜厚は７０００Åとする。この陽極酸化の進行距離によって、後に低濃度不純物領域の長さが決まる。経験的にこの多孔質状の陽極酸化膜の成長距離は６０００Å〜８０００Åとすることが望ましい。こうして図１（Ｄ）に示す状態を得る。

この状態においてゲイト電極１１と１２が画定する。図１（Ｄ）に示す状態を得たら、レジストマスク１０８と１０９を取り除く。

次に再び３％の酒石酸を含んだエチレングルコール溶液をアンモニアで中和したものを電解溶液として用いた陽極酸化を行う。この工程においては、電解溶液が多孔質状の陽極酸化膜１１２と１１３の中に侵入する。この結果、図１（Ｅ）の１１４と１１５で示される緻密な陽極酸化膜が形成される。

この緻密な陽極酸化膜１１４と１１５の厚さは６００Åとする。なお、先に形成した緻密な陽極酸化膜１０７の残存部分はこの陽極酸化膜１１４と１１５と一体化してしまう。

図１（Ｅ）に示す状態においてＮ型を付与する不純物としてＰ（リン）イオンを全面にドーピングする。

このドーピングは、0.2 〜５×１０¹⁵／ｃｍ²、好ましくは１〜２×１０¹⁵／ｃｍ²という高いドーズ量で行う。ドーピング方法としてはプラズマドーピング法を用いる。なおこの工程におけるドーピングを便宜上ヘビードーピングと称する。

この図１（Ｅ）に示す工程の結果、高濃度にＰイオンが注入された領域１１６、１１７、１１８、１１９が形成される。

次にアルミ混酸を用いて多孔質状の陽極酸化膜１１２と１１３を除去する。こうして図２（Ａ）に状態を得る。

図２（Ａ）に示す状態を得たら、図２（Ｂ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、ドーズ量を0.1 〜５×１０¹⁴／ｃｍ²、好ましくは0.3 〜１×１０¹⁴／ｃｍ²という低い値とする。このドーピングにおいては、Ｐの表面濃度が２×１０¹⁹／ｃｍ³以下となるようにする。

即ち、図２（Ｂ）で示す工程で行われるＰイオンの注入はそのドーズ量を図１（Ｅ）に示す工程において行われたドーズ量に比較して低いものとする。（便宜上ライトドーピングと称する）

この工程の結果、１２１と１２３の領域、さらに１２６と１２７の領域がライトドープされた低濃度不純物領域となる。また、１２０と１２４の領域、さらに１２５と１２８の領域は、より高濃度にＰイオンが注入された高濃度不純物領域となる。

この工程において、１２０の領域がＮチャネル型の薄膜トランジスタのソース領域となる。そして１２１と１２３が低濃度不純物領域となる。また１２４がドレイン領域となる。また、１２３で示される領域が一般にＬＤＤ（ライトドープドレイン）領域と称される領域となる。

次に図２（Ｃ）に示すようにＮチャネル型の薄膜トランジスタを覆うレジストマスク１２９を配置する。

図２（Ｃ）に示す状態においてＢ（ボロン）イオンの注入を行う。ここでは、Ｂイオンのドーズ量を0.2 〜１０×１０¹⁵／ｃｍ²、好ましくは１〜２×１０¹⁵／ｃｍ²程度とする。このドーズ量は図１（Ｅ）に示す工程におけるドーズ量と同程度とすることができる。

この工程において、１２５と１２６、さらに１２７と１２８の領域の導電型がＮ型からＰ型に反転する。

こうしてＰチャネル型の薄膜トランジスタのソース領域１３０とドレイン領域１３２が形成される。また１３１の領域は特に不純物が注入されずにチャネル形成領域となる。

ここで、Ｂイオンを注入する前においては、図２（Ｂ）の１２６と１２７の領域はＰイオンが低濃度に注入された低濃度不純物領域である。従って、Ｂイオンの注入によって、容易にその導電型が反転する。特に、チャネル形成領域１３１との接合がＮＩ接合からＰＩ接合へと容易に反転する。即ち、必要とするジャンクションの形成を容易に行うことができる。

従って、図１（Ｅ）の工程におけるＰイオンの注入工程と同程度のドーズ量でもって１２６と１２７の領域の導電型を反転させ、Ｐ型を有する不純物領域１３０と１３２とを形成することができる。

また図５に示すような従来の場合に比較してドーズ量を少なくすることができるので、不純物イオンの注入によってレジストマスクが変質してしまうことを抑制することができる。

図２（Ｃ）に示す工程の終了後、レジストマスク１２９を取り除き、図２（Ｄ）に示す状態を得る。この状態で注入された不純物の活性化と不純物イオンが注入された領域のアニールを行うためにレーザー光の照射を行う。

この時、Ｎチャネル型の薄膜トランジスタのソース／ドレイン領域である１２０と１２４の組で示される領域と、Ｐチャネル型の薄膜トランジスタのソース／ドレイン領域である１３０と１３２の組で示される領域との結晶性の違いがそれ程大きくない状態でレーザー光の照射を行うことができる。

上記結晶性の違いがそれ程大きくないのは、図２（Ｃ）に示す工程において図５（Ｄ）に示す従来の場合のような極端なヘビードーピングを行わないからである。

従って、図２（Ｄ）に示す状態においてレーザー光の照射を行い、２つの薄膜トランジスタのソース／ドレイン領域のアニールを行う場合、そのアニール効果違いを是正することができる。

このことにより、得られるＮおよびＰチャネル型の薄膜トランジスタの特性の違いを是正することができる。

図２（Ｄ）に示す状態を得たら、図３（Ａ）に示すように層間絶縁膜１３３を成膜する。層間絶縁膜１３３は４０００Å厚の窒化珪素膜で構成する。この窒化珪素膜の成膜方法は、プラズマＣＶＤ法を用いる。

次にコンタクトホールの形成を行い、Ｎチャネル型の薄膜トランジスタ（ＮＴＦＴ）のソース電極１３４とドレイン電極１３５を形成する。同時にＰチャネル型の薄膜トランジスタ（ＰＴＦＴ）のソース電極１３７とドレイン電極１３６を形成する。

ここでＮチャネル型の薄膜トランジスタのドレイン電極１３５とＰチャネル型の薄膜トランジスタのドレイン電極１３６とを接続するようにパターニングを行い、さらに２つのＴＦＴのゲイト電極同士を接続すればＣＭＯＳ構造が実現される。

図３（Ｂ）に示すＣＭＯＳ構造を有する構成は、Ｎチャネル型の薄膜トランジスタの方に低濃度不純物領域１２１と１２３が配置されている。

１２１と１２３で示される低濃度不純物領域は、
・ＯＦＦ電流を低減させる。
・ホットキャリアーによるＴＦＴの劣化の防止する。
・ソース／ドレイン間の抵抗を増加させＮＴＦＴの移動度を低下させる。
といった作用を有している。

一般に図３（Ｂ）に示すようなＣＭＯＳ構造とする場合、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとの特性の違いが問題となる。

例えば本実施例のような結晶性珪素膜を用いた場合において、Ｎチャネル型の薄膜トランジスタの移動度は１００〜１５０Ｖｓ／ｃｍ²程度得られるが、Ｐチャネル型の薄膜トランジスタの移動度は３０〜８０Ｖｓ／ｃｍ²程度しか得られない。

また、Ｎチャネル型の薄膜トランジスタには、ホットキャリアによる劣化という問題がある。この問題はＰチャネル型の薄膜トランジスタでは特に問題とならない。

また一般にＣＭＯＳ回路では低ＯＦＦ電流特性は特に要求されない。

このような状況において、Ｎ型の薄膜トランジスタ側に１２１や１２３で示される低濃度不純物領域を配置する構成とすることで以下の有意性を得ることができる。

即ち、ＣＭＯＳ構造において、Ｎ型の薄膜トランジスタの移動度を低下させ、さらにその劣化を防止することによって、Ｐチャネル型の薄膜トランジスタとの総合的な特性のバランスを採り、ＣＭＯＳ回路としての特性を向上させることができる。

また図１（Ｅ）、図１（Ｂ）、図１（Ｃ）に示す不純物イオンの注入工程において、活性層がゲイト絶縁膜を構成する酸化珪素膜１０３で覆われていることは重要である。

このような状態で不純物イオンの注入を行うと、活性層表面の荒れや汚染を抑制することができる。このことは、歩留りや得られる装置の信頼性を高めることに大きな寄与を果たす。

本実施例は、薄膜トランジスタで構成されたＣＭＯＳ構造において、Ｎチャネル型の薄膜トランジスタのみに特にオフセットゲイト領域を配置した構成に関する。

オフセットゲイト領域は、ＬＤＤ領域に代表される低濃度不純物領域と同様の作用を有している。

即ち、
・ＯＦＦ電流値を低減させる。
・ソース／ドレイン間の抵抗を増大させるので薄膜トランジスタの移動度が低下する。
・Ｎチャネル型であれば、ホットキャリアによる劣化を抑制する。
という作用効果を得ることができる。

図６に本実施例で示すＣＭＯＳ構造の作製工程を示す。まず、図１（Ａ）〜図１（Ｅ）に示すのと同様な工程によって、図６（Ａ）に示す状態を得る。

図６（Ａ）において、６００がゲイト電極の周囲に形成された緻密な陽極酸化膜である。この陽極酸化膜６００の膜厚は６００Åとする。

なお、図６（Ａ）の６０５と６０６で示される多孔質状の陽極酸化膜の膜厚は２０００〜４０００Åとする。この多孔質状の陽極酸化膜の膜厚でもって後に形成されるオフセットゲイト領域の寸法が概略決定される。

なお、正確にはこの多孔質状の陽極酸化膜の内側の緻密な陽極酸化膜６００の膜厚もオフセットゲイト領域の寸法に影響する。しかし、実施例１にも示したようにその厚さは６００Å程度であるので、ここではその存在は無視して考える。

この状態でＰイオンを0.2 〜５×１０¹⁵ｃｍ^-2、好ましくは１〜２×１０¹⁵ｃｍ^-2のドーズ量で注入する。不純物イオンの注入方法はプラズマドーピング法を用いる。

このドーズ量はヘビードーピングであり、６０１〜６０４の領域に高濃度にＰイオンが注入される。即ち、６０１〜６０４の領域は高濃度不純物領域となる。

次に多孔質状の陽極酸化膜６０５と６０６を除去する。こうして図６（Ｂ）に示す状態を得る。

この状態においては、６０７と６０８の領域がＰイオンの注入されなかった領域となる。

そして図６（Ｃ）に示すようにＮチャネル型の薄膜トランジスタの領域となる部分にレジストマスクを配置する。そしてＢイオンの注入を行う。

Ｂイオンの注入は、0.2 〜１０¹⁵ｃｍ^-2、好ましくは１〜１０¹⁵ｃｍ^-2のドーズ量で行う。Ｂイオンの注入方法はブラズマドーピング法で行う。

この工程において６１０と６１２の領域がＰ型の不純物領域となる。

ここでゲイト電極直下のチャネル形成領域のソース／ドレイン領域に隣接する領域には、（Ａ）の工程でＰイオンが注入されなかった領域が存在している。（この領域は多孔質状の陽極酸化膜６０６の直下の領域に対応する）

この領域は実質的に真性な領域であるので、（Ｃ）の工程におけるＢイオンの注入によってこの領域は容易にＰ型となる。従って、この工程におけるＢイオンのドーズを最低限必要とするドーズ量とすることができる。

こうしてＰチャネル型の薄膜トランジスタのドレイン領域６１０、チャネル形成領域６１１、ソース領域６１２を自己整合的に形成することができる。

次にレジストマスク６０９を除去して図６（Ｄ）に示す状態を得る。図６（Ｄ）に示す状態において、６０１と６０２がＮチャネル型の薄膜トランジスタのソース及びドレイン領域である。また６１４がチャネル形成領域である。

そして６１３と６１５がゲイト電極からの電界が印加されず、またソース／ドレイン領域としても機能しないオフセットゲイト領域となる。この領域は、ソース／ドレイン領域（特にドレイン領域）とチャネル形成領域との間における電界強度を緩和する機能を有している。

一方Ｐチャネル型の薄膜トランジスタにおいては、オフセットゲイト領域は存在しない構成となる。

このような構成は、実施例１においても述べたように、Ｎチャネル型の薄膜トランジスタの移動度を実質的に低下させ、さらにその特性の劣化を抑制する構成とし、ＣＭＯＳ構造におけるＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとのバランスを改善するものとすることができる。

本実施例は、実施例１で示したＮチャネル型の薄膜トランジスタに配置される低濃度不純物領域の構造を改良した例を示す。

低濃度不純物領域は、主にチャネル形成領域とドレイン領域との間に割り込むように配置され、両領域間における電界強度を緩和させるために機能する。

一般に薄膜トランジスタの活性層は、非晶質状態や微結晶状態、さらには多結晶状態を有している。従って、チャネルに隣接するジャンクションの構造が弱体なものとなる傾向がある。このことは、薄膜トランジスタの特性のバラツキや特性の経時変化、さらには信頼性の低下といった問題の要因となる。

そこで本実施例に示す構成においては、チャネル形成領域とドレイン領域（ソース領域）との間に配置される低濃度不純物領域における濃度分布を制御し、上記の問題を解決する。

本実施例においては、低濃度不純物領域において、ドレイン領域及びソース領域からチャネル形成領域にかけて徐々に不純物濃度が低下していくような構成とすること特徴とする。

このような構成とすると、ジャンクションの構造が弱くても、薄膜トランジスタにおける特性のバラツキや経時変化、さらには信頼性の低さといった問題を抑制することができる。

図７の本実施例に示す薄膜トランジスタで構成したＣＭＯＳ構造を示す。まず図１（Ｅ）に示す状態まで実施例１に示した作製工程に従って作製する。即ち、不純物イオンの注入を行う前の工程までは実施例１に示す工程に従って作製を行う。

そして図７（Ａ）に示すようにＰイオンの注入を行う。この際、適当な条件でもって不純物イオンの注入を行うことによって、多孔質状の陽極酸化膜７０１や７０２の下側にもＰイオンの回り込みが起こる。

このＰイオン注入の結果、７０３と７０７と７０８と７１２とが高濃度に不純物が注入された高濃度不純物領域となる。

また７０４と７０６と７０９と７１１とが連続的または段階的に不純物濃度が変化している低濃度不純物領域となる。

また７０５と７１０が不純物の注入されないチャネル形成領域となる。

このＰイオンの注入は、ソース及びドレインとなる領域に対して、0.2 〜５×１０¹⁵／ｃｍ²、好ましくは１〜２×１０¹⁵／ｃｍ²のドーズ量となるような条件で行う。

このような不純物イオンの注入を行うことによって得られるＰイオンの濃度分布の例を図８に示す。この濃度分布の状態は、図７（Ａ）に示す工程におけるイオン注入条件によって制御することができる。

図８に示すような濃度分布が得られるイオンの回り込み現象は、ゲイト電極に対して不純物イオンが注入される領域上の絶縁膜（ゲイト絶縁膜）が帯電によって正の電位となることに起因する。

図８に示すような構成は、導電型が連続的にまたは段階的に変化する状態とすることができるので、ジャンクジョンに加わる電界強度を緩和することができる。そして装置の信頼性を高いものとすることができる。

図７（Ａ）に示すＰイオンの注入の終了後、多孔質状の陽極酸化膜７０１と７０２を除去し、図７（Ｂ）に示す状態を得る。

そしてＮチャネル型の薄膜トランジスタ側にレジストマスク７１３を配置してＢイオンの注入を行う。このＢイオンの注入は、0.2 〜１０¹⁵／ｃｍ^-2、好ましくは１〜２×１０¹⁵／ｃｍ²のドーズ量でもって行う。（図７（Ｃ））

この工程で７０８と７０９さらに７１１と７１２の領域の導電型がＮ型からＰ型へと反転する。

この工程においても７０９と７１１は低濃度不純物領域であり、しかもチャネルに近づくにつれて不純物濃度が低くなっているので、その導電型は容易に反転させることができる。

そして、ドレイン領域７１４、チャネル形成領域７１０、ソース領域７１５を有したＰチャネル型の薄膜トランジスタを得ることができる。（図７（Ｄ））

一方、Ｎチャネル型の薄膜トランジスタは、ソース領域７０３、低濃度不純物領域７０４と７０６、チャネル形成領域７０５、ドレイン領域７０７を備えたものとして得られる。

そして両薄膜トランジスタのドレイン領域同士を接続し、さらにゲイト電極同士を接続することにより、ＣＭＯＳ構造を得ることができる。

本実施例に示す構成を採用すると、低濃度不純物領域が存在することでＮチャネル型の薄膜トランジスタの移動度を実質的を低下させ、さらにＮチャネル型の薄膜トランジスタの劣化を抑制する構成とすることができる。

そしてＰチャネル型の薄膜トランジスタとの特性のバランスを是正することができ、高い特性を有したＣＭＯＳ回路を得ることができる。

本実施例は、Ｎチャネル型の薄膜トランジスタのしきい値を制御するために、Ｎチャネル型の薄膜トランジスタのチャネルの導電型を弱いＰ型とする構成に関する。

本実施例の作製工程は、実施例１（図１〜図３参照）に示したものと基本的に同じである。本実施例が実施例１と異なるのは、活性層１０４と１０５を構成するための出発膜である非晶質珪素膜の成膜時に、原料ガス中にジボラン（Ｂ₂Ｈ₆）を微量に添加することである。

ジボランの添加は、得られる薄膜トランジスタのしきい値特性に鑑みて決めればよい。具体的には、最終的にチャネル形成領域中に残留するＢ元素の濃度を１×１０¹⁷／ｃｍ²〜５×１０¹⁷／ｃｍ²程度となるようにその添加量を調整すればよい。

実施例４ではＮチャネル型の薄膜トランジスタのしきい値を制御するために、Ｎチャネル型の薄膜トランジスタのチャネル形成領域を弱いＰ型とする例を示した。

しかし実施例４に示す場合には、Ｐチャネル型の薄膜トランジスタのしきい値を自由に制御することはできない。

そこで本実施例においては、例えば図１（Ａ）に示す状態または、図１（Ａ）に示す状態の前のゲイト絶縁膜１０３が形成される前の状態において、活性層１０４および／または活性層１０５に対して選択的に不純物イオンの注入を行う。

例えば、図１（Ａ）の前の状態、即ちゲイト絶縁膜１０３が形成される前の状態において、活性層１０５をマスクし、活性層１０４に対して所定のドーズ量でもってＢイオンの注入を行う。この工程で活性層１０４を必要とする弱いＰ型とする。

次に活性層１０４をマスクし、活性層１０５に対して所定のドーズ量でもってＰイオンの注入を行う。この工程で活性層１０５を必要とする弱いＮ型とする。

このようにすることで、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとのしきい値を独立に制御できる構成が実現される。

本実施例に示すような活性層に対する不純物イオンの注入を行った後に加熱処理やレーザー光の照射によってアニールを行うことは好ましい。このアニールは、注入された不純物イオンの活性化と不純物イオンの注入によって受けた損傷を修復するために効果がある。

本実施例は、実施例１に示す構成において、低濃度不純物領域１２１と１２３（図２（Ｂ）参照）に加えて、さらにオフセットゲイト領域を配置した構成に関する。

オフセットゲイト領域もホットキャリアによる劣化やＯＦＦ電流値の低減、さらにソース／ドレイン間の抵抗値の増大による実質的な移動度の低下、といった作用を有している。

即ち、オフセットゲイト領域はＬＤＤ領域に代表される低濃度不純物領域と同様の作用を有している。

本実施例の作製工程を図９に示す。基本的な作製工程は特に断らない限り実施例１（図１〜図３参照）と同じである。また図９において図１〜図３と符号の同じものは実施例１に記載したものと同じである。

本実施例において特徴とするのは、図９（Ａ）に示すゲイト電極の表面を覆って形成される緻密な陽極酸化膜９０１と９０２の膜厚を厚くすることである。

この緻密な陽極酸化膜９０１と９０２の膜厚は、２０００Å〜２５００Åとする。この陽極酸化膜の膜厚はさらに厚くすることもできるが、陽極酸化時の印加電圧が３００Ｖ以上の高圧になってしまい、再現性や安全性に問題が生じる

この緻密な陽極酸化膜の成膜方法は、実施例１に示した方法と基本的に同じである。ただし膜厚に対応させてその印加電圧変化させる。膜厚と印加電圧との間には、印加電圧を高くすれば陽極酸化膜の膜厚が厚くなる関係がある。

このように膜厚の厚い緻密な陽極酸化膜９０１と９０２を成膜した状態（図９（Ａ））において、Ｐイオンの注入を行う。Ｐイオンに注入条件は実施例１の場合と同じである。（図９（Ｂ））

この不純物イオンの注入によって、Ｎチャネル型の薄膜トランジスタのソース領域１２０とドレイン領域１２４、さらにチャネル形成領域１２２が自己整合的に形成される。

また低濃度不純物領域１２１と１２３が形成される。ここで低濃度不純物領域１２３がＬＤＤ領域となる。

また、チャネルとして機能せず、しかもソース／ドレイン領域として機能しない領域９０３がオフセットゲイト領域として形成される。オフセットゲイト領域９０３はチャネルを挟んで１組形成される。

このオフセットゲイト領域は、図９（Ａ）に工程において、ゲイト電極の表面に形成された緻密な陽極酸化膜９０１の膜厚によって、その概略の寸法が決定される。

図９（Ｂ）に示す工程の終了後、レジストマスク１２９を配置し、Ｂイオンの注入を行う。Ｂイオン注入条件は実施例１に示すものと同じである。（図９（Ｃ））

この工程において、Ｐチャネル型の薄膜トランジスタのドレイン領域１３０、ソース領域１３２、チャネル形成領域１３１が自己整合的に形成される。

また、陽極酸化膜９０２の膜厚でもって、オフセットゲイト領域９０４が形成される。

そしてレジストマスク１２９取り除き、図９（Ｄ）に示す状態を得る。さらにレーザー光の照射によるアニールを行う。

本実施例の構成を採用した場合、左側のＮチャネル型の薄膜トランジスタは、低濃度不純物領域とオフセットゲイト領域との併用した構成とし、右側のＰチャネル型の薄膜トランジスタは、低濃度不純物領域は備えていないが、オフセットゲイト領域を備えた構成とすることができる。

なお、緻密な陽極酸化膜９０１と９０２の膜厚を薄くしていくと、オフセットゲイト領域の機能は小さくなる。そして実施例１の場合と同様な構成となる。

また、オフセットゲイト領域の幅がどの程度であれば、即ち９０１や９０２で示される陽極酸化膜の膜厚をどの程度以上とすれば、オフセットゲイト領域として認められる領域を形成できるかについて、明確な境界はない。

従って、実施例１に示すような構成の場合でも、その効果はさておき、オフセットゲイト領域がソース領域とチャネル形成領域との間、さらにドレイン領域とチャネル形成領域との間に存在しているということができる。

本実施例は、ガラス基板上にアクティブマトリクス領域とこのアクティブマトリクス領域を駆動する周辺駆動回路とを集積化した構成に関する。

集積化されたアクティブマトリク型の液晶表示装置を構成する一方の基板は以下ような構成を有している。即ち、アクティブマトリクス領域には、マトリクス状に配置された画素のそれぞれにスイッチング用の薄膜トランジスタが少なくとも一つ配置され、このアクティブマトリクス領域を駆動するための周辺回路がアクティブマトリクス領域の周囲に配置されている。そしてこれらの回路は全て１枚のガラス基板（または石英基板）上に集積化されている。

このような構成に本明細書で開示する発明を利用すると、画素領域には低ＯＦＦ電流特性を有したＮチャネル型の薄膜トランジスタが配置され、周辺回路を高い特性を有したＣＭＯＳ回路で構成することができる。

即ち、図１〜図３で示すＣＭＯＳ構成でもって周辺回路を構成し、同時に図１〜図３の左側のＮチャネル型の薄膜トランジスタをアクティブマトリクス領域に配置する構成とする。

アクティブマトリクス領域に配置される薄膜トランジスタは、画素電極に保持された電荷を所定の時間でもって維持する必要から、そのＯＦＦ電流値を極力小さくすることが望まれる。

従って、図３（Ｂ）に左側に示されるような低濃度不純物領域１２１と１２３を備えた薄膜トランジスタはこの目的のために最適なものとなる。

一方で周辺駆動回路はＣＭＯＳ回路が多用される。そしてその特性を高いものとするためには、ＣＭＯＳ回路を構成するＮチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタとの特性を極力そろえることが必要とされる。

このような目的のためには、実施例１（図１〜図３参照）に示したようなＣＭＯＳ構造が最適なものとなる。

このようにしてそれぞれの回路に好ましい特性を有した構成でなる集積化されたアクティブマトリクス型の液晶表示装置を得ることができる。

本実施例においては、Ｎチャネル型の薄膜トランジスタとして、低濃度不純物領域（ＬＤＤ領域）を有した薄膜トランジスタを採用する例を示した。しかし、Ｎチャネル型の薄膜トランジスタとして実施例２に示すようなオフセットゲイト領域を備えた薄膜トランジスタを利用してもよい。

また、アクティブマトリクス領域に配置される薄膜トランジスタをＰ型とすることもできる。

本実施例は、陽極酸化を利用せずにＬＤＤ領域、あるいはオフセットゲイト領域を形成する場合の例を示す。

図１０に本実施例の作製工程を示す。まずガラス基板１００１上に下地膜として酸化珪素膜１００２を成膜する。さらに結晶性珪素膜でなる活性層１００３と１００４を形成する。なお、１００３がＮチャネル型の薄膜トランジスタの活性層となる。また、１００４がＰチャネル型の薄膜トランジスタの活性層となる。

次にゲイト絶縁膜として機能する酸化珪素膜１００５を成膜する。そしてＰまたはＢがヘビードーピングされた微結晶珪素膜を成膜し、レジストマスク１００８と１００９を利用してそれをパターニングすることにより、１００６と１００７で示されるパターンを形成する。このパターンが後に形成されるゲイト電極の基となる。こうして図１０（Ａ）に示す状態を得る。

次に等方性のドライエッチングを行うことにより、図１０（Ｂ）に示す１０１０と１０１１のパターンを形成する。

そして図１０（Ｃ）に示す状態において、高いドーズ量の条件（他の実施例参照）でＰのドーピングを行う。この工程で、１０１２、１０１４、１０１５、１０１７の領域に高ドーズ量でもってＰがドーピングされる。なお、１０１３、１０１６の領域はＰがドーピングされない領域である。

次に図１０（Ｄ）に示すように、レジストマスク１００８と１００９を除去し、低いドーズ量の条件（他の実施例参照）でＰのドーピングを再び行う。この工程で、１０１８、１０２０、１０２１、１０２３の領域に低ドーズ量でもってＰがドーピングされる。

次に図１０（Ｅ）に示すように、レジストマスク１０２４によってＮチャネル型の薄膜トランジスタ部をマスクし、Ｂのドーピングを行う。このドーピングは、１０１５、１０２１、さらに１０１７、１０２３の領域の導電型をＮ型からＰ型へと反転させる条件でもって行う。

この際、他の実施例でも説明したように、１０２１と１０２３の領域には、低ドーズ量でもってＰ元素がドーピングされているので、Ｂ元素の高濃度のドーピングを行わなくても１０２５と１０２６の領域をＰ型（Ｐチャネル型の薄膜トランジスタのソース／ドレイン領域として必要とされる）に反転させることができる。

図１０（Ｅ）に示すドーピング工程の終了後、レーザー光の照射を行い、ドーピングされた不純物の活性化とドーピング時に生じた損傷のアニールとを行う。

この後、他の実施例に示すのと同様な工程を経ることにより、Ｎチャネル型の薄膜トランジスタとＰチャネル型の薄膜トランジスタを完成させる。

ここでＮチャネル型の薄膜トランジスタは、ソース領域１０１２、低濃度不純物領域１０１８、チャネル形成領域１０１９、低濃度不純物領域１０２０（ＬＤＤ領域）、ドレイン領域１０１４を備えたものとなる。

またＰチャネル型の薄膜トランジスタは、ソース領域１０２５、チャネル形成領域１０２２、ドレイン領域１０２６を備えたものとなる。

なお、図１０（Ｄ）に示す工程において、低ドーズ量でのドーピングを行わないと、１０１８、１０２０の領域には、Ｐ元素のドーピング（ライトドーピング）は行われず、これらの領域をオフセットゲイト領域とすることができる。

図１１に本実施例の作製工程を示す。まずガラス基板１１０１上に下地膜として酸化珪素膜１１０２を成膜する。さらに結晶性珪素膜でなる活性層１１０３と１１０４を形成する。なお、１１０３がＮチャネル型の薄膜トランジスタの活性層となる。また、１１０４がＰチャネル型の薄膜トランジスタの活性層となる。

次にゲイト絶縁膜として機能する酸化珪素膜１１０５を成膜する。そしてＰまたはＢがヘビードーピングされた微結晶珪素膜を成膜し、図示しないレジストマスクを利用してそれをパターニングすることにより、１１０６と１１０７で示されるパターンを形成する。このパターンが後にゲイト電極となる。

次に窒化珪素膜１１０８を成膜する。このようにして図１１（Ａ）に示す状態を得る。

そして、垂直異方性を有するドライエッチング法を用いることにより、この窒化珪素膜１１０８をエッチングする。

この際、エッチング条件を適当に選択することにより、１１０９、１１１０で示される概略三角系状の残存物（窒化珪素でなる）を形成することができる。こうして図１１（Ｂ）に示す状態を得る。

次に図１１（Ｃ）に示す工程において、Ｐ元素のヘビードーピングを行う。この結果、１１１１、１１１３、１１１４、１１１６の領域にＰのヘビードーピングが行われる。また、１１１２、１１１５の領域にはドーピングが行われない。

次に窒化珪素膜１１０９と１１１０を除去する。そして、図１１（Ｄ）に示す状態において、Ｐ元素のライトドーピングを行うことにより、１１１７、１１１９、１１２０、１１２２の領域が低濃度不純物領域（Ｎ^-型領域）となる。また、１１１８、１１２１の領域がチャネル形成領域となる。

次に図１１（Ｅ）に示すように、レジストマスク１１２３によってＮチャネル型の薄膜トランジスタ部をマスクし、Ｂのドーピングを行う。このドーピングは、１１１４、１１１６、さらに１１２０、１１２２の領域の導電型をＮ型からＰ型へと反転させる条件でもって行う。

この際、他の実施例でも説明したように、１１２０と１０２２の領域には、低ドーズ量でもってＰ元素がドーピングされているので、Ｂ元素の高濃度のドーピングを行わなくても１１２４と１１２５の領域をＰ型（Ｐチャネル型の薄膜トランジスタのソース／ドレイン領域として必要とされる）に反転させることができる。

図１１（Ｅ）に示すドーピング工程の終了後、レーザー光の照射を行い、ドーピングされた不純物の活性化とドーピング時に生じた損傷のアニールとを行う。

ここでＮチャネル型の薄膜トランジスタは、ソース領域１１１１、低濃度不純物領域１１１２、チャネル形成領域１１１８、低濃度不純物領域１１１９（ＬＤＤ領域）、ドレイン領域１１１３を備えたものとなる。

またＰチャネル型の薄膜トランジスタは、ソース領域１１２４、チャネル形成領域１１２１、ドレイン領域１１２５を備えたものとなる。

なお、図１１（Ｄ）に示す工程において、Ｐのライトドーピング工程を行わないと、１１１７、１１１９の領域をオフセットゲイト領域とすることができる。

本明細書で開示する発明を利用した構成は、アクティブマトリクス型の構成を有した電気光学装置に利用することができる。特に周辺駆動回路一体型の電気光学装置の周辺駆動回路に利用することができる。

また、周辺駆動回路以外に画像信号や各種情報を取り扱うメモリーや情報処理回路の少なくとも一部を本明細書で開示する発明を利用して構成することができる。

即ち、１枚の基板上にアクティブマトリクス回路以外に各種回路を集積化した構成に本明細書で開示する発明を利用することができる。

電気光学装置としては、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミックス）表示装置などが挙げられる。

具体的な応用商品としては、ＴＶカメラ、パーソナルコンピュータ、カーナビゲーション、ＴＶプロジェクション、ビデオカメラ、携帯型情報端末等が挙げられる。それら応用用途の簡単な説明を図１２を用いて行う。

図１２（Ａ）はＴＶカメラであり、本体２００１、カメラ部２００２、表示装置２００３、操作スイッチ２００４で構成される。表示装置２００３はビューファインダーとして利用される。図１２（Ａ）に示す装置は、携帯型の情報端末として利用することができる。

図１２（Ｂ）はパーソナルコンピュータであり、本体２１０１、カバー部２１０２、キーボード２１０３、表示装置２１０４で構成される。表示装置２１０４はモニターとして利用され、対角十数インチもサイズが要求される。

図１２（Ｃ）はカーナビゲーションであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。表示装置２２０２はモニターとして利用される。

図１２（Ｄ）はＴＶプロジェクションであり、本体２３０１、光源２３０２、表示装置２３０３、ミラー２３０４、２３０５、スクリーン２３０６で構成される。表示装置２３０３に映し出された画像がスクリーン２３０６に投影されるので、表示装置２３０３は高い解像度が要求される。

図１２（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、接眼部２４０３、操作スイッチ２４０４、テープホルダー２４０５で構成される。表示装置２４０２に映し出された撮影画像は接眼部２４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。

ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。従来におけるＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。従来におけるＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。活性層における不純物濃度の分布を示す図。ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。ＣＭＯＳ構造を有する薄膜トランジスタ回路の作製工程を示す図。電気光学装置を利用した各種装置の概要を示す。

符号の説明

１０１ガラス基板
１０２下地膜（酸化珪素膜）
１０３ゲイト絶縁膜
１０４Ｎチャネル型の薄膜トランジスタ用の活性層
１０５Ｎチャネル型の薄膜トランジスタ用の活性層
１０６アルミニウム膜
１０７緻密な陽極酸化膜
１０８、１０９レジストマスク
１１０、１１１残存したアルミニウム膜
１１２、１１３多孔質状の陽極酸化膜
１１、１２ゲイト電極
１１４、１１５緻密な陽極酸化膜
１１６、１１７高濃度不純物領域
１１８、１１９高濃度不純物領域
１２０ソース領域
１２１低濃度不純物領域
１２２チャネル形成領域
１２３低濃度不純物領域（ＬＤＤ領域）
１２４ドレイン領域
１２５Ｎ型の高濃度不純物領域
１２６、１２７Ｎ型の低濃度不純物領域
１２８Ｎ型の高濃度不純物領域
１２９レジストマスク
１３０ドレイン領域（Ｐ型の高濃度不純物領域）
１３１チャネル形成領域
１３２ソース領域（Ｐ型の高濃度不純物領域）
１３３層間絶縁膜
１３４ソース電極
１３５ドレイン電極
１３６ソース電極
１３７ドレイン電極

Claims

ガラス基板１０１上に、Ｎチャネル型の薄膜トランジスタ及びＰチャネル型の薄膜トランジスタからなるＣＭＯＳ回路を有する半導体装置の作製方法であって、
前記ガラス基板１０１上に下地膜として酸化珪素膜１０２を形成する第１の工程と、
前記酸化珪素膜１０２上に非晶質珪素膜を形成する第２の工程と、
前記非晶質珪素膜を結晶化して結晶性珪素膜を形成する第３の工程と、
前記結晶性珪素膜をパターニングして前記Ｎチャネル型の薄膜トランジスタの活性層１０４と前記Ｐチャネル型の薄膜トランジスタの活性層１０５を形成する第４の工程と、
前記活性層１０４及び前記活性層１０５上にゲイト絶縁膜として機能する酸化珪素膜１０３を形成する第５の工程と、
前記酸化珪素膜１０３上にアルミニウム膜１０６を形成する第６の工程と、
酒石酸を含んだエチレングリコール溶液をアンモニアで中和した電解溶液中において、前記アルミニウム膜１０６を陽極酸化して緻密な陽極酸化膜１０７を形成する第７の工程と、
前記陽極酸化膜１０７上にレジストマスク１０８及びレジストマスク１０９を形成する第８の工程と、
前記レジストマスク１０８及び前記レジストマスク１０９を用いて前記アルミニウム膜１０６及び前記陽極酸化膜１０７をパターニングして、前記活性層１０４上に前記アルミニウム膜１０６の一部でなるパターン１１０と、前記活性層１０５上に前記アルミニウム膜１０６の一部でなるパターン１１１を形成する第９の工程と、
シュウ酸水溶液を電解溶液として、前記パターン１１０及び前記パターン１１１を陽極酸化して、前記パターン１１０の側面に多孔質状の陽極酸化膜１１２及び前記パターン１１１の側面に多孔質状の陽極酸化膜１１３を形成するとともに、前記パターン１１０の陽極酸化されなかった部分がゲイト電極１１となり、前記パターン１１１の陽極酸化されなかった部分がゲイト電極１２となる第１０の工程と、
前記レジストマスク１０８及び前記レジストマスク１０９を除去する第１１の工程と、
酒石酸を含んだエチレングリコール溶液をアンモニアで中和した電解溶液中において陽極酸化を行って、前記陽極酸化膜１１２の中であって前記ゲイト電極１１を覆う緻密な陽極酸化膜１１４を形成するとともに、前記陽極酸化膜１１３の中であって前記ゲイト電極１２を覆う緻密な陽極酸化膜１１５を形成する第１２の工程と、を有し、
前記ゲイト電極１１上の前記陽極酸化膜１０７の残存部分は前記陽極酸化膜１１４と一体化し、前記ゲイト電極１２上の前記陽極酸化膜１０７の残存部分は前記陽極酸化膜１１５と一体化し、
前記活性層１０４において、前記ゲイト電極１１、前記陽極酸化膜１１４及び前記陽極酸化膜１１２と重なっていない領域１１６及び領域１１７に、かつ前記活性層１０５において、前記ゲイト電極１２、前記陽極酸化膜１１５及び前記陽極酸化膜１１３と重なっていない領域１１８及び領域１１９に、ドーズ量１〜２×１０ ^１５／ｃｍ ^２でリンイオンをドーピングする第１３の工程と、
前記陽極酸化膜１１２及び前記陽極酸化膜１１３を除去する第１４の工程と、
ドーズ量０．３〜１×１０ ^１４／ｃｍ ^２でリンイオンをドーピングして、前記活性層１０４中に高濃度不純物領域１２０、高濃度不純物領域１２４、低濃度不純物領域１２１、低濃度不純物領域１２３を形成するとともに、前記活性層１０５中に高濃度不純物領域１２５、高濃度不純物領域１２８、低濃度不純物領域１２６、低濃度不純物領域１２７を形成する第１５の工程と、を有し、
前記活性層１０４において、前記ゲイト電極１１及び前記陽極酸化膜１１４と重なる領域は前記Ｎチャネル型の薄膜トランジスタのチャネル形成領域１２２となり、
前記低濃度不純物領域１２１は前記チャネル形成領域１２２と前記高濃度不純物領域１２０との間に接して設けられ、
前記低濃度不純物領域１２３は前記チャネル形成領域１２２と前記高濃度不純物領域１２４との間に接して設けられ、
前記高濃度不純物領域１２０は前記Ｎチャネル型の薄膜トランジスタのソース領域であり、前記低濃度不純物領域１２１及び前記低濃度不純物領域１２３はＬＤＤ領域であり、前記高濃度不純物領域１２４はドレイン領域であり、
前記Ｎチャネル型の薄膜トランジスタを覆うレジストマスク１２９を形成する第１６の工程と、
ドーズ量１〜２×１０ ^１５／ｃｍ ^２でボロンイオンをドーピングして、前記活性層１０５中の前記領域１２５、前記領域１２６、前記領域１２７及び前記領域１２８の導電型をＮ型からＰ型に反転させる第１７の工程と、を有し、
前記活性層１０５において、前記ゲイト電極１２及び前記陽極酸化膜１１５と重なる領域は前記Ｐチャネル型の薄膜トランジスタのチャネル形成領域１３１となり、
前記領域１２５及び前記領域１２６は前記Ｐチャネル型の薄膜トランジスタのソース領域１３０であり、前記領域１２７及び前記領域１２８はドレイン領域１３２であり、
前記ソース領域１３０は前記チャネル形成領域１３１と接し、前記ドレイン領域１３２は前記チャネル形成領域１３１と接し、
前記レジストマスク１２９を除去する第１８の工程と、
前記Ｎチャネル型の薄膜トランジスタ及び前記Ｐチャネル型の薄膜トランジスタにレーザー光を照射して前記ソース領域１２０、前記ドレイン領域１２４、前記ソース領域１３０及び前記ドレイン領域１３２をアニールする第１９の工程と、
層間絶縁膜１３３として窒化珪素膜を形成する第２０の工程と、
前記層間絶縁膜１３３及び前記酸化珪素膜１０３にコンタクトホールを形成した後、前記Ｎチャネル型の薄膜トランジスタのソース電極１３４及びドレイン電極１３５を形成するとともに、前記Ｐチャネル型の薄膜トランジスタのソース電極１３７及びドレイン電極１３６を形成する第２１の工程と、を有し、
前記ドレイン電極１３５と前記ドレイン電極１３６とは電気的に接続され、
前記ゲイト電極１１と前記ゲイト電極１２とは電気的に接続されていることを特徴とする半導体装置の作製方法。