JPH06318703A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH06318703A JPH06318703A JP13137793A JP13137793A JPH06318703A JP H06318703 A JPH06318703 A JP H06318703A JP 13137793 A JP13137793 A JP 13137793A JP 13137793 A JP13137793 A JP 13137793A JP H06318703 A JPH06318703 A JP H06318703A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- sio
- gate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 絶縁基板上に形成される薄膜半導体を用いた
絶縁ゲイト型電界効果半導体装置（一般に薄膜トランジ
スタまたはＴＦＴと呼ばれる）の構成、及びその作製方
法に関する。 【構成】 絶縁基板１０１上に設けられた絶縁ゲイト型
電界効果半導体装置において、ゲイト絶縁膜１０７をＳ
ｉＯx Ｎy で構成することにより、静電気による絶縁破
壊から絶縁ゲイト型電界効果半導体装置を守るととも
に、ナトリウムイオンや重金属イオンの悪影響を抑制す
ることができる。また、上記ＳｉＯx Ｎy 膜をクロール
シランやジクロールシランを原料ガスとして形成するこ
とにより、塩素が添加されたＳｉＯx Ｎy 膜とすること
ができ、該膜中の塩素の作用で、さらにナトリウムイオ
ンや重金属イオンの悪影響を抑制することができる。
絶縁ゲイト型電界効果半導体装置（一般に薄膜トランジ
スタまたはＴＦＴと呼ばれる）の構成、及びその作製方
法に関する。 【構成】 絶縁基板１０１上に設けられた絶縁ゲイト型
電界効果半導体装置において、ゲイト絶縁膜１０７をＳ
ｉＯx Ｎy で構成することにより、静電気による絶縁破
壊から絶縁ゲイト型電界効果半導体装置を守るととも
に、ナトリウムイオンや重金属イオンの悪影響を抑制す
ることができる。また、上記ＳｉＯx Ｎy 膜をクロール
シランやジクロールシランを原料ガスとして形成するこ
とにより、塩素が添加されたＳｉＯx Ｎy 膜とすること
ができ、該膜中の塩素の作用で、さらにナトリウムイオ
ンや重金属イオンの悪影響を抑制することができる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁基板上に形成され
る薄膜半導体を用いた絶縁ゲイト型電界効果半導体装置
（一般に薄膜トランジスタまたはＴＦＴと呼ばれる）の
構成、及びその作製方法に関する。
る薄膜半導体を用いた絶縁ゲイト型電界効果半導体装置
（一般に薄膜トランジスタまたはＴＦＴと呼ばれる）の
構成、及びその作製方法に関する。
【０００２】
【従来の技術】従来より、絶縁基板（特にガラス基板）
上に形成された薄膜半導体を用いた絶縁ゲイト型電界効
果半導体装置（以下ＴＦＴという）が知られている。こ
れら絶縁基板上に形成されたＴＦＴは、液晶ディスプレ
ーやイメージセンサーといった装置に利用されている。
上に形成された薄膜半導体を用いた絶縁ゲイト型電界効
果半導体装置（以下ＴＦＴという）が知られている。こ
れら絶縁基板上に形成されたＴＦＴは、液晶ディスプレ
ーやイメージセンサーといった装置に利用されている。
【０００３】そして、上記のようなＴＦＴにおいては、
ゲイト絶縁膜として酸化珪素（SiO2) が用いられるのが
普通である。
ゲイト絶縁膜として酸化珪素（SiO2) が用いられるのが
普通である。
【０００４】
【発明が解決しようとする課題】上記のような従来のＴ
ＦＴをガラス基板上に形成した場合、装置全体が静電気
を帯びやすいので、ゲイト絶縁膜がその静電気によって
絶縁破壊してしまう問題がある。即ち静電気の帯電によ
って、ゲイト絶縁膜を境にして高電圧が印加された状態
になり、その電圧にゲイト絶縁膜が耐えられなくなって
しまうという問題があった。
ＦＴをガラス基板上に形成した場合、装置全体が静電気
を帯びやすいので、ゲイト絶縁膜がその静電気によって
絶縁破壊してしまう問題がある。即ち静電気の帯電によ
って、ゲイト絶縁膜を境にして高電圧が印加された状態
になり、その電圧にゲイト絶縁膜が耐えられなくなって
しまうという問題があった。
【０００５】上記問題は、酸化珪素（SiO2) 膜のエネル
ギーバンドギャップ(Eg)が約８eVと大きく、その比誘電
率が約3.8 と比較的小さいことに起因すると考えられ
る。
ギーバンドギャップ(Eg)が約８eVと大きく、その比誘電
率が約3.8 と比較的小さいことに起因すると考えられ
る。
【０００６】また酸化珪素膜の代わりに、Egが約５eVで
あり、比誘電率が約７である窒化珪素(Si3N4) 膜をゲイ
ト絶縁膜として用いることも考えられるが、窒化珪素膜
をゲイト絶縁膜として用いた場合には、Siクラスタが電
荷捕獲中心となるので、Ｃ−Ｖ特性にヒステリシスが出
てしまう。また、Ｂ−Ｔ処理において、ΔＶthが約10Ｖ
程度動いてしまうという不都合がある。即ち、窒化珪素
をゲイト絶縁膜として用いた場合には、その絶縁膜中に
電荷捕獲中心が存在することになるので、絶縁膜として
は好ましいものではない。
あり、比誘電率が約７である窒化珪素(Si3N4) 膜をゲイ
ト絶縁膜として用いることも考えられるが、窒化珪素膜
をゲイト絶縁膜として用いた場合には、Siクラスタが電
荷捕獲中心となるので、Ｃ−Ｖ特性にヒステリシスが出
てしまう。また、Ｂ−Ｔ処理において、ΔＶthが約10Ｖ
程度動いてしまうという不都合がある。即ち、窒化珪素
をゲイト絶縁膜として用いた場合には、その絶縁膜中に
電荷捕獲中心が存在することになるので、絶縁膜として
は好ましいものではない。
【０００７】
【課題を解決するための手段】本発明は、絶縁ゲイト型
電界効果半導体装置であって、ゲイト絶縁膜が、ＳｉＯ
x Ｎy で示される材料で構成されていることを特徴とす
る半導体装置、を要旨とするものである。特に絶縁基板
上に上記構成を有すＴＦＴを形成することは、静電気に
よる静電破壊を防ぐ上で有用である。
電界効果半導体装置であって、ゲイト絶縁膜が、ＳｉＯ
x Ｎy で示される材料で構成されていることを特徴とす
る半導体装置、を要旨とするものである。特に絶縁基板
上に上記構成を有すＴＦＴを形成することは、静電気に
よる静電破壊を防ぐ上で有用である。
【０００８】さらに、上記ＳｉＯx Ｎy で示される材料
で構成されるゲイト絶縁膜中には塩素(Cl)が添加されて
いることを特徴とするものである。
で構成されるゲイト絶縁膜中には塩素(Cl)が添加されて
いることを特徴とするものである。
【０００９】またさらに、上記塩素が添加されたＳｉＯ
x Ｎy で示される材料を形成する際に、塩素を膜中に添
加するために、原料ガスとしてクロールシラン、または
ジクロールシランを用いた気相法を用いることを特徴と
するものである。
x Ｎy で示される材料を形成する際に、塩素を膜中に添
加するために、原料ガスとしてクロールシラン、または
ジクロールシランを用いた気相法を用いることを特徴と
するものである。
【００１０】そして、上記ＳｉＯx Ｎy で示される材料
は、そのエネルギーバンドギャップが5.3 〜7.0 eVであ
り、比誘電率が４〜６であり、ｘ及びｙが、０＜ｘ＜
２、０＜ｙ＜4/3 を満たすことを特徴とするものであ
る。上記ｘ及びｙは、作製条件によって変更が可能であ
り、実施態様に合わせて設定すいればよい。
は、そのエネルギーバンドギャップが5.3 〜7.0 eVであ
り、比誘電率が４〜６であり、ｘ及びｙが、０＜ｘ＜
２、０＜ｙ＜4/3 を満たすことを特徴とするものであ
る。上記ｘ及びｙは、作製条件によって変更が可能であ
り、実施態様に合わせて設定すいればよい。
【００１１】ＳｉＯx Ｎy で示される材料を形成する方
法として、ＰＣＶＤ法(13.56MHz)、ＬＰＣＶＤ法、光Ｃ
ＶＤ法、パルス波形を印加するＰＣＶＤ法等の気相法を
用いることができる。
法として、ＰＣＶＤ法(13.56MHz)、ＬＰＣＶＤ法、光Ｃ
ＶＤ法、パルス波形を印加するＰＣＶＤ法等の気相法を
用いることができる。
【００１２】また、本発明のＳｉＯx Ｎy で示される絶
縁膜中には必要に応じて、他のハロゲン元素や不純物を
人為的にドーピングすることも可能である。
縁膜中には必要に応じて、他のハロゲン元素や不純物を
人為的にドーピングすることも可能である。
【００１３】
【作用】ＳｉＯx Ｎy は、Egが5.3 〜７.0Egであり、比
誘電率４〜６であるので、フロアノートハイム電流（絶
縁膜を介したトンネル電流）を酸化珪素膜より約１桁多
く流すことができ、静電破壊に到ることを抑制すること
ができる。
誘電率４〜６であるので、フロアノートハイム電流（絶
縁膜を介したトンネル電流）を酸化珪素膜より約１桁多
く流すことができ、静電破壊に到ることを抑制すること
ができる。
【００１４】また、ゲイト絶縁膜であるＳｉＯx Ｎy 膜
には、酸素が含まれており、この酸素がヒステリシスを
無くすように作用し、さらにＮ（ＳｉＮ結合）がＮａ
や、重金属（ＦｅやＮｉやＣｏ）イオンのドリフトを防
ぐように作用する。
には、酸素が含まれており、この酸素がヒステリシスを
無くすように作用し、さらにＮ（ＳｉＮ結合）がＮａ
や、重金属（ＦｅやＮｉやＣｏ）イオンのドリフトを防
ぐように作用する。
【００１５】さらに、塩素（Ｃｌ）が添加されているの
で、ＮａイオンやＦｅイオンをＮａＣｌやＦｅＣｌとし
て中和（固定化）させることができ、さらにゲイト絶縁
膜中における不純物イオンの悪影響を抑えることができ
る。
で、ＮａイオンやＦｅイオンをＮａＣｌやＦｅＣｌとし
て中和（固定化）させることができ、さらにゲイト絶縁
膜中における不純物イオンの悪影響を抑えることができ
る。
【００１６】
〔実施例１〕本発明を利用して、ＴＦＴを作製する例を
図１に示す。まず、ガラス基板（コーニング７０５９、
３００ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍ
ｍ）１０１上に下地酸化膜１０２として厚さ１００〜３
００ｎｍの酸化珪素膜を形成した。この酸化珪素膜に
は、塩素が添加されており、Ｎａや重金属の可動イオン
の影響を抑えるようにする。
図１に示す。まず、ガラス基板（コーニング７０５９、
３００ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍ
ｍ）１０１上に下地酸化膜１０２として厚さ１００〜３
００ｎｍの酸化珪素膜を形成した。この酸化珪素膜に
は、塩素が添加されており、Ｎａや重金属の可動イオン
の影響を抑えるようにする。
【００１７】この酸化膜の形成方法としては、酸素雰囲
気中でのスパッタ法やＴＥＯＳをプラズマＣＶＤ法で分
解・堆積した膜を４５０〜６５０℃でアニールする方法
を採用すればよい。塩素の添加は、雰囲気中に添加して
もよいし、スパッタ法を用いる場合には、ターゲットに
添加してもよい。
気中でのスパッタ法やＴＥＯＳをプラズマＣＶＤ法で分
解・堆積した膜を４５０〜６５０℃でアニールする方法
を採用すればよい。塩素の添加は、雰囲気中に添加して
もよいし、スパッタ法を用いる場合には、ターゲットに
添加してもよい。
【００１８】その後、プラズマＣＶＤ法（ＰＣＶＤ法）
やＬＰＣＶＤ法によってアモルファス状のシリコン膜１
０３を３０〜１５０ｎｍ、好ましくは５０〜１００ｎｍ
堆積する。このシリコン膜１０３は、ソース領域、チャ
ネル形成領域、ドレイン領域を構成する活性層となる。
やＬＰＣＶＤ法によってアモルファス状のシリコン膜１
０３を３０〜１５０ｎｍ、好ましくは５０〜１００ｎｍ
堆積する。このシリコン膜１０３は、ソース領域、チャ
ネル形成領域、ドレイン領域を構成する活性層となる。
【００１９】ここで、アモルファスシリコンを用いたＴ
ＦＴを作製するのであれば、このシリコン膜１０３の上
にゲイト絶縁膜を形成すればよい。また、結晶生のシリ
コンを用いるのであれば、ここで熱アニール（６００度
以下で行うのが好ましい）やレーザー光の照射による結
晶化を行えばよい。なお結晶化の際には、酸化珪素膜等
で保護膜１０４をシリコン膜の汚染防止のために設ける
のが効果的である。
ＦＴを作製するのであれば、このシリコン膜１０３の上
にゲイト絶縁膜を形成すればよい。また、結晶生のシリ
コンを用いるのであれば、ここで熱アニール（６００度
以下で行うのが好ましい）やレーザー光の照射による結
晶化を行えばよい。なお結晶化の際には、酸化珪素膜等
で保護膜１０４をシリコン膜の汚染防止のために設ける
のが効果的である。
【００２０】つぎに、活性層となるシリコン膜１０３上
にゲイト絶縁膜となるＳｉＯx Ｎy膜（以下ＳｉＯＮと
略記する）１０７を２００〜１５００Åの厚さに形成す
る。ＳｉＯＮ膜は、比誘電率が４〜６であり、酸化珪素
膜の比誘電率3.8 に比較して、約50％大きいので、電気
的に同じ条件を得るのに、その膜厚を酸化珪素膜の場合
と比較して50％厚くすることができる。電気的に同じ条
件でゲイト絶縁膜の膜厚を厚くできることは、絶縁耐圧
の問題（同じ電圧が印加された場合、膜厚が厚い法が電
界が弱くなる）、さらにはピンホールを経由してのリー
クの問題に対して有利である。
にゲイト絶縁膜となるＳｉＯx Ｎy膜（以下ＳｉＯＮと
略記する）１０７を２００〜１５００Åの厚さに形成す
る。ＳｉＯＮ膜は、比誘電率が４〜６であり、酸化珪素
膜の比誘電率3.8 に比較して、約50％大きいので、電気
的に同じ条件を得るのに、その膜厚を酸化珪素膜の場合
と比較して50％厚くすることができる。電気的に同じ条
件でゲイト絶縁膜の膜厚を厚くできることは、絶縁耐圧
の問題（同じ電圧が印加された場合、膜厚が厚い法が電
界が弱くなる）、さらにはピンホールを経由してのリー
クの問題に対して有利である。
【００２１】形成方法は、クロールシランやジクロール
シランを原料ガスとして用いたＰＣＶＤ法を用いる。形
成条件は、基板温度を300 度 〜600 度として、印加す
る高周波エネルギーとして、13.56MHzの高周波を用い
る。コーニング7059に代表されるガラス基板は、一般に
ガラス転移温度が600 〜900 度であり、プロセス温度と
しては、600 度以下の温度であることが好ましい。
シランを原料ガスとして用いたＰＣＶＤ法を用いる。形
成条件は、基板温度を300 度 〜600 度として、印加す
る高周波エネルギーとして、13.56MHzの高周波を用い
る。コーニング7059に代表されるガラス基板は、一般に
ガラス転移温度が600 〜900 度であり、プロセス温度と
しては、600 度以下の温度であることが好ましい。
【００２２】例えば、原料ガスとして、ジクロールシラ
ン(SiH2Cl2) を用いた場合、反応ガスとしてこのジクロ
ールシラン以外に、アンモニア(NH3) と一酸化窒素(N
2O) とを用いれば、気相反応の結果、ＳｉＯx Ｎy とＨ
ＣｌとＨ2 Ｏとが生成され、Ｃｌ（塩素）が添加された
ＳｉＯx Ｎy 膜が得られる。また原料ガスとして、クロ
ールシランを用いた場合にも同様に膜中にＣｌを添加す
ることができる。
ン(SiH2Cl2) を用いた場合、反応ガスとしてこのジクロ
ールシラン以外に、アンモニア(NH3) と一酸化窒素(N
2O) とを用いれば、気相反応の結果、ＳｉＯx Ｎy とＨ
ＣｌとＨ2 Ｏとが生成され、Ｃｌ（塩素）が添加された
ＳｉＯx Ｎy 膜が得られる。また原料ガスとして、クロ
ールシランを用いた場合にも同様に膜中にＣｌを添加す
ることができる。
【００２３】このＳｉＯx Ｎy 膜１０７の形成方法とし
ては、印加電圧をパルス化したＰＣＶＤ法、さらにはＬ
ＰＣＶＤ法、さらには光ＣＶＤ法を利用することができ
る。
ては、印加電圧をパルス化したＰＣＶＤ法、さらにはＬ
ＰＣＶＤ法、さらには光ＣＶＤ法を利用することができ
る。
【００２４】この後、必要に応じて、シリコン層１０３
とゲイト絶縁膜１０７との界面特性を改善するため、水
素雰囲気中で３５０℃，２時間のアニールを行う。
とゲイト絶縁膜１０７との界面特性を改善するため、水
素雰囲気中で３５０℃，２時間のアニールを行う。
【００２５】次にシリコン層１０３を島状にパターニン
グして、ＮＴＦＴ領域１０５とＰＴＦＴ領域１０６を形
成する。ＮＴＦＴとはＮチャネル型ＴＦＴの略であり、
ＰＴＦＴとはＰチャネル型ＴＦＴの略である。
グして、ＮＴＦＴ領域１０５とＰＴＦＴ領域１０６を形
成する。ＮＴＦＴとはＮチャネル型ＴＦＴの略であり、
ＰＴＦＴとはＰチャネル型ＴＦＴの略である。
【００２６】その後、厚さ２００ｎｍ〜５μｍのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図１（Ｃ）に示すようにゲイト電極１
０８、１０９を形成した。
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図１（Ｃ）に示すようにゲイト電極１
０８、１０９を形成した。
【００２７】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部をマスクと
して自己整合的に一導電型を付与する不純物を注入し
た。この際には、最初に全面にフォスフィン（ＰＨ3 ）
をドーピングガスとして燐を注入し、その後、図の島状
領域１０５だけをフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域１０６
だけに硼素を注入した。ドーズ量は、燐は２〜８×１０
15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、硼素の
ドーズ量が燐を上回るように設定した。
ＴＦＴの島状シリコン膜中に、ゲイト電極部をマスクと
して自己整合的に一導電型を付与する不純物を注入し
た。この際には、最初に全面にフォスフィン（ＰＨ3 ）
をドーピングガスとして燐を注入し、その後、図の島状
領域１０５だけをフォトレジストで覆って、ジボラン
（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域１０６
だけに硼素を注入した。ドーズ量は、燐は２〜８×１０
15ｃｍ-2、硼素は４〜１０×１０15ｃｍ-2とし、硼素の
ドーズ量が燐を上回るように設定した。
【００２８】さらに、図１（Ｄ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ2 、好まし
くは２５０〜３００ｍＪ／ｃｍ2 とした。
【００２９】こうして、Ｎ型不純物（燐）を領域１１
０、１１１に、Ｐ型不純物（硼素）を領域１１２、１１
３に形成した。これらの領域のシート抵抗は２００〜８
００Ω／□であった。
０、１１１に、Ｐ型不純物（硼素）を領域１１２、１１
３に形成した。これらの領域のシート抵抗は２００〜８
００Ω／□であった。
【００３０】その後、全面に層間絶縁物１１４として、
ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ
法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶ
Ｄ法によって酸化珪素膜を厚さ３００ｎｍ形成した。基
板温度は１５０〜４００℃、好ましくは２００℃〜３０
０℃とした。
ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ
法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶ
Ｄ法によって酸化珪素膜を厚さ３００ｎｍ形成した。基
板温度は１５０〜４００℃、好ましくは２００℃〜３０
０℃とした。
【００３１】そして、ＴＦＴのソース／ドレインにコン
タクトホールを形成し、アルミニウム配線１１５〜１１
７を形成した。図１（Ｅ）には、左側のＮＴＦＴと右側
のＰＴＦＴでインバータ回路が形成されていることが示
されている。
タクトホールを形成し、アルミニウム配線１１５〜１１
７を形成した。図１（Ｅ）には、左側のＮＴＦＴと右側
のＰＴＦＴでインバータ回路が形成されていることが示
されている。
【００３２】シリコン膜１０３を熱アニールにより結晶
化させた場合、ＴＦＴの移動度はＮＴＦＴで５０〜１０
０ｃｍ2 ／Ｖｓ、ＰＴＦＴで３０〜１００ｃｍ2 ／Ｖｓ
が得られた。本実施例では最高プロセス温度は６００℃
以下であるので、コーニング７０５９等の無アルカリガ
ラスであれば、基板の縮みやソリ等は皆無である。この
ため、基板が本実施例の如く大きなものであってもパタ
ーンのずれが発生することはほとんどなく、したがっ
て、大面積ディスプレーもしくはその駆動回路に応用す
る上で都合がよい。
化させた場合、ＴＦＴの移動度はＮＴＦＴで５０〜１０
０ｃｍ2 ／Ｖｓ、ＰＴＦＴで３０〜１００ｃｍ2 ／Ｖｓ
が得られた。本実施例では最高プロセス温度は６００℃
以下であるので、コーニング７０５９等の無アルカリガ
ラスであれば、基板の縮みやソリ等は皆無である。この
ため、基板が本実施例の如く大きなものであってもパタ
ーンのずれが発生することはほとんどなく、したがっ
て、大面積ディスプレーもしくはその駆動回路に応用す
る上で都合がよい。
【００３３】〔実施例２〕本実施例の作製工程の概略を
図２に示す。本実施例は、アクティブマトリクス型の液
晶表示装置の画素駆動に用いるＴＦＴの作製例である。
図２に示す。本実施例は、アクティブマトリクス型の液
晶表示装置の画素駆動に用いるＴＦＴの作製例である。
【００３４】基板２０１としてはコーニング７０５９ガ
ラス基板（厚さ１．１ｍｍ、３００×４００ｍｍ）を使
用した。このガラス基板には、ガラス基板中からのナト
リウム等の不純物がＴＦＴ中に拡散しないように、プラ
ズマＣＶＤ法で全面に厚さ５〜５０ｎｍ、好ましくは５
〜２０ｎｍの窒化珪素膜２０２が形成してある。
ラス基板（厚さ１．１ｍｍ、３００×４００ｍｍ）を使
用した。このガラス基板には、ガラス基板中からのナト
リウム等の不純物がＴＦＴ中に拡散しないように、プラ
ズマＣＶＤ法で全面に厚さ５〜５０ｎｍ、好ましくは５
〜２０ｎｍの窒化珪素膜２０２が形成してある。
【００３５】まず、上記のガラス基板上に下地酸化膜２
０３（酸化珪素）を形成する。その後、ＬＰＣＶＤ法も
しくはプラズマＣＶＤ法でアモルファスシリコン膜２０
４（厚さ３０〜１５０ｎｍ、好ましくは３０〜５０ｎ
ｍ）を形成し、４００℃で１時間脱水素化を行った後、
これをパターニングして島状の半導体領域（ＴＦＴの活
性層）を形成した。
０３（酸化珪素）を形成する。その後、ＬＰＣＶＤ法も
しくはプラズマＣＶＤ法でアモルファスシリコン膜２０
４（厚さ３０〜１５０ｎｍ、好ましくは３０〜５０ｎ
ｍ）を形成し、４００℃で１時間脱水素化を行った後、
これをパターニングして島状の半導体領域（ＴＦＴの活
性層）を形成した。
【００３６】さらに実施例１と同様な方法により、Ｓｉ
ＯＮ膜をゲイト絶縁膜２０５として形成した。勿論、ゲ
イト絶縁膜を形成する前に、アモルファスシリコン膜２
０４をレーザー光の照射、または熱アニール（６００度
以下で行うのが好ましい）によってその結晶化を助長さ
せ、結晶性シリコン（微結晶、多結晶、、ポリシリコ
ン、セミアモルファス等の結晶性を有するシリコン膜の
総称）としてもよい。
ＯＮ膜をゲイト絶縁膜２０５として形成した。勿論、ゲ
イト絶縁膜を形成する前に、アモルファスシリコン膜２
０４をレーザー光の照射、または熱アニール（６００度
以下で行うのが好ましい）によってその結晶化を助長さ
せ、結晶性シリコン（微結晶、多結晶、、ポリシリコ
ン、セミアモルファス等の結晶性を有するシリコン膜の
総称）としてもよい。
【００３７】次に、実施例１と同じ要領でアルミニウム
のゲイト電極２０６を形成し、基板ごと電解溶液に浸漬
して、これを陽極として通電し、ゲイト電極等のアルミ
ニウム配線表面に陽極酸化物の被膜２０９を形成した。
このような陽極酸化の技術は本発明人等の出願である特
願平４−３０２２０、同４−３８６３７、および同４−
５４３２２に記述されている。この工程の完了した様子
を図２（Ｂ）に示す。また、陽極酸化工程が終了した後
に、逆に負の電圧、例えば−１００〜−２００Ｖの電圧
を０．１〜５時間印加してもよい。このときには、基板
温度は１００〜２５０℃、代表的には１５０℃とするこ
とが好ましい。
のゲイト電極２０６を形成し、基板ごと電解溶液に浸漬
して、これを陽極として通電し、ゲイト電極等のアルミ
ニウム配線表面に陽極酸化物の被膜２０９を形成した。
このような陽極酸化の技術は本発明人等の出願である特
願平４−３０２２０、同４−３８６３７、および同４−
５４３２２に記述されている。この工程の完了した様子
を図２（Ｂ）に示す。また、陽極酸化工程が終了した後
に、逆に負の電圧、例えば−１００〜−２００Ｖの電圧
を０．１〜５時間印加してもよい。このときには、基板
温度は１００〜２５０℃、代表的には１５０℃とするこ
とが好ましい。
【００３８】この工程によって、酸化珪素中あるいは酸
化珪素とシリコン界面にあった可動イオンがゲイト電極
（Ａｌ）に引き寄せられる。このように、陽極酸化後、
もしくは陽極酸化中にゲイト電極に負の電圧を印加する
技術は、本発明人等の出願の特願平４−１１５５０３
（平成４年４月７日出願）に記述されている。
化珪素とシリコン界面にあった可動イオンがゲイト電極
（Ａｌ）に引き寄せられる。このように、陽極酸化後、
もしくは陽極酸化中にゲイト電極に負の電圧を印加する
技術は、本発明人等の出願の特願平４−１１５５０３
（平成４年４月７日出願）に記述されている。
【００３９】またこのゲイト電極２０６の側面の酸化物
の被膜２０９は、後のイオン注入の際にマスクとなり、
オフセットゲイト構造を形成することができる。
の被膜２０９は、後のイオン注入の際にマスクとなり、
オフセットゲイト構造を形成することができる。
【００４０】その後、Ｐ型の不純物として、硼素をイオ
ンドーピング法でシリコン層に自己整合的に注入し、Ｔ
ＦＴのソース／ドレイン２０８、２０９を形成し、さら
に、図２（Ｃ）に示すように、これにＫｒＦエキシマレ
ーザー光を照射して、このイオンドーピングのために結
晶性の劣化したシリコン膜の結晶性を改善せしめた。こ
のときにはレーザー光のエネルギー密度は２５０〜３０
０ｍＪ／ｃｍ2 と設定した。このレーザー照射によっ
て、このＴＦＴのソース／ドレインのシート抵抗は３０
０〜８００Ω／□となった。
ンドーピング法でシリコン層に自己整合的に注入し、Ｔ
ＦＴのソース／ドレイン２０８、２０９を形成し、さら
に、図２（Ｃ）に示すように、これにＫｒＦエキシマレ
ーザー光を照射して、このイオンドーピングのために結
晶性の劣化したシリコン膜の結晶性を改善せしめた。こ
のときにはレーザー光のエネルギー密度は２５０〜３０
０ｍＪ／ｃｍ2 と設定した。このレーザー照射によっ
て、このＴＦＴのソース／ドレインのシート抵抗は３０
０〜８００Ω／□となった。
【００４１】またこの時、酸化物の被膜２０９の作用
で、自己整合的にオフセットゲイト構造が実現される。
で、自己整合的にオフセットゲイト構造が実現される。
【００４２】その後、ポリイミドによって層間絶縁物２
１０を形成し、さらに、画素電極２１１をＩＴＯによっ
て形成した。そして、コンタクトホールを形成して、Ｔ
ＦＴのソース／ドレイン領域にクロム／アルミニウム多
層膜で電極２１２、２１３を形成し、このうち一方の電
極２１３はＩＴＯにも接続するようにした。クロム／ア
ルミニウム多層膜は、下層にクロム膜２０〜２００ｎ
ｍ、典型的には１００ｎｍ、上層にアルミニウム膜１０
０〜２０００ｎｍ、典型的には５００ｎｍが堆積されて
できている。これらは連続的にスパッタ法にて形成する
ことが望まれる。
１０を形成し、さらに、画素電極２１１をＩＴＯによっ
て形成した。そして、コンタクトホールを形成して、Ｔ
ＦＴのソース／ドレイン領域にクロム／アルミニウム多
層膜で電極２１２、２１３を形成し、このうち一方の電
極２１３はＩＴＯにも接続するようにした。クロム／ア
ルミニウム多層膜は、下層にクロム膜２０〜２００ｎ
ｍ、典型的には１００ｎｍ、上層にアルミニウム膜１０
０〜２０００ｎｍ、典型的には５００ｎｍが堆積されて
できている。これらは連続的にスパッタ法にて形成する
ことが望まれる。
【００４３】最後に、水素中で２００〜３００℃の温度
で２時間アニールして、シリコンの水素化を完了した。
このようにして、ＴＦＴが完成した。
で２時間アニールして、シリコンの水素化を完了した。
このようにして、ＴＦＴが完成した。
【００４４】ここで示したのは、一つの画素に一つの駆
動用のＴＦＴ（Ｐチャネル型ＴＦＴ）が形成された例で
あるが、上記の工程を同時に行うことで、多数のＴＦＴ
をマトリクス状に配列せしめ、アクティブマトリクス型
液晶表示装置を作製することができる。
動用のＴＦＴ（Ｐチャネル型ＴＦＴ）が形成された例で
あるが、上記の工程を同時に行うことで、多数のＴＦＴ
をマトリクス状に配列せしめ、アクティブマトリクス型
液晶表示装置を作製することができる。
【００４５】本発明の他の応用例としては、金属配線が
形成された後の半導体集積回路において、ＴＦＴを形成
する、いわゆる３次元ＩＣが上げられる。その他にも様
々な応用が可能である。
形成された後の半導体集積回路において、ＴＦＴを形成
する、いわゆる３次元ＩＣが上げられる。その他にも様
々な応用が可能である。
【００４６】
【効果】絶縁基板、特にガラス基板上に設けられたＴＦ
Ｔのゲイト絶縁膜をＳｉＯx Ｎ y とすることによって、 ・ゲイト電極の静電破壊の防止を図ることがでる。 ・ＳｉＮ結合によってＮａや重金属イオンのドリフトを
防ぐことができる。 ・膜中に固定電荷が存在することがないので、Ｃ─Ｖ特
性にヒステリシスが出ず、安定した動作を期待すること
ができる。
Ｔのゲイト絶縁膜をＳｉＯx Ｎ y とすることによって、 ・ゲイト電極の静電破壊の防止を図ることがでる。 ・ＳｉＮ結合によってＮａや重金属イオンのドリフトを
防ぐことができる。 ・膜中に固定電荷が存在することがないので、Ｃ─Ｖ特
性にヒステリシスが出ず、安定した動作を期待すること
ができる。
【００４７】また上記ＳｉＯx Ｎy 膜の作製方法に際し
て、原料ガスとしてクロールシラン、またはジクロール
シランを用いることで、膜中にＣｌ（塩素）を添加する
ことができ、このＣｌの働きで不純物イオンを固定化す
ることができるので、上記効果に加えてさらに安定した
効果を得ることができる。
て、原料ガスとしてクロールシラン、またはジクロール
シランを用いることで、膜中にＣｌ（塩素）を添加する
ことができ、このＣｌの働きで不純物イオンを固定化す
ることができるので、上記効果に加えてさらに安定した
効果を得ることができる。
【図１】 実施例１の作製工程を示す。
【図２】 実施例２の作製工程を示す。
１０１ ガラス基板 １０２ 下地酸化膜 １０３ シリコン膜 １０４ 保護膜 １０５ 島状半導体領域（ＮＴＦＴ用） １０６ 島状半導体領域（ＰＴＦＴ用） １０７ ゲイト絶縁膜 １０８ ゲイト電極（ＮＴＦＴ用） １０９ ゲイト電極（ＰＴＦＴ用） １１０ Ｎ型不純物領域 １１１ Ｎ型不純物領域 １１２ Ｐ型不純物領域 １１３ Ｐ型不純物領域 １１４ 層間絶縁物 １１５〜１１７ 金属配線 ２０１ ガラス基板 ２０２ 窒化珪素膜 ２０３ 下地酸化膜 ２０４ シリコン膜 ２０５ ゲイト絶縁膜 ２０６ ゲイト電極 ２０８／２０９ ソース／ドレイン ２１０ 層間絶縁物 ２１１ 画素電極 ２１２，２１３ 電極
Claims (7)
- 【請求項１】 絶縁ゲイト型電界効果半導体装置であっ
て、 ゲイト絶縁膜が、ＳｉＯx Ｎy で示される材料で構成さ
れていることを特徴とする半導体装置。 - 【請求項２】 請求項１において、絶縁ゲイト型電界効
果半導体装置は、絶縁基板上に形成されていることを特
徴とする半導体装置。 - 【請求項３】 請求項１において、ＳｉＯx Ｎy で示さ
れる材料のエネルギーバンドギャップは5.3 〜7.0 eVで
あり、比誘電率は４〜６であり、ｘ及びｙは、０＜ｘ＜
２、０＜ｙ＜4/3 を満たすことを特徴とする半導体装
置。 - 【請求項４】 絶縁ゲイト型電界効果半導体装置であっ
て、 ゲイト絶縁膜が、塩素が添加されたＳｉＯx Ｎy で示さ
れる材料で構成されることを特徴とする半導体装置。 - 【請求項５】 請求項４において、ＳｉＯx Ｎy で示さ
れる材料のエネルギーバンドギャップは5.3 〜7.0 eVで
あり、比誘電率は４〜６であり、ｘ及びｙは、０＜ｘ＜
２、０＜ｙ＜4/3 を満たすことを特徴とする半導体装
置。 - 【請求項６】 絶縁ゲイト型電界効果半導体装置の作製
方法であって、 原料ガスとしてクロールシラン、またはジクロールシラ
ンを用いることにより、塩素が添加されたＳｉＯx Ｎy
で示される材料からなるゲイト電極を形成する工程、 を有することを特徴とする半導体装置作製方法。 - 【請求項７】 請求項６において、ＳｉＯx Ｎy で示さ
れる材料のエネルギーバンドギャップは5.3 〜7.0 eVで
あり、比誘電率は４〜６であり、ｘ及びｙは、０＜ｘ＜
２、０＜ｙ＜4/3 を満たすことを特徴とする半導体装置
作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13137793A JPH06318703A (ja) | 1993-05-08 | 1993-05-08 | 半導体装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13137793A JPH06318703A (ja) | 1993-05-08 | 1993-05-08 | 半導体装置およびその作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000114347A Division JP2000315803A (ja) | 2000-01-01 | 2000-04-14 | 半導体装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318703A true JPH06318703A (ja) | 1994-11-15 |
Family
ID=15056526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13137793A Pending JPH06318703A (ja) | 1993-05-08 | 1993-05-08 | 半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318703A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243216A (ja) * | 1996-01-19 | 2007-09-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7456474B2 (en) | 1999-04-30 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating film |
-
1993
- 1993-05-08 JP JP13137793A patent/JPH06318703A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243216A (ja) * | 1996-01-19 | 2007-09-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7456474B2 (en) | 1999-04-30 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating film |
| US7855416B2 (en) | 1999-04-30 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3312083B2 (ja) | 表示装置 | |
| KR100197780B1 (ko) | 트랜지스터 및 반도체 회로 제조 방법 | |
| TWI227565B (en) | Low temperature poly-Si thin film transistor and method of manufacturing the same | |
| US6433361B1 (en) | Semiconductor integrated circuit and method for forming the same | |
| US7635861B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5508533A (en) | Semiconductor device and method of fabricating same | |
| US5834071A (en) | Method for forming a thin film transistor | |
| KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100676330B1 (ko) | 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| US8603870B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3266861B2 (ja) | アクティブマトリクス装置 | |
| JPH06318703A (ja) | 半導体装置およびその作製方法 | |
| JP4402065B2 (ja) | 半導体装置の作製方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| KR100620888B1 (ko) | 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법 | |
| JP3195584B2 (ja) | アクティブマトリクス回路 | |
| JP2000315803A (ja) | 半導体装置の作製方法 | |
| JP2001036097A (ja) | 半導体装置 | |
| JP3208011B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11160737A (ja) | アクティブマトリクス装置 |