JP3904646B2 - 液晶表示装置の作製方法 - Google Patents
液晶表示装置の作製方法 Download PDFInfo
- Publication number
- JP3904646B2 JP3904646B2 JP35521796A JP35521796A JP3904646B2 JP 3904646 B2 JP3904646 B2 JP 3904646B2 JP 35521796 A JP35521796 A JP 35521796A JP 35521796 A JP35521796 A JP 35521796A JP 3904646 B2 JP3904646 B2 JP 3904646B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、結晶性珪素膜を用いた半導体装置で制御する液晶表示装置の構成に関する。特に、アクティブマトリクス型液晶表示装置の画素領域の構成に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００４】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
【０００５】
また、このような構成でなるコンデンサはリーク等により次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
【０００６】
そこで、液晶で構成されるコンデンサと直列に保持容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【０００７】
ここで、従来のアクティブマトリクス型液晶表示装置における画素領域の構成図を図１に示す。図１（Ａ）に示す様に、ゲイト線１０１とそれに平行に形成された容量線１０２がデータ線１０３と格子状に交差している。それらで囲まれた領域内（以下、この領域を画素領域と呼ぶ）には画素電極１０４が配置されている。容量線１０２と画素電極１０４は第１、第２の層間絶縁膜を介して立体的に重なり、保持容量を形成している。
【０００８】
なお、１０５で示されるのは薄膜トランジスタの活性層を構成する半導体層であり、１０６はデータ線とのコンタクト部、１０７は画素電極とのコンタクト部である。
【０００９】
図１（Ａ）において格子状に交差して形成されるゲイト線１０１とデータ線１０３とで囲まれた画素領域は画像表示を行う領域であり、可能な限り広い面積を確保することが要求される。
【００１０】
しかしながら、図１（Ａ）に示す構造ではその領域内に容量線１０２を設ける必要があるため、その分だけ画素領域が狭まる、即ち、開口率が悪くなるといった問題を抱えていた。
【００１１】
また、図１（Ａ）に示す様に画素電極１０４はゲイト線１０１およびデータ線１０３と重ならないように配置される。これは、重なった場合に形成される寄生容量が液晶表示装置の動作速度を落とすといった悪影響を及ぼすからである。
【００１２】
しかし、一方で画素電極１０４の縁部分は電圧印加した際に電界の乱れが生じ、画像がぼやけるなどの表示不良が発生するので視野に入らないようにする、即ち、遮光する工夫が必要となる。
【００１３】
さらに、薄膜トランジスタに活性層を構成する半導体層１０５は、外部からの光が照射されないように遮光する必要がある。これは、半導体層に光が照射されると光励起現象により半導体層の導電率が変化してしまうからである。
【００１４】
このような遮光を目的としてブラックマトリクス（ＢＭ）を薄膜トランジスタを配置する側の基板もしくは対向基板に設ける手段が一般的に採られている。ここでは、ブラックマトリクスを配置した場合に視野に入る領域を図１（Ｂ）に示す。
【００１５】
図１（Ｂ）に示す様に、ゲイト線１０１、容量線１０２、データ線１０３および半導体層１０５は全てブラックマトリクスに覆われ、視野に入らないような構成となる。従って、１０８で示される領域が実際の画像表示領域となる。
【００１６】
以上の様に、容量線１０２が画素領域を必要以上に狭め、開口率を悪化させる要因となっている。
【００１７】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記従来の問題点を解決するための技術を提供するものである。即ち、開口率の高い画素領域を構成する技術を提供することを課題とする。
【００１８】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
同一基板上にマトリクス状に配列された複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置された画素電極および該画素電極に接続された薄膜トランジスタと、
を少なくとも有してなる液晶表示装置であって、
前記ゲイト線を覆う第１の層間絶縁膜と、
前記データ線を覆ってＬＰＤ法により形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜を介して前記薄膜トランジスタの上方に形成されたブラックマトリクスと、
前記ブラックマトリクスを覆ってＬＰＤ法により形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された画素電極と、
を少なくとも有し、
前記ブラックマトリクスおよび前記画素電極との間に前記第３の層間絶縁膜を介して保持容量が形成されていることを特徴とする。
【００１９】
また、他の発明の構成は、
同一基板上にマトリクス状に配列された複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置された画素電極および該画素電極に接続された薄膜トランジスタと、
を少なくとも有してなる液晶表示装置であって、
前記ゲイト線を覆う第１の層間絶縁膜と、
前記データ線を覆ってＬＰＤ法により形成された単層または複数層の有機性樹脂材料で構成された第２の層間絶縁膜と、
前記第２の層間絶縁膜を介して前記薄膜トランジスタ、ゲイト線およびデータ線の上方に形成されたブラックマトリクスと、
前記ブラックマトリクスを覆ってＬＰＤ法により形成された単層または複数層の有機性樹脂材料もしくは無機性材料で構成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された画素電極と、
を少なくとも有し、
前記ブラックマトリクスおよび前記画素電極との間に前記第３の層間絶縁膜を介して保持容量が形成され、
前記第３の層間絶縁膜の比誘電率は前記第２の層間絶縁膜の比誘電率よりも大きいことを特徴とする。
【００２０】
また、他の発明の構成は、
同一基板上にマトリクス状に配列された複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置された画素電極および該画素電極に接続された薄膜トランジスタと、
を少なくとも有してなる液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜を形成する工程と、
前記データ線を覆って有機性樹脂材料でなる第２の層間絶縁膜をＬＰＤ法により形成する工程と、
前記第２の層間絶縁膜上に金属膜でなるブラックマトリクスを形成する工程と、
前記ブラックマトリクスを覆って有機性樹脂材料または無機性材料でなる第３の層間絶縁膜をＬＰＤ法により形成する工程と、
前記第２および第３の層間絶縁膜にコンタクトホールを形成する工程と、
前記第３の層間絶縁膜上に透明導電性膜でなる画素電極を形成する工程と、
を少なくとも有し、
前記ブラックマトリクスと前記画素電極との間に前記第３の層間絶縁膜を介して保持容量を形成せしめることを特徴とする。
【００２１】
【発明の実施の形態】
本発明の主旨は、ブラックマトリクスに対して、本来の目的である遮光膜としての機能に加え保持容量を形成する電極としての機能を付与することにある。そして、そのための構成として層間絶縁膜にＬＰＤ（Liquid Phase Deposition ）法により形成した有機性樹脂材料を用いることに特徴がある。なお、ＬＰＤ法は他にも液相法やスピンコート法などと呼ばれる。
【００２２】
本発明により構成した液晶表示装置の画素領域の上面図を図２に示す。図２において、２０１はゲイト電極から延在するゲイト線、２０２は画像信号を伝達するデータ線である。
【００２３】
ゲイト線２０１とデータ線２０２は同一基板上にマトリクス状に配列され、その各交点には薄膜トランジスタが配置される。２０３はその薄膜トランジスタの活性層を構成する半導体層である。
【００２４】
そして、ゲイト線２０１、データ線２０２および半導体層２０３の上方にはこれらを遮蔽するようにブラックマトリクス２０４が配置される。なお、データ線２０２とブラックマトリクス２０４とは0.1 〜5.0 μｍの膜厚の第２の層間絶縁膜によって絶縁されている。この第２の層間絶縁膜はＬＰＤ法により形成された単層または複数層の有機性樹脂材料で構成される。
【００２５】
さらに、ブラックマトリクス２０４上には第３の層間絶縁膜を介して画素電極２０５が設けられる。この第３の層間絶縁膜は単層または複数層の有機性樹脂材料もしくは無機性材料で構成される。また、この第３の層間絶縁膜はＬＰＤ法により形成されたものであり、その膜厚は0.1 〜0.3 μｍであれば良い。
【００２６】
このような構造とすると、画素電極２０５とブラックマトリクス２０４とが第３の層間絶縁膜を介して立体的に重なる領域２０６において容量が形成される。本発明はこの容量を保持容量として利用するものである。
【００２７】
ここで本発明の特徴として、第３の層間絶縁膜の比誘電率が第２の層間絶縁膜の比誘電率よりも大きいことが重要な意味を持つ。好ましくは、第２の層間絶縁膜と第３の層間絶縁膜の比誘電率の差が大きい程良い。
【００２８】
例えば、第２の層間絶縁膜の比誘電率を2.0 〜4.0 程度の小さいものとし、第３の層間絶縁膜の比誘電率を3.0 〜30、好ましくは5 〜20程度の大きいのものとする。比誘電率が5 〜20程度の大きさを持つ材料としては、代表的にはＳＯＧ、ＢＳＧ、ＰＳＧなどといった酸化珪素系絶縁膜などが挙げられる。
【００２９】
次に、上記構成の効果を簡単に説明する。まず、ブラックマトリクス２０４とゲイト線２０１およびデータ線２０２との間で形成される寄生容量は第２の層間絶縁膜の比誘電率を小さくすることで極力小さくすることが出来る。
【００３０】
また、ブラックマトリクス２０４と画素電極２０５との間で形成される保持容量は第３の層間絶縁膜の比誘電率を大きくすることでそのキャパシティを稼ぐことが出来る。
【００３１】
従って、第２および第３の層間絶縁膜が同じ材料で構成されるものであっても、比誘電率を異なるものとすることで寄生容量を小さく、保持容量を大きくすることが可能である。
【００３２】
上記構成でなる本発明の詳細を、以下に記載の実施例でもって説明する。
【００３３】
【実施例】
〔実施例１〕
本実施例では、本発明を利用して図２で示した構成を有する画素領域を形成する例を示す。具体的にはブラックマトリクスと画素電極とでもって保持容量を形成する技術の詳細な説明を行なうこととする。
【００３４】
図３に示すのは、図２で示した画素領域を構成する画素ＴＦＴの作製工程図である。まず、表面に下地膜として2000Åの絶縁膜を有したガラス基板３０１の上に、図示しない非晶質珪素膜200 〜500 Åの厚さに成膜する。絶縁膜は酸化珪素（ＳｉＯ2 ）、酸化窒化珪素（ＳｉＯX ＮY ）、窒化珪素膜（ＳｉＮ）等をプラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等により成膜すれば良い。
【００３５】
次に、この図示しない非晶質珪素膜を加熱またはレーザーアニール、もしくは両者を併用するなどの手段により結晶化する。また、結晶化の際、結晶化を助長する金属元素を添加すると効果的である。
【００３６】
結晶化が終了したら、得られた図示しない結晶性珪素膜をパターニングして島状半導体層３０２を形成する。島状半導体層３０２を形成したら、後にゲイト絶縁膜として機能する酸化珪素膜３０３を1200Åの厚さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であっても良い。
【００３７】
次に、導電性被膜３０４を2000〜2500Åの厚さに成膜する。本実施例では、0.2 wt％のスカンジウムを含有したアルミニウム膜を用いる。スカンジウムは加熱処理等の際にアルミニウム表面に発生するヒロックやウィスカーといった突起物を抑える効果を持つ。このアルミニウム膜３０４は後にゲイト電極として機能する。
【００３８】
こうして、図３（Ａ）の状態が得られる。図３（Ａ）の状態が得られたら、電解溶液中でアルミニウム膜３０４を陽極として陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００３９】
こうして形成される図示しない薄く緻密な陽極酸化膜は、アルミニウム膜３０４をパターニングする際にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御できる。
【００４０】
次に、アルミニウム膜３０４をパターニングして、図示しないゲイト電極を形成する。ただし、実質的にゲイト電極として機能するのは最終的に残存する内部の一部分である。
【００４１】
次に、２度目の陽極酸化を行い、多孔質の陽極酸化膜３０５を形成する（図３（Ｂ）参照）。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。
【００４２】
この時陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜３０５の長さを制御できる。
【００４３】
さらに、アルミニウム膜のパターニングに使用した図示しないフォトレジストを専用の剥離液で除去した後、３度目の陽極酸化を行い、図３（Ｂ）の状態を得る。
【００４４】
この陽極酸化には、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧40〜100 Ｖとして処理する。
【００４５】
この際形成される陽極酸化膜３０６は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージや熱からゲイト電極３０７を保護する効果を持つ。また、その膜厚は500 〜1500Åとなる。
【００４６】
次いで、イオンドーピング法により、島状半導体層３０２に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ＋イオンを、Ｐチャネル型ＴＦＴを作製するならば、不純物としてＢ＋イオンを注入すれば良い。
【００４７】
まず、図３（Ｂ）の状態で１度目のイオンドーピングを行う。なお、本実施例ではＰ＋イオンの注入を加速電圧８０ｋＶ、ドーズ量１×１０15原子／ｃｍ2 で行う。
【００４８】
すると、ゲイト電極３０７、多孔質の陽極酸化膜３０５がマスクとなり、後にソース／ドレインとなる領域３０８、３０９が自己整合的に形成される。（図３（Ｃ））
【００４９】
次に、図３（Ｃ）に示す様に、多孔質の陽極酸化膜３０５を除去して、２度目のドーピングを行う。なお、２度目のＰ＋イオンの注入は加速電圧８０ｋＶ、ドーズ量１×１０14原子／ｃｍ2 で行う。
【００５０】
すると、ゲイト電極３０７がマスクとなり、ソース領域３０８、ドレイン領域３０９と比較して不純物濃度の低い、低濃度不純物領域３１０、３１１が自己整合的に形成される。
【００５１】
同時に、ゲイト電極３０７の直下は不純物が全く注入されないため、ＴＦＴのチャネルとして機能する領域３１２が自己整合的に形成される。
【００５２】
このようにして形成される低濃度不純物領域３１１は特にＬＤＤ領域と呼ばれ、チャネル領域３１２とドレイン領域３０９との間に高電界が形成されるのを抑制する効果を持つ。
【００５３】
次いで、ＫｒＦエキシマレーザーを200 〜300mJ/cm2 のエネルギー密度で照射することによって、イオン注入されたＰ＋イオンの活性化を行なう。なお、活性化は300 〜450 ℃2hr の熱アニールによっても良いし、レーザーアニールと熱アニールとを併用しても良い。
【００５４】
次に、第１の層間絶縁膜３１３をプラズマＣＶＤ法により成膜する。層間絶縁膜３１３としては、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いることができる。また、その膜厚は0.5 〜1.0 μｍとする。
【００５５】
第１の層間絶縁膜３１３を成膜したら、ソース領域３０８にコンタクトホールを形成して、図示しないアルミニウム膜を3000Åの厚さに成膜する。次いで、図示しないアルミニウム膜をパターニングして、ソース電極３１４を形成する。（図３（Ｄ））
【００５６】
次に、ソース電極３１４を覆って第２の層間絶縁膜３１５を0.1 〜5.0 μｍの厚さに成膜する。本実施例では、1.5 μｍの膜厚とする。この第２の層間絶縁膜３１5 としては有機性樹脂材料を用いるが、本実施例では有機性樹脂材料として比誘電率が2.8 の透過性ポリイミドをＬＰＤ法により形成して用いる。
【００５７】
このような有機性樹脂材料はＬＰＤ法により形成するため被膜形成が簡便であり、かつ、容易に膜厚を稼ぐことができるため、デバイス形状による凹凸を緩和して優れた平坦表面を実現することが可能である。
【００５８】
また、より小さい比誘電率（例えば2.1 〜2.2 ）を有するフッ素系有機樹脂材料を用いることも可能である。この場合、後に形成するブラックマトリクスとソース／ゲイト配線との間に形成される寄生容量をより効果的に低減することができる。
【００５９】
次いで、第２の層間絶縁膜３１５の上にブラックマトリクス３１６としてチタン膜を1000Åの厚さに成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。（図４（Ａ））
【００６０】
図４（Ａ）の状態を得たら、ブラックマトリクス３１６を覆って第３の層間絶縁膜３１７を0.1 〜0.3 μｍの厚さに成膜する。この第３の層間絶縁膜３１７は有機性樹脂材料を用いることもできるが、第２の層間絶縁膜３１５よりも比誘電率が大きいものを用いることが重要である。本実施例では比誘電率が4.1 の透過性ポリイミドをＬＰＤ法により形成して用いる。
【００６１】
また、第３の層間絶縁膜３１７は有機性樹脂材料に限らず、さらに比誘電率の大きい無機性絶縁膜を用いることも可能である。その様な無機性絶縁膜としては、ＬＰＤ法で成膜可能な酸化珪素系絶縁膜などが好ましく、その場合の比誘電率は5 〜20程度の極めて大きいものを得ることもできる。
【００６２】
次に、ドレイン領域３０９と接続するためのコンタクトホールを形成して、ＩＴＯ等透明導電性膜でなる画素電極３１８を形成する。画素電極３１８の膜厚は1000〜1200Åとし、ブラックマトリクス３１６と出来るだけ広い面積でオーバーラップするように配置する。
【００６３】
この場合、第３の層間絶縁膜３１７の表面は優れた平坦性を示すため、その上に形成された画素電極３１８も良好な平坦性を示し、セル組みの際のラビング不良や液晶への印加電界の乱れをなくすことが出来る。
【００６４】
以上のような過程を経て、図４（Ｂ）に示す画素ＴＦＴが作製される。この時、図４（Ｂ）に示す画素ＴＦＴの点線で囲む領域３１９は図２（Ｂ）において２０６で示される領域に相当する。即ち、この領域３１９が保持容量して機能することになる。この保持容量のキャパシティは第３の層間絶縁膜３１７の比誘電率に比例し、その膜厚に反比例する。
【００６５】
なお、図４（Ｂ）に記載の画素電極３１８において、画素ＴＦＴ上で保持容量を形成しない領域（図４（Ｂ）においてドレイン電極３０９とのコンタクト部よりも右側の領域）は画像表示を行う画素領域へと延在する。
【００６６】
また、図４（Ｂ）では示されないが、図４（Ｂ）で示す領域３１９を含めてブラックマトリクス３１６と画素電極３１８の縁部分が重なる全ての領域（図２（Ｂ）においてブラックマトリクス２０４と画素電極２０５が重なる領域）において保持容量が形成されている。
【００６７】
従って、ブラックマトリクス３１６と画素電極３１８が重なる部分の面積と、第３の層間絶縁膜３１７の膜厚および比誘電率を計算して、所望のキャパシティを有する保持容量を設計することが可能である。
【００６８】
なお、第２の層間絶縁膜３１５はその比誘電率が小さく、0.1 〜5.0 μｍの範囲で膜厚を稼ぐことができるため、ゲイト線やデータ線とブラックマトリクス３１６との間に形成される寄生容量を無視しうるレベルに抑えられる。
【００６９】
このような構成とすることで従来の容量線を排除して、かつ、ブラックマトリクスを利用して保持容量を形成することが可能となる。そのために必要な条件として次のことが挙げられる。
（１）第２の層間絶縁膜は出来るだけ比誘電率が小さいものを用い、その膜厚を厚くする。
（２）第３の層間絶縁膜は出来るだけ比誘電率が大きいものを用い、その膜厚を薄くする。
【００７０】
以上に示す様な構成の効果として、寄生容量を抑制しつつ必要最低限のキャパシティを有する保持容量を、開口率を犠牲にすることなく形成することが可能となる。
【００７１】
また、本実施例では説明していないが、同一基板上に駆動回路を組み込む場合はドライバーＴＦＴと画素ＴＦＴを同時に作製することになる。例えば、本実施例の様にアクティブマトリクス型液晶表示装置に組み込むことを念頭に置くと、Ｎチャネル型およびＰチャネル型の薄膜トランジスタを相補的に組み合わせたＣＭＯＣ構造を駆動回路に用いる。そして、本実施例で説明した様な画素ＴＦＴを画素領域に配置すれば良い。
【００７２】
本発明をこのような液晶表示装置に応用する場合、必要とするパターニングマスクは９〜１０枚程度である。従って、特に工程を複雑にすることがない。
【００７３】
なお、前述のドライバーＴＦＴは基本的に画素ＴＦＴと同じ工程で作製される。ただし、画素電極は必要なく、図３（Ｄ）においてソース電極３１４を形成すると同時にドレイン電極を形成することで完成することになる。
【００７４】
〔実施例２〕
本実施例では、図２に示した構成と異なり薄膜トランジスタの上方にのみブラックマトリクスを設けた構成とする例を示す。本実施例の最大の特徴は、ゲイト線とデータ線をブラックマトリクスとして代用する点である。
【００７５】
図５に示す構成において、５０１はゲイト線、５０２はデータ線、５０３は薄膜トランジスタの活性層を構成する半導体層、５０４はブラックマトリクスである。また、５０５は画素電極、５０６は半導体層５０３と画素電極５０５とのコンタクト部分である。
【００７６】
本実施例において注目すべき点は、画素電極５０５はその縁がゲイト線５０１およびデータ線５０２と重なり合うように形成されることである。この場合、通常ならばゲイト線５０１およびデータ線５０２と画素電極５０５との間に形成される寄生容量が問題となる。
【００７７】
しかしながら、本実施例では寄生容量の絶縁層となる第２の層間絶縁膜３１５が比誘電率の小さい材料であり、かつその膜厚が厚いものとすることができるため、寄生容量は悪影響を及ぼさない程度に小さいものとなる。
【００７８】
一方、ブラックマトリクス５０４と画素電極５０５との間には第３の層間絶縁膜３１７を介して保持容量が形成される。前述のように第３の層間絶縁膜３１７はその膜厚が0.1 〜0.3 μｍと薄く、比誘電率が第２の層間絶縁膜３１５よりも大きいので十分保持容量として機能しうるキャパシティを有する。
【００７９】
従って、ブラックマトリクス５０４により画素領域が内側に狭められることがないため、より高い開口率を実現することが可能である。
【００８０】
〔実施例３〕
本実施例では、実施例１において第２または第３の層間絶縁膜を形成するにあたって利用するＬＰＤ（Liquid Phase Deposition ）法についての説明を行うこととする。ＬＰＤ法とは有機性樹脂材料または無機性材料を溶媒に溶かして得た溶液を、被処理基板に塗布して焼成することにより所望の被膜を得る手段である。なお、画素ＴＦＴやドライバＴＦＴの作製工程は既に実施例１で説明したのでここでは省略する。
【００８１】
ＬＰＤ法による被膜形成の概要は以下の手順による。なお、説明は無機性材料である酸化珪素系被膜（ＳｉＯX ）の場合について行なうが、他の無機性材料としてＳｉＯＦ膜（比誘電率3.2 〜3.3 ）や有機性樹脂材料として透過性ポリイミド（比誘電率2.8 〜3.4 ）等を用いることも出来る。
【００８２】
まず、溶媒としてＨ2 ＳｉＦ6 溶液を準備し、これにＳｉＯ2:ｘＨ2 Ｏを加えて３ｈｒの攪拌を行なう。この時の処理温度は３０℃に保持しておく。次に、攪拌後の溶液を濾過して、所望の濃度の溶液となるように調節する。調節が終了したら、ウォーターバス等で５０℃に達するまで温めながら攪拌する。
【００８３】
以上で、塗布用の溶液の準備が終了する。また、例えばこの溶液にＨ3 ＢＯ3 を加えれば膜中にＢ＋イオンを含有した酸化珪素系被膜（いわゆるＢＳＧと呼ばれる被膜）を形成することが出来る。
【００８４】
上記手順に従って準備した溶液に被処理基体を浸した後、純粋でリンスして乾燥（焼成）させれば被膜形成は完了する。この様な酸化珪素系絶縁膜の中には5 〜20程度の大きい比誘電率を有する材料もあるので、それを第３の層間絶縁膜として用いればより大きい容量の補助容量を確保することができる。
【００８５】
なお、有機性樹脂材料を塗布するのであれば、所望の被膜塗布用溶液を準備し、ＬＰＤ法により被膜形成を行えば良い。有機性樹脂材料を成膜する場合、スピナー上に保持した被処理基体上に被膜塗布用溶液を塗布し、スピナーを2000rpm で回転させることで被膜を形成する。被膜形成後は300 ℃30min 程度のベーク（焼成）を行い膜質を改善する。
【００８６】
以上の様に、ＬＰＤ法による場合、比較的容易に所望の被膜を形成することが出来る。即ち、スループットを大幅に向上することが可能である。また、溶液に浸す時間（スピナーを用いる場合は回転数等）や溶液濃度で自在に膜厚を調節できるため、厚く平坦な被膜を形成し易い。
【００８７】
また、第３の層間絶縁膜を成膜する際にＣＶＤ法を用いる場合、第２の層間絶縁膜である有機性樹脂材料が露出した状態でＣＶＤチャンバーに基板を設置することになる。これは、ともすればチャンバー内の有機汚染を招く原因ともなりうるので好ましいものではない。しかし、ＬＰＤ法によって第３の層間絶縁膜を成膜するのであれば、この様な問題は生じないといった利点がある。
【００８８】
〔実施例４〕
本実施例では、本発明による保持容量（本実施例では、特に第１の保持容量とよぶ）以外にさらに別の第２の保持容量を付加した構成をとる例を示す。この第２の保持容量は本発明者らの研究によって発明されたものである。
【００８９】
この第２の保持容量の構成は、ゲイト線と画素電極とが第１の層間絶縁膜を介して容量を形成するものである。具体的な説明を図６でもって行う。
【００９０】
図６は本発明による第１の保持容量（６０１で示される破線で囲まれた領域）と先の発明による第２の保持容量（６０２で示される破線で囲まれた領域）を併用した場合の画素領域の上面図である。
【００９１】
なお、６０３はゲイト線、６０４はデータ線、６０５は薄膜トランジスタの活性層を構成する半導体層である。
【００９２】
第１の保持容量６０１の作製過程は実施例１に示した通りである。ここでは、第２の保持容量６０２の作製過程を図７を用いて簡単に説明する。なお、図中において、ＴＦＴを構成する部分は実施例１と同様の構造なので細かな説明を省略し、必要がある場合のみ実施例１で用いた符号を記載することとする。
【００９３】
また、図７に示すのは図６においてＡ−Ａ’で示される破線に沿って切断した断面図である。
【００９４】
まず、実施例１に従って第３の層間絶縁膜を成膜したところまで形成し、図７（Ａ）の状態を得る。６０６で示されるのはブラックマトリクスとなるチタン膜である。また、６０３で示されるのはゲイト電極３０７から延在するゲイト線である。
【００９５】
この状態においてゲイト線６０３上には第１の層間絶縁膜３１３、第２の層間絶縁膜３１５、第３の層間絶縁膜３１７が積層されている。
【００９６】
次に、ゲイト線６０３上の第２の層間絶縁膜３１５および第３の層間絶縁膜３１７をエッチングして開孔を形成し、画素電極６０７を形成する。なお、６０８で示されるのは隣接する画素領域に配置された画素電極の縁部分である。
【００９７】
この時、第３の層間絶縁膜３１７を介してブラックマトリクス６０６と画素電極６０７との間に第１の保持容量６０１が形成される。また、ゲイト線６０３上には第１の層間絶縁膜３１３を介してゲイト線６０３と画素電極６０７との間に第２の保持容量６０２が形成される。
【００９８】
第２の保持容量６０２は膜厚が厚く、比誘電率の小さい第２の層間絶縁膜３１５を除去してあるため、第１の層間絶縁膜３１３のみを絶縁層とすることができる。従って、第１の層間絶縁膜３１３として比誘電率が大きい材料を選択し、かつ膜厚を薄くすることで十分なキャパシティを有する保持容量を形成することが可能なる。
【００９９】
さらに、本実施例は実施例２で説明したようにゲイト線６０３およびデータ線６０４をブラックマトリクスとして利用することも可能である。この場合、実施例２と異なり、第１の保持容量（ブラックマトリクスと画素電極とで形成する容量）に加えて第２の保持容量（ゲイト線と画素電極とで形成する容量）を設けるので、十分なキャパシティ確保することができる。
【０１００】
以上、本実施例に示す構成によれば十分なキャパシティを有する保持容量を形成した上で、高い開口率の画素領域を実現することが可能である。
【０１０１】
〔実施例５〕
本実施例では、実施例１または実施例４において画素電極を形成する際に裏面露光法を用いる場合の例を示す。説明には図８を用いる。
【０１０２】
実施例１と同様の手順によって第３の層間絶縁膜まで成膜したら、その上に画素電極となるＩＴＯ膜を成膜する。そして、そのＩＴＯ膜をパターニングするのであるが、その時、ネガティブ型のレジストマスクを使用する。ネガティブ型のレジストマスクは剥離する際に感光した領域が残存する特徴がある。
【０１０３】
ここで裏面露光を施している時の状態を図８で説明する。図８において、８０１がゲイト線（またはデータ線）、８０２は第２の層間絶縁膜、８０３はブラックマトリクスであり、ゲイト線８０１とブラックマトリクス８０３とは第２の層間絶縁膜８０２によって絶縁されている。
【０１０４】
そして、ブラックマトリクス８０３は第３の層間絶縁膜８０４によって覆われて、その上に画素電極となるＩＴＯ膜８０５が成膜されている。なお、８０６は前述のネガティブ型レジストマスクである。（図８（Ａ））
【０１０５】
この状態で露光線８０７が照射されると、図８（Ｂ）に示す様にレジストマスク８０６が感光して露光される。そして、レジストマスク８０６の内、露光線８０７の照射された領域８０８は後の剥離工程において残存する領域となり、露光線８０７の照射されなかった領域８０９は剥離工程で除去される領域となる。
【０１０６】
本実施例で注目すべきは、光の回折現象を利用して補助容量となる領域を確保する点である。実際、本実施例の様な裏面露光を行うと図８（Ｂ）に示す様に光がブラックマトリクス８０３の裏側に回り込み、領域８０９はブラックマトリクス８０３の幅よりも狭いものとなる。
【０１０７】
また、本発明では第３の層間絶縁膜８０５の膜厚が0.1 〜0.3 μｍと薄いため回折光が散乱して領域８０８と領域８０９との境界がぼやけることがない上、領域８０９の幅がばらつく様なことがない。
【０１０８】
そして、露光後に専用の剥離液等で露光されなかった領域８０９を除去し、露光されて残存した領域８０８マスクとしてＩＴＯ膜のエッチング除去を行うと、図８（Ｃ）に示す状態が得られる。
【０１０９】
図８（Ｃ）において、８１０はパターニング後のＩＴＯ膜であり、画素電極として機能する。そして、ブラックマトリクス８０３と画素電極８１０は第３の層間絶縁膜８０５を介して領域８１１で重畳し、補助容量として機能する領域を形成する。この領域８１１の幅は、図８（Ｂ）におけるブラックマトリクス８０３の幅と領域８０９の幅との差に相当する。
【０１１０】
こうして形成された補助容量として機能する領域８１１は、裏面露光法により自己整合的に形成されるだけでなく、上述の理由によりブラックマトリクス８０３の両端において全く同じ幅で形成される。即ち、補助容量の容量のバラツキをなくすことが可能となる。
【０１１１】
〔実施例６〕
本実施例は、本発明をAmorphous and Super-Multidomain AM-LCDに応用する例である。この場合、液晶材料として一般的なＴＮ材料に光学活性材料を添加して用いるため、ラビング工程が不要であるという特徴を有する。
【０１１２】
〔実施例７〕
本実施例は、本発明を電界効果型モードの液晶表示装置に応用する例である。このようなモードは、ツイステッドネマテック（ＴＮ）モード、スーパーツイステッドネマテック（ＳＴＮ）モード、電界制御複屈折（ＥＣＢ）モード、相転移（ＰＣ）モード、ゲストホスト（ＧＨ）モードの５つに分類して考えることができる。
【０１１３】
この動作モードは消費電力が少なく、駆動電圧が低いので低消費電力という特徴を生かして最も広く普及しているものである。
【０１１４】
〔実施例８〕
本実施例は、本発明を動的散乱型モードの液晶表示装置に応用する例である。このモードは電界効果に加えて、液晶中にドープしたイオン添加剤の存在によって生じる乱流運動に伴う光散乱状態を表示に利用するものである。
【０１１５】
〔実施例９〕
本実施例は、本発明を熱効果型モードの液晶表示装置に応用する例である。このモードは液晶の温度による相転移を加熱によって制御し、それに基づく光学特性の変化を表示に利用するものである。
【０１１６】
【発明の効果】
本明細書で開示する発明によれば、従来遮光膜として用いられていたブラックマトリクスを利用して保持容量を形成することが容易となる。これは、次に挙げる理由による。
【０１１７】
まず第１は、ブラックマトリクスを比誘電率が小さく、膜厚の厚い第２の層間絶縁膜上に形成することで、ゲイト線やデータ線との間に形成される寄生容量を抑制できることである。
【０１１８】
その第２は、ブラックマトリクス上に比誘電率が大きく、膜厚の薄い第３の層間絶縁膜を形成することで、第３の層間絶縁膜上に形成する画素電極との間に十分なキャパシティを有する保持容量を形成することが可能となるからである。
【０１１９】
以上の発明の効果として、従来の容量線を排除し、かつ、ブラックマトリクスを利用して保持容量を形成できるため、画素領域を最大限に有効利用して、高い開口率の液晶表示装置を構成することが可能となる。
【図面の簡単な説明】
【図１】 液晶表示装置における画素領域の構成を示す図。
【図２】 液晶表示装置における画素領域の構成を示す図。
【図３】 画素ＴＦＴの作製工程の概略を示す図。
【図４】 画素ＴＦＴの作製工程の概略を示す図。
【図５】 液晶表示装置における画素領域の構成を示す図。
【図６】 液晶表示装置における画素領域の構成を示す図。
【図７】 液晶表示装置における補助容量の構成を示す図。
【図８】 裏面露光法を説明するための図。
【符号の説明】
１０１ ゲイト線
１０２ 容量線
１０３ データ線
１０４ 画素電極
１０５ 半導体層
１０６ 半導体層とデータ線とのコンタクト部
１０７ 半導体層と画素電極とのコンタクト部
１０８ 画像表示領域
３０１ ガラス基板
３０２ 島状半導体層
３０３ 酸化珪素膜
３０４ 導電性被膜
３０５ 多孔質の陽極酸化膜
３０６ 緻密な陽極酸化膜
３０７ ゲイト電極
３０８ ソース領域
３０９ ドレイン領域
３１０、３１１ 低濃度不純物領域
３１２ チャネル形成領域
３１３ 第１の層間絶縁膜
３１４ 配線電極
３１５ 第２の層間絶縁膜（透過性ポリイミド）
３１６ ブラックマトリクス
３１７ 第３の層間絶縁膜（窒化珪素膜）
３１８ 画素電極
３１９ 保持容量
６０１ 第１の保持容量
６０２ 第２の保持容量
６０３ ゲイト線
６０６ ブラックマトリクス
６０７ 画素電極
【発明の属する技術分野】
本明細書で開示する発明は、結晶性珪素膜を用いた半導体装置で制御する液晶表示装置の構成に関する。特に、アクティブマトリクス型液晶表示装置の画素領域の構成に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００４】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
【０００５】
また、このような構成でなるコンデンサはリーク等により次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
【０００６】
そこで、液晶で構成されるコンデンサと直列に保持容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【０００７】
ここで、従来のアクティブマトリクス型液晶表示装置における画素領域の構成図を図１に示す。図１（Ａ）に示す様に、ゲイト線１０１とそれに平行に形成された容量線１０２がデータ線１０３と格子状に交差している。それらで囲まれた領域内（以下、この領域を画素領域と呼ぶ）には画素電極１０４が配置されている。容量線１０２と画素電極１０４は第１、第２の層間絶縁膜を介して立体的に重なり、保持容量を形成している。
【０００８】
なお、１０５で示されるのは薄膜トランジスタの活性層を構成する半導体層であり、１０６はデータ線とのコンタクト部、１０７は画素電極とのコンタクト部である。
【０００９】
図１（Ａ）において格子状に交差して形成されるゲイト線１０１とデータ線１０３とで囲まれた画素領域は画像表示を行う領域であり、可能な限り広い面積を確保することが要求される。
【００１０】
しかしながら、図１（Ａ）に示す構造ではその領域内に容量線１０２を設ける必要があるため、その分だけ画素領域が狭まる、即ち、開口率が悪くなるといった問題を抱えていた。
【００１１】
また、図１（Ａ）に示す様に画素電極１０４はゲイト線１０１およびデータ線１０３と重ならないように配置される。これは、重なった場合に形成される寄生容量が液晶表示装置の動作速度を落とすといった悪影響を及ぼすからである。
【００１２】
しかし、一方で画素電極１０４の縁部分は電圧印加した際に電界の乱れが生じ、画像がぼやけるなどの表示不良が発生するので視野に入らないようにする、即ち、遮光する工夫が必要となる。
【００１３】
さらに、薄膜トランジスタに活性層を構成する半導体層１０５は、外部からの光が照射されないように遮光する必要がある。これは、半導体層に光が照射されると光励起現象により半導体層の導電率が変化してしまうからである。
【００１４】
このような遮光を目的としてブラックマトリクス（ＢＭ）を薄膜トランジスタを配置する側の基板もしくは対向基板に設ける手段が一般的に採られている。ここでは、ブラックマトリクスを配置した場合に視野に入る領域を図１（Ｂ）に示す。
【００１５】
図１（Ｂ）に示す様に、ゲイト線１０１、容量線１０２、データ線１０３および半導体層１０５は全てブラックマトリクスに覆われ、視野に入らないような構成となる。従って、１０８で示される領域が実際の画像表示領域となる。
【００１６】
以上の様に、容量線１０２が画素領域を必要以上に狭め、開口率を悪化させる要因となっている。
【００１７】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記従来の問題点を解決するための技術を提供するものである。即ち、開口率の高い画素領域を構成する技術を提供することを課題とする。
【００１８】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
同一基板上にマトリクス状に配列された複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置された画素電極および該画素電極に接続された薄膜トランジスタと、
を少なくとも有してなる液晶表示装置であって、
前記ゲイト線を覆う第１の層間絶縁膜と、
前記データ線を覆ってＬＰＤ法により形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜を介して前記薄膜トランジスタの上方に形成されたブラックマトリクスと、
前記ブラックマトリクスを覆ってＬＰＤ法により形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された画素電極と、
を少なくとも有し、
前記ブラックマトリクスおよび前記画素電極との間に前記第３の層間絶縁膜を介して保持容量が形成されていることを特徴とする。
【００１９】
また、他の発明の構成は、
同一基板上にマトリクス状に配列された複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置された画素電極および該画素電極に接続された薄膜トランジスタと、
を少なくとも有してなる液晶表示装置であって、
前記ゲイト線を覆う第１の層間絶縁膜と、
前記データ線を覆ってＬＰＤ法により形成された単層または複数層の有機性樹脂材料で構成された第２の層間絶縁膜と、
前記第２の層間絶縁膜を介して前記薄膜トランジスタ、ゲイト線およびデータ線の上方に形成されたブラックマトリクスと、
前記ブラックマトリクスを覆ってＬＰＤ法により形成された単層または複数層の有機性樹脂材料もしくは無機性材料で構成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された画素電極と、
を少なくとも有し、
前記ブラックマトリクスおよび前記画素電極との間に前記第３の層間絶縁膜を介して保持容量が形成され、
前記第３の層間絶縁膜の比誘電率は前記第２の層間絶縁膜の比誘電率よりも大きいことを特徴とする。
【００２０】
また、他の発明の構成は、
同一基板上にマトリクス状に配列された複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置された画素電極および該画素電極に接続された薄膜トランジスタと、
を少なくとも有してなる液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜を形成する工程と、
前記データ線を覆って有機性樹脂材料でなる第２の層間絶縁膜をＬＰＤ法により形成する工程と、
前記第２の層間絶縁膜上に金属膜でなるブラックマトリクスを形成する工程と、
前記ブラックマトリクスを覆って有機性樹脂材料または無機性材料でなる第３の層間絶縁膜をＬＰＤ法により形成する工程と、
前記第２および第３の層間絶縁膜にコンタクトホールを形成する工程と、
前記第３の層間絶縁膜上に透明導電性膜でなる画素電極を形成する工程と、
を少なくとも有し、
前記ブラックマトリクスと前記画素電極との間に前記第３の層間絶縁膜を介して保持容量を形成せしめることを特徴とする。
【００２１】
【発明の実施の形態】
本発明の主旨は、ブラックマトリクスに対して、本来の目的である遮光膜としての機能に加え保持容量を形成する電極としての機能を付与することにある。そして、そのための構成として層間絶縁膜にＬＰＤ（Liquid Phase Deposition ）法により形成した有機性樹脂材料を用いることに特徴がある。なお、ＬＰＤ法は他にも液相法やスピンコート法などと呼ばれる。
【００２２】
本発明により構成した液晶表示装置の画素領域の上面図を図２に示す。図２において、２０１はゲイト電極から延在するゲイト線、２０２は画像信号を伝達するデータ線である。
【００２３】
ゲイト線２０１とデータ線２０２は同一基板上にマトリクス状に配列され、その各交点には薄膜トランジスタが配置される。２０３はその薄膜トランジスタの活性層を構成する半導体層である。
【００２４】
そして、ゲイト線２０１、データ線２０２および半導体層２０３の上方にはこれらを遮蔽するようにブラックマトリクス２０４が配置される。なお、データ線２０２とブラックマトリクス２０４とは0.1 〜5.0 μｍの膜厚の第２の層間絶縁膜によって絶縁されている。この第２の層間絶縁膜はＬＰＤ法により形成された単層または複数層の有機性樹脂材料で構成される。
【００２５】
さらに、ブラックマトリクス２０４上には第３の層間絶縁膜を介して画素電極２０５が設けられる。この第３の層間絶縁膜は単層または複数層の有機性樹脂材料もしくは無機性材料で構成される。また、この第３の層間絶縁膜はＬＰＤ法により形成されたものであり、その膜厚は0.1 〜0.3 μｍであれば良い。
【００２６】
このような構造とすると、画素電極２０５とブラックマトリクス２０４とが第３の層間絶縁膜を介して立体的に重なる領域２０６において容量が形成される。本発明はこの容量を保持容量として利用するものである。
【００２７】
ここで本発明の特徴として、第３の層間絶縁膜の比誘電率が第２の層間絶縁膜の比誘電率よりも大きいことが重要な意味を持つ。好ましくは、第２の層間絶縁膜と第３の層間絶縁膜の比誘電率の差が大きい程良い。
【００２８】
例えば、第２の層間絶縁膜の比誘電率を2.0 〜4.0 程度の小さいものとし、第３の層間絶縁膜の比誘電率を3.0 〜30、好ましくは5 〜20程度の大きいのものとする。比誘電率が5 〜20程度の大きさを持つ材料としては、代表的にはＳＯＧ、ＢＳＧ、ＰＳＧなどといった酸化珪素系絶縁膜などが挙げられる。
【００２９】
次に、上記構成の効果を簡単に説明する。まず、ブラックマトリクス２０４とゲイト線２０１およびデータ線２０２との間で形成される寄生容量は第２の層間絶縁膜の比誘電率を小さくすることで極力小さくすることが出来る。
【００３０】
また、ブラックマトリクス２０４と画素電極２０５との間で形成される保持容量は第３の層間絶縁膜の比誘電率を大きくすることでそのキャパシティを稼ぐことが出来る。
【００３１】
従って、第２および第３の層間絶縁膜が同じ材料で構成されるものであっても、比誘電率を異なるものとすることで寄生容量を小さく、保持容量を大きくすることが可能である。
【００３２】
上記構成でなる本発明の詳細を、以下に記載の実施例でもって説明する。
【００３３】
【実施例】
〔実施例１〕
本実施例では、本発明を利用して図２で示した構成を有する画素領域を形成する例を示す。具体的にはブラックマトリクスと画素電極とでもって保持容量を形成する技術の詳細な説明を行なうこととする。
【００３４】
図３に示すのは、図２で示した画素領域を構成する画素ＴＦＴの作製工程図である。まず、表面に下地膜として2000Åの絶縁膜を有したガラス基板３０１の上に、図示しない非晶質珪素膜200 〜500 Åの厚さに成膜する。絶縁膜は酸化珪素（ＳｉＯ2 ）、酸化窒化珪素（ＳｉＯX ＮY ）、窒化珪素膜（ＳｉＮ）等をプラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等により成膜すれば良い。
【００３５】
次に、この図示しない非晶質珪素膜を加熱またはレーザーアニール、もしくは両者を併用するなどの手段により結晶化する。また、結晶化の際、結晶化を助長する金属元素を添加すると効果的である。
【００３６】
結晶化が終了したら、得られた図示しない結晶性珪素膜をパターニングして島状半導体層３０２を形成する。島状半導体層３０２を形成したら、後にゲイト絶縁膜として機能する酸化珪素膜３０３を1200Åの厚さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であっても良い。
【００３７】
次に、導電性被膜３０４を2000〜2500Åの厚さに成膜する。本実施例では、0.2 wt％のスカンジウムを含有したアルミニウム膜を用いる。スカンジウムは加熱処理等の際にアルミニウム表面に発生するヒロックやウィスカーといった突起物を抑える効果を持つ。このアルミニウム膜３０４は後にゲイト電極として機能する。
【００３８】
こうして、図３（Ａ）の状態が得られる。図３（Ａ）の状態が得られたら、電解溶液中でアルミニウム膜３０４を陽極として陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００３９】
こうして形成される図示しない薄く緻密な陽極酸化膜は、アルミニウム膜３０４をパターニングする際にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御できる。
【００４０】
次に、アルミニウム膜３０４をパターニングして、図示しないゲイト電極を形成する。ただし、実質的にゲイト電極として機能するのは最終的に残存する内部の一部分である。
【００４１】
次に、２度目の陽極酸化を行い、多孔質の陽極酸化膜３０５を形成する（図３（Ｂ）参照）。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。
【００４２】
この時陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜３０５の長さを制御できる。
【００４３】
さらに、アルミニウム膜のパターニングに使用した図示しないフォトレジストを専用の剥離液で除去した後、３度目の陽極酸化を行い、図３（Ｂ）の状態を得る。
【００４４】
この陽極酸化には、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧40〜100 Ｖとして処理する。
【００４５】
この際形成される陽極酸化膜３０６は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージや熱からゲイト電極３０７を保護する効果を持つ。また、その膜厚は500 〜1500Åとなる。
【００４６】
次いで、イオンドーピング法により、島状半導体層３０２に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ＋イオンを、Ｐチャネル型ＴＦＴを作製するならば、不純物としてＢ＋イオンを注入すれば良い。
【００４７】
まず、図３（Ｂ）の状態で１度目のイオンドーピングを行う。なお、本実施例ではＰ＋イオンの注入を加速電圧８０ｋＶ、ドーズ量１×１０15原子／ｃｍ2 で行う。
【００４８】
すると、ゲイト電極３０７、多孔質の陽極酸化膜３０５がマスクとなり、後にソース／ドレインとなる領域３０８、３０９が自己整合的に形成される。（図３（Ｃ））
【００４９】
次に、図３（Ｃ）に示す様に、多孔質の陽極酸化膜３０５を除去して、２度目のドーピングを行う。なお、２度目のＰ＋イオンの注入は加速電圧８０ｋＶ、ドーズ量１×１０14原子／ｃｍ2 で行う。
【００５０】
すると、ゲイト電極３０７がマスクとなり、ソース領域３０８、ドレイン領域３０９と比較して不純物濃度の低い、低濃度不純物領域３１０、３１１が自己整合的に形成される。
【００５１】
同時に、ゲイト電極３０７の直下は不純物が全く注入されないため、ＴＦＴのチャネルとして機能する領域３１２が自己整合的に形成される。
【００５２】
このようにして形成される低濃度不純物領域３１１は特にＬＤＤ領域と呼ばれ、チャネル領域３１２とドレイン領域３０９との間に高電界が形成されるのを抑制する効果を持つ。
【００５３】
次いで、ＫｒＦエキシマレーザーを200 〜300mJ/cm2 のエネルギー密度で照射することによって、イオン注入されたＰ＋イオンの活性化を行なう。なお、活性化は300 〜450 ℃2hr の熱アニールによっても良いし、レーザーアニールと熱アニールとを併用しても良い。
【００５４】
次に、第１の層間絶縁膜３１３をプラズマＣＶＤ法により成膜する。層間絶縁膜３１３としては、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いることができる。また、その膜厚は0.5 〜1.0 μｍとする。
【００５５】
第１の層間絶縁膜３１３を成膜したら、ソース領域３０８にコンタクトホールを形成して、図示しないアルミニウム膜を3000Åの厚さに成膜する。次いで、図示しないアルミニウム膜をパターニングして、ソース電極３１４を形成する。（図３（Ｄ））
【００５６】
次に、ソース電極３１４を覆って第２の層間絶縁膜３１５を0.1 〜5.0 μｍの厚さに成膜する。本実施例では、1.5 μｍの膜厚とする。この第２の層間絶縁膜３１5 としては有機性樹脂材料を用いるが、本実施例では有機性樹脂材料として比誘電率が2.8 の透過性ポリイミドをＬＰＤ法により形成して用いる。
【００５７】
このような有機性樹脂材料はＬＰＤ法により形成するため被膜形成が簡便であり、かつ、容易に膜厚を稼ぐことができるため、デバイス形状による凹凸を緩和して優れた平坦表面を実現することが可能である。
【００５８】
また、より小さい比誘電率（例えば2.1 〜2.2 ）を有するフッ素系有機樹脂材料を用いることも可能である。この場合、後に形成するブラックマトリクスとソース／ゲイト配線との間に形成される寄生容量をより効果的に低減することができる。
【００５９】
次いで、第２の層間絶縁膜３１５の上にブラックマトリクス３１６としてチタン膜を1000Åの厚さに成膜する。勿論、クロム膜やアルミニウム膜等の金属膜を用いてもよい。（図４（Ａ））
【００６０】
図４（Ａ）の状態を得たら、ブラックマトリクス３１６を覆って第３の層間絶縁膜３１７を0.1 〜0.3 μｍの厚さに成膜する。この第３の層間絶縁膜３１７は有機性樹脂材料を用いることもできるが、第２の層間絶縁膜３１５よりも比誘電率が大きいものを用いることが重要である。本実施例では比誘電率が4.1 の透過性ポリイミドをＬＰＤ法により形成して用いる。
【００６１】
また、第３の層間絶縁膜３１７は有機性樹脂材料に限らず、さらに比誘電率の大きい無機性絶縁膜を用いることも可能である。その様な無機性絶縁膜としては、ＬＰＤ法で成膜可能な酸化珪素系絶縁膜などが好ましく、その場合の比誘電率は5 〜20程度の極めて大きいものを得ることもできる。
【００６２】
次に、ドレイン領域３０９と接続するためのコンタクトホールを形成して、ＩＴＯ等透明導電性膜でなる画素電極３１８を形成する。画素電極３１８の膜厚は1000〜1200Åとし、ブラックマトリクス３１６と出来るだけ広い面積でオーバーラップするように配置する。
【００６３】
この場合、第３の層間絶縁膜３１７の表面は優れた平坦性を示すため、その上に形成された画素電極３１８も良好な平坦性を示し、セル組みの際のラビング不良や液晶への印加電界の乱れをなくすことが出来る。
【００６４】
以上のような過程を経て、図４（Ｂ）に示す画素ＴＦＴが作製される。この時、図４（Ｂ）に示す画素ＴＦＴの点線で囲む領域３１９は図２（Ｂ）において２０６で示される領域に相当する。即ち、この領域３１９が保持容量して機能することになる。この保持容量のキャパシティは第３の層間絶縁膜３１７の比誘電率に比例し、その膜厚に反比例する。
【００６５】
なお、図４（Ｂ）に記載の画素電極３１８において、画素ＴＦＴ上で保持容量を形成しない領域（図４（Ｂ）においてドレイン電極３０９とのコンタクト部よりも右側の領域）は画像表示を行う画素領域へと延在する。
【００６６】
また、図４（Ｂ）では示されないが、図４（Ｂ）で示す領域３１９を含めてブラックマトリクス３１６と画素電極３１８の縁部分が重なる全ての領域（図２（Ｂ）においてブラックマトリクス２０４と画素電極２０５が重なる領域）において保持容量が形成されている。
【００６７】
従って、ブラックマトリクス３１６と画素電極３１８が重なる部分の面積と、第３の層間絶縁膜３１７の膜厚および比誘電率を計算して、所望のキャパシティを有する保持容量を設計することが可能である。
【００６８】
なお、第２の層間絶縁膜３１５はその比誘電率が小さく、0.1 〜5.0 μｍの範囲で膜厚を稼ぐことができるため、ゲイト線やデータ線とブラックマトリクス３１６との間に形成される寄生容量を無視しうるレベルに抑えられる。
【００６９】
このような構成とすることで従来の容量線を排除して、かつ、ブラックマトリクスを利用して保持容量を形成することが可能となる。そのために必要な条件として次のことが挙げられる。
（１）第２の層間絶縁膜は出来るだけ比誘電率が小さいものを用い、その膜厚を厚くする。
（２）第３の層間絶縁膜は出来るだけ比誘電率が大きいものを用い、その膜厚を薄くする。
【００７０】
以上に示す様な構成の効果として、寄生容量を抑制しつつ必要最低限のキャパシティを有する保持容量を、開口率を犠牲にすることなく形成することが可能となる。
【００７１】
また、本実施例では説明していないが、同一基板上に駆動回路を組み込む場合はドライバーＴＦＴと画素ＴＦＴを同時に作製することになる。例えば、本実施例の様にアクティブマトリクス型液晶表示装置に組み込むことを念頭に置くと、Ｎチャネル型およびＰチャネル型の薄膜トランジスタを相補的に組み合わせたＣＭＯＣ構造を駆動回路に用いる。そして、本実施例で説明した様な画素ＴＦＴを画素領域に配置すれば良い。
【００７２】
本発明をこのような液晶表示装置に応用する場合、必要とするパターニングマスクは９〜１０枚程度である。従って、特に工程を複雑にすることがない。
【００７３】
なお、前述のドライバーＴＦＴは基本的に画素ＴＦＴと同じ工程で作製される。ただし、画素電極は必要なく、図３（Ｄ）においてソース電極３１４を形成すると同時にドレイン電極を形成することで完成することになる。
【００７４】
〔実施例２〕
本実施例では、図２に示した構成と異なり薄膜トランジスタの上方にのみブラックマトリクスを設けた構成とする例を示す。本実施例の最大の特徴は、ゲイト線とデータ線をブラックマトリクスとして代用する点である。
【００７５】
図５に示す構成において、５０１はゲイト線、５０２はデータ線、５０３は薄膜トランジスタの活性層を構成する半導体層、５０４はブラックマトリクスである。また、５０５は画素電極、５０６は半導体層５０３と画素電極５０５とのコンタクト部分である。
【００７６】
本実施例において注目すべき点は、画素電極５０５はその縁がゲイト線５０１およびデータ線５０２と重なり合うように形成されることである。この場合、通常ならばゲイト線５０１およびデータ線５０２と画素電極５０５との間に形成される寄生容量が問題となる。
【００７７】
しかしながら、本実施例では寄生容量の絶縁層となる第２の層間絶縁膜３１５が比誘電率の小さい材料であり、かつその膜厚が厚いものとすることができるため、寄生容量は悪影響を及ぼさない程度に小さいものとなる。
【００７８】
一方、ブラックマトリクス５０４と画素電極５０５との間には第３の層間絶縁膜３１７を介して保持容量が形成される。前述のように第３の層間絶縁膜３１７はその膜厚が0.1 〜0.3 μｍと薄く、比誘電率が第２の層間絶縁膜３１５よりも大きいので十分保持容量として機能しうるキャパシティを有する。
【００７９】
従って、ブラックマトリクス５０４により画素領域が内側に狭められることがないため、より高い開口率を実現することが可能である。
【００８０】
〔実施例３〕
本実施例では、実施例１において第２または第３の層間絶縁膜を形成するにあたって利用するＬＰＤ（Liquid Phase Deposition ）法についての説明を行うこととする。ＬＰＤ法とは有機性樹脂材料または無機性材料を溶媒に溶かして得た溶液を、被処理基板に塗布して焼成することにより所望の被膜を得る手段である。なお、画素ＴＦＴやドライバＴＦＴの作製工程は既に実施例１で説明したのでここでは省略する。
【００８１】
ＬＰＤ法による被膜形成の概要は以下の手順による。なお、説明は無機性材料である酸化珪素系被膜（ＳｉＯX ）の場合について行なうが、他の無機性材料としてＳｉＯＦ膜（比誘電率3.2 〜3.3 ）や有機性樹脂材料として透過性ポリイミド（比誘電率2.8 〜3.4 ）等を用いることも出来る。
【００８２】
まず、溶媒としてＨ2 ＳｉＦ6 溶液を準備し、これにＳｉＯ2:ｘＨ2 Ｏを加えて３ｈｒの攪拌を行なう。この時の処理温度は３０℃に保持しておく。次に、攪拌後の溶液を濾過して、所望の濃度の溶液となるように調節する。調節が終了したら、ウォーターバス等で５０℃に達するまで温めながら攪拌する。
【００８３】
以上で、塗布用の溶液の準備が終了する。また、例えばこの溶液にＨ3 ＢＯ3 を加えれば膜中にＢ＋イオンを含有した酸化珪素系被膜（いわゆるＢＳＧと呼ばれる被膜）を形成することが出来る。
【００８４】
上記手順に従って準備した溶液に被処理基体を浸した後、純粋でリンスして乾燥（焼成）させれば被膜形成は完了する。この様な酸化珪素系絶縁膜の中には5 〜20程度の大きい比誘電率を有する材料もあるので、それを第３の層間絶縁膜として用いればより大きい容量の補助容量を確保することができる。
【００８５】
なお、有機性樹脂材料を塗布するのであれば、所望の被膜塗布用溶液を準備し、ＬＰＤ法により被膜形成を行えば良い。有機性樹脂材料を成膜する場合、スピナー上に保持した被処理基体上に被膜塗布用溶液を塗布し、スピナーを2000rpm で回転させることで被膜を形成する。被膜形成後は300 ℃30min 程度のベーク（焼成）を行い膜質を改善する。
【００８６】
以上の様に、ＬＰＤ法による場合、比較的容易に所望の被膜を形成することが出来る。即ち、スループットを大幅に向上することが可能である。また、溶液に浸す時間（スピナーを用いる場合は回転数等）や溶液濃度で自在に膜厚を調節できるため、厚く平坦な被膜を形成し易い。
【００８７】
また、第３の層間絶縁膜を成膜する際にＣＶＤ法を用いる場合、第２の層間絶縁膜である有機性樹脂材料が露出した状態でＣＶＤチャンバーに基板を設置することになる。これは、ともすればチャンバー内の有機汚染を招く原因ともなりうるので好ましいものではない。しかし、ＬＰＤ法によって第３の層間絶縁膜を成膜するのであれば、この様な問題は生じないといった利点がある。
【００８８】
〔実施例４〕
本実施例では、本発明による保持容量（本実施例では、特に第１の保持容量とよぶ）以外にさらに別の第２の保持容量を付加した構成をとる例を示す。この第２の保持容量は本発明者らの研究によって発明されたものである。
【００８９】
この第２の保持容量の構成は、ゲイト線と画素電極とが第１の層間絶縁膜を介して容量を形成するものである。具体的な説明を図６でもって行う。
【００９０】
図６は本発明による第１の保持容量（６０１で示される破線で囲まれた領域）と先の発明による第２の保持容量（６０２で示される破線で囲まれた領域）を併用した場合の画素領域の上面図である。
【００９１】
なお、６０３はゲイト線、６０４はデータ線、６０５は薄膜トランジスタの活性層を構成する半導体層である。
【００９２】
第１の保持容量６０１の作製過程は実施例１に示した通りである。ここでは、第２の保持容量６０２の作製過程を図７を用いて簡単に説明する。なお、図中において、ＴＦＴを構成する部分は実施例１と同様の構造なので細かな説明を省略し、必要がある場合のみ実施例１で用いた符号を記載することとする。
【００９３】
また、図７に示すのは図６においてＡ−Ａ’で示される破線に沿って切断した断面図である。
【００９４】
まず、実施例１に従って第３の層間絶縁膜を成膜したところまで形成し、図７（Ａ）の状態を得る。６０６で示されるのはブラックマトリクスとなるチタン膜である。また、６０３で示されるのはゲイト電極３０７から延在するゲイト線である。
【００９５】
この状態においてゲイト線６０３上には第１の層間絶縁膜３１３、第２の層間絶縁膜３１５、第３の層間絶縁膜３１７が積層されている。
【００９６】
次に、ゲイト線６０３上の第２の層間絶縁膜３１５および第３の層間絶縁膜３１７をエッチングして開孔を形成し、画素電極６０７を形成する。なお、６０８で示されるのは隣接する画素領域に配置された画素電極の縁部分である。
【００９７】
この時、第３の層間絶縁膜３１７を介してブラックマトリクス６０６と画素電極６０７との間に第１の保持容量６０１が形成される。また、ゲイト線６０３上には第１の層間絶縁膜３１３を介してゲイト線６０３と画素電極６０７との間に第２の保持容量６０２が形成される。
【００９８】
第２の保持容量６０２は膜厚が厚く、比誘電率の小さい第２の層間絶縁膜３１５を除去してあるため、第１の層間絶縁膜３１３のみを絶縁層とすることができる。従って、第１の層間絶縁膜３１３として比誘電率が大きい材料を選択し、かつ膜厚を薄くすることで十分なキャパシティを有する保持容量を形成することが可能なる。
【００９９】
さらに、本実施例は実施例２で説明したようにゲイト線６０３およびデータ線６０４をブラックマトリクスとして利用することも可能である。この場合、実施例２と異なり、第１の保持容量（ブラックマトリクスと画素電極とで形成する容量）に加えて第２の保持容量（ゲイト線と画素電極とで形成する容量）を設けるので、十分なキャパシティ確保することができる。
【０１００】
以上、本実施例に示す構成によれば十分なキャパシティを有する保持容量を形成した上で、高い開口率の画素領域を実現することが可能である。
【０１０１】
〔実施例５〕
本実施例では、実施例１または実施例４において画素電極を形成する際に裏面露光法を用いる場合の例を示す。説明には図８を用いる。
【０１０２】
実施例１と同様の手順によって第３の層間絶縁膜まで成膜したら、その上に画素電極となるＩＴＯ膜を成膜する。そして、そのＩＴＯ膜をパターニングするのであるが、その時、ネガティブ型のレジストマスクを使用する。ネガティブ型のレジストマスクは剥離する際に感光した領域が残存する特徴がある。
【０１０３】
ここで裏面露光を施している時の状態を図８で説明する。図８において、８０１がゲイト線（またはデータ線）、８０２は第２の層間絶縁膜、８０３はブラックマトリクスであり、ゲイト線８０１とブラックマトリクス８０３とは第２の層間絶縁膜８０２によって絶縁されている。
【０１０４】
そして、ブラックマトリクス８０３は第３の層間絶縁膜８０４によって覆われて、その上に画素電極となるＩＴＯ膜８０５が成膜されている。なお、８０６は前述のネガティブ型レジストマスクである。（図８（Ａ））
【０１０５】
この状態で露光線８０７が照射されると、図８（Ｂ）に示す様にレジストマスク８０６が感光して露光される。そして、レジストマスク８０６の内、露光線８０７の照射された領域８０８は後の剥離工程において残存する領域となり、露光線８０７の照射されなかった領域８０９は剥離工程で除去される領域となる。
【０１０６】
本実施例で注目すべきは、光の回折現象を利用して補助容量となる領域を確保する点である。実際、本実施例の様な裏面露光を行うと図８（Ｂ）に示す様に光がブラックマトリクス８０３の裏側に回り込み、領域８０９はブラックマトリクス８０３の幅よりも狭いものとなる。
【０１０７】
また、本発明では第３の層間絶縁膜８０５の膜厚が0.1 〜0.3 μｍと薄いため回折光が散乱して領域８０８と領域８０９との境界がぼやけることがない上、領域８０９の幅がばらつく様なことがない。
【０１０８】
そして、露光後に専用の剥離液等で露光されなかった領域８０９を除去し、露光されて残存した領域８０８マスクとしてＩＴＯ膜のエッチング除去を行うと、図８（Ｃ）に示す状態が得られる。
【０１０９】
図８（Ｃ）において、８１０はパターニング後のＩＴＯ膜であり、画素電極として機能する。そして、ブラックマトリクス８０３と画素電極８１０は第３の層間絶縁膜８０５を介して領域８１１で重畳し、補助容量として機能する領域を形成する。この領域８１１の幅は、図８（Ｂ）におけるブラックマトリクス８０３の幅と領域８０９の幅との差に相当する。
【０１１０】
こうして形成された補助容量として機能する領域８１１は、裏面露光法により自己整合的に形成されるだけでなく、上述の理由によりブラックマトリクス８０３の両端において全く同じ幅で形成される。即ち、補助容量の容量のバラツキをなくすことが可能となる。
【０１１１】
〔実施例６〕
本実施例は、本発明をAmorphous and Super-Multidomain AM-LCDに応用する例である。この場合、液晶材料として一般的なＴＮ材料に光学活性材料を添加して用いるため、ラビング工程が不要であるという特徴を有する。
【０１１２】
〔実施例７〕
本実施例は、本発明を電界効果型モードの液晶表示装置に応用する例である。このようなモードは、ツイステッドネマテック（ＴＮ）モード、スーパーツイステッドネマテック（ＳＴＮ）モード、電界制御複屈折（ＥＣＢ）モード、相転移（ＰＣ）モード、ゲストホスト（ＧＨ）モードの５つに分類して考えることができる。
【０１１３】
この動作モードは消費電力が少なく、駆動電圧が低いので低消費電力という特徴を生かして最も広く普及しているものである。
【０１１４】
〔実施例８〕
本実施例は、本発明を動的散乱型モードの液晶表示装置に応用する例である。このモードは電界効果に加えて、液晶中にドープしたイオン添加剤の存在によって生じる乱流運動に伴う光散乱状態を表示に利用するものである。
【０１１５】
〔実施例９〕
本実施例は、本発明を熱効果型モードの液晶表示装置に応用する例である。このモードは液晶の温度による相転移を加熱によって制御し、それに基づく光学特性の変化を表示に利用するものである。
【０１１６】
【発明の効果】
本明細書で開示する発明によれば、従来遮光膜として用いられていたブラックマトリクスを利用して保持容量を形成することが容易となる。これは、次に挙げる理由による。
【０１１７】
まず第１は、ブラックマトリクスを比誘電率が小さく、膜厚の厚い第２の層間絶縁膜上に形成することで、ゲイト線やデータ線との間に形成される寄生容量を抑制できることである。
【０１１８】
その第２は、ブラックマトリクス上に比誘電率が大きく、膜厚の薄い第３の層間絶縁膜を形成することで、第３の層間絶縁膜上に形成する画素電極との間に十分なキャパシティを有する保持容量を形成することが可能となるからである。
【０１１９】
以上の発明の効果として、従来の容量線を排除し、かつ、ブラックマトリクスを利用して保持容量を形成できるため、画素領域を最大限に有効利用して、高い開口率の液晶表示装置を構成することが可能となる。
【図面の簡単な説明】
【図１】 液晶表示装置における画素領域の構成を示す図。
【図２】 液晶表示装置における画素領域の構成を示す図。
【図３】 画素ＴＦＴの作製工程の概略を示す図。
【図４】 画素ＴＦＴの作製工程の概略を示す図。
【図５】 液晶表示装置における画素領域の構成を示す図。
【図６】 液晶表示装置における画素領域の構成を示す図。
【図７】 液晶表示装置における補助容量の構成を示す図。
【図８】 裏面露光法を説明するための図。
【符号の説明】
１０１ ゲイト線
１０２ 容量線
１０３ データ線
１０４ 画素電極
１０５ 半導体層
１０６ 半導体層とデータ線とのコンタクト部
１０７ 半導体層と画素電極とのコンタクト部
１０８ 画像表示領域
３０１ ガラス基板
３０２ 島状半導体層
３０３ 酸化珪素膜
３０４ 導電性被膜
３０５ 多孔質の陽極酸化膜
３０６ 緻密な陽極酸化膜
３０７ ゲイト電極
３０８ ソース領域
３０９ ドレイン領域
３１０、３１１ 低濃度不純物領域
３１２ チャネル形成領域
３１３ 第１の層間絶縁膜
３１４ 配線電極
３１５ 第２の層間絶縁膜（透過性ポリイミド）
３１６ ブラックマトリクス
３１７ 第３の層間絶縁膜（窒化珪素膜）
３１８ 画素電極
３１９ 保持容量
６０１ 第１の保持容量
６０２ 第２の保持容量
６０３ ゲイト線
６０６ ブラックマトリクス
６０７ 画素電極
Claims (9)
- 同一基板上にマトリクス状に配列される複数のゲイト線およびデータ線と、
前記ゲイト線およびデータ線の各交点に配置される画素電極および該画素電極に接続され、前記ゲイト線から延在したゲイト電極を有する薄膜トランジスタと、
を有する液晶表示装置の作製方法であって、
前記ゲイト線および前記ゲイト電極を覆う第１の層間絶縁膜をプラズマＣＶＤ法により形成する工程と、
前記第１の層間絶縁膜およびデータ線を覆って有機性樹脂材料でなる第２の層間絶縁膜を溶液を塗布する方法により形成する工程と、
前記薄膜トランジスタ上方の前記第２の層間絶縁膜上に、金属膜でなるブラックマトリクスを形成する工程と、
前記第２の層間絶縁膜上に、前記ブラックマトリクスを覆って無機性材料でなる第３の層間絶縁膜を溶液を塗布する方法により形成する工程と、
前記ゲイト線上の前記第２および第３の層間絶縁膜に開孔部を形成する工程と、
前記開孔部および前記第３の層間絶縁膜上に透明導電性膜でなる画素電極を形成する工程と、
を有し、
前記第３の層間絶縁膜として前記第２の層間絶縁膜よりも比誘電率の大きい材料を用い、
前記ブラックマトリクスと前記画素電極との間に前記第３の層間絶縁膜を介して第１の保持容量を形成し、
前記開孔部において、前記ゲイト線と前記画素電極との間に前記第１の層間絶縁膜を介して第２の保持容量を形成することを特徴とする液晶表示装置の作製方法。 - 請求項１において、前記第１の層間絶縁膜として、酸化珪素膜、酸化窒化珪素膜、または窒化珪素膜を用いることを特徴とする液晶表示装置の作製方法。
- 請求項１または請求項２において、前記第２の層間絶縁膜は、表面が平坦性を有することを特徴とする液晶表示装置の作製方法。
- 請求項１乃至請求項３のいずれか一において、前記第３の層間絶縁膜は、表面が平坦性を有することを特徴とする液晶表示装置の作製方法。
- 請求項１乃至請求項４のいずれか一において、前記第３の層間絶縁膜の比誘電率は５〜２０であることを特徴とする液晶表示装置の作製方法。
- 請求項１乃至請求項５のいずれか一において、前記第２の層間絶縁膜の比誘電率は２．０〜４．０であることを特徴とする液晶表示装置の作製方法。
- 請求項１乃至請求項６のいずれか一において、前記第３の層間絶縁膜の膜厚は０．１〜０．３μｍであることを特徴とする液晶表示装置の作製方法。
- 請求項１乃至請求項７のいずれか一において、前記第２の層間絶縁膜の膜厚は０．１〜５．０μｍであることを特徴とする液晶表示装置の作製方法。
- 請求項１乃至請求項８のいずれか一において、前記溶液を塗布する方法として有機性樹脂材料または無機性材料を溶媒に溶かした溶液を塗布して焼成する方法を用いることを特徴とする液晶表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35521796A JP3904646B2 (ja) | 1996-02-29 | 1996-12-21 | 液晶表示装置の作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107496 | 1996-02-29 | ||
| JP8-71074 | 1996-02-29 | ||
| JP8-286036 | 1996-10-07 | ||
| JP28603696 | 1996-10-07 | ||
| JP35521796A JP3904646B2 (ja) | 1996-02-29 | 1996-12-21 | 液晶表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10170961A JPH10170961A (ja) | 1998-06-26 |
| JP3904646B2 true JP3904646B2 (ja) | 2007-04-11 |
Family
ID=27300531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35521796A Expired - Fee Related JP3904646B2 (ja) | 1996-02-29 | 1996-12-21 | 液晶表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3904646B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7821065B2 (en) * | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| US6630977B1 (en) | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
| JP4197574B2 (ja) * | 1999-05-20 | 2008-12-17 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4739510B2 (ja) * | 2000-12-15 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP2007233409A (ja) * | 2007-05-01 | 2007-09-13 | Sony Corp | 表示装置およびその製造方法 |
| US8330887B2 (en) | 2007-07-27 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP4706674B2 (ja) * | 2007-08-03 | 2011-06-22 | ソニー株式会社 | 液晶表示装置およびその製造方法 |
-
1996
- 1996-12-21 JP JP35521796A patent/JP3904646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10170961A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386203B1 (ko) | 전기광학장치및그제조방법 | |
| JP3597305B2 (ja) | 液晶表示装置およびその作製方法 | |
| KR100560020B1 (ko) | 액정 표시 장치 | |
| US7785940B2 (en) | TFT array substrate and method for fabricating the same | |
| JP3696687B2 (ja) | 液晶表示装置およびその作製方法 | |
| JPH09311342A (ja) | 表示装置 | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| JP2004151546A (ja) | アクティブマトリクス基板および表示装置 | |
| US20070019123A1 (en) | Liquid crystal display panel and method of fabricating thereof | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JP3904646B2 (ja) | 液晶表示装置の作製方法 | |
| KR19990045355A (ko) | 액정 표시 장치의 제조 방법 | |
| JP2001100247A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JP4312420B2 (ja) | 半導体装置およびその作製方法 | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JP3153203B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3126655B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002110998A (ja) | 電気光学基板およびその製造方法、電気光学装置及び電子機器 | |
| JP3126654B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2004053630A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000353807A (ja) | 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 | |
| JP2004157210A (ja) | 半導体装置及びその作製方法 | |
| JP2009210681A (ja) | 表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070110 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |