KR100425159B1 - 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 - Google Patents
폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 Download PDFInfo
- Publication number
- KR100425159B1 KR100425159B1 KR10-2001-0029070A KR20010029070A KR100425159B1 KR 100425159 B1 KR100425159 B1 KR 100425159B1 KR 20010029070 A KR20010029070 A KR 20010029070A KR 100425159 B1 KR100425159 B1 KR 100425159B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- polysilicon
- source
- capping
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 72
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000004925 Acrylic resin Substances 0.000 claims description 2
- 229920000178 Acrylic resin Polymers 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 claims 1
- 238000002161 passivation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 98
- 238000002425 crystallisation Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- -1 molybdenum (Mo) Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 결정화된 폴리실리콘층 표면에 손상을 주지 않으면서 돌출된 결정립계를 제거함으로써 소자의 구동특성을 향상시키는 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법에 관한 것으로서, 특히 폴리실리콘 박막트랜지스터의 제조방법은 기판 상에 비정질실리콘을 증착한 후 폴리실리콘층으로 결정화하는 단계와, 상기 폴리실리콘층 위에 캡핑막을 형성하는 단계와, 상기 캡핑막을 제거함과 동시에 폴리실리콘층 표면에 돌출된 결정립계를 제거하여 상기 결정화된 폴리실리콘층 표면을 평탄화하는 단계와, 상기 폴리실리콘층을 패터닝하여 반도체층을 형성하는 단계와, 상기 반도체층의 소정 부위에 상기 반도체층과 절연된 게이트 전극을 형성하는 단계와, 상기 반도체층에 이온주입하여 소스/드레인 영역을 형성하는 단계와, 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법에 관한 것이다.
영상기기로서 그 응용의 폭이 넓은 액티브 매트릭스 액정표시장치는 주로 박막트랜지스터를 스위칭소자로 이용한다.
상기 박막트랜지스터(TFT:Thin Film Transistor)의 반도체층은 비정질실리콘층을 이용하는데, 소규모 TFT LCD의 제작에는 유리하지만, 이동도가 낮다는 단점 때문에 대화면 TFT LCD의 제조에는 적용하기 곤란하다.
그래서, 최근에는 이동도가 우수한 폴리실리콘층을 반도체층으로 이용하는 폴리실리콘 TFT의 연구가 활발하며, 이러한 폴리실리콘 TFT는 대화면 TFT LCD의 제작에 용이하게 적용시킬 수 있음은 물론, TFT 어레이 기판에 구동 드라이브 IC를 함께 집적시킬 수 있기 때문에 집적도 및 가격 경쟁력이 우수한 장점이 있다.
폴리실리콘층을 형성하기 위한 방법으로는, 통상 유리기판 상에 비정질실리콘층을 형성한 후, 결정화 공정을 실시하여 상기 비정질실리콘층을 폴리실리콘층으로 전환시키는 방법을 이용하고 있는데, 이때, 결정화 공정은 엑시머 레이저를 이용한 열처리(Excimer Laser Annealing)를 통해 수행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술의 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법을 설명하면 다음과 같다.
도 1a 및 도 1b는 종래 기술에 의한 폴리실리콘 결정화 방법을 설명하기 위한 공정단면도이다.
폴리실리콘 박막트랜지스터의 제조방법은, 우선, 도 1a에서와 같이 유리기판(10) 전면에 SiO2를 증착하여 버퍼층(11)을 형성하고, 그 위에 비정질 실리콘층(12)을 형성한 뒤, 상기 비정질 실리콘층(12)에 엑시머 레이저를 조사하여 비정질실리콘층(12)을 도 1b에서와 같이, 폴리실리콘층(13)으로 결정화한다.
이 때, 엑시머 레이저 어닐링을 통해 비정질실리콘층을 결정화하는 경우, 비정질실리콘층이 용융한 후 결정화되면서 취약한 실리콘층의 표면으로 결정립계(14)가 돌출하여 표면이 거칠어지는데, 이러한 현상이 나타나는 이유는 용융된 실리콘의 밀도가 고상화된 실리콘보다 높기 때문이다.
이러한 결정립계는 소자 구동시 전류를 국부적으로 집중시켜 소자의 불량을 초래한다.
종래 이런 문제를 해결하기 위해, 비정질실리콘층의 증착 조건을 변경하거나, 결정화 과정 이전에 전처리과정을 수행하거나, 레이저 결정화 조건을 변경하거나 또는, 결정화한 후 돌출된 결정립계를 제거하는 등의 다양한 방법들을 실행하고 있다.
이 중에서 결정화한 후 돌출된 결정립계를 직접 제거하는 방법은 결정화된 폴리실리콘의 표면을 평탄화하는 데에는 크게 효과적이나, 폴리실리콘 표면에 손상을 줄 수 있기 때문에 궁극적인 해결책이 되지는 못한다.
계속하여, 도시하지는 않았지만 결정화가 끝난 폴리실리콘층을 패터닝하여 반도체층을 형성하고, 상기 반도체층을 포함한 전면에 제 1 절연막을 형성한다.
이 후, 상기 제 1 절연막 상에 저저항의 금속을 증착한 후 패터닝하여 게이트전극을 형성하고, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 이온주입함으로써 소스/드레인 영역을 형성한다.
한편, 상기 소스 영역과 드레인 영역 사이의 경로는 채널영역이 된다.
그리고, 상기 게이트 전극을 포함한 전면에 제 2 절연막을 형성하고, 상기 제 2 절연막 상에 저저항의 금속을 증착한 후 패터닝하여 소스/드레인 전극을 형성한다. 이 때, 상기 소스/드레인 영역과 소스/드레인 전극은 서로 상기 제 1 ,제 2 절연막을 관통하여 서로 연결된다.
이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.
참고로, 상기 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자는 교차로 배열되어 화소영역을 정의하는 게이트 배선 및 데이터 배선 그리고, 상기 화소영역에 형성된 폴리실리콘 박막트랜지스터 및 화소전극을 가지는 제 1 기판과, 컬러필터층 및 공통전극을 가지는 제 2 기판과, 상기 제 1 ,제 2 기판 사이에 개재된 액정층으로 구성된다.
그러나, 상기와 같은 종래의 폴리실리콘 박막트랜지스터의 제조방법 및 이를적용한 액정표시소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 엑시머 레이저 어닐링을 통해 비정질실리콘막을 결정화하는 경우, 전술한 바와 같이 비정질 실리콘이 용융한 후 결정화되면서 결정립계가 돌출하여 실리콘 표면이 거칠어진다.
이와같이 돌출된 결정립계는 소자 구동시 전류를 국부적으로 집중시켜 표시품질을 떨어뜨린다. 이로써, 영상을 제공하는 소자의 신뢰성이 저하된다.
그리고, 실리콘층의 결정 크기의 분포에 따라 실리콘 표면의 거칠기가 불균일해지기 때문에 소자의 균일도도 저하된다.
둘째, 종래 소자의 특성을 향상시키기 위해 결정의 크기를 극대화 해왔는데, 이러한 표면 거칠기가 결정립의 크기가 증가할수록 더욱 악화되어 소자 신뢰성 문제와 공정 안정성 확보에 어려움을 준다.
셋째, 종래 결정화된 실리콘층 표면의 거칠기를 제어하기 위해 다양한 해결책이 모색되고 있으나, 이러한 해결책들은 폴리실리콘 표면에 손상을 주어 소자를 열화시키는 또다른 문제를 발생시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 결정화된 실리콘층 표면에 손상을 주지 않으면서 돌출부를 제거함으로써 소자의 신뢰성을 향상시키는 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래 기술에 의한 폴리실리콘 결정화 방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2d는 본 발명에 의한 폴리실리콘 결정화 방법을 설명하기 위한 공정단면도.
도 3a 내지 도 3f는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호설명
20, 110 : 유리기판 21, 111 : 버퍼층
22, 112 : 비정질실리콘층 23, 113 : 폴리실리콘층
24 : 결정립계 25 : 캡핑층
26 : 플라즈마 공급부 113a, 113b : 소스/드레인 영역
115 : 게이트 절연막 116 : 게이트 전극
118 : 층간절연막 119 : 소스 전극
120 : 드레인 전극 121 : 보호막
122 : 화소전극
상기와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 박막트랜지스터의제조방법은 기판 상에 비정질실리콘을 증착한 후 폴리실리콘층으로 결정화하는 단계와, 상기 폴리실리콘층 위에 캡핑막을 형성하는 단계와, 상기 캡핑막을 제거함과 동시에 폴리실리콘층 표면에 돌출된 결정립계를 제거하여 상기 결정화된 폴리실리콘층 표면을 평탄화하는 단계와, 상기 폴리실리콘층을 패터닝하여 반도체층을 형성하는 단계와, 상기 반도체층의 소정 부위에 상기 반도체층과 절연된 게이트 전극을 형성하는 단계와, 상기 반도체층에 이온주입하여 소스/드레인 영역을 형성하는 단계와, 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명은 엑시머 레이저를 통해 결정화 한 후 실리콘 절연막을 증착한 다음 식각 속도 차이를 이용하여 돌출부를 제거함으로써 표면을 손상시킴없이 표면 거칠기를 해결하는 기술을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 폴리실리콘 결정화 방법을 설명하기 위한 공정단면도이고, 도 3a 내지 도 3f는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 폴리실리콘 박막트랜지스터의 제조방법은 도 2a에서와 같이 유리기판(20) 전면에 실리콘산화물(SiOx)을 증착하여 버퍼층(21)을 형성하고, 상기 버퍼층(21) 상에 플라즈마 CVD로 비정질 실리콘을 증착하여 비정질실리콘층(22)을형성한 뒤, 엑시머 레이저를 조사하여 상기 비정질실리콘층(22)을 도 2b에서와 같은, 폴리실리콘층(23)으로 결정화한다.
이 때, 결정화된 실리콘층 표면에는 비정질실리콘이 용융한 후 결정화되면서 결정립계(24)가 돌출하는데, 도 2c에서와 같이, 결정립계(24)가 돌출된 폴리실리콘층(23) 상에 실리콘산화물 또는 실리콘질화물을 증착하여 캡핑막(capping layer)(25)을 형성한다.
다음, 캡핑막(25)이 증착된 유리기판(20)을 건식식각장비(미도시)로 로딩시킨 후, 플라즈마 공급부(26)를 통해 플라즈마를 확산시켜 상기 캡핑막(25)을 식각한다. 건식식각 이외에도 캡핑막의 재료가 되는 물질을 식각하는 에천트를 이용하는 습식식각도 가능하다.
이 때, 증착 특성상 취약하게 증착된 결정립계 상부의 캡핑막(26)이 보다 빨리 식각되어 돌출된 결정립계(24)가 폴리실리콘층(23) 표면보다 먼저 노출되고, 폴리실리콘층(23) 표면에 남아있는 캡핑막(26)이 완전 식각되는 동안 돌출된 결정립계(24)를 식각함으로써 폴리실리콘층 표면의 손상없이 돌출된 결정립계를 제거한다. 이로써, 800∼1000Å의 길이로 돌출되었던 결정립계(24)가 평균 300Å이하의 길이로 줄어든다.(도 2d 참고)
여기서, 돌출된 결정립계가 취약하다는 것은 증착 특성상, 미처 결정을 이루지 못한 실리콘 및 실리콘과 결합된 산소화합물 등이 존재한다는 의미로 화학적 결합에 의한 식각을 통해 쉽게 제거가능함을 말한다.
이와같이 캡핑막 증착 후, 식각속도 차이를 이용한 표면식각을 통해 실리콘층 표면에 손상을 주지 않으면서 폴리실리콘의 결정립계 돌출부를 제거하여 표면 거칠기를 완화한다.
이로써, 도 2d에서와 같이 유리기판(110) 상에 형성되었던 비정질 실리콘층(112)이 결정화되어 표면거칠기가 완화된 폴리실리콘층(23)이 된다.
이상으로 결정화 과정을 마친 후에는, 상기 폴리실리콘층을 패터닝하여 반도체층을 형성하고, 그 상부에 실리콘질화물 또는 실리콘산화물 중 어느 하나를 1800Å 두께로 증착하여 게이트 절연막을 형성한다.
이 후, 상기 게이트 절연막 상에 저저항의 금속을 3000Å 내지 3500Å 두께로 증착하고 패터닝하여 게이트전극을 형성한 다음, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 n+불순물을 이온주입하고, 레이저를 이용하거나 450℃정도의 열처리 등을 이용하여 주입이온을 활성화하여 소스/드레인 영역을 형성한다.
한편, 상기 소스영역과 드레인 영역 사이의 전자 이동을 위한 경로는 채널영역이 된다.
그리고, 상기 게이트 전극을 포함한 전면에 SiNx 또는 SiOx 중 어느 하나를 7000Å두께로 증착하여 층간절연막을 형성하고, 상기 층간절연막과 게이트 절연막을 선택적으로 제거하여 상기 소스/드레인 영역이 노출되는 콘택홀을 형성한다.
마지막으로, 상기 콘택홀이 매립되도록 상기 층간절연막 상에 저저항의 금속을 증착하고 패터닝하여 상기 소스영역 및 드레인 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성한다.
이 때, 상기 게이트 전극 및 소스/드레인 전극은 알루미늄의 단일금속층 또은 알루미늄과 몰리브덴(Mo), 우라늄(W), 크롬(Cr), 백금(Pt) 등의 보강성 금속을 적층한 이중금속층으로 형성하여도 무방하다.
이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.
이와같이 형성된 폴리실리콘 박막트랜지스터는 그 표면의 거칠기가 완화된 실리콘 반도체층을 포함하기 때문에 소자구동시 전류가 균일하게 흐르게 된다.
일예로, 상기 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자의 제조방법을 살펴보면, 먼저 도 3a에서와 같이, 제 1 기판(110) 전면에 SiO2을 재료로 한 버퍼층(111)을 형성하고, 상기 버퍼층(111) 상에 비정질실리콘층(112)을 형성한 후 엑시머 레이저를 조사하여 결정화한다.
상기 결정화로 인해 실리콘층 표면에 결정립계가 돌출되는데, 이를 제거하여 표면 거칠기를 향상시키기 위해 상기 비정질실리콘층 상면에 실리콘질화물 또는 실리콘산화물 등을 플라즈마 CVD 방법으로 증착하여 캡핑막을 형성하고 이 후, 상기 캡핑막을 플라즈마 건식식각을 이용하여 식각한다. 캡핑막 식각시, 돌출된 결정립계가 제거되어 폴리실리콘층이 평탄해진다.
이와같이 평탄해진 폴리실리콘층을 사진식각공정으로 패터닝하여 도 3b에서와 같이, 반도체층(113)을 형성하고, 상기 반도체층(113)을 포함한 전면에 실리콘 질화물 또는 실리콘산화물을 재료로 한 게이트 절연막(115)을 형성한다.
그리고, 도 3c에서와 같이 상기 게이트 절연막(115) 상에 저저항의 금속을 증착하고 사진시각공정으로 패터닝하여 복수개의 게이트 배선과 상기반도체층(113) 상의 게이트 전극(116)을 형성한 뒤, 상기 게이트 전극(116)을 마스크로 하여 반도체층(113)에 n+불순물을 이온주입하여 소스/드레인 영역(113a,113b)을 형성한다. 이 때, 상기 소스영역과 드레인 영역 사이의 경로는 채널영역이 된다.
이어, 도 3d에서와 같이 상기 게이트 전극(116)을 포함한 전면에 실리콘 질화물 또는 실리콘산화물을 도포하여 층간 절연막(118)을 형성한다.
그 후, 도 3e에서와 같이 상기 층간절연막(118)과 게이트 절연막(115)을 선택적으로 제거하여 상기 소스/드레인 영역(113a,113b)이 노출되는 콘택홀을 형성하고 그 콘택홀이 매립되도록 상기 층간절연막(118) 상에 저저항의 금속을 증착한 뒤, 사진시각공정으로 패터닝하여 데이터 배선 및 상기 제 1 콘택홀(117)을 통해 소스/드레인 영역(113a,113b)과 각각 연결되는 소스/드레인 전극(119,120)을 형성한다.
이 때, 상기 데이터 배선은 게이트 배선과 수직 교차하여 화소영역을 정의하고, 상기 두 배선의 교차지점에 반도체층(113), 게이트 절연막(115), 게이트 전극(116), 층간절연막(118), 소스/드레인 전극(119,120)으로 이루어지는 폴리실리콘 박막트랜지스터가 형성된다.
다음, 도 3f에서와 같이 상기 소스/드레인 전극(119,120)을 포함한 전면에 BCB 또는 아크릴 수지 등의 유기절연막을 소정 두께로 증착하여 보호막(121)을 형성하고, 상기 보호막(121)을 선택적으로 제거하여 콘택홀을 형성한 후, 상기 드레인 전극(120)과 연결되는 ITO 재질의 화소전극(122)을 화소영역 내에 형성한다.
다음, 도시하지는 않았지만 제 2 기판 상에 염색법, 전착법, 안료분산법, 인쇄법 등을 사용하여 R,G,B(red, green, blue)로 이루어진 칼라필터층을 형성하고, 상기 칼라필터층 상에 ITO 재질의 공통전극을 형성한다.
마지막으로, 상기 제 1 기판과 제 2 기판을 대향합착하고 그 사이의 수 μm의 공간에 액정을 주입한 후, 액정 주입구를 밀봉처리하면 폴리실리콘 박막트랜지터를 포함하는 액정표시소자가 완성된다.
상기와 같은 본 발명의 폴리실리콘 박막트랜지터의 제조방법 및 이를 적용한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 결정립계가 돌출된 실리콘층 상에 캡핑막을 증착한 후, 식각속도 차이를 이용한 표면식각을 통해서 결정립계를 제거함으로써, 폴리실리콘층 표면을 손상시키지 않으면서 돌출이 완화된 폴리실리콘층을 얻을 수 있다.
따라서, 표면 상태가 향상된 폴리실리콘층을 반도체층으로 하는 박막트랜지스터의 제조가 가능해진다.
둘째, 표면 거칠기가 완화된 폴리실리콘층을 반도체층으로 함으로써 액정표시소자의 구동시 반도체층에서의 전류흐름 특성이 향상된다.
따라서, 소자의 신뢰성이 향상되고 폴리실리콘층의 표면이 손상되지 않으므로 공정의 안정성이 확보된다.
Claims (17)
- 기판 상에 비정질실리콘을 증착한 후 폴리실리콘층으로 결정화하는 단계;상기 폴리실리콘층 위에 캡핑막을 형성하는 단계;상기 캡핑막을 제거함과 동시에 폴리실리콘층 표면에 돌출된 결정립계를 제거하여 상기 결정화된 폴리실리콘층 표면을 평탄화하는 단계;상기 폴리실리콘층을 패터닝하여 반도체층을 형성하는 단계;상기 반도체층의 소정 부위에 상기 반도체층과 절연된 게이트 전극을 형성하는 단계;상기 반도체층에 이온주입하여 소스/드레인 영역을 형성하는 단계;상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 캡핑막은 실리콘질화물 또는 실리콘산화물을 재료로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 캡핑막을 제거하는 공정은 플라즈마 건식식각장비에서 행해지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 캡핑막을 제거하는 공정은 습식식각장비에서 행해지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 폴리실리콘층 하부에 버퍼층을 더 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 기판 상에 비정질실리콘층을 형성하는 단계;상기 비정질실리콘층을 폴리실리콘층으로 결정화하는 단계;상기 폴리실리콘층 위에 캡핑막을 형성하는 단계;상기 캡핑막을 제거하는 단계;상기 폴리실리콘층을 패터닝하여 반도체층을 형성하는 단계;상기 반도체층 위에 제 1 절연막과 게이트 전극을 차례로 형성하는 단계;상기 반도체층에 이온주입하여 소스/드레인 영역을 형성하는 단계;상기 게이트 전극 위에 제 2 절연막을 형성하는 단계;상기 제 2 절연막을 관통하여 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;상기 제 1 기판에 대향하도록 제 2 기판을 합착하고, 그 사이에 액정을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 캡핑막을 제거하는 단계에서, 폴리실리콘층 표면에 돌출된 결정립계를 동시에 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 캡핑막은 실리콘질화물 또는 실리콘산화물을 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 캡핑막을 제거하는 공정은 플라즈마 건식식각장비에서 행해지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 캡핑막을 제거하는 공정은 습식식각장비에서 행해지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 기판 상에 비정질실리콘층을 형성하기 전에 버퍼층을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 12 항에 있어서, 상기 버퍼층은 실리콘산화물을 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 제 1 ,제 2 절연막은 실리콘 질화물 또는 실리콘산화물을 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 게이트전극과 동시에 게이트 배선을 형성하는 단계;상기 소스/드레인 전극과 동시에 상기 게이트 배선에 교차하는 데이터 배선을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서, 상기 소스/드레인 전극 형성 후, 상기 드레인 전극이 노출되는 보호막을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 16 항에 있어서, 상기 보호막은 실리콘질화물, 실리콘 산화물, BCB 또는 아크릴 수지를 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029070A KR100425159B1 (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029070A KR100425159B1 (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020089960A KR20020089960A (ko) | 2002-11-30 |
| KR100425159B1 true KR100425159B1 (ko) | 2004-03-30 |
Family
ID=27706517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0029070A KR100425159B1 (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425159B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611219B1 (ko) * | 2003-03-05 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| KR101402261B1 (ko) * | 2007-09-18 | 2014-06-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 제조 방법 |
| KR102497781B1 (ko) * | 2017-09-29 | 2023-02-08 | 삼성디스플레이 주식회사 | 폴리실리콘층의 제조 방법 및 박막 트랜지스터 |
| KR102544980B1 (ko) * | 2018-03-08 | 2023-06-20 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
| CN111025800B (zh) * | 2019-12-06 | 2021-06-01 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070631A (ko) * | 1997-01-20 | 1998-10-26 | 야마자끼순페이 | 반도체 장치 및 그의 제조 방법 |
| KR20000062534A (ko) * | 1999-02-09 | 2000-10-25 | 가네꼬 히사시 | 다결정 실리콘 막의 형성 방법 |
-
2001
- 2001-05-25 KR KR10-2001-0029070A patent/KR100425159B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070631A (ko) * | 1997-01-20 | 1998-10-26 | 야마자끼순페이 | 반도체 장치 및 그의 제조 방법 |
| KR20000062534A (ko) * | 1999-02-09 | 2000-10-25 | 가네꼬 히사시 | 다결정 실리콘 막의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020089960A (ko) | 2002-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7361535B2 (en) | Liquid crystal display device having polycrystalline TFT and fabricating method thereof | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| JP4296234B2 (ja) | 薄膜トランジスターの製造方法 | |
| KR20000075031A (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| US20080296583A1 (en) | Display Device And Manufacturing Method of The Same | |
| KR100492727B1 (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| JP4017240B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100640213B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| US7443457B2 (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
| KR19980085593A (ko) | 박막트랜지스터 제조방법 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
| KR100459211B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| KR20020045020A (ko) | 박막트랜지스터 제조방법 | |
| US20060164566A1 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
| KR100425158B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| KR20020089959A (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| KR101035921B1 (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
| KR20050065109A (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061229 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |