KR102497781B1 - 폴리실리콘층의 제조 방법 및 박막 트랜지스터 - Google Patents

폴리실리콘층의 제조 방법 및 박막 트랜지스터 Download PDF

Info

Publication number
KR102497781B1
KR102497781B1 KR1020170128166A KR20170128166A KR102497781B1 KR 102497781 B1 KR102497781 B1 KR 102497781B1 KR 1020170128166 A KR1020170128166 A KR 1020170128166A KR 20170128166 A KR20170128166 A KR 20170128166A KR 102497781 B1 KR102497781 B1 KR 102497781B1
Authority
KR
South Korea
Prior art keywords
polysilicon layer
excimer laser
laser beam
energy density
layer
Prior art date
Application number
KR1020170128166A
Other languages
English (en)
Other versions
KR20190038729A (ko
Inventor
서종오
소병수
이동민
이동성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170128166A priority Critical patent/KR102497781B1/ko
Priority to US15/948,097 priority patent/US10411133B2/en
Publication of KR20190038729A publication Critical patent/KR20190038729A/ko
Application granted granted Critical
Publication of KR102497781B1 publication Critical patent/KR102497781B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

폴리실리콘층의 제조 방법은 비정질 실리콘층에 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 조사하여 제1 폴리실리콘층을 형성하는 단계, 상기 제1 폴리실리콘층 상에 위치하는 산화층을 제거하는 단계, 그리고 상기 제1 폴리실리콘층에 상기 제1 에너지 밀도 대비 80% 내지 100%인 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 조사하여 제2 폴리실리콘층을 형성하는 단계를 포함한다.

Description

폴리실리콘층의 제조 방법 및 박막 트랜지스터{METHOD FOR MANUFATURING POLYSILICON LAYER AND THIN FILM TRANSISTOR}
본 기재는 폴리실리콘층의 제조 방법 및 박막 트랜지스터에 관한 것이다.
일반적으로, 표시 장치의 일례로서, 유기 발광 표시 장치(organic light emitting display), 액정 표시 장치(liquid crystal display) 및 플라즈마 디스플레이 패널(plasma display panel) 등이 있다.
이 중, 유기 발광 표시 장치는 액티브층 및 게이트 전극을 포함하는 박막 트랜지스터를 포함하며, 이 액티브층은 폴리실리콘층을 포함한다.
폴리실리콘층은 엑시머 레이저 빔을 이용하여 비정질 실리콘층을 결정화하여 형성한다. 이 폴리실리콘층은 입계(grain boundary)에 대응하여 위치하는 복수의 돌기들을 포함함으로써, 폴리실리콘층의 표면 거칠기가 증가한다.
일 실시예는, 표면 거칠기가 최소화된 폴리실리콘층의 제조 방법 및 박막 트랜지스터를 제공하고자 한다.
일 측면은 비정질 실리콘층에 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 조사하여 제1 폴리실리콘층을 형성하는 단계, 상기 제1 폴리실리콘층 상에 위치하는 산화층을 제거하는 단계, 그리고 상기 제1 폴리실리콘층에 상기 제1 에너지 밀도 대비 80% 내지 100%인 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 조사하여 제2 폴리실리콘층을 형성하는 단계를 포함하는 폴리실리콘층의 제조 방법을 제공한다.
상기 제1 에너지 밀도는 405mJ/cm2 내지 425mJ/cm2 일 수 있다.
상기 제1 폴리실리콘층을 형성하는 단계는 상기 제1 엑시머 레이저 빔을 상기 비정질 실리콘층에 일 방향으로 80% 내지 95% 중첩하도록 조사하여 수행할 수 있다.
상기 제1 엑시머 레이저 빔의 상기 일 방향으로의 스캔 피치(pitch)는 20㎛ 내지 40㎛일 수 있다.
상기 제1 엑시머 레이저 빔의 폭은 450㎛ 내지 510㎛일 수 있다.
상기 제2 폴리실리콘층을 형성하는 단계는 상기 제2 엑시머 레이저 빔을 상기 제1 폴리실리콘층에 일 방향으로 78% 내지 96% 중첩하도록 조사하여 수행할 수 있다.
상기 제2 엑시머 레이저 빔의 상기 일 방향으로의 스캔 피치(pitch)는 5㎛ 내지 120㎛일 수 있다.
상기 제2 엑시머 레이저 빔의 폭은 450㎛ 내지 510㎛일 수 있다.
상기 산화층을 제거하는 단계는 0.5% 농도의 플루오린화수소(HF) 용액을 30초 내지 180초 상기 제1 폴리실리콘층에 도포하여 수행할 수 있다.
또한, 일 측면은 상기 폴리실리콘층의 제조 방법에 의해 제조된 제2 폴리실리콘층, 그리고 상기 제2 폴리실리콘층 상에 위치하는 게이트 전극을 포함하며, 상기 제2 폴리실리콘층의 표면 거칠기의 제곱평균제곱근(Root Mean Square, RMS)은 4nm 내지 7nm인 박막 트랜지스터를 제공한다.
또한, 일 측면은 상기 폴리실리콘층의 제조 방법에 의해 제조된 제2 폴리실리콘층, 그리고 상기 제2 폴리실리콘층 상에 위치하는 게이트 전극을 포함하며, 상기 제2 폴리실리콘층의 표면 최대 거칠기 RPV(Peak to Valley)의 값이 10nm 내지 30nm인 박막 트랜지스터를 제공한다.
일 실시예에 따르면, 표면 거칠기가 최소화된 폴리실리콘층의 제조 방법 및 박막 트랜지스터가 제공된다.
도 1은 일 실시예에 따른 폴리실리콘층의 제조 방법을 나타낸 순서도이다.
도 2는 일 실시예에 따른 폴리실리콘층의 제조 방법을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 폴리실리콘층의 제조 방법에서 제1 엑시머 레이저의 스캔 피치를 나타낸 도면이다.
도 4는 일 실시예에 따른 폴리실리콘층의 제조 방법에서 제2 엑시머 레이저의 스캔 피치를 나타낸 도면이다.
도 5는 일 실시예에 따른 폴리실리콘층의 제조 방법의 효과를 확인한 실험 결과를 나타낸 TEM(Transmission Electron Microscope) 사진이다.
도 6은 일 실시예에 따른 폴리실리콘층의 제조 방법의 효과를 확인한 실험 결과를 나타낸 그래프이다.
도 7은 일 실시예에 따른 폴리실리콘층의 제조 방법에서 수치 한정이 임계 범위임을 확인한 실험 결과를 나타낸 AFM(Atomic Force Microscope) 사진이다.
도 8은 일 실시예에 따른 폴리 실리콘층의 제조 방법에서 수치 한정이 임계 범위임을 확인한 실험 결과를 나타낸 그래프이다.
도 9는 다른 실시예에 따른 다른 실시예에 따른 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도 1 내지 도 4를 참조하여 일 실시예에 따른 폴리실리콘층의 제조 방법을 설명한다.
도 1은 일 실시예에 따른 폴리실리콘층의 제조 방법을 나타낸 순서도이다. 도 2는 일 실시예에 따른 폴리실리콘층의 제조 방법을 설명하기 위한 도면이다.
우선, 도 1 및 도 2의 (A), (B), 및 (C)를 참조하면, 비정질 실리콘층(100)에 제1 엑시머 레이저 빔(LB1)을 조사하여 제1 폴리실리콘층(200)을 형성한다(S100).
구체적으로, 도 2의 (A)를 참조하면, 버퍼층을 포함하는 기판 상에 비정질 실리콘층(100)을 형성한다. 이때, 비정질 실리콘층(100)의 표면에는 자연적으로 형성된 산화층(110)이 위치할 수 있다.
도 2의 (B)를 참조하면, 비정질 실리콘층(100)에 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔(LB1)을 조사한다.
도 3은 일 실시예에 따른 폴리실리콘층의 제조 방법에서 제1 엑시머 레이저의 스캔 피치를 나타낸 도면이다.
도 3을 참조하면, 제1 엑시머 레이저 빔(LB1)의 제1 폭(WI1)은 450㎛ 내지 510㎛일 수 있다. 제1 엑시머 레이저 빔(LB1)의 제1 에너지 밀도는 405mJ/cm2 내지 425mJ/cm2 일 수 있다. 제1 엑시머 레이저 빔(LB1)은 비정질 실리콘층(100)에 일 방향(X)으로 80% 내지 95% 중첩하도록 조사될 수 있다. 제1 엑시머 레이저 빔(LB1)의 일 방향(X)으로의 제1 스캔 피치(SP1)는 20㎛ 내지 40㎛일 수 있다.
도 2의 (C)를 참조하면, 제1 엑시머 레이저 빔(LB1)에 의해 비정질 실리콘층(100)이 액체화되고 다시 고체화됨으로써, 제1 폴리실리콘층(200)이 형성된다. 제1 폴리실리콘층(200)의 입계에 대응하여 돌기들이 형성되며, 이 돌기에 대응하여 산화층(110)이 위치할 수 있다. 제1 폴리실리콘층(200)의 입계에 대응하는 돌기의 높이는 산화층(110)의 높이를 더해 더 높아질 수 있다. 여기서 높이는 제1 폴리실리콘층(200)의 아래에 위치할 수 있는 기판의 표면으로부터 제1 폴리실리콘층(200)의 돌기의 피크(peak)까지 높이일 수 있다. 또한, 높이는 제1 폴리실리콘층(200) 자체의 두께일 수 있다.
다음, 도 2의 (D)를 참조하면, 제1 폴리실리콘층(200) 상에 위치하는 산화층(110)을 제거한다(S200).
구체적으로, 제1 폴리실리콘층(200)의 돌기에 대응하여 위치하는 산화층(110)이 제거되도록, 0.5% 농도의 플루오린화수소(HF) 용액을 30초 내지 180초 제1 폴리실리콘층(200)에 도포하여 산화층(110)을 제거한다. 이후, 순수(De-Ionized Water) 및 수소수를 이용해 제1 폴리실리콘층(200)을 세정한다. 이때, 제1 폴리실리콘층(200)의 표면에 산화층이 형성되는 것을 억제하기 위해 오존(O3)을 이용한 세정은 수행하지 않을 수 있다.
제1 폴리실리콘층(200) 상에 위치하는 산화층(110)이 제거됨으로써, 제1 폴리실리콘층(200)의 입계에 대응하는 돌기의 높이가 낮아진다.
다음, 도 2의 (E) 및 (F)를 참조하면, 제1 폴리실리콘층(200)에 제2 엑시머 레이저 빔(LB2)을 조사하여 제2 폴리실리콘층(300)을 형성한다(S300).
구체적으로, 도 2의 (E)를 참조하면, 제1 폴리실리콘층(200)에 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔(LB2)을 조사한다.
도 4는 일 실시예에 따른 폴리실리콘층의 제조 방법에서 제2 엑시머 레이저의 스캔 피치를 나타낸 도면이다.
도 4를 참조하면, 제2 엑시머 레이저 빔(LB2)의 제2 폭(WI2)은 450㎛ 내지 510㎛일 수 있다. 제2 엑시머 레이저 빔(LB2)의 제2 에너지 밀도는 제1 에너지 밀도 대비 80% 내지 100%일 수 있다. 즉, 제2 에너지 밀도는 405mJ/cm2 내지 425mJ/cm2 의 80% 내지 100%인 324mJ/cm2 내지 425mJ/cm2 일 수 있다. 보다 구체적으로, 제2 에너지 밀도는 340mJ/cm2 내지 425mJ/cm2 일 수 있다.
제2 엑시머 레이저 빔(LB2)은 제1 폴리실리콘층(200)에 일 방향(X)으로 78% 내지 96% 중첩하도록 조사될 수 있다. 제2 엑시머 레이저 빔(LB2)의 일 방향(X)으로의 제2 스캔 피치(SP2)는 5㎛ 내지 120㎛일 수 있다.
도 2의 (F)를 참조하면, 제2 엑시머 레이저 빔(LB2)에 의해 제1 폴리실리콘층(200)이 액체화되고 다시 고체화됨으로써, 제2 폴리실리콘층(300)이 형성된다. 제1 폴리실리콘층(200)으로부터 제2 폴리실리콘층(300)이 형성됨으로써, 제2 폴리실리콘층(300)의 입계에 대응하는 돌기의 높이가 낮아진다.
이상과 같이, 일 실시예에 따른 폴리실리콘층의 제조 방법은 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔(LB1)을 이용하여 비정질 실리콘층(100)으로부터 제1 폴리실리콘층(200)을 형성하여 제1 폴리실리콘층(200)의 입계에 대응하는 돌기의 높이가 산화층(110)의 높이를 더해 높아지나, 제1 폴리실리콘층(200) 상에 위치하는 산화층(110)이 제거되어 제1 폴리실리콘층(200)의 입계에 대응하여 형성된 돌기의 높이가 낮아지고, 제1 에너지 밀도 대비 80% 내지 100%의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔(LB2)을 이용하여 제1 폴리실리콘층(200)으로부터 제2 폴리실리콘층(300)을 형성하여 제2 폴리실리콘층(300)의 입계에 대응하는 돌기의 높이가 더 낮아진다.
즉, 표면 거칠기가 최소화된 폴리실리콘층의 제조 방법이 제공된다.
이하, 도 5 및 도 6을 참조하여, 상술한 일 실시예에 따른 폴리실리콘층의 제조 방법의 효과를 확인한 실험 결과를 설명한다.
도 5는 일 실시예에 따른 폴리실리콘층의 제조 방법의 효과를 확인한 실험 결과를 나타낸 TEM(Transmission Electron Microscope) 사진이다.
도 5의 (A)는 비정질 실리콘층에 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 조사하여 형성된 제1 폴리실리콘층의 돌기의 높이를 나타낸 사진이다.
도 5의 (A)를 참조하면, 제1 폴리실리콘층의 돌기의 최대 높이가 1026Å임을 확인하였다.
도 5의 (B)는 제1 폴리실리콘층 상에 위치하는 산화층을 제거한 제1 폴리실리콘층의 돌기의 높이를 나타낸 사진이다.
도 5의 (B)를 참조하면, 제1 폴리실리콘층의 돌기의 최대 높이가 911Å임을 확인하였다. 즉, 제1 폴리실리콘층의 돌기의 높이가 낮아지는 것을 확인하였다.
도 5의 (C)는 제1 폴리실리콘층에 제1 에너지 밀도 대비 80% 내지 100%인 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 조사하여 형성된 제2 폴리실리콘층의 돌기의 높이를 나타낸 사진이다.
도 5의 (C)를 참조하면, 제2 폴리실리콘층의 돌기의 최대 높이가 504Å임을 확인하였다. 즉, 제2 폴리실리콘층의 돌기의 높이가 더 낮아지는 것을 확인하였다.
도 6은 일 실시예에 따른 폴리실리콘층의 제조 방법의 효과를 확인한 실험 결과를 나타낸 그래프이다.
도 6에 도시된 그래프에서, x축의 (A), (B), (C)는 도 5의 (A), (B), (C)에 해당하며, y축은 제1 폴리실리콘층 또는 제2 폴리실리콘층의 높이를 나타낸다.
도 6을 참조하면, 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 이용해 비정질 실리콘층으로부터 제1 폴리실리콘층이 형성되고, 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용해 제1 폴리실리콘층으로부터 제2 폴리실리콘층이 형성되면, 폴리실리콘층의 평균 최저 높이인 입자의 중앙 부분(Grain Center)의 높이는 크게 변화가 없으나, 폴리실리콘층의 평균 최고 높이인 입계(Grain Boundary)에 대응하는 돌기의 높이는 실질적으로 800Å으로부터 실질적으로 500Å으로 낮아지는 것을 확인하였다.
이와 같이, 일 실시예에 따른 폴리실리콘층의 제조 방법을 이용해 형성된 폴리실리콘층은 표면 거칠기가 저하된다.
이하, 도 7 및 도 8을 참조하여, 상술한 일 실시예에 따른 폴리실리콘층의 제조 방법에서 수치 한정이 임계 범위임을 확인한 실험 결과를 설명한다.
도 7은 일 실시예에 따른 폴리실리콘층의 제조 방법에서 수치 한정이 임계범위임을 확인한 실험 결과를 나타낸 AFM(Atomic Force Microscope) 사진이다.
도 7을 참조하면, Ref는 425mJ/cm2의 에너지 밀도를 가지는 엑시머 레이저 빔을 이용해 형성된 폴리실리콘층의 표면 거칠기를 나타낸 사진이다.
PLA310은 425mJ/cm2의 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 이용해 제1 폴리실리콘층을 형성하고, 제1 에너지 밀도인 425mJ/cm2의 80% 미만인 310mJ/cm2의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용해 제1 폴리실리콘층으로부터 형성된 제2 폴리실리콘층의 표면 거칠기를 나타낸 사진이다.
PLA340은 425mJ/cm2의 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 이용해 제1 폴리실리콘층을 형성하고, 제1 에너지 밀도인 425mJ/cm2의 80% 내지 100%의 범위 내에 위치하는 340mJ/cm2의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용해 제1 폴리실리콘층으로부터 형성된 제2 폴리실리콘층의 표면 거칠기를 나타낸 사진이다.
PLA425는 425mJ/cm2의 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 이용해 제1 폴리실리콘층을 형성하고, 제1 에너지 밀도인 425mJ/cm2의 80% 내지 100%의 범위 내에 위치하는 425mJ/cm2의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용해 제1 폴리실리콘층으로부터 형성된 제2 폴리실리콘층의 표면 거칠기를 나타낸 사진이다.
도 8은 일 실시예에 따른 폴리 실리콘층의 제조 방법에서 수치 한정이 임계 범위임을 확인한 실험 결과를 나타낸 그래프이다.
도 8을 참조하면, Ref에 따른 폴리실리콘층은 표면 거칠기의 제곱평균제곱근(Root Mean Square, RMS)이 11.5nm이고, 표면 최대 거칠기 RPV(Peak to Valley)의 값이 61.5nm인 것을 확인하였다.
PLA310에 따른 제1 엑시머 레이저 빔의 제1 에너지 밀도인 425mJ/cm2의 80% 미만인 310mJ/cm2의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용해 제1 폴리실리콘층으로부터 형성된 제2 폴리실리콘층은 표면 거칠기의 제곱평균제곱근(RMS)이 9.39nm이고, 표면 최대 거칠기 RPV의 값이 43.3nm인 것을 확인하였다.
PLA340에 따른 제1 엑시머 레이저 빔의 제1 에너지 밀도인 425mJ/cm2의 80% 내지 100%의 범위 내에 위치하는 340mJ/cm2의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용해 제1 폴리실리콘층으로부터 형성된 제2 폴리실리콘층은 표면 거칠기의 제곱평균제곱근(RMS)이 5.56nm이고, 표면 최대 거칠기 RPV의 값이 28.5nm인 것을 확인하였다.
PLA425에 따른 제1 엑시머 레이저 빔의 제1 에너지 밀도인 425mJ/cm2의 80% 내지 100%의 범위 내에 위치하는 425mJ/cm2의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용해 제1 폴리실리콘층으로부터 형성된 제2 폴리실리콘층은 표면 거칠기의 제곱평균제곱근(RMS)이 2.75nm이고, 표면 최대 거칠기 RPV의 값이 16.1nm인 것을 확인하였다.
이와 같이, 제1 엑시머 레이저 빔의 제1 에너지 밀도의 80% 미만인 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용한 PLA 310에 따른 제2 폴리실리콘층은 표면 거칠기가 Ref에 따른 폴리실리콘층의 표면 거칠기 대비 소폭 저하되었다.
그러나, 제1 엑시머 레이저 빔의 제1 에너지 밀도의 80% 내지 100% 범위 내에 위치하는 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 이용한 PLA 340 및 PLA425에 따른 제2 폴리실리콘층은 표면 거칠기가 Ref에 따른 폴리실리콘층의 표면 거칠기 대비 대폭 저하되었다.
즉, 일 실시예에 따른 폴리 실리콘층의 제조 방법에서 제1 엑시머 레이저 빔의 제1 에너지 밀도 대비 80% 내지 100%인 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔인 수치 한정은 80% 내지 100%의 범위가 임계 범위임을 확인하였다.
이하, 도 9를 참조하여, 다른 실시예에 따른 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 설명한다.
다른 실시예에 따른 박막 트랜지스터는 상술한 일 실시예에 따른 폴리실리콘층의 제조 방법을 이용해 제조될 수 있다.
도 9는 다른 실시예에 따른 다른 실시예에 따른 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 나타낸 도면이다.
도 9를 참조하면, 다른 실시예에 따른 박막 트랜지스터를 포함하는 유기 발광 표시 장치는 버퍼층을 포함하는 기판(500), 박막 트랜지스터(TFT), 유기 발광 소자(OLED)를 포함한다.
박막 트랜지스터(TFT)는 제2 폴리실리콘층(300), 제2 폴리실리콘층(300) 상에 위치하는 게이트 전극(600)을 포함한다. 박막 트랜지스터(TFT)는 공지된 다양한 구조를 가질 수 있다.
제2 폴리실리콘층(300)은 채널 영역(301), 소스 영역(302), 드레인 영역(303)을 포함한다.
제2 폴리실리콘층(300)은 비정질 실리콘층에 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 조사하여 제1 폴리실리콘층을 형성하고, 제1 폴리실리콘층 상의 산화층을 제거하고, 제1 폴리실리콘층에 제1 에너지 밀도 대비 80% 내지 100%의 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 조사하여 제2 폴리실리콘층으로 형성된다.
제2 폴리실리콘층(300)의 표면 거칠기의 제곱평균제곱근(Root Mean Square, RMS)은 2nm 내지 7nm이다. 보다 구체적으로, 제2 폴리실리콘층(300)의 표면 거칠기의 제곱평균제곱근(Root Mean Square, RMS)은 2.75nm 내지 5.56nm이다
제2 폴리실리콘층(300)의 표면 최대 거칠기 RPV(Peak to Valley)의 값은 10nm 내지 30nm이다. 보다 구체적으로, 제2 폴리실리콘층(300)의 표면 최대 거칠기 RPV(Peak to Valley)의 값은 16.1nm 내지 28.5nm이다.
유기 발광 소자(OLED)는 박막 트랜지스터(TFT)로부터 전달된 전류값에 대응하는 휘도의 빛을 발광한다. 유기 발광 소자(OLED)는 제1 전극(700), 유기 발광층(800), 제2 전극(900)을 포함한다. 유기 발광 소자(OLED)는 공지된 다양한 구조를 가질 수 있다.
본 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
비정질 실리콘층(100), 제1 엑시머 레이저 빔(LB1), 제1 폴리실리콘층(200), 제2 엑시머 레이저 빔(LB2), 제2 폴리실리콘층(300)

Claims (11)

  1. 비정질 실리콘층에 제1 에너지 밀도를 가지는 제1 엑시머 레이저 빔을 조사하여 제1 폴리실리콘층을 형성하는 단계;
    상기 제1 폴리실리콘층 상에 위치하는 산화층을 제거하는 단계; 그리고
    상기 제1 폴리실리콘층에 상기 제1 에너지 밀도 대비 80% 내지 100%인 제2 에너지 밀도를 가지는 제2 엑시머 레이저 빔을 조사하여 제2 폴리실리콘층을 형성하는 단계
    를 포함하고,
    상기 제1 엑시머 레이저빔을 조사하는 단계에 의해 상기 산화층의 부분들이 상기 제1 폴리 실리콘층의 입계에 위치하는 폴리실리콘층의 제조 방법.
  2. 제1항에서,
    상기 제1 에너지 밀도는 405mJ/cm2 내지 425mJ/cm2 인 폴리실리콘층의 제조 방법.
  3. 제1항에서,
    상기 제1 폴리실리콘층을 형성하는 단계는 상기 제1 엑시머 레이저 빔을 상기 비정질 실리콘층에 일 방향으로 80% 내지 95% 중첩하도록 조사하여 수행하는 폴리실리콘층의 제조 방법.
  4. 제3항에서,
    상기 제1 엑시머 레이저 빔의 상기 일 방향으로의 스캔 피치(pitch)는 20㎛ 내지 40㎛인 폴리실리콘층의 제조 방법.
  5. 제1항에서,
    상기 제1 엑시머 레이저 빔의 폭은 450㎛ 내지 510㎛인 폴리실리콘층의 제조 방법.
  6. 제1항에서,
    상기 제2 폴리실리콘층을 형성하는 단계는 상기 제2 엑시머 레이저 빔을 상기 제1 폴리실리콘층에 일 방향으로 78% 내지 96% 중첩하도록 조사하여 수행하는 폴리실리콘층의 제조 방법.
  7. 제6항에서,
    상기 제2 엑시머 레이저 빔의 상기 일 방향으로의 스캔 피치(pitch)는 5㎛ 내지 120㎛인 폴리실리콘층의 제조 방법.
  8. 제1항에서,
    상기 제2 엑시머 레이저 빔의 폭은 450㎛ 내지 510㎛인 폴리실리콘층의 제조 방법.
  9. 제1항에서,
    상기 산화층을 제거하는 단계는 0.5% 농도의 플루오린화수소(HF) 용액을 30초 내지 180초 상기 제1 폴리실리콘층에 도포하여 수행하는 폴리실리콘층의 제조 방법.
  10. 삭제
  11. 삭제
KR1020170128166A 2017-09-29 2017-09-29 폴리실리콘층의 제조 방법 및 박막 트랜지스터 KR102497781B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170128166A KR102497781B1 (ko) 2017-09-29 2017-09-29 폴리실리콘층의 제조 방법 및 박막 트랜지스터
US15/948,097 US10411133B2 (en) 2017-09-29 2018-04-09 Method for minimizing surface roughness of polysilicon layer and thin film transistor including the polysilicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170128166A KR102497781B1 (ko) 2017-09-29 2017-09-29 폴리실리콘층의 제조 방법 및 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20190038729A KR20190038729A (ko) 2019-04-09
KR102497781B1 true KR102497781B1 (ko) 2023-02-08

Family

ID=65896263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170128166A KR102497781B1 (ko) 2017-09-29 2017-09-29 폴리실리콘층의 제조 방법 및 박막 트랜지스터

Country Status (2)

Country Link
US (1) US10411133B2 (ko)
KR (1) KR102497781B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058622A (ko) 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043072A1 (en) * 2003-02-05 2006-03-02 Industrial Technology Research Institute Method for planarizing polysilicon
JP2008270510A (ja) 2007-04-20 2008-11-06 Yamaguchi Univ レーザによるシリコン結晶成長方法及び装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP4770027B2 (ja) 2001-01-19 2011-09-07 ソニー株式会社 ポリシリコン評価方法並びに薄膜トランジスタ製造システム及び方法
KR100425159B1 (ko) * 2001-05-25 2004-03-30 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR100542982B1 (ko) * 2001-10-09 2006-01-20 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR20040052468A (ko) * 2001-11-12 2004-06-23 소니 가부시끼 가이샤 레이저 어닐 장치 및 박막 트랜지스터의 제조 방법
KR100611214B1 (ko) * 2001-11-28 2006-08-09 삼성에스디아이 주식회사 비정질실리콘의 결정화 방법, 이를 이용하여 제조된박막트랜지스터 및 평판표시장치
KR100460209B1 (ko) * 2002-11-08 2004-12-04 엘지.필립스 엘시디 주식회사 비정질 실리콘층의 결정화 방법
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
KR101254744B1 (ko) 2006-06-28 2013-04-15 엘지디스플레이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043072A1 (en) * 2003-02-05 2006-03-02 Industrial Technology Research Institute Method for planarizing polysilicon
JP2008270510A (ja) 2007-04-20 2008-11-06 Yamaguchi Univ レーザによるシリコン結晶成長方法及び装置

Also Published As

Publication number Publication date
US10411133B2 (en) 2019-09-10
KR20190038729A (ko) 2019-04-09
US20190103495A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
TW540099B (en) Liquid crystal display element and method of manufacturing the same
JPH11102867A (ja) 半導体薄膜の形成方法およびプラスチック基板
TWI621050B (zh) 顯示裝置及其製造方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
KR102497781B1 (ko) 폴리실리콘층의 제조 방법 및 박막 트랜지스터
WO2017067336A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
KR100697497B1 (ko) 반도체 장치 및 그의 제조 방법
JP2010192611A (ja) 半導体装置基板の製造方法および半導体装置基板
JP4169071B2 (ja) 表示装置
KR102519086B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP2009289874A (ja) 薄膜トランジスタおよび表示装置
US10943927B2 (en) Array substrate, fabrication method thereof, driving transistor and display panel
KR100611219B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP2007142287A (ja) 回路素子、半導体装置、表示装置及び回路素子の製造方法
US20090250791A1 (en) Crystalline Semiconductor Stripes
TW200307903A (en) Active-matrix type display device and method for manufacturing the same
JPH05190451A (ja) 半導体素子の製造方法
JP5394672B2 (ja) 結晶化装置
JP2005340410A (ja) 電界効果トランジスタ及び電界効果トランジスタの製造方法
TWI603385B (zh) 結晶裝置、結晶方法、有機發光顯示裝置及製造有機發光顯示裝置之方法
US8507331B2 (en) Method of adjusting gap between bumps in pixel region and method of manufacturing display device using the method
JP2004160518A (ja) レーザ加工方法
KR101528506B1 (ko) 어레이 기판 및 이의 제조방법
KR100646962B1 (ko) 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법
KR100700011B1 (ko) 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant