JP2007142287A - 回路素子、半導体装置、表示装置及び回路素子の製造方法 - Google Patents

Abstract

【課題】素子特性及び信頼性を向上させることができる回路素子、半導体装置、表示装置及び回路素子の製造方法を提供する。
【解決手段】半導体層１２上に絶縁膜５及び導電層６が積層された構造を含む回路素子であって、上記半導体層１２は、平面視したときに導電層６と交差する端面の垂直方向の傾斜角度θが４５°以上、７０°以下である回路素子。
【選択図】図１

Description

本発明は、回路素子、半導体装置、表示装置及び回路素子の製造方法に関する。より詳しくは、液晶表示パネルに好適な薄膜トランジスタ等の回路素子、半導体装置、表示装置及び回路素子の製造方法に関するものである。

液晶表示装置は、薄型・軽量・低消費電力といった特長を活かし、幅広い分野で利用されている。例えば、アクティブマトリクス駆動方式の液晶表示装置は、薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）等のアクティブ素子がスイッチとして画素毎に設けられており、アクティブ素子がオンになると駆動電圧が画素に書き込まれ、アクティブ素子がオフになった後も保持容量素子によって駆動電圧は保持されるものであり、クロストークが少ない鮮明な画像を提供することができる。したがって、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯情報端末（ＰＤＡ）等のモバイル情報機器及びカーナビゲーション等のディスプレイ装置として多用されている。

ところで、画素のスイッチ等としてトップゲート構造を有するＴＦＴを形成する場合、ゲート絶縁膜の段差被覆性（ステップカバレージ）を確保し、高い絶縁耐圧を得るために、半導体層の端部にはテーパ（傾斜）が付けられる。例えば、端部の断面のテーパ角が１０〜４５°であるチャネル層（半導体層）と、チャネル層上に形成され、チャネル層と交差するゲート電極と、ゲート電極の両側のチャネル層に形成されたソース／ドレイン領域とを有するＴＦＴの構成が開示されている（例えば、特許文献１参照。）。

図８（ａ）〜（ｄ）は、上述したような構成のＴＦＴの製造工程を示す断面模式図である。上述したような構成によれば、不純物イオン７を注入する工程（図８（ｃ））において、テーパ領域（図中の点線領域）と水平領域とでチャネル層１２の膜厚が異なるために、注入される不純物イオン７の量も異なり、その結果、テーパ領域には水平領域と特性が異なるトランジスタ（寄生トランジスタ）が形成されてしまう。したがって、オフ電流（Ｉ_ｏｆｆ）が発生するため、低閾値電圧（Ｖ_ｔｈ）化及び低消費電力化を実現することができないという点で改善の余地があった。

また、図９（ａ）〜（ｄ）は、半導体層の端面の垂直方向の傾斜角度を略垂直にしたＴＦＴの製造工程を示す断面模式図である。この場合には、不純物イオン７を注入する工程（図９（ｃ））において、注入される不純物イオン７の量に差は生じない。しかしながら、図９（ｄ）に示すように、半導体層１２の端面領域の付近（図中の点線領域）でゲート絶縁膜５の膜厚が小さくなるため、信頼性が低下してしまうという点で改善の余地があった。

更に、半導体膜（半導体層）の端部のテーパ面が基板に対して８０°以下の傾斜となるように形成されるＴＦＴの製造方法が開示されている（例えば、特許文献２参照。）。しかしながら、フォトレジスト膜は、フォトレジストの特性及びベーキングによる効果により、微細なパターンほどテーパ面の傾斜角度が大きくなる傾向にあり、大きなパターンほどテーパ面の傾斜角度が小さくなる傾向にある。したがって、上記製造方法によれば、フォトレジスト膜を用いて大きな平面積の半導体膜及び小さな平面積の半導体膜のそれぞれに同時にテーパ面を形成する場合に、大きな平面積の半導体膜のテーパ面において適切な傾斜角度を得ようとしてドライエッチングを行うと、小さな平面積の半導体膜のテーパ面で傾斜角度が大きくなりすぎて良好なステップカバレージを得ることができなくなるおそれがある。また、小さな平面積の半導体膜のテーパ面において適切な傾斜角度を得ようとしてドライエッチングを行うと、大きな平面積の半導体膜で充分な傾斜角度を得ることができず、テーパ面に寄生トランジスタが形成されるおそれがある。したがって、異なる平面積の半導体膜のテーパ面を形成する場合に、全ての半導体膜のテーパ面で適当な傾斜角度を得ることができないという点で改善の余地があった。
特開２０００−３１４９３号公報 特開２００３−１７４０３６号公報

本発明は、上記現状に鑑みてなされたものであり、素子特性及び信頼性を向上させることができる回路素子、半導体装置、表示装置及び回路素子の製造方法を提供することを目的とするものである。

本発明者らは、半導体層上に絶縁膜及び導電層が積層された構造を有する回路素子について種々検討したところ、上記半導体層の平面視したときに導電層と交差する端面の垂直方向の傾斜角度に着目した。そして、上記傾斜角度を４５°以上とすることにより、回路素子内に発生する寄生素子の影響が低減されるため、素子特性を向上させることができるとともに、上記傾斜角度を７０°以下とすることにより、導電層と半導体層との間の絶縁耐圧が確保されるため、信頼性を向上させることができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、半導体層上に絶縁膜及び導電層が積層された構造を有する回路素子であって、上記半導体層は、平面視したときに導電層と交差する端面の垂直方向の傾斜角度が４５°以上、７０°以下である回路素子である。
以下に本発明を詳述する。

本発明の回路素子は、半導体層上に絶縁膜及び導電層が積層された構造を有するものである。上記回路素子は、通常、半導体層上に絶縁膜及び導電層がこの順に積層された３層構造を有するものである。上記回路素子としては、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）、保持容量素子等が挙げられる。上記半導体層の材質としては、廉価性及び量産性の観点から、シリコンが好ましく、高移動度を実現する観点から、ポリシリコン、連続粒界結晶（ＣＧ）シリコン等がより好ましい。

上記半導体層は、平面視したときに導電層と交差する端面の垂直方向の傾斜角度が４５°以上、７０°以下である。上記傾斜角度を４５°以上とすることにより、回路素子内に発生する寄生素子の影響が低減されるため、素子特性を向上させることができる。また、上記傾斜角度を７０°以下とすることにより、端面上の絶縁膜の膜厚が確保され、導電層と半導体層との間の絶縁耐圧が充分に得られるため、信頼性及び歩留まりを向上させることができる。したがって、本発明の回路素子は、絶縁膜の薄膜化及び微細化に好適である。

なお、本明細書において、傾斜角度とは、半導体層の端面と底面とがなす角度のことである。上記傾斜角度の測定方法としては、走査型電子顕微鏡（ＳＥＭ）による断面投影から測定する方法が挙げられる。本発明の作用効果を効果的に得る観点から、上記傾斜角度は、５０°以上、６０°以下であることが好ましい。また、上記半導体層の端面領域を除く領域（水平領域）の膜厚は、４５ｎｍ以上、５５ｎｍ以下であることが好ましく、上記絶縁膜の膜厚は、５０ｎｍ以上、１００ｎｍ以下であることが好ましい。更に、製造上の観点から、上記端面と対向する端面についても、垂直方向の傾斜角度は、４５°以上、７０°以下であることが好ましい。

本発明の回路素子は、上記半導体層、絶縁膜及び導電層を構成要素として含むものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。なお、上記絶縁膜の材質としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ_２）、ＳｉＯ_２よりも誘電率が低い材料として、ＳｉＯＦ、ＳｉＯＣ等、ＳｉＯ_２よりも誘電率が高い材料として、四窒化三ケイ素（Ｓｉ_３Ｎ_４）、シリコンオキシナイトライド等の窒化シリコン（ＳｉＮ_ｘ（ｘは正数））、二酸化チタン（ＴｉＯ_２）、三酸化二アルミニウム（Ａｌ_２Ｏ_３）、五酸化二タンタル（Ｔａ_２Ｏ_５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ_２）、二酸化ジルコニウム（ＺｒＯ_２）等が挙げられる。また、上記導電層の材質としては、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属、上記高融点金属の窒化物等を含んだ化合物等が用いられる。

なお、上記半導体層の平面視したときに導電層と交差する端面の形状は、例えば図７（ａ）に示すような平面形状に限定されず、例えば図７（ｂ）及び（ｃ）に示すように、上に凸の曲面形状であってもよい。上記端面の形状が上に凸の曲面形状である場合には、本発明における傾斜角度とは、例えば図７（ｂ）及び（ｃ）に示すような断面図において、半導体層１２の端面Ｅを示す線の中心Ｍにおける接線Ｌと底面Ｕを示す線とがなす角度θを意味する。

本発明の回路素子における好ましい形態について以下に詳しく説明する。
上記半導体層は、不純物を含有するものであることが好ましい。これによれば、半導体層の端面の垂直方向の傾斜角度が４５°以上に制御されていることにより、半導体層に不純物イオンを打ち込み又は注入する工程において端面領域と他の領域との打ち込み又は注入される不純物イオン量の差が低減されるため、寄生素子の発生を低減することができる。

なお、本明細書において、不純物とは、半導体内においてキャリア（正孔又は電子）を作り出す原子（及び／又はイオン）のことであり、ｐ型の不純物を含む半導体では正孔がキャリアとなり、ｎ型の不純物を含む半導体では電子がキャリアとなる。上記ｎ型の不純物としては、リン等が挙げられ、上記ｐ型の不純物としては、ホウ素等が挙げられる。上記不純物の含有量は特に限定されず、例えば、１Ｅ１２（１×１０^１２）個／ｃｍ^２以上、１Ｅ１５（１×１０^１５）個／ｃｍ^２以下である。上記不純物の注入方法としては、イオン打ち込み法、イオン注入法等が挙げられる。

上記回路素子は、薄膜トランジスタ（ＴＦＴ）であることが好ましい。すなわち、上記絶縁膜は、ゲート絶縁膜であり、上記導電層は、ゲート電極であることが好ましい。これによれば、半導体層の端面の垂直方向の傾斜角度が４５°以上であることにより、寄生トランジスタの形成が抑制されるため、オフ電流を低減することができる。また、半導体層の端面の垂直方向の傾斜角度が７０°以下であることにより、ゲート電極と半導体層との間のゲート絶縁耐圧を確保することができるため、高信頼性のＴＦＴを提供することができる。なお、上記ＴＦＴとしては、相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ等が挙げられる。

上記回路素子は、保持容量素子であることが好ましい。すなわち、上記導電層は、保持容量配線（Ｃｓ配線）であることが好ましい。これによれば、半導体層の端面の垂直方向の傾斜角度が４５°以上であることにより、寄生容量素子の形成を抑制することができるため、高性能な保持容量素子を提供することができる。また、半導体層の端面の垂直方向の傾斜角度が７０°以下であることにより、Ｃｓ配線とドレイン（Ｄ）とのリーク（短絡）を低減することができるため、高信頼化を実現することができる。

本発明はまた、第１半導体層上に第１絶縁膜及び第１導電層が積層された構造を有する第１回路素子と、第２半導体層上に第２絶縁膜及び第２導電層が積層された構造を有する第２回路素子とを基板上に有する半導体装置であって、上記第１半導体層は、第２半導体層と平面形状又は平面積が異なり、上記第１半導体層は、平面視したときに第１導電層と交差する端面の垂直方向の傾斜角度が７０°以下であり、上記第２半導体層は、平面視したときに第２導電層と交差する端面の垂直方向の傾斜角度が４５°以上、７０°以下である半導体装置でもある。これによれば、第１半導体層及び第２半導体層の平面形状又は平面積が異なるものの、上記第１半導体層及び第２半導体層の端面の垂直方向の傾斜角度がともに７０°以下であるため、第１回路素子及び第２回路素子のそれぞれについて高信頼化を実現することができる。また、上記第２半導体層の端面の垂直方向の傾斜角度が４５°以上であるため、第２回路素子の高性能化を図ることができる。

本発明の半導体装置は、上記第１回路素子及び第２回路素子を構成要素として含むものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。なお、上記第１回路素子及び第２回路素子としては、ＴＦＴ、ＴＦＤ、保持容量素子等が挙げられる。また、上記基板としては特に限定されないが、絶縁性を有する基板（絶縁基板）が好ましく、上記絶縁基板の材質としては、ガラス等が挙げられる。上記第１及び第２半導体層の材質としては、上記半導体層と同様のものが挙げられる。上記第１及び第２絶縁膜の材質としては、上記絶縁膜と同様のものが挙げられる。上記第１及び第２導電層の材質としては、上記導電層と同様のものが挙げられる。更に、上記第１半導体層の平面視したときに第１導電層と交差する端面の垂直方向の傾斜角度は、６０°以下であることが好ましい。また、上記第２半導体層の平面視したときに第２導電層と交差する端面の垂直方向の傾斜角度は、５０°以上、６０°以下であることが好ましい。

上記第１半導体層は、第２半導体層よりも平面積が大きく、上記第１回路素子は、保持容量素子であり、上記第２回路素子は、薄膜トランジスタであることが好ましい。上記第１半導体層の平面積が第２半導体層の平面積よりも大きいことにより、上記第１半導体層の平面視したときに第１導電層と交差する端面の垂直方向の傾斜角度を上記第２半導体層の平面視したときに第２導電層と交差する端面の垂直方向の傾斜角度よりも小さくすることができる。したがって、保持容量素子では、第１絶縁膜のステップカバレージを確保することにより、絶縁耐圧を向上させることができるとともに、ＴＦＴでは、寄生ＴＦＴの効果を低減することができる。

なお、上記第１半導体層は、第２半導体層と一体的に形成されていることがより好ましい。すなわち、上記保持容量素子を構成する部分（Ｃｓ部）とＴＦＴを構成する部分（ＴＦＴ部）とが一つの半導体層に含まれ、かつＣｓ部の平面積がＴＦＴ部の平面積よりも大きいことがより好ましい。これによれば、本発明の半導体装置を液晶表示装置の構成部材として好適に用いることができる。上記第１回路素子が保持容量素子である場合には、歩留まりを向上させる観点から、上記第１半導体層は、平面視したときに第１導電層と交差する端面の垂直方向の傾斜角度が６０°以下であることが好ましい。また、上記第２回路素子がＴＦＴである場合には、上記第２半導体層は、平面視したときに第２導電層と交差する端面の垂直方向の傾斜角度が５０°以上、６０°以下であることが好ましい。

本発明は更に、第１半導体層を有する第１回路素子と、第１半導体層と平面形状又は平面積が異なる第２半導体層を有する第２回路素子とを基板上に有する半導体装置の製造方法であって、上記製造方法は、半導体膜上に膜厚０．５μｍ以上、２．０μｍ以下の平面形状又は平面積が互いに異なる第１及び第２フォトレジストパターン膜を形成する工程と、上記半導体膜をドライエッチングして第１及び第２半導体層を形成する工程とを含む半導体装置の製造方法でもある。上記フォトレジストパターン膜の膜厚が０．５μｍ未満である又は２．０μｍを超えると、装置の製造限界から、フォトレジストパターン膜の平面形状又は平面積に依存して発生する端面の垂直方向の傾斜角度のばらつきが大きくなるおそれがある。すなわち、上記フォトレジストパターン膜の膜厚を０．５μｍ以上、２．０μｍ以下とすることにより、フォトレジストパターン膜の平面形状又は平面積に依存して発生する端面の垂直方向の傾斜角度のばらつきが低減されるため、ドライエッチングで形成される第１半導体層及び第２半導体層の端面の垂直方向の傾斜角度の差を低減することができる。

上記フォトレジストパターン膜の材質としては、ネガ型レジストであってもよいが、ポジ型レジストが好ましく、例えば、ｇ線（４３６ｎｍ）・ｈ線（４０５ｎｍ）用ポジ型レジスト（東京応化工業社製）が好適に用いられる。上記フォトレジストパターン膜の形成方法としては、液状レジスト材料を半導体膜上に塗布して塗布膜を形成する処理と、該塗布膜を乾燥する処理と、マスクを用いて該塗布膜を露光する処理と、該塗布膜を現像する処理とを含む方法が挙げられる。

なお、本発明の作用効果をより効果的に得る観点から、上記フォトレジストパターン膜の膜厚は、０．８μｍ以上、１．２μｍ以下であることがより好ましい。また、上記フォトレジストパターン膜は、端面の垂直方向の傾斜角度が４５°以上、７０°以下であることが好ましい。また、上記第１及び第２半導体層は、通常、第１及び第２フォトレジストパターン膜をエッチングマスクとして上記半導体膜をドライエッチングすることにより形成される。上記第１フォトレジストパターン膜は、第２フォトレジストパターン膜と一体的に形成されていてもよく、上記第１半導体層は、第２半導体層と一体的に形成されていてもよい。更に、上記ドライエッチングは、（四フッ化炭素ガスの流量）：（酸素ガスの流量）＝８：２〜８．５：１．５のエッチングガスを用いて行われることが好ましい。
本発明の半導体装置の製造方法は、本発明の半導体装置を製造するのに好適である。

本発明の半導体装置の製造方法は、上記第１及び第２フォトレジストパターン膜形成工程、上記第１及び第２半導体層形成工程を必須の工程として含むものである限り、その他の工程を含んでいても含んでいなくてもよく、特に限定されるものではない。

本発明は更に、上記回路素子又は上記半導体装置を含んで構成される表示装置でもある。本発明の回路素子及び半導体装置によれば、絶縁耐圧が高く、信頼性に優れていることから、表示装置の不良発生を効果的に低減することができる。これにより、表示装置の製造プロセスにおける歩留まりの向上が可能となる。したがって、本発明の表示装置は、液晶表示装置、有機エレクトロルミネセンス表示装置等に好適である。

本発明の回路素子によれば、平面視したときに導電層と交差する半導体層の端面の垂直方向の傾斜角度が適正な値（４５〜７０°）に制御されていることから、回路素子内に発生する寄生素子の影響を低減することにより、素子特性を向上させることができるとともに、半導体層と導電層との間の絶縁耐圧を確保することにより、絶縁耐圧を向上させることができる。

（実験１）
図１（ａ）は、トップゲート構造を有するポリシリコンＴＦＴの構成を示す平面模式図であり、（ｂ）は、（ａ）のＡ−Ｂ線における断面模式図である。なお、図１（ｂ）中のθは、ポリシリコン層１２の端面の垂直方向の傾斜角度を示す。
本実験では、図１（ａ）及び（ｂ）に示すポリシリコンＴＦＴにおけるポリシリコン層１２の端面の垂直方向の傾斜角度θとドレイン電流（Ｉ_ｄ）対ゲート電圧（Ｖ_ｇ）特性との関係を調べた。なお、傾斜角度θは、走査型電子顕微鏡（ＳＥＭ）による断面投影から測定した。また、ドレイン電圧（Ｖ_ｄ）は０．１Ｖとし、ポリシリコンＴＦＴのチャネル幅（Ｗ）／チャネル長（Ｌ）比は５（Ｗ＝２０μｍ、Ｌ＝４μｍ）とした。結果を図２に示す。

図２に示すように、ポリシリコン層１２の傾斜角度θ＝２０°、３０°の場合には、端面領域の閾値電圧（Ｖ_ｔｈ）は、負方向にシフトしていたため、オフ電流（Ｉ_ｏｆｆ）が発生した。これは、ポリシリコン層１２に不純物イオンを注入する工程において注入される不純物イオンの量の差が端面領域と水平領域とで大きく異なる結果、該端面領域に水平領域と特性が異なるトランジスタ（寄生トランジスタ）が形成されたからである。これに対し、傾斜角度θ＝４５、７０°の場合には、端面領域に寄生トランジスタが生成されなかったため、オフ電流は発生しなかった。したがって、ポリシリコン層１２の傾斜角度θが４５°以上である場合に、オフ電流を低減することができることが分かった。

（実験２）
本実験では、図１（ａ）及び（ｂ）に示すポリシリコンＴＦＴにおけるポリシリコン層１２の端面の垂直方向の傾斜角度θとゲート絶縁耐圧との関係を調べた。結果を図３に示す。
図３に示すように、傾斜角度θ＝８０°の場合には、端面上のゲート絶縁膜５の膜厚が小さくなるため、絶縁破壊耐圧は４０Ｖであった。これに対し、傾斜角度θ＝７０°、４５°、２０°の場合には、端面上のゲート絶縁膜５の膜厚が充分に確保されたため、絶縁破壊耐圧は６０Ｖ以上であった。したがって、ポリシリコン層１２の傾斜角度θが７０°以下である場合に、充分なゲート絶縁耐圧を得ることができることが分かった。

したがって、実験１及び２の結果より、ポリシリコン層１２の端面の垂直方向の傾斜角度が４５°以上、７０°以下である場合には、オフ電流を低減することができるとともに、充分なゲート絶縁耐圧を得ることができることが分かった。

（実験３）
まず、図４−１（ａ）及び（ｂ）に示すように、ポリシリコン膜２上に、膜厚Ｔ_Ｈ、幅Ｗのフォトレジストパターン膜１を形成した。なお、本実験では、フォトレジストパターン膜１は、ｇ線（４３６ｎｍ）・ｈ線（４０５ｎｍ）用ポジ型レジスト（東京応化工業社製）を露光量４０ｍＪ／ｃｍ^２で露光し、２．３８質量％の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液で１分間現像することにより形成した。

次に、図４−２（ａ）及び（ｂ）に示すように、四フッ化炭素（ＣＦ_４）ガス及び酸素（Ｏ_２）ガスを用いて、ポリシリコン膜２の反応性イオンエッチング（ＲＩＥ）を行い、ポリシリコン層１２を形成した。最後に、ポリシリコン層１２の端面の垂直方向の傾斜角度θを走査型電子顕微鏡（ＳＥＭ）による断面投影から測定した。本実験では、フォトレジストパターン膜１の膜厚Ｔ_Ｈ及び幅Ｗ並びにエッチング条件を変えることにより、ポリシリコン層１２の端面の垂直方向の傾斜角度θとの関係を調べた。なお、各条件について５回ずつ測定した。結果を図５（ａ）及び（ｂ）に示す。なお、図５（ａ）及び（ｂ）中のＡ１等の記号は、表１中の条件を表している。また、図５（ａ）及び（ｂ）のグラフ中の横線は、ポリシリコン層１２の端面の垂直方向の傾斜角度が４５°及び７０°の線を示している。

図５（ａ）及び（ｂ）より、フォトレジストパターン膜１の膜厚Ｔ_Ｈ及び幅Ｗが同一である場合、Ｏ_２ガスの流量比が大きいほど、ポリシリコン層１２の端面の垂直方向の傾斜角度θは小さくなる傾向にあることが分かった。また、フォトレジストパターン膜１の膜厚Ｔ_Ｈ及びエッチング条件が同一である場合、フォトレジストパターン膜１の幅Ｗが大きいほど、ポリシリコン層１２の端面の垂直方向の傾斜角度θは小さくなる傾向にあることが分かった。更に、エッチング条件が同一である場合、フォトレジストパターン膜１の膜厚Ｔ_Ｈが１．６μｍであるとき（図５（ｂ））に比べて、膜厚Ｔ_Ｈが１．０μｍであるとき（図５（ａ））の方が、フォトレジストパターン膜１の幅Ｗが４μｍであるときと幅Ｗが５０μｍであるときとの端面の垂直方向の傾斜角度差が小さいことが分かった。

また、図５（ａ）に示すように、フォトレジストパターン膜１の膜厚Ｔ_Ｈが１．６μｍである場合には、条件Ａ３及びＡ７の双方で、すなわちＣＦ_４ガス流量：Ｏ_２ガス流量＝８．５：１．５の場合には、フォトレジストパターン膜１の幅Ｗに関わらず、ポリシリコン層１２の端面の垂直方向の傾斜角度を４５°以上、７０°以下に制御することができることが分かった。更に、図５（ｂ）に示すように、フォトレジストパターン膜１の膜厚Ｔ_Ｈが１．０μｍである場合には条件Ｂ２及びＢ６並びに条件Ｂ３及びＢ７の双方で、すなわちＣＦ_４ガス流量：Ｏ_２ガス流量＝８：２及び８．５：１．５の場合には、フォトレジストパターン膜１の幅Ｗに関わらず、ポリシリコン層１２の端面の垂直方向の傾斜角度を４５°以上、７０°以下に制御することができることが分かった。

以下に実施例を掲げ、本発明を更に詳細に説明するが、本発明はこの実施例のみに限定されるものではない。

（実施例１）
図６（ａ）〜（ｄ）は、本発明の実施例１に係る半導体装置の製造工程を示す断面模式図である。
まず、図６（ａ）に示すように、ガラス基板（基板）４上に、ベースコート（ＢＣ）膜３、ポリシリコン膜（半導体膜）２を順に形成した。ＢＣ膜３としては、酸化シリコン（ＳｉＯ_２）膜、窒化シリコン（ＳｉＮ_ｘ）膜又は酸窒化シリコン（ＳｉＮＯ）膜等が挙げられるが、これらの膜の積層体としてもよい。また、ポリシリコン膜２は、ＳｉＨ_４、Ｓｉ_２Ｈ_６等を原料ガスとして用いてアモルファスシリコン膜を形成した後、エキシマレーザを照射することにより、結晶化して形成した。

次に、ポリシリコン膜２上に、実験３と同様の方法により、フォトレジストパターン膜１ａ及び１ｂを形成した。なお、フォトレジストパターン膜１ａの幅（図示せず）は４μｍとし、フォトレジストパターン膜１ｂの幅（図示せず）は５０μｍとし、膜厚（図中のＴ１及びＴ２）はともに１．０μｍとした。

次に、図６（ｂ）に示すように、フォトレジストパターン膜１ａ及び１ｂをマスクに用いて、ポリシリコン膜２のエッチングを行った。なお、本実施例では、エッチングガスとして、四フッ化炭素（ＣＦ_４）ガスと酸素（Ｏ_２）ガスとの混合ガスを用い、流量比は、（ＣＦ_４ガスの流量）：（Ｏ_２ガスの流量）＝８：２とした。これにより、ポリシリコン層１２ａ及び１２ｂを形成することができた。ポリシリコン層１２ａの端面の垂直方向の傾斜角度θ_１は、６０°であり、ポリシリコン層１２ｂの端面の垂直方向の傾斜角度θ_２は、５０°であった。

次に、図６（ｃ）に示すように、フォトレジストパターン膜１ａ及び１ｂを剥離した後、ゲート絶縁膜（絶縁膜）５を形成した。本実施例では、ケイ酸エチル（ＴＥＯＳ；ｔｅｔｒａ ｅｔｈｏｘｙ ｓｉｌａｎｅ）を原料ガスとして用いて、常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、膜厚７０ｎｍの酸化シリコン（ＳｉＯ_２）膜５を形成した。続いて、図６（ｃ）に示すように、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成するために、リンを６Ｅ１３（６×１０^１３）個／ｃｍ^２となるように設定し、リンイオンを不純物イオン７としてポリシリコン層１２ａ及び１２ｂに注入した。

次に、スパッタリングにより金属膜を形成した後、該金属膜をドライエッチングすることにより、図６（ｄ）に示すように、ゲート電極（導電層）６を形成した。本実施例では、窒化タンタル（ＴａＮ）及びタングステン（Ｗ）の２層構造としたが、ゲート電極６の材質は、特に限定されない。その後、層間絶縁膜、ソース電極及びドレイン電極等を形成することにより、ＴＦＴを完成させた（図示せず）。

本実施例によれば、ポリシリコン層１２ａ及び１２ｂは平面積が異なるものの、ともに端面の垂直方向の傾斜角度を適正な値（４５〜７０°）に制御することができた。したがって、図６（ｃ）に示す不純物イオン７を注入する工程において、端面領域と水平領域との注入量に差は生じるが、特性に影響しなかった。また、ゲート絶縁膜５の膜厚がポリシリコン層１２ａ及び１２ｂの端面領域においても水平領域と同等に確保されているため、ゲート絶縁耐圧が低下することもなかった。

（ａ）は、トップゲート構造を有するポリシリコンＴＦＴの構成を示す平面模式図であり、（ｂ）は、（ａ）のＡ−Ｂ線における断面模式図である（実験１及び２）。 ポリシリコン層の端面の垂直方向の傾斜角度θとドレイン電流（Ｉ_ｄ）対ゲート電圧（Ｖ_ｇ）特性との関係を示すグラフである（実験１）。 ポリシリコン層の端面の垂直方向の傾斜角度θとゲート絶縁耐圧との関係を示すグラフである（実験２）。 （ａ）は、フォトレジストパターン膜の形成工程を示す平面模式図であり、（ｂ）は、（ａ）のＣ−Ｄ線における断面模式図である（実験３）。 （ａ）は、ポリシリコン膜のドライエッチンク工程を示す平面模式図であり、（ｂ）は、（ａ）のＣ−Ｄ線における断面模式図である（実験３）。 （ａ）は、フォトレジストパターン膜が１．０μｍのときのドライエッチング条件と形成されるポリシリコン層の端面の垂直方向の傾斜角度との関係を示すグラフであり、（ｂ）は、フォトレジストパターン膜が１．６μｍのときのドライエッチング条件と形成されるポリシリコン層の端面の垂直方向の傾斜角度との関係を示すグラフである。 （ａ）〜（ｄ）は、本発明の実施例１に係る半導体装置の製造工程を示す断面模式図である。 （ａ）は、端面の形状が平面形状である半導体層の構成を示す断面模式図である。（ｂ）及び（ｃ）は、端面の形状が上に凸の曲面形状である半導体層の構成を示す断面模式図である。 （ａ）〜（ｄ）は、従来のＴＦＴの製造工程を示す断面模式図である。 （ａ）〜（ｄ）は、従来のＴＦＴの製造工程を示す断面模式図である。

符号の説明

１、１ａ、１ｂ：フォトレジストパターン膜
２：半導体膜（ポリシリコン膜）
３：ベースコート膜
４：ガラス基板（基板）
５：ゲート絶縁膜（絶縁膜）
６：ゲート電極（導電層）
７：不純物イオン
８：コンタクトホール
１２、１２ａ、１２ｂ：ポリシリコン層（半導体層）
Ｅ：半導体層１２の端面
Ｌ：中心Ｍにおける接線
Ｍ：端面Ｅの中心
Ｔ：半導体層１２の上面
Ｔ１：フォトレジストパターン膜１ａの膜厚
Ｔ２：フォトレジストパターン膜１ｂの膜厚
Ｔ_Ｈ：フォトレジストパターン膜１の膜厚
Ｕ：半導体層１２の底面
Ｗ：フォトレジストパターン膜の幅
Ｘ：上面Ｔと端面Ｅとの境界
Ｙ：底面Ｕと端面Ｅとの境界
θ：半導体層１２の端面の垂直方向の傾斜角度
θ_１：半導体層１２ａの端面の垂直方向の傾斜角度
θ_２：半導体層１２ｂの端面の垂直方向の傾斜角度

Claims (8)

1. 半導体層上に絶縁膜及び導電層が積層された構造を有する回路素子であって、
   該半導体層は、平面視したときに導電層と交差する端面の垂直方向の傾斜角度が４５°以上、７０°以下であることを特徴とする回路素子。
2. 前記半導体層は、不純物を含有するものであることを特徴とする請求項１記載の回路素子。
3. 前記回路素子は、薄膜トランジスタであることを特徴とする請求項１記載の回路素子。
4. 前記回路素子は、保持容量素子であることを特徴とする請求項１記載の回路素子。
5. 第１半導体層上に第１絶縁膜及び第１導電層が積層された構造を有する第１回路素子と、第２半導体層上に第２絶縁膜及び第２導電層が積層された構造を有する第２回路素子とを基板上に有する半導体装置であって、
   該第１半導体層は、第２半導体層と平面形状又は平面積が異なり、
   該第１半導体層は、平面視したときに第１導電層と交差する端面の垂直方向の傾斜角度が７０°以下であり、
   該第２半導体層は、平面視したときに第２導電層と交差する端面の垂直方向の傾斜角度が４５°以上、７０°以下であることを特徴とする半導体装置。
6. 前記第１半導体層は、第２半導体層よりも平面積が大きく、
   前記第１回路素子は、保持容量素子であり、
   前記第２回路素子は、薄膜トランジスタであることを特徴とする請求項５記載の半導体装置。
7. 第１半導体層を有する第１回路素子と、第１半導体層と平面形状又は平面積が異なる第２半導体層を有する第２回路素子とを基板上に有する半導体装置の製造方法であって、
   該製造方法は、半導体膜上に膜厚０．５μｍ以上、２．０μｍ以下の平面形状又は平面積が互いに異なる第１及び第２フォトレジストパターン膜を形成する工程と、
   該半導体膜をドライエッチングして第１及び第２半導体層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
8. 請求項１記載の回路素子、又は、請求項５記載の半導体装置を含んで構成されることを特徴とする表示装置。

Images