TWI737665B - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI737665B
TWI737665B TW105142758A TW105142758A TWI737665B TW I737665 B TWI737665 B TW I737665B TW 105142758 A TW105142758 A TW 105142758A TW 105142758 A TW105142758 A TW 105142758A TW I737665 B TWI737665 B TW I737665B
Authority
TW
Taiwan
Prior art keywords
oxide
insulator
conductor
transistor
film
Prior art date
Application number
TW105142758A
Other languages
English (en)
Other versions
TW201813093A (zh
Inventor
村川努
竹内敏彦
駒形大樹
澤井寛美
山根靖正
三本菅正太
杉本和哉
山崎舜平
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201813093A publication Critical patent/TW201813093A/zh
Application granted granted Critical
Publication of TWI737665B publication Critical patent/TWI737665B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Abstract

半導體裝置包括：第一導電體；其上的第一絕緣體；其上的第一氧化物；其上的第二氧化物；其上的彼此隔開的第二導電體及第三導電體；第一絕緣體、第二氧化物、第二導電體及第三導電體上的第三氧化物；其上的第二絕緣體；其上的第四導電體；以及第一絕緣體、第二絕緣體及第四導電體上的第三絕緣體。第二氧化物包括能帶的導帶底的能量低的區域以及能帶的導帶底的能量高的區域。第三氧化物的導帶底的能量比第二氧化物的導帶底的能量低的區域高。第一氧化物及第二氧化物的側面被第三氧化物覆蓋。

Description

半導體裝置以及半導體裝置的製造方法
本發明的一個實施方式係關於一種半導體裝置及半導體裝置的驅動方法。此外，本發明的一個實施方式係關於一種電子裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。半導體元件如電晶體等、半導體電路、算術裝置、記憶體裝置、顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、成像裝置及電子裝置等有時包括半導體裝置。
使用半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於集成電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的 電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用以氧化鋅或In-Ga-Zn類氧化物為活性層的電晶體來製造顯示裝置的技術(參照專利文獻1及專利文獻2)。
近年來，公開了使用包含氧化物半導體的電晶體來製造記憶體裝置的集成電路的技術(參照專利文獻3)。此外，除了記憶體裝置之外，算術裝置等也可以使用包含氧化物半導體的電晶體製造。
然而，作為活性層設置有氧化物半導體的電晶體有如下問題：由於氧化物半導體中的雜質及氧缺陷而其電特性容易變動，因此其可靠性低。例如，在偏壓-熱壓力測試(BT測試)的前後，電晶體的臨界電壓可能會變動。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-119674號公報
本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠微型化或高集成化的半導體裝置。本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種能夠長期間保持資 料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料的寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
此外，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。
本發明的一個實施方式是一種半導體裝置，包括：第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；第一氧化物上的第二氧化物；第二氧化物上的彼此隔開的第二導電體及第三導電體；第一絕緣體、第二氧化物、第二導電體及第三導電體上的第三氧化物；第三氧化物上的第二絕緣體；其至少一部分與第二氧化物重疊並在第二絕緣體上的第四導電體；以及第一絕緣體、第二絕緣體及第四導電體上的第三絕緣體。第二氧化物包括能帶的導帶底的能量低的區域以及能帶的導帶底的能量高的區域。導帶底的能量低的區域包括比導帶底的能量高的區域多的載子。第三氧化物的導帶底的能量比第二氧化物的導帶底的能量低的區域高。第一氧化物及第二氧化物的側面被第三氧化物覆蓋。
本發明的其他的一個實施方式是一種半導體裝置，包括：第一導電體；第一導電體上的第一絕緣體；第一絕緣體上的第一氧化物；第一氧化物上的第二氧化物；第二氧化物上的彼此隔開的第二導電體及第三導電體；第一絕緣體、第二氧化物、第二導電體及第三導電體上的第三氧化物；第三氧化物上的第二絕緣體；其至少一部分與第二氧化物重疊並在第二絕緣體上的第四導電體；以及第一絕緣體、第二絕 緣體及第四導電體上的第三絕緣體。第二氧化物包括第一區域及第二區域。第一區域包含元素M(M為Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種)。第二區域包含In和Zn中的一個或兩個。以馬賽克(mosaic)狀配置第一區域及第二區域。第三氧化物包含In、Zn及元素M。第三氧化物的相對於In的元素M的原子個數比大於第二氧化物的相對於In的元素M的原子個數比。第一氧化物及第二氧化物的側面被第三氧化物覆蓋。
在上述半導體裝置中，第一區域或第二區域較佳為具有模糊的邊緣及雲狀的構成。
在上述半導體裝置中，第二氧化物的In、Zn及元素M的原子個數比較佳為In：M：Zn=4：2：3或其附近。在上述半導體裝置中，第三氧化物的In、Zn及元素M的原子個數比較佳為In：M：Zn=1：1：1或其附近。
在上述半導體裝置中，第二氧化物較佳為包括第一結晶部和第二結晶部。第一結晶部較佳為包括具有c軸配向性的區域。第二結晶部較佳為包括奈米晶區域。
在上述半導體裝置中，第三氧化物較佳為具有比第二氧化物高的結晶性。在上述半導體裝置中，第三氧化物較佳為包括具有c軸配向性的區域。
在上述半導體裝置中，第三氧化物的一部分較佳為接觸於第一絕緣體的頂面。在上述半導體裝置中，第三絕緣體的一部分較佳為接觸於第一絕緣體的頂面。
在上述半導體裝置中，第二導電體的一個側端部較佳為與第一氧 化物的一個側端部及第二氧化物的一個側端部大致對齊，第三導電體的一個側端部較佳為與第一氧化物的另一個側端部及第二氧化物的另一個側端部大致對齊。
在上述半導體裝置中，第三氧化物的一部分較佳為在第二導電體及第三導電體不重疊於第二氧化物的區域中接觸於第二氧化物的頂面，第二絕緣體較佳為接觸於第三氧化物的頂面，第三絕緣體的一部分較佳為在第四導電體不重疊於第二絕緣體的區域中接觸於第二絕緣體的頂面。
本發明的其他的一個實施方式是一種半導體裝置的製造方法，包括如下步驟：形成第一導電體；在第一導電體上形成第一絕緣體；在形成第一絕緣體之後進行第一熱處理；在第一絕緣體上形成第一氧化物；在基板溫度為100℃以上且低於140℃、氧氣體比率為0%以上且30%以下的條件下，在第一氧化物上形成第二氧化物；在第二氧化物上以第二導電體及第三導電體彼此隔開的方式形成第二導電體及第三導電體；在基板溫度為室溫以上且低於200℃、氧氣體比率為70%以上的條件下，在第一絕緣體、第二氧化物、第二導電體及第三導電體上以覆蓋第一氧化物及第二氧化物的方式形成第三氧化物；在第三氧化物上形成第二絕緣體；在形成第二絕緣體之後進行第二熱處理；在第二絕緣體上形成第四導電體；在形成第四導電體之後進行第三熱處理；在第三熱處理之後，藉由選擇性地對第四導電體的一部分進行蝕刻，以其至少一部分與第二氧化物重疊的方式形成第五導電體；以及在第一絕緣體、第二絕緣體及第五導電體上形成第三絕緣體。
在上述方法中，較佳為在氮氣體氛圍下進行第一熱處理、第二熱處理及第三熱處理。
根據本發明的一個實施方式，可以提供一種具有良好的電特性的 半導體裝置。根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。根據本發明的一個實施方式，可以提供一種能夠微型化或高集成化的半導體裝置。根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置。
根據本發明的一個實施方式，可以提供一種能夠長期間保持資料的半導體裝置。根據本發明的一個實施方式，可以提供一種資料的寫入速度快的半導體裝置。根據本發明的一個實施方式，可以提供一種設計彈性高的半導體裝置。根據本發明的一個實施方式，可以提供一種能夠抑制功耗的半導體裝置。根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
此外，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。
001‧‧‧區域
002‧‧‧區域
301‧‧‧絕緣體
302‧‧‧絕緣體
303‧‧‧絕緣體
310‧‧‧導電體
310a‧‧‧導電體
310A‧‧‧導電膜
310b‧‧‧導電體
310B‧‧‧導電膜
310ca‧‧‧導電體
310cb‧‧‧導電體
310cc‧‧‧導電體
310da‧‧‧導電體
310db‧‧‧導電體
310dc‧‧‧導電體
310ea‧‧‧導電體
310eb‧‧‧導電體
310ec‧‧‧導電體
401‧‧‧絕緣體
402‧‧‧絕緣體
404‧‧‧導電體
404a‧‧‧導電體
404A‧‧‧導電膜
404b‧‧‧導電體
404B‧‧‧導電膜
404c‧‧‧導電體
404C‧‧‧導電膜
404d‧‧‧導電體
404e‧‧‧導電體
404f‧‧‧導電體
404g‧‧‧導電體
404h‧‧‧導電體
404i‧‧‧導電體
404j‧‧‧導電體
404k‧‧‧導電體
406a‧‧‧氧化物
406A‧‧‧氧化膜
406b‧‧‧氧化物
406B‧‧‧氧化膜
406c‧‧‧氧化物
406C‧‧‧氧化膜
406d‧‧‧氧化物
408a‧‧‧絕緣體
408b‧‧‧絕緣體
410‧‧‧絕緣體
412‧‧‧絕緣體
412a‧‧‧絕緣體
412A‧‧‧絕緣膜
416a1‧‧‧導電體
416a2‧‧‧導電體
416A‧‧‧導電膜
416B‧‧‧導電膜
417a1‧‧‧障壁膜
417a2‧‧‧障壁膜
417A‧‧‧障壁膜
418‧‧‧障壁膜
418b‧‧‧障壁膜
418A‧‧‧障壁膜
419a1‧‧‧導電體
419a2‧‧‧導電體
419A‧‧‧導電膜
420‧‧‧絕緣體
422‧‧‧絕緣體
600‧‧‧電容器
612‧‧‧導電體
616‧‧‧導電體
630‧‧‧絕緣體
632‧‧‧絕緣體
634‧‧‧絕緣體
650‧‧‧絕緣體
700‧‧‧電晶體
710‧‧‧絕緣體
718‧‧‧導電體
785‧‧‧導電體
787‧‧‧導電體
800‧‧‧電晶體
811‧‧‧基板
812‧‧‧半導體區域
814‧‧‧絕緣體
816‧‧‧導電體
818a‧‧‧低電阻區域
818b‧‧‧低電阻區域
820‧‧‧絕緣體
822‧‧‧絕緣體
824:絕緣體
826:絕緣體
828:導電體
830:導電體
850:絕緣體
852:絕緣體
854:絕緣體
856:導電體
858:絕緣體
900:電晶體
3001:佈線
3002:佈線
3003:佈線
3004:佈線
3005:佈線
3006:佈線
3007:佈線
3008:佈線
3009:佈線
3010:佈線
在圖式中：圖1A至圖1C是示出本發明的一個實施方式的電晶體的結構的俯視圖及剖面圖；圖2是金屬氧化物的構成的概念圖；圖3A至圖3C是說明電晶體及該電晶體的能階分佈的示意圖；圖4A至圖4C是說明電晶體的示意能帶圖的模型的圖；圖5A至圖5C是說明電晶體的示意能帶圖的模型的圖；圖6A至圖6C是說明本發明的金屬氧化物的原子個數比的範圍的圖；圖7A至圖7J是示出本發明的一個實施方式的電晶體的製造方法 的剖面圖；圖8A至圖8H是示出本發明的一個實施方式的電晶體的製造方法的剖面圖；圖9A至圖9H是示出本發明的一個實施方式的電晶體的製造方法的剖面圖；圖10A至圖10D是示出本發明的一個實施方式的電晶體的製造方法的剖面圖；圖11是本發明的一個實施方式的半導體裝置的剖面圖；圖12是本發明的一個實施方式的半導體裝置的剖面圖；圖13是本發明的一個實施方式的半導體裝置的剖面圖；圖14A至圖14D是說明實施例的Id-Vg特性及基板內的偏差的圖；圖15是說明實施例的BT應力測試結果的圖；圖16A和圖16B是說明實施例的基板內的△Vsh的偏差及應力時間依賴性的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。另外，在圖式中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加 元件符號。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者其中形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是 形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者其中形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體的側面的情況下，有時因為實效通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效通道寬度大於外觀上的通道寬度。
在此情況下，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效通道寬度。
於是，在本說明書中，有時將外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surroundcd Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效通道寬度進行計算時不同的值。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
注意，在本說明書等中，氮氧化物是指氮含量大於氧含量的化合物。另外，氧氮化物是指氧含量大於氮含量的化合物。另外，例如可以使用拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)等來測量各元素的含量。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書等中，六方晶系包括三方晶系和菱方晶系。
注意，在本說明書等中，障壁膜是指具有抑制氫等雜質及氧的透 過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。
另外，在本說明書等中，電晶體的常導通特性是指在不將電位從電源供應到閘極(例如，供應到電晶體的閘極的電壓(Vg)為0V)時處於導通狀態的特性。例如，在電晶體示出常導通特性的情況下，臨界電壓有時成為負值。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS FET稱為包含金屬氧化物或氧化物半導體的電晶體。
實施方式1
〈電晶體的結構〉
圖1A是作為本發明的一個實施方式的電晶體的俯視圖。另外，圖1B是示出沿著圖1A中的點劃線A1-A2所示的部分的剖面圖。也就是說，示出電晶體的通道形成區域中的通道長度方向的剖面圖。圖1C是示出沿著圖1A中的點劃線A3-A4所示的部分的剖面圖。也就是說，示出電晶體的通道寬度方向的剖面圖。在圖1A的俯視圖中，為了明確起見，省略圖式中的一部分的組件而進行表示。另外，電晶體的通道長度方向是指在與基板平行的面內在源極(源極區域或源極電極)與汲極(汲極區域或汲極電極)之間載子移動的方向，通道寬度方向是指在與基板平行的面內垂直於通道長度方向的方向。
如圖1A至圖1C所示，電晶體包括：導電體310(導電體310a及 導電體310b)；導電體310上的絕緣體302、絕緣體303及絕緣體402；絕緣體302、絕緣體303及絕緣體402上的氧化物406a；氧化物406a上的氧化物406b；氧化物406b上的彼此隔開的導電體416a1及導電體416a2；絕緣體402、氧化物406b、導電體416a1及導電體416a2上的氧化物406c；氧化物406c上的絕緣體412；其至少一部分與氧化物406b重疊並在絕緣體412上的導電體404(導電體404a、導電體404b及導電體404c)；以及絕緣體402、絕緣體412及導電體404上的絕緣體408a及絕緣體408b。
導電體310設置在形成於絕緣體301的開口中。以接觸於絕緣體301的開口的內壁的方式形成有導電體310a，其內側形成有導電體310b。在此，導電體310a及導電體310b的頂面的高度可以與絕緣體301的頂面的高度大致相同。導電體310能夠被用作一個閘極電極。
在此，作為導電體310a較佳為使用不容易透過水或氫等雜質的導電材料。例如較佳為使用鉭、氮化鉭、釕或氧化釕等的單層或疊層。由此，可以抑制氫、水等雜質經過導電體310從絕緣體401的下層擴散到上層。注意，導電體310a較佳為不容易透過氫原子、氫分子、水分子、氧原子、氧分子、氮原子、氮分子、氧化氮分子(N2O、NO及NO2等)和銅原子等雜質中的至少一個。另外，下面的關於雜質不容易透過的導電材料的記載也是同樣的。當導電體310a具有抑制氧透過的功能時，可以防止導電體310b的氧化導致導電率的下降。
絕緣體301配置在設置於基板(未圖示)上的絕緣體401上。絕緣體401能夠被用作防止水或氫等雜質從下層混入電晶體的阻擋絕緣膜。作為絕緣體401，較佳為使用不容易透過水或氫等雜質的絕緣材料，例如較佳為使用氧化鋁等。因此，可以抑制氫、水等雜質擴散到絕緣體401的上層。注意，絕緣體401較佳為不容易透過氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO及NO2等)和銅原子 等雜質中的至少一個。另外，下面的關於雜質不容易透過的絕緣材料的記載也是同樣的。
此外，作為絕緣體401，較佳為使用不容易透過氧(例如，氧原子或氧分子等)的絕緣材料。由此，可以抑制絕緣體402等所包含的氧擴散到下方。因此，可以有效地向氧化物406b供應氧。
另外，作為絕緣體303，較佳為使用不容易透過水或氫等雜質以及氧的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。因此，可以抑制氫、水等雜質從絕緣體303的下層擴散到絕緣體303的上層。再者，可以抑制絕緣體402等所包含的氧擴散到下方。
絕緣體402較佳為使用由於加熱而使氧釋放的絕緣體形成。明確而言，較佳為使用在熱脫附譜分析法(TDS(Thermal Desorption Spectroscopy))中換算為氧原子時的氧脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的絕緣體。另外，將藉由加熱釋放的氧稱為“過量氧”。藉由以接觸於氧化物406a的方式設置上述絕緣體402，可以有效地將氧供應到氧化物406b。
此外，較佳為減少絕緣體402中的水、氫或氮氧化物等雜質的濃度。例如，在TDS中的50℃至500℃的範圍內，換算為每絕緣體402的面積的氫分子的絕緣體402的氫脫離量為2×1015molecules/cm2以下，較佳為1×1015molecules/cm2以下，更佳為5×1014molecules/cm2以下，即可。
絕緣體302、絕緣體303及絕緣體402被用作閘極絕緣膜。
接著，說明能夠被用作氧化物406a、氧化物406b及氧化物406c的金屬氧化物。
被用作氧化物406a、氧化物406b及氧化物406c的金屬氧化物較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，較佳為還包含元素M(元素M選自鎵、鋁、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)。
此外，上述金屬氧化物可以如氧化物406b那樣包含氮。明確而言，在該金屬氧化物中，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氮濃度為1×1016atoms/cm3以上，較佳為1×1017atoms/cm3以上且2×1022atoms/cm3以下，即可。此外，當對金屬氧化物添加氮時，有能帶間隙變窄而導電性得到提高的傾向。因此，在本說明書等中，金屬氧化物包括添加有氮等的金屬氧化物。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(Metal Oxynitride)。
上述金屬氧化物的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙寬的金屬氧化物，可以減少電晶體的關態電流(off-state current)。
另外，上述金屬氧化物較佳為具有非單晶結構。非單晶結構例如包括下述CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高。
在此，考慮金屬氧化物包含銦、元素M及鋅的情況。注意，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
下面，參照圖6A、圖6B及圖6C對能夠被用作氧化物406a、氧化 物406b及氧化物406c的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，圖6A至圖6C不示出氧的原子個數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖6A、圖6B及圖6C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1
Figure 105142758-A0202-12-0015-60
α
Figure 105142758-A0202-12-0015-61
1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比(β
Figure 105142758-A0202-12-0015-62
0)的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。
另外，圖6A至圖6C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型結晶結構。
有時在氧化物半導體中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。
圖6A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。
藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。
另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖6C中的區域C)，絕緣性變高。
例如，被用作氧化物406b的金屬氧化物較佳為具有載子移動率高的圖6A的區域A所示的原子個數比。另一方面，被用作氧化物406a及氧化物406c的金屬氧化物較佳為具有絕緣性較高的圖6C的區域C所示的原子個數比。
具有區域A所示的原子個數比的金屬氧化物，尤其是具有圖6B的區域B所示的原子個數比的金屬氧化物具有高載子移動率、高可靠性且是優良的。
區域B包括[In]：[M]：[Zn]=4：2：3至4：2：4.1的原子個數比及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4的原子個數比。另外，區域B包括[In]：[M]：[Zn]=5：1：6的原子個數比及其附近值以及[In]：[M]：[Zn]=5：1：7的原子個數比及其附近值。
另外，當作為金屬氧化物使用In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物的原子個數比可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內變動。例如，當用於金屬氧化物的成膜的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=4：2：3[原子個數比]。此外，當用於金屬氧化 物的成膜的濺射靶材的組成為In：Ga：Zn=5：1：7[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=5：1：6[原子個數比]。
注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，也根據形成條件，有時金屬氧化物的性質不同。例如，當使用濺射裝置形成金屬氧化物時，所形成的膜的原子個數比與靶材的原子個數比偏離。另外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不嚴格。
另外，較佳為將載子密度低的氧化物半導體用於電晶體。因為高純度本質或實質上高純度本質的金屬氧化物的載子發生源較少，所以有可能降低載子密度。另外，因為高純度本質或實質上高純度本質的金屬氧化物具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被金屬氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的金屬氧化物中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低金屬氧化物中的雜質濃度是有效的。為了降低金屬氧化物中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、鹼金屬、鹼土金屬、矽等。
在此，說明金屬氧化物中的各雜質的影響。
在金屬氧化物包含第十四族元素之一的矽或碳時，金屬氧化物中形成缺陷能階。因此，將金屬氧化物中或金屬氧化物的介面附近的矽 或碳的藉由SIMS測得的濃度設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當金屬氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為降低金屬氧化物中的鹼金屬或鹼土金屬的濃度。明確而言，將利用SIMS分析測得的金屬氧化物中的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷(Vo)。當氫進入該氧缺陷(Vo)時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的金屬氧化物的電晶體容易具有常開啟特性。由此，較佳為儘可能減少金屬氧化物中的氫。明確而言，將利用SIMS分析測得的金屬氧化物中的氫濃度設定為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
注意，藉由將氧引入金屬氧化物，可以降低金屬氧化物中的氧缺陷(Vo)。換言之，當用氧填補金屬氧化物中的氧缺陷(Vo)時，氧缺陷(Vo)消失。因此，藉由將氧擴散到金屬氧化物，可以減少電晶體的氧缺陷(Vo)，而可以提高可靠性。
作為將氧引入金屬氧化物的方法，例如有以與金屬氧化物接觸的方式設置包含超過化學計量組成的氧的氧化物的方法。就是說，在該氧化物中，較佳為形成有包含超過化學計量組成的氧的區域(以下，也稱為氧過量區域)。尤其是，當將金屬氧化物用於電晶體時，在電晶體附近的基底膜或層間膜等中設置具有氧過量區域的氧化物，可以降 低電晶體的氧缺陷，而可以提高電晶體的可靠性。
藉由將雜質被充分降低的金屬氧化物用於電晶體的通道形成區域等，可以使電晶體具有穩定的電特性。
被用作氧化物406b的金屬氧化物較佳為具有CAC(Cloud-Aligned Composite)構成。在此，圖2示出具有CAC構成的金屬氧化物的概念圖。在本說明書等中，在被用作氧化物406b的金屬氧化物具有半導體的功能的情況下，定義為CAC(Cloud-Aligned Composite)-OS(Oxide Semiconductor)。
例如，如圖2所示，在CAC-OS中包含在金屬氧化物中的元素不均勻地分佈，以各元素為主要成分的區域001及區域002混合而成為馬賽克狀。換言之，CAC-OS是包含在金屬氧化物中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
例如，具有CAC構成的In-M-Zn氧化物是材料分成銦氧化物(以下，稱為InOX1(X1是大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2都是大於0的實數))以及包含元素M的氧化物等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2分佈在膜中的構成(以下，也稱為雲狀的構成)。
換言之，被用作氧化物406b的金屬氧化物包含In氧化物、In-M氧化物、M氧化物、M-Zn氧化物、In-Zn氧化物和In-M-Zn氧化物中的 兩個以上的氧化物或者材料。
典型的是，被用作氧化物406b的金屬氧化物包含選自In氧化物、In-Zn氧化物、In-Al-Zn氧化物、In-Ga-Zn氧化物、In-Y-Zn氧化物、In-Cu-Zn氧化物、In-V-Zn氧化物、In-Be-Zn氧化物、In-B-Zn氧化物、In-Si-Zn氧化物、In-Ti-Zn氧化物、In-Fe-Zn氧化物、In-Ni-Zn氧化物、In-Ge-Zn氧化物、In-Zr-Zn氧化物、In-Mo-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Nd-Zn氧化物、In-Hf-Zn氧化物、In-Ta-Zn氧化物、In-W-Zn氧化物和In-Mg-Zn氧化物中的兩個以上。換言之，可以將被用作氧化物406b的金屬氧化物稱為包含多個材料或多個成分的複合金屬氧化物。
在此，假設圖2示出具有CAC構成的In-M-Zn氧化物的概念。此時，可以說：區域001為以包含元素M的氧化物為主要成分的區域，區域002為以InX2ZnY2OZ2或InOX1為主要成分的區域。以包含元素M的氧化物為主要成分的區域、以InX2ZnY2OZ2或InOX1為主要成分的區域及至少包含Zn的區域的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
換言之，具有CAC構成的In-M-Zn氧化物為其中以包含元素M的氧化物為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的金屬氧化物。因此，有時將金屬氧化物記為複合金屬氧化物。在本說明書等中，例如，當區域002的In與元素M的原子個數比大於區域001的In與元素M的原子個數比時，區域002的In濃度高於區域001。
具有CAC構成的金屬氧化物不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以包含元素M的氧化物為主要成分的膜的兩層構成的結構。
在CAC構成中，結晶結構是次要因素。因此，在具有CAC構成的In-M-Zn氧化物中，對區域001及區域002的結晶結構沒有特別的限制。另外，區域001及區域002可以具有彼此不同的結晶結構。
例如，具有CAC構成的In-M-Zn氧化物較佳為具有非單晶結構的氧化物半導體。作為非單晶結構，例如可以舉出CAAC-OS、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
例如，被用作氧化物406b的金屬氧化物較佳為具有nc和CAAC中的一個或兩個的結晶結構。
CAAC-OS具有CAAC結構。CAAC結構為具有c軸配向性且多個奈米晶在a-b面方向上連結而具有畸變的結晶結構的氧化物半導體。畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
奈米晶基本上為六角形，但是不侷限於正六角形，有時為非正六角形。另外，奈米晶有時在畸變中具有五角形或七角形等晶格排列。因此，在CAAC-OS的畸變附近觀察不到明確的晶界。也就是說，晶格排列的畸變抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：a-b面方向上的原子排列的密度低或因金屬元素被取代而使原子間的鍵合距離產生變化等。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS 或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。換言之，a-like OS具有與nc-OS及CAAC-OS相比不穩定的結構。
例如，CAC-OS較佳為具有CAAC結構。CAAC結構有時形成在包含區域001或區域002的範圍中。換言之，在CAC-OS中，CAAC-OS區域的尺寸為幾nm至幾十nm。
CAAC-OS為結晶性高的氧化物半導體。另一方面，在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。因此，金屬氧化物由於包含CAAC-OS因此其物理性質穩定，因此可以提供具有耐熱性及高可靠性的金屬氧化物。
明確而言，對In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，可以將In-Ga-Zn氧化物特別稱為CAC-IGZO)進行說明。In-Ga-Zn氧化物中的CAC-OS是材料分成InOX1或InX2ZnY2OZ2以及銦鎵鋅氧化物(以下，InaGabZncOd(a、b、c及d都是大於0的實數))等而成為馬賽克狀的金屬氧化物。並且，馬賽克狀的InOX1或InX2ZnY2OZ2是雲狀金屬氧化物。
換言之，具有CAC-OS的In-Ga-Zn氧化物為具有以InaGabZncOd為主要成分的區域以及以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合金屬氧化物。另外，以InaGabZncOd為主要成分的區域以及以InX2ZnY2OZ2或InOX1為主要成分的區域的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
例如，在圖2所示的概念圖中，區域001相當於以InaGabZncOd為主要成分的區域，區域002相當於以InX2ZnY2OZ2或InOY1為主要成分的區 域。可以將以InaGabZncOd為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域稱為奈米粒子。該奈米粒子的粒徑為0.5nm以上且10nm以下，典型地為1nm以上且2nm以下。上述奈米粒子的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
區域001及區域002的尺寸可以利用藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像測定。例如，區域001的尺寸在剖面照片的EDX面分析影像中被觀察為0.5nm以上且10nm以下或者1nm以上且2nm以下。另外，主要成分的元素的密度從區域的中心部向邊緣部逐漸降低。例如，當在EDX面分析影像中可數的元素的個數(以下，也稱為存在量)從中心部向邊緣部逐漸變化時，在剖面照片的EDX面分析影像中，區域的邊緣部不清楚(模糊)。例如，在以InaGabZncOd為主要成分的區域中，Ga原子從中心部向邊緣部逐漸減少，而In原子及Zn原子逐漸增加，因此分階段地變為以InX2ZnY2OZ2為主要成分的區域。因此，在EDX面分析影像中，以InaGabZncOd為主要成分的區域的邊緣部不清楚(模糊)。
對具有CAC構成的In-Ga-Zn氧化物的結晶結構沒有特別的限制。區域001及區域002可以具有彼此不同的結晶結構。
在此，雖然有時將In-Ga-Zn-O類金屬氧化物表示為IGZO，但是IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為In-Ga-Zn-O類金屬氧化物的一個例子，可以舉出結晶性化合物。結晶性化合物具有單晶結構、多晶結構或CAAC(c-axis aligned crystalline)結構。CAAC結構是多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的層狀結晶結構。
例如，具有CAC構成的In-Ga-Zn氧化物較佳為具有非單晶結構的氧化物半導體。尤其是，具有CAC構成的In-Ga-Zn氧化物較佳為具有 CAAC-IGZO。此外，較佳為在CAAC-IGZO的範圍內具有區域001。藉由具有CAAC-IGZO，金屬氧化物的物理上的性質得到穩定，由此可以提供一種耐熱性高且可靠性高的In-Ga-Zn氧化物。
可以利用電子束繞射對具有CAC-OS的In-Ga-Zn氧化物的結晶性進行評價。例如，在電子束繞射圖案中，有時觀察到環狀的亮度高的區域及環狀的亮度高的區域內的多個斑點。
在此，以InX2ZnY2OZ2或InOX1為主要成分的區域的導電性比以InaGabZncOd等為主要成分的區域高。換言之，當載子流過以InX2ZnY2OZ2或InOX1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2ZnY2OZ2或InOX1為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。可以說以InX2ZnY2OZ2或InOX1為主要成分的區域是具有近於導電體的性質的半導體區域。
另一方面，以InaGabZncOd等為主要成分的區域的導電性比以InX2ZnY2OZ2或InOX1為主要成分的區域低。換言之，當以InaGabZncOd等為主要成分的區域在金屬氧化物中分佈時，可以抑制洩漏電流而實現良好的切換工作。可以說以InaGabZncOd等為主要成分的區域是具有近於絕緣體的性質的半導體區域。
因此，當將具有CAC-OS的In-Ga-Zn氧化物用於半導體元件時，來源於InaGabZncOd等的性質及來源於InX2ZnY2OZ2或InOX1的性質的互補作用可以實現高通態電流(on-state current，Ion)、高場效移動率(μ)及低關態電流(Ioff)。
另外，使用具有CAC-OS的In-Ga-Zn氧化物的半導體元件的可靠性高。因此，具有CAC-OS的In-Ga-Zn氧化物適用於以記憶體裝置為代表的各種半導體裝置。
接著，對使用上述金屬氧化物作為電晶體的半導體的情況進行說明。
藉由使用上述金屬氧化物作為電晶體的半導體，可以實現場效移動率高且開關特性良好的電晶體。另外，可以實現可靠性高的電晶體。
圖3A為使用上述金屬氧化物作為通道區的電晶體的示意圖。圖3A所示的電晶體包括源極、汲極、第一閘極、第二閘極、第一閘極絕緣部、第二閘極絕緣部及通道部。電晶體可以由施加到閘極的電位控制通道部的電阻。換言之，可以由施加到第一閘極或第二閘極的電位控制源極與汲極之間的導通(電晶體處於導通狀態)/非導通(電晶體處於關閉狀態)。
通道部包含其中具有第一能帶間隙的區域001及具有第二能帶間隙的區域002以雲狀分佈的CAC-OS。第一能帶間隙寬於第二能帶間隙。
例如，對作為通道部的CAC-OS使用具有CAC構成的In-Ga-Zn氧化物的情況進行說明。具有CAC構成的In-Ga-Zn氧化物為材料分成其Ga的濃度比區域002高的以InaGabZncOd為主要成分的區域001以及其In的濃度比區域001高的以InX2ZnY2OZ2或InOX1為主要成分的區域002而成為馬賽克狀，且InaGabZncOd及InOX1或InX2ZnY2OZ2分佈在膜中的構成(雲狀)。注意，以InaGabZncOd為主要成分的區域001的能帶間隙寬於以InX2ZnY2OZ2或InOX1為主要成分的區域002。
在此，對在通道部中包含CAC-OS的圖3A所示的電晶體的傳導模型進行說明。圖3B為說明圖3A所示的電晶體的源極與汲極之間的能階分佈的示意圖。圖3C為圖3A所示的電晶體的以X-X’表示的實線上 的能帶圖。在各能帶圖中，實線表示導帶底的能量。點劃線表示電子的准費米能階的能量Ef。在此，作為第一閘極電壓對閘極與源極之間施加負電壓，對源極與汲極之間施加汲極電壓(Vd>0)。
當對圖3A所示的電晶體施加負值的閘極電壓時，如圖3B所示，在源極與汲極之間形成起因於區域001的導帶底能量CB001及起因於區域002的導帶底能量CB002。在此，第一能帶間隙寬於第二能帶間隙，因此導帶底能量CB001的能障大於導帶底能量CB002的能障。換言之，通道部的能障的最大值依賴於區域001的能障。因此，藉由將CAC-OS用於通道部，可以抑制洩漏電流，而可以實現開關特性良好的電晶體。
另外，如圖3C所示，具有第一能帶間隙的區域001的能帶間隙寬於具有第二能帶間隙的區域002，因此具有第一能帶間隙的區域001的導帶底的能量有可能高於具有第二能帶間隙的區域002的導帶底的能量。
例如，假設如下情況：具有第一能帶間隙的區域001的成分為In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])，具有第二能帶間隙的區域002的成分為In-Zn氧化物(In：Zn=2：3[原子個數比])。此時，第一能帶間隙為3.3eV或其近似值，第二能帶間隙為2.4eV或其近似值。作為能帶間隙的值，使用對各材料的單膜利用橢圓偏光計進行測定而獲得的值。
在上述假設下，第一能帶間隙與第二能帶間隙之差為0.9eV。在本發明的一個實施方式中，第一能帶間隙與第二能帶間隙之差可以為0.1eV以上。注意，起因於具有第一能帶間隙的區域001的價帶頂能量的位置與起因於具有第二能帶間隙的區域002的價帶頂能量的位置有時不同，因此第一能帶間隙與第二能帶間隙之差較佳為0.3eV以上，更佳為0.4eV以上。
在上述假設下，當載子流過CAC-OS時，載子流動起因於具有第二能帶間隙，亦即窄能帶間隙的In-Zn氧化物。此時，載子從第二能帶間隙溢出到具有第一能帶間隙，亦即寬能帶間隙的In-Ga-Zn氧化物。換言之，具有窄能帶間隙的In-Zn氧化物更容易生成載子，該載子移動到具有寬能帶間隙的In-Ga-Zn氧化物。
在形成通道部的金屬氧化物中，區域001及區域002不均勻地分佈而成為馬賽克狀。因此，以X-X’表示的實線上的能帶圖是一個例子。
基本上形成圖4A所示的區域002夾在區域001之間的能帶或者區域001夾在區域002之間的能帶即可。
在實際上的CAC-OS中，可以認為具有第一能帶間隙的區域001與具有第二能帶間隙的區域002的接合部產生區域的聚集方式或組成的不穩定。因此，如圖4B和圖4C所示，能帶有時連續地變化，而不是不連續地變化。換言之，當載子流過CAC-OS時，第一能帶間隙與第二能帶間隙聯動。
圖5A至圖5C示出圖3A所示的電晶體的以X-X’表示的實線上的示意能帶圖的模型。注意，在對第一閘極施加電壓的同時，也對第二閘極施加相同的電壓。圖5A示出作為第一閘極電壓Vg對閘極與源極之間施加正電壓的狀態(Vg>0)(ON State)。圖5B示出不施加第一閘極電壓Vg的狀態(Vg=0)。圖5C示出作為第一閘極電壓Vg對閘極與源極之間施加負電壓的狀態(Vg<0)(OFF State)。在各能帶圖中，實線表示導帶底的能量。點劃線表示電子的准費米能階的能量Ef。
在其通道部包含CAC-OS的電晶體中具有第一能帶間隙的區域001 及具有第二能帶間隙的區域002在電性上發生相互作用。換言之，具有第一能帶間隙的區域001及具有第二能帶間隙的區域002互補發揮作用。
如圖5A所示，當使電晶體成為導通狀態的電位(Vg>0)施加到第一閘極時，導帶底的能量低的具有第二能帶間隙的區域002為主要傳導路徑，電子流過區域002，同時還流過具有第一能帶間隙的區域001。因此，可以實現導通狀態下的電晶體的高電流驅動力，亦即高通態電流及高場效移動率。
另外，如圖5B及圖5C所示，當對第一閘極施加臨界電壓以下的電壓(Vg
Figure 105142758-A0202-12-0028-59
0)時，具有第一能帶間隙的區域001起電介質(絕緣體)的作用，因此區域001中的傳導路徑被阻擋。另外，由於具有第二能帶間隙的區域002與具有第一能帶間隙的區域001接觸，因此具有第一能帶間隙的區域001與具有第二能帶間隙的區域002在電性上發生相互作用，還阻擋具有第二能帶間隙的區域002中的傳導路徑。於是，通道部整體成為非導通狀態，而使電晶體成為關閉狀態。
如此，藉由將CAC-OS用於電晶體，當電晶體進行工作時，例如，當在閘極與源極或汲極之間產生電位差時，可以降低或防止閘極與源極或汲極之間的洩漏電流。
被用作氧化物406a及氧化物406c的金屬氧化物是包含元素M(元素M為Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一個或多個)的氧化物。作為氧化物406a及氧化物406c，例如可以使用In-Ga-Zn氧化物、氧化鎵、氧化硼等。
在此，被用作氧化物406a及氧化物406c的金屬氧化物中的構成 元素中的元素M的原子個數比較佳為大於被用作氧化物406b的金屬氧化物中的構成元素中的元素M的原子個數比。另外，被用作氧化物406a及氧化物406c的金屬氧化物中的相對於In的元素M的原子個數比較佳為大於被用作氧化物406b的金屬氧化物中的相對於In的元素M的原子個數比。
另外，被用作氧化物406a及氧化物406c的金屬氧化物較佳為具有非單晶結構。非單晶結構例如包括後面說明的CAAC-OS、多晶結構、微晶結構或非晶結構。被用作氧化物406a及氧化物406c的金屬氧化物較佳為具有CAAC結構。由此，被用作氧化物406a及氧化物406c的金屬氧化物具有多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的層狀結晶結構。
此外，被用作氧化物406a及氧化物406c的金屬氧化物較佳為具有比被用作氧化物406b的金屬氧化物高的結晶性。在此，作為被用作氧化物406a及氧化物406c的金屬氧化物，例如較佳為使用在氧氛圍下形成的氧化物。由此，可以使氧化物406a及氧化物406c具有高結晶性。此外，可以使氧化物406a及氧化物406c的形狀固定。
較佳的是，藉由將上述金屬氧化物用作氧化物406c，使氧化物406c的導帶底的能量高於氧化物406b的CAC-OS的導帶底的能量低的區域中的導帶底的能量。換言之，氧化物406c的電子親和力較佳為小於氧化物406b的CAC-OS的導帶底的能量低的區域中的電子親和力。在此，電子親和力是指真空能階與導帶底的能階之差。
同樣地，較佳的是，藉由將上述金屬氧化物用作氧化物406a，使氧化物406a的導帶底的能量高於氧化物406b的CAC-OS的導帶底的能量低的區域中的導帶底的能量。換言之，氧化物406a的電子親和力較佳為小於氧化物406b的CAC-OS的導帶底的能量低的區域中的電子親 和力。
在此，在氧化物406a、氧化物406b及氧化物406c中，導帶底的能階平緩地變化。換言之，導帶底的能階連續地變化或連續接合。為此，較佳為降低形成在氧化物406a與氧化物406b的介面或者氧化物406b與氧化物406c的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物406a和氧化物406b、氧化物406b和氧化物406c包含氧之外的共同元素(主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物406b為In-Ga-Zn氧化物的情況下，作為氧化物406a、氧化物406c較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化鎵等。
此時，載子的主要路徑成為形成在氧化物406b中的窄隙部分。因為可以降低氧化物406a與氧化物406b的介面以及氧化物406b與氧化物406c的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到大通態電流。
在電子被陷阱態俘獲時，被俘獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂移。藉由設置氧化物406a、氧化物406c，可以使陷阱態遠離氧化物406b。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。
注意，在本實施方式中，雖然用於電晶體的金屬氧化物具有上述三層結構，但是本發明的一個實施方式不侷限於此。例如，也可以採用沒有氧化物406a和氧化物406c中的一個的兩層結構。或者，也可以採用在氧化物406a上或下、或者在氧化物406c上或下設置上述半導體中的任何一個半導體的四層結構。或者，也可以採用在氧化物406a上、氧化物406a下、氧化物406c上、氧化物406c下中的任何兩個以 上的位置設置作為氧化物406a、氧化物406b和氧化物406c例示的半導體中的任何一個半導體的n層結構(n為5以上的整數)。
本實施方式所示的電晶體包括上述氧化物406a、氧化物406b及氧化物406c。
氧化物406a較佳為以接觸於絕緣體402的頂面的方式配置。氧化物406b較佳為以接觸於氧化物406a的頂面的方式配置。
另外，氧化物406b包括第一區域、第二區域及第三區域。第三區域在俯視圖中夾在第一區域與第二區域之間。本實施方式所示的電晶體以接觸於氧化物406b的第一區域上的方式包括導電體416a1。此外，以接觸於氧化物406b的第二區域上的方式包括導電體416a2。氧化物406b的第一區域和第二區域中的一個被用作源極區域，另一個被用作汲極區域。另外，氧化物406b的第三區域被用作通道形成區域。
氧化物406c較佳為以接觸於氧化物406b的第三區域並覆蓋氧化物406a、氧化物406b、導電體416a1、416a2及障壁膜417a1、417a2的方式配置。尤其是，氧化物406a及氧化物406b的側面較佳為覆蓋氧化物406c。如圖1B所示，氧化物406a及氧化物406b的通道長度方向的側面較佳為接觸於氧化物406c。再者，如圖1C所示，氧化物406a及氧化物406b的通道寬度方向的側面較佳為接觸於氧化物406c。另外，氧化物406c較佳為在氧化物406a及氧化物406b的外側的區域中與絕緣體402的頂面接觸。
如此，藉由採用氧化物406b以接觸於氧化物406a的頂面的方式並被氧化物406c覆蓋的結構，可以防止來自絕緣體402或絕緣體412等的水或氫等雜質以及來自導電體404的金屬元素直接侵入氧化物406b。
如圖1A所示，氧化物406c以覆蓋氧化物406b整體的方式配置。再者，被用作第一閘極電極的導電體404以隔著被用作第一閘極絕緣體的絕緣體412覆蓋氧化物406b的第三區域整體的方式配置。
導電體416a1及導電體416a2較佳為以彼此隔開且接觸於氧化物406b的頂面的方式配置。在此，導電體416a1能夠被用作源極電極和汲極電極中的一個，導電體416a2能夠被用作源極電極和汲極電極中的另一個。
如圖1A和圖1B所示，導電體416a1的一個側端部較佳為與氧化物406a的一個側端部及氧化物406b的一個側端部大致對齊。同樣地，導電體416a2的一個側端部較佳為與氧化物406a的另一個側端部及氧化物406b的另一個側端部大致對齊。藉由採用上述結構，氧化物406a及氧化物406b的側面不接觸於導電體416a1及導電體416a2，由此可以防止在氧化物406a及氧化物406b的側面氧被抽出而形成氧缺陷。另外，因為氧化物406a及氧化物406b的側面不接觸於導電體416a1及導電體416a2，所以可以防止從氧化物406a及氧化物406b的側面侵入起因於導電體416a1及導電體416a2的雜質。
在此，彼此相對的導電體416a1的側端部與導電體416a2的側端部之間的距離(亦即，電晶體的通道長度)為10nm以上且300nm以下，典型為20nm以上且180nm以下。
另外，導電體416a1及導電體416a2的彼此相對的側面和底面所形成的角度較佳為小於90°的錐角。導電體416a1及導電體416a2的彼此相對的側面和底面所形成的角度較佳為45°以上且75°以下。如此，藉由形成導電體416a1及導電體416a2，在導電體416a1及導電體416a2所形成的步階部也可以覆蓋性高地形成氧化物406c。由此，可以防止 氧化物406c的斷開等導致氧化物406b和絕緣體412等的接觸。
另外，較佳的是，以接觸於導電體416a1的頂面的方式配置障壁膜417a1，以接觸於導電體416a2的頂面的方式設置障壁膜417a2。障壁膜417a1及障壁膜417a2具有抑制氫或水等雜質以及氧的透過的功能。作為障壁膜417a1及障壁膜417a2，例如可以使用氧化鋁等。由此，可以防止周圍的過量氧被用於導電體416a1及導電體416a2的氧化。此外，可以防止導電體416a1及導電體416a2的氧化導致的電阻值的增加。另外，可以藉由2端子法等測量導電體的電阻值。此外，也可以採用不設置障壁膜417a1、417a2的結構。
另外，由於在導電體404與導電體416a1之間除了絕緣體412、氧化物406c之外還包括障壁膜417a1，所以能夠減小導電體404與導電體416a1之間的寄生電容。與此同樣，由於在導電體404與導電體416a2之間除了絕緣體412、氧化物406c之外還包括障壁膜417a2，所以能夠減小導電體404與導電體416a2之間的寄生電容。因此，本實施方式所示的電晶體為頻率特性良好的電晶體。
較佳的是，絕緣體412能夠被用作閘極絕緣膜，以接觸於氧化物406c的頂面的方式配置。與絕緣體402同樣，絕緣體412較佳為藉由由於加熱而使氧釋放的絕緣體形成。藉由以接觸於氧化物406c的頂面的方式設置上述絕緣體412，可以有效地將氧供應到氧化物406b。此外，與絕緣體402同樣，較佳為減少絕緣體412中的水或氫等雜質的濃度。
導電體404較佳為具有層疊有導電體404a、導電體404b及導電體404c的結構。在絕緣體412上配置有導電體404a，在導電體404a上配置有導電體404b，在導電體404b上配置有導電體404c。絕緣體412及導電體404包括與氧化物406b重疊的區域。另外，導電體404a、導 電體404b及導電體404c的側端部大致對齊。在此，導電體404被用作另一個閘極電極。此外，被用作閘極電極的導電體404的通道長度方向的寬度為10nm以上且300nm以下，較佳為20nm以上且180nm以下。
換言之，導電體310和導電體404中的一個被用作閘極電極，另一個被用作背閘極電極。閘極電極和背閘極電極以夾著半導體的通道形成區域的方式配置。背閘極電極的電位既可以為與閘極電極相同的電位，又可以為接地電位或任意電位。另外，藉由不跟閘極電極的電位聯動而獨立地改變背閘極電極的電位，可以改變電晶體的臨界電壓。
作為導電體404a，較佳為使用具有導電性的氧化物。例如，可以使用能夠被用作氧化物406a、氧化物406b或氧化物406c的金屬氧化物。尤其較佳為使用金屬的原子個數比滿足[In]：[Ga]：[Zn]=4：2：3至4.1及其附近值的導電性高的In-Ga-Zn類氧化物。藉由設置上述導電體404a，可以抑制氧向導電體404b及導電體404c透過並防止導電體404b及導電體404c的氧化導致電阻值的增加。此外，可以向氧化物406b供應過量氧。
導電體404b較佳為能夠對導電體404a添加氮等雜質而提高導電體404a的導電性的導電體。例如，作為導電體404b較佳為使用氮化鈦等。
在此，被用作閘極電極的導電體404以隔著絕緣體412及氧化物406c覆蓋氧化物406b的第三區域附近的頂面及通道寬度方向的側面的方式設置。因此，可以由被用作閘極電極的導電體404的電場電圍繞氧化物406b的第三區域附近的頂面及通道寬度方向的側面。將由導電體404的電場電圍繞通道形成區域的電晶體的結構稱為surrounded channel(s-channel)結構。因此，由於在氧化物406b的第三區域附近的頂面及通道寬度方向的側面形成通道，所以能夠在源極與汲極之間流過大電流，可以增大導通時的電流(通態電流)。另外，因為氧化物406b的第三區域附近的頂面及通道寬度方向的側面由導電體404的電場圍繞，所以可以減小非導通時的電流(關態電流)。
此外，較佳為在導電體404上設置有障壁膜418。在此，障壁膜418較佳為使用不容易透過氧的材料，例如可以使用氧化鋁等。由此，可以防止導電體404因周圍的過量氧而氧化。如此，障壁膜418被用作保護閘極的閘極蓋。此外，也可以採用不設置障壁膜418的結構。
絕緣體408a以覆蓋氧化物406a、氧化物406b、氧化物406c、導電體416a1、416a2、障壁膜417a1、417a2、絕緣體412、導電體404及障壁膜418的方式設置。另外，絕緣體408a的一部分較佳為接觸於絕緣體402的頂面。例如，絕緣體408a的一部分較佳為在絕緣體402的與絕緣體412重疊的區域的外側接觸於絕緣體402的頂面。此外，絕緣體408a的一部分較佳為接觸於絕緣體412的頂面。例如，絕緣體408a的一部分較佳為在不與絕緣體412的導電體404及障壁膜418重疊的區域中接觸於絕緣體412的頂面。再者，在絕緣體408a上設置有絕緣體408b。絕緣體408a及絕緣體408b能夠被用作防止水或氫等雜質從上層混入電晶體等的阻擋絕緣膜。
在此，作為絕緣體408a，較佳為使用藉由濺射法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由使用上述絕緣體408a，可以對絕緣體402及絕緣體412的與絕緣體408a接觸的面添加氧而使絕緣體402及絕緣體412成為氧過剩的狀態。如上所述，藉由採用絕緣體408a在絕緣體412的不與導電體404及障壁膜418重疊的區域中接觸於絕緣體412的頂面的結構，可以對覆蓋氧化物406a、氧化物406b及氧化物406c的絕緣體412的廣範圍內添加氧。因此，能夠有效地對氧化物 406a、氧化物406b及氧化物406c供應氧。
再者，藉由作為絕緣體408a使用氧化鋁等不容易透過氧的絕緣材料，可以抑制對絕緣體402及絕緣體412添加的氧在成膜時擴散到上方。由此，能夠更有效地對絕緣體402及絕緣體412添加氧。
在此，在絕緣體408a與氧化物406a及氧化物406b的側面之間設置有絕緣體412和氧化物406c。因此，可以抑制在絕緣體408a的濺射成膜時氧化物406a及氧化物406b的側面受到損傷。
作為絕緣體408a及絕緣體408b，較佳為使用水或氫等雜質不容易透過的絕緣材料，例如較佳為使用氧化鋁等。藉由使用上述絕緣體408a及絕緣體408b，可以抑制氫、水等雜質從絕緣體408b的上層擴散到絕緣體408a的下層。
再者，作為絕緣體408b，較佳為使用藉由原子層沉積(ALD：Atomic Layer Deposition)法形成的氧化物絕緣體，例如較佳為使用氧化鋁。藉由ALD法形成的絕緣體408b具有良好的覆蓋性且裂縫或針孔等的形成得到抑制的膜。雖然絕緣體408a及絕緣體408b設置在具有凹凸的形狀上，但是藉由使用利用ALD法形成的絕緣體408b，沒有形成斷開、裂縫、針孔等地由絕緣體408b覆蓋電晶體。由此，即便在絕緣體408a產生斷開等時也可以由絕緣體408b覆蓋，因此可以顯著地提高絕緣體408a與絕緣體408b的疊層膜的對氫、水等雜質的阻擋性。
另外，在藉由濺射法形成絕緣體408a並藉由ALD法形成絕緣體408b的情況下，絕緣體408a中的導電體404c的頂面為被形成面的部分的厚度(以下，稱為第一厚度)與氧化物406a、氧化物406b、導電體416a1、416a2的側面為被形成面的部分的厚度(以下，稱為第二厚度)的比例有時不同於絕緣體408b。在絕緣體408b中，第一厚度與第 二厚度可以大致相同。另一方面，在絕緣體408a中，在很多情況下第一厚度比第二厚度大，例如有時第一厚度為第二厚度的2倍左右。
另外，作為絕緣體408a及絕緣體408b，較佳為使用不容易透過氧的絕緣材料。因此，可以抑制絕緣體402、絕緣體412等所包含的氧擴散到上方。
如此，藉由具有電晶體夾在絕緣體408a及絕緣體408b與絕緣體401之間的結構，可以在絕緣體402、氧化物406a、氧化物406b、氧化物406c及絕緣體412中含有多量的氧，而不使氧擴散到外方。再者，可以防止氫或水等雜質從絕緣體408b的上方及絕緣體401的下方混入而減少絕緣體402、氧化物406a、氧化物406b、氧化物406c及絕緣體412中的雜質濃度。
如此，藉由減少被用作電晶體的活性層的氧化物406b中的氧缺陷並減少氫或水等雜質，可以使電晶體的電特性穩定並提高可靠性。
較佳為在絕緣體408b上設置有絕緣體410。與絕緣體402等同樣，較佳為減少絕緣體410中的水或氫等雜質的濃度。
再者，較佳為在絕緣體410上設置有絕緣體420。絕緣體420能夠被用作防止水或氫等雜質從上層混入電晶體等的阻擋絕緣膜。與絕緣體408a同樣，絕緣體420較佳為使用不容易透過水、氫等雜質以及氧的絕緣材料，例如較佳為使用氧化鋁。
另外，也可以以層疊於絕緣體420的方式設置與絕緣體408b同樣的藉由ALD法形成的氧化物絕緣體。
較佳為在絕緣體420上設置有絕緣體422。作為絕緣體422，例如 可以使用與絕緣體410同樣的絕緣體。
〈基板〉
作為設置本實施方式所示的電晶體的基板，例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板也可以使用撓性基板。此外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板，也可以使用包含纖維的薄片、薄膜或箔等。此外，基板也可以具有伸縮性。此外，基板可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板例如包括具有如下厚度的區域：5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板形成為薄，可以實現包括電晶體的半導體裝置的輕量化。此外，藉由將基板形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停 止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板上的半導體裝置受到的衝擊等。亦即，能夠提供一種耐久性高的半導體裝置。
作為撓性基板，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。撓性基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板。
〈絕緣體〉
藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體401、絕緣體408a、絕緣體408b及絕緣體420，可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。另外，作為絕緣體303，也可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。作為絕緣體401、絕緣體303、絕緣體408a、絕緣體408b及絕緣體420較佳為使用與絕緣體402等相比不容易透過水或氫等雜質的絕緣材料形成。
作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以使用氧化鋁、氧氮化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽、氮化矽或氮化鋁等的單層或疊層。
此外，例如，當使用含氧的電漿形成絕緣體408a時，可以對成為基底層的絕緣體402及絕緣體412添加氧。被添加的氧在絕緣體402及絕緣體412中成為過量氧，由於熱處理等而該過量氧經過絕緣體402 或絕緣體412，藉由對氧化物406a、氧化物406b及氧化物406c添加氧，能夠填補氧化物406a、氧化物406b及氧化物406c中的氧缺陷。
藉由絕緣體401、絕緣體408a及絕緣體408b具有氧化鋁，可以抑制向氧化物406a、氧化物406b及氧化物406c混入氫等雜質。此外，例如，藉由絕緣體401、絕緣體408a及絕緣體408b具有氧化鋁，可以減少添加到上述氧化物406a、氧化物406b及氧化物406c的過量氧的外方擴散。
作為絕緣體301、絕緣體302、絕緣體303、絕緣體402及絕緣體412，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體301、絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為包含氧化矽或氧氮化矽。
此外，因為絕緣體302、絕緣體303、絕緣體402及絕緣體412被用作閘極絕緣膜，所以較佳為包括相對介電常數高的絕緣體。例如，絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。或者，絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，當在氧化物406c一側有氧化鋁、氧化鎵或氧化鉿時，能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物406b。此外，例如當在氧化物406c一側有氧化矽或氧氮化矽時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
絕緣體410及絕緣體422較佳為包括相對介電常數低的絕緣體。例如，絕緣體410較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，絕緣體410較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與樹脂組合，可以實現熱穩定且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。
作為障壁膜417a1及障壁膜417a2，也可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。障壁膜417a1及障壁膜417a2能夠防止氧化物406c及絕緣體412中的過量氧擴散到導電體416a1及導電體416a2中。
例如，作為障壁膜417a1及障壁膜417a2可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽或氮化矽等。
〈導電體〉
作為導電體404、導電體310、導電體416a1及導電體416a2，可以使用如下材料，該材料包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
此外，也可以使用包含上述金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化 鈦、氮化鉭等包含氮的導電材料。另外，也可以使用銦錫氧化物(ITO：Indium Tin Oxide)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。另外，也可以使用包含氮的銦鎵鋅氧化物。
另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為閘極電極較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
例如，作為導電體310b，可以使用鎢、多晶矽等導電材料。另外，作為與絕緣體401接觸的導電體310a，例如可以使用鈦、氮化鈦或氮化鉭等障壁層(擴散防止層)的疊層或單層。
藉由作為絕緣體401使用不容易透過雜質的絕緣材料並且作為與絕緣體401接觸的導電體310a使用不容易透過雜質的導電材料，可以進一步抑制雜質擴散到電晶體。因此，可以進一步提高電晶體的可靠性。
另外，作為障壁膜417a1、417a2及障壁膜418，也可以使用上述不容易透過雜質的導電材料。在作為障壁膜417a1、417a2及障壁膜418使用導電材料的情況下，較佳為使用不容易釋放氧及/或不容易吸收氧 的導電材料。
如上所述，本發明的一個實施方式可以提供一種具有良好的電特性的半導體裝置。另外，本發明的一個實施方式可以提供一種可靠性高的半導體裝置。
本實施方式所示的結構和方法等可以與其他實施方式所示的結構和方法等適當地組合而實施。
實施方式2
〈電晶體的製造方法〉
下面，參照圖1A至圖1C及圖7A至圖10D說明根據本發明的一個實施方式的圖1A至圖1C所示的電晶體的製造方法。圖7A至圖10D示出對應於圖1B所示的點劃線A1-A2的剖面的剖面圖和對應於圖1C所示的點劃線A3-A4的剖面的剖面圖。
注意，下面，用來形成絕緣體的絕緣材料、用來形成導電體的導電材料、被用作氧化物半導體的氧化物等可以適當地利用濺射法、旋塗法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、ALD法、分子束磊晶(MBE：Molecular Beam Epitaxy)法或脈衝雷射沉積(PLD：Pulsed Laser Deposition)法形成。
注意，CVD法包括利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、高密度電漿CVD(HDPCVD：High density plasma CVD)法、利用熱的熱CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法、金屬CVD(MCVD：Metal CVD)法、有機金屬CVD(MOCVD：Metal Organic CVD)法，減壓CVD(LPCVD：low pressure CVD)法、常壓CVD(APCVD：atmospheric pressure CVD)等。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge buildup)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，在採用不使用電漿的熱CVD法的情況下，因為不發生這種電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不發生沉積時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的沉積方法。此外，ALD法也不發生沉積時的電漿損傷，所以能夠得到缺陷較少的膜。
不同於從靶材等被釋放的粒子沉積的沉積方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響，而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於覆蓋縱橫比高的開口的表面的情況。但是，ALD法的沉積速度比較慢，所以有時較佳為與沉積速度快的CVD法等其他沉積方法組合而使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法及ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法及ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個沉積室進行沉積的情況相比可以使 其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
首先，在基板(未圖示)上依次形成絕緣體401、絕緣體301(參照圖7A和圖7B)。在本實施方式中，作為基板使用單晶矽基板(包括p型半導體基板或n型半導體基板)。此外，在本實施方式中，作為絕緣體401，藉由濺射法形成氧化鋁膜，作為絕緣體301，藉由CVD法形成氧氮化矽膜。
此外，也可以以層疊在絕緣體401上或下的方式形成與絕緣體408b同樣的絕緣體。例如，也可以藉由ALD法以層疊在絕緣體401上或下的方式形成氧化鋁膜。
接著，在絕緣體301中形成到達絕緣體401的開口(包括槽、溝槽或孔等)(參照圖7C和圖7D)。在形成該開口時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體401，較佳為選擇在對絕緣體301進行蝕刻形成開口時被用作蝕刻障壁膜的絕緣體。例如，當作為被形成開口的絕緣體301使用氧化矽或氧氮化矽時，作為絕緣體401較佳為使用氮化矽、氧化鋁、氧化鉿等。此時，絕緣體401的與絕緣體301的開口重疊的部分有時被蝕刻而形成為凹狀。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以對平行平板型電極中的一個施加高頻電源；也可以對平行平板型電極中的一個施加不同的多個高頻電源；也可以對平行平板型電極的各個施加相同的高頻電源；或者也可以對平行平板型電極的各個施加頻率不同的高頻電源。此外，可以使用包括高密度電漿源的乾蝕刻裝置。作為包括高密度電漿源的乾蝕刻裝置，例如可以使用感應耦合型電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
接著，形成成為導電體310a的導電膜310A及成為導電體310b的導電膜310B(參照圖7E和圖7F)。在本實施方式中，作為導電膜310A使用藉由濺射法形成的氮化鉭和藉由ALD法形成的氮化鈦的疊層膜。此外，作為導電膜310B使用藉由CVD法形成的鎢膜。
接著，藉由進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理去除絕緣體301上的導電膜310A及導電膜310B(參照圖7G和圖7H)。其結果是，只在開口中殘留導電體310a及導電體310b，所以可以形成其頂面平坦的導電體310。
接著，在絕緣體301及導電體310上形成絕緣體302。在本實施方式中，作為絕緣體302，藉由CVD法形成氧氮化矽膜。
接著，在絕緣體302上形成絕緣體303。在本實施方式中，作為絕緣體303，藉由ALD法形成氧化鉿膜。
接著，在絕緣體303上形成絕緣體402。在本實施方式中，作為絕緣體402，藉由CVD法形成氧氮化矽膜。
接著，較佳為進行第一熱處理。第一熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。此外，當在本實施方式所示的電晶體的下層設置以含有銅的方式形成的佈線等時，第一熱處理的溫度較佳為410℃以下。第一熱處理在惰性氣體氛圍下進行。第一熱處理也可以在減壓狀態下進行。藉由第一熱處理，能夠去除絕緣體402所包含的氫或水等雜質。在本實施方式中，作為第一熱處理，在氮氣體氛圍下以400℃的溫度進行熱處理。
接著，在絕緣體402上形成成為氧化物406a的氧化膜406A，在氧 化膜406A上形成成為氧化物406b的氧化膜406B。
氧化膜406A及氧化膜406B較佳為利用濺射法形成。藉由利用濺射法形成氧化膜406A及氧化膜406B，可以提高氧化膜406A及氧化膜406B的密度，所以是較佳的。作為濺射氣體，可以適當地使用稀有氣體(典型的是氬)、氧或稀有氣體和氧的混合氣體。另外，濺射氣體也可以包含氮。此外，也可以在對基板進行加熱的同時形成氧化膜406A及氧化膜406B。
較佳為進行濺射氣體的高度純化。例如，作為被用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此可以儘可能地防止水分等混入氧化膜406A及氧化膜406B。
在濺射裝置的各腔室中，較佳為使用低溫泵等吸附式真空泵進行高真空(抽空到5×10-7Pa至1×10-4Pa左右)抽氣以儘可能地去除對氧化膜406A及氧化膜406B來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到腔室內。
另外，作為濺射裝置的電源，可以使用DC電源、AC電源或RF電源。
另外，在濺射裝置中，也可以使靶材或磁鐵旋轉或移動。例如，在成膜時，可以在上下或/及左右方向上擺動磁鐵單元的同時形成氧化膜。例如，靶材以0.1Hz以上且1kHz以下的拍子(也可以說節奏、脈衝、頻率、週期或循環等)旋轉或擺動即可。或者，以0.1Hz以上且1kHz以下的拍子擺動磁鐵單元即可。
當形成氧化膜406A時，較佳為將基板溫度設定為室溫以上且400℃以下。例如，適當地選擇水的氣化溫度(例如，100℃)以上且在可能的範圍內能夠確保裝置的可維護性及輸送量的溫度。
此外，當形成氧化膜406A時，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。在是混合氣體的情況下，氧氣體在沉積氣體整體中所佔的比率較佳為70%以上，更佳為80%以上，進一步較佳為100%。藉由作為氧化膜406A使用包含過量氧的氧化物，可以在後面的熱處理中向氧化膜406B供應氧。
另外，作為氧化膜406A的成膜靶材，可以使用上述In-M-Zn氧化物靶材。在此，較佳為使氧化膜406A的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比小於氧化膜406B的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比。例如，較佳為使用原子個數比為[In]：[M]：[Zn]=1：3：4或其附近值的金屬氧化物靶材。
在本實施方式中，在氧氣體大約為100%的氛圍下，以200℃的基板溫度使用原子個數比為[In]：[Ga]：[Zn]=1：3：4的In-Ga-Zn氧化物靶材形成氧化膜406A。
當形成氧化膜406B時，較佳為將基板溫度設定為100℃以上且低於140℃。例如，適當地選擇水的氣化溫度(例如，100℃)以上且在可能的範圍內能夠確保裝置的可維護性及輸送量的溫度。
此外，當形成氧化膜406B時，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。在是混合氣體的情況下，氧氣體在沉積氣體整體中所佔的比率較佳為0%以上且30%以下，較佳為5%以上且20%以下。
另外，作為氧化膜406B的成膜靶材，可以使用上述In-M-Zn氧化物靶材。在此，較佳為使氧化膜406B的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比大於氧化膜406A的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比。例如，較佳為使用原子個數比為[In]：[M]：[Zn]=4：2：4.1、原子個數比為[In]：[M]：[Zn]=5：1：7或其附近值的金屬氧化物靶材。
在本實施方式中，在氧氣體比率大約為10%的稀有氣體和氧的混合氣體氛圍下，以130℃的基板溫度使用原子個數比為[In]：[Ga]：[Zn]=4：2：4.1的In-Ga-Zn氧化物靶材形成氧化膜406B。
接著，也可以進行第二熱處理。第二熱處理可以以250℃以上且650℃以下，較佳為以300℃以上且500℃以下的溫度進行。第二熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第二熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第二熱處理：在惰性氣體氛圍下進行熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行另一個熱處理。藉由進行第二熱處理，可以提高氧化膜406B的結晶性，並可以去除氫或水等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
接著，在氧化膜406B上形成成為導電體416a1、416a2的導電膜416A。在本實施方式中，作為導電膜416A，藉由濺射法形成氮化鉭膜。因為氮化鉭的耐氧化性高，所以當在後面的製程中進行熱處理時較佳為使用氮化鉭。
接著，在導電膜416A上形成成為障壁膜417a1、417a2的障壁膜417A。在本實施方式中，作為障壁膜417A，藉由ALD法形成氧化鋁膜。 藉由採用ALD法，可以形成裂縫或針孔等缺陷少的具有薄且均勻厚度的緻密的膜。
接著，在障壁膜417A上形成導電膜419A(參照圖7I和圖7J)。導電膜419A為用來在後面的製程中形成導電體416a1、416a2等的硬遮罩。在本實施方式中，作為導電膜419A，藉由濺射法形成鎢膜。
接著，藉由光微影法，在障壁膜417A及導電膜419A中形成到達導電膜416A的開口(參照圖8A和圖8B)。注意，當形成開口時，障壁膜417A及導電膜419A的開口一側的側面較佳為相對於氧化膜406B的頂面具有角度。角度為30°以上且90°以下，較佳為45°以上且80°以下。另外，藉由將用來形成障壁膜417A及導電膜419A的光阻遮罩的開口寬度設定為最小特徵尺寸，在障壁膜417A及導電膜419A中形成其寬度為最小特徵尺寸的開口。如此，藉由在障壁膜417A及導電膜419A中形成開口，可以使通道長度小於最小特徵尺寸。
隔著光罩將光照射到感光光阻劑，使用顯影液去除感光部分(或非感光部分)的光阻劑，由此可以形成利用光微影法的光阻遮罩。作為照射到感光光阻劑的光，有KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等。此外，也可以利用在基板與投影透鏡之間填滿液體(例如，水)而進行曝光的液浸技術(liquid immersion technique)。另外，也可以使用電子束或離子束代替上述光。當使用電子束或離子束時，不需要光罩。另外，藉由利用灰化等乾蝕刻法或使用專用剝離液等的濕蝕刻法，可以去除光阻遮罩。此外，也可以利用乾蝕刻法和濕蝕刻法。
接著，藉由光微影法選擇性地去除導電膜416A、障壁膜417A及導電膜419A的一部分，將導電膜416A、障壁膜417A及導電膜419A加工為島狀(參照圖8C和圖8D)。如此，從導電膜416A形成島狀的導電膜 416B，從障壁膜417A形成障壁膜417a1、417a2，從導電膜419A形成導電體419a1、419a2。注意，在障壁膜417A的開口寬度為最小特徵尺寸的情況下，障壁膜417a1與障壁膜417a2之間的距離為最小特徵尺寸。
接著，以導電體419a1、419a2及導電膜416B為遮罩選擇性地去除氧化膜406A及氧化膜406B的一部分(參照圖8E和圖8F)。此時，有時絕緣體402的一部分也同時被去除。然後，藉由去除光阻遮罩，可以形成島狀的氧化物406a及島狀的氧化物406b。
可以利用乾蝕刻法或濕蝕刻法等去除氧化膜406A及氧化膜406B的一部分。此外，也可以利用乾蝕刻法和濕蝕刻法。
接著，藉由以障壁膜417a1、417a2及導電體419a1、419a2為遮罩利用乾蝕刻法，選擇性地去除導電膜416B的一部分。藉由該蝕刻製程，將導電膜416B分離為導電體416a1和導電體416a2(參照圖8G和圖8H)。
作為在乾蝕刻中使用的氣體，例如可以使用C4F6氣體、C2F6氣體、C4F8氣體、CF4氣體、SF6氣體或CHF3氣體等中的一個或混合它們中的兩種以上而成的氣體。或者，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。尤其較佳為使用利用電漿能夠生成有機物的氣體。例如，較佳為對C4F6氣體、C4F8氣體或者CHF3氣體中的任一個適當地添加氦氣體、氬氣體或氫氣體等。
在此，導電體419a1及導電體419a2被用作硬遮罩，隨著蝕刻的發展而導電體419a1及導電體419a2也被去除。
藉由使用能夠生成有機物的氣體在將有機物附著於障壁膜417a1、 障壁膜417a2、導電體419a1及導電體419a2的側面的同時對導電膜416B進行蝕刻，可以將彼此相對的導電體416a1及導電體416a2的側面形成為錐形形狀。
由於導電體416a1或導電體416a2被用作本實施方式所示的電晶體的源極電極或汲極電極，因此可以將互相面對的導電體416a1與導電體416a2之間的距離稱為本電晶體的通道長度。在此，在障壁膜417A的開口寬度為最小特徵尺寸的情況下，障壁膜417a1與障壁膜417a2之間的距離為最小特徵尺寸。因為導電體416a1與導電體416a2之間的距離小於障壁膜417a1與障壁膜417a2之間的距離相當於導電體416a1及導電體416a2的側面的錐形形狀的寬度，所以可以實現比最小特徵尺寸小的通道長度。
另外，在利用乾蝕刻法形成導電體416a1和導電體416a2的情況下，有時蝕刻氣體的殘留成分等的雜質元素會附著於氧化物406b的露出部分。例如，當作為蝕刻氣體使用氯類氣體時，氯等附著於氧化物406b的露出部分。此外，當作為蝕刻氣體使用烴類氣體時，碳或氫等附著於氧化物406b的露出部分。因此，較佳為減少附著於氧化物406b的露出的表面的雜質元素。例如，可以藉由使用用純水稀釋氫氟酸(稀氟酸液)而成的洗滌處理、使用臭氧等的洗滌處理或使用紫外線等的洗滌處理來減少該雜質即可。此外，也可以組合多個洗滌處理。
此外，也可以進行使用氧化氣體的電漿處理。例如，進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以減少氧化物406b中的氟濃度。另外，也可以獲得去除樣本表面的有機物的效果。
此外，也可以對露出的氧化物406b進行氧摻雜處理。另外，也可以進行後述的熱處理。
接著，也可以進行第三熱處理。第三熱處理可以在與第二熱處理相同的條件下進行。藉由進行第三熱處理，可以提高氧化物406b的結晶性，並可以去除氫或水等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行30分鐘的處理，接下來連續地在氧氛圍下以400℃的溫度進行30分鐘的處理。
接著，在絕緣體402、氧化物406a、氧化物406b、導電體416a1、416a2、障壁膜417a1、417a2上形成成為氧化物406c的氧化膜406C。如此，藉由形成氧化膜406C，可以由氧化膜406C覆蓋氧化物406a及氧化物406b的側面。
氧化膜406C較佳為與氧化膜406A同樣地利用濺射法形成。
當形成氧化膜406C時，較佳為將基板溫度設定為室溫以上且低於200℃。例如，可以將成膜時的基板溫度設定為室溫，較佳為以不使成膜時的基板溫度高於室溫的方式在冷卻基板架的同時形成氧化膜406C。
此外，當形成氧化膜406C時，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。在是混合氣體的情況下，氧氣體在沉積氣體整體中所佔的比率較佳為70%以上，更佳為80%以上，進一步較佳為100%。藉由作為氧化膜406C使用包含過量氧的氧化物，可以在後面的熱處理中向氧化物406b供應氧。
另外，作為氧化膜406C的成膜靶材，可以使用上述In-M-Zn氧化物靶材。在此，較佳為使氧化膜406C的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比小於氧化膜406B的In-M-Zn氧化物靶材中的相對於元素M的In的原子個數比。例如，較佳為使用原子個數比為[In]：[M]：[Zn]=1：1：1或其附近值的金屬氧化物靶材。
在本實施方式中，在氧氣體大約為100%的氛圍下，以室溫的基板溫度使用原子個數比為[In]：[Ga]：[Zn]=1：1：1的In-Ga-Zn氧化物靶材形成氧化膜406C。
接著，在氧化膜406C上形成絕緣膜412A。在本實施方式中，作為絕緣膜412A，藉由CVD法形成氧氮化矽膜。
接著，也可以進行第四熱處理。第四熱處理可以在與第一熱處理相同的條件下進行。藉由進行第四熱處理，可以去除絕緣膜412A所包含的氫或水等雜質。在本實施方式中，在氮氣體氛圍下以400℃的溫度進行第四熱處理。
接著，依次形成成為導電體404a的導電膜404A、成為導電體404b的導電膜404B、成為導電體404c的導電膜404C(參照圖9A和圖9B)。在本實施方式中，作為導電膜404A使用藉由濺射法形成的金屬氧化物，作為導電膜404B使用氮化鈦，作為導電膜404C使用鎢。藉由利用濺射法形成導電膜404A，可以對絕緣膜412A添加氧而使絕緣膜412A成為氧過剩的狀態。尤其是，由於導電膜404A設置在氧化物406b的成為通道形成區域的第三區域上，因此可以對絕緣膜412A的近於第三區域的部分添加氧。因此，能夠有效地將氧從絕緣體412供應到氧化物406b。
接著，也可以進行第五熱處理。第五熱處理可以在與第一熱處理相同的條件下進行。藉由進行第五熱處理，可以擴散由於導電膜404A的濺射成膜而添加到絕緣膜412A的氧。由此，能夠減少氧化物406a、氧化物406b及氧化物406c中的氧缺陷。在此，導電膜404A、導電膜404B及導電膜404C可以防止氧擴散到電晶體的上方，因此可以有效地向氧化物406b供應氧。在本實施方式中，在氮氣體氛圍下以400℃的 溫度進行第五熱處理。
接著，藉由利用光微影法選擇性地去除導電膜404A、導電膜404B及導電膜404C的一部分，形成包括導電體404a、導電體404b及導電體404c並被用作閘極的導電體404(參照圖9C和圖9D)。
接著，在絕緣膜412A及導電體404上形成在後面的製程中加工為障壁膜418的障壁膜418A(參照圖9E和圖9F)。障壁膜418A被用作閘極蓋，作為障壁膜418A使用在本實施方式中利用ALD法形成的氧化鋁。
接著，藉由利用光微影法選擇性地去除障壁膜418A的一部分，由此形成障壁膜418。如此，藉由以覆蓋導電體404的方式形成障壁膜418，可以防止周圍的過量氧被用於導電體404因周圍的氧化。
接著，藉由利用光微影法選擇性地去除氧化膜406C及絕緣膜412A的一部分，由此形成氧化物406c及絕緣體412(參照圖9G和圖9H)。在此，氧化物406c較佳為以接觸於氧化物406a及氧化物406b的周圍和絕緣體402的頂面的方式形成氧化物406c。藉由如此形成氧化物406c，氧化物406c以覆蓋氧化物406a及氧化物406b的側面的方式形成。因此，當在後面的製程中利用濺射法形成絕緣體408a時，可以抑制氧化物406a及氧化物406b的側面受到損傷。
另外，較佳的是，以接觸於氧化物406c的頂面的方式形成絕緣體412，並且氧化物406c的側端部與絕緣體412的側端部大致對齊。藉由採用上述結構，可以擴大絕緣體408a與絕緣體412的頂面接觸的區域的面積，由此可以增加因絕緣體408a的成膜而添加到絕緣體412的氧量。因此，能夠更有效地將氧從絕緣體412供應到氧化物406b。
注意，雖然在本實施方式中示出在形成障壁膜418之後形成氧化物406c及絕緣體412的結構，但是本實施方式所示的電晶體的製造方法不侷限於此。例如，也可以在形成氧化物406c及絕緣體412之後形成導電體404或障壁膜418。
接著，藉由濺射法在絕緣體402、絕緣體412及障壁膜418上形成絕緣體408a。在本實施方式中，絕緣體408a的厚度為5nm以上且100nm以下左右，較佳為5nm以上且20nm以下左右。
絕緣體408a較佳為在包含氧的氛圍下利用濺射法形成。在本實施方式中，作為絕緣體408a，在包含氧的氛圍下利用濺射法形成氧化鋁膜。因此，可以對與絕緣體408a接觸的面(絕緣體402的頂面及絕緣體412的頂面等)附近添加氧而使絕緣體402及絕緣體412成為氧過剩的狀態。在此，氧例如作為氧自由基添加，但是被添加時的氧的狀態不侷限於此。氧可以作為氧原子或氧離子等添加。因後面的製程的熱處理等而氧擴散，能夠有效地對氧化物406b供應氧。
此外，較佳為在形成絕緣體408a時進行基板加熱。基板加熱的溫度較佳為高於100℃且300℃以下。藉由使基板溫度高於100℃，可以去除氧化物406b中的水。此外，可以防止表面吸附水附著在所形成的膜上。如此，藉由在進行基板加熱的同時形成絕緣體408a，可以在成膜的同時將氧擴散到氧化物406b。
如上所述，在本實施方式所示的結構中，可以擴大絕緣體408a與絕緣體412的頂面接觸的區域的面積，由此可以增加因絕緣體408a的成膜而添加到絕緣體412的氧量。因此，能夠更有效地將氧從絕緣體412供應到氧化物406b。
接著，藉由ALD法在絕緣體408a上形成絕緣體408b(參照圖10A 和圖10B)。在本實施方式中，絕緣體408b的厚度為5nm以上且20nm以下左右，較佳為5nm以上且10nm以下左右，更佳為5nm以上且7nm以下左右。
作為絕緣體408b，較佳為使用不容易透過水或氫等雜質的絕緣材料，例如較佳為使用氧化鋁等。再者，藉由ALD法，可以形成裂縫或針孔等的形成得到抑制且具有良好的覆蓋性的絕緣體408b。雖然絕緣體408a及絕緣體408b形成在具有凹凸的形狀上，但是藉由利用ALD法形成絕緣體408b，能夠沒有形成斷開、裂縫、針孔等地由絕緣體408b覆蓋電晶體。因此，可以更顯著地提高對氫、水等雜質的阻擋性。
如此，藉由具有電晶體夾在絕緣體408a及絕緣體408b與絕緣體401之間的結構，可以在絕緣體402、氧化物406a、氧化物406b、氧化物406c及絕緣體412中含有多量的氧，而不使氧擴散到外方。再者，可以防止氫或水等雜質從絕緣體408b的上方及絕緣體401的下方混入而減少絕緣體402、氧化物406a、氧化物406b、氧化物406c及絕緣體412中的雜質濃度。
接著，在絕緣體408b上形成絕緣體410。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體410。或者，可以使用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗布(curtain coater)法等形成。
作為絕緣體410的成膜，較佳為利用CVD法。更佳的是，利用電漿CVD法進行成膜。
可以以其頂面具有平坦性的方式形成絕緣體410。例如，在沉積剛結束後，絕緣體410的頂面可以具有平坦性。或者，例如，在沉積後， 可以從頂面去除絕緣體等以使絕緣體410的頂面平行於基板背面等基準面，而絕緣體410具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。注意，絕緣體410的頂面也可以不具有平坦性。
接著，在絕緣體410上形成絕緣體420。作為絕緣體420，可以設置與絕緣體408a同樣的絕緣體。
接著，也可以進行第六熱處理。第六熱處理可以在與第二熱處理相同的條件下進行。藉由進行第六熱處理，可以擴散由於絕緣體408a的濺射成膜而添加到絕緣體402及絕緣體412的氧。由此，能夠減少氧化物406a、氧化物406b及氧化物406c中的氧缺陷。在此，絕緣體408a、絕緣體408b及絕緣體401可以防止氧擴散到電晶體的上方及下方，因此可以有效地向氧化物406b供應氧。藉由進行第六熱處理，可以去除絕緣體410所包含的氫或水等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
在此，氧化物406b較佳為包含上述nc-OS。nc-OS在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性，因此在熱處理時容易擴散氧。由此，當上述熱處理時，基板面內的氧擴散的偏差變少。藉由使用這樣的氧化物406b製造電晶體，可以減少同一基板上的電晶體的電特性的偏差。
注意，第六熱處理的時序不侷限於形成絕緣體420之後，可以在形成絕緣體410之後進行第六熱處理，可以在形成絕緣體408b之後進行第六熱處理，也可以在形成絕緣體408a之後進行第六熱處理。
接著，在絕緣體420上形成絕緣體422(參照圖10C和圖10D)。 作為絕緣體422，可以設置與絕緣體410同樣的絕緣體。
藉由上述步驟，可以製造圖1A至圖1C所示的電晶體(參照圖1A至圖1C)。
本實施方式所示的結構和方法等可以與其他實施方式所示的結構和方法等適當地組合而實施。
實施方式3
在本實施方式中，參照圖11至圖13說明半導體裝置的一個實施方式。
[記憶體裝置]
圖11示出使用本發明的一個實施方式的半導體裝置的記憶體裝置的一個例子。
圖11所示的記憶體裝置包括電晶體900、電晶體800、電晶體700及電容器600。
在此，電晶體700與在上述實施方式中的圖1A至圖1C所記載的電晶體同樣。在此，與圖1A至圖1C所示的電晶體同樣，圖11所示的電晶體700及其附近設置有絕緣體401、絕緣體301、導電體310、絕緣體302、絕緣體303、絕緣體402、氧化物406a、氧化物406b、導電體416a1、導電體416a2、障壁膜417a1、障壁膜417a2、氧化物406c、絕緣體412、導電體404、障壁膜418、絕緣體408a、絕緣體408b、絕緣體410、絕緣體420及絕緣體422。
電晶體700是其通道形成在包含氧化物半導體的半導體層中的電 晶體。因為電晶體700的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，因為不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。
再者，藉由對電晶體700的背閘極施加負電位，可以進一步減少電晶體700的關態電流。在此情況下，藉由採用能夠維持電晶體700的背閘極電壓的結構，即使在沒有供應電源時也可以長期間保持存儲資料。
電晶體900形成在與電晶體700相同的層上，由此可以同時製造電晶體900和電晶體700。在電晶體900中，絕緣體301具有開口，在開口內配置有導電體310cc、導電體310dc、導電體310ec，電晶體900還包括：導電體310cc、導電體310dc、導電體310ec及絕緣體301上的絕緣體302、絕緣體303及絕緣體402；絕緣體402上的氧化物406d；氧化物406d上的絕緣體412a；以及絕緣體412a上的導電體404k。在此，導電體310cc是導電體310ca和導電體310cb的疊層，導電體310dc是導電體310da和導電體310db的疊層，導電體310ec是導電體310ea和導電體310eb的疊層。導電體310ca、導電體310da及導電體310ea是與導電體310a相同的層，導電體310cb、導電體310db及導電體310eb是與導電體310b相同的層。此外，導電體404k是導電體404d、導電體404e及導電體404f的疊層。導電體404d是與導電體404a相同的層，導電體404e是與導電體404b相同的層，導電體404f是與導電體404c相同的層。
導電體310cc及導電體310ec藉由形成在絕緣體302、303、402中的開口與氧化物406d接觸。因此，導電體310cc或導電體310ec可以被用作源極電極和汲極電極中的一個。此外，導電體404k和導電體310dc中的一個可以被用作閘極電極，另一個可以被用作背閘極電極。
與氧化物406c等同樣，在被用作電晶體900的活性層的氧化物406d中，減少了氧缺陷和氫或水等雜質。因此，可以使電晶體900的臨界電壓大於0V，減少關態電流，使Icut非常小。在此，Icut是指背閘極電壓及頂閘極電壓為0V時的汲極電流。
由電晶體900控制電晶體700的背閘極電壓。例如，採用使電晶體900的頂閘極及背閘極與源極進行二極體連接並使電晶體900的源極與電晶體700的背閘極連接的結構。當在該結構中保持電晶體700的背閘極的負電位時，電晶體900的頂閘極與源極之間的電壓以及背閘極與源極之間的電壓成為0V。因為電晶體900的Icut非常小，所以藉由採用該結構，即使在沒有向電晶體700及電晶體900供應電源時也可以長時間保持電晶體700的背閘極的負電位。由此，包括電晶體700及電晶體900的記憶體裝置可以長期間保持存儲內容。
在圖11中，佈線3001與電晶體800的源極電連接，佈線3002與電晶體800的汲極電連接。另外，佈線3003與電晶體700的源極和汲極中的一個電連接，佈線3004與電晶體700的頂閘極電連接，佈線3006與電晶體700的背閘極電連接。此外，電晶體800的閘極及電晶體700的源極和汲極中的另一個與電容器600的一個電極電連接，佈線3005與電容器600的另一個電極電連接。佈線3007與電晶體900的源極電連接，佈線3008與電晶體900的頂閘極電連接，佈線3009與電晶體900的背閘極電連接，佈線3010與電晶體900的汲極電連接。在此，佈線3006、佈線3007、佈線3008及佈線3009電連接。
〈記憶體裝置的構成1〉
圖11所示的記憶體裝置藉由具有能夠保持電晶體800的閘極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將佈線3004的電位設定為 使電晶體700處於導通狀態的電位，使電晶體700處於導通狀態。由此，佈線3003的電位被供應到與電晶體800的閘極及電容器600的一個電極電連接的節點FG。換言之，對電晶體800的閘極施加規定的電荷(寫入)。這裡，供應賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將佈線3004的電位設定為使電晶體700處於非導通狀態的電位而使電晶體700處於非導通狀態，使節點FG保持電荷(保持)。
在電晶體700的關態電流小的情況下，節點FG的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對佈線3001供應規定的電位(恆電位)的狀態下對佈線3005供應適當的電位(讀出電位)時，佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為如下緣故：在電晶體800為n通道電晶體的情況下，對電晶體800的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體800的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體800處於“導通狀態”所需要的佈線3005的電位。由此，藉由將佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，如果佈線3005的電位為V0(>Vth_H)，電晶體800則處於“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即使佈線3005的電位為V0(<Vth_L)，電晶體800還保持“非導通狀態”。因此，藉由辨別佈線3002的電位，可以讀出節點FG所保持的資料。
此外，藉由將圖11所示的記憶體裝置配置為矩陣狀，可以構成記憶單元陣列。
當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶 單元的資料。例如，記憶單元陣列具有NOR型結構的情況下，藉由使不讀出資料的記憶單元的電晶體800成為非導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體800處於“非導通狀態”的電位，亦即低於Vth_H的電位。或者，例如，記憶單元陣列具有NAND型結構的情況下，藉由使不讀出資料的記憶單元的電晶體800成為導通狀態，能夠僅讀出所希望的記憶單元中的資料。在此情況下，可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體800處於“導通狀態”的電位，亦即高於Vth_L的電位。
〈記憶體裝置的構成2〉
圖11所示的記憶體裝置也可以具有不包括電晶體800的結構。在不包括電晶體800的情況下也可以藉由與上述記憶體裝置相同的工作進行資料的寫入及保持工作。
例如，說明不包括電晶體800的情況下的資料讀出。在電晶體700成為導通狀態時，處於浮動狀態的佈線3003和電容器600導通，且在佈線3003和電容器600之間再次分配電荷。其結果是，佈線3003的電位產生變化。佈線3003的電位的變化量根據電容器600的一個電極的電位(或積累在電容器600中的電荷)而具有不同的值。
例如，在電容器600的一個電極的電位為V，電容器600的電容為C，佈線3003所具有的電容成分為CB，在再次分配電荷之前的佈線3003的電位為VB0時，在再次分配電荷之後的佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容器600的一個電極的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
而且，藉由對佈線3003的電位和規定的電位進行比較可以讀出資料。
在採用本結構的情況下，例如可以採用一種結構，其中對用來驅動記憶單元的驅動電路使用應用矽的電晶體，且將作為電晶體700應用氧化物半導體的電晶體層疊在驅動電路上。
上述記憶體裝置可以應用使用氧化物半導體的關態電流小的電晶體來長期間地保持存儲內容。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而可以實現低耗電的記憶體裝置。此外，在沒有電力的供應時(注意，較佳為固定電位)也可以長期間地保持存儲內容。
此外，因為該記憶體裝置在寫入資料時不需要高電壓，所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如絕緣體的劣化等的問題。換言之，根據本發明的一個實施方式的記憶體裝置與習知的非揮發性記憶體不同，對重寫的次數沒有限制而其可靠性得到極大提高的記憶體裝置。再者，根據電晶體的導通狀態或非導通狀態而進行資料寫入，而可以進行高速工作。
如上面的實施方式所述，在電晶體700中，將CAC-OS用於活性層，由此可以得到大通態電流。因此，可以進一步提高資料的寫入速度而進行高速工作。
〈記憶體裝置的結構1〉
圖11示出本發明的一個實施方式的記憶體裝置的一個例子。記憶體裝置包括電晶體900、電晶體800、電晶體700、電容器600。電晶 體700設置在電晶體800的上方，電容器600設置在電晶體800及電晶體700的上方。
電晶體800設置在基板811上，並包括：導電體816、絕緣體814、由基板811的一部分構成的半導體區域812；以及被用作源極區域或汲極區域的低電阻區域818a及低電阻區域818b。
電晶體800可以為p通道型電晶體或n通道型電晶體。
半導體區域812的形成有通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域818a及低電阻區域818b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體800也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域818a及低電阻區域818b中，除了應用於半導體區域812的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體816，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和埋入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
注意，圖11所示的電晶體800的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。另外，在採用〈記憶體裝置的構成2〉的情況下，也可以不設置電晶體800。
以覆蓋電晶體800的方式依次層疊有絕緣體820、絕緣體822、絕緣體824及絕緣體826。
作為絕緣體820、絕緣體822、絕緣體824及絕緣體826，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體822也可以被用作使因設置在其下方的電晶體800等而產生的步階平坦化的平坦化膜。例如，為了提高絕緣體822的頂面的平坦性，其頂面也可以藉由利用CMP法等的平坦化處理被平坦化。
另外，作為絕緣體824，較佳為使用能夠防止氫或雜質從基板811或電晶體800等擴散到設置有電晶體700及電晶體900的區域中的具有阻擋性的膜。在此，阻擋性是指抑制以氫及水為代表的雜質的擴散的功能。例如，在350℃或400℃的氛圍下，具有阻擋性的膜中的每一時間的氫擴散距離可以為50nm以下。較佳的是，在350℃或400℃的氛圍下，具有阻擋性的膜中的每一時間的氫擴散距離較佳為30nm以下，更佳為20nm以下。
作為對氫具有阻擋性的膜的一個例子，例如可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體700等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體700及電晶體900與電晶體800之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用TDS等測定。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體824的每個面積的量時，絕緣體824中的氫的脫離量為2×1015molecules/cm2以下，較佳為1×1015molecules/cm2以下，更佳為5×1014molecules/cm2以下，即可。
注意，絕緣體826的介電常數較佳為比絕緣體824低。例如，絕緣體826的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體824的相對介電常數較佳為絕緣體826的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
另外，在絕緣體820、絕緣體822、絕緣體824及絕緣體826中嵌入與電容器600或電晶體700電連接的導電體828及導電體830等。另外，導電體828及導電體830被用作插頭或佈線。注意，如後面說明，有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體828及導電體830等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。明確而言，較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。此外，各插頭及佈線也可以由多個層形成。例如，也可以在形成由導電材料形成的種子層、障壁層或者用來提高後面形成的導電材料與絕緣體之間的密接性的層之後還形成導電材料，由此形成導電體。例如，藉由 在作為第一層形成選自鈦、氮化鈦、鉭和氮化鉭中的材料之後形成鎢、鉬、鋁或銅，可以形成導電體。
此外，也可以在絕緣體826及導電體830上形成佈線層。例如，在圖11中，依次層疊有絕緣體850、絕緣體852及絕緣體854。另外，在絕緣體850、絕緣體852及絕緣體854中形成有導電體856。導電體856被用作插頭或佈線。此外，導電體856可以使用與導電體828及導電體830同樣的材料形成。此外，導電體856既可以使用與導電體828及導電體830相同的材料形成，又可以使用不同的材料形成。
另外，與絕緣體824同樣，絕緣體850例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體856較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體850所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使障壁層將電晶體800與電晶體700及電晶體900分離，從而可以抑制氫從電晶體800擴散到電晶體700及電晶體900中。
注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，可以在保持作為佈線的導電性的狀態下抑制氫從電晶體800擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體850接觸。
在絕緣體854上，依次層疊有絕緣體858、絕緣體710、絕緣體401及絕緣體301。作為絕緣體858、絕緣體710、絕緣體401及絕緣體301中的任何一個，較佳為使用對氧或氫具有阻擋性的物質。
作為絕緣體858及絕緣體401，例如較佳為使用能夠防止氫或雜質從設置有基板811或電晶體800的區域等擴散到設置有電晶體700及電晶體900的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕 緣體824同樣的材料。
此外，作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體700等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體700及電晶體900與電晶體800之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
例如，作為對氫具有阻擋性的膜，絕緣體401較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的氫、水分等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質混入電晶體700及電晶體900中。另外，氧化鋁可以抑制氧從構成電晶體700的氧化物釋放。因此，氧化鋁適合用作電晶體700及電晶體900的保護膜。
例如，作為絕緣體710及絕緣體301，可以使用與絕緣體820同樣的材料。另外，藉由作為該絕緣體使用介電常數較低的材料，可以降低產生在佈線之間的寄生電容。例如，作為絕緣體301，可以使用氧化矽膜和氧氮化矽膜等。
另外，在絕緣體858、絕緣體710、絕緣體401及絕緣體301中嵌入導電體718及構成電晶體700及電晶體900的導電體(導電體310、導電體310cc、導電體310dc、導電體310ec)等。此外，導電體718被用作與電容器600或電晶體800電連接的插頭或佈線。導電體718可以使用與導電體828及導電體830同樣的材料形成。
尤其是，與絕緣體858及絕緣體401接觸的區域的導電體718較 佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層完全將電晶體800與電晶體700分離，從而可以抑制氫從電晶體800擴散到電晶體700及電晶體900中。
在絕緣體301的上方設置有電晶體700及電晶體900。在電晶體700及電晶體900的上方設置有絕緣體420。作為絕緣體420，可以使用與絕緣體401同樣的材料。由此，絕緣體420被用作電晶體700及電晶體900的保護膜。再者，如圖11所示，較佳為採用在絕緣體301、302、303、402、408a、408b、410中形成開口而絕緣體401與絕緣體420接觸的結構。藉由採用上述結構，能夠由絕緣體401和絕緣體420密封電晶體700、電晶體900，由此可以防止氫或水等雜質的混入。
在絕緣體420上設置有絕緣體422。絕緣體422可以使用與絕緣體820相同的材料。此外，藉由將介電常數較低的材料用於該絕緣體，可以降低產生在佈線之間的寄生電容。例如，作為絕緣體422，可以使用氧化矽膜和氧氮化矽膜等。
另外，在絕緣體302、絕緣體303、絕緣體402、絕緣體408a、絕緣體408b及絕緣體422中嵌入有導電體785等。
導電體785被用作與電容器600、電晶體700或電晶體800電連接的插頭或佈線。導電體785可以使用與導電體828及導電體830同樣的材料形成。
例如，當導電體785具有疊層結構時，較佳為包含不容易氧化(耐氧化性高)的導電體。尤其較佳的是，在與具有過量氧區域的絕緣體402接觸的區域中包含耐氧化性高的導電體。藉由採用該結構，可以抑制過量氧從絕緣體402被吸收到導電體785中。另外，導電體785較佳為包含對氫具有阻擋性的導電體。尤其是，藉由在與具有過量氧區 域的絕緣體402接觸的區域中包含對氫等雜質具有阻擋性的導電體，可以抑制導電體785中的雜質及導電體785的一部分擴散或成為來自外部的雜質的擴散路徑。
此外，在絕緣體422及導電體785上設置導電體787及電容器600等。另外，電容器600包括導電體612、絕緣體630、絕緣體632、絕緣體634及導電體616。導電體612及導電體616被用作電容器600的電極，絕緣體630、絕緣體632及絕緣體634被用作電容器600的電介質。
導電體787被用作與電容器600、電晶體700或電晶體800電連接的插頭或佈線。另外，導電體612被用作電容器600的一個電極。此外，可以同時形成導電體787及導電體612。
導電體787及導電體612可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者，作為導電體787及導電體612，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
絕緣體630、絕緣體632及絕緣體634例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等，並採用疊層或單層。
例如，當作為絕緣體632使用氧化鋁等介電常數高(high-k)的材料時，可以增大電容器600的每單位面積的電容。另外，作為絕緣體630及絕緣體634，較佳為使用氧氮化矽等介電強度大的材料。藉由將高介電質夾在介電強度大的絕緣體之間，可以抑制電容器600的靜 電破壞並增大其電容。
另外，導電體616以藉由絕緣體630、絕緣體632及絕緣體634覆蓋導電體612的側面及頂面的方式設置。藉由採用該結構，導電體612的側面隔著絕緣體包裹在導電體616中。藉由採用該結構，在導電體612的側面還形成電容，因此可以增加電容器的每投影面積的電容。因此，可以實現記憶體裝置的小面積化、高集成化以及微型化。
作為導電體616可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成導電體616時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
在導電體616及絕緣體634上設置有絕緣體650。絕緣體650可以使用與絕緣體820同樣的材料形成。另外，絕緣體650也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是結構例子的說明。藉由採用本結構，在使用具有氧化物半導體的電晶體的記憶體裝置中，可以抑制電特性的變動並提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。此外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種功耗得到減少的記憶體裝置。
〈變形例子1〉
圖12示出記憶體裝置的變形例子的一個例子。圖12與圖11的不同之處是電晶體800的結構。
在圖12所示的電晶體800中，形成有通道的半導體區域812(基板811的一部分)具有凸形狀。另外，以隔著絕緣體814覆蓋半導體 區域812的側面及頂面的方式設置導電體816。另外，導電體816可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體800也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
〈變形例子2〉
圖13示出記憶體裝置的一個變形例子。圖13與圖11的不同之處是電容器600的配置等。注意，圖13未圖示電晶體900。
與圖11不同地，圖13所示的電容器600與電晶體700使用同一層形成。圖13所示的電容器600包括導電體416a2、障壁膜417a2、氧化物406c、絕緣體412及導電體404j。導電體416a2及導電體404j被用作電容器600的電極，障壁膜417a2、氧化物406c及絕緣體412被用作電容器600的介電質。
導電體404j是導電體404g、導電體404h及導電體404i的疊層。導電體404g是與導電體404a相同的層，導電體404h是與導電體404b相同的層，導電體404i是與導電體404c相同的層。
藉由組合具有該結構的電晶體800和電晶體700，可以實現小面積化、高集成化以及微型化。
藉由採用本結構，在使用具有氧化物半導體的電晶體的記憶體裝置中，可以抑制電特性的變動並提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。此外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種功耗得到減少的記憶體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例1
在本實施例中，作為樣本1A製造本發明的一個實施方式的如圖13所示的電晶體700及電容器600並進行電特性及可靠性測試。另外，作為比較用樣本1B藉由習知的製造方法製造電晶體並進行可靠性測試。
此外，在電晶體700中，通道長度為0.18μm，通道寬度為0.35μm。
〈樣本1A的製造方法〉
下面，說明樣本1A的製造方法。
首先，作為絕緣體710，藉由熱氧化法在p型矽單晶晶圓上形成厚度為400nm的氧化矽膜。接著，作為絕緣體401，藉由濺射法在絕緣體710上形成厚度為40nm的氧化鋁膜。此外，作為絕緣體301，藉由CVD法在絕緣體401上形成160nm的氧氮化矽膜。
接著，藉由濺射法在絕緣體301上形成厚度為35nm的鎢膜。接著，藉由光微影法對鎢膜進行加工，形成包括鎢膜的硬遮罩。
接著，藉由鑲嵌法對絕緣體401及絕緣體301進行加工，形成用來設置開口及佈線的溝槽。藉由濺射法在該開口及該溝槽中形成氮化鉭膜，藉由ALD法在氮化鉭膜上形成氮化鈦膜，藉由CVD法在氮化鈦膜上形成鎢膜。接著，藉由CMP處理，直到氧氮化矽膜的頂面為止對鎢膜、氮化鈦膜及氮化鉭膜進行拋光，並且藉由在開口及溝槽中嵌入 鎢、氮化鈦及氮化鉭，形成對應於導電體310及導電體718的導電體。
接著，作為絕緣體302、絕緣體303及絕緣體402，依次形成氧氮化矽膜、氧化鉿膜及氧氮化矽膜。藉由CVD法形成厚度為10nm的對應於絕緣體302的氧氮化矽膜，藉由ALD法形成厚度為20nm的對應於絕緣體303的氧化鉿膜，藉由CVD法形成厚度為30nm的對應於絕緣體402的氧氮化矽膜。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時。
接著，作為成為氧化物406a的第一氧化物，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。第一氧化物的成膜條件為如下：使用In：Ga：Zn=1：3：4[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為200℃。
接著，作為成為氧化物406b的第二氧化物，藉由濺射法在第一氧化物上形成厚度為20nm的In-Ga-Zn氧化物。第二氧化物的成膜條件為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材；氬氣體流量為40sccm；氧氣體流量為5sccm；壓力為0.7Pa；基板溫度為130℃。另外，連續地形成第一氧化物和第二氧化物。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃進行1小時的處理。
接著，藉由濺射法在第二氧化物上形成厚度為30nm的氮化鉭膜。接著，藉由ALD法在氮化鉭膜上形成厚度為5nm的氧化鋁膜。接著，藉由濺射法在氧化鋁膜上形成厚度為15nm的鎢膜。
接著，藉由光微影法對形成有通道的區域的上述鎢膜及上述氧化鋁膜進行蝕刻。作為該蝕刻，採用乾蝕刻法。
接著，藉由光微影法依次對鎢膜、氧化鋁膜、氮化鉭膜、第二氧化物及第一氧化物的不需要部分進行蝕刻。作為該蝕刻，採用乾蝕刻法。藉由該加工，形成氧化物406a、氧化物406b、障壁膜417a1及障壁膜417a2。
接著，以去除了形成有通道的區域的鎢膜及氧化鋁膜為遮罩，對形成有通道的部分的氮化鉭膜進行蝕刻。作為該蝕刻，採用乾蝕刻法。藉由該加工，形成導電體416a1及導電體416a2。注意，由於該蝕刻而被用作遮罩的鎢膜丟失了。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行30分鐘的處理，然後在包含氧的氛圍下以400℃進行30分鐘的處理。
接著，作為成為氧化物406c的第三氧化物，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物。第三氧化物的成膜條件為如下：使用In：Ga：Zn=1：1：1[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為R.T.。
接著，藉由CVD法形成厚度為13nm的成為絕緣體412的氧氮化矽膜。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理。
接著，作為成為導電體404a及導電體404g的第四氧化物，藉由濺射法形成厚度為10nm的In-Ga-Zn氧化物。第四氧化物的成膜條件 為如下：使用In：Ga：Zn=4：2：4.1[原子個數比]的靶材；氧氣體流量為45sccm；壓力為0.7Pa；基板溫度為200℃。
接著，藉由濺射法在第四氧化物上形成厚度為5nm的成為導電體404b及導電體404h的氮化鈦膜，並且藉由濺射法在該氮化鈦膜上形成厚度為50nm的成為導電體404c及導電體404i的鎢膜。另外，連續地形成氮化鈦膜和鎢膜。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理。
接著，藉由光微影法依次對鎢膜、氮化鈦膜及第四氧化物進行蝕刻。作為鎢膜、氮化鈦膜的蝕刻採用乾蝕刻法，作為第四氧化物的蝕刻採用濕蝕刻法。藉由該加工形成導電體404及導電體404j。
接著，藉由ALD法形成厚度為7nm的成為障壁膜418及障壁膜418b的氧化鋁膜。接著，藉由光微影法對氧化鋁膜的一部分進行蝕刻。作為氧化鋁膜的蝕刻，採用乾蝕刻法。藉由該加工，形成障壁膜418及障壁膜418b。
接著，藉由光微影法對成為絕緣體412的氧氮化矽膜及第三氧化物的一部分進行蝕刻。作為該蝕刻，採用乾蝕刻法。此外，藉由該加工，形成絕緣體412及氧化物406c。在此，氧化物406c以覆蓋氧化物406a、氧化物406b、導電體416a1、416a2及障壁膜417a1、417a2的方式形成。
接著，藉由濺射法，作為絕緣體408a形成厚度為20nm的氧化鋁膜，該氧化鋁膜的成膜條件為如下：氬氣體流量為25sccm；氧氣體流量為25sccm；壓力為0.4Pa；基板溫度為250℃。
接著，藉由ALD法，作為絕緣體408b形成厚度為5nm的氧化鋁膜。基板溫度為250℃。
接著，藉由CVD法形成厚度為430nm的成為絕緣體410的氧氮化矽膜。接著，藉由CMP處理對氧氮化矽膜進行拋光而使氧氮化矽膜的表面平坦化，由此形成絕緣體410。
接著，作為絕緣體420，在絕緣體410上形成厚度為40nm的氧化鋁膜。該氧化鋁膜的成膜條件為如下：利用濺射法；氬氣體流量為25sccm；氧氣體流量為25sccm；壓力為0.4Pa；以及基板溫度為250℃。
接著，進行熱處理。作為熱處理，在包含氮的氛圍下以400℃進行1小時的處理，然後在包含氧的氛圍下以400℃的溫度進行1小時的處理。
接著，作為絕緣體422，藉由CVD法形成厚度為150nm的氧氮化矽膜。
接著，藉由光微影法，形成到達導電體718的接觸孔、到達導電體416a1的接觸孔、到達導電體416a2的接觸孔、到達導電體404的接觸孔以及到達導電體404j的接觸孔。接著，藉由濺射法形成厚度為40nm的氮化鉭膜，藉由ALD法形成厚度為5nm的氮化鈦膜，藉由CVD法形成厚度為250nm的鎢膜。
接著，藉由CMP處理直到到達絕緣體422為止對鎢膜、氮化鈦膜及氮化鎢膜進行拋光，在各接觸孔內嵌入導電體，形成導電體785。
接著，藉由濺射法連續地形成厚度為20nm的第一鈦膜、厚度為30nm的第一氮化鈦膜、厚度為100nm的鋁膜、厚度為5nm的第二鈦膜以及厚度為45nm的第二氮化鈦膜。
接著，藉由光微影法對第一鈦膜、第一氮化鈦膜、鋁膜、第二鈦膜及第二氮化鈦膜進行加工，形成對應於導電體787的佈線層。
接著，藉由塗佈法形成厚度為1.6μm的光敏聚醯亞胺膜，藉由光微影法去除成為測量端子(測量焊盤)的部分的光敏聚醯亞胺膜。
最後，以300℃對該光敏聚醯亞胺膜進行1小時的熱處理。
藉由上述製程，製造樣本1A。
〈電晶體的電特性〉
接著，作為樣本1A的電特性，測量Id-Vg特性。
注意，在Id-Vg特性的測量中，測量將施加到被用作電晶體700的第一閘極電極的導電體404的電位從第一值變化到第二值時的被用作源極電極的導電體416a1與被用作汲極電極的導電體416a2之間的電流(以下，稱為汲極電流Id)的變化。
在此，測量在導電體416a1與導電體416a2之間的電位(以下，稱為汲極電位Vd)為0.1V、3.3V的條件下將導電體416a1與導電體404之間的電位(以下，稱為閘極電位Vg)從-3.3V變化至+3.3V時的汲極電流Id的變化。
注意，在本測量中，將被用作第二閘極電極(背閘極電極)的導電體310的電位設定為0V。另外，在本測量中，測量各樣本的面內的 36個電晶體的Id-Vg特性以及場效移動率(μFE)。圖14A示出其結果。
在此，圖14B示出施加3.3V的汲極電位Vd時的基板內的Vsh的偏差。注意，在Id-Vg特性中，將Vsh定義為Id=1.0×10-12(A)時的Vg的值。
另外，圖14C示出施加0.1V的汲極電壓Vd時的基板內的次臨界值(以下，也稱為S值)的偏差。圖14D示出施加0.1V的汲極電壓Vd時的基板內的場效移動率(線形)的偏差。
在樣本1A中，可知Vsh、S值及移動率的基板內的偏差小。也就是說，在樣本1A中，Vsh在大約0.0V至大約0.5V的範圍內有偏差。此外，S值在大約80mV/dec.至大約100mV/dec.的範圍內有偏差。另外，場效移動率在大約10.0cm2/Vs至大約15.0cm2/Vs的範圍內有偏差。
〈電晶體的偏壓-熱應力測試(BT測試)〉
接著，進行樣本1A的可靠性測試。作為可靠性測試，進行BT(Bias Temperature：偏壓溫度)應力測試。BT應力測試是在電晶體的可靠性測試中最重要的可靠性測試項目之一。
例如，在GBT(Gate Bias Temperature：閘極偏壓溫度)應力測試中，使被用作電晶體700的源極電極的導電體416a1、被用作汲極電極的導電體416a2及被用作第二閘極電極(背閘極)的導電體310的電位相同，對被用作第一閘極電極的導電體404施加與導電體416a1、導電體416a2及導電體310不同的電位固定時間。
將施加到導電體404的電位高於導電體416a1及導電體416a2的電位的情況稱為正(+)應力(+GBT)。此外，將施加到導電體404的電位低於導電體416a1及導電體416a2的電位的情況稱為負(-)應力 (-GBT)。
另外，將導電體404、導電體310及導電體416a1的電位相同且對導電體416a2施加高於導電體404、導電體310及導電體416a1的電位固定時間的應力測試稱為+DBT(+ Drain Bias Temperature)應力測試。再者，將導電體404、導電體416a1及導電體416a2的電位相同且對導電體310施加低於導電體404、導電體416a1及導電體416a2的電位固定時間的應力測試稱為-BGBT(- BackGate Bias Temperature)應力測試。
在此，+GBT應力測試的條件為如下：樣本溫度為125℃；閘極電位Vg為+3.63V；汲極電位Vd為0V；源極電位Vs為0V；以及背閘極電位Vbg為0V。此外，-GBT應力測試的條件為如下：樣本溫度為125℃；閘極電位Vg為-3.63V；汲極電位Vd為0V；源極電位Vs為0V；以及背閘極電位Vbg為0V。
另外，+DBT應力測試的條件為如下：樣本溫度為125℃；汲極電位Vd為+3.63V；閘極電位Vg為0V；源極電位Vs為0V；以及背閘極電位Vbg為0V。此外，-BGBT應力測試的條件為如下：樣本溫度為125℃；背閘極電位Vbg為-5V；汲極電位Vd為0V；源極電位Vs為0V；以及閘極電位Vg為0V。
另外，作為電晶體的電特性變動量的指標，使用表示Vsh的經時變化的△Vsh。例如，在應力開始時的Vsh為0.50V且施加應力100秒後的Vsh為-0.55V的情況下，施加應力100秒後的△Vsh為-1.05V。
圖15示出樣本1A的測試結果。此外，在圖15中，縱軸表示電晶體的臨界電壓的變化量(△Vsh[V])。
如圖15所示，在樣本1A中，各BT測試中的臨界電壓的變化量(△Vsh)在±0.03V以內。由此可知，樣本1A具有高可靠性。
接著，圖16A示出對樣本1A進行的+GBT測試的施加應力100秒後的基板內偏差的分佈圖。注意，在分佈圖中使用累計分佈函數(cumulative distribution function)。此外，作為比較例子，示出藉由習知的製造方法製造的電晶體的測量結果。注意，圖16A中的圓形表示樣本1A的測量結果，菱形表示比較例子的測量結果。
由圖16A可知，在樣本1A中，基板內的偏差非常小。也就是說，在比較例子中，△Vsh在大約0.0V至大約0.5V的範圍內有偏差。另一方面，在樣本1A中，△Vsh的偏差小於大約0.0V至大約0.1V的範圍。
另外，圖16B示出在樣本1A中直到1000hr為止進行+GBT應力測試時的△Vsh的應力時間依賴性。
由圖16B所示的結果可知，樣本1A的+GBT應力測試導致的△Vsh的變動非常小，亦即在0.1V以內。
由上面的BT應力測試的結果可以確認到：樣本1A的Vsh的變動小而可靠性高。
由此可知，使用本發明的一個實施方式的電晶體具有高的通態電流(Ion)及場效移動率。同樣地，可以確認到0V附近的上升非常急劇。並且可知，同一基板內的偏差小。
本實施例的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
301‧‧‧絕緣體
302‧‧‧絕緣體
303‧‧‧絕緣體
310‧‧‧導電體
310a‧‧‧導電體
310b‧‧‧導電體
401‧‧‧絕緣體
402‧‧‧絕緣體
404‧‧‧導電體
404a‧‧‧導電體
404b‧‧‧導電體
404c‧‧‧導電體
406a‧‧‧氧化物
406b‧‧‧氧化物
406c‧‧‧氧化物
408a‧‧‧絕緣體
408b‧‧‧絕緣體
410‧‧‧絕緣體
412‧‧‧絕緣體
416a1‧‧‧導電體
416a2‧‧‧導電體
417a1‧‧‧障壁膜
417a2‧‧‧障壁膜
418‧‧‧障壁膜
420‧‧‧絕緣體
422‧‧‧絕緣體

Claims (14)

  1. 一種半導體裝置，包括：第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；該第一氧化物上的第二氧化物；該第二氧化物上的第二導電體及第三導電體，其中該第二導電體及該第三導電體彼此隔開；該第一絕緣體、該第二氧化物、該第二導電體及該第三導電體上的第三氧化物；該第三氧化物上的第二絕緣體；其至少一部分與該第二氧化物重疊並在該第二絕緣體上的第四導電體；以及該第一絕緣體、該第二絕緣體及該第四導電體上的第三絕緣體，該第二氧化物包括：能帶的導帶底的能量低的區域；以及能帶的導帶底的能量高的區域，其中，該導帶底的該能量低的該區域包括比該導帶底的該能量高的該區域多的載子，其中，該第三氧化物的導帶底的能量比該第二氧化物的該導帶底的該能量低的該區域高，並且，該第一氧化物及該第二氧化物的側面被該第三氧化物覆蓋。
  2. 一種半導體裝置，包括：第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第一氧化物；該第一氧化物上的第二氧化物；該第二氧化物上的第二導電體及第三導電體，其中該第二導電體 及該第三導電體彼此隔開；該第一絕緣體、該第二氧化物、該第二導電體及該第三導電體上的第三氧化物；該第三氧化物上的第二絕緣體；其至少一部分與該第二氧化物重疊並在該第二絕緣體上的第四導電體；以及該第一絕緣體、該第二絕緣體及該第四導電體上的第三絕緣體，該第二氧化物包括：包含元素M的第一區域，其中M為Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種；以及包含In和Zn中的一個或兩個的第二區域，其中，以形成馬賽克狀的方式混合該第一區域和該第二區域，該第三氧化物包含In、Zn及該元素M，其中，該第三氧化物的相對於In的該元素M的原子個數比大於該第二氧化物，並且，該第一氧化物及該第二氧化物的側面被該第三氧化物覆蓋。
  3. 根據申請專利範圍第2項之半導體裝置，其中該第一區域和該第二區域具有模糊的邊緣及雲狀的構成。
  4. 根據申請專利範圍第2項之半導體裝置，其中該第二氧化物中的In、該元素M及Zn的原子個數比為In：M：Zn=4：2：3或4：2：3附近。
  5. 根據申請專利範圍第2項之半導體裝置，其中該第三氧化物中的In、該元素M及Zn的原子個數比為In：M：Zn=1：1：1或1：1：1附近。
  6. 根據申請專利範圍第1項或第2項之半導體裝置，其中該第二氧化物包括第一結晶部和第二結晶部，該第一結晶部包括多個奈米晶，該第二結晶部包括多個奈米晶， 並且該第一結晶部中的該多個奈米晶具有c軸配向性。
  7. 根據申請專利範圍第1項或第2項之半導體裝置，其中該第三氧化物具有比該第二氧化物高的結晶性。
  8. 根據申請專利範圍第1項或第2項之半導體裝置，其中該第三氧化物包括具有c軸配向性的區域。
  9. 根據申請專利範圍第1項或第2項之半導體裝置，其中該第三氧化物的一部分接觸於該第一絕緣體的頂面。
  10. 根據申請專利範圍第1項或第2項之半導體裝置，其中該第三絕緣體的一部分接觸於該第一絕緣體的頂面。
  11. 根據申請專利範圍第1項或第2項之半導體裝置，其中該第二導電體的一個側端部與該第一氧化物的一個側端部及該第二氧化物的一個側端部大致對齊，並且該第三導電體的一個側端部與該第一氧化物的另一個側端部及該第二氧化物的另一個側端部大致對齊。
  12. 根據申請專利範圍第1項或第2項之半導體裝置，其中該第三氧化物的一部分在該第二導電體及該第三導電體不重疊於該第二氧化物的區域中接觸於該第二氧化物的頂面，該第二絕緣體接觸於該第三氧化物的頂面，並且該第三絕緣體的一部分在該第四導電體不重疊於該第二絕緣體的區域中接觸於該第二絕緣體的頂面。
  13. 一種半導體裝置的製造方法，包括如下步驟：形成第一導電體；在該第一導電體上形成第一絕緣體；在形成該第一絕緣體之後進行第一熱處理；在該第一絕緣體上形成第一氧化物；在基板溫度為100℃以上且低於140℃、氧氣體比率為0%以上且30%以下的條件下，在該第一氧化物上形成第二氧化物；以該第二導電體及該第三導電體彼此隔開的方式在該第二氧化物上形成第二導電體及第三導電體； 在基板溫度為室溫以上且低於200℃、氧氣體比率為70%以上的條件下，在該第一絕緣體、該第二氧化物、該第二導電體及該第三導電體上以覆蓋該第一氧化物及該第二氧化物的方式形成第三氧化物；在該第三氧化物上形成第二絕緣體；在形成該第二絕緣體之後進行第二熱處理；在該第二絕緣體上形成第四導電體；在形成該第四導電體之後進行第三熱處理；在該第三熱處理之後，藉由選擇性地對該第四導電體的一部分進行蝕刻，以其至少一部分與該第二氧化物重疊的方式形成第五導電體；以及在該第一絕緣體、該第二絕緣體及該第五導電體上形成第三絕緣體。
  14. 根據申請專利範圍第13項之半導體裝置的製造方法，其中在氮氣體氛圍下進行該第一熱處理、該第二熱處理及該第三熱處理。
TW105142758A 2016-07-01 2016-12-22 半導體裝置以及半導體裝置的製造方法 TWI737665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016131997 2016-07-01
JP2016-131997 2016-07-01

Publications (2)

Publication Number Publication Date
TW201813093A TW201813093A (zh) 2018-04-01
TWI737665B true TWI737665B (zh) 2021-09-01

Family

ID=60785322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142758A TWI737665B (zh) 2016-07-01 2016-12-22 半導體裝置以及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US10600875B2 (zh)
JP (1) JP6976741B2 (zh)
TW (1) TWI737665B (zh)
WO (1) WO2018002767A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI754542B (zh) 2016-07-11 2022-02-01 日商半導體能源研究所股份有限公司 濺射靶材及金屬氧化物
TWI737664B (zh) 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
KR20230164225A (ko) * 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US20220173246A1 (en) * 2019-03-15 2022-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20210088045A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140048843A1 (en) * 2011-02-28 2014-02-20 Cheng Dian Intelligent-Power Microelectronics Design Co., Ltd. Of Chengdu Both carriers controlled thyristor
US20150349128A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20160087085A1 (en) * 2014-09-19 2016-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Semiconductor Device
US20160111545A1 (en) * 2014-10-16 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5052693B1 (ja) 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6541398B2 (ja) * 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US20160008705A1 (en) * 2014-07-14 2016-01-14 Lucio Tonello Poker-type games
TW201624708A (zh) 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
US9768317B2 (en) * 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
JP6689062B2 (ja) * 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
CN107004722A (zh) * 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN106206743B (zh) * 2015-05-04 2020-04-28 清华大学 薄膜晶体管及其制备方法、薄膜晶体管面板以及显示装置
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI754542B (zh) * 2016-07-11 2022-02-01 日商半導體能源研究所股份有限公司 濺射靶材及金屬氧化物
WO2018020350A1 (en) * 2016-07-26 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140048843A1 (en) * 2011-02-28 2014-02-20 Cheng Dian Intelligent-Power Microelectronics Design Co., Ltd. Of Chengdu Both carriers controlled thyristor
US20150349128A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20160087085A1 (en) * 2014-09-19 2016-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Semiconductor Device
US20160111545A1 (en) * 2014-10-16 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device

Also Published As

Publication number Publication date
WO2018002767A1 (en) 2018-01-04
US20180006124A1 (en) 2018-01-04
TW201813093A (zh) 2018-04-01
US10600875B2 (en) 2020-03-24
US20200135867A1 (en) 2020-04-30
JP6976741B2 (ja) 2021-12-08
JP2018011053A (ja) 2018-01-18
US10964787B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
JP7052110B2 (ja) 表示装置
TWI804463B (zh) 半導體裝置及半導體裝置的製造方法
KR102613288B1 (ko) 반도체 장치
JP2022169759A (ja) トランジスタ及び半導体装置
TWI721176B (zh) 半導體裝置
JP6981786B2 (ja) トランジスタ及び電子機器
JP6999325B2 (ja) 半導体装置
US10615187B2 (en) Transistor, semiconductor device, and electronic device
US10910359B2 (en) Semiconductor device and method for manufacturing the same
TWI726026B (zh) 電晶體以及半導體裝置
TW201826531A (zh) 半導體裝置
JP6873840B2 (ja) トランジスタ
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
WO2018002757A1 (ja) トランジスタ