WO2018002757A1 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
WO2018002757A1
WO2018002757A1 PCT/IB2017/053552 IB2017053552W WO2018002757A1 WO 2018002757 A1 WO2018002757 A1 WO 2018002757A1 IB 2017053552 W IB2017053552 W IB 2017053552W WO 2018002757 A1 WO2018002757 A1 WO 2018002757A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
insulator
conductor
metal oxide
transistor
Prior art date
Application number
PCT/IB2017/053552
Other languages
English (en)
French (fr)
Inventor
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Publication of WO2018002757A1 publication Critical patent/WO2018002757A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Definitions

  • One embodiment of the present invention relates to a semiconductor device and a method for driving the semiconductor device.
  • Another embodiment of the present invention relates to an electronic device.
  • one embodiment of the present invention is not limited to the above technical field.
  • One embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • a display device (a liquid crystal display device, a light-emitting display device, or the like), a projection device, a lighting device, an electro-optical device, a power storage device, a memory device, a semiconductor circuit, an imaging device, an electronic device, or the like may include a semiconductor device.
  • a technology for forming a transistor using a semiconductor thin film has attracted attention.
  • the transistor is widely applied to electronic devices such as an integrated circuit (IC) and an image display device (also simply referred to as a display device).
  • IC integrated circuit
  • image display device also simply referred to as a display device.
  • a silicon-based semiconductor material is widely known as a semiconductor thin film applicable to a transistor, but an oxide semiconductor has attracted attention as another material.
  • Patent Documents 1 and 2 For example, a technique for manufacturing a display device using a transistor including zinc oxide or an In—Ga—Zn-based oxide as an active layer as an oxide semiconductor is disclosed (see Patent Documents 1 and 2). .
  • Patent Document 3 a technique for manufacturing an integrated circuit of a memory device using a transistor including an oxide semiconductor has been disclosed (see Patent Document 3).
  • arithmetic devices and the like have been manufactured using transistors including oxide semiconductors.
  • a transistor in which an oxide semiconductor is provided as an active layer is known to have a problem that its electrical characteristics are likely to change due to impurities and oxygen vacancies in the oxide semiconductor, and its reliability is low.
  • the threshold voltage of the transistor may fluctuate before and after the bias-thermal stress test (BT test).
  • An object of one embodiment of the present invention is to provide a semiconductor device having favorable electrical characteristics.
  • An object of one embodiment of the present invention is to provide a semiconductor device that can be miniaturized or highly integrated.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high productivity.
  • An object of one embodiment of the present invention is to provide a semiconductor device capable of retaining data for a long period of time.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high information writing speed.
  • An object of one embodiment of the present invention is to provide a semiconductor device with high design freedom.
  • An object of one embodiment of the present invention is to provide a semiconductor device capable of suppressing power consumption.
  • An object of one embodiment of the present invention is to provide a novel semiconductor device.
  • One embodiment of the present invention has a structure (a structure like a superlattice) in which thin layers having different band gaps are alternately stacked on a layer in which a channel is formed. With this structure, a high-performance transistor can be realized. More details are as follows.
  • One embodiment of the present invention includes a gate electrode, a first conductor, a second conductor, a gate insulator, a first metal oxide, a second metal oxide, and a third metal.
  • the gate insulator is located between the gate electrode and the first metal oxide, and the gate electrode is connected to the second metal oxide via the gate insulator and the first metal oxide.
  • the first conductor and the second conductor have a region in contact with the top surface and the side surface of the second metal oxide, and the second metal oxide is a third metal.
  • the second metal oxide has a region in contact with the top surface of the oxide, and the second metal oxide includes a metal oxide having a first band gap in the film thickness direction and a second metal oxide in contact with the metal oxide having the first band gap.
  • the second metal oxide has a stacked structure in which the metal oxides having band gaps are alternately overlapped with each other.
  • the energy at the bottom of the conduction band of the metal oxide having the first band gap is more than the energy at the bottom of the conduction band of the metal oxide having the second band gap.
  • the energy at the lower end of the conduction band of the third metal oxide is higher than the energy at the lower end of the conduction band of the metal oxide having the first band gap.
  • the second metal oxide includes a channel formation region, and the first metal oxide covers the second metal oxide in the channel width direction of the channel formation region. It is a transistor arranged in
  • the second metal oxide is a transistor in which the metal oxide having the first band gap has three to ten layers.
  • the thickness of the metal oxide having the first band gap is preferably in the range of 0.5 nm to 2.0 nm.
  • the thickness of the metal oxide having the second band gap is preferably in the range of 0.1 nm to 3.0 nm.
  • the distance between the end portion of the first conductor and the end portion of the second conductor facing each other has a region of 10 nm to 300 nm.
  • the width of the gate electrode has a region of 10 nm to 300 nm.
  • the carrier density of the metal oxide having the first band gap is preferably 6 ⁇ 10 18 cm ⁇ 3 or more and 5 ⁇ 10 20 cm ⁇ 3 or less.
  • the metal oxide having the first band gap is degenerated.
  • the metal oxide having the first band gap includes one or both of indium and zinc and the element M, and the element M is aluminum, silicon, boron, yttrium, copper, vanadium, It is preferable to include one or more selected from beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium.
  • the metal oxide having the second band gap includes indium, zinc, and the element M.
  • the element M is aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron. It is preferable that one or more selected from nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, or the like is included.
  • the metal oxide having the first band gap preferably contains more hydrogen than the metal oxide having the second band gap.
  • the hydrogen concentration of the metal oxide having the first band gap is preferably greater than 1 ⁇ 10 19 cm ⁇ 3 .
  • the metal oxide preferably includes a metal oxide having a first band gap and having three to ten layers.
  • a transistor including an oxide semiconductor In a semiconductor device using a transistor including an oxide semiconductor, variation in electrical characteristics can be suppressed and reliability can be improved.
  • a transistor including an oxide semiconductor with high on-state current can be provided.
  • a transistor including an oxide semiconductor with low off-state current can be provided.
  • a semiconductor device with reduced power consumption can be provided.
  • a new semiconductor device can be provided.
  • a module including the semiconductor device can be provided.
  • an electronic device including the semiconductor device or the module can be provided.
  • 4A to 4D illustrate a top view and a cross-sectional structure of a transistor according to one embodiment of the present invention.
  • 6A and 6B illustrate a cross-sectional structure of a transistor according to one embodiment of the present invention.
  • 4A to 4D illustrate a top view and a cross-sectional structure of a transistor according to one embodiment of the present invention.
  • 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
  • 4A to 4C are a top view and cross-sectional views illustrating a method for manufacturing a transistor according to one embodiment of the present invention.
  • FIG. 6 is a band diagram of an oxide stack structure according to one embodiment of the present invention.
  • FIG. 6 is a band diagram of an oxide stack structure according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • the ordinal numbers attached as the first, second, etc. are used for convenience and do not indicate the process order or the stacking order. Therefore, for example, the description can be made by appropriately replacing “first” with “second” or “third”.
  • the ordinal numbers described in this specification and the like may not match the ordinal numbers used to specify one embodiment of the present invention.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • a semiconductor element such as a transistor, a semiconductor circuit, an arithmetic device, and a memory device are one embodiment of the semiconductor device.
  • An imaging device, a display device, a liquid crystal display device, a light-emitting device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, and the like) and an electronic device may include a semiconductor device.
  • a transistor is an element having at least three terminals including a gate, a drain, and a source.
  • a channel region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and a current flows through the drain, channel region, and source. It is something that can be done.
  • a channel region refers to a region through which a current mainly flows.
  • the functions of the source and drain may be switched when transistors with different polarities are used or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms source and drain can be used interchangeably.
  • a silicon oxynitride film has a composition that contains more oxygen than nitrogen, and preferably contains 55 atomic% to 65 atomic% of oxygen and 1 atom of nitrogen.
  • % To 20 atomic% silicon is contained in a concentration range of 25 atomic% to 35 atomic%, and hydrogen is contained in a concentration range of 0.1 atomic% to 10 atomic%.
  • the silicon nitride oxide film has a composition containing more nitrogen than oxygen.
  • nitrogen is 55 atomic% to 65 atomic% and oxygen is 1 atomic% to 20 atomic%.
  • film and “layer” can be interchanged.
  • conductive layer may be changed to the term “conductive film”.
  • insulating film may be changed to the term “insulating layer” in some cases.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 ° to 10 °. Therefore, the case of ⁇ 5 ° to 5 ° is also included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° to 30 °.
  • Vertical refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
  • substantially vertical means a state in which two straight lines are arranged at an angle of 60 ° to 120 °.
  • X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • an element that enables electrical connection between X and Y for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, a display, etc.
  • Element, light emitting element, load, etc. are not connected between X and Y
  • elements for example, switches, transistors, capacitive elements, inductors
  • resistor element for example, a diode, a display element, a light emitting element, a load, or the like.
  • an element for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display, etc.
  • the switch has a function of controlling on / off. That is, the switch is in a conductive state (on state) or a non-conductive state (off state), and has a function of controlling whether or not to pass a current. Alternatively, the switch has a function of selecting and switching a path through which a current flows.
  • the case where X and Y are electrically connected includes the case where X and Y are directly connected.
  • a circuit for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc.
  • Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes signal potential level, etc.), voltage source, current source, switching Circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.)
  • a circuit for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc.
  • Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down
  • X and Y are functionally connected.
  • the case where X and Y are functionally connected includes the case where X and Y are directly connected and the case where X and Y are electrically connected.
  • the source (or the first terminal) of the transistor is electrically connected to X through (or not through) Z1, and the drain (or the second terminal or the like) of the transistor is connected to Z2.
  • Y is electrically connected, or the source (or the first terminal, etc.) of the transistor is directly connected to a part of Z1, and another part of Z1 Is directly connected to X, and the drain (or second terminal, etc.) of the transistor is directly connected to a part of Z2, and another part of Z2 is directly connected to Y.
  • X and Y, and the source (or the first terminal or the like) and the drain (or the second terminal or the like) of the transistor are electrically connected to each other.
  • the drain of the transistor (or the second terminal, etc.) and the Y are electrically connected in this order.
  • the source (or the first terminal or the like) of the transistor is electrically connected to X
  • the drain (or the second terminal or the like) of the transistor is electrically connected to Y
  • X or the source ( Or the first terminal or the like, the drain of the transistor (or the second terminal, or the like) and Y are electrically connected in this order.
  • X is electrically connected to Y through the source (or the first terminal) and the drain (or the second terminal) of the transistor, and X is the source of the transistor (or the first terminal). Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order.
  • a source (or a first terminal or the like of a transistor) is electrically connected to X through at least a first connection path, and the first connection path is The second connection path does not have a second connection path, and the second connection path includes a transistor source (or first terminal or the like) and a transistor drain (or second terminal or the like) through the transistor.
  • the first connection path is a path through Z1
  • the drain (or the second terminal, etc.) of the transistor is electrically connected to Y through at least the third connection path.
  • the third connection path is connected and does not have the second connection path, and the third connection path is a path through Z2.
  • the source (or the first terminal or the like) of the transistor is electrically connected to X via Z1 by at least a first connection path, and the first connection path is a second connection path.
  • the second connection path has a connection path through the transistor, and the drain (or the second terminal, etc.) of the transistor is at least connected to Z2 by the third connection path.
  • Y, and the third connection path does not have the second connection path.
  • the source of the transistor (or the first terminal or the like) is electrically connected to X through Z1 by at least a first electrical path, and the first electrical path is a second electrical path Does not have an electrical path, and the second electrical path is an electrical path from the source (or first terminal or the like) of the transistor to the drain (or second terminal or the like) of the transistor;
  • the drain (or the second terminal or the like) of the transistor is electrically connected to Y through Z2 by at least a third electrical path, and the third electrical path is a fourth electrical path.
  • the fourth electrical path is an electrical path from the drain (or second terminal or the like) of the transistor to the source (or first terminal or the like) of the transistor.
  • X, Y, Z1, and Z2 are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, and the like).
  • the term “electrically connected” in this specification includes in its category such a case where one conductive film has functions of a plurality of components.
  • a barrier film is a film having a function of suppressing permeation of impurities such as hydrogen and oxygen, and when the barrier film has conductivity, the barrier film is referred to as a conductive barrier film. There is.
  • the normally on characteristic of a transistor means that the transistor is on when no potential is applied by a power supply (0 V).
  • the normally-on characteristic of a transistor may refer to an electric characteristic in which the threshold voltage is negative when the voltage (Vg) applied to the gate of the transistor is 0V.
  • a metal oxide is a metal oxide in a broad expression.
  • Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OS), and the like.
  • oxide semiconductors also referred to as oxide semiconductors or simply OS
  • the metal oxide when a metal oxide is used for an active layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when a metal oxide has at least one of an amplifying function, a rectifying function, and a switching function, the metal oxide can be referred to as a metal oxide semiconductor, or OS for short.
  • OS FET it can be said to be a transistor including a metal oxide or an oxide semiconductor.
  • CAAC c-axis aligned crystal
  • CAC cloud aligned composite
  • a CAC-OS or a CAC-metal oxide has a conductive function in part of a material and an insulating function in part of the material, and the whole material is a semiconductor. It has the function of.
  • the conductive function is a function of flowing electrons (or holes) serving as carriers
  • the insulating function is an electron serving as carriers. It is a function that does not flow.
  • a function of switching (a function of turning on / off) can be imparted to CAC-OS or CAC-metal oxide by causing the conductive function and the insulating function to act complementarily.
  • CAC-OS or CAC-metal oxide by separating each function, both functions can be maximized.
  • CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-described conductive function
  • the insulating region has the above-described insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material, respectively.
  • the conductive region may be observed with the periphery blurred and connected in a cloud shape.
  • CAC-OS or CAC-metal oxide can also be called a matrix composite material (metal matrix composite) or a metal matrix composite material (metal matrix composite).
  • the conductive region and the insulating region are dispersed in the material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm, respectively. There is.
  • FIG. 1A is a top view of a transistor which is one embodiment of the present invention.
  • FIG. 1B is a cross-sectional view taken along the dashed-dotted line A1-A2 in FIG. That is, a cross-sectional view of the transistor in the channel length direction is shown.
  • FIG. 1C is a cross-sectional view taken along the dashed-dotted line A3-A4 in FIG. That is, a cross-sectional view in the channel width direction in the channel formation region of the transistor is shown.
  • FIG. 1A some elements are omitted for clarity.
  • the transistor is disposed over the insulator 401.
  • the insulator 301, the insulator 301 has an opening, the conductor 310a and the conductor 310b are disposed in the opening, and the conductor 310a, the conductor 310b, and the insulator 302 over the insulator 301 are included.
  • An insulator 303 on the insulator 302, an insulator 402 on the insulator 303, an oxide 406a on the insulator 402, an oxide 406b on the oxide 406a, and top and side surfaces of the oxide 406b A conductor 416a1 and a conductor 416a2 having a region in contact therewith, an oxide 406c having a region in contact with a side surface of the conductor 416a1, a side surface of the conductor 416a2, and a top surface of the oxide 406b; an insulator 412 over the oxide 406c; And the conductor 404 having a region which overlaps with the oxide 406c with the insulator 412 interposed therebetween.
  • the barrier film 417a1 is provided over the conductor 416a1
  • the barrier film 417a2 is provided over the conductor 416a2
  • the insulator 418 is provided over the conductor 404.
  • An insulator 408a and an insulator 408b are provided over a region where the insulator 412 and the insulator 418 do not overlap with each other.
  • the insulator 410 is provided over the insulator 408b.
  • a metal oxide can be used for the oxide 406a, the oxide 406b, and the oxide 406c.
  • metal oxides that can be used for the oxide 406a and the oxide 406c are described.
  • the metal oxide used for the oxide 406a and the oxide 406c is an element M (the element M is Al, Ga, Si, B, Y, Ti, Fe, Ni, Ge, Zr, Mo, La, Ce, Nd, Hf). , Ta, W, Mg, V, Be, or Cu).
  • the oxide 406a and the oxide 406c for example, an In—Ga—Zn oxide, gallium oxide, boron oxide, or the like can be used.
  • the atomic ratio of the element M in the constituent element is higher than the atomic ratio of the element M in the constituent element in the metal oxide used for the oxide 406b. Larger is preferred.
  • the atomic ratio of the element M to In is preferably larger than the atomic ratio of the element M to In in the metal oxide used for the oxide 406b.
  • the metal oxide used for the oxide 406a and the oxide 406c preferably has a non-single-crystal structure.
  • the non-single-crystal structure includes, for example, a CAAC-OS, a polycrystalline structure, a microcrystalline structure, or an amorphous structure which will be described later.
  • the metal oxide used for the oxide 406a and the oxide 406c preferably has a CAAC structure.
  • the metal oxide used for the oxide 406a and the oxide 406c preferably has higher crystallinity than the metal oxide used for the oxide 406b.
  • the metal oxide used for the oxide 406a and the oxide 406c for example, an oxide formed in an oxygen atmosphere is preferably used. Accordingly, the oxide 406a and the oxide 406c can have high crystallinity. In addition, the shapes of the oxide 406a and the oxide 406c can be stabilized.
  • the energy at the lower end of the conduction band of the oxide 406c is lower than the energy at the lower end of the conduction band in the CAC-OS of the oxide 406b. It is preferable to be high. In other words, it is preferable that the electron affinity of the oxide 406c be smaller than that in a region where the energy at the lower end of the conduction band of the CAC-OS of the oxide 406b is low.
  • the electron affinity refers to the difference between the vacuum level and the energy level at the bottom of the conduction band.
  • the conduction band in a region where the energy at the lower end of the conduction band of the oxide 406a is low is the energy at the lower end of the conduction band of the CAC-OS of the oxide 406b. It is preferable to be higher than the energy at the lower end. In other words, it is preferable that the electron affinity of the oxide 406a be smaller than that in a region where the energy at the lower end of the conduction band of the CAC-OS of the oxide 406b is low.
  • the energy level at the lower end of the conduction band changes gently. In other words, it can be said that it is continuously changed or continuously joined.
  • the density of defect states in the mixed layer formed at the interface between the oxide 406a and the oxide 406b or the interface between the oxide 406b and the oxide 406c is preferably low.
  • the oxide 406a and the oxide 406b and the oxide 406b and the oxide 406c have a common element (main component) in addition to oxygen, so that a mixed layer with a low density of defect states is formed.
  • the oxide 406b is an In—Ga—Zn metal oxide
  • an In—Ga—Zn metal oxide, a Ga—Zn metal oxide, gallium oxide, or the like may be used as the oxide 406a and the oxide 406c.
  • the main path of the carrier is the oxide 406b. Since the density of defect states at the interface between the oxide 406a and the oxide 406b and the interface between the oxide 406b and the oxide 406c can be reduced, the influence on the carrier conduction due to interface scattering is small, and a high on-current is obtained. can get.
  • the trapped electrons behave like fixed charges, so that the threshold voltage of the transistor shifts in the positive direction.
  • the trap level can be kept away from the oxide 406b. With this structure, the threshold voltage of the transistor can be prevented from shifting in the positive direction.
  • the oxide 406bn having the first band gap preferably contains indium, zinc, or the like. Further, nitrogen may be included.
  • the element M is Al, Ga, Si, B, Y, Ti, Fe, Ni, Ge, Zr, Mo, La, Ce, Nd, Hf, Ta, W, Mg, V, Be, or Cu. Any one or plural) is preferably included.
  • indium oxide, indium zinc oxide, indium zinc oxide containing nitrogen, indium zinc nitride, indium gallium zinc oxide containing nitrogen, or the like can be used.
  • gallium zinc oxide, indium gallium zinc oxide, or an element M are preferably included.
  • the element M is Al, Ga, Si, B, Y, Ti, Fe, Ni, Ge, Zr, Mo, La, Ce, Nd, Hf, Ta, W, Mg, V, Be, or Cu are preferably included.
  • gallium oxide, boron oxide, or the like can be used.
  • the conductor 404 has a function as a first gate electrode.
  • the conductor 404 can have a stacked structure of the conductor 404a, the conductor 404b, and the conductor 404c.
  • an increase in electrical resistance due to oxidation of the conductor 404c can be prevented by forming the conductor 404a or 404b having a function of suppressing oxygen permeation on the lower layer of the conductor 404c.
  • the insulator 412 functions as a first gate insulator.
  • the conductor 416a1 and the conductor 416a2 have a function as a source electrode or a drain electrode.
  • the conductors 416a1 and 416a2 can have a stacked structure with a conductor having a function of suppressing permeation of oxygen. For example, by forming a conductor having a function of suppressing permeation of oxygen as an upper layer, an increase in electrical resistance due to oxidation of the conductors 416a1 and 416a2 can be prevented. Note that the electrical resistance value of the conductor can be measured using a two-terminal method or the like.
  • the barrier film 417a1 and the barrier film 417a2 have a function of suppressing permeation of impurities such as hydrogen and water and oxygen.
  • the barrier film 417a1 is on the conductor 416a1 and prevents oxygen from diffusing into the conductor 416a1.
  • the barrier film 417a2 is on the conductor 416a2 and prevents diffusion of oxygen into the conductor 416a2.
  • FIG. 2A shows an enlarged view of a portion 100b surrounded by a one-dot chain line in FIG.
  • FIG. 2B shows an enlarged cross-sectional view of a portion 100a surrounded by a dashed line in FIG. 2A is a cross-sectional view in the channel width direction of the transistor
  • FIG. 2B is a cross-sectional view in the channel length direction of the transistor.
  • a part of the configuration is omitted.
  • the oxide 406b has a structure in which an oxide 406bn having a first band gap and an oxide 406bw having a second band gap are alternately stacked, and has a superlattice structure. It can be said that the structure is as follows. Note that in FIG. 2, for the sake of clarity, the oxide 406bn having the first band gap and the oxide 406bw having the second band gap are clearly distinguished from each other. The interface between the oxide 406bn and the oxide 406bw may not be clearly confirmed in some cases.
  • the first band gap is smaller than the second band gap, and the difference between the first band gap and the second band gap is 0.1 eV or more and 1.3 eV or less.
  • the carrier density of the oxide 406bn having the first band gap is higher than the carrier density of the oxide 406bw having the second band gap.
  • the superlattice structure represents a structure in which thin films are laminated periodically or partially and a plurality of laminated films interact with each other.
  • the crystal structure of the superlattice structure is not particularly limited.
  • the crystal lattice when observed with a high-resolution TEM, the crystal lattice is clearly confirmed in the superlattice structure, and the crystal lattice is not clearly confirmed. Either one or both are included.
  • the oxide 406bn_1 is disposed so as to be in contact with the upper surface of the oxide 406a
  • the oxide 406bw_1 is disposed so as to be in contact with the upper surface of the oxide 406bn_1.
  • an oxide 406bn_2 having a first band gap, an oxide 406bw_2 having a second band gap, an oxide 406bn_3 having a first band gap, and an oxide 406bw_3 having a second band gap are sequentially stacked.
  • the top portion of the oxide 406b is provided with an oxide 406bn_n having a first band gap. That is, the oxide 406b has a stacked structure of 2 ⁇ n ⁇ 1 layers (n is a natural number).
  • the top portion of the oxide 406b may be provided with the oxide 406bw_n having the second band gap.
  • the oxide 406b has a stacked structure of 2 ⁇ n layers. n is 2 or more, preferably 3 or more and 10 or less.
  • the thickness of the oxide 406bn having the first band gap has a region of 0.1 nm to 5.0 nm, preferably 0.5 nm to 2.0 nm.
  • the thickness of the oxide 406 bw having the second band gap has a region of 0.1 nm to 5.0 nm, preferably a region of 0.1 nm to 3.0 nm.
  • the oxide 406c is disposed so as to cover the entire oxide 406b.
  • the conductor 404 functioning as a first gate electrode is provided so as to cover the entire oxide 406b with the insulator 412 functioning as a first gate insulator interposed therebetween.
  • the distance between the end portion of the conductor 416a1 and the end portion of the conductor 416a2, that is, the channel length of the transistor has a region of 10 nm to 300 nm, typically has a region of 20 nm to 180 nm. Shall.
  • the width of the conductor 404 functioning as the first gate electrode has a region of 10 nm to 300 nm. Typically, the region has a region of 20 nm to 180 nm.
  • the transistor can control the resistance of the oxide 406b by a potential applied to the conductor 404 functioning as the first gate electrode. That is, conduction (transistor is on) / non-conduction (transistor is off) between the conductor 416a1 and the conductor 416a2 having a function as a source electrode or a drain electrode is controlled by a potential applied to the conductor 404. can do.
  • the oxide 406bn_n which is the uppermost layer of the oxide 406b, and the conductors 416a1 and 416a2 each functioning as a source electrode or a drain electrode are in contact with part of the top surface and side surfaces of the oxide 406bn_n. Each layer other than the oxide 406bn_n is in contact with part of the side surface of each layer. Therefore, the conductor 416a1, the conductor 416a2, and the layers of the oxide 406b each functioning as a source electrode or a drain electrode are electrically connected.
  • An on state of a transistor in which an oxide 406bn having a channel formation region has an oxide 406bn having a first band gap and an oxide 406bw having a second band gap are alternately stacked is described. .
  • FIG. 7 is a band diagram in the vicinity of a conduction band lower end (hereinafter referred to as an Ec end) in a structure in which an oxide 406bn having a first band gap and an oxide 406bw having a second band gap are alternately stacked.
  • FIG. 10 and FIG. FIG. 10 illustrates an example in which the band gap of the oxide 406c is larger than the first band gap and smaller than the second band gap.
  • FIG. 11 illustrates an example in which the band gap of the oxide 406c is larger than the first band gap and the second band gap.
  • FIG. 9 illustrates an example of an energy band of a metal oxide used for the transistor of one embodiment of the present invention.
  • the Ec end can be obtained from the ionization potential Ip and the band gap Eg, which are the difference between the vacuum level and the energy at the top of the valence band.
  • the band gap Eg can be measured using a spectroscopic ellipsometer (HORIBA JOBIN YVON UT-300).
  • the ionization potential Ip can be measured using an ultraviolet photoelectron spectroscopy (UPS: Ultraelectron Spectroscopy) apparatus (PHI VersaProbe).
  • UPS ultraviolet photoelectron spectroscopy
  • the oxide 406bn having the first band gap has a relatively narrow band gap than the oxide 406bw having the second band gap, so that the oxide having the first band gap is oxidized.
  • the Ec end of the object 406bn exists at a position relatively lower than the Ec end of the oxide 406bw having the second band gap.
  • the band gap of the oxide 406c is larger than the first band gap and smaller than the second band gap, the Ec end of the oxide 406c is different from the Ec end of the oxide 406bn having the first band gap. It exists in the middle of the Ec end of the oxide 406bw having a band gap of In FIG.
  • the Ec end of the oxide 406c is the same as that of the oxide 406bw having the second band gap. It exists in a position relatively higher than the Ec end.
  • the junction between the oxide 406bn having the first band gap and the oxide 406bw having the second band gap has fluctuations in the aggregated form and composition of the oxide, or Since part of the oxide 406bw having the second band gap may be included in the oxide 406bn having the first band gap, the bands are not discontinuous and are not shown in FIGS. ) Is changing continuously.
  • the oxide 406bn having the first band gap and the oxide 406bw having the second band gap interact electrically, so that the transistor is turned on.
  • the oxide 406bn having a first band gap having a low Ec end serves as a main conduction path, and electrons flow. Electrons also flow through the oxide 406bw having a band gap of 2. This is because the Ec end of the oxide 406bw having the second band gap is significantly lower than the Ec end of the oxide 406bn having the first band gap. Therefore, a high current driving capability, that is, a large on-state current and a high field-effect mobility can be obtained in the on-state of the transistor.
  • the oxide 406bn having the first band gap for example, a metal oxide having high mobility mainly containing indium zinc oxide is preferably used.
  • the carrier density is 6 ⁇ 10 18 cm ⁇ 3 or more and 5 ⁇ 10 20 cm ⁇ 3 or less.
  • the oxide 406bn may be degenerated.
  • oxide 406bw having the second band gap for example, an oxide containing gallium oxide, gallium zinc oxide, or the like is preferably used.
  • the oxide 406 bw having the second band gap behaves as a dielectric (an oxide having an insulating property). , The conduction path in the oxide 406bw is blocked.
  • the oxide 406bn having the first band gap is in contact with the oxide 406bw having the second band gap vertically.
  • the oxide 406bw having the second band gap electrically interacts with the oxide 406bn having the first band gap in addition to itself, and even the conduction path in the oxide 406bn having the first band gap is obtained. Also shuts off. This is because the Ec end of the oxide 406bw having the second band gap rises significantly higher than the Ec end of the oxide 406bn having the first band gap. Thus, the entire oxide 406b is turned off, and the transistor is turned off.
  • the top surface and the side surface of the oxide 406b have regions in contact with the conductor 416a1 and the conductor 416a2.
  • the oxide 406c is provided so as to cover the entire oxide 406b.
  • the conductor 404 having a function of the first gate electrode is provided so as to cover the entire oxide 406b with the insulator 412 having a function of the first gate insulator interposed therebetween. Therefore, the entire oxide 406b can be electrically surrounded by the electric field of the conductor 404 functioning as the first gate electrode.
  • a transistor structure that electrically surrounds the channel formation region by an electric field of the first gate electrode is referred to as a surrounded channel (s-channel) structure.
  • a channel can be formed in the entire oxide 406bn having the first band gap of the oxide 406b, a large current can be passed between the source and the drain by the above-described mechanism, and a current during conduction ( ON current) can be increased.
  • the entire oxide 406bw having the second band gap of the oxide 406b is surrounded by the electric field of the conductor 404, the non-conducting current (off-state current) can be reduced by the above-described mechanism. it can.
  • the transistor 404 includes a region where the conductor 404 functioning as a first gate electrode overlaps with the conductors 416a1 and 416a2 functions as a source electrode or a drain electrode. And a parasitic capacitance formed by the conductor 416a1 and a parasitic capacitance formed by the conductor 404 and the conductor 416a2.
  • the transistor has a structure in which a barrier film 417a1 is provided between the conductor 404 and the conductor 416a1 in addition to the insulator 412 and the oxide 406c, so that the parasitic capacitance can be reduced. it can.
  • the parasitic capacitance can be reduced. Therefore, the transistor has excellent frequency characteristics.
  • the transistor when the transistor has the above structure, when the transistor operates, for example, when a potential difference is generated between the conductor 404 and the conductor 416a1 or 416a2, the conductor 404 and the conductor 416a1 or Leakage current between the conductor 416a2 can be reduced or prevented.
  • the conductor 310 has a function as a second gate electrode.
  • the conductor 310 can be a multilayer film including a conductor having a function of suppressing permeation of oxygen. By using a multilayer film including a conductor having a function of suppressing oxygen permeation, a decrease in conductivity due to oxidation of the conductor 310 can be prevented.
  • the insulator 302, the insulator 303, and the insulator 402 have a function as a second gate insulating film.
  • the threshold voltage of the transistor can be controlled by the potential applied to the conductor 310.
  • the substrate of FIG. 1 and the like is omitted in the drawing, the transistor of FIG. 1 and the like is formed on the substrate.
  • a usable substrate for example, an insulator substrate, a semiconductor substrate, or a conductor substrate may be used.
  • the insulator substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as a yttria stabilized zirconia substrate), and a resin substrate.
  • the semiconductor substrate examples include a single semiconductor substrate such as silicon or germanium, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide. Furthermore, there is a semiconductor substrate having an insulator region inside the semiconductor substrate, for example, an SOI (Silicon On Insulator) substrate.
  • the conductor substrate examples include a graphite substrate, a metal substrate, an alloy substrate, and a conductive resin substrate. Alternatively, there are a substrate having a metal nitride, a substrate having a metal oxide, and the like.
  • a substrate in which a conductor or a semiconductor is provided on an insulator substrate there are a substrate in which a conductor or an insulator is provided on a semiconductor substrate, a substrate in which a semiconductor or an insulator is provided on a conductor substrate, and the like.
  • a substrate in which an element is provided may be used. Examples of the element provided on the substrate include a capacitor element, a resistor element, a switch element, a light emitting element, and a memory element.
  • a flexible substrate may be used as the substrate.
  • a method for providing a transistor over a flexible substrate there is a method in which after a transistor is formed over a non-flexible substrate, the transistor is peeled off and transferred to a substrate which is a flexible substrate.
  • a separation layer is preferably provided between the non-flexible substrate and the transistor.
  • a sheet, a film, a foil, or the like in which fibers are knitted may be used as the substrate.
  • the substrate may have elasticity. Further, the substrate may have a property of returning to the original shape when bending or pulling is stopped. Or you may have a property which does not return to an original shape.
  • the substrate has a region having a thickness of, for example, 5 ⁇ m to 700 ⁇ m, preferably 10 ⁇ m to 500 ⁇ m, more preferably 15 ⁇ m to 300 ⁇ m.
  • a semiconductor device including a transistor can be reduced in weight. Further, by making the substrate thin, it may have elasticity even when glass or the like is used, or may have a property of returning to its original shape when bending or pulling is stopped. Therefore, an impact applied to the semiconductor device on the substrate due to dropping or the like can be reduced. That is, a durable semiconductor device can be provided.
  • a substrate that is a flexible substrate for example, metal, alloy, resin or glass, or fiber thereof can be used.
  • a substrate that is a flexible substrate is preferably as the linear expansion coefficient is lower because deformation due to the environment is suppressed.
  • a material having a linear expansion coefficient of 1 ⁇ 10 ⁇ 3 / K or less, 5 ⁇ 10 ⁇ 5 / K or less, or 1 ⁇ 10 ⁇ 5 / K or less may be used.
  • the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate, and acrylic.
  • aramid has a low coefficient of linear expansion, it is suitable as a substrate that is a flexible substrate.
  • ⁇ Insulator> electrical characteristics of the transistor can be stabilized by surrounding the transistor with an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen can be used as the insulator 401a, the insulator 401b, the insulator 408a, and the insulator 408b.
  • Examples of the insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, and zirconium.
  • An insulator containing lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
  • the insulator 401a, the insulator 401b, the insulator 408a, and the insulator 408b include aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, or oxide
  • a metal oxide such as tantalum, silicon nitride oxide, silicon nitride, or the like may be used.
  • the insulator 401a, the insulator 401b, the insulator 408a, and the insulator 408b preferably include aluminum oxide.
  • oxygen can be added to the insulator 412 serving as a base layer.
  • the added oxygen becomes excess oxygen in the insulator 412, and by performing heat treatment or the like, the excess oxygen passes through the insulator 412, and is added to the oxide 406a, the oxide 406b, and the oxide 406c.
  • the oxygen defect in the oxide 406b, the oxide 406b, and the oxide 406c can be repaired.
  • the insulator 401a, the insulator 401b, the insulator 408a, and the insulator 408b include aluminum oxide, entry of impurities such as hydrogen into the oxide 406a, the oxide 406b, and the oxide 406c can be suppressed.
  • the insulator 401a, the insulator 401b, the insulator 408a, and the insulator 408b include aluminum oxide, outward diffusion of excess oxygen added to the oxide 406a, the oxide 406b, and the oxide 406c is performed. Can be reduced.
  • the insulator 301, the insulator 302, the insulator 303, the insulator 402, and the insulator 412 for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium,
  • An insulator containing yttrium, zirconium, lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
  • the insulator 301, the insulator 302, the insulator 303, the insulator 402, and the insulator 412 preferably include silicon oxide or silicon oxynitride.
  • the insulator 302, the insulator 303, the insulator 402, and the insulator 412 preferably have an insulator with a high relative dielectric constant.
  • the insulator 302, the insulator 303, the insulator 402, and the insulator 412 include gallium oxide, hafnium oxide, an oxide including aluminum and hafnium, an oxynitride including aluminum and hafnium, an oxide including silicon and hafnium, Alternatively, it preferably includes oxynitride including silicon and hafnium.
  • the insulator 302, the insulator 303, the insulator 402, and the insulator 412 preferably have a stacked structure of silicon oxide or silicon oxynitride and an insulator with a high relative dielectric constant. Since silicon oxide and silicon oxynitride are thermally stable, a stacked structure having high thermal stability and high relative dielectric constant can be obtained by combining with an insulator having high relative dielectric constant. For example, when aluminum oxide, gallium oxide, or hafnium oxide is provided on the oxide 406c side, entry of silicon contained in silicon oxide or silicon oxynitride into the oxide 406b can be suppressed.
  • a trap center may be formed at the interface between aluminum oxide, gallium oxide, or hafnium oxide and silicon oxide or silicon oxynitride. .
  • the trap center can change the threshold voltage of the transistor in the positive direction by capturing electrons.
  • the insulator 410 preferably includes an insulator having a low relative dielectric constant.
  • the insulator 410 includes silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and silicon oxide having a hole Or it is preferable to have resin etc.
  • the insulator 410 is formed using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having a hole And a laminated structure of resin.
  • silicon oxide and silicon oxynitride are thermally stable, a laminated structure having a low thermal stability and a low relative dielectric constant can be obtained by combining with silicon.
  • the resin include polyester, polyolefin, polyamide (such as nylon and aramid), polyimide, polycarbonate, and acrylic.
  • an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen may be used. With the barrier films 417a1 and 417a2, excess oxygen in the insulator 410 can be prevented from diffusing into the conductors 416a1 and 416a2.
  • barrier film 417a1 and the barrier film 417a2 examples include metal oxides such as aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, and tantalum oxide, and silicon nitride oxide Alternatively, silicon nitride or the like may be used. Note that the barrier film 417a1 and the barrier film 417a2 preferably include aluminum oxide.
  • Conductor 404 As the conductor 404, the conductor 310, the conductor 416a1, and the conductor 416a2, aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, A material containing one or more metal elements selected from zirconium, beryllium, indium, and the like can be used. Alternatively, a semiconductor with high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, or silicide such as nickel silicide may be used.
  • the above-described conductive material containing the metal element and oxygen may be used.
  • the above-described conductive material containing a metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • Indium tin oxide (ITO: Indium Tin Oxide) indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc Indium tin oxide to which oxide or silicon is added may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • a plurality of conductive layers formed of the above materials may be stacked.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen may be combined.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing nitrogen are combined may be employed.
  • a stacked structure of a combination of the above-described material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen may be employed.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing oxygen are used as a gate electrode is preferably used.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • FIG. 3A is a top view of the transistor.
  • FIG. 3B is a cross-sectional view of a portion indicated by a dashed-dotted line A1-A2 in FIG. That is, a cross-sectional view of the transistor in the channel length direction is shown.
  • FIG. 3C is a cross-sectional view taken along the dashed-dotted line A3-A4 in FIG. That is, a cross-sectional view in the channel width direction in the channel formation region of the transistor is shown.
  • some elements are omitted for clarity.
  • the transistor is disposed on the insulator 401.
  • the insulator 301, the insulator 301 has an opening, the conductor 310a and the conductor 310b are disposed in the opening, and the conductor 310a, the conductor 310b, and the insulator 302 over the insulator 301 are included.
  • the conductor 404 having a region overlapping with the oxide 406c and the insulator 412 and the insulator 410 have openings. Has a region in contact with the conductive body 404 via the side surface of the opening oxide 406c and the insulator 412.
  • a barrier film 417a1 is provided over the conductor 416a1, and a barrier film 417a2 is provided over the conductor 416a2.
  • An insulator 408a and an insulator 408b are provided in this order over the insulator 410, the conductor 404, the oxide 406c, and the insulator 412.
  • the conductor 404 has a function as a first gate electrode.
  • the conductor 404 can have a stacked structure with a conductor having a function of suppressing permeation of oxygen. For example, an increase in electric resistance due to oxidation of the conductor 404 can be prevented by forming a conductor having a function of suppressing oxygen permeation as a lower layer.
  • the insulator 412 functions as a first gate insulator.
  • the conductor 416a1 and the conductor 416a2 have a function as a source electrode or a drain electrode.
  • the conductors 416a1 and 416a2 can have a stacked structure with a conductor having a function of suppressing permeation of oxygen. For example, by forming a conductor having a function of suppressing permeation of oxygen as an upper layer, an increase in electrical resistance due to oxidation of the conductors 416a1 and 416a2 can be prevented. Note that the electrical resistance value of the conductor can be measured using a two-terminal method or the like.
  • the barrier film 417a1 and the barrier film 417a2 have a function of suppressing permeation of impurities such as hydrogen and water and oxygen.
  • the barrier film 417a1 is on the conductor 416a1 and prevents oxygen from diffusing into the conductor 416a1.
  • the barrier film 417a2 is on the conductor 416a2 and prevents diffusion of oxygen into the conductor 416a2.
  • the region functioning as a gate electrode is formed in a self-aligned manner so as to fill the opening formed by the insulator 410 or the like, so that a TGSA s-channel FET (Trench Gate Self Aligns) is formed.
  • TGSA s-channel FET Trench Gate Self Aligns
  • the length of a region where the bottom surface of the conductor 404 functioning as a gate electrode faces in parallel with the top surface of the oxide 406b with the insulator 412 and the oxide 406c interposed therebetween is expressed as a gate line width. It is defined as The gate line width can be smaller than the opening reaching the oxide 406b of the insulator 410. That is, the gate line width can be made smaller than the minimum processing dimension. Specifically, the gate line width can have a region of 10 nm to 300 nm. Typically, it can have a region of 20 nm to 180 nm.
  • transistor configuration 1 For other configurations and effects, refer to transistor configuration 1.
  • FIGS. 1A and 1B A method for manufacturing the transistor illustrated in FIGS. 1A and 1B according to the present invention will be described below with reference to FIGS. 1 and 4 to 7.
  • FIGS. 4 to 7 (A) in each drawing is a top view, and (B) in each drawing is a cross-sectional view corresponding to a one-dot chain line A1-A2 shown in (A).
  • (C) of each figure is sectional drawing corresponding to the dashed-dotted line A3-A4 shown to (A).
  • an insulator 401a is formed.
  • the insulator 401a is formed by a sputtering method, a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD: Pulsed Laser Deposition) method, or an atomic layer.
  • the deposition can be performed using an ALD (Atomic Layer Deposition) method or the like.
  • the CVD method can be classified into a plasma CVD (PECVD: Plasma Enhanced CVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, a photo CVD (Photo CVD) method using light, and the like.
  • PECVD Plasma Enhanced CVD
  • TCVD Thermal CVD
  • Photo CVD Photo CVD
  • MCVD Metal CVD
  • MOCVD Metal Organic CVD
  • the plasma CVD method can obtain a high-quality film at a relatively low temperature.
  • the thermal CVD method is a film formation method that can reduce plasma damage to an object to be processed because plasma is not used.
  • a wiring, an electrode, an element (a transistor, a capacitor, or the like) included in the semiconductor device may be charged up by receiving electric charge from plasma.
  • a wiring, an electrode, an element, or the like included in the semiconductor device may be destroyed by the accumulated charge.
  • plasma damage during film formation does not occur, so that a film with few defects can be obtained.
  • the ALD method is also a film forming method that can reduce plasma damage to the object to be processed.
  • the ALD method does not cause plasma damage during film formation, a film with few defects can be obtained.
  • the CVD method and the ALD method are film forming methods in which a film is formed by reaction on the surface of an object to be processed, unlike a film forming method in which particles emitted from a target or the like are deposited. Therefore, it is a film forming method that is not easily affected by the shape of the object to be processed and has good step coverage.
  • the ALD method has excellent step coverage and excellent thickness uniformity, and thus is suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively low film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method with a high film formation rate.
  • the composition of the obtained film can be controlled by the flow rate ratio of the source gases.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the source gases.
  • a film whose composition is continuously changed can be formed by changing the flow rate ratio of the source gas while forming the film.
  • an insulator 401b is formed over the insulator 401a.
  • the insulator 401b can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 301 is formed over the insulator 401b.
  • the insulator 301 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a groove reaching the insulator 401b is formed in the insulator 301.
  • the groove includes, for example, a hole and an opening.
  • the groove may be formed by wet etching, but dry etching is preferable for fine processing.
  • an insulator that functions as an etching stopper film when the insulator 301 is etched to form a groove is preferably selected.
  • a silicon oxide film is used for the insulator 301 that forms the groove
  • a silicon nitride film, an aluminum oxide film, or a hafnium oxide film is preferably used as the insulator 401b.
  • an aluminum oxide film is formed by an ALD method as the insulator 401a, and an aluminum oxide film is formed by a sputtering method as the insulator 401b.
  • the conductor to be the conductor 310 preferably includes a conductor having a function of suppressing permeation of oxygen.
  • a conductor having a function of suppressing permeation of oxygen For example, tantalum nitride, tungsten nitride, titanium nitride, or the like can be used. Alternatively, a stacked film of tantalum, tungsten, titanium, molybdenum, aluminum, copper, or molybdenum tungsten alloy can be used.
  • the conductor to be the conductor 310 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductor serving as the conductor 310 is a two-layer structure including a conductor serving as the conductor 310a and a conductor serving as the conductor 310b.
  • a tantalum nitride film is formed by a sputtering method.
  • a titanium nitride film is formed by a CVD method on the conductor to be the conductor 310a. Tungsten is deposited on the titanium nitride by a CVD method.
  • a conductor that becomes the conductor 310 on the insulator 301 is removed by performing chemical mechanical polishing (CMP).
  • CMP chemical mechanical polishing
  • the insulator 302 is formed on the insulator 301 and the conductor 310.
  • the insulator 302 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an insulator 303 is formed over the insulator 302.
  • the insulator 303 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 402 is formed over the insulator 303.
  • the insulator 402 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the first heat treatment may be performed at 250 ° C to 650 ° C, preferably 450 ° C to 600 ° C, more preferably 520 ° C to 570 ° C.
  • the first heat treatment is performed in an inert gas atmosphere or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
  • the first heat treatment may be performed in a reduced pressure state.
  • the first heat treatment may be performed in an atmosphere containing an oxidizing gas of 10 ppm or more, 1% or more, or 10% or more to supplement the desorbed oxygen after the heat treatment in an inert gas atmosphere. Good.
  • the first heat treatment impurities such as hydrogen and water contained in the insulator 402 can be removed.
  • plasma treatment containing oxygen may be performed in a reduced pressure state.
  • the plasma treatment including oxygen it is preferable to use an apparatus having a power source that generates high-density plasma using microwaves, for example.
  • a power source for applying RF Radio Frequency
  • High-density oxygen radicals can be generated by using high-density plasma, and oxygen radicals generated by high-density plasma can be efficiently guided into the insulator 402 by applying RF to the substrate side.
  • plasma treatment containing oxygen may be performed to supplement oxygen that has been desorbed after performing plasma treatment containing an inert gas using this apparatus.
  • the first heat treatment may not be performed.
  • the first heat treatment is performed in a nitrogen gas atmosphere at a temperature of 400 ° C. for 1 hour.
  • an oxide 406 a 1 is formed over the insulator 402.
  • the oxide 406a1 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • treatment for adding oxygen to the oxide 406a1 may be performed.
  • the treatment for adding oxygen include an ion implantation method and a plasma treatment method. Note that oxygen added to the oxide 406a1 becomes excess oxygen.
  • an oxide 406b1 is formed over the oxide 406a1 (see FIGS. 4A to 4C).
  • the oxide 406b1 is preferably formed by a sputtering method.
  • the thickness of the oxide 406b1n having the first band gap and the thickness of the oxide 406b1w having the second band gap are set to 1 nm, and ten layers of the oxide 406b1n having the first band gap are formed. Form a film. Therefore, the oxide 406b1 is a stacked film of 19 layers, and the total film thickness is 19 nm.
  • the sputtering apparatus described in this embodiment includes a sputtering target 11a, a sputtering target 12, and a shutter 66 provided with a notch portion 67 (or a slit portion).
  • the substrate 400 can be disposed to face the sputtering target 11 a and the sputtering target 12.
  • the sputtering target 11a is disposed on the backing plate 50a.
  • the sputtering target 12 is disposed on the backing plate 50c.
  • the oxide 406b1n including the sputtering target 11a and the conductive material and having the first band gap is formed.
  • the sputtering target 12 includes an insulating material (also referred to as a dielectric material), and forms an oxide 406b1w having a second band gap.
  • the conductive material preferably contains indium and / or zinc.
  • the conductive material preferably contains indium and / or zinc oxide, nitride and / or oxynitride.
  • the above element M (element M is Ga, Al, Si, B, Y, Ti, Fe, Ni, Ge, Zr, Mo, La, Ce, Nd, Hf, Ta, W, Mg) , V, Be, or Cu), or a plurality thereof.
  • the insulating material preferably contains an oxide, nitride and / or oxynitride of the element M.
  • the sputtering target 11a may include indium oxide and zinc oxide, and the sputtering target 12 may include an oxide of element M.
  • the shutter 66 is positioned between the sputtering target 11a and the sputtering target 12 and the substrate 400 (which may be referred to as a substrate holder on which the substrate 400 is disposed).
  • the shutter 66 is preferably configured to be rotatable about an axis perpendicular to the upper or lower surface of the shutter 66 (hereinafter sometimes referred to as an axis perpendicular to the shutter 66) as a rotation axis.
  • an axis perpendicular to the shutter 66 hereinafter sometimes referred to as an axis perpendicular to the shutter 66
  • a rotation axis By rotating the shutter 66, a sputtering target facing the substrate 400 (substrate holder) through the notch 67 can be selected.
  • the sputtered particles ejected from the sputtering target 11a are mainly deposited on the substrate 400 during the period in which the notch 67 overlaps the sputtering target 11a.
  • the sputtered particles ejected from the sputtering target 12 are mainly deposited on the substrate 400.
  • an oxide 406b1n mainly composed of a conductive material included in the sputtering target 11a and an oxide 406b1w mainly composed of an insulating material included in the sputtering target 12 are repeatedly formed.
  • the oxide 406b1 having a superlattice structure in which the oxide 406b1n having the first band gap and the oxide 406b1w having the second band gap are repeatedly stacked can be formed.
  • the oxide 406b1w may include a conductive material
  • the oxide 406b1n may include an insulating material.
  • the temperature of the substrate 400 may be from room temperature (25 ° C.) to 150 ° C., preferably from room temperature to 130 ° C.
  • the temperature of the substrate 400 may be from room temperature (25 ° C.) to 150 ° C., preferably from room temperature to 130 ° C.
  • sDOS shallow defect levels
  • argon gas As the film forming gas, one or more of argon gas, oxygen gas, and nitrogen gas may be introduced. Note that an inert gas such as helium, xenon, or krypton may be used instead of the argon gas.
  • the carrier mobility of the metal oxide can be increased as the oxygen flow rate ratio is smaller.
  • the oxygen flow rate ratio can be appropriately set in the range of 0% or more and 30% or less in order to obtain preferable characteristics according to the use of the metal oxide.
  • the film forming gas can be a mixed gas of argon gas and oxygen gas. Further, by including oxygen gas in the deposition gas, the amount of oxygen vacancies in the deposited metal oxide can be reduced. Thus, by reducing the amount of oxygen vacancies, the reliability of the metal oxide can be improved.
  • the nitrogen flow rate ratio can be appropriately set in the range of 10% or more and 100% or less in order to obtain preferable characteristics according to the use of the metal oxide.
  • the film forming gas can be a mixed gas of nitrogen gas and argon gas.
  • the film forming gas may be a mixed gas of nitrogen gas and oxygen gas, or a mixed gas of nitrogen gas, oxygen gas, and argon gas.
  • oxygen gas, nitrogen gas, and argon gas used as a sputtering gas have a high purity up to a dew point of ⁇ 40 ° C. or lower, preferably ⁇ 80 ° C. or lower, more preferably ⁇ 100 ° C. or lower, more preferably ⁇ 120 ° C. or lower.
  • the chamber in the sputtering apparatus is subjected to high vacuum (5 ⁇ 10 ⁇ 7 Pa to 1 ⁇ 10 ⁇ 4 Pa using an adsorption-type vacuum exhaust pump such as a cryopump. It is preferable to evacuate. Alternatively, it is preferable to combine a turbo molecular pump and a cold trap so that gas does not flow backward from the exhaust system into the chamber.
  • a DC power source an AC power source, or an RF power source may be used as the power source of the sputtering apparatus.
  • the first heat treatment condition can be used for the heat treatment.
  • the crystallinity of the oxide 406b1 can be increased, impurities such as hydrogen and water can be removed, and the like.
  • the processing is continuously performed for one hour at a temperature of 400 ° C. in an oxygen atmosphere.
  • a resist mask is formed over the oxide 406b1 by a lithography method, and the oxide 406b1 and the oxide 406a1 are etched.
  • the oxide 406b1 and the oxide 406a1 can be etched by a dry etching method.
  • the oxide 406b1 has a structure in which oxides having a first band gap and oxides having a second band gap are alternately stacked. It is preferable to use a dry etching apparatus in which the etching conditions for the oxide having the first band gap and the etching conditions for the oxide having the second band gap can be appropriately switched according to the structure. . In some cases, the oxide having the first band gap and the oxide having the second band gap can be etched under the same conditions. Following the etching of the oxide 406b1, the oxide 406a1 is etched to form the oxide 406b and the oxide 406a (see FIGS. 5A to 5C).
  • a resist is exposed through a mask.
  • a resist mask is formed by removing or leaving the exposed region using a developer.
  • a conductor, a semiconductor, an insulator, or the like can be processed into a desired shape by etching through the resist mask.
  • the resist mask may be formed by exposing the resist using KrF excimer laser light, ArF excimer laser light, EUV (Extreme Ultraviolet) light, or the like.
  • an immersion technique may be used in which exposure is performed by filling a liquid (for example, water) between the substrate and the projection lens.
  • an electron beam or an ion beam may be used.
  • a mask is not necessary when an electron beam or an ion beam is used.
  • the resist mask can be removed by performing a dry etching process such as ashing, performing a wet etching process, performing a wet etching process after the dry etching process, or performing a dry etching process after the wet etching process.
  • a capacitively coupled plasma (CCP) etching apparatus having parallel plate electrodes can be used as the dry etching apparatus.
  • the capacitively coupled plasma etching apparatus having parallel plate electrodes may be configured to apply a high frequency power source to one of the parallel plate electrodes.
  • a configuration in which a plurality of different high-frequency power sources are applied to one electrode of the parallel plate electrode may be employed.
  • mold electrode may be sufficient.
  • mold electrode may be sufficient.
  • a dry etching apparatus having a high-density plasma source can be used.
  • an inductively coupled plasma (ICP) etching apparatus can be used as the dry etching apparatus having a high-density plasma source.
  • a third heat treatment may be performed.
  • the first heat treatment condition can be used for the heat treatment.
  • impurities such as hydrogen and water in the oxide 406b1 and the oxide 406b2 can be removed.
  • the treatment is continuously performed for 30 minutes at a temperature of 400 ° C. in an oxygen atmosphere.
  • a conductor to be a conductor 416a1 and a conductor 416a2 is formed over the oxide 406b1.
  • the conductors to be the conductors 416a1 and 416a2 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a conductive oxide for example, indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide Indium tin oxide containing titanium oxide, indium zinc oxide, indium tin oxide added with silicon, or indium gallium zinc oxide containing nitrogen is formed, and aluminum, chromium, copper is formed on the oxide
  • Polycrystalline Si containing various impurity elements Typified by Con high electric conductivity semiconductor film may be formed a silicide such as nickel silicide.
  • the oxide may have a function of absorbing hydrogen in the oxide 406a and the oxide 406b and capturing hydrogen diffused from the outside, which may improve electrical characteristics and reliability of the transistor.
  • the same function may be obtained even when titanium is used instead of the oxide.
  • barrier films to be the barrier films 417a1 and 417a2 are formed over the conductors to be the conductors 416a1 and 416a2.
  • the barrier films to be the barrier films 417a1 and 417a2 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • aluminum oxide is formed as a barrier film to be the barrier film 417a1 and the barrier film 417a2.
  • a conductor 416a1, a conductor 416a2, a barrier film 417a1, and a barrier film 417a2 are formed by a lithography method. (See FIGS. 6A to 6C.)
  • a cleaning treatment may be performed using an aqueous solution (diluted hydrofluoric acid solution) obtained by diluting hydrofluoric acid with pure water.
  • the diluted hydrofluoric acid solution is a solution in which hydrofluoric acid is mixed with pure water at a concentration of about 70 ppm.
  • impurities due to the etching gas may adhere or diffuse on the surface or inside of the oxide 406a and the oxide 406b.
  • impurities include fluorine and chlorine.
  • the impurity concentration can be reduced by performing the above-described treatment. Further, the moisture concentration and the hydrogen concentration in the oxide 406a film and the oxide 406b film can be reduced.
  • the oxide film to be the oxide 406c can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. In particular, it is preferable to form a film using a sputtering method.
  • a mixed gas of oxygen and argon is used, preferably a condition having a high oxygen partial pressure, more preferably a condition using 100% oxygen, and a temperature of room temperature or 100 ° C. to 200 ° C. The film is formed.
  • the oxide to be the oxide 406c is formed using an In—Ga—Zn oxide with a thickness of 5 nm by a sputtering method.
  • an oxide to be the oxide 406c under the above conditions so that excess oxygen can be injected into the oxide 406a, the oxide 406b, and the insulator 402.
  • an insulator to be the insulator 412 is formed over the oxide to be the oxide 406c.
  • the insulator to be the insulator 412 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the fourth heat treatment can be performed.
  • the first heat treatment condition can be used for the heat treatment.
  • the treatment is performed at a temperature of 400 ° C. for 1 hour in a nitrogen atmosphere.
  • the moisture concentration and the hydrogen concentration in the insulator to be the insulator 412 can be reduced.
  • treatment is performed at a temperature of 400 ° C. for 1 hour in a nitrogen atmosphere.
  • a conductor to be the conductor 404a, a conductor to be the conductor 404b, and a conductor to be the conductor 404c are sequentially formed.
  • a metal oxide formed by a sputtering method is used as a conductor to be the conductor 404a
  • titanium nitride is used as a conductor to be the conductor 404b
  • tungsten is used as a conductor to be the conductor 404c.
  • oxygen can be added to the insulator 412 so that the oxygen is excessive.
  • the conductor to be the conductor 404a is provided over the region to be the channel formation region of the oxide 406b, oxygen can be added to the insulator 412 near the region to be the channel formation region. Accordingly, oxygen can be effectively supplied from the insulator 412 to the oxide 406b.
  • a fifth heat treatment can be performed.
  • the fifth heat treatment can be performed under conditions similar to those of the first heat treatment.
  • oxygen added to the insulator 412 can be diffused by sputtering film formation of the conductor to be the conductor 404a. Accordingly, oxygen vacancies in the oxide 406a, the oxide 406b, and the oxide 406c can be reduced.
  • the conductor to be the conductor 404a, the conductor to be the conductor 404b, and the conductor to be the conductor 404c can prevent oxygen from diffusing above the transistor, which is effective for the oxide 406b.
  • heat treatment is performed at a temperature of 400 ° C. in a nitrogen gas atmosphere as the fifth heat treatment.
  • the conductor to be the conductor 404 is processed by a lithography method to form the conductor 404 (see FIGS. 7A to 7C).
  • the oxide to be the oxide 406c and the insulator to be the insulator 412 are processed by a lithography method, so that the oxide 406c and the insulator 412 are formed.
  • the conductor 404 is formed after the oxide 406c and the insulator 412 are formed. It doesn't matter.
  • an insulator to be the insulator 418 is formed over the conductor 404.
  • the insulator to be the insulator 418 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • an aluminum oxide film is formed by an ALD method as an insulator to be the insulator 418.
  • the insulator 418 is formed by processing the insulator to be the insulator 418 using a lithography method.
  • the insulator 408a is formed, and the insulator 408b is formed over the insulator 408a.
  • the insulator 408a and the insulator 408b can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • As the insulator 408b an aluminum oxide film formed using an ALD method is formed, so that there are few pinholes and the film thickness can be uniformly formed on the top and side surfaces of the insulator 408a. Can be prevented.
  • the insulator 408a forms an aluminum oxide film using a sputtering method
  • the insulator 408b forms an aluminum oxide film using an ALD method.
  • the insulator 410 is formed over the insulator 408b.
  • the insulator 410 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a spin coating method, a dip method, a droplet discharge method (such as an ink jet method), a printing method (such as screen printing or offset printing), a doctor knife method, a roll coater method, or a curtain coater method can be used.
  • the insulator 410 is preferably formed by a CVD method. More preferably, the film is formed using a plasma CVD method. In film formation by the plasma CVD method, step 1 for forming an insulator and step 2 for performing plasma treatment with oxygen may be repeated. By repeating Step 1 and Step 2 a plurality of times, the insulator 410 containing excess oxygen can be formed.
  • the insulator 410 may be formed so that the upper surface has flatness.
  • the insulator 410 may have a flat upper surface immediately after film formation.
  • the insulator 410 may have flatness by removing the insulator and the like from the upper surface so as to be parallel to a reference surface such as the back surface of the substrate after film formation. Such a process is called a flattening process.
  • the planarization process include a CMP process and a dry etching process.
  • the upper surface of the insulator 410 may not have flatness.
  • the first heat treatment condition can be used for the heat treatment.
  • the treatment is performed at a temperature of 400 ° C. for 1 hour in a nitrogen atmosphere, and then the treatment is continuously performed at a temperature of 400 ° C. for 1 hour in an oxygen atmosphere.
  • the moisture concentration and the hydrogen concentration in the insulator 410 can be reduced.
  • the processing is continuously performed for one hour at a temperature of 400 ° C. in an oxygen atmosphere.
  • FIGS. 1-10 An example of a memory device using the semiconductor device which is one embodiment of the present invention is illustrated in FIGS.
  • the memory device shown in FIGS. 12 and 13 includes a transistor 900, a transistor 800, a transistor 700, and a capacitor 600.
  • the transistor 700 is a transistor similar to that described in FIG. 12 and 13, the insulator 714 is the insulator 401, the insulator 716 is the insulator 301, the insulator 720 is the insulator 302, the insulator 722 is the insulator 303, and the insulator 724 is The insulator 402 corresponds to the insulator 408 a, the insulator 774 corresponds to the insulator 408 b, and the insulator 780 corresponds to the insulator 410.
  • the transistor 700 is a transistor in which a channel is formed in a semiconductor layer including an oxide semiconductor. Since the transistor 700 has a small off-state current, stored data can be held for a long time by using the transistor 700 for a memory device. That is, the refresh operation is not required or the frequency of the refresh operation is extremely low, so that the power consumption of the storage device can be sufficiently reduced.
  • the off-state current of the transistor 700 can be further reduced.
  • the structure in which the back gate voltage of the transistor 700 can be maintained makes it possible to hold data for a long time without supplying power.
  • the transistor 900 is formed in the same layer as the transistor 700 and can be manufactured in parallel.
  • the insulator 716 has an opening, and the conductor 310ca, the conductor 310da, the conductor 310ea, the conductor 310cb, the conductor 310db, and the conductor 310eb are arranged in the opening, and the conductor 310ca,
  • the conductor 310ca, the conductor 310da, the conductor 310ea, the conductor 310cb, the conductor 310db, and the conductor 310eb are the same layer as the conductor 310a and the conductor 310b
  • the oxide 406d is the same layer as the oxide 406c.
  • the insulator 412a is the same layer as the insulator 412
  • the conductor 404d, the conductor 404e, and the conductor 404f are formed in the same layer as the conductor 404a, the conductor 404b, and the conductor 404c.
  • the insulator 418a is formed using the same layer as the insulator 418.
  • the conductor 310cb and the conductor 310eb are in contact with the oxide 406d through openings formed in the insulators 720, 722, and 724. Therefore, the conductor 310cb, the conductor 310ca, or the conductor 310eb, and the conductor 310ea can function as either a source electrode or a drain electrode.
  • One of the conductor 404d, the conductor 404e, the conductor 404f or the conductor 310db, and the conductor 310da can function as a gate electrode, and the other can function as a back gate electrode.
  • the threshold voltage of the transistor 900 can be made larger than 0 V, the off-current can be reduced, and Icut can be made very small.
  • Icut refers to the drain current when the back gate voltage and the top gate voltage are 0V.
  • the back gate voltage of the transistor 700 is controlled by the transistor 900.
  • the top gate and the back gate of the transistor 900 are diode-connected to the source, and the source of the transistor 900 and the back gate of the transistor 700 are connected to each other.
  • the voltage between the top gate and the source of the transistor 900 and the voltage between the back gate and the source are 0V. Since Icut of the transistor 900 is very small, by using this structure, the negative potential of the back gate of the transistor 700 can be maintained for a long time without supplying power to the transistor 700 and the transistor 900.
  • the memory device including the transistor 700 and the transistor 900 can hold stored data for a long time.
  • the wiring 3001 is electrically connected to the source of the transistor 800, and the wiring 3002 is electrically connected to the drain of the transistor 800.
  • the wiring 3003 is electrically connected to one of a source and a drain of the transistor 700, the wiring 3004 is electrically connected to the gate of the transistor 700, and the wiring 3006 is electrically connected to the back gate of the transistor 700.
  • the gate of the transistor 800 and the other of the source and the drain of the transistor 700 are electrically connected to one of the electrodes of the capacitor 600, and the wiring 3005 is electrically connected to the other of the electrodes of the capacitor 600. .
  • the wiring 3007 is electrically connected to the source of the transistor 900
  • the wiring 3008 is electrically connected to the gate of the transistor 900
  • the wiring 3009 is electrically connected to the back gate of the transistor 900
  • the wiring 3010 is connected to the drain of the transistor 900. And are electrically connected.
  • the wiring 3006, the wiring 3007, the wiring 3008, and the wiring 3009 are electrically connected.
  • the memory device illustrated in FIGS. 12 and 13 has a characteristic that the potential of the gate of the transistor 800 can be held; thus, information can be written, held, and read as described below.
  • the potential of the wiring 3004 is set to a potential at which the transistor 700 is turned on, so that the transistor 700 is turned on. Accordingly, the potential of the wiring 3003 is supplied to the node FG that is electrically connected to one of the gate of the transistor 800 and the electrode of the capacitor 600. That is, predetermined charge is given to the gate of the transistor 800 (writing).
  • predetermined charge is given to the gate of the transistor 800 (writing).
  • the potential of the wiring 3004 is set to a potential at which the transistor 700 is turned off and the transistor 700 is turned off, whereby charge is held at the node FG (holding).
  • the wiring 3002 takes a potential corresponding to the amount of charge held in the node FG.
  • the apparent threshold voltage V th_H in the case where a high level charge is applied to the gate of the transistor 800 is a low level charge applied to the gate of the transistor 800.
  • the apparent threshold voltage refers to the potential of the wiring 3005 necessary for bringing the transistor 800 into a “conductive state”.
  • the potential of the wiring 3005 when the potential of the wiring 3005 is set to the potential V 0 between V th_H and V th_L , the charge given to the node FG can be determined. For example, in writing, when a high-level charge is applied to the node FG, the transistor 800 is turned “on” when the potential of the wiring 3005 is V 0 (> V th_H ). On the other hand, in the case where a low-level charge is supplied to the node FG, the transistor 800 remains in a “non-conduction state” even when the potential of the wiring 3005 becomes V 0 ( ⁇ V th_L ). Therefore, by determining the potential of the wiring 3002, information held in the node FG can be read.
  • a memory cell array can be configured by arranging the storage devices shown in FIGS. 12 and 13 in a matrix.
  • a desired potential can be obtained by applying to the wiring 3005 a potential at which the transistor 800 becomes “non-conductive” regardless of the charge applied to the node FG, that is, a potential lower than V th_H. Only the memory cell information can be read out.
  • the transistor 800 is an n-channel transistor, the memory cell has a NAND structure.
  • a potential that allows the transistor 800 to be “conductive” regardless of the charge applied to the node FG, that is, a potential higher than V th_L is applied to the wiring 3005. Only memory cell information can be read.
  • the memory device illustrated in FIGS. 12 and 13 may not include the transistor 800. Even in the case where the transistor 800 is not provided, information writing and holding operations can be performed by operations similar to those of the memory device described above.
  • the charge is The potential of the wiring 3003 after the redistribution is (CB ⁇ VB0 + CV) / (CB + C).
  • the potential of one of the electrodes of the capacitor 600 takes two states of V1 and V0 (V1> V0) as the state of the memory cell
  • information can be read by comparing the potential of the wiring 3003 with a predetermined potential.
  • a transistor to which silicon is applied is used for a driver circuit for driving a memory cell, and a transistor to which an oxide semiconductor is applied is stacked over the driver circuit as the transistor 700. And it is sufficient.
  • the memory device described above can hold stored data for a long time by using a transistor with an off-state current that uses an oxide semiconductor. That is, a refresh operation is not necessary or the frequency of the refresh operation can be extremely low, so that a memory device with low power consumption can be realized.
  • stored data can be held for a long time even when power is not supplied (note that a potential is preferably fixed).
  • the storage device does not require a high voltage for writing information, the element hardly deteriorates.
  • the memory device unlike the conventional nonvolatile memory, since electrons are not injected into the floating gate and electrons are not extracted from the floating gate, there is no problem of deterioration of the insulator. That is, the memory device according to one embodiment of the present invention is a memory device in which the number of rewritable times is not limited and the reliability is drastically improved unlike a conventional nonvolatile memory. Further, since data is written depending on the conductive state and non-conductive state of the transistor, high-speed operation is possible.
  • the transistor 700 uses an oxide having a multilayer structure as an active layer, so that a large on-state current can be obtained. As a result, the information writing speed is further improved, and high-speed operation becomes possible.
  • FIG. 1 An example of a memory device of one embodiment of the present invention is illustrated in FIG.
  • the memory device includes a transistor 900, a transistor 800, a transistor 700, and a capacitor 600.
  • the transistor 700 is provided above the transistor 800
  • the capacitor 600 is provided above the transistor 800 and the transistor 700.
  • the transistor 800 is provided over a substrate 811, and includes a conductor 816, an insulator 814, a semiconductor region 812 including a part of the substrate 811, a low resistance region 818 a functioning as a source region or a drain region, and a low resistance region 818 b. Have.
  • the transistor 800 may be either a p-channel type or an n-channel type.
  • a region where a channel of the semiconductor region 812 is formed, a region in the vicinity thereof, a low resistance region 818a which serves as a source region or a drain region, a low resistance region 818b, and the like preferably include a semiconductor such as a silicon-based semiconductor. It preferably contains crystalline silicon. Alternatively, a material containing Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like may be used. A structure using silicon in which effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may be employed. Alternatively, the transistor 800 may be a HEMT (High Electron Mobility Transistor) by using GaAs, GaAlAs, or the like.
  • HEMT High Electron Mobility Transistor
  • the low-resistance region 818a and the low-resistance region 818b provide an n-type conductivity element such as arsenic or phosphorus, or a p-type conductivity property such as boron, in addition to the semiconductor material used for the semiconductor region 812. Containing elements.
  • the conductor 816 functioning as a gate electrode includes a semiconductor material such as silicon, a metal material, an alloy containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron.
  • a conductive material such as a material or a metal oxide material can be used.
  • the threshold voltage can be adjusted by determining the work function depending on the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embeddability, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and tungsten is particularly preferable from the viewpoint of heat resistance.
  • transistor 800 illustrated in FIGS. 12 and 13 is an example, and is not limited to the structure, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • An insulator 820, an insulator 822, an insulator 824, and an insulator 826 are stacked in this order so as to cover the transistor 800.
  • the insulator 820, the insulator 822, the insulator 824, and the insulator 826 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used. That's fine.
  • the insulator 822 may function as a planarization film that planarizes a step generated by the transistor 800 or the like provided below the insulator 822.
  • the top surface of the insulator 822 may be planarized by a planarization process using a CMP method or the like to improve planarity.
  • the insulator 824 is preferably formed using a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 811 or the transistor 800 to a region where the transistor 700 and the transistor 900 are provided.
  • the barrier property is a function of suppressing diffusion of impurities typified by hydrogen and water.
  • the diffusion distance of hydrogen per hour in a film having a barrier property may be 50 nm or less in an atmosphere of 350 ° C. or 400 ° C.
  • the diffusion distance of hydrogen per hour in the film having a barrier property in an atmosphere of 350 ° C. or 400 ° C. is 30 nm or less, more preferably 20 nm or less.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by a CVD method can be used.
  • silicon nitride formed by a CVD method when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the transistor 700, characteristics of the semiconductor element may be reduced. Therefore, a film for suppressing hydrogen diffusion is preferably used between the transistor 700 and the transistor 900 and the transistor 800.
  • the film that suppresses the diffusion of hydrogen is a film with a small amount of hydrogen desorption.
  • the amount of hydrogen desorption can be analyzed using, for example, TDS.
  • the amount of hydrogen desorbed from the insulator 824 is 2 ⁇ 10 in terms of the amount of desorption converted into hydrogen molecules in the range of 50 ° C. to 500 ° C. in terms of TDS analysis. It may be 15 molecules / cm 2 or less, preferably 1 ⁇ 10 15 molecules / cm 2 or less, more preferably 5 ⁇ 10 14 molecules / cm 2 or less.
  • the insulator 826 preferably has a lower dielectric constant than the insulator 824.
  • the dielectric constant of the insulator 826 is preferably less than 4, and more preferably less than 3.
  • the relative dielectric constant of the insulator 824 is preferably equal to or less than 0.7 times that of the insulator 826, and more preferably equal to or less than 0.6 times.
  • the insulator 820, the insulator 822, the insulator 824, and the insulator 826 are embedded with a conductor 828 that is electrically connected to the capacitor 600 or the transistor 700, a conductor 830, and the like.
  • the conductor 828 and the conductor 830 function as plugs or wirings.
  • a conductor having a function as a plug or a wiring may be given the same reference numeral by collecting a plurality of structures.
  • the wiring and the plug electrically connected to the wiring may be integrated. That is, a part of the conductor may function as a wiring, and a part of the conductor may function as a plug.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is formed in a single layer or stacked layers.
  • a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is preferable to use tungsten.
  • a low-resistance conductive material such as aluminum or copper. Wiring resistance can be lowered by using a low-resistance conductive material.
  • a wiring layer may be provided over the insulator 826 and the conductor 830.
  • an insulator 850, an insulator 852, and an insulator 854 are sequentially stacked.
  • the insulator 850, the insulator 852, and the insulator 854 are formed with a conductor 856.
  • the conductor 856 functions as a plug or a wiring. Note that the conductor 856 can be provided using a material similar to that of the conductor 828 and the conductor 830.
  • an insulator having a barrier property against hydrogen is preferably used as the insulator 850.
  • the conductor 856 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in an opening portion of the insulator 850 having a barrier property against hydrogen.
  • tantalum nitride may be used as the conductor having a barrier property against hydrogen. Further, by stacking tantalum nitride and tungsten having high conductivity, diffusion of hydrogen from the transistor 800 can be suppressed while maintaining conductivity as a wiring. In this case, it is preferable that the tantalum nitride layer having a barrier property against hydrogen be in contact with the insulator 850 having a barrier property against hydrogen.
  • an insulator 858, an insulator 710, an insulator 714, and an insulator 716 are sequentially stacked. Any of the insulator 858, the insulator 710, the insulator 714, and the insulator 716 is preferably formed using a substance having a barrier property against oxygen or hydrogen.
  • the insulator 858 and the insulator 714 are formed of a film having a barrier property so that hydrogen and impurities do not diffuse from the region where the substrate 811 or the transistor 800 is provided to the region where the transistor 700 and the transistor 900 are provided. It is preferable to use it. Therefore, a material similar to that of the insulator 824 can be used.
  • silicon nitride formed by a CVD method can be used as an example of a film having a barrier property against hydrogen.
  • silicon nitride formed by a CVD method when hydrogen diffuses into a semiconductor element including an oxide semiconductor such as the transistor 700, characteristics of the semiconductor element may be reduced. Therefore, a film for suppressing hydrogen diffusion is preferably used between the transistor 700 and the transistor 900 and the transistor 800.
  • the film that suppresses the diffusion of hydrogen is a film with a small amount of hydrogen desorption.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used for the insulator 714.
  • aluminum oxide has a high blocking effect that prevents the film from permeating both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 700 and the transistor 900 during and after the manufacturing process of the transistor. In addition, release of oxygen from the oxide included in the transistor 700 can be suppressed. Therefore, the transistor 700 and the transistor 900 are suitable for use as a protective film.
  • the insulator 710 and the insulator 716 can be formed using the same material as the insulator 820.
  • a material having a relatively low dielectric constant for the insulating film as an interlayer film, parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 716.
  • a conductor 718 is embedded in the insulator 858, the insulator 710, the insulator 714, and the insulator 716. Note that the conductor 718 functions as a plug or a wiring electrically connected to the capacitor 600 or the transistor 800.
  • the conductor 718 can be provided using a material similar to that of the conductor 828 and the conductor 830.
  • the conductor 718 in a region in contact with the insulator 858 and the insulator 714 is preferably a conductor having a barrier property against oxygen, hydrogen, and water.
  • the transistor 800 and the transistor 700 are layers having a barrier property against oxygen, hydrogen, and water and can be completely separated from each other, so that diffusion of hydrogen from the transistor 800 to the transistor 700 and the transistor 900 is suppressed. be able to.
  • a transistor 700 and a transistor 900 are provided above the insulator 716.
  • An insulator 782 is provided above the transistors 700 and 900.
  • the insulator 782 can be formed using a material similar to that of the insulator 824.
  • the insulator 782 functions as a protective film for the transistor 700 and the transistor 900.
  • an opening is formed in the insulator 716, the insulator 720, the insulator 722, the insulator 724, the insulator 772, the insulator 774, and the insulator 780 so that the insulator 714 and the insulator 782 It is preferable to have a configuration in contact. With such a structure, the transistor 700 and the transistor 900 can be sealed with the insulator 714 and the insulator 782, and intrusion of impurities such as hydrogen or water can be prevented.
  • An insulator 610 is provided on the insulator 782.
  • the insulator 610 can be formed using a material similar to that of the insulator 820.
  • a material having a relatively low dielectric constant for the insulating film as an interlayer film, parasitic capacitance generated between wirings can be reduced.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 610.
  • a conductor 785 or the like is embedded in the insulator 720, the insulator 722, the insulator 724, the insulator 772, the insulator 774, and the insulator 610.
  • the conductor 785 functions as a plug or a wiring electrically connected to the capacitor 600, the transistor 700, or the transistor 800.
  • the conductor 785 can be provided using a material similar to that of the conductor 828 and the conductor 830.
  • the conductor 785 in the case where the conductor 785 is provided as a stacked structure, it is preferable to include a conductor that is not easily oxidized (highly resistant to oxidation).
  • a conductor having high oxidation resistance is preferably provided in a region in contact with the insulator 724 having an excess oxygen region. With this structure, the conductor 785 can suppress absorption of excess oxygen from the insulator 724.
  • the conductor 785 preferably includes a conductor having a barrier property against hydrogen.
  • impurities in the conductor 785 and part of the conductor 785 are diffused or externally It can be suppressed that it becomes a diffusion path of impurities from.
  • the conductor 787, the capacitor 600, and the like are provided over the insulator 610 and the conductor 785.
  • the capacitor 600 includes a conductor 612, an insulator 630, an insulator 632, an insulator 634, and a conductor 616.
  • the conductor 612 and the conductor 616 function as electrodes of the capacitor 600, and the insulator 630, the insulator 632, and the insulator 634 function as dielectrics of the capacitor 600.
  • the conductor 787 functions as a plug or a wiring electrically connected to the capacitor 600, the transistor 700, or the transistor 800.
  • the conductor 612 functions as one of the electrodes of the capacitor 600. Note that the conductor 787 and the conductor 612 can be formed at the same time.
  • the conductor 787 and the conductor 612 include a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing the above-described element as a component.
  • a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium or a metal nitride film containing the above-described element as a component.
  • titanium nitride film, molybdenum nitride film, tungsten nitride film or the like can be used.
  • indium tin oxide indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, silicon oxide added It is also possible to apply a conductive material such as indium tin oxide.
  • the insulator 630, the insulator 632, and the insulator 634 include, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, hafnium oxide, hafnium oxynitride, Nitride hafnium oxide, hafnium nitride, or the like may be used, and a stacked layer or a single layer can be used.
  • the capacitor 600 can increase the capacitance per unit area.
  • the insulator 630 and the insulator 634 may be formed using a material having high dielectric strength such as silicon oxynitride. By sandwiching a high dielectric with an insulator having a high dielectric strength, electrostatic breakdown of the capacitor 600 can be suppressed and a capacitor having a large capacitance can be obtained.
  • the conductor 616 is provided so as to cover a side surface and an upper surface of the conductor 612 with the insulator 630, the insulator 632, and the insulator 634 interposed therebetween.
  • the side surface of the conductor 612 is surrounded by the conductor 616 with an insulator interposed therebetween.
  • a capacitor is formed also on the side surface of the conductor 612, so that the capacitance per projected area of the capacitor can be increased. Accordingly, the memory device can be reduced in area, highly integrated, and miniaturized.
  • the conductor 616 can be formed using a conductive material such as a metal material, an alloy material, or a metal oxide material. It is preferable to use a high-melting-point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten. In the case of forming simultaneously with other structures such as a conductor, Cu (copper), Al (aluminum), or the like, which is a low resistance metal material, may be used.
  • An insulator 650 is provided over the conductor 616 and the insulator 634.
  • the insulator 650 can be provided using a material similar to that of the insulator 820.
  • the insulator 650 may function as a planarization film that covers the concave and convex shapes below the insulator 650.
  • FIG. 13 An example of a modification of the storage device is shown in FIG. 13 is different from FIG. 12 in the structure of the transistor 800, the shapes of the insulator 772, the insulator 774, and the like.
  • a semiconductor region 812 (a part of the substrate 811) where a channel is formed has a convex shape.
  • a conductor 816 is provided so as to cover a side surface and an upper surface of the semiconductor region 812 with an insulator 814 interposed therebetween.
  • the conductor 816 may be formed using a material that adjusts a work function.
  • Such a transistor 800 is also called a FIN-type transistor because it uses a convex portion of a semiconductor substrate.
  • an insulator functioning as a mask for forming the convex portion may be provided in contact with the upper portion of the convex portion.
  • the area can be reduced, the integration can be increased, and the size can be reduced.
  • a transistor including an oxide semiconductor in a memory device using a transistor including an oxide semiconductor, variation in electrical characteristics can be suppressed and reliability can be improved.
  • a transistor including an oxide semiconductor with high on-state current can be provided.
  • a transistor including an oxide semiconductor with low off-state current can be provided.
  • a memory device with reduced power consumption can be provided.
  • FIG. 14 An example of a modification of the storage device is shown in FIG.
  • a memory device 1000 illustrated in FIG. 14 includes a transistor 800, a transistor 700, and a capacitor 600.
  • the transistor 700 is a transistor similar to that described in FIG. 14, the insulator 714 is the insulator 401, the insulator 716 is the insulator 301, the insulator 720 is the insulator 302, the insulator 722 is the insulator 303, the insulator 724 is the insulator 402,
  • the insulator 772 corresponds to the insulator 408a, the insulator 774 corresponds to the insulator 408b, and the insulator 780 corresponds to the insulator 410.
  • the transistor 700 is formed in the same layer as the capacitor 600 and can be manufactured in parallel.
  • the capacitor 600 functions as one electrode of the capacitor 600 using one of the source electrode and the drain electrode of the transistor 700.
  • the barrier film 417a2, the oxide 406c, and the insulator 412 function as a dielectric of the capacitor 600.
  • the conductor 404g, the conductor 404h, and the conductor 404i function as the other electrode of the capacitor 600 and are formed using the same layer as the conductor 404a, the conductor 404b, and the conductor 404c of the transistor 700.
  • the insulator 418b is formed using the same layer as the insulator 418.

Abstract

新規のトランジスタを提供する。 ゲート電極と、第１および第２の導電体と、ゲート絶縁体と、第１乃至第３の金属酸化物と、を有し、 ゲート絶縁体は、 ゲート電極と第１の金属酸化物との間に位置し、 ゲート電極は、 ゲート絶縁体および第１の金属酸化物を介して、 第２の金属酸化物と重なる領域を有し、 第１の導電体および第２の導電体は、 第２の金属酸化物の上面および側面と接する領域を有し、 第２の金属酸化物は、第１または 第２のバンドギャップを有する金属酸化物が交互に重なる積層構造を有し、第１のバンドギャップを有する金属酸化物を２層以上を有し、第１のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーは、 第２のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーよりも低く、 第３の金属酸化物の伝導帯下端のエネルギーは、第１のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーより高いトランジスタ。

Description

トランジスタ
　本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
　半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
　さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
　しかしながら、活性層として酸化物半導体が設けられたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
　本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
　本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、チャネルが形成される層をバンドギャップの異なる薄膜層を交互に重ねた構造（超格子のような構造）を有する。当該構造とすることで、高性能なトランジスタを実現できる。より詳細には、以下の通りである。
　本発明の一態様は、ゲート電極と、第１の導電体と、第２の導電体と、ゲート絶縁体と、第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物を有し、ゲート絶縁体は、ゲート電極と第１の金属酸化物との間に位置し、ゲート電極は、ゲート絶縁体および第１の金属酸化物を介して、第２の金属酸化物と重なる領域を有し、第１の導電体および第２の導電体は、第２の金属酸化物の上面および側面と接する領域を有し、第２の金属酸化物は、第３の金属酸化物の上面と接する領域を有し、第２の金属酸化物は、膜厚方向に第１のバンドギャップを有する金属酸化物と、第１のバンドギャップを有する金属酸化物に接する第２のバンドギャップを有する金属酸化物と、が交互に重なる積層構造を有し、第２の金属酸化物は、第１のバンドギャップを有する金属酸化物を、２層以上を有し、第１のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーは、第２のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーよりも低く、第３の金属酸化物の伝導帯下端のエネルギーは、第１のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーより高いトランジスタである。
　または、本発明の一態様は、第２の金属酸化物は、チャネル形成領域を有し、チャネル形成領域のチャネル幅方向において、第１の金属酸化物は、第２の金属酸化物を覆う様に配されるトランジスタである。
　または、本発明の一態様は、第２の金属酸化物は、第１のバンドギャップを有する金属酸化物を、３層以上１０層以下を有するトランジスタである。
　また、上記態様において、第１のバンドギャップを有する金属酸化物の膜厚は、０．５ｎｍ以上２．０ｎｍ以下の領域を有すると好ましい。
　また、上記態様において、第２のバンドギャップを有する金属酸化物の膜厚は、０．１ｎｍ以上３．０ｎｍ以下の領域を有すると好ましい。
　また、上記態様において、第１の導電体の端部と第２の導電体の端部との互いに向かい合う距離は、１０ｎｍ以上３００ｎｍ以下の領域を有すると好ましい。
　また、上記態様において、ゲート電極の幅は、１０ｎｍ以上３００ｎｍ以下の領域を有すると好ましい。
　また、上記態様において、第１のバンドギャップを有する金属酸化物のキャリア密度は、６×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下であると好ましい。
　また、上記態様において、第１のバンドギャップを有する金属酸化物は、縮退していると好ましい。
　また、上記態様において、第１のバンドギャップを有する金属酸化物は、インジウム及び亜鉛の一方または双方と、元素Ｍとを有し、元素Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一、または複数を含むと好ましい。
　また、上記態様において、第２のバンドギャップを有する金属酸化物は、インジウム、亜鉛、及び元素Ｍを有し、元素Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一、または複数を含むと好ましい。
　また、上記態様において、第１のバンドギャップを有する金属酸化物は、第２のバンドギャップを有する金属酸化物より多くの水素を含むと好ましい。
　また、上記態様において、第１のバンドギャップを有する金属酸化物の水素濃度が１×１０１９ｃｍ−３より大きいと好ましい。
　また、上記態様において、金属酸化物は、第１のバンドギャップを有する金属酸化物を、３層以上１０層以下を有すると好ましい。
　酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
　または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタの上面図および断面図構造を説明する図。 本発明の一態様に係るトランジスタの断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図および断面図構造を説明する図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 スパッタリング装置の成膜室を説明する模式図。 酸化物のバンド構造を説明する図。 本発明の一態様に係る酸化物の積層構造のバンド図。 本発明の一態様に係る酸化物の積層構造のバンド図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。
　以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
　また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
　また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
　例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
　ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
　ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
　ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
　なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
　なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
　例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
　または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
　なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
　なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
　また、本明細書等において、トランジスタのノーマリーオンの特性とは、電源による電位の印加がない（０Ｖ）ときにオン状態であることをいう。例えば、トランジスタのノーマリーオンの特性とは、トランジスタのゲートに与える電圧（Ｖｇ）が０Ｖの際に、しきい値電圧がマイナスとなる電気特性をさす場合がある。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ　ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（ｃｌｏｕｄ　ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
　また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
（実施の形態１）
＜トランジスタの構成１＞
　図１（Ａ）は、本発明の一態様であるトランジスタの上面図である。また、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル長方向の断面図を示す。の図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル形成領域におけるチャネル幅方向の断面図をしめす。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図１（Ｂ）および（Ｃ）において、トランジスタは、絶縁体４０１上に配置される。トランジスタは、絶縁体３０１と、絶縁体３０１が開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置され、導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面および側面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｃと絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を有する。
　また、バリア膜４１７ａ１は、導電体４１６ａ１上に設けられ、バリア膜４１７ａ２は、導電体４１６ａ２上に設けられ、絶縁体４１８は、導電体４０４上に設けられる。また、絶縁体４１２と絶縁体４１８とが、重ならない領域上には絶縁体４０８ａ、絶縁体４０８ｂが設けられる。また、絶縁体４０８ｂ上に絶縁体４１０が設けられる。
　なお、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃは、金属酸化物を用いることができる。
次に、酸化物４０６ａおよび酸化物４０６ｃに用いることができる金属酸化物について説明する。
　酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含む酸化物である。酸化物４０６ａおよび酸化物４０６ｃは、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物、酸化ガリウム、酸化ホウ素などを用いることができる。
　ここで、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物４０６ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物４０６ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。
　また、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、微結晶構造、または非晶質構造を含む。酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、ＣＡＡＣ構造を有することが好ましい。
　また、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、酸化物４０６ｂに用いる金属酸化物より高い結晶性を有することが好ましい。ここで、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。これにより、酸化物４０６ａおよび酸化物４０６ｃに高い結晶性を有せしめることができる。また、酸化物４０６ａおよび酸化物４０６ｃの形状の安定を図ることができる。
　以上のような金属酸化物を酸化物４０６ｃとして用いて、酸化物４０６ｃの伝導帯下端のエネルギーが、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物４０６ｃの電子親和力が、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。ここで、電子親和力とは、真空準位と伝導帯下端のエネルギー準位の差を指す。
　また同様に、以上のような金属酸化物を酸化物４０６ａとして用いて、酸化物４０６ａの伝導帯下端のエネルギーが、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物４０６ａの電子親和力が、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
　ここで、酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物４０６ａと酸化物４０６ｂとの界面、または酸化物４０６ｂと酸化物４０６ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物４０６ａと酸化物４０６ｂ、酸化物４０６ｂと酸化物４０６ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物４０６ｂがＩｎ−Ｇａ−Ｚｎ金属酸化物の場合、酸化物４０６ａ、酸化物４０６ｃとして、Ｉｎ−Ｇａ−Ｚｎ金属酸化物、Ｇａ−Ｚｎ金属酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物４０６ｂとなる。酸化物４０６ａと酸化物４０６ｂとの界面、および酸化物４０６ｂと酸化物４０６ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
　トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物４０６ａ、酸化物４０６ｃを設けることにより、トラップ準位を酸化物４０６ｂより遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
　次に第１のバンドギャップを有する酸化物４０６ｂｎおよび第２のバンドギャップを有する酸化物４０６ｂｗに用いることができる金属酸化物について説明する。
　第１のバンドギャップを有する酸化物４０６ｂｎとしては、インジウムまたは亜鉛などを含むことが好ましい。また、窒素が含まれる構成としてもよい。また、（元素Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含むことが好ましい。例えば、インジウム酸化物、インジウム亜鉛酸化物、窒素を含むインジウム亜鉛酸化物、インジウム亜鉛窒化物、窒素を含むインジウムガリウム亜鉛酸化物などを用いることができる。
　第２のバンドギャップを有する酸化物４０６ｂｗとしては、ガリウム亜鉛酸化物、インジウムガリウム亜鉛酸化物または、元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含むことが好ましい。例えば、酸化ガリウム、酸化ホウ素などを用いることができる。
　トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。導電体４０４は、導電体４０４ａ、導電体４０４ｂおよび導電体４０４ｃの積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体４０４ａまたは導電体４０４ｂを導電体４０４ｃの下層に成膜することで導電体４０４ｃの酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
　また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
　また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
　また、酸化物４０６ｂの構造について、図２を用いて説明する。図１（Ｃ）中の一点鎖線で囲まれた部分１００ｂを拡大した図を図２（Ａ）に示す。また、図１（Ｂ）中の一点鎖線で囲まれた部分１００ａを拡大した断面図を図２（Ｂ）に示す。尚、図２（Ａ）はトランジスタのチャネル幅方向の断面図、図２（ｂ）は、トランジスタのチャネル長方向の断面図である。尚、図２では一部の構成を省略して示す。
　図２に示すように酸化物４０６ｂは、第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗと、を交互に積層する構造を有しており、超格子構造のような構造と言える。なお、図２では、説明を明瞭にするために、第１のバンドギャップを有する酸化物４０６ｂｎと第２のバンドギャップを有する酸化物４０６ｂｗとを明確に区別して表記しているが、実際には酸化物４０６ｂｎと酸化物４０６ｂｗとの界面は明確に確認されない場合がある。第１のバンドギャップは、第２のバンドギャップよりも小さく、第１のバンドギャップと第２のバンドギャップの差は、０．１ｅＶ以上１．３ｅＶ以下とする。また、第１のバンドギャップを有する酸化物４０６ｂｎが有するキャリア密度は、第２のバンドギャップを有する酸化物４０６ｂｗが有するキャリア密度よりも大きい。
　なお、本明細書等において、超格子構造とは、厚さの薄い膜を周期的、または一部周期的に積層させ、複数の積層膜を相互作用させる構造を表している。また、本明細書等において、超格子構造の結晶構造は、特に限定されない。例えば、本発明の一態様の超格子構造は、高分解能のＴＥＭにて観察した場合において、超格子構造内に、結晶格子が明確に確認される場合、及び結晶格子が明確に確認されない場合のいずれか一方または双方を含む。
　具体的には酸化物４０６ａの上面に接するように、酸化物４０６ｂｎ＿１が配され、酸化物４０６ｂｎ＿１の上面に接するように酸化物４０６ｂｗ＿１が配される。同様に、第１のバンドギャップを有する酸化物４０６ｂｎ＿２、第２のバンドギャップを有する酸化物４０６ｂｗ＿２、第１のバンドギャップを有する酸化物４０６ｂｎ＿３、第２のバンドギャップを有する酸化物４０６ｂｗ＿３が順に積層され、酸化物４０６ｂの最上部は第１のバンドギャップを有する酸化物４０６ｂｎ＿ｎが配される。つまり酸化物４０６ｂは、２×ｎ−１層（ｎは自然数）の積層構造を有する。また、酸化物４０６ｂの最上部は第２のバンドギャップを有する酸化物４０６ｂｗ＿ｎが配される構成としても良い。この場合の酸化物４０６ｂは、２×ｎ層の積層構造を有する。ｎは２以上、好ましくは３以上１０以下とする。
　第１のバンドギャップを有する酸化物４０６ｂｎの膜厚は、０．１ｎｍ以上５．０ｎｍ以下の領域を有する、好ましくは０．５ｎｍ以上２．０ｎｍ以下の領域を有する。また、第２のバンドギャップを有する酸化物４０６ｂｗの膜厚は、０．１ｎｍ以上５．０ｎｍ以下の領域を有する、好ましくは０．１ｎｍ以上３．０ｎｍ以下の領域を有する。
　また、図２（Ａ）に示すように、酸化物４０６ｃは、酸化物４０６ｂの全体を覆うように配される。さらに、第１のゲート電極としての機能を有する導電体４０４は、第１のゲート絶縁体としての機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配される。
　導電体４１６ａ１の端部と導電体４１６ａ２の端部との互いに向かい合う距離、即ちトランジスタのチャネル長は、１０ｎｍ以上３００ｎｍ以下の領域を有するものとする、代表的には２０ｎｍ以上１８０ｎｍ以下の領域を有するものとする。また、第１のゲート電極としての機能を有する導電体４０４の幅は、１０ｎｍ以上３００ｎｍ以下の領域を有するものとする。代表的には２０ｎｍ以上１８０ｎｍ以下の領域を有する。
　トランジスタは、第１のゲート電極としての機能を有する導電体４０４に印加する電位によって、酸化物４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２との間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御することができる。
　また、酸化物４０６ｂの最上層である酸化物４０６ｂｎ＿ｎと、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２とは、酸化物４０６ｂｎ＿ｎの上面および側面の一部と接している。酸化物４０６ｂｎ＿ｎ以外の各層は、該各層の側面の一部と接している。従って、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２と酸化物４０６ｂの各層とは、電気的に接続されている。
　チャネル形成領域を有する酸化物４０６ｂが第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗとが、交互に積層されている構造の、トランジスタのオン状態について説明する。
　第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗとが、交互に積層された構造における伝導帯下端部（以下、Ｅｃ端と表記する）近傍のバンド図を図１０および図１１に示す。図１０は、酸化物４０６ｃのバンドギャップが第１のバンドギャップより大きく、第２のバンドギャップより小さい一例を示す。図１１は、酸化物４０６ｃのバンドギャップが第１のバンドギャップおよび第２のバンドギャップより大きい一例を示す。
　ここで本発明の一態様のトランジスタに用いる酸化物のＥｃ端の測定について説明する。図９に本発明の一態様のトランジスタに用いる金属酸化物のエネルギーバンドの一例を示す。図９に示すように、真空準位と価電子帯上端のエネルギーとの差であるイオン化ポテンシャルＩｐおよびバンドギャップＥｇからＥｃ端を求めることができる。バンドギャップＥｇは、分光エリプソメータ（ＨＯＲＩＢＡ　ＪＯＢＩＮ　ＹＶＯＮ社　ＵＴ−３００）を用いて測定できる。また、イオン化ポテンシャルＩｐは、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社　ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
　図１０（Ａ）に示すように、第１のバンドギャップを有する酸化物４０６ｂｎは、第２のバンドギャップを有する酸化物４０６ｂｗよりバンドギャップが相対的に狭いので、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端は、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端よりも相対的に低い位置に存在する。また、酸化物４０６ｃのバンドギャップは第１のバンドギャップより大きく、第２のバンドギャップより小さいので、酸化物４０６ｃのＥｃ端は、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端と第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端との中間に存在する。また、図１０（Ａ）は、酸化物４０６ｃのバンドギャップが第１のバンドギャップおよび第２のバンドギャップより大きいので、酸化物４０６ｃのＥｃ端は、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端より相対的に高い位置に存在する。
　実際の積層構造では、第１のバンドギャップを有する酸化物４０６ｂｎと第２のバンドギャップを有する酸化物４０６ｂｗとの接合部は、酸化物の凝集形態や組成に揺らぎが生じていること、または、第２のバンドギャップを有する酸化物４０６ｂｗの一部が、第１のバンドギャップを有する酸化物４０６ｂｎ中に含まれることがあるので、バンドは不連続ではなく図１０（Ｂ）及び図１１（Ｂ）のように連続的に変化している。
　このような積層構造をチャネル形成領域にもつトランジスタは、第１のバンドギャップを有する酸化物４０６ｂｎと第２のバンドギャップを有する酸化物４０６ｂｗとが電気的に相互作用を及ぼすため、トランジスタをオン状態にする方向の電位が第１のゲート電極の機能を有する導電体４０４に印加されるとＥｃ端の低い第１のバンドギャップを有する酸化物４０６ｂｎが主な伝導経路となり電子が流れると同時に、第２のバンドギャップを有する酸化物４０６ｂｗにも電子が流れる。これは、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端が、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端よりも大きく下方に下がるためである。よって、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果移動度を得ることができる。
　第１のバンドギャップを有する酸化物４０６ｂｎとしては、例えば、インジウム亜鉛酸化物を主成分とした移動度の高い金属酸化物を用いることが好ましい。キャリア密度は、６×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下とする。また、酸化物４０６ｂｎは縮退していてもよい。
　第２のバンドギャップを有する酸化物４０６ｂｗとしては、例えば、酸化ガリウム、ガリウム亜鉛酸化物など含む酸化物を用いることが好ましい。
　第１のゲート電極の機能を有する導電体４０４にしきい値電圧未満の電圧を印加することで、第２のバンドギャップを有する酸化物４０６ｂｗは、誘電体（絶縁性を有する酸化物）として振る舞うので、酸化物４０６ｂｗ中の伝導経路は遮断される。また、第１のバンドギャップを有する酸化物４０６ｂｎは、上下に第２のバンドギャップを有する酸化物４０６ｂｗが接している。第２のバンドギャップを有する酸化物４０６ｂｗは、自らに加えて第１のバンドギャップを有する酸化物４０６ｂｎへ電気的に相互作用を及ぼし、第１のバンドギャップを有する酸化物４０６ｂｎ中の伝導経路すらも遮断する。これは、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端が、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端よりも大きく上方に上がるためである。これで酸化物４０６ｂ全体が非導通状態となり、トランジスタはオフ状態となる。
　図１（Ｂ）に示すように、酸化物４０６ｂの上面および側面は、導電体４１６ａ１および導電体４１６ａ２と接する領域を有する。また、図２（Ａ）に示すように、酸化物４０６ｃは、酸化物４０６ｂの全体を覆うように配される。さらに、第１のゲート電極の機能を有する導電体４０４は、第１のゲート絶縁体の機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配される。従って、第１のゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂ全体を電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６ｂの第１のバンドギャップを有する酸化物４０６ｂｎ全体にチャネルを形成することができるので、上述の機構により、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６ｂの第２のバンドギャップを有する酸化物４０６ｂｗ全体が、導電体４０４の電界によって取り囲まれていることから、上述の機構により非導通時の電流（オフ電流）を小さくすることができる。
　また、トランジスタは、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２と、は重なる領域を有することで、導電体４０４と、導電体４１６ａ１と、で形成される寄生容量および、導電体４０４と、導電体４１６ａ２と、で形成される寄生容量を有する。
　トランジスタの構成は、導電体４０４と、導電体４１６ａ１と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４と、導電体４１６ａ２と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタは、周波数特性に優れたトランジスタとなる。
　また、トランジスタを上記の構成とすることで、トランジスタの動作時、例えば、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２との間に電位差が生じた時に、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２と、の間のリーク電流を低減または防止することができる。
　また、導電体３１０は、第２のゲート電極としての機能を有する。また、導電体３１０は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。酸素の透過を抑制する機能を有する導電体を含む多層膜とすることで導電体３１０の酸化による導電率の低下を防ぐことができる。
　絶縁体３０２、絶縁体３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０へ印加する電位によって、トランジスタのしきい値電圧を制御することができる。
＜基板＞
　図１などは図面は基板を省略しているが、図１などのトランジスタは基板上に作製されている。使用可能な基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
　また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
　可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
＜絶縁体＞
　なお、トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂとして、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
　水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
　また、例えば、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂとしては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂは、酸化アルミニウムを有することが好ましい。
　また、例えば、絶縁体４０８ａは酸素を有するプラズマを用いて成膜すると下地層となる絶縁体４１２へ酸素を添加することができる。添加された酸素は絶縁体４１２で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は絶縁体４１２を通り、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃへ添加されることによって、酸化物４０６ａ中、酸化物４０６ｂ中および酸化物４０６ｃ中の酸素欠陥を修復することができる。
　絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂが酸化アルミニウムを有することで、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂが酸化アルミニウムを有することで、上述の酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃへ添加された過剰酸素の外方拡散を低減することができる。
　絶縁体３０１、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
　特に絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６ｃ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６ｂに混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを酸化物４０６ｃ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
　絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
　バリア膜４１７ａ１およびバリア膜４１７ａ２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１およびバリア膜４１７ａ２によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１および導電体４１６ａ２への拡散することを防止することができる。
　バリア膜４１７ａ１およびバリア膜４１７ａ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、バリア膜４１７ａ１およびバリア膜４１７ａ２は、酸化アルミニウムを有することが好ましい。
＜導電体＞
　導電体４０４、導電体３１０、導電体４１６ａ１、導電体４１６ａ２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
＜トランジスタの構成２＞
　図１に示すトランジスタと異なる構成のトランジスタを図３に示す。図３（Ａ）はトランジスタの上面図である。また、図３（Ｂ）は、図３（Ａ）にＡ１−Ａ２の−点鎖線で示す部位の断面図である。つまりトランジスタのチャネル長方向の断面図を示す。図３（Ｃ）は、図３（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル形成領域におけるチャネル幅方向の断面図を示す。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図３（Ｂ）および（Ｃ）において、トランジスタは、絶縁体４０１に配置される。トランジスタは、絶縁体３０１と、絶縁体３０１が開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置され、導電体３１０ａ、導電体３１０ｂおよび絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面および側面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｃと絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、絶縁体４１０は開口部を有していて、該開口部の側面と酸化物４０６ｃおよび絶縁体４１２を介して導電体４０４と接する領域と、を有する。
　また、導電体４１６ａ１上にバリア膜４１７ａ１が設けられ、導電体４１６ａ２上にバリア膜４１７ａ２が設けられる。また、絶縁体４１０上、導電体４０４上、酸化物４０６ｃ上および絶縁体４１２上に絶縁体４０８ａおよび絶縁体４０８ｂが順に設けられる。
　トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
　また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
　また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
　本トランジスタは、ゲート電極として機能する領域が、絶縁体４１０などによって形成される開口部を埋めるように自己整合（ｓｅｌｆ　ａｌｉｇｎ）的に形成されるので、ＴＧＳＡ　ｓ−ｃｈａｎｎｅｌ　ＦＥＴ（Ｔｒｅｎｃｈ　Ｇａｔｅ　Ｓｅｌｆ　Ａｌｉｇｎ　ｓ−ｃｈａｎｎｅｌ　ＦＥＴ）と呼ぶこともできる。
　図３（Ｂ）において、ゲート電極としての機能を有する導電体４０４の底面が、絶縁体４１２および酸化物４０６ｃを介して、酸化物４０６ｂの上面と平行に面する領域の長さをゲート線幅と定義する。該ゲート線幅は、絶縁体４１０の酸化物４０６ｂに達する開口部よりも小さくすることができる。即ち、ゲート線幅を最小加工寸法よりも小さくすることができる。具体的には、ゲート線幅は、１０ｎｍ以上３００ｎｍ以下の領域を有することができる。代表的には２０ｎｍ以上１８０ｎｍ以下の領域を有することができる。
　その他の構成、効果については、トランジスタの構成１を参酌する。
（実施の形態２）
＜トランジスタの作製方法＞
　以下では、本発明に係る図１に示すトランジスタの作製方法を図１および図４乃至図７を用いて説明する。図１および図４乃至図７において、各図の（Ａ）は上面図であり、各図の（Ｂ）は、（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。各図の（Ｃ）は、（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。
　まず、基板を準備する。
　次に、絶縁体４０１ａを成膜する。絶縁体４０１ａの成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
　なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　ＯｒｇａｎｉｃＣＶＤ）法に分けることができる。
　プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
　次に絶縁体４０１ａ上に絶縁体４０１ｂを成膜する。絶縁体４０１ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に絶縁体４０１ｂ上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体３０１に絶縁体４０１ｂに達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１ｂは、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４０１ｂは窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
　本実施の形態では、絶縁体４０１ａとして、ＡＬＤ法によって酸化アルミニウムを成膜し、絶縁体４０１ｂとして、スパッタリング法を用いて酸化アルミニウムを成膜する。
　溝の形成後に、導電体３１０となる導電体を成膜する。導電体３１０となる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　本実施の形態では、導電体３１０となる導電体として、導電体３１０ａとなる導電体と導電体３１０ｂとなる導電体の２層とする。導電体３１０ａとなる導電体としては、スパッタリング法によって窒化タンタルを成膜し、導電体３１０ｂとなる導電体としては、導電体３１０ａとなる導電体上にＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
　次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０となる導電体を除去する。その結果、溝部のみに、導電体３１０となる導電体が残存することで上面が平坦な導電体３１０を形成することができる。
　次に、絶縁体３０１上および導電体３１０に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。または、第１の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体４０２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。本実施の形態では、第１の加熱処理は、窒素ガス雰囲気で４００℃の温度にて１時間行う。
　次に、絶縁体４０２上に酸化物４０６ａ１を成膜する。酸化物４０６ａ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　次に、酸化物４０６ａ１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、酸化物４０６ａ１に添加された酸素は、過剰酸素となる。
　次に酸化物４０６ａ１上に酸化物４０６ｂ１を成膜する（図４（Ａ）乃至（Ｃ）参照。）。酸化物４０６ｂ１の成膜は、スパッタリング法を用いることが好ましい。本実施の形態では、第１のバンドギャップを有する酸化物４０６ｂ１ｎの膜厚および第２のバンドギャップを有する酸化物４０６ｂ１ｗの膜厚を１ｎｍとし、第１のバンドギャップを有する酸化物４０６ｂ１ｎを１０層成膜する。従って酸化物４０６ｂ１は、１９層の積層膜となり、合計の膜厚は、１９ｎｍとなる。
　以下、図８を用いて、酸化物４０６ｂ１の成膜に用いることができるスパッタリング装置の成膜室について説明する。
　図８に示すように、本実施の形態に示すスパッタリング装置は、スパッタリングターゲット１１ａと、スパッタリングターゲット１２と、切欠き部６７（またはスリット部ということもできる。）が設けられたシャッタ６６と、を有している。また、スパッタリングターゲット１１ａ及びスパッタリングターゲット１２に対向して基板４００を配置することができる。スパッタリングターゲット１１ａは、バッキングプレート５０ａ上に配置される。同様にスパッタリングターゲット１２はバッキングプレート５０ｃ上に配置される。
　ここで、スパッタリングターゲット１１ａ、導電性材料を含み、第１のバンドギャップを有する酸化物４０６ｂ１ｎを成膜する。スパッタリングターゲット１２は絶縁性材料（誘電性材料ということもできる。）を含み、第２のバンドギャップを有する酸化物４０６ｂ１ｗを成膜する。導電性材料としては、インジウムおよび／または亜鉛などを含むことが好ましい。また、導電性材料としては、インジウムおよび／または亜鉛の酸化物、窒化物および／または酸窒化物を含むことが好ましい。絶縁性材料としては、上記の元素Ｍ（元素Ｍは、Ｇａ、Ａｌ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含むことが好ましい。また、絶縁性材料としては、元素Ｍの酸化物、窒化物および／または酸窒化物を含むことが好ましい。
　例えば、スパッタリングターゲット１１ａがインジウム酸化物および亜鉛酸化物を含み、スパッタリングターゲット１２が元素Ｍの酸化物を含む構成とすればよい。
　シャッタ６６は、スパッタリングターゲット１１ａおよびスパッタリングターゲット１２と、基板４００（基板４００が配置される基板ホルダと言い換えることもできる。）との間に位置する。
　シャッタ６６は、シャッタ６６上面または下面に垂直な軸（以下、シャッタ６６に垂直な軸という場合がある。）を回転軸として、回転させることができる構成とすることが好ましい。シャッタ６６を回転させることにより、切欠き部６７を介して基板４００（基板ホルダ）と対向されるスパッタリングターゲットを選択することができる。
　成膜時に、シャッタ６６を回転させることにより、切欠き部６７がスパッタリングターゲット１１ａと重なっている期間は、基板４００にスパッタリングターゲット１１ａから弾き出されたスパッタリング粒子が主に堆積される。同様に、切欠き部６７がスパッタリングターゲット１２と重なっている期間は、基板４００にスパッタリングターゲット１２から弾き出されたスパッタリング粒子が主に堆積される。
　このように成膜を行うことにより、スパッタリングターゲット１１ａに含まれる導電性材料を主成分とする酸化物４０６ｂ１ｎと、スパッタリングターゲット１２に含まれる絶縁性材料を主成分とする酸化物４０６ｂ１ｗと、を繰り返し積層することができる。これにより、第１のバンドギャップを有する酸化物４０６ｂ１ｎと第２のバンドギャップを有する酸化物４０６ｂ１ｗが繰り返し積層された超格子のような構造を有する酸化物４０６ｂ１を成膜することができる。
　なお、成膜中は、全てのターゲットからスパッタリング粒子が弾き出されているので、切欠き部６７が重なっていないターゲットから弾き出されたスパッタリング粒子が、基板４００に堆積されることもある。つまり、酸化物４０６ｂ１ｗに導電性材料が含まれる場合、または酸化物４０６ｂ１ｎに絶縁性材料が含まれる場合がある。
　基板４００の温度としては、室温（２５℃）以上１５０℃以下、好ましくは室温以上１３０℃以下とすればよい。基板４００の温度を１００℃以上１３０℃以下とすることにより、金属酸化物中の水を除去することができる。このように不純物である水を除去することで、電界効果移動度の向上を図りながら、信頼性の向上を図ることができる。
　また、基板４００の温度を室温以上１５０℃以下として成膜を行うことにより、金属酸化物中の浅い欠陥準位（ｓＤＯＳともいう）の低減を図ることができる。
　成膜ガスとしては、アルゴンガス、酸素ガス及び窒素ガスのいずれか一または複数を導入すればよい。なお、アルゴンガスに代えてヘリウム、キセノン、クリプトン等の不活性ガスを用いてもよい。
　酸素ガスを用いて金属酸化物を成膜する場合、酸素流量比が小さいほど、金属酸化物のキャリア移動度を高めることができる。酸素流量比は、金属酸化物の用途に応じた好ましい特性を得るために、０％以上３０％以下の範囲で適宜設定することができる。このとき、例えば、成膜ガスをアルゴンガスと酸素ガスの混合ガスにすることができる。さらに、成膜ガスに酸素ガスを含ませることにより、成膜される金属酸化物の酸素欠損量を低減することができる。このように、酸素欠損量を低減することで、金属酸化物の信頼性向上を図ることができる。
　窒素流量比は、金属酸化物の用途に応じた好ましい特性を得るために、１０％以上１００％以下の範囲で適宜設定することができる。このとき、例えば、成膜ガスを窒素ガスとアルゴンガスの混合ガスにすることができる。また、成膜ガスを、窒素ガスと酸素ガスの混合ガスとしてもよいし、窒素ガスと酸素ガスとアルゴンガスの混合ガスとしてもよい。
　また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガス、窒素ガス、及びアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
　また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、クライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
　また、スパッタリング装置の電源には、ＤＣ電源、ＡＣ電源、またはＲＦ電源を用いればよい。
　次に、第２の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。第２の加熱処理によって、酸化物４０６ｂ１の結晶性を高めることや、水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
　次に、酸化物４０６ｂ１上にリソグラフィー法によって、レジストマスクを形成し、酸化物４０６ｂ１および酸化物４０６ａ１をエッチングする。酸化物４０６ｂ１および酸化物４０６ａ１のエッチングは、ドライエッチング法を用いることができる。酸化物４０６ｂ１は、第１のバンドギャップを有する酸化物と第２のバンドギャップを有する酸化物とが、交互に積層された構造を有する。第１のバンドギャップを有する酸化物のエッチング条件と第２のバンドギャップを有する酸化物のエッチング条件と、を構造に合わせて、適宜エッチング条件を切り替えることが容易なドライエッチング装置を用いることが好ましい。また、第１のバンドギャップを有する酸化物と第２のバンドギャップを有する酸化物とを同一条件でエッチング出来る場合がある。酸化物４０６ｂ１のエッチングに続けて、酸化物４０６ａ１のエッチングを行ない、酸化物４０６ｂおよび酸化物４０６ａを形成する（図５（Ａ）乃至（Ｃ）参照。）。
　なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
　ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置などを用いることができる。
　次に、第３の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。第３の加熱処理によって、酸化物４０６ｂ１および酸化物４０６ｂ２中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で３０分間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で３０分間の処理を行う。
　次に、酸化物４０６ｂ１上に導電体４１６ａ１および導電体４１６ａ２となる導電体を成膜する。導電体４１６ａ１および導電体４１６ａ２となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。導電体４１６ａ１および導電体４１６ａ２となる導電体として、導電性を有する酸化物、例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
　該酸化物は、酸化物４０６ａおよび酸化物４０６ｂ中の水素を吸収および外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタの電気特性および信頼性が向上することがある。または、該酸化物の代わりにチタンを用いても同様の機能を有する場合がある。
　次に、導電体４１６ａ１および導電体４１６ａ２となる導電体上にバリア膜４１７ａ１およびバリア膜４１７ａ２となるバリア膜を成膜する。バリア膜４１７ａ１およびバリア膜４１７ａ２となるバリア膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、バリア膜４１７ａ１およびバリア膜４１７ａ２となるバリア膜として、酸化アルミニウムを成膜する。
　次に、リソグラフィー法によって、導電体４１６ａ１および導電体４１６ａ２、バリア膜４１７ａ１およびバリア膜４１７ａ２を形成する。（図６（Ａ）乃至（Ｃ）参照。）。
　次に、フッ化水素酸を純水で希釈した水溶液（希釈フッ酸液）を用いて洗浄処理を行ってもよい。希釈フッ酸液とは、純水にフッ化水素酸を約７０ｐｐｍの濃度で混合させた溶液のことである。
　これまでのドライエッチングを行うことによって、エッチングガスに起因した不純物が酸化物４０６ａおよび酸化物４０６ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
　上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６ａ膜中および酸化物４０６ｂ膜中の水分濃度および水素濃度を低減することができる。
　次に、酸化物４０６ｃとなる酸化物を成膜する。酸化物４０６ｃとなる酸化物の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用いて、好ましくは酸素分圧の高い条件、より好ましくは酸素１００％を用いた条件を用いて、室温または１００℃以上２００℃以下の温度で成膜する。
　本実施の形態では、酸化物４０６ｃとなる酸化物の成膜は、スパッタリング法を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜する。酸化物４０６ｃとなる酸化物は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度は室温の条件にて成膜する。
　酸化物４０６ｃとなる酸化物を上記のような条件にて成膜することによって酸化物４０６ａ、酸化物４０６ｂおよび絶縁体４０２に過剰酸素を注入することができて好ましい。
　次に、酸化物４０６ｃとなる酸化物上に絶縁体４１２となる絶縁体を成膜する。絶縁体４１２となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　ここで、第４の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体４１２となる絶縁体中の水分濃度および水素濃度を低減させることができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
　次に、導電体４０４ａとなる導電体、導電体４０４ｂとなる導電体、導電体４０４ｃとなる導電体を順に成膜する。本実施の形態では、導電体４０４ａとなる導電体としてスパッタリング法で成膜した金属酸化物を用い、導電体４０４ｂとなる導電体として窒化チタンを用い、導電体４０４ｃとなる導電体としてタングステンを用いる。導電体４０４ａとなる導電体を、スパッタリング法を用いて成膜することにより、絶縁体４１２に酸素を添加して、酸素過剰な状態にできる。特に、導電体４０４ａとなる導電体は酸化物４０６ｂのチャネル形成領域となる領域の上に設けられるので、チャネル形成領域となる領域に近い絶縁体４１２に酸素を添加できる。これにより、絶縁体４１２から酸化物４０６ｂに効果的に酸素を供給することができる。
　次に、第５の加熱処理を行うことができる。第５の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第５の加熱処理によって、導電体４０４ａとなる導電体のスパッタリング成膜で絶縁体４１２に添加された酸素を拡散させることができる。これにより、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃの酸素欠損を低減することができる。ここで、導電体４０４ａとなる導電体、導電体４０４ｂとなる導電体および、導電体４０４ｃとなる導電体によって、酸素がトランジスタの上方に拡散することを防ぐことができ、酸化物４０６ｂに効果的に酸素を供給することができる。本実施の形態では、第５の加熱処理として窒素ガス雰囲気で温度を４００℃として加熱処理を行う。
　次に、導電体４０４となる導電体をリソグラフィー法によって加工し、導電体４０４を形成する（図７（Ａ）乃至（Ｃ）参照。）。
次に、酸化物４０６ｃとなる酸化物および絶縁体４１２となる絶縁体をリソグラフィー法によって、加工し、酸化物４０６ｃおよび絶縁体４１２を形成する。尚、本実施の形態では、導電体４０４を形成した後に酸化物４０６ｃおよび絶縁体４１２を形成する一例を示しているが、酸化物４０６ｃおよび絶縁体４１２を形成した後に、導電体４０４を形成しても構わない。
　次に、導電体４０４上に、絶縁体４１８となる絶縁体を成膜する。絶縁体４１８となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体４１８となる絶縁体として、ＡＬＤ法を用いて酸化アルミニウムを成膜する。次に、リソグラフィー法を用いて、絶縁体４１８となる絶縁体を加工して絶縁体４１８を形成する。
　次に、絶縁体４０８ａを成膜し、絶縁体４０８ａ上に絶縁体４０８ｂを成膜する。絶縁体４０８ａおよび絶縁体４０８ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４０８ｂとしては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、絶縁体４０８ａの上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる。本実施の形態では、絶縁体４０８ａは、スパッタリング法を用いて、酸化アルミニウムを成膜し、絶縁体４０８ｂは、ＡＬＤ法を用いて酸化アルミニウムを成膜する。
　次に、絶縁体４０８ｂ上に絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
　絶縁体４１０の成膜は、好ましくはＣＶＤ法を用いる。より好ましくはプラズマＣＶＤ法を用いて成膜する。プラズマＣＶＤ法による成膜では、絶縁体を成膜するステップ１と酸素を有するプラズマ処理を行うステップ２と、を繰り返し行ってもよい。ステップ１とステップ２と、を複数回繰り返すことで過剰酸素を含む絶縁体４１０を形成することができる。
　絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
　次に、第６の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理を行うことによって、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。以上により、図１に示すトランジスタを作製することができる（図１（Ａ）乃至（Ｃ）参照。）。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
　本実施の形態では、半導体装置の一形態を、図１２および図１３を用いて説明する。
［記憶装置］
　本発明の一態様である半導体装置を使用した、記憶装置の一例を図１２および図１３に示す。
　図１２および図１３に示す記憶装置は、トランジスタ９００、トランジスタ８００、トランジスタ７００、および容量素子６００を有している。
　ここで、トランジスタ７００は先の実施の形態において図１等に記載したものと同様のトランジスタである。ここで図１２および図１３に示す、絶縁体７１４は絶縁体４０１に、絶縁体７１６は絶縁体３０１に、絶縁体７２０は絶縁体３０２に、絶縁体７２２は絶縁体３０３に、絶縁体７２４は絶縁体４０２に、絶縁体７７２は絶縁体４０８ａに、絶縁体７７４は絶縁体４０８ｂに、絶縁体７８０は絶縁体４１０に対応する。
　トランジスタ７００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ７００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
　さらにトランジスタ７００のバックゲートに負の電位を印加することで、トランジスタ７００のオフ電流をより小さくすることができる。この場合、トランジスタ７００のバックゲート電圧を維持できる構成とすることにより、電源の供給なしで長期間の記憶保持が可能となる。
　トランジスタ９００は、トランジスタ７００と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ９００は、絶縁体７１６が開口部を有していて、開口部内に導電体３１０ｃａ、導電体３１０ｄａ、導電体３１０ｅａ、導電体３１０ｃｂ、導電体３１０ｄｂおよび導電体３１０ｅｂが配置され、導電体３１０ｃａ、導電体３１０ｄａ、導電体３１０ｅａ、導電体３１０ｃｂ、導電体３１０ｄｂ、導電体３１０ｅｂおよび絶縁体７１６上の、絶縁体７２０、絶縁体７２２および絶縁体７２４と、絶縁体７２４上の酸化物４０６ｄと、酸化物４０６ｄ上の絶縁体４１２ａと、絶縁体４１２ａ上の導電体４０４ｄと、導電体４０４ｄ上の導電体４０４ｅと、導電体４０４ｅ上の導電体４０４ｆと、導電体４０４ｆ上の絶縁体４１８ａと、を有する。ここで、導電体３１０ｃａ、導電体３１０ｄａ、導電体３１０ｅａ、導電体３１０ｃｂ、導電体３１０ｄｂおよび導電体３１０ｅｂは導電体３１０ａおよび導電体３１０ｂと同じ層で、酸化物４０６ｄは酸化物４０６ｃと同じ層で、絶縁体４１２ａは絶縁体４１２と同じ層で、導電体４０４ｄ、導電体４０４ｅ、導電体４０４ｆは導電体４０４ａ、導電体４０４ｂ、導電体４０４ｃと同じ層で形成される。また、絶縁体４１８ａは、絶縁体４１８と同じ層で形成される。
　導電体３１０ｃｂおよび導電体３１０ｅｂは、絶縁体７２０、７２２、７２４に形成された開口を介して酸化物４０６ｄと接している。よって、導電体３１０ｃｂ、導電体３１０ｃａまたは導電体３１０ｅｂ、導電体３１０ｅａは、ソース電極又はドレイン電極のいずれかとして機能できる。また、導電体４０４ｄ、導電体４０４ｅ、導電体４０４ｆまたは導電体３１０ｄｂ、導電体３１０ｄａの一方は、ゲート電極として機能でき、他方はバックゲート電極として機能できる。
　トランジスタ９００のチャネル形成領域を有する酸化物４０６ｄは、酸化物４０６ｃなどと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ９００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができろ。ここで、Ｉｃｕｔとは、バックゲート電圧及びトップゲート電圧が０Ｖのときのドレイン電流のことを指す。
　トランジスタ７００のバックゲート電圧を、トランジスタ９００によって制御する。例えば、トランジスタ９００のトップゲート及びバックゲートをソースとダイオード接続し、トランジスタ９００のソースとトランジスタ７００のバックゲートを接続する構成とする。この構成でトランジスタ７００のバックゲートの負電位を保持するとき、トランジスタ９００のトップゲートーソース間の電圧および、バックゲートーソース間の電圧は、０Ｖになる。トランジスタ９００のＩｃｕｔは非常に小さいので、この構成とすることにより、トランジスタ７００およびトランジスタ９００に電源供給をしなくてもトランジスタ７００のバックゲートの負電位を長時間維持することができる。これにより、トランジスタ７００及びトランジスタ９００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
　図１２および図１３において、配線３００１はトランジスタ８００のソースと電気的に接続され、配線３００２はトランジスタ８００のドレインと電気的に接続されている。また、配線３００３はトランジスタ７００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ７００のゲートと電気的に接続され、配線３００６はトランジスタ７００のバックゲートと電気的に接続されている。そして、トランジスタ８００のゲート、およびトランジスタ７００のソースおよびドレインの他方は、容量素子６００の電極の一方と電気的に接続され、配線３００５は容量素子６００の電極の他方と電気的に接続されている。配線３００７はトランジスタ９００のソースと電気的に接続され、配線３００８はトランジスタ９００のゲートと電気的に接続され、配線３００９はトランジスタ９００のバックゲートと電気的に接続され、配線３０１０はトランジスタ９００のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
＜記憶装置の構成１＞
　図１２、および図１３に示す記憶装置は、トランジスタ８００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
　情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ７００が導通状態となる電位にして、トランジスタ７００を導通状態とする。これにより、配線３００３の電位が、トランジスタ８００のゲート、および容量素子６００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ８００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ７００が非導通状態となる電位にして、トランジスタ７００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
　トランジスタ７００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
　次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ８００をｎチャネル型とすると、トランジスタ８００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ８００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ８００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ８００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ８００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
　また、図１２、および図１３に示す記憶装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。
　なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、トランジスタ８００をｐチャネル型とした場合、メモリセルはＮＯＲ型の構成となる。従って、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ８００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を配線３００５に与えることで所望のメモリセルの情報のみを読み出すことができる。または、トランジスタ８００をｎチャネル型とした場合、メモリセルはＮＡＮＤ型の構成となる。従って、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ８００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を配線３００５に与えることで所望のメモリセルの情報のみを読み出すことができる。
＜記憶装置の構成２＞
　図１２、および図１３に示す記憶装置は、トランジスタ８００を有さない構成としてもよい。トランジスタ８００を有さない場合も、先に述べた記憶装置と同様の動作により情報の書き込みおよび保持動作が可能である。
　例えば、トランジスタ８００を有さない場合における、情報の読み出しについて説明する。トランジスタ７００が導通状態になると、浮遊状態である配線３００３と容量素子６００とが導通し、配線３００３と容量素子６００の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００３の電位の変化量は、容量素子６００の電極の一方の電位（または容量素子６００に蓄積された電荷）によって、異なる値をとる。
　例えば、容量素子６００の電極の一方の電位をＶ、容量素子６００の容量をＣ、配線３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子６００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
　そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
　本構成とする場合、例えば、メモリセルを駆動させるための駆動回路にシリコンが適用されたトランジスタを用い、トランジスタ７００として、酸化物半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
　以上に示した記憶装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い記憶装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
　また、該記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
　さらに、トランジスタ７００は、先の実施の形態に記載の通り、多層構造の酸化物を活性層として用いており、大きいオン電流を得ることができる。これにより、さらに情報の書き込み速度を向上させ、高速な動作が可能となる。
＜記憶装置の構造１＞
　本発明の一態様の記憶装置の一例を、図１２に示す。記憶装置は、トランジスタ９００、トランジスタ８００、トランジスタ７００、容量素子６００を有する。トランジスタ７００はトランジスタ８００の上方に設けられ、容量素子６００はトランジスタ８００、およびトランジスタ７００の上方に設けられている。
　トランジスタ８００は、基板８１１上に設けられ、導電体８１６、絶縁体８１４、基板８１１の一部からなる半導体領域８１２、およびソース領域またはドレイン領域として機能する低抵抗領域８１８ａ、および低抵抗領域８１８ｂを有する。
　トランジスタ８００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　半導体領域８１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域８１８ａ、および低抵抗領域８１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ８００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域８１８ａ、および低抵抗領域８１８ｂは、半導体領域８１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体８１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　なお、図１２および図１３に示すトランジスタ８００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　トランジスタ８００を覆って、絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６が順に積層して設けられている。
　絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　絶縁体８２２は、その下方に設けられるトランジスタ８００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体８２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体８２４には、基板８１１、またはトランジスタ８００などから、トランジスタ７００及びトランジスタ９００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。ここで、バリア性とは、水素、および水に代表される不純物の拡散を抑制する機能とする。例えば、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中の一時間当たりの水素の拡散距離が５０ｎｍ以下であればよい。好ましくは、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中における一時間当たりの水素の拡散距離が３０ｎｍ以下、さらに好ましくは２０ｎｍ以下であるとよい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ７００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ７００及びトランジスタ９００と、トランジスタ８００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体８２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体８２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
　なお、絶縁体８２６は、絶縁体８２４よりも誘電率が低いことが好ましい。例えば、絶縁体８２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体８２４の比誘電率は、絶縁体８２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６には容量素子６００、またはトランジスタ７００と電気的に接続する導電体８２８、および導電体８３０等が埋め込まれている。なお、導電体８２８、および導電体８３０はプラグ、または配線として機能を有する。また、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　各プラグ、および配線（導電体８２８、および導電体８３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体８２６、および導電体８３０上に、配線層を設けてもよい。例えば、図１２において、絶縁体８５０、絶縁体８５２、及び絶縁体８５４が順に積層して設けられている。また、絶縁体８５０、絶縁体８５２、及び絶縁体８５４には、導電体８５６が形成されている。導電体８５６は、プラグ、または配線として機能を有する。なお導電体８５６は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体８５０は、絶縁体８２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体８５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体８５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ８００とトランジスタ７００及びトランジスタ９００とは、バリア層により分離することができ、トランジスタ８００からトランジスタ７００及びトランジスタ９００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ８００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体８５０と接する構造であることが好ましい。
　絶縁体８５４上には、絶縁体８５８、絶縁体７１０、絶縁体７１４、および絶縁体７１６が、順に積層して設けられている。絶縁体８５８、絶縁体７１０、絶縁体７１４、および絶縁体７１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体８５８および絶縁体７１４には、例えば、基板８１１、またはトランジスタ８００を設ける領域などから、トランジスタ７００及びトランジスタ９００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体８２４と同様の材料を用いることができる。
　また、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ７００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ７００及びトランジスタ９００と、トランジスタ８００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体７１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ７００及びトランジスタ９００への混入を防止することができる。また、トランジスタ７００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ７００及びトランジスタ９００に対する保護膜として用いることに適している。
　また、例えば、絶縁体７１０、および絶縁体７１６には、絶縁体８２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体７１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体８５８、絶縁体７１０、絶縁体７１４、および絶縁体７１６には、導電体７１８が埋め込まれている。なお、導電体７１８は、容量素子６００、またはトランジスタ８００と電気的に接続するプラグ、または配線としての機能を有する。導電体７１８は、導電体８２８および導電体８３０と同様の材料を用いて設けることができる。
　特に、絶縁体８５８および絶縁体７１４と接する領域の導電体７１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ８００とトランジスタ７００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ８００からトランジスタ７００及びトランジスタ９００への水素の拡散を抑制することができる。
　絶縁体７１６の上方には、トランジスタ７００及びトランジスタ９００が設けられている。トランジスタ７００及びトランジスタ９００の上方には、絶縁体７８２が設けられている。絶縁体７８２は、絶縁体８２４と同様の材料を用いることができる。これにより、絶縁体７８２は、トランジスタ７００及びトランジスタ９００に対する保護膜として機能する。さらに、図１２に示すように、絶縁体７１６、絶縁体７２０、絶縁体７２２、絶縁体７２４、絶縁体７７２、絶縁体７７４、絶縁体７８０に開口を形成して絶縁体７１４と絶縁体７８２が接する構成とすることが好ましい。このような構成とすることにより、絶縁体７１４と絶縁体７８２でトランジスタ７００、トランジスタ９００を封止することができ、水素または水などの不純物の浸入を防ぐことができる。
　絶縁体７８２の上には、絶縁体６１０が設けられている。絶縁体６１０は、絶縁体８２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体６１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体７２０、絶縁体７２２、絶縁体７２４、絶縁体７７２、絶縁体７７４、および絶縁体６１０には、導電体７８５等が埋め込まれている。
　導電体７８５は、容量素子６００、トランジスタ７００、またはトランジスタ８００と電気的に接続するプラグ、または配線として機能を有する。導電体７８５は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。
　例えば、導電体７８５を積層構造として設ける場合、酸化しにくい（耐酸化性が高い）導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体７２４と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体７２４から過剰な酸素を、導電体７８５が吸収することを抑制することができる。また、導電体７８５は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体７２４と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体７８５中の不純物、および導電体７８５の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
　また、絶縁体６１０、および導電体７８５上に、導電体７８７、および容量素子６００などを設ける。なお、容量素子６００は、導電体６１２と、絶縁体６３０、絶縁体６３２、絶縁体６３４、および導電体６１６とを有する。導電体６１２、および導電体６１６は、容量素子６００の電極として機能を有し、絶縁体６３０、絶縁体６３２、および絶縁体６３４は容量素子６００の誘電体として機能を有する。
　導電体７８７は、容量素子６００、トランジスタ７００、またはトランジスタ８００と電気的に接続するプラグ、または配線として機能を有する。また、導電体６１２は、容量素子６００の電極の一方として機能を有する。なお、導電体７８７、および導電体６１２は、同時に形成することができる。
　導電体７８７、および導電体６１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
　絶縁体６３０、絶縁体６３２および絶縁体６３４は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
　例えば、絶縁体６３２に、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用いた場合、容量素子６００は、単位面積当たりの容量を大きくすることができる。また、絶縁体６３０、および絶縁体６３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。絶縁耐力が大きい絶縁体により、高誘電体を挟むことで、容量素子６００の静電破壊を抑制し、かつ容量の大きな容量素子とすることができる。
　また、導電体６１６は、絶縁体６３０、絶縁体６３２および絶縁体６３４を介して、導電体６１２の側面、および上面を覆うように設ける。当該構成により、導電体６１２の側面は、絶縁体を介して、導電体６１６に包まれる。当該構成とすることで、導電体６１２の側面でも容量が形成されるため、容量素子の投影面積当たりの容量を増加させることができる。従って、記憶装置の小面積化、高集積化、および微細化が可能となる。
　なお、導電体６１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体６１６、および絶縁体６３４上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体８２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例１＞
　記憶装置の変形例の一例を、図１３に示す。図１３は、図１２と、トランジスタ８００の構成、および絶縁体７７２、および絶縁体７７４の形状などが異なる。
　図１３に示すトランジスタ８００はチャネルが形成される半導体領域８１２（基板８１１の一部）が凸形状を有する。また、半導体領域８１２の側面および上面を、絶縁体８１４を介して、導電体８１６が覆うように設けられている。なお、導電体８１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ８００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　当該構成のトランジスタ８００と、トランジスタ７００を組み合わせて用いることで、小面積化、高集積化、微細化が可能となる。
　本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例２＞
　記憶装置の変形例の一例を、図１４に示す。図１４に示す記憶装置１０００は、トランジスタ８００、トランジスタ７００および容量素子６００を有する。
　トランジスタ７００は先の実施の形態において図１等に記載したものと同様のトランジスタである。図１４に示す、絶縁体７１４は絶縁体４０１に、絶縁体７１６は絶縁体３０１に、絶縁体７２０は絶縁体３０２に、絶縁体７２２は絶縁体３０３に、絶縁体７２４は絶縁体４０２に、絶縁体７７２は絶縁体４０８ａに、絶縁体７７４は絶縁体４０８ｂに、絶縁体７８０は絶縁体４１０に対応する。
　トランジスタ７００は、容量素子６００と同じ層に形成されており、平行して作製することができる。容量素子６００は、トランジスタ７００のソース電極またはドレイン電極の一方を容量素子６００の一方の電極として機能する。バリア膜４１７ａ２、酸化物４０６ｃおよび絶縁体４１２は、容量素子６００の誘電体として機能する。また、導電体４０４ｇ、導電体４０４ｈ、導電体４０４ｉは、容量素子６００の他方の電極としての機能し、トランジスタ７００の導電体４０４ａ、導電体４０４ｂ、導電体４０４ｃと同じ層で形成される。また、絶縁体４１８ｂは、絶縁体４１８と同じ層で形成される。
　その他の構成、機能および効果については、図１２および図１３に示す記憶装置についての記載を参酌する。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１１ａ　　スパッタリングターゲット
１２　　スパッタリングターゲット
５０ａ　　バッキングプレート
５０ｃ　　バッキングプレート
６６　　シャッタ
６７　　部
１００ａ　　部分
１００ｂ　　部分
３０１　　絶縁体
３０２　　絶縁体
３０３　　絶縁体
３１０　　導電体
３１０ａ　　導電体
３１０ｂ　　導電体
３１０ｃａ　　導電体
３１０ｃｂ　　導電体
３１０ｄａ　　導電体
３１０ｄｂ　　導電体
３１０ｅａ　　導電体
３１０ｅｂ　　導電体
４００　　基板
４０１　　絶縁体
４０１ａ　　絶縁体
４０１ｂ　　絶縁体
４０２　　絶縁体
４０４　　導電体
４０４ａ　　導電体
４０４ｂ　　導電体
４０４ｃ　　導電体
４０４ｄ　　導電体
４０４ｅ　　導電体
４０４ｆ　　導電体
４０４ｇ　　導電体
４０４ｈ　　導電体
４０４ｉ　　導電体
４０６ａ　　酸化物
４０６ａ１　　酸化物
４０６ｂ　　酸化物
４０６ｂ１　　酸化物
４０６ｂ１ｎ　　酸化物
４０６ｂ１ｗ　　酸化物
４０６ｂ２　　酸化物
４０６ｂｎ　　酸化物
４０６ｂｎ＿ｎ　　酸化物
４０６ｂｎ＿１　　酸化物
４０６ｂｎ＿２　　酸化物
４０６ｂｎ＿３　　酸化物
４０６ｂｗ　　酸化物
４０６ｂｗ＿ｎ　　酸化物
４０６ｂｗ＿１　　酸化物
４０６ｂｗ＿２　　酸化物
４０６ｂｗ＿３　　酸化物
４０６ｃ　　酸化物
４０６ｄ　　酸化物
４０８ａ　　絶縁体
４０８ｂ　　絶縁体
４１０　　絶縁体
４１２　　絶縁体
４１２ａ　　絶縁体
４１６ａ１　　導電体
４１６ａ２　　導電体
４１７ａ１　　バリア膜
４１７ａ２　　バリア膜
４１８　　絶縁体
４１８ａ　　絶縁体
４１８ｂ　　絶縁体
６００　　容量素子
６１０　　絶縁体
６１２　　導電体
６１６　　導電体
６３０　　絶縁体
６３２　　絶縁体
６３４　　絶縁体
６５０　　絶縁体
７００　　トランジスタ
７１０　　絶縁体
７１４　　絶縁体
７１６　　絶縁体
７１８　　導電体
７２０　　絶縁体
７２２　　絶縁体
７２４　　絶縁体
７７２　　絶縁体
７７４　　絶縁体
７８０　　絶縁体
７８２　　絶縁体
７８５　　導電体
７８７　　導電体
８００　　トランジスタ
８１１　　基板
８１２　　半導体領域
８１４　　絶縁体
８１６　　導電体
８１８ａ　　低抵抗領域
８１８ｂ　　低抵抗領域
８２０　　絶縁体
８２２　　絶縁体
８２４　　絶縁体
８２６　　絶縁体
８２８　　導電体
８３０　　導電体
８５０　　絶縁体
８５２　　絶縁体
８５４　　絶縁体
８５６　　導電体
８５８　　絶縁体
９００　　トランジスタ
１０００　　記憶装置
３００１　　配線
３００２　　配線
３００３　　配線
３００４　　配線
３００５　　配線
３００６　　配線
３００７　　配線
３００８　　配線
３００９　　配線
３０１０　　配線

Claims (14)

  1. 　ゲート電極と、第１の導電体と、第２の導電体と、ゲート絶縁体と、第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物を有し、
    　前記ゲート絶縁体は、前記ゲート電極と前記第１の金属酸化物との間に位置し、
    　前記ゲート電極は、前記ゲート絶縁体および前記第１の金属酸化物を介して、前記第２の金属酸化物と重なる領域を有し、
    　前記第１の導電体および前記第２の導電体は、前記第２の金属酸化物の上面および側面と接する領域を有し、
    　前記第２の金属酸化物は、前記第３の金属酸化物の上面と接する領域を有し、
    　前記第２の金属酸化物は、膜厚方向に第１のバンドギャップを有する金属酸化物と、前記第１のバンドギャップを有する金属酸化物に接する第２のバンドギャップを有する金属酸化物と、が交互に重なる積層構造を有し、
    　前記第２の金属酸化物は、前記第１のバンドギャップを有する金属酸化物を、２層以上を有し、
    　前記第１のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーは、
    　前記第２のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーよりも低く、
    　前記第３の金属酸化物の伝導帯下端のエネルギーは、前記第１のバンドギャップを有する金属酸化物の伝導帯下端のエネルギーより高いことを特徴とするトランジスタ。
  2. 　前記第２の金属酸化物は、チャネル形成領域を有し、
    　前記チャネル形成領域のチャネル幅方向において、前記第１の金属酸化物は、前記第２の金属酸化物を覆う様に配されることを特徴とする請求項１に記載のトランジスタ。
  3. 　前記第２の金属酸化物は、前記第１のバンドギャップを有する金属酸化物を、３層以上１０層以下を有することを特徴とする請求項１に記載のトランジスタ。
  4. 　前記第１のバンドギャップを有する金属酸化物の膜厚は、０．５ｎｍ以上２．０ｎｍ以下の領域を有することを特徴とする請求項１に記載のトランジスタ。
  5. 　前記第２のバンドギャップを有する金属酸化物の膜厚は、０．１ｎｍ以上３．０ｎｍ以下の領域を有することを特徴とする請求項１に記載のトランジスタ。
  6. 　前記第１の導電体の端部と前記第２の導電体の端部との互いに向かい合う距離は、１０ｎｍ以上３００ｎｍ以下の領域を有することを特徴とする請求項１に記載のトランジスタ。
  7. 　前記ゲート電極の幅は、１０ｎｍ以上３００ｎｍ以下の領域を有することを特徴とする請求項１に記載のトランジスタ。
  8. 　前記第１のバンドギャップを有する金属酸化物のキャリア密度は、６×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下であることを特徴とする請求項１に記載のトランジスタ。
  9. 　前記第１のバンドギャップを有する金属酸化物は、縮退していることを特徴とする請求項１に記載のトランジスタ。
  10. 　前記第１のバンドギャップを有する金属酸化物は、インジウム及び亜鉛の一方または双方と、元素Ｍとを有し、前記元素Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一、または複数を含むこと特徴とする請求項１に記載のトランジスタ。
  11. 　前記第２のバンドギャップを有する金属酸化物は、インジウム、亜鉛、及び元素Ｍを有し、前記元素Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一、または複数を含むこと特徴とする請求項１に記載のトランジスタ。
  12. 　前記第１のバンドギャップを有する金属酸化物は、前記第２のバンドギャップを有する金属酸化物より多くの水素を含むことを特徴とする請求項１に記載のトランジスタ。
  13. 　前記第１のバンドギャップを有する金属酸化物の水素濃度が１×１０１９ｃｍ−３より大きいことを特徴とする請求項１２に記載のトランジスタ。
  14. 　前記金属酸化物は、前記第１のバンドギャップを有する金属酸化物を、３層以上１０層以下を有することを特徴とする請求項１に記載のトランジスタ。
PCT/IB2017/053552 2016-07-01 2017-06-15 トランジスタ WO2018002757A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-131920 2016-07-01
JP2016131920 2016-07-01

Publications (1)

Publication Number Publication Date
WO2018002757A1 true WO2018002757A1 (ja) 2018-01-04

Family

ID=60786156

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2017/053552 WO2018002757A1 (ja) 2016-07-01 2017-06-15 トランジスタ

Country Status (1)

Country Link
WO (1) WO2018002757A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2014057049A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016027652A (ja) * 2014-07-04 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2014057049A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2016027652A (ja) * 2014-07-04 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP7052110B2 (ja) 表示装置
JP6798942B2 (ja) トランジスタおよび半導体装置
CN105849875B (zh) 半导体装置及其制造方法
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102613288B1 (ko) 반도체 장치
JP7025488B2 (ja) トランジスタ
JP2018074151A (ja) 半導体装置
US10615187B2 (en) Transistor, semiconductor device, and electronic device
JP2018078289A (ja) 半導体装置、および半導体装置の作製方法
KR102588480B1 (ko) 반도체 장치, 전자 부품, 및 전자 기기
JP6873840B2 (ja) トランジスタ
JP2018201003A (ja) 半導体装置及び電子機器
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JP2023025216A (ja) 半導体装置
WO2018002757A1 (ja) トランジスタ
JP2018073994A (ja) 半導体装置
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
JP7482947B2 (ja) 半導体装置
WO2018002764A1 (ja) スパッタリング装置を用いた金属酸化物の作製方法
WO2017216682A1 (ja) スパッタリング装置およびトランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17819438

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 17819438

Country of ref document: EP

Kind code of ref document: A1