JP6798942B2 - トランジスタおよび半導体装置 - Google Patents

トランジスタおよび半導体装置 Download PDF

Info

Publication number
JP6798942B2
JP6798942B2 JP2017124719A JP2017124719A JP6798942B2 JP 6798942 B2 JP6798942 B2 JP 6798942B2 JP 2017124719 A JP2017124719 A JP 2017124719A JP 2017124719 A JP2017124719 A JP 2017124719A JP 6798942 B2 JP6798942 B2 JP 6798942B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
metal oxide
oxide layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017124719A
Other languages
English (en)
Other versions
JP2018019074A5 (ja
JP2018019074A (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018019074A publication Critical patent/JP2018019074A/ja
Publication of JP2018019074A5 publication Critical patent/JP2018019074A5/ja
Application granted granted Critical
Publication of JP6798942B2 publication Critical patent/JP6798942B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の一態様は、トランジスタ、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
しかしながら、チャネル形成領域に、酸化物半導体が設けられたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
または、本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、チャネルが形成される層が、バンドギャップの異なる薄膜層を交互に重ねた構造を有する。別言すると、本発明の一態様は、チャネルが形成される層が、バンドギャップの異なる薄膜層を交互に重ねた多層構造を有する。該多層構造は、超格子構造のような構造でもよい。当該構造とすることで、高性能なトランジスタを実現できる。より詳細には、以下の通りである。
本発明の一態様は、ゲート電極と、第１の導電体と、第２の導電体と、ゲート絶縁体と、金属酸化物を有し、ゲート絶縁体は、ゲート電極と金属酸化物との間に位置し、ゲート電極は、ゲート絶縁体を介して、金属酸化物と重なる領域を有し、第１の導電体および第２の導電体は、金属酸化物の上面および側面と接する領域を有し、金属酸化物は、膜厚方向に第１のバンドギャップを有する酸化物（酸化物層）と、第１のバンドギャップを有する酸化物に接する第２のバンドギャップを有する酸化物（酸化物層）と、が交互に重なる積層構造を有し、金属酸化物は、第１のバンドギャップを有する酸化物を、２層以上を有し、第１のバンドギャップは、第２のバンドギャップより小さく、ゲート電圧が０Ｖを保持した状態において、第２のバンドギャップを有する酸化物の伝導帯下端とフェルミレベルとの差は、第１のバンドギャップを有する酸化物の伝導帯下端とフェルミレベルとの差より大きいトランジスタである。
または、本発明の一態様は、ゲート電極と、第１の導電体と、第２の導電体と、ゲート絶縁体と、金属酸化物を有し、ゲート絶縁体は、ゲート電極と金属酸化物との間に位置し、ゲート電極は、ゲート絶縁体を介して、金属酸化物と重なる領域を有し、第１の導電体および第２の導電体は、金属酸化物の上面および側面と接する領域を有し、金属酸化物は、膜厚方向に第１のバンドギャップを有する酸化物と、第１のバンドギャップを有する酸化物に接する第２のバンドギャップを有する酸化物と、が交互に重なる積層構造を有し、金属酸化物は、第１のバンドギャップを有する酸化物を、２層以上を有し、第１のバンドギャップは、第２のバンドギャップより小さく、ゲート電圧に正の電圧が印加された状態において、第２のバンドギャップを有する酸化物の伝導帯下端は、第１のバンドギャップを有する酸化物の伝導帯下端よりエネルギーが低く、ゲート電圧に負の電圧が印加された状態において、第２のバンドギャップを有する酸化物の伝導帯下端は、第１のバンドギャップを有する酸化物の伝導帯下端よりエネルギーが高いトランジスタである。
上記態様において、金属酸化物は、第１のバンドギャップを有する酸化物を、３層以上１０層以下を有すると好ましい。
または、本発明の一態様は、ゲート電極と、第１の導電体と、第２の導電体と、ゲート絶縁体と、第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物を有し、ゲート絶縁体は、ゲート電極と第１の金属酸化物との間に位置し、ゲート電極は、ゲート絶縁体および第１の金属酸化物を介して、第２の金属酸化物と重なる領域を有し、第１の導電体および第２の導電体は、第２の金属酸化物の上面および側面と接する領域を有し、第２の金属酸化物は、第３の金属酸化物の上面と接する領域を有し、第２の金属酸化物は、膜厚方向に第１のバンドギャップを有する酸化物と、第１のバンドギャップを有する酸化物に接する第２のバンドギャップを有する酸化物と、が交互に重なる積層構造を有し、第２の金属酸化物は、第１のバンドギャップを有する酸化物を、２層以上を有し、第１のバンドギャップは、第２のバンドギャップより小さく、ゲート電圧が０Ｖを保持した状態において、第２のバンドギャップを有する酸化物の伝導帯下端とフェルミレベルとの差は、第１のバンドギャップを有する酸化物の伝導帯下端とフェルミレベルとの差より大きいトランジスタである。
または、本発明の一態様は、ゲート電極と、第１の導電体と、第２の導電体と、ゲート絶縁体と、第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物を有し、ゲート絶縁体は、ゲート電極と第１の金属酸化物との間に位置し、ゲート電極は、ゲート絶縁体および第１の金属酸化物を介して、第２の金属酸化物と重なる領域を有し、第１の導電体および第２の導電体は、第２の金属酸化物の上面および側面と接する領域を有し、第２の金属酸化物は、第３の金属酸化物の上面と接する領域を有し、第２の金属酸化物は、膜厚方向に第１のバンドギャップを有する酸化物と、第１のバンドギャップを有する酸化物に接する第２のバンドギャップを有する酸化物と、が交互に重なる積層構造を有し、第２の金属酸化物は、第１のバンドギャップを有する酸化物を、２層以上を有し、第１のバンドギャップは、第２のバンドギャップより小さく、第１の金属酸化物は、第１のバンドギャップを有する酸化物よりバンドギャップが大きいトランジスタである。
また、上記態様において、第２の金属酸化物は、チャネル形成領域を有し、チャネル形成領域のチャネル幅方向において、第１の金属酸化物は、第２の金属酸化物を覆う様に配されると好ましい。
また、上記態様において、第２の金属酸化物は、第１のバンドギャップを有する酸化物を、３層以上１０層以下を有すると好ましい。
また、上記態様において、第１の金属酸化物のバンドギャップおよび第３の金属酸化物のバンドギャップは、第２の金属酸化物のバンドギャップより大きいと好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物は、実質的に真性であり、第１のバンドギャップを有する酸化物は、ｎ型であると好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物は、膜厚が０．５ｎｍ以上１０ｎｍ以下の領域を有すると好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物は、膜厚が０．５ｎｍ以上２．０ｎｍ以下の領域を有すると好ましい。
また、上記態様において、第２のバンドギャップを有する酸化物は、膜厚が０．１ｎｍ以上１０ｎｍ以下の領域を有すると好ましい。
また、上記態様において、第２のバンドギャップを有する酸化物は、膜厚が０．１ｎｍ以上３．０ｎｍ以下の領域を有すると好ましい。
また、上記態様において、第１の導電体の端部と第２の導電体の端部との互いに向かい合う距離は、１０ｎｍ以上３００ｎｍ以下であると好ましい。
また、上記態様において、ゲート電極の幅は、１０ｎｍ以上３００ｎｍ以下であると好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物のキャリア密度は、６×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下であると好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物は、縮退していると好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物は、インジウム及び亜鉛の一方または双方を有すると好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物は、インジウム及び亜鉛の一方または双方と、元素Ｍを有し、元素Ｍは、アルミニウム、ガリウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一、または複数を含むと好ましい。
また、上記態様において、第２のバンドギャップを有する酸化物は、インジウム、亜鉛、及び上述の元素Ｍを有すると好ましい。
また、上記態様において、第２のバンドギャップを有する酸化物は、第１のバンドギャップを有する酸化物より、元素Ｍが多いことが好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物は、第２のバンドギャップを有する酸化物より多くの水素を含むと好ましい。
また、上記態様において、第１のバンドギャップを有する酸化物の水素濃度が１×１０１９ｃｍ−３より大きいと好ましい。
本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。または、本発明の一態様により、生産性の高い半導体装置を提供できる。
または、本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供できる。または、本発明の一態様により、情報の書き込み速度が速い半導体装置を提供できる。または、本発明の一態様により、設計自由度が高い半導体装置を提供できる。または、本発明の一態様により、消費電力を抑えることができる半導体装置を提供できる。または、本発明の一態様により、新規な半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの断面構造を説明する図。 本発明の一態様に係るトランジスタの断面構造を説明する図。 本発明の一態様に係るトランジスタの断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。 スパッタリング装置の成膜室を説明する模式図。 酸化物のバンド構造を説明する図。 本発明の一態様に係る酸化物の積層構造のバンド図。 本発明の一態様に係る酸化物の積層構造のバンド図。 本発明の一態様に係る酸化物の積層構造のバンド図。 本発明の一態様に係る酸化物の積層構造のバンド図。 本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図および断面構造を説明する図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
なお、ＣＡＣ−ＯＳ、またはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と称する場合もある。従って、ＣＡＣ−ＯＳを、Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ−ＯＳと称してもよい。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電体の機能と、材料の一部では誘電体（または絶縁体）の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電体の領域は、キャリアとなる電子（またはホール）を流す機能を有し、誘電体の領域は、キャリアとなる電子を流さない機能を有する。導電体としての機能と、誘電体としての機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電体領域、及び誘電体領域を有する。導電体領域は、上述の導電体の機能を有し、誘電体領域は、上述の誘電体の機能を有する。また、材料中において、導電体領域と、誘電体領域とは、ナノ粒子レベルで分離している場合がある。また、導電体領域と、誘電体領域とは、それぞれ材料中に偏在する場合がある。また、導電体領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電体領域と、誘電体領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
（実施の形態１）
＜トランジスタの構成１＞
図１（Ａ）は、本発明の一態様であるトランジスタの上面図である。また、図１（Ｂ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル形成領域におけるチャネル幅方向の断面図を示す。図１（Ｃ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル長方向の断面図を示す。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１（Ｂ）および（Ｃ）において、トランジスタは、基板４００上の絶縁体４０１ａと、絶縁体４０１ａ上の絶縁体４０１ｂ上に配置される。また、トランジスタは、絶縁体４０１ｂ上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面および側面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｃと絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を有する。また、絶縁体３０１が開口部を有していて、開口部内に導電体３１０が配置される。
また、バリア膜４１７ａ１、バリア膜４１７ａ２、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１０が、トランジスタ上に設けられる。
なお、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃは、金属酸化物を用いることができる。
トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
また、酸化物４０６ｂの構造について、図３を用いて説明する。図１（Ｂ）中の一点鎖線で囲まれた部分１００ｂを拡大した断面図を図３（Ａ）に示す。また、図１（Ｃ）中の一点鎖線で囲まれた部分１００ａを拡大した断面図を図３（Ｂ）に示す。尚、図３（Ａ）はトランジスタのチャネル幅方向の断面図、図３（Ｂ）は、トランジスタのチャネル長方向の断面図である。尚、図３では一部の構成を省略して示す。
図３に示すように酸化物４０６ｂは、第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗと、を交互に積層する構造を有している。第１のバンドギャップは、第２のバンドギャップよりも小さく、第１のバンドギャップと第２のバンドギャップの差は、０．１ｅＶ以上２．５ｅＶ以下、または０．３ｅＶ以上１．３ｅＶ以下とする。また、第１のバンドギャップを有する酸化物４０６ｂｎが有するキャリア密度は、第２のバンドギャップを有する酸化物４０６ｂｗが有するキャリア密度よりも大きい。また、第２のバンドギャップを有する酸化物４０６ｂｗにおける伝導帯下端とフェルミ準位の差は、第１のバンドギャップを有する酸化物４０６ｂｎにおける伝導帯下端とフェルミ準位の差より大きい。
具体的には酸化物４０６ａの上面に接するように、酸化物４０６ｂｎ＿１が配され、酸化物４０６ｂｎ＿１の上面に接するように酸化物４０６ｂｗ＿１が配される。同様に、第１のバンドギャップを有する酸化物４０６ｂｎ＿２、第２のバンドギャップを有する酸化物４０６ｂｗ＿２が順に積層され、酸化物４０６ｂの最上部は第１のバンドギャップを有する酸化物４０６ｂｎ＿ｎが配される。つまり酸化物４０６ｂは、２×ｎ−１層（ｎは自然数）の積層構造を有する。また、酸化物４０６ｂの最上部は第２のバンドギャップを有する酸化物４０６ｂｗ＿ｎが配される構成としても良い。この場合の酸化物４０６ｂは、２×ｎ層の積層構造を有する（図４参照。）。ｎは２以上、好ましくは３以上１０以下とする。
第１のバンドギャップを有する酸化物４０６ｂｎの膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上２．０ｎｍ以下である。また、第２のバンドギャップを有する酸化物４０６ｂｗの膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．１ｎｍ以上３．０ｎｍ以下である。
また、図３（Ａ）に示すように、酸化物４０６ｃは、酸化物４０６ｂの全体を覆うように配される。さらに、第１のゲート電極としての機能を有する導電体４０４は、第１のゲート絶縁体としての機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配される。
導電体４１６ａ１の端部と導電体４１６ａ２の端部との互いに向かい合う距離、即ちトランジスタのチャネル長は、１０ｎｍ以上３００ｎｍ以下であるものとする、代表的には２０ｎｍ以上１８０ｎｍ以下であるものとする。また、第１のゲート電極としての機能を有する導電体４０４の幅は、１０ｎｍ以上３００ｎｍ以下であるものとする。代表的には２０ｎｍ以上１８０ｎｍ以下であるものとする。
酸化物４０６ａおよび酸化物４０６ｃとしては、インジウムガリウム亜鉛酸化物、または、元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含む酸化物であり、例えば、酸化ガリウム、酸化ホウ素などを用いることができる。
第１のバンドギャップを有する酸化物４０６ｂｎとしては、インジウムまたは亜鉛などを含むことが好ましい。また、窒素が含まれる構成としてもよい。例えば、インジウム酸化物、インジウム亜鉛酸化物、窒素を含むインジウム亜鉛酸化物、インジウム亜鉛窒化物、窒素を含むインジウムガリウム亜鉛酸化物などを用いることができる。
第２のバンドギャップを有する酸化物４０６ｂｗとしては、ガリウム亜鉛酸化物、インジウムガリウム亜鉛酸化物または、元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含むことが好ましい。例えば、酸化ガリウム、酸化ホウ素などを用いることができる。
トランジスタは、第１のゲート電極としての機能を有する導電体４０４に印加する電位によって、酸化物４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２との間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御することができる。
また、酸化物４０６ｂの最上層である酸化物４０６ｂｎ＿ｎまたは酸化物４０６ｂｗ＿ｎと、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２とは、酸化物４０６ｂｎ＿ｎの上面の一部および側面の一部または酸化物４０６ｂｗ＿ｎの上面の一部および側面の一部において接している。酸化物４０６ｂｎ＿ｎまたは酸化物４０６ｂｗ＿ｎ以外の各層は、該各層の側面の一部において、導電体４１６ａ１および導電体４１６ａ２と接している。従って、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２と酸化物４０６ｂの各層とは、電気的に接続されている。
チャネル形成領域を有する酸化物４０６ｂが第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗとが、交互に積層されている構造の、トランジスタのオン状態について説明する。
第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗとが、交互に積層された構造におけるバンド図を示す。伝導帯下端部（以下、Ｅｃ端と表記する）、価電子帯上端部（以下、Ｅｖ端と表記する）およびフェルミ準位（以下、Ｅｆと表記する）近傍のバンド図を図１３および図１４に示す。図１３は、酸化物４０６ｃのバンドギャップが第１のバンドギャップより大きく、第２のバンドギャップより小さい一例を示す。図１４は、酸化物４０６ｃのバンドギャップが第１のバンドギャップおよび第２のバンドギャップより大きい一例を示す。
ここで本発明の一態様のトランジスタに用いる酸化物のＥｃ端のエネルギー準位およびＥｖ端のエネルギー準位の測定について説明する。図１２に本発明の一態様のトランジスタに用いる酸化物のエネルギーバンドの一例を示す。図１２に示すように、真空準位と価電子帯上端のエネルギーとの差であるイオン化ポテンシャルＩｐおよびバンドギャップＥｇからＥｃ端のエネルギー準位およびＥｖ端のエネルギー準位を求めることができる。バンドギャップＥｇは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、イオン化ポテンシャルＩｐは、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
図１３（Ａ）に示すように、第１のバンドギャップを有する酸化物４０６ｂｎは、第２のバンドギャップを有する酸化物４０６ｂｗよりバンドギャップが相対的に狭いので、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位は、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位よりも相対的に低い位置に存在する。また、第２のバンドギャップを有する酸化物４０６ｂｗは、Ｅｃ端のエネルギー準位とＥｆのエネルギー準位の差が、第１のバンドギャップを有する酸化物４０６ｂｎより大きい。また、酸化物４０６ｃのバンドギャップは第１のバンドギャップより大きく、第２のバンドギャップより小さいので、酸化物４０６ｃのＥｃ端のエネルギー準位は、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位と第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位との間に存在する。また、図１４（Ａ）は、酸化物４０６ｃのバンドギャップが第１のバンドギャップおよび第２のバンドギャップより大きいので、酸化物４０６ｃのＥｃ端のエネルギー準位は、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位より相対的に高い位置に存在する。
実際の積層構造では、第１のバンドギャップを有する酸化物４０６ｂｎと第２のバンドギャップを有する酸化物４０６ｂｗとの接合部は、酸化物の凝集形態や組成に揺らぎが生じていること、または、第２のバンドギャップを有する酸化物４０６ｂｗの一部が、第１のバンドギャップを有する酸化物４０６ｂｎ中に含まれることがあるので、Ｅｃ端のエネルギー準位およびＥｖ端のエネルギー準位はそれぞれ不連続ではなく図１３（Ｂ）および図１４（Ｂ）のように連続的に変化している。
このような積層構造をチャネル形成領域にもつトランジスタは、第１のバンドギャップを有する酸化物４０６ｂｎと第２のバンドギャップを有する酸化物４０６ｂｗとが電気的に相互作用を及ぼすため、トランジスタをオン状態にする電位が第１のゲート電極の機能を有する導電体４０４に印加されるとＥｃ端のエネルギー準位が低い第１のバンドギャップを有する酸化物４０６ｂｎが主な伝導経路となり電子が流れると同時に、第２のバンドギャップを有する酸化物４０６ｂｗにも電子が流れる。これは、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位が、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位よりも大きく下方に下がるためである。よって、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果移動度を得ることができる。
第１のバンドギャップを有する酸化物４０６ｂｎとしては、例えば、インジウム亜鉛酸化物を主成分とした移動度の高い金属酸化物を用いることが好ましい。キャリア密度は、６×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下とする。また、酸化物４０６ｂｎは縮退していてもよい。
第２のバンドギャップを有する酸化物４０６ｂｗとしては、例えば、酸化ガリウム、ガリウム亜鉛酸化物などを含む酸化物を用いることが好ましい。
第１のゲート電極の機能を有する導電体４０４にしきい値電圧未満の電圧を印加することで、第２のバンドギャップを有する酸化物４０６ｂｗは、誘電体（絶縁性を有する酸化物）として振る舞うので、酸化物４０６ｂｗ中の伝導経路は遮断される。また、第１のバンドギャップを有する酸化物４０６ｂｎは、上下に第２のバンドギャップを有する酸化物４０６ｂｗが接している。第２のバンドギャップを有する酸化物４０６ｂｗは、自らに加えて第１のバンドギャップを有する酸化物４０６ｂｎへ電気的に相互作用を及ぼし、第１のバンドギャップを有する酸化物４０６ｂｎ中の伝導経路すらも遮断する。これは、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位が、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位よりも大きく上方に上がるためである。また、これで酸化物４０６ｂ全体が非導通状態となり、トランジスタはオフ状態となる。
図１（Ｃ）に示すように、酸化物４０６ｂの上面および側面は、導電体４１６ａ１および導電体４１６ａ２と接する領域を有する。また、図３（Ａ）に示すように、酸化物４０６ｃは、酸化物４０６ｂの全体を覆うように配される。さらに、第１のゲート電極の機能を有する導電体４０４は、第１のゲート絶縁体の機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配される。従って、第１のゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂ全体を電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６ｂの第１のバンドギャップを有する酸化物４０６ｂｎ全体にチャネルを形成することができるので、上述の構造により、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６ｂの第２のバンドギャップを有する酸化物４０６ｂｗ全体が、導電体４０４の電界によって取り囲まれていることから、上述の構造により非導通時の電流（オフ電流）を小さくすることができる。
また、トランジスタは、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２と、は重なる領域を有することで、導電体４０４と、導電体４１６ａ１と、で形成される寄生容量および、導電体４０４と、導電体４１６ａ２と、で形成される寄生容量を有する。
トランジスタの構成は、導電体４０４と、導電体４１６ａ１と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４と、導電体４１６ａ２と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタは、周波数特性に優れたトランジスタとなる。
また、トランジスタを上記の構成とすることで、トランジスタの動作時、例えば、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２との間に電位差が生じた時に、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２と、の間のリーク電流を低減または防止することができる。
また、導電体３１０は、第２のゲート電極としての機能を有する。また、導電体３１０は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。酸素の透過を抑制する機能を有する導電体を含む多層膜とすることで導電体３１０の酸化による導電率の低下を防ぐことができる。
絶縁体３０２、絶縁体３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０へ印加する電位によって、トランジスタのしきい値電圧を制御することができる。
＜基板＞
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
＜絶縁体＞
なお、トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂとして、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂとしては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂは、酸化アルミニウムを有することが好ましい。
また、例えば、絶縁体４０８ａは酸素を有するプラズマを用いて成膜すると下地層となる絶縁体４１２へ酸素を添加することができる。添加された酸素は絶縁体４１２で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は絶縁体４１２を通り、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃへ添加されることによって、酸化物４０６ａ中、酸化物４０６ｂ中および酸化物４０６ｃ中の酸素欠陥を修復することができる。
絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂが酸化アルミニウムを有することで、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａおよび絶縁体４０８ｂが酸化アルミニウムを有することで、上述の酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃへ添加された過剰酸素の外方拡散を低減することができる。
絶縁体３０１、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
特に絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６ｃ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６ｂに混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを酸化物４０６ｃ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１およびバリア膜４１７ａ２によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１および導電体４１６ａ２への拡散することを防止することができる。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、バリア膜４１７ａ１およびバリア膜４１７ａ２は、酸化アルミニウムを有することが好ましい。
＜導電体＞
導電体４０４、導電体３１０、導電体４１６ａ１、導電体４１６ａ２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
＜トランジスタの構成２＞
図１に示すトランジスタと異なる構成のトランジスタを図２に示す。図２（Ａ）は、本発明の一態様であるトランジスタの上面図である。また、図２（Ｂ）は、図２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル形成領域におけるチャネル幅方向の断面図を示す。図２（Ｃ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル長方向の断面図を示す。図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタの構成２は、トランジスタの構成１と比較して、酸化物４０６ａ及び酸化物４０６ｃを有さない点が異なる。図２（Ｂ）および（Ｃ）において、トランジスタは、基板４００上の絶縁体４０１ａと絶縁体４０１ａ上の絶縁体４０１ｂ上に配置される。また、トランジスタは、絶縁体４０１ｂ上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ｂと、酸化物４０６ｂの上面および側面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面および酸化物４０６ｂの上面と接する領域を有する絶縁体４１２と、絶縁体４１２を介して酸化物４０６ｂと互いに重なる領域を有する導電体４０４と、を有する。また、絶縁体３０１が開口部を有していて、開口部内に導電体３１０が配置される。
また、バリア膜４１７ａ１、バリア膜４１７ａ２、絶縁体４０８ａ、絶縁体４０８ｂおよび絶縁体４１０が、トランジスタ上に設けられる。
なお、酸化物４０６ｂは、金属酸化物を用いることができる。
トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
また、酸化物４０６ｂの構造について、図５を用いて説明する。図２（Ｂ）中の一点鎖線で囲まれた部分１００ｂを拡大した断面図を図５（Ａ）に示す。また、図２（Ｃ）中の一点鎖線で囲まれた部分１００ａを拡大した断面図を図５（Ｂ）に示す。尚、図５（Ａ）はトランジスタのチャネル幅方向の断面図、図５（Ｂ）は、トランジスタのチャネル長方向の断面図である。尚、図５では一部の構成を省略して示す。
図５に示すように酸化物４０６ｂは、第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗと、を交互に積層する構造を有している。第１のバンドギャップは、第２のバンドギャップよりも小さく、第１のバンドギャップと第２のバンドギャップの差は、０．１ｅＶ以上３．５ｅＶ以下、または０．３ｅＶ以上１．３ｅＶ以下とする。また、第１のバンドギャップを有する酸化物４０６ｂｎが有するキャリア密度は、第２のバンドギャップを有する酸化物４０６ｂｗが有するキャリア密度よりも大きい。
具体的には絶縁体４０２の上面に接するように、酸化物４０６ｂｗ＿１が配され、酸化物４０６ｂｗ＿１の上面に接するように酸化物４０６ｂｎ＿１が配される。同様に、第２のバンドギャップを有する酸化物４０６ｂｗ＿２、第１のバンドギャップを有する酸化物４０６ｂｎ＿２が順に積層され、酸化物４０６ｂの最上部は第２のバンドギャップを有する酸化物４０６ｂｗ＿ｎが配される。つまり酸化物４０６ｂは、２×ｎ−１層（ｎは自然数）の積層構造を有する。また、酸化物４０６ｂの最上部は第１のバンドギャップを有する酸化物４０６ｂｎ＿ｎが配される構成としても良い。この場合の酸化物４０６ｂは、２×ｎ層の積層構造を有する。ｎは２以上、好ましくは３以上１０以下とする。
第１のバンドギャップを有する酸化物４０６ｂｎの膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上２．０ｎｍ以下である。また、第２のバンドギャップを有する酸化物４０６ｂｗの膜厚は、０．１ｎｍ以上５．０ｎｍ以下である、好ましくは０．１ｎｍ以上３．０ｎｍ以下である。
また、図５（Ａ）に示すように、第１のゲート電極としての機能を有する導電体４０４は、第１のゲート絶縁体としての機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配される。
導電体４１６ａ１の端部と導電体４１６ａ２の端部との互いに向かい合う距離、即ちトランジスタのチャネル長は、１０ｎｍ以上３００ｎｍ以下であるるものとする、代表的には２０ｎｍ以上１８０ｎｍ以下であるものとする。また、第１のゲート電極としての機能を有する導電体４０４の幅は、１０ｎｍ以上３００ｎｍ以下であるものとする。代表的には２０ｎｍ以上１８０ｎｍ以下である。
第１のバンドギャップを有する酸化物４０６ｂｎとしては、インジウムまたは亜鉛などを含むことが好ましい。また、窒素が含まれる構成としてもよい。例えば、インジウム酸化物、インジウム亜鉛酸化物、窒素を含むインジウム亜鉛酸化物、インジウム亜鉛窒化物、窒素を含むインジウムガリウム亜鉛酸化物などを用いることができる。
第２のバンドギャップを有する酸化物４０６ｂｗとしては、ガリウム亜鉛酸化物、インジウムガリウム亜鉛酸化物または、元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含むことが好ましい。例えば、酸化ガリウム、酸化ホウ素などを用いることができる。
トランジスタは、第１のゲート電極としての機能を有する導電体４０４に印加する電位によって、酸化物４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２との間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御することができる。
また、酸化物４０６ｂの最上層である酸化物４０６ｂｗ＿ｎまたは酸化物４０６ｂｎ＿ｎと、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２とは、酸化物４０６ｂｗ＿ｎの上面の一部および側面の一部または酸化物４０６ｂｎ＿ｎの上面の一部および側面の一部と接している。酸化物４０６ｂｗ＿ｎまたは酸化物４０６ｂｎ＿ｎ以外の各層は、該各層の側面の一部において、導電体４１６ａ１および導電体４１６ａ２と接している。従って、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１と導電体４１６ａ２と酸化物４０６ｂの各層とは、電気的に接続されている。
チャネル形成領域を有する酸化物４０６ｂが第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗとが、交互に積層されている構造の、トランジスタのオン状態について説明する。
第１のバンドギャップを有する酸化物４０６ｂｎと、第２のバンドギャップを有する酸化物４０６ｂｗとが、交互に積層された構造におけるバンド図を示す。Ｅｃ端、Ｅｖ端およびＥｆ近傍のバンド図を図１５および図１６に示す。図１５は、酸化物４０６ｂの最上部に第２のバンドギャップを有する酸化物４０６ｂｗ＿ｎが配される場合のバンド図である。また、図１６は、酸化物４０６ｂの最上部に第１のバンドギャップを有する酸化物４０６ｂｎ＿ｎが配される場合のバンド図である。
図１５（Ａ）に示すように、第１のバンドギャップを有する酸化物４０６ｂｎは、第２のバンドギャップを有する酸化物４０６ｂｗよりバンドギャップが相対的に狭いので、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位は、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位よりも相対的に低い位置に存在する。また、第２のバンドギャップを有する酸化物４０６ｂｗは、Ｅｃ端のエネルギー準位とＥｆのエネルギー準位の差は、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位とＥｆのエネルギー準位の差より大きい。
実際の積層構造では、第１のバンドギャップを有する酸化物４０６ｂｎと第２のバンドギャップを有する酸化物４０６ｂｗとの接合部は、酸化物の凝集形態や組成に揺らぎが生じていること、または、第２のバンドギャップを有する酸化物４０６ｂｗの一部が、第１のバンドギャップを有する酸化物４０６ｂｎ中に含まれることがあるので、Ｅｃ端のエネルギー準位及びＥｖ端のエネルギー準位はそれぞれ不連続ではなく図１５（Ｂ）および図１６（Ｂ）のように連続的に変化している。
このような積層構造をチャネル形成領域にもつトランジスタは、第１のバンドギャップを有する酸化物４０６ｂｎと第２のバンドギャップを有する酸化物４０６ｂｗとが電気的に相互作用を及ぼすため、トランジスタをオン状態にする電位が第１のゲート電極の機能を有する導電体４０４に印加されるとＥｃ端のエネルギー準位の低い第１のバンドギャップを有する酸化物４０６ｂｎが主な伝導経路となり電子が流れると同時に、第２のバンドギャップを有する酸化物４０６ｂｗにも電子が流れる。これは、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位が、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位よりも大きく下方に下がるためである。よって、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果移動度を得ることができる。
第１のバンドギャップを有する酸化物４０６ｂｎとしては、例えば、インジウム亜鉛酸化物を主成分とした移動度の高い金属酸化物を用いることが好ましい。キャリア密度は、６×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下とする。また、酸化物４０６ｂｎは縮退していてもよい。
第２のバンドギャップを有する酸化物４０６ｂｗとしては、例えば、酸化ガリウム、ガリウム亜鉛酸化物などを含む酸化物を用いることが好ましい。
第１のゲート電極の機能を有する導電体４０４にしきい値電圧未満の電圧を印加することで、第２のバンドギャップを有する酸化物４０６ｂｗは、誘電体（絶縁性を有する酸化物）として振る舞うので、酸化物４０６ｂｗ中の伝導経路は遮断される。また、第１のバンドギャップを有する酸化物４０６ｂｎは、上下に第２のバンドギャップを有する酸化物４０６ｂｗが接している。第２のバンドギャップを有する酸化物４０６ｂｗは、自らに加えて第１のバンドギャップを有する酸化物４０６ｂｎへ電気的に相互作用を及ぼし、第１のバンドギャップを有する酸化物４０６ｂｎ中の伝導経路すらも遮断する。これは、第２のバンドギャップを有する酸化物４０６ｂｗのＥｃ端のエネルギー準位が、第１のバンドギャップを有する酸化物４０６ｂｎのＥｃ端のエネルギー準位よりも大きく上方に上がるためである。これで酸化物４０６ｂ全体が非導通状態となり、トランジスタはオフ状態となる。
図２（Ｃ）に示すように、酸化物４０６ｂの上面および側面は、導電体４１６ａ１および導電体４１６ａ２と接する領域を有する。また、図５（Ａ）に示すように、第１のゲート電極の機能を有する導電体４０４は、第１のゲート絶縁体の機能を有する絶縁体４１２を介して酸化物４０６ｂの全体を覆うように配される。従って、第１のゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂ全体を電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６ｂの第１のバンドギャップを有する酸化物４０６ｂｎ全体にチャネルを形成することができるので、上述の構造により、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６ｂの第２のバンドギャップを有する酸化物４０６ｂｗ全体が、導電体４０４の電界によって取り囲まれていることから、上述の構造により非導通時の電流（オフ電流）を小さくすることができる。
その他の構成、機能については、トランジスタの構成１を参酌する。
＜トランジスタの構成３＞
図１に示すトランジスタと異なる構成のトランジスタを図６に示す。図６（Ａ）はトランジスタの上面図である。また、図６（Ｂ）は、図６（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル形成領域におけるチャネル幅方向の断面図を示す。図６（Ｃ）は、図６（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル長方向の断面図を示す。図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタの構成３は、トランジスタの構成１及び構成２と比較して、少なくともゲート電極の構造が異なる。図６（Ｂ）および（Ｃ）において、トランジスタは、基板４００上の絶縁体４０１ａと、絶縁体４０１ａ上の絶縁体４０１ｂ上に配置される。また、トランジスタは、絶縁体４０１ｂ上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面および側面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｃと絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、を有する。絶縁体４１０は開口部を有していて、該開口部の側面と酸化物４０６ｃおよび絶縁体４１２を介して導電体４０４と重なる領域を有する。また、絶縁体３０１は開口部を有していて、開口部内に導電体３１０が配置される。
また、導電体４１６ａ１上にバリア膜４１７ａ１が設けられ、導電体４１６ａ２上にバリア膜４１７ａ２が設けられる。また、絶縁体４１０上、導電体４０４上、酸化物４０６ｃ上および絶縁体４１２上に絶縁体４０８ａおよび絶縁体４０８ｂが順に設けられる。
トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
本トランジスタは、ゲート電極として機能する領域が、絶縁体４１０などによって形成される開口部を埋めるように自己整合（ｓｅｌｆ ａｌｉｇｎ）的に形成されるので、ＴＧＳＡ ｓ−ｃｈａｎｎｅｌ ＦＥＴ（Ｔｒｅｎｃｈ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ ｓ−ｃｈａｎｎｅｌ ＦＥＴ）と呼ぶこともできる。
図６（Ｃ）において、ゲート電極としての機能を有する導電体４０４の底面が、絶縁体４１２および酸化物４０６ｃを介して、酸化物４０６ｂの上面と平行に面する領域の長さをゲート線幅と定義する。該ゲート線幅は、絶縁体４１０の酸化物４０６ｂに達する開口部よりも小さくすることができる。即ち、ゲート線幅を最小加工寸法よりも小さくすることができる。具体的には、ゲート線幅は、１０ｎｍ以上３００ｎｍ以下とすることができる。代表的には２０ｎｍ以上１８０ｎｍ以下とすることができる。
その他の構成、効果については、トランジスタの構成１を参酌する。
＜トランジスタの構成４＞
図１７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１７（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁体として機能する絶縁体等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１７（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図１７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、所謂トップゲート構造のトランジスタである。
トランジスタ１００は、基板１０２上の導電体１０６と、導電体１０６上の絶縁体１０４と、絶縁体１０４上の酸化物１０８と、酸化物１０８上の絶縁体１１０と、絶縁体１１０上の導電体１１２と、絶縁体１０４、酸化物１０８、及び導電体１１２上の絶縁体１１６と、を有する。
また、酸化物１０８は、導電体１１２が重畳せずに、且つ絶縁体１１６が接する領域において、領域１０８ｎを有する。領域１０８ｎは、先に説明した酸化物１０８が、ｎ型化した領域である。なお、領域１０８ｎは、絶縁体１１６と接し、絶縁体１１６は、窒素または水素を有する。そのため、絶縁体１１６中の窒素または水素が領域１０８ｎに添加されることで、キャリア密度が高くなりｎ型となる。
また、図１７（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ１００は、絶縁体１１６、１１８に設けられた開口部１４１ａを介して、領域１０８ｎに電気的に接続される導電体１２０ａと、絶縁体１１６、１１８に設けられた開口部１４１ｂを介して、領域１０８ｎに電気的に接続される導電体１２０ｂと、を有していてもよい。
導電体１１２は、第１のゲート電極（トップゲート電極ともいう）としての機能を有し、導電体１０６は、第２のゲート電極（ボトムゲート電極ともいう）としての機能を有する。また、絶縁体１１０は、第１のゲート絶縁体としての機能を有し、絶縁体１０４は、第２のゲート絶縁体としての機能を有する。また、導電体１２０ａは、ソース電極としての機能を有し、導電体１２０ｂは、ドレイン電極としての機能を有する。
導電体１０６は、絶縁体１０４および絶縁体１１０に設けられた開口部１４３を介して、導電体１１２に電気的に接続されている。従って、導電体１０６と導電体１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電体１０６と、導電体１１２と、に異なる電位を与えてもよい。
酸化物１０８のチャネル幅方向全体は、絶縁体１１０を間に挟んで導電体１１２に覆われている。また、酸化物１０８のチャネル幅方向の側面の一方は、絶縁体１１０を間に挟んで導電体１１２と対向している。このような構成を有することで、トランジスタ１００に含まれる酸化物１０８を、第１のゲート電極として機能する導電体１１２及び第２のゲート電極として機能する導電体１０６の電界によって電気的に取り囲むことができる。
トランジスタ１００は、導電体１０６または導電体１１２によってチャネルを誘起させるための電界を効果的に酸化物１０８に印加することができるため、トランジスタ１００の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００を微細化することが可能となる。
絶縁体１１０は、過剰酸素領域を有する。絶縁体１１０が過剰酸素領域を有することで、酸化物１０８中に過剰酸素を供給することができる。よって、酸化物１０８中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、酸化物１０８中に過剰酸素を供給させるためには、酸化物１０８の下方に形成される絶縁体１０４に過剰酸素を供給してもよい。この場合、絶縁体１０４中に含まれる過剰酸素は、領域１０８ｎにも供給されうる。領域１０８ｎ中に過剰酸素が供給されると、領域１０８ｎ中の抵抗が高くなり、好ましくない。一方で、酸化物１０８の上方に形成される絶縁体１１０に過剰酸素を有する構成とすることで、導電体１１２と重畳する領域にのみ選択的に過剰酸素を供給させることが可能となる。
次に、トランジスタ１００の構成要素について説明を行う。
基板１０２の詳細は実施の形態１の基板４００の記載を参照すればよい。
絶縁体１０４としては、実施の形態１の絶縁体４０２に記載の材料を用いることができる。本実施の形態では、絶縁体１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁体１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物１０８中に効率よく酸素を導入することができる。
絶縁体１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁体１０４を厚くすることで、絶縁体１０４の酸素放出量を増加させることができると共に、絶縁体１０４と酸化物１０８との界面における界面準位、並びに酸化物１０８に含まれる酸素欠損を低減することが可能である。
導電体１１２としては、実施の形態１の導電体４０４と同じ材料を用いることができる。導電体１０６としては、実施の形態１の導電体３１０と同じ材料を用いることができる。
導電体１２０ａ、１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電体１１２、１０６、１２０ａ、１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体または金属酸化物を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
特に、導電体１１２に上述の酸化物導電体を用いると、絶縁体１１０中に過剰酸素を添加することができるので好適である。
絶縁体１１０としては、実施の形態１に示す絶縁体４１２と同じ材料を用いることができる。なお、絶縁体１１０を、２層の積層構造または３層以上の積層構造としてもよい。
また、絶縁体１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：ＥｌｅｃｔｒｏｎＳｐｉｎＲｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁体１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
酸化物１０８としては、実施の形態１に示す酸化物４０６ｂを用いることができる。図１７は、酸化物１０８が、下から順に、酸化物１０８ａ、１０８ｂ、１０８ｃの３層の積層からなる例を示している。酸化物１０８ａおよび酸化物１０８ｃを実施の形態１に示す第１のバンドギャップを有する酸化物とし、酸化物１０８ｂを実施の形態１に示す第２のバンドギャップを有する酸化物としてもよい。または、酸化物１０８ａおよび酸化物１０８ｃを実施の形態１に示す第２のバンドギャップを有する酸化物とし、酸化物１０８ｂを実施の形態１に示す第１のバンドギャップを有する酸化物としてもよい。
絶縁体１１６は、窒素または水素を有する。絶縁体１１６としては、例えば、窒化物絶縁体が挙げられる。該窒化物絶縁体としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等を用いて形成することができる。絶縁体１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁体１１６は、酸化物１０８の領域１０８ｎと接する。したがって、絶縁体１１６と接する領域１０８ｎ中の不純物（窒素または水素）濃度が高くなり、領域１０８ｎのキャリア密度を高めることができる。
絶縁体１１８としては、酸化物絶縁体を用いることができる。また、絶縁体１１８としては、酸化物絶縁体と、窒化物絶縁体との積層膜を用いることができる。絶縁体１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
また、絶縁体１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁体１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜トランジスタの構成５＞
図１８（Ａ）は、トランジスタ５００の上面図であり、図１８（Ｂ）は、図１８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１８（Ｃ）は、図１８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
図１８に示すトランジスタ５００は、基板５０２上の導電体５０４と、基板５０２及び導電体５０４上の絶縁体５０６と、絶縁体５０６上の絶縁体５０７と、絶縁体５０７上の酸化物５０８と、酸化物５０８上の導電体５１２ａと、酸化物５０８上の導電体５１２ｂと、酸化物５０８、及び導電体５１２ａ、５１２ｂ上の絶縁体５１４と、絶縁体５１４上の絶縁体５１６と、絶縁体５１６上の絶縁体５１８と、絶縁体５１８上の導電体５２０ａ、５２０ｂと、を有する。
なお、トランジスタ５００において、絶縁体５０６、５０７は、トランジスタ５００の第１のゲート絶縁体としての機能を有し、絶縁体５１４、５１６、５１８は、トランジスタ５００の第２のゲート絶縁体としての機能を有する。また、トランジスタ５００において、導電体５０４は、第１のゲート電極としての機能を有し、導電体５２０ａは、第２のゲート電極としての機能を有し、導電体５２０ｂは、表示装置に用いる画素電極としての機能を有する。また、導電体５１２ａは、ソース電極としての機能を有し、導電体５１２ｂは、ドレイン電極としての機能を有する。
また、図１８（Ｃ）に示すように導電体５２０ａは、絶縁体５０６、５０７、５１４、５１６、５１８に設けられる開口部５４２ｂ、５４２ｃにおいて、導電体５０４に接続される。よって、導電体５２０ａと導電体５０４とは、同じ電位が与えられる。
また、導電体５２０ｂは、絶縁体５１４、５１６、５１８に設けられる開口部５４２ａを介して、導電体５１２ｂと接続される。
酸化物５０８としては、実施の形態１に示す酸化物４０６ｂを用いることができる。図１８は、酸化物５０８が、下から順に、酸化物５０８ａ、５０８ｂ、５０８ｃの３層の積層からなる例を示している。酸化物５０８ａおよび酸化物５０８ｃを実施の形態１に示す第１のバンドギャップを有する酸化物とし、酸化物５０８ｂを実施の形態１に示す第２のバンドギャップを有する酸化物としてもよい。または、酸化物５０８ａおよび酸化物５０８ｃを実施の形態１に示す第２のバンドギャップを有する酸化物とし、酸化物５０８ｂを実施の形態１に示す第１のバンドギャップを有する酸化物としてもよい。
酸化物５０８は、導電体５１２ａおよび導電体５１２ｂが接する領域において、領域５０８ｎを有する。領域５０８ｎは、酸化物５０８が、ｎ型化した領域である。酸化物５０８は、領域５０８ｎを有することで、導電体５１２ａ、５１２ｂとの間のコンタクト抵抗を低減させることが可能になる。領域５０８ｎは、導電体５１２ａ、５１２ｂが、酸化物５０８の酸素を引き抜くことで形成される。酸素の引き抜きは、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、領域５０８ｎには酸素欠損が形成される。また、加熱により該酸素欠損のサイトに水素が入りこみ、領域５０８ｎに含まれるキャリア濃度が増加する。その結果、領域５０８ｎが低抵抗化する。
酸化物５０８のチャネル幅方向全体は、絶縁体５１６、５１４を間に挟んで導電体５２０ａに覆われている。また、酸化物５０８のチャネル幅方向の側面の一方は、絶縁体５１６、５１４を間に挟んで導電体５２０ａと対向している。このような構成を有することで、トランジスタ５００に含まれる酸化物５０８を、導電体５０４及び導電体５２０ａの電界によって電気的に取り囲むことができる。
トランジスタ５００は、導電体５０４または導電体５２０ａによってチャネルを誘起させるための電界を効果的に酸化物５０８に印加することができるため、トランジスタ５００の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ５００を微細化することが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
＜トランジスタの作製方法＞
以下では、本発明に係る図１に示すトランジスタの作製方法を図１および図７乃至図１０を用いて説明する。図１および図７乃至図１０において、各図の（Ａ）は上面図であり、各図の（Ｂ）は、（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。各図の（Ｃ）は、（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。
まず、基板４００を準備する。
次に、絶縁体４０１ａを成膜する。絶縁体４０１ａの成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
次に絶縁体４０１ａ上に絶縁体４０１ｂを成膜する。絶縁体４０１ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。次に絶縁体４０１ｂ上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０１に絶縁体４０１ｂに達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１ｂは、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４０１ｂは窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
本実施の形態では、絶縁体４０１ａとして、ＡＬＤ法によって酸化アルミニウムを成膜し、絶縁体４０１ｂとして、スパッタリング法を用いて酸化アルミニウムを成膜する。
溝の形成後に、導電体３１０となる導電体を成膜する。導電体３１０となる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体３１０となる導電体として、スパッタリング法によって窒化タンタルを成膜し、該窒化タンタル上にＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０となる導電体を除去する。その結果、溝部のみに、導電体３１０となる導電体が残存することで上面が平坦な導電体３１０を形成することができる。
次に、絶縁体３０１上および導電体３１０に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。または、第１の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体４０２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。
次に、絶縁体４０２上に酸化物４０６ａ１を成膜する。酸化物４０６ａ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、酸化物４０６ａ１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、酸化物４０６ａ１に添加された酸素は、過剰酸素となる。
次に酸化物４０６ａ１上に酸化物４０６ｂ１を成膜する（図７（Ａ）乃至（Ｃ）参照。）。酸化物４０６ｂ１の成膜は、スパッタリング法を用いることが好ましい。本実施の形態では、第１のバンドギャップを有する酸化物４０６ｂ１ｎの膜厚および第２のバンドギャップを有する酸化物４０６ｂ１ｗの膜厚を１ｎｍとし、第１のバンドギャップを有する酸化物４０６ｂ１ｎを１０層成膜する。従って酸化物４０６ｂ１は、１９層の積層膜となり、合計の膜厚は、１９ｎｍとなる。
以下、図１１を用いて、酸化物４０６ｂ１の成膜に用いることができるスパッタリング装置の成膜室について説明する。
図１１に示すように、本実施の形態に示すスパッタリング装置は、スパッタリングターゲット１１ａと、スパッタリングターゲット１２と、切欠き部６７（またはスリット部ということもできる。）が設けられたシャッタ６６と、を有している。また、スパッタリングターゲット１１ａ及びスパッタリングターゲット１２に対向して基板４００を配置することができる。スパッタリングターゲット１１ａは、バッキングプレート５０ａ上に配置される。同様に、スパッタリングターゲット１２はバッキングプレート５０ｃ上に配置される。
ここで、スパッタリングターゲット１１ａは、導電性材料を含み、第１のバンドギャップを有する酸化物４０６ｂ１ｎを成膜する。スパッタリングターゲット１２は絶縁性材料（誘電性材料ということもできる。）を含み、第２のバンドギャップを有する酸化物４０６ｂ１ｗを成膜する。導電性材料としては、インジウムおよび／または亜鉛などを含むことが好ましい。また、導電性材料としては、インジウムおよび／または亜鉛の酸化物、窒化物および／または酸窒化物を含むことが好ましい。絶縁性材料としては、上記の元素Ｍ（元素Ｍは、Ｇａ、Ａｌ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含むことが好ましい。また、絶縁性材料としては、元素Ｍの酸化物、窒化物および／または酸窒化物を含むことが好ましい。
例えば、スパッタリングターゲット１１ａがインジウム酸化物を含み、スパッタリングターゲット１２が元素Ｍの酸化物を含む構成とすればよい。
シャッタ６６は、スパッタリングターゲット１１ａおよびスパッタリングターゲット１２と、基板４００（基板４００が配置される基板ホルダと言い換えることもできる。）との間に位置する。
シャッタ６６は、シャッタ６６上面または下面に垂直な軸（以下、シャッタ６６に垂直な軸という場合がある。）を回転軸として、回転させることができる構成とすることが好ましい。シャッタ６６を回転させることにより、切欠き部６７を介して基板４００（基板ホルダ）と対向されるスパッタリングターゲットを選択することができる。
成膜時に、シャッタ６６を回転させることにより、切欠き部６７がスパッタリングターゲット１１ａと重なっている期間は、基板４００にスパッタリングターゲット１１ａから弾き出されたスパッタリング粒子が主に堆積される。同様に、切欠き部６７がスパッタリングターゲット１２と重なっている期間は、基板４００にスパッタリングターゲット１２から弾き出されたスパッタリング粒子が主に堆積される。
このように成膜を行うことにより、スパッタリングターゲット１１ａに含まれる導電性材料を主成分とする酸化物４０６ｂ１ｎと、スパッタリングターゲット１２に含まれる絶縁性材料を主成分とする酸化物４０６ｂ１ｗと、を繰り返し積層することができる。これにより、第１のバンドギャップを有する酸化物４０６ｂ１ｎと第２のバンドギャップを有する酸化物４０６ｂ１ｗが繰り返し積層された多層構造を有する酸化物４０６ｂ１を成膜することができる。
なお、成膜中は、全てのターゲットからスパッタリング粒子が弾き出されているので、切欠き部６７が重なっていないターゲットから弾き出されたスパッタリング粒子が、基板４００に堆積されることもある。つまり、酸化物４０６ｂ１ｗに導電性材料が含まれる場合、または酸化物４０６ｂ１ｎに絶縁性材料が含まれる場合がある。
基板４００の温度としては、室温（２５℃）以上１５０℃以下、好ましくは室温以上１３０℃以下とすればよい。基板４００の温度を１００℃以上１３０℃以下とすることにより、酸化物中の水を除去することができる。このように不純物である水を除去することで、電界効果移動度の向上を図りながら、信頼性の向上を図ることができる。
また、基板４００の温度を室温以上１５０℃以下として成膜を行うことにより、酸化物中の浅い欠陥準位（ｓＤＯＳともいう）の低減を図ることができる。
成膜ガスとしては、アルゴンガス、酸素ガス及び窒素ガスのいずれか一または複数を導入すればよい。なお、アルゴンガスに代えてヘリウム、キセノン、クリプトン等の不活性ガスを用いてもよい。
酸素ガスを用いて酸化物を成膜する場合、酸素流量比が小さいほど、酸化物のキャリア移動度を高めることができる。酸素流量比は、酸化物の用途に応じた好ましい特性を得るために、０％以上３０％以下の範囲で適宜設定することができる。このとき、例えば、成膜ガスをアルゴンガスと酸素ガスの混合ガスにすることができる。さらに、成膜ガスに酸素ガスを含ませることにより、成膜される酸化物の酸素欠損量を低減することができる。このように、酸素欠損量を低減することで、酸化物の信頼性向上を図ることができる。
窒素流量比は、酸化物の用途に応じた好ましい特性を得るために、１０％以上１００％以下の範囲で適宜設定することができる。このとき、例えば、成膜ガスを窒素ガスとアルゴンガスの混合ガスにすることができる。また、成膜ガスを、窒素ガスと酸素ガスの混合ガスとしてもよいし、窒素ガスと酸素ガスとアルゴンガスの混合ガスとしてもよい。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガス、窒素ガス、及びアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、クライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
また、スパッタリング装置の電源には、ＤＣ電源、ＡＣ電源、またはＲＦ電源を用いればよい。
次に、第２の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。第２の加熱処理によって、酸化物４０６ｂ１の結晶性を高めることや、水素や水などの不純物を除去することなどができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化物４０６ｂ１上にリソグラフィー法によって、レジストマスクを形成し、酸化物４０６ｂ１および酸化物４０６ａ１をエッチングする。酸化物４０６ｂ１および酸化物４０６ａ１のエッチングは、ドライエッチング法を用いることができる。酸化物４０６ｂ１は、第１のバンドギャップを有する酸化物と第２のバンドギャップを有する酸化物とが、交互に積層された構造を有する。第１のバンドギャップを有する酸化物のエッチング条件と第２のバンドギャップを有する酸化物のエッチング条件と、を構造に合わせて、適宜エッチング条件を切り替えることが容易なドライエッチング装置を用いることが好ましい。また、第１のバンドギャップを有する酸化物と第２のバンドギャップを有する酸化物とを同一条件でエッチング出来る場合がある。酸化物４０６ｂ１のエッチングに続けて、酸化物４０６ａ１のエッチングを行ない、酸化物４０６ｂおよび酸化物４０６ａを形成する（図８（Ａ）乃至（Ｃ）参照。）。
なお、リソグラフィー法では、まず、フォトマスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次に、酸化物４０６ｂ上に導電体４１６ａ１および導電体４１６ａ２となる導電体を成膜する。導電体４１６ａ１および導電体４１６ａ２となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。導電体４１６ａ１および導電体４１６ａ２となる導電体として、導電性を有する酸化物、例えば、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
該酸化物は、酸化物４０６ａおよび酸化物４０６ｂ中の水素を吸収および外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタの電気特性および信頼性が向上することがある。または、該酸化物の代わりにチタンを用いても同様の機能を有する場合がある。
次に、導電体４１６ａ１および導電体４１６ａ２となる導電体上にバリア膜４１７ａ１およびバリア膜４１７ａ２となるバリア膜を成膜する。バリア膜４１７ａ１およびバリア膜４１７ａ２となるバリア膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、バリア膜４１７ａ１およびバリア膜４１７ａ２となるバリア膜として、酸化アルミニウムを成膜する。
次に、リソグラフィー法によって、導電体４１６ａ１および導電体４１６ａ２、バリア膜４１７ａ１およびバリア膜４１７ａ２を形成する。（図９（Ａ）乃至（Ｃ）参照。）。
次に、フッ化水素酸を純水で希釈した水溶液（希釈フッ酸液）を用いて洗浄処理を行ってもよい。希釈フッ酸液とは、純水にフッ化水素酸を約７０ｐｐｍの濃度で混合させた溶液のことである。次に、第３の加熱処理を行う。加熱処理の条件は、上述の第１の加熱処理の条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
これまでのドライエッチングを行うことによって、エッチングガスに起因した不純物が酸化物４０６ａおよび酸化物４０６ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６ａ膜中および酸化物４０６ｂ膜中の水分濃度および水素濃度を低減することができる。
次に、酸化物４０６ｃとなる酸化物を成膜する。酸化物４０６ｃとなる酸化物の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用いて、好ましくは酸素分圧の高い条件、より好ましくは酸素１００％を用いた条件を用いて、室温または１００℃以上２００℃以下の温度で成膜する。
酸化物４０６ｃとなる酸化物を上記のような条件にて成膜することによって酸化物４０６ａ、酸化物４０６ｂおよび絶縁体４０２に過剰酸素を注入することができて好ましい。
次に、酸化物４０６ｃとなる酸化物上に絶縁体４１２となる絶縁体を成膜する。絶縁体４１２となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
ここで、第４の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体４１２となる絶縁体中の水分濃度および水素濃度を低減させることができる。
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
導電体４０４となる導電体は、多層膜であってもよい。例えば、酸化物を上述の酸化物４０６ｃとなる酸化物と同様の条件を用いて成膜することで絶縁体４１２となる絶縁体へ酸素を添加することができる。絶縁体４１２となる絶縁体に添加された酸素は過剰酸素となる。
次に、該酸化物上に、導電体をスパッタリング法によって成膜することによって、該酸化物の電気抵抗値を低下させることができる。
導電体４０４となる導電体をリソグラフィー法によって加工し、導電体４０４を形成する。次に、酸化物４０６ｃとなる酸化物および絶縁体４１２となる絶縁体をリソグラフィー法によって、加工し、酸化物４０６ｃおよび絶縁体４１２を形成する（図１０（Ａ）乃至（Ｃ）参照。）。尚、本実施の形態では、導電体４０４を形成した後に酸化物４０６ｃおよび絶縁体４１２を形成する一例を示しているが、酸化物４０６ｃおよび絶縁体４１２を形成した後に、導電体４０４を形成しても構わない。
次に、絶縁体４０８ａを成膜し、絶縁体４０８ａ上に絶縁体４０８ｂを成膜する。絶縁体４０８ａおよび絶縁体４０８ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体４０８ｂとしては、ＡＬＤ法を用いた酸化アルミニウムを成膜することで、絶縁体４０８ａの上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる。
次に、絶縁体４０８ｂ上に絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０の成膜は、好ましくはＣＶＤ法を用いる。より好ましくはプラズマＣＶＤ法を用いて成膜する。プラズマＣＶＤ法による成膜では、絶縁体を成膜するステップ１と酸素を有する雰囲気でのプラズマ処理を行うステップ２と、を繰り返し行ってもよい。ステップ１とステップ２と、を複数回繰り返すことで過剰酸素を含む絶縁体４１０を形成することができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、第５の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理を行うことによって、絶縁体４１０中の水分濃度および水素濃度を低減させることができる。以上により、図１に示すトランジスタを作製することができる（図１（Ａ）乃至（Ｃ）参照。）。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１９および図２０を用いて説明する。
［記憶装置］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図１９および図２０に示す。
図１９および図２０に示す記憶装置は、トランジスタ９００、トランジスタ８００、トランジスタ７００、および容量素子６００を有している。
ここで、トランジスタ７００は先の実施の形態において図１等に記載したものと同様のトランジスタである。ここで図１９および図２０に示す、絶縁体７１２は絶縁体４０１ａに、絶縁体７１４は絶縁体４０１ｂに、絶縁体７１６は絶縁体３０１に、絶縁体７２０は絶縁体３０２に、絶縁体７２２は絶縁体３０３に、絶縁体７２４は絶縁体４０２に、絶縁体７７２は絶縁体４０８ａに、絶縁体７７４は絶縁体４０８ｂに、絶縁体７８０は絶縁体４１０に対応する。
トランジスタ７００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ７００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
さらにトランジスタ７００のバックゲートに負の電位を印加することで、トランジスタ７００のオフ電流をより小さくすることができる。この場合、トランジスタ７００のバックゲート電圧を維持できる構成とすることにより、電源の供給なしで長期間の記憶保持が可能となる。
トランジスタ９００は、トランジスタ７００と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ９００は、絶縁体７１６を有し、絶縁体７１６が開口部を有していて、開口部内に導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃが配置され、導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃおよび絶縁体７１６上の、絶縁体７２０、絶縁体７２２および絶縁体７２４と、絶縁体７２４上の酸化物４０６ｄと、酸化物４０６ｄ上の絶縁体４１２ａと、絶縁体４１２ａ上の導電体４０４ａと、を有する。ここで、導電体３１０ａ、導電体３１０ｂおよび導電体３１０ｃは導電体３１０と同じ層で、酸化物４０６ｄは酸化物４０６ｃと同じ層で、絶縁体４１２ａは絶縁体４１２と同じ層で、導電体４０４ａは導電体４０４と同じ層で形成される。
導電体３１０ａおよび導電体３１０ｃは、絶縁体７２０、７２２、７２４に形成された開口を介して酸化物４０６ｄと接している。よって、導電体３１０ａまたは導電体３１０ｃは、ソース電極又はドレイン電極のいずれかとして機能できる。また、導電体４０４ａまたは導電体３１０ｂの一方は、ゲート電極として機能でき、他方はバックゲート電極として機能できる。
トランジスタ９００の活性層として機能する酸化物４０６ｄは、酸化物４０６ｃなどと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ９００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。ここで、Ｉｃｕｔとは、バックゲート電圧及びトップゲート電圧が０Ｖのときのドレイン電流のことを指す。
トランジスタ７００のバックゲート電圧を、トランジスタ９００によって制御する。例えば、トランジスタ９００のトップゲート及びバックゲートをソースとダイオード接続し、トランジスタ９００のソースとトランジスタ７００のバックゲートを接続する構成とする。この構成でトランジスタ７００のバックゲートの負電位を保持するとき、トランジスタ９００のトップゲートーソース間の電圧および、バックゲートーソース間の電圧は、０Ｖになる。トランジスタ９００のＩｃｕｔは非常に小さいので、この構成とすることにより、トランジスタ７００およびトランジスタ９００に電源供給をしなくてもトランジスタ７００のバックゲートの負電位を長時間維持することができる。これにより、トランジスタ７００及びトランジスタ９００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
図１９、および図２０において、配線３００１はトランジスタ８００のソースと電気的に接続され、配線３００２はトランジスタ８００のドレインと電気的に接続されている。また、配線３００３はトランジスタ７００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ７００のトップゲートと電気的に接続され、配線３００６はトランジスタ７００のバックゲートと電気的に接続されている。そして、トランジスタ８００のゲート、およびトランジスタ７００のソースおよびドレインの他方は、容量素子６００の電極の一方と電気的に接続され、配線３００５は容量素子６００の電極の他方と電気的に接続されている。配線３００７はトランジスタ９００のソースと電気的に接続され、配線３００８はトランジスタ９００のトップゲートと電気的に接続され、配線３００９はトランジスタ９００のバックゲートと電気的に接続され、配線３０１０はトランジスタ９００のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
＜記憶装置の構成１＞
図１９、および図２０に示す記憶装置は、トランジスタ８００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ７００が導通状態となる電位にして、トランジスタ７００を導通状態とする。これにより、配線３００３の電位が、トランジスタ８００のゲート、および容量素子６００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ８００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ７００が非導通状態となる電位にして、トランジスタ７００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ７００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ８００をｎチャネル型とすると、トランジスタ８００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ８００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ８００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ８００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ８００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図１９、および図２０に示す記憶装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。
メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがＮＯＲ型の構成の場合、情報を読み出さないメモリセルのトランジスタ８００を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ８００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。または、例えば、メモリセルアレイがＮＡＮＤ型の構成の場合、情報を読み出さないメモリセルのトランジスタ８００を導通状態にすることで、所望のメモリセルの情報をのみ読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ８００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。
＜記憶装置の構成２＞
図１９、および図２０に示す記憶装置は、トランジスタ８００を有さない構成としてもよい。トランジスタ８００を有さない場合も、先に述べた記憶装置と同様の動作により情報の書き込みおよび保持動作が可能である。
例えば、トランジスタ８００を有さない場合における、情報の読み出しについて説明する。トランジスタ７００が導通状態になると、浮遊状態である配線３００３と容量素子６００とが導通し、配線３００３と容量素子６００の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００３の電位の変化量は、容量素子６００の電極の一方の電位（または容量素子６００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子６００の電極の一方の電位をＶ、容量素子６００の容量をＣ、配線３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子６００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
本構成とする場合、例えば、メモリセルを駆動させるための駆動回路にシリコンが適用されたトランジスタを用い、トランジスタ７００として、酸化物半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した記憶装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い記憶装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
さらに、トランジスタ７００は、先の実施の形態に記載の通り、多層構造の酸化物を活性層として用いており、大きいオン電流を得ることができる。これにより、さらに情報の書き込み速度を向上させ、高速な動作が可能となる。
＜記憶装置の構造１＞
本発明の一態様の記憶装置の一例を、図１９に示す。記憶装置は、トランジスタ９００、トランジスタ８００、トランジスタ７００、容量素子６００を有する。トランジスタ７００はトランジスタ８００の上方に設けられ、容量素子６００はトランジスタ８００、およびトランジスタ７００の上方に設けられている。
トランジスタ８００は、基板８１１上に設けられ、導電体８１６、絶縁体８１４、基板８１１の一部からなる半導体領域８１２、およびソース領域またはドレイン領域として機能する低抵抗領域８１８ａ、および低抵抗領域８１８ｂを有する。
トランジスタ８００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域８１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域８１８ａ、および低抵抗領域８１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ８００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域８１８ａ、および低抵抗領域８１８ｂは、半導体領域８１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体８１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図１９および図２０に示すトランジスタ８００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ８００を覆って、絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６が順に積層して設けられている。
絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体８２２は、その下方に設けられるトランジスタ８００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体８２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体８２４には、基板８１１、またはトランジスタ８００などから、トランジスタ７００及びトランジスタ９００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。ここで、バリア性とは、水素、および水に代表される不純物の拡散を抑制する機能とする。例えば、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中の一時間当たりの水素の拡散距離が５０ｎｍ以下であればよい。好ましくは、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中における一時間当たりの水素の拡散距離が３０ｎｍ以下、さらに好ましくは２０ｎｍ以下であるとよい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ７００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ７００及びトランジスタ９００と、トランジスタ８００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体８２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体８２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
なお、絶縁体８２６は、絶縁体８２４よりも誘電率が低いことが好ましい。例えば、絶縁体８２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体８２４の比誘電率は、絶縁体８２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６には容量素子６００、またはトランジスタ７００と電気的に接続する導電体８２８、および導電体８３０等が埋め込まれている。なお、導電体８２８、および導電体８３０はプラグ、または配線として機能を有する。また、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体８２８、および導電体８３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体８２６、および導電体８３０上に、配線層を設けてもよい。例えば、図１９において、絶縁体８５０、絶縁体８５２、及び絶縁体８５４が順に積層して設けられている。また、絶縁体８５０、絶縁体８５２、及び絶縁体８５４には、導電体８５６が形成されている。導電体８５６は、プラグ、または配線として機能を有する。なお導電体８５６は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体８５０は、絶縁体８２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体８５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体８５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ８００とトランジスタ７００及びトランジスタ９００とは、バリア層により分離することができ、トランジスタ８００からトランジスタ７００及びトランジスタ９００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ８００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体８５０と接する構造であることが好ましい。
絶縁体８５４上には、絶縁体８５８、絶縁体７１０、絶縁体７１２、絶縁体７１４、および絶縁体７１６が、順に積層して設けられている。絶縁体８５８、絶縁体７１０、絶縁体７１２、絶縁体７１４、および絶縁体７１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体８５８、絶縁体７１２、および絶縁体７１４には、例えば、基板８１１、またはトランジスタ８００を設ける領域などから、トランジスタ７００及びトランジスタ９００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体８２４と同様の材料を用いることができる。
また、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ７００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ７００及びトランジスタ９００と、トランジスタ８００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体７１２、および絶縁体７１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ７００及びトランジスタ９００への混入を防止することができる。また、トランジスタ７００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ７００及びトランジスタ９００に対する保護膜として用いることに適している。
また、例えば、絶縁体７１０、および絶縁体７１６には、絶縁体８２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体７１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体８５８、絶縁体７１０、絶縁体７１２、絶縁体７１４、および絶縁体７１６には、導電体７１８、及びトランジスタ７００及びトランジスタ９００を構成する導電体が埋め込まれている。なお、導電体７１８は、容量素子６００、またはトランジスタ８００と電気的に接続するプラグ、または配線としての機能を有する。導電体７１８は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。
特に、絶縁体８５８、絶縁体７１２、および絶縁体７１４と接する領域の導電体７１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ８００とトランジスタ７００とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ８００からトランジスタ７００及びトランジスタ９００への水素の拡散を抑制することができる。
絶縁体７１６の上方には、トランジスタ７００及びトランジスタ９００が設けられている。トランジスタ７００及びトランジスタ９００の上方には、絶縁体７８２および絶縁体７８４が設けられている。絶縁体７８２および絶縁体７８４は、絶縁体８２４と同様の材料を用いることができる。これにより、絶縁体７８２および絶縁体７８４は、トランジスタ７００及びトランジスタ９００に対する保護膜として機能する。さらに、図１９に示すように、絶縁体７１６、７２０、７２２、７２４、７７２、７７４、７８０に開口を形成して絶縁体７１４と絶縁体７８２が接する構成とすることが好ましい。このような構成とすることにより、絶縁体７１４と絶縁体７８２でトランジスタ７００、トランジスタ９００を封止することができ、水素または水などの不純物の浸入を防ぐことができる。
絶縁体７８４の上には、絶縁体６１０が設けられている。絶縁体６１０は、絶縁体８２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体６１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体７２０、絶縁体７２２、絶縁体７２４、絶縁体７７２、絶縁体７７４、絶縁体７８０、絶縁体７８２、絶縁体７８４および絶縁体６１０には、導電体７８５等が埋め込まれている。
導電体７８５は、容量素子６００、トランジスタ７００、またはトランジスタ８００と電気的に接続するプラグ、または配線として機能を有する。導電体７８５は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。
例えば、導電体７８５を積層構造として設ける場合、酸化しにくい（耐酸化性が高い）導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体７２４と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体７２４から過剰な酸素を、導電体７８５が吸収することを抑制することができる。また、導電体７８５は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体７２４と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体７８５中の不純物、および導電体７８５の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
また、絶縁体６１０、および導電体７８５上に、導電体７８７、および容量素子６００などを設ける。なお、容量素子６００は、導電体６１２と、絶縁体６３０、絶縁体６３２、絶縁体６３４、および導電体６１６とを有する。導電体６１２、および導電体６１６は、容量素子６００の電極として機能を有し、絶縁体６３０、絶縁体６３２、および絶縁体６３４は容量素子６００の誘電体として機能を有する。
導電体７８７は、容量素子６００、トランジスタ７００、またはトランジスタ８００と電気的に接続するプラグ、または配線として機能を有する。また、導電体６１２は、容量素子６００の電極の一方として機能を有する。なお、導電体７８７、および導電体６１２は、同時に形成することができる。
導電体７８７、および導電体６１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
絶縁体６３０、絶縁体６３２および絶縁体６３４は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体６３２に、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用いた場合、容量素子６００は、単位面積当たりの容量を大きくすることができる。また、絶縁体６３０、および絶縁体６３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。絶縁耐力が大きい絶縁体により、高誘電体を挟むことで、容量素子６００の静電破壊を抑制し、かつ容量の大きな容量素子とすることができる。
また、導電体６１６は、絶縁体６３０、絶縁体６３２および絶縁体６３４を介して、導電体６１２の側面、および上面を覆うように設ける。当該構成により、導電体６１２の側面は、絶縁体を介して、導電体６１６に包まれる。当該構成とすることで、導電体６１２の側面でも容量が形成されるため、容量素子の投影面積当たりの容量を増加させることができる。従って、記憶装置の小面積化、高集積化、および微細化が可能となる。
なお、導電体６１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６１６、および絶縁体６３４上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体８２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例１＞
記憶装置の変形例の一例を、図２０に示す。図２０は、図１９と、トランジスタ８００の構成が異なる。
図２０に示すトランジスタ８００はチャネルが形成される半導体領域８１２（基板８１１の一部）が凸形状を有する。また、半導体領域８１２の側面および上面を、絶縁体８１４を介して、導電体８１６が覆うように設けられている。なお、導電体８１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ８００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
当該構成のトランジスタ８００と、トランジスタ７００を組み合わせて用いることで、小面積化、高集積化、微細化が可能となる。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１１ａ スパッタリングターゲット
１２ スパッタリングターゲット
５０ａ バッキングプレート
５０ｃ バッキングプレート
６６ シャッタ
６７ 部
１００ トランジスタ
１００ａ 部分
１００ｂ 部分
１０２ 基板
１０４ 絶縁体
１０６ 導電体
１０８ 酸化物
１０８ａ 酸化物
１０８ｂ 酸化物
１０８ｃ 酸化物
１０８ｎ 領域
１１０ 絶縁体
１１２ 導電体
１１６ 絶縁体
１１８ 絶縁体
１２０ａ 導電体
１２０ｂ 導電体
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３１０ 導電体
３１０ａ 導電体
３１０ｂ 導電体
３１０ｃ 導電体
４００ 基板
４０１ａ 絶縁体
４０１ｂ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０４ａ 導電体
４０６ａ 酸化物
４０６ａ１ 酸化物
４０６ｂ 酸化物
４０６ｂ１ 酸化物
４０６ｂ１ｎ 酸化物
４０６ｂ１ｗ 酸化物
４０６ｂｎ 酸化物
４０６ｂｎ＿ｎ 酸化物
４０６ｂｎ＿１ 酸化物
４０６ｂｎ＿２ 酸化物
４０６ｂｗ 酸化物
４０６ｂｗ＿ｎ 酸化物
４０６ｂｗ＿１ 酸化物
４０６ｂｗ＿２ 酸化物
４０６ｃ 酸化物
４０６ｄ 酸化物
４０８ａ 絶縁体
４０８ｂ 絶縁体
４１０ 絶縁体
４１２ 絶縁体
４１２ａ 絶縁体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１７ａ１ バリア膜
４１７ａ２ バリア膜
５００ トランジスタ
５０２ 基板
５０４ 導電体
５０６ 絶縁体
５０７ 絶縁体
５０８ 酸化物
５０８ａ 酸化物
５０８ｂ 酸化物
５０８ｃ 酸化物
５０８ｎ 領域
５１２ａ 導電体
５１２ｂ 導電体
５１４ 絶縁体
５１６ 絶縁体
５１８ 絶縁体
５２０ａ 導電体
５２０ｂ 導電体
５４２ａ 開口部
５４２ｂ 開口部
５４２ｃ 開口部
６００ 容量素子
６１０ 絶縁体
６１２ 導電体
６１６ 導電体
６３０ 絶縁体
６３２ 絶縁体
６３４ 絶縁体
６５０ 絶縁体
７００ トランジスタ
７１０ 絶縁体
７１２ 絶縁体
７１４ 絶縁体
７１６ 絶縁体
７１８ 導電体
７２０ 絶縁体
７２２ 絶縁体
７２４ 絶縁体
７７２ 絶縁体
７７４ 絶縁体
７８０ 絶縁体
７８２ 絶縁体
７８４ 絶縁体
７８５ 導電体
７８７ 導電体
８００ トランジスタ
８１１ 基板
８１２ 半導体領域
８１４ 絶縁体
８１６ 導電体
８１８ａ 低抵抗領域
８１８ｂ 低抵抗領域
８２０ 絶縁体
８２２ 絶縁体
８２４ 絶縁体
８２６ 絶縁体
８２８ 導電体
８３０ 導電体
８５０ 絶縁体
８５２ 絶縁体
８５４ 絶縁体
８５６ 導電体
８５８ 絶縁体
９００ トランジスタ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３００７ 配線
３００８ 配線
３００９ 配線
３０１０ 配線

Claims (15)

  1. ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁体と、金属酸化物を有し、
    前記ゲート絶縁体は、前記ゲート電極と前記金属酸化物との間に位置し、
    前記ゲート電極は、前記ゲート絶縁体を介して、前記金属酸化物と重なる領域を有し、
    前記ソース電極および前記ドレイン電極は、前記金属酸化物の上面と接する領域を有し、
    前記金属酸化物は、第１の酸化物層と、前記第１の酸化物層に接する第２の酸化物層と、を有し、
    前記第１の酸化物層は、第１のバンドギャップを有し、
    前記第２の酸化物層は、前記第１のバンドギャップよりも大きい第２のバンドギャップを有し、
    前記第１の酸化物層は、インジウムおよび亜鉛の一方または双方を有し、
    前記第２の酸化物層は、インジウム、亜鉛、および元素Ｍ（元素Ｍは、アルミニウム、ガリウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一、または複数）を有し、
    前記金属酸化物は、０．５ｎｍ以上３ｎｍ以下のサイズの第１の領域と、０．５ｎｍ以上３ｎｍ以下のサイズの第２の領域とを有し、
    前記第１の領域は、キャリアとなる電子又はホールを流す機能を有し、前記第２の領域は、前記キャリアを流さない機能を有し、
    前記ゲート電極の電圧を０Ｖに保持した状態において、前記第２の酸化物層の伝導帯下端とフェルミレベルとの差は、前記第１の酸化物層の伝導帯下端とフェルミレベルとの差より大きいトランジスタ。
  2. ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁体と、金属酸化物を有し、
    前記ゲート絶縁体は、前記ゲート電極と前記金属酸化物との間に位置し、
    前記ゲート電極は、前記ゲート絶縁体を介して、前記金属酸化物と重なる領域を有し、
    前記ソース電極および前記ドレイン電極は、前記金属酸化物の上面と接する領域を有し、
    前記金属酸化物は、第１の酸化物層と、前記第１の酸化物層に接する第２の酸化物層と、有し、
    前記第１の酸化物層は、第１のバンドギャップを有し、
    前記第２の酸化物層は、前記第１のバンドギャップよりも大きい第２のバンドギャップを有し、
    前記金属酸化物は、前記第１の酸化物層を２層以上有し、
    前記第１の酸化物層は、インジウムおよび亜鉛の一方または双方を有し、
    前記第２の酸化物層は、インジウム、亜鉛、および元素Ｍ（元素Ｍは、アルミニウム、ガリウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一、または複数）を有し、
    前記金属酸化物は、０．５ｎｍ以上３ｎｍ以下のサイズの第１の領域と、０．５ｎｍ以上３ｎｍ以下のサイズの第２の領域とを有し、
    前記第１の領域は、キャリアとなる電子又はホールを流す機能を有し、前記第２の領域は、前記キャリアを流さない機能を有し、
    前記ゲート電極の電圧を０Ｖに保持した状態において、前記第２の酸化物層の伝導帯下端とフェルミレベルとの差は、前記第１の酸化物層の伝導帯下端とフェルミレベルとの差より大きいトランジスタ。
  3. ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁体と、金属酸化物を有し、
    前記ゲート絶縁体は、前記ゲート電極と前記金属酸化物との間に位置し、
    前記ゲート電極は、前記ゲート絶縁体を介して、前記金属酸化物と重なる領域を有し、
    前記ソース電極および前記ドレイン電極は、前記金属酸化物の上面と接する領域を有し、
    前記金属酸化物は、第１の酸化物層と、前記第１の酸化物層に接する第２の酸化物層と、有し、
    前記第１の酸化物層は、第１のバンドギャップを有し、
    前記第２の酸化物層は、前記第１のバンドギャップよりも大きい第２のバンドギャップを有し、
    前記金属酸化物は、前記第１の酸化物層を２層以上有し、
    前記第１の酸化物層は、インジウムおよび亜鉛の一方または双方を有し、
    前記第２の酸化物層は、インジウム、亜鉛、および元素Ｍ（元素Ｍは、アルミニウム、ガリウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一、または複数）を有し、
    前記金属酸化物は、０．５ｎｍ以上３ｎｍ以下のサイズの第１の領域と、０．５ｎｍ以上３ｎｍ以下のサイズの第２の領域とを有し、
    前記第１の領域は、キャリアとなる電子又はホールを流す機能を有し、前記第２の領域は、前記キャリアを流さない機能を有し、
    前記ゲート電極に正の電圧が印加された状態において、前記第２の酸化物層の伝導帯下端は、前記第１の酸化物層の伝導帯下端よりエネルギーが低く、
    前記ゲート電極に負の電圧が印加された状態において、前記第２の酸化物層の伝導帯下端は、前記第１の酸化物層の伝導帯下端よりエネルギーが高いトランジスタ。
  4. 請求項２または請求項３において、
    前記金属酸化物は、前記第１の酸化物層を、３層以上１０層以下を有するトランジスタ。
  5. ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁体と、第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物を有し、
    前記ゲート絶縁体は、前記ゲート電極と前記第１の金属酸化物との間に位置し、
    前記ゲート電極は、前記ゲート絶縁体および前記第１の金属酸化物を介して、前記第２の金属酸化物と重なる領域を有し、
    前記ソース電極および前記ドレイン電極は、前記第２の金属酸化物の上面と接する領域を有し、
    前記第３の金属酸化物は、前記第２の金属酸化物の上面と接する領域を有し、
    前記第２の金属酸化物は、第１の酸化物層と、前記第１の酸化物層に接する第２の酸化物層と、有し、
    前記第１の酸化物層は、第１のバンドギャップを有し、
    前記第２の酸化物層は、前記第１のバンドギャップよりも大きい第２のバンドギャップを有し、
    前記第１の酸化物層は、インジウムおよび亜鉛の一方または双方を有し、
    前記第２の酸化物層は、インジウム、亜鉛、および元素Ｍ（元素Ｍは、アルミニウム、ガリウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一、または複数）を有し、
    前記第２の金属酸化物は、０．５ｎｍ以上３ｎｍ以下のサイズの第１の領域と、０．５ｎｍ以上３ｎｍ以下のサイズの第２の領域とを有し、
    前記第１の領域は、キャリアとなる電子又はホールを流す機能を有し、前記第２の領域は、前記キャリアを流さない機能を有し、
    前記ゲート電極の電圧を０Ｖに保持した状態において、前記第２の酸化物層の伝導帯下端とフェルミレベルとの差は、前記第１の酸化物層の伝導帯下端とフェルミレベルとの差より大きいトランジスタ。
  6. ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁体と、第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物を有し、
    前記ゲート絶縁体は、前記ゲート電極と前記第１の金属酸化物との間に位置し、
    前記ゲート電極は、前記ゲート絶縁体および前記第１の金属酸化物を介して、前記第２の金属酸化物と重なる領域を有し、
    前記ソース電極および前記ドレイン電極は、前記第２の金属酸化物の上面と接する領域を有し、
    前記第３の金属酸化物は、前記第２の金属酸化物の上面と接する領域を有し、
    前記第２の金属酸化物は、第１の酸化物層と、前記第１の酸化物層に接する第２の酸化物層と、有し、
    前記第１の酸化物層は、第１のバンドギャップを有し、
    前記第２の酸化物層は、前記第１のバンドギャップよりも大きい第２のバンドギャップを有し、
    前記第２の金属酸化物は、前記第１の酸化物層を、２層以上を有し、
    前記第１の酸化物層は、インジウムおよび亜鉛の一方または双方を有し、
    前記第２のバンドギャップを有する酸化物層は、インジウム、亜鉛、および元素Ｍ（元素Ｍは、アルミニウム、ガリウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一、または複数）を有し、
    前記第２の金属酸化物は、０．５ｎｍ以上３ｎｍ以下のサイズの第１の領域と、０．５ｎｍ以上３ｎｍ以下のサイズの第２の領域とを有し、
    前記第１の領域は、キャリアとなる電子又はホールを流す機能を有し、前記第２の領域は、前記キャリアを流さない機能を有し、
    前記ゲート電極の電圧を０Ｖに保持した状態において、前記第２の酸化物層の伝導帯下端とフェルミレベルとの差は、前記第１の酸化物層の伝導帯下端とフェルミレベルとの差より大きいトランジスタ。
  7. ゲート電極と、ソース電極と、ドレイン電極と、ゲート絶縁体と、第１の金属酸化物と、第２の金属酸化物と、第３の金属酸化物を有し、
    前記ゲート絶縁体は、前記ゲート電極と前記第１の金属酸化物との間に位置し、
    前記ゲート電極は、前記ゲート絶縁体および前記第１の金属酸化物を介して、前記第２の金属酸化物と重なる領域を有し、
    前記ソース電極および前記ドレイン電極は、前記第２の金属酸化物の上面と接する領域を有し、
    前記第３の金属酸化物は、前記第２の金属酸化物の上面と接する領域を有し、
    前記第２の金属酸化物は、第１の酸化物層と、前記第１の酸化物層に接する第２の酸化物層と、有し、
    前記第１の酸化物層は、第１のバンドギャップを有し、
    前記第２の酸化物層は、前記第１のバンドギャップよりも大きい第２のバンドギャップを有し、
    前記第２の金属酸化物は、前記第１の酸化物層を２層以上有し、
    前記第１の酸化物層は、インジウムおよび亜鉛の一方または双方を有し、
    前記第２の酸化物層は、インジウム、亜鉛、および元素Ｍ（元素Ｍは、アルミニウム、ガリウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一、または複数）を有し、
    前記第２の金属酸化物は、０．５ｎｍ以上３ｎｍ以下のサイズの第１の領域と、０．５ｎｍ以上３ｎｍ以下のサイズの第２の領域とを有し、
    前記第１の領域は、キャリアとなる電子又はホールを流す機能を有し、前記第２の領域は、前記キャリアを流さない機能を有し、
    前記第１の金属酸化物は、前記第１の酸化物層よりバンドギャップが大きいトランジスタ。
  8. 請求項６または請求項７において、
    前記第２の金属酸化物は、前記第１の酸化物層を、３層以上１０層以下を有するトランジスタ。
  9. 請求項５乃至請求項８のいずれか一において、
    前記第２の金属酸化物は、チャネル形成領域を有し、
    前記チャネル形成領域のチャネル幅方向において、前記第３の金属酸化物は、前記第２の金属酸化物を覆う様に配されるトランジスタ。
  10. 請求項５乃至請求項９のいずれか一において、
    前記第１の金属酸化物のバンドギャップおよび前記第３の金属酸化物のバンドギャップは、前記第２の金属酸化物のバンドギャップより大きいトランジスタ。
  11. 請求項１乃至請求項１０のいずれか一において、
    前記第１の酸化物層は、膜厚が０．５ｎｍ以上１０ｎｍ以下の領域を有するトランジスタ。
  12. 請求項１乃至請求項１１のいずれか一において、
    前記第１の酸化物層は、膜厚が０．５ｎｍ以上２．０ｎｍ以下の領域を有するトランジスタ。
  13. 請求項１乃至請求項１２のいずれか一において、
    前記第２の酸化物層は、膜厚が０．１ｎｍ以上１０ｎｍ以下の領域を有するトランジスタ。
  14. 請求項１乃至請求項１３のいずれか一において、
    前記第２の酸化物層は、膜厚が０．１ｎｍ以上３．０ｎｍ以下の領域を有するトランジスタ。
  15. 請求項１乃至請求項１４のいずれか一において、
    前記第１の酸化物層のキャリア密度は、６×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下であるトランジスタ。
JP2017124719A 2016-06-27 2017-06-27 トランジスタおよび半導体装置 Expired - Fee Related JP6798942B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016127106 2016-06-27
JP2016127106 2016-06-27
JP2016140981 2016-07-18
JP2016140981 2016-07-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020192553A Division JP2021036615A (ja) 2016-06-27 2020-11-19 トランジスタ

Publications (3)

Publication Number Publication Date
JP2018019074A JP2018019074A (ja) 2018-02-01
JP2018019074A5 JP2018019074A5 (ja) 2019-06-20
JP6798942B2 true JP6798942B2 (ja) 2020-12-09

Family

ID=60677919

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017124719A Expired - Fee Related JP6798942B2 (ja) 2016-06-27 2017-06-27 トランジスタおよび半導体装置
JP2020192553A Withdrawn JP2021036615A (ja) 2016-06-27 2020-11-19 トランジスタ
JP2022137406A Withdrawn JP2022169759A (ja) 2016-06-27 2022-08-31 トランジスタ及び半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020192553A Withdrawn JP2021036615A (ja) 2016-06-27 2020-11-19 トランジスタ
JP2022137406A Withdrawn JP2022169759A (ja) 2016-06-27 2022-08-31 トランジスタ及び半導体装置

Country Status (2)

Country Link
US (1) US20170373195A1 (ja)
JP (3) JP6798942B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
WO2019145807A1 (ja) * 2018-01-25 2019-08-01 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019175698A1 (ja) 2018-03-12 2019-09-19 株式会社半導体エネルギー研究所 金属酸化物、及び金属酸化物を有するトランジスタ
CN108878512B (zh) * 2018-06-29 2020-08-25 云南大学 一种金属氧化物叠层场效应材料及其应用
JP2020009960A (ja) * 2018-07-11 2020-01-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11031506B2 (en) * 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
WO2020059026A1 (ja) * 2018-09-18 2020-03-26 シャープ株式会社 表示装置、および表示装置の製造方法
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
CN118696615A (zh) * 2022-02-25 2024-09-24 株式会社半导体能源研究所 存储装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5382763B2 (ja) * 2008-04-09 2014-01-08 独立行政法人産業技術総合研究所 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070928A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101778224B1 (ko) * 2010-10-12 2017-09-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101457833B1 (ko) * 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9614258B2 (en) * 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
JP6199581B2 (ja) * 2013-03-08 2017-09-20 株式会社半導体エネルギー研究所 金属酸化物膜、及び半導体装置
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Also Published As

Publication number Publication date
JP2021036615A (ja) 2021-03-04
US20170373195A1 (en) 2017-12-28
JP2022169759A (ja) 2022-11-09
JP2018019074A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6798942B2 (ja) トランジスタおよび半導体装置
JP7052110B2 (ja) 表示装置
JP7025488B2 (ja) トランジスタ
CN105849875B (zh) 半导体装置及其制造方法
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10504925B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2015128153A (ja) 半導体装置及びその作製方法
US10475931B2 (en) Semiconductor device and manufacturing method thereof
US10615187B2 (en) Transistor, semiconductor device, and electronic device
US12119353B2 (en) Semiconductor device, electronic component, and electronic device
JP6873840B2 (ja) トランジスタ
WO2018002757A1 (ja) トランジスタ
WO2018002764A1 (ja) スパッタリング装置を用いた金属酸化物の作製方法
WO2017216682A1 (ja) スパッタリング装置およびトランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6798942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees