JP2018074151A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018074151A
JP2018074151A JP2017202560A JP2017202560A JP2018074151A JP 2018074151 A JP2018074151 A JP 2018074151A JP 2017202560 A JP2017202560 A JP 2017202560A JP 2017202560 A JP2017202560 A JP 2017202560A JP 2018074151 A JP2018074151 A JP 2018074151A
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017202560A
Other languages
English (en)
Inventor
佑太 遠藤
Yuta Endo
佑太 遠藤
寛美 澤井
Hiromi Sawai
寛美 澤井
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018074151A publication Critical patent/JP2018074151A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】高性能で信頼性の高い半導体装置を提供する。
【解決手段】第１の酸化物と、ソース電極と、ドレイン電極と、第１の酸化物上、ソース電極上およびドレイン電極上の第２の酸化物と、第２の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極は、第１の酸化物と電気的に接続され、ドレイン電極は、第１の酸化物と電気的に接続され、第１の酸化物および第２の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、第１の酸化物および第２の酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含み、第１の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、第２の酸化物Ｉｎ、Ｚｎ及び元素Ｍの原子数比と、が、等しいまたは近傍の半導体装置。
【選択図】図１

Description

本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
半導体装置が有するトランジスタは、良好な電気特性と高い信頼性が求められている。例えば、トランジスタのチャネルが形成される領域（チャネル形成領域と呼ぶ）およびその近傍の状態は、トランジスタの電気特性および信頼性に大きく影響する。従って、チャネル形成領域およびその近傍は、欠陥や汚染などの電気特性の悪化および信頼性の低下を招く要因を出来る限り取り除くことが重要である。
本発明の一態様によれば、チャネル形成領域およびその近傍の欠陥や汚染などを低減し、良好な電気特性および高い信頼性のトランジスタを有する半導体装置とすることができる。
また、本発明の一態様は、第１の酸化物と、ソース電極と、ドレイン電極と、第１の酸化物上、ソース電極上およびドレイン電極上の第２の酸化物と、第２の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極は、第１の酸化物と電気的に接続され、ドレイン電極は、第１の酸化物と電気的に接続され、第１の酸化物および第２の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、第１の酸化物および第２の酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含み、第１の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、第２の酸化物Ｉｎ、Ｚｎ及び元素Ｍの原子数比と、が、等しいまたは近傍の半導体装置である。
また、上記の第１の酸化物の電子親和力と、第２の酸化物の電子親和力と、の差は０ｅＶ以上０．１５ｅＶ以下である。
また、上記の第２の酸化物は、ソース電極と電気的に接続されている。
また、本発明の一態様は、第１の酸化物と、ソース電極と、ドレイン電極と、第１の酸化物上、ソース電極上およびドレイン電極上の第２の酸化物と、第２の酸化物上の第３の酸化物と、第３の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、 ソース電極は、第１の酸化物と電気的に接続され、ドレイン電極は、第１の酸化物と電気的に接続され、第１の酸化物、第２の酸化物および第３の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、第１の酸化物および第２の酸化物は、それぞれ元素Ｍ原子より多くのＩｎ原子を含み、第３の酸化物は、Ｉｎ原子より多くの元素Ｍの原子を含み、第１の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、第２の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、が、等しいまたは近傍の半導体装置である。
また、上記の第１の酸化物の電子親和力と、第２の酸化物の電子親和力と、の差は０ｅＶ以上０．１５ｅＶ以下であり、第３の酸化物の電子親和力は、第２の酸化物の電子親和力より小さく、第３の酸化物の電子親和力と、第２の酸化物の電子親和力と、の差は、０．２ｅＶ以上０．４ｅＶ以下である。
また、上記の第２の酸化物は、ソース電極と電気的に接続されている。
また、本発明の一態様は、第１の酸化物と、第１の酸化物上の第２の酸化物と、ソース電極とドレイン電極と、第２の酸化物上、ソース電極上およびドレイン電極上の第３の酸化物と、第３の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極は、第２の酸化物と電気的に接続され、ドレイン電極は、第２の酸化物と電気的に接続され、第１の酸化物、第２の酸化物および第３の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、第２の酸化物および第３の酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含み、第２の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、第３の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、が、等しいまたは近傍の半導体装置である。
また、上記の第２の酸化物の電子親和力と、第３の酸化物の電子親和力と、の差は０ｅＶ以上０．１５ｅＶ以下である。
また、上記の第３の酸化物は、ソース電極と電気的に接続されている。
また、本発明の一態様は、上記の半導体装置と、プリント基板と、を有するモジュールである。
また、本発明の一態様は、上記の半導体装置と、上記のモジュールと、スピーカーまたは操作キーと、を有する電子機器である。
また、本発明の一態様は、上記の半導体装置を複数個有し、ダイシング用の領域を有する半導体ウエハである。
また、本発明の一態様は、第１のターゲットを用いたスパッタリング法により、第１の酸化物を形成し、第１の酸化物上に第２のターゲットを用いたスパッタリング法により、第２の酸化物を形成し、第２の酸化物上に第１の導電体および第２の導電体を形成し、第２の酸化物、第１の導電体、および第２の導電体上に第３のターゲットを用いたスパッタリング法により、第３の酸化物を、形成し、第３の酸化物上に、絶縁体を形成し、絶縁体上に第３の導電体を形成し、第１のターゲット、第２のターゲットおよび第３のターゲットは、少なくとも２種以上の金属元素を有し、第２のターゲットにおける金属元素の原子数比と、第３のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍である半導体装置の作製方法である。
また、上記の第２のターゲットおよび第３のターゲットは、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、元素Ｍの原子よりも多くのＩｎ原子を含むと好ましい。
また、上記の第１の酸化物と、第２の酸化物と、は、減圧下において第１の酸化物、第２の酸化物の順に形成すると好ましい。
また、本発明の一態様は、第１のターゲットを用いたスパッタリング法により、第１の酸化物を形成し、第１の酸化物上に第２のターゲットを用いたスパッタリング法により、第２の酸化物を形成し、第２の酸化物上に第１の導電体および第２の導電体を形成し、第２の酸化物上、第１の導電体上および第２の導電体上に第３のターゲットを用いたスパッタリング法により、第３の酸化物を、形成し、第３の酸化物上に第４のターゲットを用いたスパッタリング法により、第４の酸化物を、形成し、第４の酸化物上に、絶縁体を形成し、絶縁体上に第３の導電体を形成し、第１のターゲット、第２のターゲット、第３のターゲットおよび第４のターゲットは、少なくとも２種以上の金属元素を有し、第２のターゲットにおける金属元素の原子数比と、第３のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍である半導体装置の作製方法である。
また、上記の第１乃至第４のターゲットは、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、第２のターゲットおよび第３のターゲットは、それぞれ、元素Ｍの原子よりも多くのＩｎ原子を含み、第４のターゲットは、Ｉｎ原子よりも多くの元素Ｍの原子を含むと好ましい。
また、上記の第１の酸化物と、第２の酸化物と、は、減圧下において第１の酸化物、第２の酸化物の順に形成すると好ましい。
また、上記の第３の酸化物と、第４の酸化物と、は、減圧下において第３の酸化物、第４の酸化物の順に形成すると好ましい。
また、本発明の一態様は、モジュールの作製方法であって、モジュールは、上記の半導体装置の作製方法を用いて作製された半導体装置と、プリント基板と、を有する。
また、本発明の一態様は、電子機器の作製方法であって、電子機器は、上記の半導体装置の作製方法を用いて作製された半導体装置と、上記のモジュールの作製方法を用いて作製されたモジュールと、スピーカーまたは操作キーと、を有する電子機器である。
良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様は、信頼性の高い半導体装置を提供することができる。または、微細化または高集積化が可能な半導体装置を提供することができる。または、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、情報の書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの上面図および断面図。 酸化物のエネルギーバンド構造を説明する図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る半導体ウエハの上面図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。 本発明の一態様に係る電子機器を示す図。 実施例のＩｄ−Ｖｇ特性を説明する図。 実施例のΔＩｄｓおよびΔＶｓｈの＋ＧＢＴストレス時間依存性を説明する図。 実施例のΔＩｄｓおよびΔＶｓｈの＋ＧＢＴストレス時間依存性を説明する図。 実施例のΔＩｄｓおよびΔＶｓｈの＋ＧＢＴストレス時間依存性を説明する図。 実施例のΔＩｄｓおよびΔＶｓｈの＋ＤＢＴストレス時間依存性を説明する図。 実施例のΔＩｄｓおよびΔＶｓｈの−ＢＧＢＴストレス時間依存性を説明する図。 実施例のΔＩｄｓおよびΔＶｓｈの＋ＤＧＢＴストレス時間依存性を説明する図。 実施例のΔＩｄｓおよびΔＶｓｈの−ＧＢＴストレス時間依存性を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
＜半導体装置の構成例１＞
以下では、本発明の一態様に係るトランジスタ１０００を有する半導体装置の一例について説明する。
図１（Ａ）は、トランジスタ１０００を有する半導体装置の上面図である。また、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１０００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１０００のチャネル幅方向の断面図でもある。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板４００と、基板４００上の絶縁体４０１と、絶縁体４０１上のトランジスタ１０００と、トランジスタ１０００上の絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、を有する。
トランジスタ１０００は、絶縁体４０１上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、導電体４０４上の絶縁体４１８と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
図１（Ｂ）および（Ｃ）において、絶縁体４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。
トランジスタ１０００において、導電体４０４は第１のゲート電極としての機能を有する。導電体４０４は、導電体４０４ａおよび導電体４０４ｂの積層構造とすることができる。さらに、導電体４０４は、３層以上の積層構造とすることもできる。例えば、酸素の透過を抑制する機能を有する導電体４０４ａを導電体４０４ｂの下層に成膜することで導電体４０４ｂの酸化を防ぐことができる。または、例えば、導電体４０４が酸化耐性を有する金属を有することが好ましい。または、例えば、酸化物導電体などを用いてもよい。または、例えば、導電性を有する酸化物を含む多層構造としてもよい。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化を防ぐことができる。または、導電体４１６ａ１および導電体４１６ａ２が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
トランジスタ１０００において、酸化物４０６ｂおよび酸化物４０６ｃはチャネル形成領域を有する。即ちトランジスタ１０００は、導電体４０４に印加する電位によって、酸化物４０６ｂおよび酸化物４０６ｃの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
図１（Ｃ）に示すように、第１のゲート電極の機能を有する導電体４０４は、第１のゲート絶縁体の機能を有する絶縁体４１２を介して酸化物４０６ｂの全体および酸化物４０６ｃの一部を覆うように配される。従って、第１のゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂの全体および酸化物４０６ｃの一部を電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
さらに、図１（Ｂ）に示すように、酸化物４０６ｂ、および酸化物４０６ｃで、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２を挟み込む形状とすることで、ソース電極またはドレイン電極と接触する面積を大きくすることができる。従って、酸化物４０６ｂおよび酸化物４０６ｃと、導電体４１６ａ１および導電体４１６ａ２と、の接触面積が大きくなり、コンタクト抵抗が下げられて好ましい。
酸化物４０６は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。ただし、酸化物の代わりに、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
ここで、酸化物４０６ｂおよび酸化物４０６ｃに用いるＩｎ−Ｍ−Ｚｎ酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含むことが好ましい。このような酸化物とすることでトランジスタ１０００の移動度が上がり、キャリア密度も高くなる。また、ゲート電極としての機能を有する導電体４０４側に該酸化物を配置することで、チャネル形成領域の制御性が高くなり好ましい。
ここで、例えば、酸化物４０６ｂと、酸化物４０６ｃと、を等しいか、または近傍の組成の酸化物半導体を用いると好ましい。または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、概ね同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、概ね同じプロセス条件（例えば、成膜温度、酸素ガスの比率など）で成膜することが好ましい。
または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、異なる組成を有するスパッタリングターゲットを用いて成膜してもよい。例えば、酸化物４０６ｂと、酸化物４０６ｃとの、プロセス条件（例えば、成膜温度、酸素ガスの比率など）を適宜調整することで、酸化物４０６ｂと、酸化物４０６ｃと、を等しいか、または近傍の組成の酸化物半導体を成膜することができる場合がある。酸化物４０６ｂおよび酸化物４０６ｃに組成の近い酸化物半導体を用いるほど好ましい場合があるが、要求される厚さや機能が異なるため、最適な成膜条件も異なってくる場合がある。したがって、異なる組成を有するスパッタリングターゲットを用いて、酸化物４０６ｂと、酸化物４０６ｃと、を成膜することで、等しいか、または近傍の組成のスパッタリングターゲットを用いた場合よりも、酸化物４０６ｂと酸化物４０６ｃとの組成を近付けることができて好ましい場合がある。
酸化物４０６ｂと、酸化物４０６ｃと、を等しいか、または近傍の組成とすることで、酸化物４０６ｂの電子親和力と、酸化物４０６ｃの電子親和力と、は等しいか、差が小さくなる。特に、組成だけでなく、プロセス条件も概ね同じであれば、酸化物４０６ｂの電子親和力と、酸化物４０６ｃの電子親和力と、は等しいか、差が小さくなる。従って、酸化物４０６ｂと、酸化物４０６ｃと、の界面準位密度を低減することができる。界面準位密度を低減することで、トランジスタ１０００のオン電流の低下を防止することができる。尚、電子親和力は、伝導帯下端のエネルギー値Ｅｃと言い換えることができる。酸化物４０６ｂのＥｃと、酸化物４０６ｃのＥｃと、の差は小さい方が好ましく、好ましくは、０ｅＶ以上０．１５ｅＶ以下、より好ましくは、０Ｖ以上０．０７ｅＶ以下とする。
電子親和力またはＥｃは、図１６に示すように、真空準位と価電子帯上端のエネルギーＥｖとの差であるイオン化ポテンシャルＩｐと、エネルギーギャップＥｇから求めることができる。イオン化ポテンシャルＩｐは、例えば、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。エネルギーギャップＥｇは、例えば、分光エリプソメータを用いて測定することができる。
また、トランジスタ１０００の構成において、酸化物４０６ｂの上面、および側面に、ソース電極またはドレイン電極を形成する際の加工ダメージが生じる場合がある。つまり、酸化物４０６ｂと、酸化物４０６ｃとの界面および界面近傍に加工ダメージによる欠陥が生じる場合がある。酸化物４０６ｂと、酸化物４０６ｃとを等しいか、または近傍の組成の酸化物半導体を用いることで、酸化物４０６ｂのＥｃと、酸化物４０６ｃのＥｃと、の差が同じか小さいので、チャネル形成領域は、酸化物４０６ｂと、酸化物４０６ｃとの界面および界面近傍だけではなく、酸化物４０６ｃと、第１のゲート絶縁体としての機能を有する絶縁体４１２と、の界面および界面近傍にも形成される。
よって、加工ダメージを有する酸化物４０６ｂと、酸化物４０６ｃとの界面および界面近傍の影響を小さくすることができる。さらに、酸化物４０６ｃとなる酸化物と、第１のゲート絶縁体としての機能を有する絶縁体４１２となる絶縁体を積層して成膜した後に、酸化物４０６ｃとなる酸化物と、絶縁体４１２となる絶縁体を加工し、酸化物４０６ｃと、絶縁体４１２と、を形成すれば、酸化物４０６ｃと、絶縁体４１２と、の界面および界面近傍は、加工ダメージの影響を受けず良好となる。
以上により、トランジスタ１０００の信頼性を向上させることができる。また、酸化物４０６ｂの全体および酸化物４０６ｃの一部が、導電体４０４の電界によって取り囲まれていることから非導通時の電流（オフ電流）を小さくすることができる。
また、トランジスタ１０００は、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２と、が重なる領域を有することで、導電体４０４と、導電体４１６ａ１と、で形成される寄生容量および、導電体４０４と、導電体４１６ａ２と、で形成される寄生容量を有する。
トランジスタ１０００の構成は、導電体４０４と、導電体４１６ａ１と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４と、導電体４１６ａ２と、の間には、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタは、周波数特性に優れたトランジスタとなる。
また、トランジスタ１０００を上記の構成とすることで、トランジスタの動作時、例えば、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２との間に電位差が生じた時に、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２と、の間のリーク電流を低減または防止することができる。
導電体３１０は、絶縁体３０１に形成された開口に設けられている。絶縁体３０１の開口の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されている。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体３０１の上面の高さは同程度にできる。導電体３１０は、第２のゲート電極としての機能を有する。また、導電体３１０は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。例えば、導電体３１０ａを酸素の透過を抑制する機能を有する導電体とすることで、導電体３１０ｂの酸化による導電率の低下を防ぐことができる。
絶縁体３０２、絶縁体３０３および絶縁体４０２は第２のゲート絶縁膜としての機能を有する。導電体３１０へ印加する電位によって、トランジスタのしきい値電圧を制御することができる。
＜半導体装置の構成例２＞
以下では、本発明の一態様に係るトランジスタ１０００ａを有する半導体装置の一例について説明する。
図２（Ａ）は、トランジスタ１０００ａを有する半導体装置の上面図である。また、図２（Ｂ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１０００ａのチャネル長方向の断面図でもある。また、図２（Ｃ）は、図２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１０００ａのチャネル幅方向の断面図でもある。図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板４００と、基板４００上の絶縁体４０１と、絶縁体４０１上のトランジスタ１０００ａと、トランジスタ１０００ａ上の、絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、を有する。
トランジスタ１０００ａは、絶縁体４０１上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、導電体４０４上の絶縁体４１８と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
図２（Ｂ）および（Ｃ）において、絶縁体４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。
本半導体装置が有するトランジスタ１０００ａは、トランジスタ１０００が有する酸化物４０６ａを、有しない構成である。トランジスタ１０００ａのその他の構成、機能および効果については、トランジスタ１０００を参酌する。
＜半導体装置の構成例３＞
以下では、本発明の一態様に係るトランジスタ１０００ｂを有する半導体装置の一例について説明する。
図３（Ａ）は、トランジスタ１０００ｂを有する半導体装置の上面図である。図３（Ｂ）は、図３（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｂのチャネル長方向の断面図でもある。また、図３（Ｃ）は、図３（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｂのチャネル幅方向の断面図でもある。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板４００と、基板４００上の絶縁体４０１と、絶縁体４０１上のトランジスタ１０００ｂと、トランジスタ１０００ｂ上の、絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、を有する。
トランジスタ１０００ｂは、絶縁体４０１上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の酸化物４０６ｄと、酸化物４０６ｄ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃ、酸化物４０６ｄおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、導電体４０４上の絶縁体４１８と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
図３（Ｂ）および（Ｃ）において、絶縁体４１８の端部、絶縁体４１２の端部、酸化物４０６ｄの端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。
本半導体装置が有するトランジスタ１０００ｂは、酸化物４０６ｄを有する構成である。トランジスタ１０００ｂにおいて、導電体４０４は第１のゲート電極としての機能を有する。導電体４０４は、導電体４０４ａおよび導電体４０４ｂの積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体４０４ａを導電体４０４ｂの下層に成膜することで導電体４０４ｂの酸化を防ぐことができる。または、導電体４０４が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化を防ぐことができる。または、導電体４１６ａ１および導電体４１６ａ２が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
トランジスタ１０００ｂにおいて、酸化物４０６ｂ、酸化物４０６ｃおよび酸化物４０６ｄはチャネル形成領域として機能する。即ち、トランジスタ１０００ｂは、導電体４０４に印加する電位によって、酸化物４０６ｂ、酸化物４０６ｃおよび酸化物４０６ｄの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
図３（Ｃ）に示すように、第１のゲート電極の機能を有する導電体４０４は、第１のゲート絶縁体の機能を有する絶縁体４１２を介して酸化物４０６ｂの全体、酸化物４０６ｃの一部および酸化物４０６ｄの一部を覆うように配される。従って、第１のゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂの全体、酸化物４０６ｃの一部および酸化物４０６ｄの一部を電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
さらに、図３（Ｂ）に示すように、酸化物４０６ｂ、および酸化物４０６ｃで、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２を挟み込む形状とすることで、ソース電極またはドレイン電極と接触する面積を大きくすることができる。従って、酸化物４０６ｂおよび酸化物４０６ｃと、導電体４１６ａ１および導電体４１６ａ２と、の接触面積が大きくなり、コンタクト抵抗が下げられて好ましい。
酸化物４０６は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。ただし、酸化物の代わりに、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
ここで、酸化物４０６ｂおよび酸化物４０６ｃに用いるＩｎ−Ｍ−Ｚｎ酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含むことが好ましい。このような酸化物とすることでトランジスタ１０００ｂの移動度が上がり、キャリア密度も高くなる。
ここで、例えば、酸化物４０６ｂと、酸化物４０６ｃと、を等しいか、または近傍の組成の酸化物半導体を用いると好ましい。または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、概ね同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、概ね同じプロセス条件（例えば、成膜温度、酸素ガスの比率など）で成膜することが好ましい。
または、例えば、酸化物４０６ｂと、酸化物４０６ｃとは、異なる組成を有するスパッタリングターゲットを用いて成膜してもよい。例えば、酸化物４０６ｂと、酸化物４０６ｃとの、プロセス条件（例えば、成膜温度、酸素ガスの比率など）を適宜調整することで、酸化物４０６ｂと、酸化物４０６ｃと、を等しいか、または近傍の組成の酸化物半導体を成膜することができる場合がある。酸化物４０６ｂおよび酸化物４０６ｃに組成の近い酸化物半導体を用いるほど好ましい場合があるが、要求される厚さや機能が異なるため、最適な成膜条件も異なってくる場合がある。したがって、異なる組成を有するスパッタリングターゲットを用いて、酸化物４０６ｂと、酸化物４０６ｃと、を成膜することで、等しいか、または近傍の組成のスパッタリングターゲットを用いた場合よりも、酸化物４０６ｂと酸化物４０６ｃとの組成を近付けることができて好ましい場合がある。
酸化物４０６ｂと、酸化物４０６ｃと、を等しいか、または近傍の組成とすることで、酸化物４０６ｂの電子親和力と、酸化物４０６ｃの電子親和力と、は等しいか、差が小さくなる。特に、組成だけでなく、プロセス条件も概ね同じであれば、酸化物４０６ｂの電子親和力と、酸化物４０６ｃの電子親和力と、は等しいか、差が小さくなる。従って、酸化物４０６ｂと、酸化物４０６ｃと、の界面準位密度を低減することができる。界面準位密度を低減することで、トランジスタ１０００のオン電流の低下を防止することができる。尚、電子親和力は、伝導帯下端のエネルギー値Ｅｃと言い換えることができる。酸化物４０６ｂのＥｃと、酸化物４０６ｃのＥｃと、の差は小さい方が好ましく、好ましくは、０ｅＶ以上０．１５ｅＶ以下、より好ましくは、０Ｖ以上０．０７ｅＶ以下とする。
また、例えば、酸化物４０６ｃと、酸化物４０６ｄと、は異なるＥｃの酸化物半導体を用いると好ましい。具体的には、例えば、酸化物４０６ｄのＥｃは、酸化物４０６ｃのＥｃより小さく、酸化物４０６ｄのＥｃと、酸化物４０６ｃのＥｃと、の差は、０．２ｅＶ以上０．４ｅＶ以下が好ましい。このような構成とすることにより、埋め込みチャネルを実現することができる。つまり、酸化物４０６ｄと絶縁体４１２との界面および界面近傍ではなく、酸化物４０６ｃと、酸化物４０６ｄとの界面および界面近傍において、より多くの電流が流れるようなパスが形成されることになる。そのため、電流パスにおいて、界面および界面近傍でのトラップ準位を少なくすることが出来る。その結果、オン電流の増大や、信頼性の向上などを図ることができる。
酸化物４０６ｄに用いるＩｎ−Ｍ−Ｚｎ酸化物は、例えば、Ｉｎ原子より多くの元素Ｍの原子を含むことが好ましい。酸化物４０６ｄをこのような組成とすることで、酸化物４０６ｃのＥｃと、酸化物４０６ｄのＥｃとは、異なる大きさとすることができる。
または、例えば、酸化物４０６ｃと、酸化物４０６ｄとは、概ね同じ組成を有するスパッタリングターゲットを用いつつ、異なるプロセス条件で成膜してもよい。または、酸化物４０６ｃと、酸化物４０６ｄとは、同じ組成を有するスパッタリングターゲットを用いつつ、異なるプロセス条件で成膜してもよい。これにより、酸化物４０６ｃのＥｃと、酸化物４０６ｄのＥｃとは、異なる大きさとすることができる場合がある。
または、例えば、酸化物４０６ｂと、酸化物４０６ｃと、酸化物４０６ｄとにおいて、概ね同じ組成を有するスパッタリングターゲットを用いつつ、それぞれで異なるプロセス条件で成膜してもよい。例えば、酸化物４０６ｂと、酸化物４０６ｃとは、概ね同じプロセス条件で成膜し、酸化物４０６ｃと、酸化物４０６ｄとは、それぞれ異なるプロセス条件で成膜してもよい。
または、例えば、酸化物４０６ａと、酸化物４０６ｄとは、概ね同じ組成の酸化物半導体を用いてもよい。または、例えば、酸化物４０６ａと、酸化物４０６ｄとは、同じ組成を有するスパッタリングターゲットを用いて成膜してもよい。または、例えば、酸化物４０６ａと、酸化物４０６ｄとは、概ね同じ組成を有するスパッタリングターゲットを用いて成膜してもよい。または、例えば、酸化物４０６ａと、酸化物４０６ｄとは、概ね同じプロセス条件（例えば、成膜温度、酸素ガスの比率など）で成膜してもよい。または、例えば、酸化物４０６ａと、酸化物４０６ｄとは、異なる組成を有するスパッタリングターゲットを用いて成膜してもよい。例えば、酸化物４０６ａと、酸化物４０６ｄとの、プロセス条件（例えば、成膜温度、酸素ガスの比率など）を適宜調整することで、酸化物４０６ａと、酸化物４０６ｄと、を等しいか、または近傍の組成の酸化物半導体を成膜することができる場合がある。なお、これらの場合、酸化物４０６ｄと、酸化物４０６ｂとは、異なる組成の酸化物半導体を用いていてもよいし、概ね同じ組成の酸化物半導体を用いていてもよい。
または、例えば、酸化物４０６ａと、酸化物４０６ｂと、酸化物４０６ｃと、酸化物４０６ｄとにおいて、概ね同じ組成を有するスパッタリングターゲットを用いつつ、それぞれで異なるプロセス条件で成膜してもよい。例えば、酸化物４０６ｂと、酸化物４０６ｃとは、概ね同じプロセス条件で成膜し、酸化物４０６ａと、酸化物４０６ｄとは、概ね同じプロセス条件で成膜し、酸化物４０６ａと、酸化物４０６ｂとは、それぞれ異なるプロセス条件で成膜してもよい。
また、トランジスタ１０００ｂの構成において、酸化物４０６ｂの上面、および側面に、ソース電極またはドレイン電極を形成する際の加工ダメージが生じる場合がある。つまり、酸化物４０６ｂと、酸化物４０６ｃとの界面および界面近傍に加工ダメージによる欠陥が生じる場合がある。酸化物４０６ｂと、酸化物４０６ｃとを等しいか、または近傍の組成の酸化物半導体を用いることで、酸化物４０６ｂのＥｃと、酸化物４０６ｃのＥｃと、の差が同じか小さいので、チャネル形成領域は、酸化物４０６ｂと、酸化物４０６ｃとの界面および界面近傍だけではなく、酸化物４０６ｃより小さいＥｃである酸化物４０６ｄと酸化物４０６ｃと、の界面および界面近傍にも形成される。
よって、加工ダメージを有する酸化物４０６ｂと、酸化物４０６ｃとの界面および界面近傍の影響を小さくすることができる。さらに、酸化物４０６ｃとなる酸化物、酸化物４０６ｄとなる酸化物および第１のゲート絶縁体としての機能を有する絶縁体４１２となる絶縁体を積層して成膜した後に、酸化物４０６ｃとなる酸化物、酸化物４０６ｄとなる酸化物および絶縁体４１２となる絶縁体を加工し、酸化物４０６ｃ、酸化物４０６ｄおよび絶縁体４１２を形成すれば、酸化物４０６ｃと、酸化物４０６ｄと、の界面および界面近傍および酸化物４０６ｄと、絶縁体４１２と、の界面および界面近傍は、加工ダメージの影響を受けず良好となる。
以上により、トランジスタ１０００ｂの信頼性を向上させることができる。また、酸化物４０６ｂの全体、酸化物４０６ｃの一部および酸化物４０６ｄの一部が、導電体４０４の電界によって取り囲まれていることから非導通時の電流（オフ電流）を小さくすることができる。
トランジスタ１０００ｂのその他の構成、機能および効果については、トランジスタ１０００を参酌する。
＜半導体装置の構成例４＞
以下では、本発明の一態様に係るトランジスタ１０００ｃを有する半導体装置の一例について説明する。
図４（Ａ）は、トランジスタ１０００ｃを有する半導体装置の上面図である。図４（Ｂ）は、図４（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｃのチャネル長方向の断面図でもある。また、図４（Ｃ）は、図４（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｃのチャネル幅方向の断面図でもある。図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板４００と、基板４００上の絶縁体４０１と、絶縁体４０１上のトランジスタ１０００ｃと、トランジスタ１０００ｃ上の、絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、を有する。
トランジスタ１０００ｃは、絶縁体４０１上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の酸化物４０６ｄと、酸化物４０６ｄ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃ、酸化物４０６ｄおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、導電体４０４上の絶縁体４１８と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
図４（Ｂ）および（Ｃ）において、絶縁体４１８の端部、絶縁体４１２の端部、酸化物４０６ｄの端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。
本半導体装置が有するトランジスタ１０００ｃは、トランジスタ１０００ｂが有する酸化物４０６ａを、有しない構成である。トランジスタ１０００ｃのその他の構成、機能および効果については、トランジスタ１０００ｂを参酌する。
＜半導体装置の構成例５＞
以下では、本発明の一態様に係るトランジスタ１０００ｄを有する半導体装置の一例について説明する。
図５（Ａ）は、トランジスタ１０００ｄを有する半導体装置の上面図である。図５（Ｂ）は、図５（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｄのチャネル長方向の断面図でもある。また、図５（Ｃ）は、図５（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｄのチャネル幅方向の断面図でもある。図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板４００と、基板４００上の絶縁体４０１と、絶縁体４０１上のトランジスタ１０００ｄと、トランジスタ１０００ｄ上の絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、を有する。
トランジスタ１０００ｄは、絶縁体４０１上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面、バリア膜４１７ａ２の側面および酸化物４０６ｂの上面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、酸化物４０６ｂの上面と酸化物４０６ｃおよび絶縁体４１２を介して互いに重なる領域を有する導電体４０４と、導電体４０４上の絶縁体４１８と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
図５（Ｂ）および（Ｃ）において、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、絶縁体４０２上に配置される。酸化物４０６ｃは、導電体４１６ａ１の側面および導電体４１６ａ２の側面を覆う様に配置されるので、導電体４１６ａ１の側面および導電体４１６ａ２の側面の酸化を防ぐことができる。
トランジスタ１０００ｄのその他の構成、機能および効果については、トランジスタ１０００を参酌する。
＜半導体装置の構成例６＞
以下では、本発明の一態様に係るトランジスタ１０００ｅを有する半導体装置の一例について説明する。
図６（Ａ）は、トランジスタ１０００ｅを有する半導体装置の上面図である。図６（Ｂ）は、図６（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｅのチャネル長方向の断面図でもある。また、図６（Ｃ）は、図６（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１０００ｅのチャネル幅方向の断面図でもある。図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板４００と、基板４００上の絶縁体４０１と、絶縁体４０１上のトランジスタ１０００ｅと、トランジスタ１０００ｅ上の、絶縁体４０８ａと、絶縁体４０８ａ上の絶縁体４０８ｂと、絶縁体４０８ｂ上の絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、を有する。
絶縁体４０８ａは、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような絶縁体４０８ａを用いることにより、絶縁体４０８ａと絶縁体４０２と接する面に酸素を添加して、絶縁体４０２を酸素過剰な状態にできる。該酸素は、熱処理などによって、絶縁体４０２を通り、酸化物４０６のチャネル形成領域に効果的に供給することができる。これにより、該酸素が酸化物４０６に供給されることによって、酸化物４０６の酸素欠損を低減することができる。酸素過剰な絶縁体４０２と酸化物４０６が接して配置されることにより、酸化物４０６へ酸素を供給することができる。したがって、トランジスタ１０００ｅは、良好な特性を得ることができる。
また、絶縁体４０８ａとして酸化アルミニウムなどの酸素が透過を抑制する機能を有する金属酸化物を用いることにより、絶縁体４０２に添加した酸素が、成膜中に上方拡散するのを抑制することができる。これにより、さらに効率よく絶縁体４０２に酸素を添加することができる。また、絶縁体４０８ａ上に絶縁体４０８ｂを配する構造としてもよい。絶縁体４０８ｂは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。ＡＬＤ法による成膜は、優れた被覆性を有するので、絶縁体４０２に添加した酸素が、成膜中に上方拡散するのをさらに抑制することができる。絶縁体４０２は、絶縁体４０８ａまたは絶縁体４０８ｂよりも酸素を透過しやすい絶縁性材料を用いる。例えば、酸化シリコンまたは酸化窒化シリコンを用いることができる。
トランジスタ１０００ｅのその他の構成、機能および効果については、トランジスタ１０００を参酌する。
＜半導体装置の構成例７＞
以下では、本発明の一態様に係るトランジスタ２０００を有する半導体装置の一例について説明する。トランジスタ２０００は、酸化物４０６ｄを有し、上述のトランジスタ１０００ｂを有する半導体装置と同じ基板上に作製することができる。
図１５（Ａ）は、トランジスタ２０００を有する半導体装置の上面図である。図１５（Ｂ）は、図１５（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２０００のチャネル長方向の断面図でもある。また、図１５（Ｃ）は、図１５（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２０００のチャネル幅方向の断面図でもある。図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板４００と、基板４００上の絶縁体４０１と、絶縁体４０１上のトランジスタ２０００と、トランジスタ２０００上の絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、を有する。
トランジスタ２０００は、絶縁体４０１上の導電体３１０および絶縁体３０１と、導電体３１０上および絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａ２および酸化物４０６ａ３と、酸化物４０６ａ２上および酸化物４０６ａ３上の酸化物４０６ｂ２および酸化物４０６ｂ３と、酸化物４０６ｂ２の上面と接する領域を有する導電体４１６ａ１と、酸化物４０６ｂ３の上面と接する領域を有する導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、酸化物４０６ｂ２の上面および側面、酸化物４０６ｂ３の側面および上面、酸化物４０６ａ２の側面、酸化物４０６ａ３の側面と接する領域を有する酸化物４０６ｃと、酸化物４０６ｃ上の酸化物４０６ｄと酸化物４０６ｄ上の絶縁体４１２と、絶縁体４１２上の導電体４０４と、導電体４０４上の絶縁体４１８と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置される。
トランジスタ２０００において、導電体４０４は第１のゲート電極としての機能を有する。導電体４０４は、導電体４０４ａおよび導電体４０４ｂの積層構造とすることができる。さらに、導電体４０４は、３層以上の積層構造とすることもできる。例えば、酸素の透過を抑制する機能を有する導電体４０４ａを導電体４０４ｂの下層に成膜することで導電体４０４ｂの酸化を防ぐことができる。または、例えば、導電体４０４が酸化耐性を有する金属を有することが好ましい。または、例えば、酸化物導電体などを用いてもよい。または、例えば、導電性を有する酸化物を含む多層構造としてもよい。絶縁体４１２は第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化を防ぐことができる。または、導電体４１６ａ１および導電体４１６ａ２が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。
また、バリア膜４１７ａ１およびバリア膜４１７ａ２は、水素などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
トランジスタ２０００は、図１５（Ｂ）に示すように、酸化物４０６ａ２、酸化物４０６ｂ２および導電体４１６ａ１を含む層と、酸化物４０６ａ３、酸化物４０６ｂ３および導電体４１６ａ２を含む層とは、絶縁体４０２の上面の一部と、酸化物４０６ｃとが接する領域を挟むように配置されている。ここで、酸化物４０６ａ２、酸化物４０６ｂ２および導電体４１６ａ１を含む層と、酸化物４０６ａ３、酸化物４０６ｂ３および導電体４１６ａ２を含む層とが、互いに向かい合う側面を一方の側面、それぞれの層とが、向かい合わない反対側の側面を他方の側面と呼ぶことにする。
酸化物４０６ｃは、導電体４１６ａ１の一方の側面および導電体４１６ａ２の一方の側面と接する領域を有する。さらに、酸化物４０６ｃは、酸化物４０６ｂ２の上面の一部と一方の側面、酸化物４０６ｂ３の上面の一部と一方の側面、酸化物４０６ａ２の一方の側面および酸化物４０６ａ３の一方の側面と接する領域も有する。つまり、一方の側面は、導電体４１６ａ１および導電体４１６ａ２が、酸化物４０６ｂ２および酸化物４０６ｂ３より後退し、階段状の形状を有する。また、他方の側面は、酸化物４０６ａ２、酸化物４０６ｂ２および導電体４１６ａ１と、酸化物４０６ａ３、酸化物４０６ｂ３および導電体４１６ａ２と、は概ね一致した形状を有する。つまり、他方の側面は、面一の形状を有する。
トランジスタ２０００は、酸化物４０６ｄを有し、上述のトランジスタ１０００ｂを有する半導体装置と同じ基板上に作製することができる。
トランジスタ２０００は、導電体４０４に印加する電位によって、酸化物４０６の抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
トランジスタ２０００は、酸化物４０６ｃにチャネルが形成されるので、上述のトランジスタ１０００ｂとは異なる特性を有する。
酸化物４０６ａ２および酸化物４０６ａ３は、酸化物４０６ａを加工して酸化物４０６ａ２と、酸化物４０６ａ３と、を形成するものであるから同じ組成の酸化物半導体である。同様に酸化物４０６ｂ２および酸化物４０６ｂ３は、酸化物４０６ｂを加工して酸化物４０６ｂ２と、酸化物４０６ｂ３と、を形成するものであるから同じ組成の酸化物半導体である。
ここで、酸化物４０６ｂ２、酸化物４０６ｂ３および酸化物４０６ｃに用いるＩｎ−Ｍ−Ｚｎ酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含むことが好ましい。このような酸化物とすることでトランジスタ２０００の移動度が上がり、キャリア密度も高くなり好ましい。
ここで酸化物４０６ｂ２および酸化物４０６ｂ３と、酸化物４０６ｃと、を等しいか、または近傍の組成とすることで、酸化物４０６ｂ２および酸化物４０６ｂ３のＥｃと、酸化物４０６ｃのＥｃと、は等しいか、差が小さくなる。従って、酸化物４０６ｂ２と、酸化物４０６ｃと、の界面準位密度および酸化物４０６ｂ３と、酸化物４０６ｃと、の界面準位密度を低減することができる。これらの界面準位密度を低減することで、トランジスタ２０００のオン電流の低下を防止することができる。酸化物４０６ｂ２および酸化物４０６ｂ３のＥｃと、酸化物４０６ｃのＥｃと、の差は小さい方が好ましく、好ましくは、０ｅＶ以上０．１５ｅＶ以下、より好ましくは、０Ｖ以上０．０７ｅＶ以下とする。
また、酸化物４０６ｄに用いるＩｎ−Ｍ−Ｚｎ酸化物は、Ｉｎ原子より多くの元素Ｍの原子を含むことが好ましい。従って、酸化物４０６ｄは、酸化物４０６ｃと異なるＥｃの酸化物半導体を用いる。酸化物４０６ｄのＥｃは、酸化物４０６ｃのＥｃより小さく、酸化物４０６ｄのＥｃと、酸化物４０６ｃのＥｃと、の差は、０．２ｅＶ以上０．４ｅＶ以下とすることが好ましい。
また、トランジスタ２０００の構成において、酸化物４０６ｂ２および酸化物４０６ｂ３の上面および側面に、ソース電極またはドレイン電極を形成する際の加工ダメージが生じる場合がある。つまり、酸化物４０６ｂ２および酸化物４０６ｂ３と、酸化物４０６ｃとの界面および界面近傍に加工ダメージによる欠陥が生じる場合がある。チャネル形成領域は、酸化物４０６ｃだけではなく、酸化物４０６ｃより小さいＥｃである酸化物４０６ｄと酸化物４０６ｃと、の界面および界面近傍にも形成される。
よって、加工ダメージを有する酸化物４０６ｂ２および酸化物４０６ｂ３と、酸化物４０６ｃとの界面および界面近傍の影響を小さくすることができる。さらに、酸化物４０６ｃとなる酸化物、酸化物４０６ｄとなる酸化物および第１のゲート絶縁体としての機能を有する絶縁体４１２となる絶縁体を積層して成膜した後に、酸化物４０６ｃとなる酸化物、酸化物４０６ｄとなる酸化物および絶縁体４１２となる絶縁体を加工し、酸化物４０６ｃ、酸化物４０６ｄおよび絶縁体４１２を形成すれば、酸化物４０６ｃと、酸化物４０６ｄと、の界面および界面近傍および酸化物４０６ｄと、絶縁体４１２と、の界面および界面近傍は、加工ダメージの影響を受けず良好となる。
以上により、トランジスタ２０００の導通時の電流（オン電流）を大きくすることができる。また、信頼性を向上させることができる。
また、トランジスタ２０００は、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２と、が重なる領域を有することで、導電体４０４と、導電体４１６ａ１と、で形成される寄生容量および、導電体４０４と、導電体４１６ａ２と、で形成される寄生容量を有する。
トランジスタ２０００の構成は、導電体４０４と、導電体４１６ａ１と、の間には、絶縁体４１２、酸化物４０６ｃおよび酸化物４０６ｄに加えて、バリア膜４１７ａ１を有していることで、該寄生容量を小さくすることができる。同様に、導電体４０４と、導電体４１６ａ２と、の間には、絶縁体４１２、酸化物４０６ｃおよび酸化物４０６ｄに加えて、バリア膜４１７ａ２を有していることで、該寄生容量を小さくすることができる。よって、トランジスタ２０００は、周波数特性に優れたトランジスタとなる。
また、トランジスタ２０００を上記の構成とすることで、トランジスタ２０００の動作時、例えば、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２との間に電位差が生じた時に、導電体４０４と、導電体４１６ａ１または導電体４１６ａ２と、の間のリーク電流を低減または防止することができる。
また、導電体３１０は、第２のゲート電極としての機能を有する。導電体３１０ａは、導電性バリア膜としての機能を有する。導電体３１０ａは、導電体３１０ｂの底面および側面を包む様に配置することによって、導電体３１０ｂの酸化を防止することができる。
＜基板＞
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体３０３、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１８および絶縁体４２０として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体３０３、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１８および絶縁体４２０としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体３０３、絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１８および絶縁体４２０は、酸化アルミニウムを有することが好ましい。
また、例えば、絶縁体４０８ａまたは絶縁体４２０をスパッタリング法によって、酸素を有するプラズマを用いて成膜すると該酸化物の下地層となる絶縁体へ酸素を添加することができる。
絶縁体３０１、絶縁体３０２、絶縁体４０２および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体４０２および絶縁体４１２としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
特に絶縁体４０２および絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４０２および絶縁体４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体４０２および絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体４０２および絶縁体４１２において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６に混入することを抑制することができる。また、例えば、絶縁体４０２および絶縁体４１２において、酸化シリコンまたは酸化窒化シリコンを酸化物４０６と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１、バリア膜４１７ａ２によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１、導電体４１６ａ２への拡散することを防止することができる。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体３１０ａ、導電体３１０ｂ、導電体４１６ａ１および導電体４１６ａ２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、酸化物４０６に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物４０６に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから侵入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
＜酸化物４０６に適用可能な金属酸化物＞
酸化物４０６としては、金属酸化物を用いることが好ましい。ただし、酸化物４０６の代わりに、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
以下に、本発明の一態様に係る酸化物４０６について説明する。酸化物４０６として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
＜金属酸化物の構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面および界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
＜半導体装置の作製方法＞
以下では、本発明の一態様に係るトランジスタ１０００を有する半導体装置の作製方法を図１および図７乃至図１４を用いて説明する。また、図１および図７乃至図１４において、各図の（Ａ）は、上面図である。各図の（Ｂ）は各図の（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、各図の（Ｃ）は、各図の（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。
まず、基板４００を準備する。
次に、絶縁体４０１を成膜する。絶縁体４０１の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
絶縁体４０１は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に絶縁体４０１上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０１に絶縁体４０１に達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４０１は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
本実施の形態では、絶縁体４０１として、スパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する。また、絶縁体３０１として、ＣＶＤ法によって酸化シリコンを成膜する。
溝の形成後に、導電体３１０となる導電体を成膜する。導電体３１０となる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体３１０ａとなる導電体として、スパッタリング法によって窒化タンタルを成膜する。
次に、導電体３１０ａとなる導電体上に、導電体３１０ｂとなる導電体を成膜する。導電体３１０ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体３１０ｂとなる導電体として、ＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０ａとなる導電体および導電体３１０ｂとなる導電体を除去する。その結果、溝部のみに、導電体３１０ａとなる導電体および導電体３１０ｂとなる導電体が残存することで上面が平坦な導電体３１０ａおよび導電体３１０ｂを含む導電体３１０を形成することができる。
次に、絶縁体３０１上および導電体３１０上に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。第１の加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。または、第１の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体４０２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。
また、該加熱処理は、絶縁体３０２成膜後、絶縁体３０３の成膜後および絶縁体４０２の成膜後それぞれに行うこともできる。該加熱処理は、第１の加熱処理条件を用いることができるが、絶縁体３０２成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
本実施の形態では、第１の加熱処理として、絶縁体４０２成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、絶縁体４０２上に酸化物４０６ａ１と酸化物４０６ｂ１を順に成膜する。なお、酸化物４０６ａ１と酸化物４０６ｂ１は、大気環境にさらさずに連続して成膜することが好ましい。この様に成膜することで、酸化物４０６ａ１上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化物４０６ａ１と、酸化物４０６ｂ１、との界面および界面近傍を清浄に保つことができる。
酸化物４０６ａ１と酸化物４０６ｂ１の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
例えば、酸化物４０６ａ１と酸化物４０６ｂ１をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化物膜中の過剰酸素を増やすことができる。
特に、酸化物４０６ａ１の成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体４０２に供給される場合がある。
なお、スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
続いて、酸化物４０６ｂ１をスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
酸化物４０６ｂ１に酸素欠乏型の酸化物半導体を用いる場合は、酸化物４０６ａ１に過剰酸素を含む酸化物膜を用いることが好ましい。また、酸化物４０６ｂ１の成膜後に酸素ドープ処理を行ってもよい。
なお、酸化物を、スパッタリング法により成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、成膜時の基板温度によっては、ターゲットにおける亜鉛（Ｚｎ）の原子数比よりも、膜における亜鉛（Ｚｎ）の原子数比が小さくなる場合がある。
具体的に、酸化物４０６ｂ１、および後述する酸化物４０６ｃ１として、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜する場合について説明する。Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、スパッタリング法により、成膜した膜は、特にＺｎの原子数比が低下することがある。従って、成膜した膜はＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍になる場合がある。
また、同じ原子数比であるターゲットを用いて成膜した膜でも、他の成膜条件が異なる場合、厳密には、組成が異なる膜が成膜される場合がある。従って、本明細書において、酸化物４０６ｂ１、および酸化物４０６ｃ１を、同じ原子数比のターゲットを用いて成膜した場合、成膜された膜の原子数比は、等しい、または、その近傍であるとする。酸化物４０６ｂ１の組成が、酸化物４０６ｃ１の組成と近傍であるとは、酸化物４０６ｂ１と酸化物４０６ｃ１のインジウム（Ｉｎ）の原子数比が、１０ａｔｏｍｉｃ％以内で異なる場合を含む。
本実施の形態では、酸化物４０６ａ１として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜し、酸化物４０６ｂ１として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理条件を用いることができる。第２の加熱処理によって、酸化物４０６ａ１および酸化物４０６ｂ１中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化物４０６ｂ１上に導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。導電体４１６として、導電性を有する酸化物、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
該酸化物は、酸化物４０６ａ１および酸化物４０６ｂ１中の水素を吸収および外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタ１０００の電気特性および信頼性が向上することがある。または、該酸化物に代わりにチタンを用いても同様の機能を有する場合がある。本実施の形態では、導電体４１６として、窒化タンタルを成膜する。
次に、導電体４１６上にバリア膜４１７を成膜する。バリア膜４１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、バリア膜４１７として、酸化アルミニウムを成膜する。
次に、バリア膜４１７上に導電体４１１を成膜する。導電体４１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体４１１として、窒化タンタルを成膜する（図７（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、リソグラフィー法によって、導電体４１１を加工し、導電体４１１ａを形成する。該加工においては、断面形状がテーパー形状を有することが好ましい。該テーパー角度は、基板底面と平行な面に対して、３０度以上７５度未満、好ましくは３０度以上７０度未満とする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、該加工はドライエッチング法を用いることが好ましい。ドライエッチング法による加工は微細加工および上述のテーパー形状の加工に適している（図８（Ａ）、（Ｂ）および（Ｃ）参照。）。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次に、リソグラフィー法によって、レジスト４２１を形成する。
次に、レジスト４２１をエッチングマスクとして、導電体４１１、バリア膜４１７および導電体４１６をエッチングし、導電体４１１ａ１、導電体４１１ａ２、バリア膜４１７ａ、および導電体４１６ａを形成する（図９（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、レジスト４２１を除去した後に、導電体４１６ａ上であって、導電体４１１ａ１と導電体４１１ａ２とに挟まれる領域のバリア膜４１７ａをエッチングし、バリア膜４１７ａ１およびバリア膜４１７ａ２を形成する。
次に、導電体４１１ａ１、導電体４１１ａ２および導電体４１６ａの表面が露出している部分をエッチングマスクとして、酸化物４０６ａおよび酸化物４０６ｂを形成する。本実施の形態では、導電体４１１ａ１、導電体４１１ａ２および導電体４１６ａとして、窒化タンタルを用いるので、窒化タンタルのエッチング速度に対して酸化物４０６ａ１および酸化物４０６ｂ１のエッチング速度が速いエッチング条件を用いて加工することが好ましい。窒化タンタルのエッチング速度を１とすると、酸化物４０６ａ１および酸化物４０６ｂ１のエッチング速度は３以上５０以下、好ましくは、５以上３０以下とする（図１０（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、導電体４１１ａ１、導電体４１１ａ２、および導電体４１６ａの表面が露出している部分をエッチングし、導電体４１６ａ１、導電体４１６ａ２を形成する（図１１（Ａ）、（Ｂ）および（Ｃ）参照。）。
これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物４０６ａおよび酸化物４０６ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウエット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウエット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
次に、第３の加熱処理を行っても良い。加熱処理の条件は、上述の第１の加熱処理の条件を用いることができる。なお、第３の加熱処理は行わなくてもよい場合がある。本実施の形態では、第３の加熱処理は行わない。
上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６ａ膜中、および酸化物４０６ｂ膜中の水分濃度および水素濃度を低減することができる。
次に、酸化物４０６ｃ１を成膜する。酸化物４０６ｃ１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。酸化物４０６ｃとなる酸化物４０６ｃ１として、酸化物４０６ｂと同じ組成の酸化物を成膜することが好ましい。酸化物４０６ｂと、酸化物４０６ｃと、を同じ組成とすることで、酸化物４０６ｂの電子親和力と、酸化物４０６ｃの電子親和力と、は等しいか、差が小さくなる。従って、酸化物４０６ｂと、酸化物４０６ｃと、の界面準位密度を低減することができる。界面準位密度を低減することで、トランジスタ１０００のオン電流の低下を防止することができる。
例えば、酸化物４０６ｃ１、および酸化物４０６ｂ１として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、各金属元素の原子数比が、おおよそ等しい膜となるように、成膜することが好ましい。具体的には、スパッタリング法を用いて成膜する場合、各金属元素の原子数比が同じターゲットを用いて成膜するとよい。また、スパッタリングガスとしては、酸素とアルゴンの混合ガスを用いて、スパッタリングガスに含まれる酸素の割合は、０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
本実施の形態では、酸化物４０６ｃ１として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、スパッタリングガスに含まれる酸素の割合を１００％として成膜する。
酸化物４０６ｃ１を上記のような条件にて成膜することによって酸化物４０６ａ、酸化物４０６ｂ、および絶縁体４０２に酸素を添加することができて好ましい。
次に、酸化物４０６ｃ１上に絶縁体４１２ａを成膜する。絶縁体４１２ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図１２（Ａ）、（Ｂ）および（Ｃ）参照。）。
ここで、第４の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。該加熱処理によって、絶縁体４１２ａ中の水分濃度および水素濃度を低減させることができる。なお、第４の加熱処理は行わなくてもよい場合がある。本実施の形態では、第４の加熱処理は行わない。
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
導電体４０４は、多層膜であってもよい。例えば、導電体４０４となる導電体として、酸化物を上述の酸化物４０６ｃ１と同様の条件を用いて成膜することで絶縁体４１２ａへ酸素を添加することができる。絶縁体４１２ａに添加された酸素は過剰酸素となる。
次に、該酸化物上に、導電体をスパッタリング法によって成膜することによって、該酸化物の電気抵抗値を低下させて導電体とすることができる。この酸化物をＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。該ＯＣ電極上の導電体上に、さらに導電体をスパッタリング法などによって成膜してもよい。
本実施の形態では、導電体４０４ａとなる導電体としてスパッタリング法によって窒化チタンを成膜し、導電体４０４ｂとなる導電体として、スパッタリング法によって、タングステンを成膜する。
ここで、第５の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。なお、第５の加熱処理は行わなくてもよい場合がある。本実施の形態では、第５の加熱処理は行わない。
次に、導電体４０４ａとなる導電体および導電体４０４ｂとなる導電体をリソグラフィー法によって加工し、導電体４０４ａおよび導電体４０４ｂを形成する（図１３（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１８となる酸化物を成膜してもよい。絶縁体４１８となる酸化物の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法によって酸化アルミニウムを成膜することで、導電体４０４の上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体４０４の酸化を防止することができる。本実施の形態では、ＡＬＤ法によって酸化アルミニウムを成膜する。
次に、絶縁体４１８となる酸化物、絶縁体４１２ａおよび酸化物４０６ｃ１をリソグラフィー法によって加工し、絶縁体４１８、絶縁体４１２および、酸化物４０６ｃを形成する。このように、形成された、絶縁体４１２と、酸化物４０６ｃと、の界面はダメージをほとんど受けないので好適である。
ここで、絶縁体４１８の端部、絶縁体４１２の端部および酸化物４０６ｃの端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上およびバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される（図１４（Ａ）、（Ｂ）および（Ｃ）参照。）。
次に、絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、絶縁体４１０上に、絶縁体４２０を成膜する。絶縁体４２０の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
絶縁体４２０としては、酸素プラズマを用いたスパッタリング法によって酸化アルミニウムを成膜することで、酸素を絶縁体４１０に添加することができる。添加された酸素は絶縁体４１０中で過剰酸素となる。
絶縁体４２０は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
ここで、第６の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。本実施の形態では、酸素雰囲気にて３５０℃の温度で１時間の処理を行う。
以上により、トランジスタ１０００を有する半導体装置を作製することができる（図１参照。）。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１７乃至図２２を用いて説明する。
［記憶装置１］
図１７および図１８に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図１７および図１８において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
図１７および図１８に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
＜半導体装置１の構造＞
本発明の一態様の半導体装置は、図１７に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
本実施の形態では、トランジスタ３００をｎチャネル型のトランジスタとして説明しているが、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図１７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１７において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５０、および導電体３５６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ、または配線として機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ、または配線として機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ、または配線として機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３８４上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体２１０、および絶縁体２１４には、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。また、図１７に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体２８０上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、絶縁体２８２、および絶縁体２８６には、導電体２４６、および導電体２４８等が埋め込まれている。
導電体２４６、および導電体２４８は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体１１０は、容量素子１００の電極として機能を有する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図１７では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、導電体１１２、および導電体１１０上に、容量素子１００の誘電体として、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
＜記憶装置１の変形例１＞
また、本実施の形態の変形例の一例を、図１８に示す。図１８は、図１７と、トランジスタ３００の構成が異なる。
図１８に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
＜記憶装置１の変形例２＞
記憶装置の変形例の一例を、図１９に示す。図１９は、図１７および図１８と、容量素子１００の配置などが異なる。
図１９に示す容量素子１００は、トランジスタ２００と同じ工程で形成することができる。図１９に示す容量素子１００は、バリア層１２２、導電体１２０、絶縁体２５０、酸化物２３０ｃ、バリア層２４５ｂ、および導電体２４０ｂを有する。導電体１２０、および導電体２４０ｂは、容量素子１００の電極として機能を有し、バリア層２４５ｂ、酸化物２３０ｃ、および絶縁体２５０は容量素子１００の誘電体として機能を有する。なお、バリア層１２２は、導電体１２０の酸化を防ぐ機能を有する。
導電体１２０は導電体４０４と同じ層であり、同一の工程で形成することができる。また、バリア層１２２は、絶縁体４１８と同じ層であり、同一の工程で形成することができる。つまり、工程を短縮することができるため、生産性を向上させることができる。
また、図１９に示す構成を用いることで、トランジスタ２００と、容量素子１００を同じ工程で形成することができるので、工程を短縮することが可能となる。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
＜メモリセルアレイの構造＞
本実施の形態のメモリセルアレイの一例を、図２０に示す。図１７および図１８に示す半導体装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。図２０は、図１８に示す半導体装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
図２０には、トランジスタ３００、トランジスタ２００、および容量素子１００を有する半導体装置と、トランジスタ３４０、トランジスタ２０１、および容量素子１０１を有する半導体装置とが、同じ行に配置されている。
図２０に示すように、メモリセルアレイは、複数個のトランジスタ（図ではトランジスタ２００、およびトランジスタ２０１）を有する。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがＮＯＲ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を配線３００５に与えればよい。または、例えば、メモリセルアレイがＮＡＮＤ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を情報を読み出さないメモリセルと接続される配線３００５に与えればよい。
［記憶装置２］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図２１に示す。
図２１に示す記憶装置は、図１７で示したトランジスタ２００、トランジスタ３００、および容量素子１００を有する半導体装置に加え、トランジスタ３４５を有している。
トランジスタ３４５は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ３４５の第１のゲート及び第２のゲートをソースとダイオード接続し、トランジスタ３４５のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ３４５の第１のゲートーソース間の電圧および、第２のゲートーソース間の電圧は、０Ｖになる。トランジスタ３４５において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ３４５に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ３４５を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
従って、図２１において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。配線３００７はトランジスタ３４５のソースと電気的に接続され、配線３００８はトランジスタ３４５の第１のゲートと電気的に接続され、配線３００９はトランジスタ３４５の第２のゲートと電気的に接続され、配線３０１０はトランジスタ３４５のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
図２１に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
また、図２１に示す記憶装置は、図１７に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ３４５は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ３４５は、トランジスタ２００よりも、少ない個数とすることが出来る。
＜記憶装置２の構造＞
トランジスタ３４５は、トランジスタ２００と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ３４５は、第１のゲート電極として機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲート電極として機能する導電体４０５（導電体４０５ａ、および導電体４０５ｂ）と、導電体４６０と接するバリア層４７０と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体４５０と、チャネル形成領域を有する酸化物４３０ｃと、ソースまたはドレインの一方として機能する導電体４４０ａ、酸化物４３１ａ、および酸化物４３１ｂと、ソースまたはドレインの他方として機能する導電体４４０ｂ、酸化物４３２ａ、および酸化物４３２ｂと、バリア層４４５（バリア層４４５ａ、およびバリア層４４５ｂ）を有する。
トランジスタ３４５において、導電体４０５は、導電体２０５と、同じ層である。酸化物４３１ａ、および酸化物４３２ａは、酸化物２３０ａと、同じ層であり、酸化物４３１ｂ、および酸化物４３２ｂは、酸化物２３０ｂと、同じ層である。導電体４４０は、導電体２４０と、同じ層である。酸化物４３０ｃは、酸化物２３０ｃと同じ層である。絶縁体４５０は、絶縁体２５０と、同じ層である。導電体４６０は、導電体２６０と、同じ層である。バリア層４７０は、バリア層２７０と、同じ層である。
トランジスタ３４５の活性層として機能する酸化物４３０ｃは、酸化物２３０などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ３４５のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
また、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。例えば、図２１に示す構造５００は、ダイシングライン近傍の断面図を示している。
例えば、構造５００に示すように、トランジスタ２００、またはトランジスタ３４５を有するメモリセルの外縁に設けられるダイシングラインと重なる領域近傍において、絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２２０、及び絶縁体２１６に開口を設ける。また、絶縁体２８０、絶縁体２２４、絶縁体２２２、絶縁体２２０、及び絶縁体２１６の側面を覆うように、絶縁体２８２を設ける。
つまり、該開口において、絶縁体２２２、および絶縁体２１４と、絶縁体２８２とが接する。このとき、絶縁体２２２、絶縁体２１４の少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を高めることができる。例えば、酸化アルミニウムを用いることができる。
当該構造により、絶縁体２１０、絶縁体２２２、絶縁体２８２で、絶縁体２８０、トランジスタ２００、およびトランジスタ３４５を包み込むことができる。絶縁体２１０、絶縁体２２２、絶縁体２８２は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す複数の半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００、またはトランジスタ３４５に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２２２の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００、またはトランジスタ３４５におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００、またはトランジスタ３４５におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００、またはトランジスタ３４５におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、またはトランジスタ３４５の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜記憶装置２の変形例１＞
また、本実施の形態の変形例の一例を、図２２に示す。図２２は、図２１と、トランジスタ３４５の構成が異なる。
図２２に示すトランジスタ３４５は、導電体４４０ａ、導電体４４１ａ、導電体４４０ｂ、および導電体４４１ｂが、導電体４０５と同層に設けられている。つまり、トランジスタ３４５において、ソース電極またはドレイン電極は、第２のゲート電極と同時に設けることができる。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
（実施の形態４）
本実施の形態では、半導体装置の一形態を、図２３、および図２４を用いて説明する。
＜半導体ウエハ、チップ＞
図２３（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図２３（Ｂ）にチップ７１５の拡大図を示す。
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図２４（Ａ）および図２４（Ｂ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図２４（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図２４（Ｂ）に示す。図２４（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図２４（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
図２４（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
（実施の形態５）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図２５に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図２５（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
図２５（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図２５（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図２５（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図２５（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図２５（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様である図１に示す半導体装置が有するトランジスタ１０００を作製した（試料Ａ）。また、比較として、酸化物４０６ｂ（Ｓ２）と、酸化物４０６ｃ（Ｓ３）と、は異なる組成の酸化物を用いたトランジスタも作製した（試料Ｂ）。それぞれのトランジスタの電気特性の測定および信頼性試験を行った。
トランジスタ１０００の作製は、ｐ型シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に該酸化シリコン膜上に、スパッタリング法によって、第１の酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。次に、該第１の酸化アルミニウム膜上に、ＣＶＤ法によって第１の酸化窒化シリコン膜を１５０ｎｍの膜厚で成膜した。
次に、第１の酸化窒化シリコン膜上にスパッタリング法によって、第１のタングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第１のタングステン膜を加工し、第１のタングステン膜を有するハードマスクを形成した。
次に、第１の酸化窒化シリコン膜を加工し、第１の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第１の窒化タンタル膜を成膜し、第１の窒化タンタル膜上に、ＡＬＤ法およびＣＶＤ法によって、第１の窒化チタン膜および第２のタングステン膜を成膜した。次に第１のＣＭＰ処理によって、第１の酸化窒化シリコン膜の上面に達するまで、第２のタングステン膜、第１の窒化チタン膜、第１の窒化タンタル膜および第１のタングステン膜を研磨し、溝に第２のタングステン膜、第１の窒化チタン膜および第１の窒化タンタル膜を埋め込み、配線層および第２のゲート電極を形成した。
次に、ＣＶＤ法によって、第２の酸化窒化シリコン膜を１０ｎｍの膜厚で成膜した。次に、ＡＬＤ法によって、酸化ハフニウム膜を２０ｎｍの膜厚で成膜した。次に、ＣＶＤ法によって、第３の酸化窒化シリコン膜を３０ｎｍの膜厚で成膜した。第２の酸化窒化シリコン膜、酸化ハフニウム膜および第３の酸化窒化シリコン膜は、第２のゲート絶縁膜としての機能を有する。次に、第１の加熱処理を行った。第１の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、第１の酸化物（Ｓ１）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ１は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
次に、Ｓ１上に、第２の酸化物（Ｓ２）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を２０ｎｍの膜厚で成膜した。Ｓ２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。なお、Ｓ１およびＳ２の成膜は、大気雰囲気に晒すことなく連続成膜した。
次に第２の加熱処理を行った。第２の加熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、Ｓ２上に、スパッタリング法によって、第２の窒化タンタル膜を２０ｎｍの膜厚で成膜した。次に第２の窒化タンタル膜上に、ＡＬＤ法によって、第２の酸化アルミニウム膜を５ｎｍの膜厚で成膜した。次に、第２の酸化アルミニウム膜上に、スパッタリング法によって、第３の窒化タンタル膜を１５ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、チャネルが形成される部分の第３の窒化タンタル膜をエッチングした。該エッチングは、ドライエッチング法を用いた。
次に、リソグラフィー法によって、レジストマスクを形成し、該レジストマスクをエッチングマスクとして、第３の窒化タンタル膜、第２の酸化アルミニウム膜および第２の窒化タンタル膜を順にエッチングした。次に、レジストマスクを酸素プラズマによって除去し、チャネルが形成される部分の第２の酸化アルミニウム膜をエッチングした。次に、Ｓ２およびＳ１の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。
次に、チャネルが形成される部分の第２の窒化タンタル膜をエッチングした。該エッチングによって第２の酸化アルミニウム膜上の第３の窒化タンタル膜も同時にエッチングした。該エッチングはドライエッチング法を用いた。
次に、Ｓ３を成膜した。Ｓ３の成膜は、試料Ａと試料Ｂとでは異なる組成の酸化物を成膜した。つまり、試料Ａは、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度は１３０℃の条件にて成膜した。
試料Ｂは、第３の酸化物（Ｓ３）をスパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度は１３０℃の条件にて成膜した。
次に、Ｓ３上に、第１のゲート酸化膜としての機能を有する第４の酸化窒化シリコン膜をＣＶＤ法によって１０ｎｍの膜厚で成膜した。
次に、第４の酸化窒化シリコン膜上に、スパッタリング法によって、第２の窒化チタン膜を１０ｎｍの膜厚で成膜し、第２の窒化チタン膜上に、スパッタリング法によって、第３のタングステン膜を３０ｎｍの膜厚で成膜した。第２の窒化チタン膜と第３のタングステン膜は、連続成膜した。
次に、リソグラフィー法によって、第３のタングステン膜および第２の窒化チタン膜を順にエッチングしてゲート電極を形成した。第３のタングステン膜および第２の窒化チタン膜のエッチングはドライエッチング法を用いた。
次に、ＡＬＤ法によって、第３の酸化アルミニウム膜を７ｎｍの膜厚で成膜した。基板温度は、２５０℃とした。
次に、リソグラフィー法によって、第３の酸化アルミニウム膜、第４の酸化窒化シリコン膜およびＳ３の一部をエッチングした。該エッチングはドライエッチング法を用いた。
次に、ＣＶＤ法によって、第５の酸化窒化シリコン膜を３１０ｎｍの膜厚で成膜した。次に、第２のＣＭＰ処理を行ない、第５の酸化窒化シリコン膜を研磨し、第５の酸化窒化シリコン膜の表面を平坦化した。
次に、第５の酸化窒化シリコン膜上に、スパッタリング法によって、第４の酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて４０ｎｍの膜厚で成膜した。
次に第４の加熱処理を行った。第４の加熱処理は、酸素を含む雰囲気にて温度３５０℃、１時間の処理を行った。
次に、ＣＶＤ法によって、第６の酸化窒化シリコン膜を１００ｎｍの膜厚で成膜した。
次に、スパッタリング法によって、第４のタングステン膜を９０ｎｍの膜厚で成膜した。次に、ＣＶＤ法によって、窒化シリコン膜を１３０ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、第４のタングステン膜および窒化シリコン膜をエッチングマスクとして、第２のタングステン膜（第２のゲート電極）に達するコンタクトホール、第３のタングステン膜（第１のゲート電極）に達するコンタクトホールおよび第２の窒化タンタル膜（ソース電極およびドレイン電極）に達するコンタクトホールを形成し、ＡＬＤ法によって第３の窒化チタン膜を２０ｎｍの膜厚で成膜し、ＣＶＤ法によって、第５のタングステン膜を１５０ｎｍの膜厚で成膜した。
次に、第３のＣＭＰ処理を行い、第５のタングステン膜、第３の窒化チタン膜、窒化シリコン膜および第４のタングステン膜を第６の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第５のタングステン膜および第３の窒化チタン膜が埋め込まれたプラグを形成した。
次に、スパッタリング法によって、第６のタングステン膜を５０ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、第６のタングステン膜をエッチングして、配線層を形成した。
次に、第４の加熱処理を２５０℃の温度で１時間行った。
次に、フォトレジストを塗布法によって、１μｍの膜厚で形成した。次に、リソグラフィー法によって、測定端子（測定パッド）となる部分のフォトレジストを除去した。
以上により、トランジスタ１０００（試料Ａ）および比較試料（試料Ｂ）を作製した。
次に、トランジスタ１０００および比較試料の電気特性を測定した。試料Ａおよび試料Ｂは、５インチ角の大きさの基板であり、トランジスタは基板内に配置している。
トランジスタ１０００および比較試料の電気特性の測定は、ソース電位（Ｖｓ）を０Ｖとし、ソースードレイン間の電位（以下、ドレイン電圧Ｖｄという。）を０．１Ｖおよび１．２Ｖとし、それぞれのＶｄに対して、ソース−ゲート間電圧（以下、ゲート電圧Ｖｇという。）を−４．０Ｖから＋４．０Ｖまで変化させたときのソース−ドレイン間電流（以下、ドレイン電流Ｉｄという。）の変化を測定した。すなわちＩｄ−Ｖｇ特性を測定した。ゲート電圧Ｖｇとは、第１のゲート電極（トップゲート電極）の電位を示しており以降も同様とする。本測定においては、第２のゲート電極（バックゲート電極）の電位は０Ｖに設定した。バックゲート電極の電位をＶｂｇという。また、本測定において、各基板内の９個のトランジスタのＩｄ−Ｖｇ特性を測定した。
試料Ａは、本発明の一態様である、Ｓ２およびＳ３をスパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜した試料である。従って、Ｓ２およびＳ３は、それぞれ、Ｇａ原子より多くのＩｎ原子を含み、かつ、等しいかまたは近傍の組成である。
試料Ｂは、Ｓ２は、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜し、Ｓ３は、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のターゲットを用いて成膜した試料である。従って、Ｓ２と、Ｓ３と、は、異なる組成の酸化物である。Ｓ２は、Ｇａ原子より多くのＩｎ原子を含み、Ｓ３は、Ｉｎ原子より多くのＧａ原子を含む。
図２６（Ａ）は試料Ａのトランジスタ１０００のＩｄ−Ｖｇ特性であり、図２６（Ｂ）は試料ＢのトランジスタのＩｄ−Ｖｇ特性である。試料ＡおよびＢのどちらもトランジスタはノーマリーオフであり、かつ、オフ状態からオン状態へ急激に切り替わる良好な特性が得られたが、特に試料Ａのトランジスタ１０００のＶｓｈは、試料ＢのトランジスタのＶｓｈよりもプラスであり、より好ましい結果が得られた。Ｖｓｈとは、Ｉｄ＝１×１０１２（Ａ）時のＶｇの値とする。
次に、試料Ａおよび試料Ｂのそれぞれ１個のトランジスタの信頼性試験を行った。信頼性試験として、＋ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験を行った。＋ＧＢＴストレス試験は、トランジスタの信頼性試験の中で最も重要な信頼性試験の一つである。
＋ＧＢＴストレス試験は、試料温度＝１２５℃にて、Ｖｇ＝＋３．６３Ｖ、Ｖｄ＝０ＶおよびＶｓ＝０Ｖに設定して、最大１時間（３６００ｓｅｃ）のストレスを与えた。途中、ストレス開始から、１００ｓｅｃ（０．０２８ｈｒ）後、３００ｓｅｃ（０．０８３ｈｒ）後、６００ｓｅｃ（０．１７ｈｒ）後、１０００ｓｅｃ（０．２８ｈｒ）後、１８００ｓｅｃ（０．５ｈｒ）後、３６００ｓｅｃ（１ｈｒ）後にそれぞれ１２５℃の温度でＩｄ−Ｖｇ測定を行った。該Ｉｄ−Ｖｇ測定では、Ｖｇは、−３．３Ｖから＋３．３Ｖまで変化した時のＩｄを測定した。尚、第２のゲート電極の電位は０Ｖに設定した。
ここでは、トランジスタの電気特性のストレスによる変動量の指標として、Ｉｄｓの変化率を表すΔＩｄｓ（％）およびＶｓｈの経時変化を表すΔＶｓｈ（Ｖ）を用いた。Ｉｄｓは、Ｖｄ＝１．２Ｖ、Ｖｇ＝３．３Ｖの時のＩｄである。ΔＩｄｓ（％）は、ストレス開始時のＩｄｓと、ストレス経過時のＩｄｓと、の差の変化率である。ΔＶｓｈは、ストレス開始時のＶｓｈと、ストレス経過時のＶｓｈと、の差である。
図２７に試料Ａのトランジスタ１０００のΔＩｄｓおよびΔＶｓｈの＋ＧＢＴストレス時間依存性のグラフを示す。図２７（Ａ）は、ΔＩｄｓのストレス時間依存性のグラフであるが、ストレス時間１ｈｒ経過後であっても変動率は±１０％以内に留まった。また、図２７（Ｂ）は、ΔＶｓｈのストレス時間依存性のグラフであるが、ストレス時間１ｈｒ経過後であっても変動量は±０．１Ｖ以内に留まった。
図２８に試料ＢのトランジスタのΔＩｄｓおよびΔＶｓｈの＋ＧＢＴストレス時間依存性のグラフを示す。図２８（Ａ）は、ΔＩｄｓのストレス時間依存性のグラフであるが、ストレス時間１ｈｒ経過後であっても変動率は±１０％以内に留まった。また、図２８（Ｂ）は、ΔＶｓｈのストレス時間依存性のグラフであるが、最初のストレス時間１００秒（０．０２８ｈｒ）から変動量が＋０．１Ｖを超えてしまった。
以上、Ｉｄ−Ｖｇ特性の測定および＋ＧＢＴストレス試験の結果から、Ｓ２とＳ３に、それぞれＧａ原子より多くのＩｎ原子を含み、かつ、等しいか、または近傍の組成を用いた、トランジスタ１０００は、良好なＩｄ−Ｖｇ特性と、高い信頼性を有することが解った。
次に、試料Ａについて、＋ＧＢＴストレス試験を継続して１３２ｈｒまで行う、長期信頼性試験を行った。図２９（Ａ）は、ΔＩｄｓの＋ＧＢＴストレス時間依存性のグラフを示すが、ストレス時間１１４ｈｒ経過時点で、ΔＩｄｓの変動率が＋９．２％と±１０％以内に留まった。また、図２９（Ｂ）は、ΔＶｓｈの＋ＧＢＴストレス時間依存性のグラフを示すが、ストレス時間１３２ｈｒ経過しても変動量は±０．１Ｖ以内に留まった。
以上のように、長期信頼性試験の結果、本発明の一態様であるＳ２とＳ３に、それぞれＧａ原子より多くのＩｎ原子を含み、かつ、等しいか、または近傍の組成を用いた、トランジスタ１０００は、高い信頼性を有することを確認した。
次に、その他の信頼性試験を行った。即ち、＋ＤＢＴ（Ｄｒａｉｎ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験、−ＢＧＢＴ（Ｂａｃｋ Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験、＋ＤＧＢＴ（Ｄｒａｉｎ Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験および−ＧＢＴストレス試験を行った。
＋ＤＢＴストレス試験は、試料温度＝１２５℃にて、Ｖｇ＝０Ｖ、Ｖｓ＝０Ｖ、Ｖｂｇ＝０Ｖ、Ｖｄ＝＋１．３２Ｖに設定して、最大１２時間のストレスを与えた。
図３０（Ａ）にΔＩｄｓのストレス時間依存性のグラフを示し、図３０（Ｂ）にΔＶｓｈのストレス時間依存性のグラフを示す。試料Ａについては、トランジスタ１０００のΔＩｄｓの変動率は±１０％以内、ΔＶｓｈの変動量も±０．１Ｖ以内の変動に留まった。試料Ｂについては、トランジスタのΔＩｄｓの変動率は±１０％を超え、ΔＶｓｈの変動量も±０．１Ｖを超えた。
−ＢＧＢＴストレス試験は、試料温度＝１２５℃にて、Ｖｇ＝０Ｖ、Ｖｓ＝０Ｖ、Ｖｂｇ＝−８Ｖ、Ｖｄ＝０Ｖに設定して、最大１２時間のストレスを与えた。
図３１（Ａ）にΔＩｄｓのストレス時間依存性のグラフを示し、図３１（Ｂ）にΔＶｓｈのストレス時間依存性のグラフを示す。試料Ａについては、トランジスタ１０００のΔＩｄｓの変動率は±１０％を超えた。ΔＶｓｈの変動量は±０．１Ｖ以内の変動に留まった。試料Ｂについては、トランジスタのΔＩｄｓの変動率は±１０％を超え、ΔＶｓｈの変動量も±０．１Ｖを超えた。
＋ＤＧＢＴストレス試験は、試料温度＝１２５℃にて、Ｖｇ＝＋３．６３Ｖ、Ｖｓ＝０Ｖ、Ｖｂｇ＝０Ｖ、Ｖｄ＝１．３２Ｖに設定して、最大１２時間のストレスを与えた。
図３２（Ａ）にΔＩｄｓのストレス時間依存性のグラフを示し、図３２（Ｂ）にΔＶｓｈのストレス時間依存性のグラフを示す。試料Ａについては、トランジスタ１０００のΔＩｄｓの変動率は±１０％を超える結果となったが、ΔＶｓｈの変動量は±０．１Ｖ以内の変動に留まった。試料Ｂについては、トランジスタのΔＩｄｓの変動率は±１０％を超え、ΔＶｓｈの変動量も±０．１Ｖを超えた。
−ＧＢＴストレス試験は、試料温度＝１２５℃にて、Ｖｇ＝−３．３２Ｖ、Ｖｓ＝０Ｖ、Ｖｂｇ＝０Ｖ、Ｖｄ＝０Ｖに設定して、最大１２時間のストレスを与えた。
図３３（Ａ）にΔＩｄｓのストレス時間依存性のグラフを示し、図３３（Ｂ）にΔＶｓｈのストレス時間依存性のグラフを示す。試料Ａについては、トランジスタ１０００のΔＩｄｓの変動率は±１０％以内に留まり、ΔＶｓｈの変動量も±０．１Ｖ以内の変動に留まった。試料Ｂについては、トランジスタのΔＩｄｓの変動率は±１０％を超え、ΔＶｓｈの変動量も±０．１Ｖを超えた。
以上、＋ＤＢＴストレス試験、−ＢＧＢＴストレス試験、＋ＤＧＢＴストレス試験および−ＧＢＴストレス試験においても、本発明の一態様であるＳ２とＳ３に、それぞれＧａ原子より多くのＩｎ原子を含み、かつ、等しいか、または近傍の組成を用いた、トランジスタ１０００は、高い信頼性を有することを確認した。
１００ 容量素子
１０１ 容量素子
１１０ 導電体
１１２ 導電体
１２０ 導電体
１２２ バリア層
１３０ 絶縁体
１５０ 絶縁体
２００ トランジスタ
２０１ トランジスタ
２０５ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物
２３０ａ 酸化物
２３０ｂ 酸化物
２３０ｃ 酸化物
２４０ 導電体
２４０ｂ 導電体
２４５ｂ バリア層
２４６ 導電体
２４８ 導電体
２５０ 絶縁体
２６０ 導電体
２７０ バリア層
２８０ 絶縁体
２８２ 絶縁体
２８６ 絶縁体
３００ トランジスタ
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３１０ 導電体
３１０ａ 導電体
３１０ｂ 導電体
３１１ 基板
３１３ 半導体領域
３１４ａ 低抵抗領域
３１４ｂ 低抵抗領域
３１５ 絶縁体
３１６ 導電体
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３４０ トランジスタ
３４５ トランジスタ
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３６０ 絶縁体
３６２ 絶縁体
３６４ 絶縁体
３６６ 導電体
３７０ 絶縁体
３７２ 絶縁体
３７４ 絶縁体
３７６ 導電体
３８０ 絶縁体
３８２ 絶縁体
３８４ 絶縁体
３８６ 導電体
４００ 基板
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０４ａ 導電体
４０４ｂ 導電体
４０５ 導電体
４０５ａ 導電体
４０５ｂ 導電体
４０６ 酸化物
４０６ａ 酸化物
４０６ａ１ 酸化物
４０６ａ２ 酸化物
４０６ａ３ 酸化物
４０６ｂ 酸化物
４０６ｂ１ 酸化物
４０６ｂ２ 酸化物
４０６ｂ３ 酸化物
４０６ｃ 酸化物
４０６ｃ１ 酸化物
４０６ｄ 酸化物
４０８ａ 絶縁体
４０８ｂ 絶縁体
４１０ 絶縁体
４１１ 導電体
４１１ａ 導電体
４１１ａ１ 導電体
４１１ａ２ 導電体
４１２ 絶縁体
４１２ａ 絶縁体
４１６ 導電体
４１６ａ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１７ バリア膜
４１７ａ バリア膜
４１７ａ１ バリア膜
４１７ａ２ バリア膜
４１８ 絶縁体
４２０ 絶縁体
４２１ レジスト
４３０ｃ 酸化物
４３１ａ 酸化物
４３１ｂ 酸化物
４３２ａ 酸化物
４３２ｂ 酸化物
４４０ 導電体
４４０ａ 導電体
４４０ｂ 導電体
４４１ａ 導電体
４４１ｂ 導電体
４４５ バリア層
４４５ａ バリア層
４４５ｂ バリア層
４５０ 絶縁体
４６０ 導電体
４６０ａ 導電体
４６０ｂ 導電体
４７０ バリア層
５００ 構造
７１１ 基板
７１２ 回路領域
７１３ 分離領域
７１４ 分離線
７１５ チップ
７５０ 電子部品
７５２ プリント基板
７５４ 実装基板
７５５ リード
１０００ トランジスタ
１０００ａ トランジスタ
１０００ｂ トランジスタ
１０００ｃ トランジスタ
１０００ｄ トランジスタ
１０００ｅ トランジスタ
２０００ トランジスタ
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ 操作スイッチ
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作スイッチ
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作スイッチ
２９６６ 入出力端子
２９６７ アイコン
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３００７ 配線
３００８ 配線
３００９ 配線
３０１０ 配線

Claims (21)

  1. 第１の酸化物と、ソース電極と、ドレイン電極と、前記第１の酸化物上、前記ソース電極上および前記ドレイン電極上の第２の酸化物と、前記第２の酸化物上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極は、前記第１の酸化物と電気的に接続され、
    前記ドレイン電極は、前記第１の酸化物と電気的に接続され、
    前記第１の酸化物および前記第２の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、
    前記第１の酸化物および前記第２の酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含み、
    前記第１の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、前記第２の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、が、等しいまたは近傍であることを特徴とする半導体装置。
  2. 前記第１の酸化物の電子親和力と、前記第２の酸化物の電子親和力と、の差は０ｅＶ以上０．１５ｅＶ以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の酸化物は、前記ソース電極と電気的に接続されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 第１の酸化物と、ソース電極と、ドレイン電極と、前記第１の酸化物上、前記ソース電極上および前記ドレイン電極上の第２の酸化物と、前記第２の酸化物上の第３の酸化物と、前記第３の酸化物上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極は、前記第１の酸化物と電気的に接続され、
    前記ドレイン電極は、前記第１の酸化物と電気的に接続され、
    前記第１の酸化物、前記第２の酸化物および前記第３の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、
    前記第１の酸化物および前記第２の酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含み、
    前記第３の酸化物は、Ｉｎ原子より多くの元素Ｍの原子を含み、
    前記第１の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、前記第２の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、が、等しいまたは近傍であることを特徴とする半導体装置。
  5. 前記第１の酸化物の電子親和力と、前記第２の酸化物の電子親和力と、の差は０ｅＶ以上０．１５ｅＶ以下であり、
    前記第３の酸化物の電子親和力は、前記第２の酸化物の電子親和力より小さく、
    前記第３の酸化物の電子親和力と、前記第２の酸化物の電子親和力と、の差は、０．２ｅＶ以上０．４ｅＶ以下であることを特徴とする請求項４に記載の半導体装置。
  6. 前記第２の酸化物は、前記ソース電極と電気的に接続されていることを特徴とする請求項４または５に記載の半導体装置。
  7. 第１の酸化物と、前記第１の酸化物上の第２の酸化物と、ソース電極と、ドレイン電極と、前記第２の酸化物上、前記ソース電極上および前記ドレイン電極上の第３の酸化物と、前記第３の酸化物上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極は、前記第２の酸化物と電気的に接続され、
    前記ドレイン電極は、前記第２の酸化物と電気的に接続され、
    前記第１の酸化物、前記第２の酸化物および前記第３の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、
    前記第２の酸化物および前記第３の酸化物は、それぞれ元素Ｍの原子より多くのＩｎ原子を含み、
    前記第２の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、前記第３の酸化物のＩｎ、Ｚｎ及び元素Ｍの原子数比と、が、等しいまたは近傍であることを特徴とする半導体装置。
  8. 前記第２の酸化物の電子親和力と、前記第３の酸化物の電子親和力と、の差は０ｅＶ以上０．１５ｅＶ以下であることを特徴とする請求項７に記載の半導体装置。
  9. 前記第３の酸化物は、前記ソース電極と電気的に接続されていることを特徴とする請求項７または８に記載の半導体装置。
  10. 請求項１乃至９のいずれか一に記載の半導体装置およびプリント基板を有することを特徴とするモジュール。
  11. 請求項１乃至９のいずれか一に記載の半導体装置、請求項１０に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器。
  12. 請求項１乃至９のいずれか一に記載の半導体装置を複数個有し、
    ダイシング用の領域を有する半導体ウエハ。
  13. 第１のターゲットを用いたスパッタリング法により、第１の酸化物を形成し、
    前記第１の酸化物上に第２のターゲットを用いたスパッタリング法により、第２の酸化物を形成し、
    前記第２の酸化物上に第１の導電体および第２の導電体を形成し、
    前記第２の酸化物、前記第１の導電体、および前記第２の導電体上に第３のターゲットを用いたスパッタリング法により、第３の酸化物を、形成し、
    前記第３の酸化物上に、絶縁体を形成し、
    前記絶縁体上に第３の導電体を形成し、
    前記第１のターゲット、前記第２のターゲットおよび前記第３のターゲットは、少なくとも２種以上の金属元素を有し、
    前記第２のターゲットにおける金属元素の原子数比と、前記第３のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍であることを特徴とする半導体装置の作製方法。
  14. 前記第２のターゲットおよび前記第３のターゲットは、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、
    Ｉｎ原子の方が元素Ｍの原子よりも多く含まれることを特徴とする請求項１３に記載の半導体装置の作製方法。
  15. 前記第１の酸化物と、前記第２の酸化物と、は、減圧下において前記第１の酸化物、前記第２の酸化物の順に形成することを特徴とする請求項１３または１４に記載の半導体装置の作製方法。
  16. 第１のターゲットを用いたスパッタリング法により、第１の酸化物を形成し、
    前記第１の酸化物上に第２のターゲットを用いたスパッタリング法により、第２の酸化物を形成し、
    前記第２の酸化物上に第１の導電体および第２の導電体を形成し、
    前記第２の酸化物上、前記第１の導電体上および前記第２の導電体上に第３のターゲットを用いたスパッタリング法により、第３の酸化物を、形成し、
    前記第３の酸化物上に第４のターゲットを用いたスパッタリング法により、第４の酸化物を、形成し、
    前記第４の酸化物上に、絶縁体を形成し、
    前記絶縁体上に第３の導電体を形成し、
    前記第１のターゲット、前記第２のターゲット、前記第３のターゲットおよび前記第４のターゲットは、少なくとも２種以上の金属元素を有し、
    前記第２のターゲットにおける金属元素の原子数比と、前記第３のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍であることを特徴とする半導体装置の作製方法。
  17. 前記第１乃至第４のターゲットは、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含み、
    前記第２のターゲットおよび前記第３のターゲットは、それぞれ、元素Ｍの原子よりも多くのＩｎ原子を含み、
    前記第４のターゲットは、Ｉｎ原子よりも多くの元素Ｍの原子を含むことを特徴とする請求項１６に記載の半導体装置の作製方法。
  18. 前記第１の酸化物と、前記第２の酸化物と、は、減圧下において前記第１の酸化物、前記第２の酸化物の順に形成することを特徴とする請求項１６または１７に記載の半導体装置の作製方法。
  19. 前記第３の酸化物と、前記第４の酸化物と、は、減圧下において前記第３の酸化物、前記第４の酸化物の順に形成することを特徴とする請求項１６乃至１８に記載の半導体装置の作製方法。
  20. モジュールの作製方法であって、
    前記モジュールは、請求項１３乃至１９のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法。
  21. 電子機器の作製方法であって、
    前記電子機器は、請求項１３乃至１９のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、請求項２０に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法。
JP2017202560A 2016-10-21 2017-10-19 半導体装置 Withdrawn JP2018074151A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016206544 2016-10-21
JP2016206544 2016-10-21

Publications (1)

Publication Number Publication Date
JP2018074151A true JP2018074151A (ja) 2018-05-10

Family

ID=61969973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017202560A Withdrawn JP2018074151A (ja) 2016-10-21 2017-10-19 半導体装置

Country Status (7)

Country Link
US (2) US10374098B2 (ja)
JP (1) JP2018074151A (ja)
KR (1) KR102384624B1 (ja)
CN (1) CN109791950A (ja)
DE (1) DE112017005330T5 (ja)
TW (1) TW201828470A (ja)
WO (1) WO2018073689A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020075022A1 (ja) * 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020240316A1 (ja) * 2019-05-24 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置
JP7474712B2 (ja) 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
KR20210108967A (ko) * 2018-12-28 2021-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 디바이스, 상기 메모리 디바이스를 갖는 반도체 장치
US11757047B2 (en) 2020-05-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
KR20230067042A (ko) 2021-11-09 2023-05-16 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9349593B2 (en) * 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TW201442249A (zh) 2013-02-13 2014-11-01 Idemitsu Kosan Co 薄膜電晶體
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2015083034A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9472678B2 (en) * 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
FR3017995A1 (fr) * 2014-02-27 2015-08-28 Commissariat Energie Atomique Dispositif electronique a transistor hemt polarise en inverse
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102437450B1 (ko) * 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20230141954A (ko) * 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2016151429A1 (en) * 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
JP2016206544A (ja) 2015-04-27 2016-12-08 株式会社沖データ トナーカートリッジ、画像形成ユニットおよび画像形成装置
KR20170096956A (ko) 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020075022A1 (ja) * 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7474712B2 (ja) 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置
WO2020240316A1 (ja) * 2019-05-24 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Also Published As

Publication number Publication date
US20190312149A1 (en) 2019-10-10
CN109791950A (zh) 2019-05-21
TW201828470A (zh) 2018-08-01
KR20190067188A (ko) 2019-06-14
DE112017005330T5 (de) 2019-08-08
US20180114838A1 (en) 2018-04-26
KR102384624B1 (ko) 2022-04-11
US10374098B2 (en) 2019-08-06
WO2018073689A1 (en) 2018-04-26
US10777687B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
US10777687B2 (en) Semiconductor device
JP7482947B2 (ja) 半導体装置
JP2018098505A (ja) 半導体装置、および半導体装置の作製方法
US10727356B2 (en) Semiconductor device and manufacturing method thereof
KR20180055701A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2018026564A (ja) 半導体装置、半導体装置の作製方法
KR20180066848A (ko) 반도체 장치, 및 반도체 장치의 제작 방법
KR20180000296A (ko) 반도체 장치
JP7019346B2 (ja) 半導体装置
JP2018026551A (ja) トランジスタ、半導体装置及び電子機器
JPWO2018150295A1 (ja) 半導体装置
JP7089645B2 (ja) 半導体装置及び情報端末
JP2018067708A (ja) 半導体装置およびその作製方法
US10236357B2 (en) Semiconductor device and manufacturing method of the same
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JP2014209592A (ja) 半導体装置、及び半導体装置の作製方法
JP2018073994A (ja) 半導体装置
JP2018085503A (ja) トランジスタ、半導体装置および電子機器
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018064090A (ja) 半導体装置、および半導体装置の作製方法
JP2018078227A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201019