JP2018074151A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018074151A
JP2018074151A JP2017202560A JP2017202560A JP2018074151A JP 2018074151 A JP2018074151 A JP 2018074151A JP 2017202560 A JP2017202560 A JP 2017202560A JP 2017202560 A JP2017202560 A JP 2017202560A JP 2018074151 A JP2018074151 A JP 2018074151A
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017202560A
Other languages
English (en)
Inventor
佑太 遠藤
Yuta Endo
佑太 遠藤
寛美 澤井
Hiromi Sawai
寛美 澤井
木村 肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018074151A publication Critical patent/JP2018074151A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】高性能で信頼性の高い半導体装置を提供する。
【解決手段】第1の酸化物と、ソース電極と、ドレイン電極と、第1の酸化物上、ソース電極上およびドレイン電極上の第2の酸化物と、第2の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極は、第1の酸化物と電気的に接続され、ドレイン電極は、第1の酸化物と電気的に接続され、第1の酸化物および第2の酸化物は、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、第1の酸化物および第2の酸化物は、それぞれ元素Mの原子より多くのIn原子を含み、第1の酸化物のIn、Zn及び元素Mの原子数比と、第2の酸化物In、Zn及び元素Mの原子数比と、が、等しいまたは近傍の半導体装置。
【選択図】図1

Description

本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置(液晶表示装置、発光表示装置など)、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する)等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はIn−Ga−Zn系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている(特許文献1及び特許文献2参照)。
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている(特許文献3参照)。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
特開2007−123861号公報 特開2007−96055号公報 特開2011−119674号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。または、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
半導体装置が有するトランジスタは、良好な電気特性と高い信頼性が求められている。例えば、トランジスタのチャネルが形成される領域(チャネル形成領域と呼ぶ)およびその近傍の状態は、トランジスタの電気特性および信頼性に大きく影響する。従って、チャネル形成領域およびその近傍は、欠陥や汚染などの電気特性の悪化および信頼性の低下を招く要因を出来る限り取り除くことが重要である。
本発明の一態様によれば、チャネル形成領域およびその近傍の欠陥や汚染などを低減し、良好な電気特性および高い信頼性のトランジスタを有する半導体装置とすることができる。
また、本発明の一態様は、第1の酸化物と、ソース電極と、ドレイン電極と、第1の酸化物上、ソース電極上およびドレイン電極上の第2の酸化物と、第2の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極は、第1の酸化物と電気的に接続され、ドレイン電極は、第1の酸化物と電気的に接続され、第1の酸化物および第2の酸化物は、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、第1の酸化物および第2の酸化物は、それぞれ元素Mの原子より多くのIn原子を含み、第1の酸化物のIn、Zn及び元素Mの原子数比と、第2の酸化物In、Zn及び元素Mの原子数比と、が、等しいまたは近傍の半導体装置である。
また、上記の第1の酸化物の電子親和力と、第2の酸化物の電子親和力と、の差は0eV以上0.15eV以下である。
また、上記の第2の酸化物は、ソース電極と電気的に接続されている。
また、本発明の一態様は、第1の酸化物と、ソース電極と、ドレイン電極と、第1の酸化物上、ソース電極上およびドレイン電極上の第2の酸化物と、第2の酸化物上の第3の酸化物と、第3の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、 ソース電極は、第1の酸化物と電気的に接続され、ドレイン電極は、第1の酸化物と電気的に接続され、第1の酸化物、第2の酸化物および第3の酸化物は、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、第1の酸化物および第2の酸化物は、それぞれ元素M原子より多くのIn原子を含み、第3の酸化物は、In原子より多くの元素Mの原子を含み、第1の酸化物のIn、Zn及び元素Mの原子数比と、第2の酸化物のIn、Zn及び元素Mの原子数比と、が、等しいまたは近傍の半導体装置である。
また、上記の第1の酸化物の電子親和力と、第2の酸化物の電子親和力と、の差は0eV以上0.15eV以下であり、第3の酸化物の電子親和力は、第2の酸化物の電子親和力より小さく、第3の酸化物の電子親和力と、第2の酸化物の電子親和力と、の差は、0.2eV以上0.4eV以下である。
また、上記の第2の酸化物は、ソース電極と電気的に接続されている。
また、本発明の一態様は、第1の酸化物と、第1の酸化物上の第2の酸化物と、ソース電極とドレイン電極と、第2の酸化物上、ソース電極上およびドレイン電極上の第3の酸化物と、第3の酸化物上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極は、第2の酸化物と電気的に接続され、ドレイン電極は、第2の酸化物と電気的に接続され、第1の酸化物、第2の酸化物および第3の酸化物は、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、第2の酸化物および第3の酸化物は、それぞれ元素Mの原子より多くのIn原子を含み、第2の酸化物のIn、Zn及び元素Mの原子数比と、第3の酸化物のIn、Zn及び元素Mの原子数比と、が、等しいまたは近傍の半導体装置である。
また、上記の第2の酸化物の電子親和力と、第3の酸化物の電子親和力と、の差は0eV以上0.15eV以下である。
また、上記の第3の酸化物は、ソース電極と電気的に接続されている。
また、本発明の一態様は、上記の半導体装置と、プリント基板と、を有するモジュールである。
また、本発明の一態様は、上記の半導体装置と、上記のモジュールと、スピーカーまたは操作キーと、を有する電子機器である。
また、本発明の一態様は、上記の半導体装置を複数個有し、ダイシング用の領域を有する半導体ウエハである。
また、本発明の一態様は、第1のターゲットを用いたスパッタリング法により、第1の酸化物を形成し、第1の酸化物上に第2のターゲットを用いたスパッタリング法により、第2の酸化物を形成し、第2の酸化物上に第1の導電体および第2の導電体を形成し、第2の酸化物、第1の導電体、および第2の導電体上に第3のターゲットを用いたスパッタリング法により、第3の酸化物を、形成し、第3の酸化物上に、絶縁体を形成し、絶縁体上に第3の導電体を形成し、第1のターゲット、第2のターゲットおよび第3のターゲットは、少なくとも2種以上の金属元素を有し、第2のターゲットにおける金属元素の原子数比と、第3のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍である半導体装置の作製方法である。
また、上記の第2のターゲットおよび第3のターゲットは、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、元素Mの原子よりも多くのIn原子を含むと好ましい。
また、上記の第1の酸化物と、第2の酸化物と、は、減圧下において第1の酸化物、第2の酸化物の順に形成すると好ましい。
また、本発明の一態様は、第1のターゲットを用いたスパッタリング法により、第1の酸化物を形成し、第1の酸化物上に第2のターゲットを用いたスパッタリング法により、第2の酸化物を形成し、第2の酸化物上に第1の導電体および第2の導電体を形成し、第2の酸化物上、第1の導電体上および第2の導電体上に第3のターゲットを用いたスパッタリング法により、第3の酸化物を、形成し、第3の酸化物上に第4のターゲットを用いたスパッタリング法により、第4の酸化物を、形成し、第4の酸化物上に、絶縁体を形成し、絶縁体上に第3の導電体を形成し、第1のターゲット、第2のターゲット、第3のターゲットおよび第4のターゲットは、少なくとも2種以上の金属元素を有し、第2のターゲットにおける金属元素の原子数比と、第3のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍である半導体装置の作製方法である。
また、上記の第1乃至第4のターゲットは、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、第2のターゲットおよび第3のターゲットは、それぞれ、元素Mの原子よりも多くのIn原子を含み、第4のターゲットは、In原子よりも多くの元素Mの原子を含むと好ましい。
また、上記の第1の酸化物と、第2の酸化物と、は、減圧下において第1の酸化物、第2の酸化物の順に形成すると好ましい。
また、上記の第3の酸化物と、第4の酸化物と、は、減圧下において第3の酸化物、第4の酸化物の順に形成すると好ましい。
また、本発明の一態様は、モジュールの作製方法であって、モジュールは、上記の半導体装置の作製方法を用いて作製された半導体装置と、プリント基板と、を有する。
また、本発明の一態様は、電子機器の作製方法であって、電子機器は、上記の半導体装置の作製方法を用いて作製された半導体装置と、上記のモジュールの作製方法を用いて作製されたモジュールと、スピーカーまたは操作キーと、を有する電子機器である。
良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様は、信頼性の高い半導体装置を提供することができる。または、微細化または高集積化が可能な半導体装置を提供することができる。または、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、情報の書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの上面図および断面図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの上面図および断面図。 酸化物のエネルギーバンド構造を説明する図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る半導体ウエハの上面図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。 本発明の一態様に係る電子機器を示す図。 実施例のId−Vg特性を説明する図。 実施例のΔIdsおよびΔVshの+GBTストレス時間依存性を説明する図。 実施例のΔIdsおよびΔVshの+GBTストレス時間依存性を説明する図。 実施例のΔIdsおよびΔVshの+GBTストレス時間依存性を説明する図。 実施例のΔIdsおよびΔVshの+DBTストレス時間依存性を説明する図。 実施例のΔIdsおよびΔVshの−BGBTストレス時間依存性を説明する図。 実施例のΔIdsおよびΔVshの+DGBTストレス時間依存性を説明する図。 実施例のΔIdsおよびΔVshの−GBTストレス時間依存性を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第1、第2等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第1の」を「第2の」又は「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、および電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が55原子%以上65原子%以下、酸素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、nチャネル型のトランジスタとする。よって、そのしきい値電圧(「Vth」ともいう。)は、明示されている場合を除き、0Vよりも大きいものとする。
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。
なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トランジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子など)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタのソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
(実施の形態1)
<半導体装置の構成例1>
以下では、本発明の一態様に係るトランジスタ1000を有する半導体装置の一例について説明する。
図1(A)は、トランジスタ1000を有する半導体装置の上面図である。また、図1(B)は、図1(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ1000のチャネル長方向の断面図でもある。また、図1(C)は、図1(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ1000のチャネル幅方向の断面図でもある。図1(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板400と、基板400上の絶縁体401と、絶縁体401上のトランジスタ1000と、トランジスタ1000上の絶縁体410と、絶縁体410上の絶縁体420と、を有する。
トランジスタ1000は、絶縁体401上の導電体310および絶縁体301と、導電体310上および絶縁体301上の絶縁体302と、絶縁体302上の絶縁体303と、絶縁体303上の絶縁体402と、絶縁体402上の酸化物406aと、酸化物406a上の酸化物406bと、酸化物406bの上面と接する領域を有する導電体416a1および導電体416a2と、導電体416a1上のバリア膜417a1と、導電体416a2上のバリア膜417a2と、導電体416a1の側面、導電体416a2の側面、バリア膜417a1の側面、バリア膜417a2の側面および酸化物406bの上面と接する領域を有する酸化物406cと、酸化物406c上の絶縁体412と、酸化物406bの上面と酸化物406cおよび絶縁体412を介して互いに重なる領域を有する導電体404と、導電体404上の絶縁体418と、を有する。また、絶縁体301は、開口部を有していて、開口部内に導電体310aおよび導電体310bが配置される。
図1(B)および(C)において、絶縁体418の端部、絶縁体412の端部および酸化物406cの端部は面一であり、チャネル長方向においては、バリア膜417a1上およびバリア膜417a2上に配置され、チャネル幅方向の一方においては、絶縁体402上に配置される。
トランジスタ1000において、導電体404は第1のゲート電極としての機能を有する。導電体404は、導電体404aおよび導電体404bの積層構造とすることができる。さらに、導電体404は、3層以上の積層構造とすることもできる。例えば、酸素の透過を抑制する機能を有する導電体404aを導電体404bの下層に成膜することで導電体404bの酸化を防ぐことができる。または、例えば、導電体404が酸化耐性を有する金属を有することが好ましい。または、例えば、酸化物導電体などを用いてもよい。または、例えば、導電性を有する酸化物を含む多層構造としてもよい。絶縁体412は第1のゲート絶縁体としての機能を有する。
また、導電体416a1および導電体416a2は、ソース電極またはドレイン電極としての機能を有する。また、導電体416a1および導電体416a2は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体416a1および導電体416a2の酸化を防ぐことができる。または、導電体416a1および導電体416a2が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。
また、バリア膜417a1およびバリア膜417a2は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜417a1は、導電体416a1上にあって、導電体416a1への酸素の拡散を防止する。バリア膜417a2は、導電体416a2上にあって、導電体416a2への酸素の拡散を防止する。
トランジスタ1000において、酸化物406bおよび酸化物406cはチャネル形成領域を有する。即ちトランジスタ1000は、導電体404に印加する電位によって、酸化物406bおよび酸化物406cの抵抗を制御することができる。即ち、導電体404に印加する電位によって、導電体416a1と導電体416a2との間の導通・非導通を制御することができる。
図1(C)に示すように、第1のゲート電極の機能を有する導電体404は、第1のゲート絶縁体の機能を有する絶縁体412を介して酸化物406bの全体および酸化物406cの一部を覆うように配される。従って、第1のゲート電極としての機能を有する導電体404の電界によって、酸化物406bの全体および酸化物406cの一部を電気的に取り囲むことができる。第1のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。
さらに、図1(B)に示すように、酸化物406b、および酸化物406cで、ソース電極またはドレイン電極としての機能を有する導電体416a1および導電体416a2を挟み込む形状とすることで、ソース電極またはドレイン電極と接触する面積を大きくすることができる。従って、酸化物406bおよび酸化物406cと、導電体416a1および導電体416a2と、の接触面積が大きくなり、コンタクト抵抗が下げられて好ましい。
酸化物406は、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。ただし、酸化物の代わりに、シリコン(歪シリコン含む)、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
ここで、酸化物406bおよび酸化物406cに用いるIn−M−Zn酸化物は、それぞれ元素Mの原子より多くのIn原子を含むことが好ましい。このような酸化物とすることでトランジスタ1000の移動度が上がり、キャリア密度も高くなる。また、ゲート電極としての機能を有する導電体404側に該酸化物を配置することで、チャネル形成領域の制御性が高くなり好ましい。
ここで、例えば、酸化物406bと、酸化物406cと、を等しいか、または近傍の組成の酸化物半導体を用いると好ましい。または、例えば、酸化物406bと、酸化物406cとは、同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物406bと、酸化物406cとは、概ね同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物406bと、酸化物406cとは、概ね同じプロセス条件(例えば、成膜温度、酸素ガスの比率など)で成膜することが好ましい。
または、例えば、酸化物406bと、酸化物406cとは、異なる組成を有するスパッタリングターゲットを用いて成膜してもよい。例えば、酸化物406bと、酸化物406cとの、プロセス条件(例えば、成膜温度、酸素ガスの比率など)を適宜調整することで、酸化物406bと、酸化物406cと、を等しいか、または近傍の組成の酸化物半導体を成膜することができる場合がある。酸化物406bおよび酸化物406cに組成の近い酸化物半導体を用いるほど好ましい場合があるが、要求される厚さや機能が異なるため、最適な成膜条件も異なってくる場合がある。したがって、異なる組成を有するスパッタリングターゲットを用いて、酸化物406bと、酸化物406cと、を成膜することで、等しいか、または近傍の組成のスパッタリングターゲットを用いた場合よりも、酸化物406bと酸化物406cとの組成を近付けることができて好ましい場合がある。
酸化物406bと、酸化物406cと、を等しいか、または近傍の組成とすることで、酸化物406bの電子親和力と、酸化物406cの電子親和力と、は等しいか、差が小さくなる。特に、組成だけでなく、プロセス条件も概ね同じであれば、酸化物406bの電子親和力と、酸化物406cの電子親和力と、は等しいか、差が小さくなる。従って、酸化物406bと、酸化物406cと、の界面準位密度を低減することができる。界面準位密度を低減することで、トランジスタ1000のオン電流の低下を防止することができる。尚、電子親和力は、伝導帯下端のエネルギー値Ecと言い換えることができる。酸化物406bのEcと、酸化物406cのEcと、の差は小さい方が好ましく、好ましくは、0eV以上0.15eV以下、より好ましくは、0V以上0.07eV以下とする。
電子親和力またはEcは、図16に示すように、真空準位と価電子帯上端のエネルギーEvとの差であるイオン化ポテンシャルIpと、エネルギーギャップEgから求めることができる。イオン化ポテンシャルIpは、例えば、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置を用いて測定することができる。エネルギーギャップEgは、例えば、分光エリプソメータを用いて測定することができる。
また、トランジスタ1000の構成において、酸化物406bの上面、および側面に、ソース電極またはドレイン電極を形成する際の加工ダメージが生じる場合がある。つまり、酸化物406bと、酸化物406cとの界面および界面近傍に加工ダメージによる欠陥が生じる場合がある。酸化物406bと、酸化物406cとを等しいか、または近傍の組成の酸化物半導体を用いることで、酸化物406bのEcと、酸化物406cのEcと、の差が同じか小さいので、チャネル形成領域は、酸化物406bと、酸化物406cとの界面および界面近傍だけではなく、酸化物406cと、第1のゲート絶縁体としての機能を有する絶縁体412と、の界面および界面近傍にも形成される。
よって、加工ダメージを有する酸化物406bと、酸化物406cとの界面および界面近傍の影響を小さくすることができる。さらに、酸化物406cとなる酸化物と、第1のゲート絶縁体としての機能を有する絶縁体412となる絶縁体を積層して成膜した後に、酸化物406cとなる酸化物と、絶縁体412となる絶縁体を加工し、酸化物406cと、絶縁体412と、を形成すれば、酸化物406cと、絶縁体412と、の界面および界面近傍は、加工ダメージの影響を受けず良好となる。
以上により、トランジスタ1000の信頼性を向上させることができる。また、酸化物406bの全体および酸化物406cの一部が、導電体404の電界によって取り囲まれていることから非導通時の電流(オフ電流)を小さくすることができる。
また、トランジスタ1000は、第1のゲート電極としての機能を有する導電体404と、ソース電極またはドレイン電極としての機能を有する導電体416a1および導電体416a2と、が重なる領域を有することで、導電体404と、導電体416a1と、で形成される寄生容量および、導電体404と、導電体416a2と、で形成される寄生容量を有する。
トランジスタ1000の構成は、導電体404と、導電体416a1と、の間には、絶縁体412、酸化物406cに加えて、バリア膜417a1を有していることで、該寄生容量を小さくすることができる。同様に、導電体404と、導電体416a2と、の間には、絶縁体412、酸化物406cに加えて、バリア膜417a2を有していることで、該寄生容量を小さくすることができる。よって、トランジスタは、周波数特性に優れたトランジスタとなる。
また、トランジスタ1000を上記の構成とすることで、トランジスタの動作時、例えば、導電体404と、導電体416a1または導電体416a2との間に電位差が生じた時に、導電体404と、導電体416a1または導電体416a2と、の間のリーク電流を低減または防止することができる。
導電体310は、絶縁体301に形成された開口に設けられている。絶縁体301の開口の内壁に接して導電体310aが形成され、さらに内側に導電体310bが形成されている。ここで、導電体310aおよび導電体310bの上面の高さと、絶縁体301の上面の高さは同程度にできる。導電体310は、第2のゲート電極としての機能を有する。また、導電体310は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。例えば、導電体310aを酸素の透過を抑制する機能を有する導電体とすることで、導電体310bの酸化による導電率の低下を防ぐことができる。
絶縁体302、絶縁体303および絶縁体402は第2のゲート絶縁膜としての機能を有する。導電体310へ印加する電位によって、トランジスタのしきい値電圧を制御することができる。
<半導体装置の構成例2>
以下では、本発明の一態様に係るトランジスタ1000aを有する半導体装置の一例について説明する。
図2(A)は、トランジスタ1000aを有する半導体装置の上面図である。また、図2(B)は、図2(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ1000aのチャネル長方向の断面図でもある。また、図2(C)は、図2(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ1000aのチャネル幅方向の断面図でもある。図2(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板400と、基板400上の絶縁体401と、絶縁体401上のトランジスタ1000aと、トランジスタ1000a上の、絶縁体410と、絶縁体410上の絶縁体420と、を有する。
トランジスタ1000aは、絶縁体401上の導電体310および絶縁体301と、導電体310上および絶縁体301上の絶縁体302と、絶縁体302上の絶縁体303と、絶縁体303上の絶縁体402と、絶縁体402上の酸化物406bと、酸化物406bの上面と接する領域を有する導電体416a1および導電体416a2と、導電体416a1上のバリア膜417a1と、導電体416a2上のバリア膜417a2と、導電体416a1の側面、導電体416a2の側面、バリア膜417a1の側面、バリア膜417a2の側面および酸化物406bの上面と接する領域を有する酸化物406cと、酸化物406c上の絶縁体412と、酸化物406bの上面と酸化物406cおよび絶縁体412を介して互いに重なる領域を有する導電体404と、導電体404上の絶縁体418と、を有する。また、絶縁体301は、開口部を有していて、開口部内に導電体310aおよび導電体310bが配置される。
図2(B)および(C)において、絶縁体418の端部、絶縁体412の端部および酸化物406cの端部は面一であり、チャネル長方向においては、バリア膜417a1上およびバリア膜417a2上に配置され、チャネル幅方向の一方においては、絶縁体402上に配置される。
本半導体装置が有するトランジスタ1000aは、トランジスタ1000が有する酸化物406aを、有しない構成である。トランジスタ1000aのその他の構成、機能および効果については、トランジスタ1000を参酌する。
<半導体装置の構成例3>
以下では、本発明の一態様に係るトランジスタ1000bを有する半導体装置の一例について説明する。
図3(A)は、トランジスタ1000bを有する半導体装置の上面図である。図3(B)は、図3(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ1000bのチャネル長方向の断面図でもある。また、図3(C)は、図3(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ1000bのチャネル幅方向の断面図でもある。図3(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板400と、基板400上の絶縁体401と、絶縁体401上のトランジスタ1000bと、トランジスタ1000b上の、絶縁体410と、絶縁体410上の絶縁体420と、を有する。
トランジスタ1000bは、絶縁体401上の導電体310および絶縁体301と、導電体310上および絶縁体301上の絶縁体302と、絶縁体302上の絶縁体303と、絶縁体303上の絶縁体402と、絶縁体402上の酸化物406aと、酸化物406a上の酸化物406bと、酸化物406bの上面と接する領域を有する導電体416a1および導電体416a2と、導電体416a1上のバリア膜417a1と、導電体416a2上のバリア膜417a2と、導電体416a1の側面、導電体416a2の側面、バリア膜417a1の側面、バリア膜417a2の側面および酸化物406bの上面と接する領域を有する酸化物406cと、酸化物406c上の酸化物406dと、酸化物406d上の絶縁体412と、酸化物406bの上面と酸化物406c、酸化物406dおよび絶縁体412を介して互いに重なる領域を有する導電体404と、導電体404上の絶縁体418と、を有する。また、絶縁体301は、開口部を有していて、開口部内に導電体310aおよび導電体310bが配置される。
図3(B)および(C)において、絶縁体418の端部、絶縁体412の端部、酸化物406dの端部および酸化物406cの端部は面一であり、チャネル長方向においては、バリア膜417a1上およびバリア膜417a2上に配置され、チャネル幅方向の一方においては、絶縁体402上に配置される。
本半導体装置が有するトランジスタ1000bは、酸化物406dを有する構成である。トランジスタ1000bにおいて、導電体404は第1のゲート電極としての機能を有する。導電体404は、導電体404aおよび導電体404bの積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体404aを導電体404bの下層に成膜することで導電体404bの酸化を防ぐことができる。または、導電体404が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。絶縁体412は第1のゲート絶縁体としての機能を有する。
また、導電体416a1および導電体416a2は、ソース電極またはドレイン電極としての機能を有する。また、導電体416a1および導電体416a2は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体416a1および導電体416a2の酸化を防ぐことができる。または、導電体416a1および導電体416a2が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。
また、バリア膜417a1およびバリア膜417a2は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜417a1は、導電体416a1上にあって、導電体416a1への酸素の拡散を防止する。バリア膜417a2は、導電体416a2上にあって、導電体416a2への酸素の拡散を防止する。
トランジスタ1000bにおいて、酸化物406b、酸化物406cおよび酸化物406dはチャネル形成領域として機能する。即ち、トランジスタ1000bは、導電体404に印加する電位によって、酸化物406b、酸化物406cおよび酸化物406dの抵抗を制御することができる。即ち、導電体404に印加する電位によって、導電体416a1と導電体416a2との間の導通・非導通を制御することができる。
図3(C)に示すように、第1のゲート電極の機能を有する導電体404は、第1のゲート絶縁体の機能を有する絶縁体412を介して酸化物406bの全体、酸化物406cの一部および酸化物406dの一部を覆うように配される。従って、第1のゲート電極としての機能を有する導電体404の電界によって、酸化物406bの全体、酸化物406cの一部および酸化物406dの一部を電気的に取り囲むことができる。第1のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。
さらに、図3(B)に示すように、酸化物406b、および酸化物406cで、ソース電極またはドレイン電極としての機能を有する導電体416a1および導電体416a2を挟み込む形状とすることで、ソース電極またはドレイン電極と接触する面積を大きくすることができる。従って、酸化物406bおよび酸化物406cと、導電体416a1および導電体416a2と、の接触面積が大きくなり、コンタクト抵抗が下げられて好ましい。
酸化物406は、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。ただし、酸化物の代わりに、シリコン(歪シリコン含む)、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
ここで、酸化物406bおよび酸化物406cに用いるIn−M−Zn酸化物は、それぞれ元素Mの原子より多くのIn原子を含むことが好ましい。このような酸化物とすることでトランジスタ1000bの移動度が上がり、キャリア密度も高くなる。
ここで、例えば、酸化物406bと、酸化物406cと、を等しいか、または近傍の組成の酸化物半導体を用いると好ましい。または、例えば、酸化物406bと、酸化物406cとは、同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物406bと、酸化物406cとは、概ね同じ組成を有するスパッタリングターゲットを用いて成膜することが好ましい。または、例えば、酸化物406bと、酸化物406cとは、概ね同じプロセス条件(例えば、成膜温度、酸素ガスの比率など)で成膜することが好ましい。
または、例えば、酸化物406bと、酸化物406cとは、異なる組成を有するスパッタリングターゲットを用いて成膜してもよい。例えば、酸化物406bと、酸化物406cとの、プロセス条件(例えば、成膜温度、酸素ガスの比率など)を適宜調整することで、酸化物406bと、酸化物406cと、を等しいか、または近傍の組成の酸化物半導体を成膜することができる場合がある。酸化物406bおよび酸化物406cに組成の近い酸化物半導体を用いるほど好ましい場合があるが、要求される厚さや機能が異なるため、最適な成膜条件も異なってくる場合がある。したがって、異なる組成を有するスパッタリングターゲットを用いて、酸化物406bと、酸化物406cと、を成膜することで、等しいか、または近傍の組成のスパッタリングターゲットを用いた場合よりも、酸化物406bと酸化物406cとの組成を近付けることができて好ましい場合がある。
酸化物406bと、酸化物406cと、を等しいか、または近傍の組成とすることで、酸化物406bの電子親和力と、酸化物406cの電子親和力と、は等しいか、差が小さくなる。特に、組成だけでなく、プロセス条件も概ね同じであれば、酸化物406bの電子親和力と、酸化物406cの電子親和力と、は等しいか、差が小さくなる。従って、酸化物406bと、酸化物406cと、の界面準位密度を低減することができる。界面準位密度を低減することで、トランジスタ1000のオン電流の低下を防止することができる。尚、電子親和力は、伝導帯下端のエネルギー値Ecと言い換えることができる。酸化物406bのEcと、酸化物406cのEcと、の差は小さい方が好ましく、好ましくは、0eV以上0.15eV以下、より好ましくは、0V以上0.07eV以下とする。
また、例えば、酸化物406cと、酸化物406dと、は異なるEcの酸化物半導体を用いると好ましい。具体的には、例えば、酸化物406dのEcは、酸化物406cのEcより小さく、酸化物406dのEcと、酸化物406cのEcと、の差は、0.2eV以上0.4eV以下が好ましい。このような構成とすることにより、埋め込みチャネルを実現することができる。つまり、酸化物406dと絶縁体412との界面および界面近傍ではなく、酸化物406cと、酸化物406dとの界面および界面近傍において、より多くの電流が流れるようなパスが形成されることになる。そのため、電流パスにおいて、界面および界面近傍でのトラップ準位を少なくすることが出来る。その結果、オン電流の増大や、信頼性の向上などを図ることができる。
酸化物406dに用いるIn−M−Zn酸化物は、例えば、In原子より多くの元素Mの原子を含むことが好ましい。酸化物406dをこのような組成とすることで、酸化物406cのEcと、酸化物406dのEcとは、異なる大きさとすることができる。
または、例えば、酸化物406cと、酸化物406dとは、概ね同じ組成を有するスパッタリングターゲットを用いつつ、異なるプロセス条件で成膜してもよい。または、酸化物406cと、酸化物406dとは、同じ組成を有するスパッタリングターゲットを用いつつ、異なるプロセス条件で成膜してもよい。これにより、酸化物406cのEcと、酸化物406dのEcとは、異なる大きさとすることができる場合がある。
または、例えば、酸化物406bと、酸化物406cと、酸化物406dとにおいて、概ね同じ組成を有するスパッタリングターゲットを用いつつ、それぞれで異なるプロセス条件で成膜してもよい。例えば、酸化物406bと、酸化物406cとは、概ね同じプロセス条件で成膜し、酸化物406cと、酸化物406dとは、それぞれ異なるプロセス条件で成膜してもよい。
または、例えば、酸化物406aと、酸化物406dとは、概ね同じ組成の酸化物半導体を用いてもよい。または、例えば、酸化物406aと、酸化物406dとは、同じ組成を有するスパッタリングターゲットを用いて成膜してもよい。または、例えば、酸化物406aと、酸化物406dとは、概ね同じ組成を有するスパッタリングターゲットを用いて成膜してもよい。または、例えば、酸化物406aと、酸化物406dとは、概ね同じプロセス条件(例えば、成膜温度、酸素ガスの比率など)で成膜してもよい。または、例えば、酸化物406aと、酸化物406dとは、異なる組成を有するスパッタリングターゲットを用いて成膜してもよい。例えば、酸化物406aと、酸化物406dとの、プロセス条件(例えば、成膜温度、酸素ガスの比率など)を適宜調整することで、酸化物406aと、酸化物406dと、を等しいか、または近傍の組成の酸化物半導体を成膜することができる場合がある。なお、これらの場合、酸化物406dと、酸化物406bとは、異なる組成の酸化物半導体を用いていてもよいし、概ね同じ組成の酸化物半導体を用いていてもよい。
または、例えば、酸化物406aと、酸化物406bと、酸化物406cと、酸化物406dとにおいて、概ね同じ組成を有するスパッタリングターゲットを用いつつ、それぞれで異なるプロセス条件で成膜してもよい。例えば、酸化物406bと、酸化物406cとは、概ね同じプロセス条件で成膜し、酸化物406aと、酸化物406dとは、概ね同じプロセス条件で成膜し、酸化物406aと、酸化物406bとは、それぞれ異なるプロセス条件で成膜してもよい。
また、トランジスタ1000bの構成において、酸化物406bの上面、および側面に、ソース電極またはドレイン電極を形成する際の加工ダメージが生じる場合がある。つまり、酸化物406bと、酸化物406cとの界面および界面近傍に加工ダメージによる欠陥が生じる場合がある。酸化物406bと、酸化物406cとを等しいか、または近傍の組成の酸化物半導体を用いることで、酸化物406bのEcと、酸化物406cのEcと、の差が同じか小さいので、チャネル形成領域は、酸化物406bと、酸化物406cとの界面および界面近傍だけではなく、酸化物406cより小さいEcである酸化物406dと酸化物406cと、の界面および界面近傍にも形成される。
よって、加工ダメージを有する酸化物406bと、酸化物406cとの界面および界面近傍の影響を小さくすることができる。さらに、酸化物406cとなる酸化物、酸化物406dとなる酸化物および第1のゲート絶縁体としての機能を有する絶縁体412となる絶縁体を積層して成膜した後に、酸化物406cとなる酸化物、酸化物406dとなる酸化物および絶縁体412となる絶縁体を加工し、酸化物406c、酸化物406dおよび絶縁体412を形成すれば、酸化物406cと、酸化物406dと、の界面および界面近傍および酸化物406dと、絶縁体412と、の界面および界面近傍は、加工ダメージの影響を受けず良好となる。
以上により、トランジスタ1000bの信頼性を向上させることができる。また、酸化物406bの全体、酸化物406cの一部および酸化物406dの一部が、導電体404の電界によって取り囲まれていることから非導通時の電流(オフ電流)を小さくすることができる。
トランジスタ1000bのその他の構成、機能および効果については、トランジスタ1000を参酌する。
<半導体装置の構成例4>
以下では、本発明の一態様に係るトランジスタ1000cを有する半導体装置の一例について説明する。
図4(A)は、トランジスタ1000cを有する半導体装置の上面図である。図4(B)は、図4(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ1000cのチャネル長方向の断面図でもある。また、図4(C)は、図4(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ1000cのチャネル幅方向の断面図でもある。図4(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板400と、基板400上の絶縁体401と、絶縁体401上のトランジスタ1000cと、トランジスタ1000c上の、絶縁体410と、絶縁体410上の絶縁体420と、を有する。
トランジスタ1000cは、絶縁体401上の導電体310および絶縁体301と、導電体310上および絶縁体301上の絶縁体302と、絶縁体302上の絶縁体303と、絶縁体303上の絶縁体402と、絶縁体402上の酸化物406bと、酸化物406bの上面と接する領域を有する導電体416a1および導電体416a2と、導電体416a1上のバリア膜417a1と、導電体416a2上のバリア膜417a2と、導電体416a1の側面、導電体416a2の側面、バリア膜417a1の側面、バリア膜417a2の側面および酸化物406bの上面と接する領域を有する酸化物406cと、酸化物406c上の酸化物406dと、酸化物406d上の絶縁体412と、酸化物406bの上面と酸化物406c、酸化物406dおよび絶縁体412を介して互いに重なる領域を有する導電体404と、導電体404上の絶縁体418と、を有する。また、絶縁体301は、開口部を有していて、開口部内に導電体310aおよび導電体310bが配置される。
図4(B)および(C)において、絶縁体418の端部、絶縁体412の端部、酸化物406dの端部および酸化物406cの端部は面一であり、チャネル長方向においては、バリア膜417a1上およびバリア膜417a2上に配置され、チャネル幅方向の一方においては、絶縁体402上に配置される。
本半導体装置が有するトランジスタ1000cは、トランジスタ1000bが有する酸化物406aを、有しない構成である。トランジスタ1000cのその他の構成、機能および効果については、トランジスタ1000bを参酌する。
<半導体装置の構成例5>
以下では、本発明の一態様に係るトランジスタ1000dを有する半導体装置の一例について説明する。
図5(A)は、トランジスタ1000dを有する半導体装置の上面図である。図5(B)は、図5(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ1000dのチャネル長方向の断面図でもある。また、図5(C)は、図5(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ1000dのチャネル幅方向の断面図でもある。図5(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板400と、基板400上の絶縁体401と、絶縁体401上のトランジスタ1000dと、トランジスタ1000d上の絶縁体410と、絶縁体410上の絶縁体420と、を有する。
トランジスタ1000dは、絶縁体401上の導電体310および絶縁体301と、導電体310上および絶縁体301上の絶縁体302と、絶縁体302上の絶縁体303と、絶縁体303上の絶縁体402と、絶縁体402上の酸化物406aと、酸化物406a上の酸化物406bと、酸化物406bの上面と接する領域を有する導電体416a1および導電体416a2と、導電体416a1上のバリア膜417a1と、導電体416a2上のバリア膜417a2と、導電体416a1の側面、導電体416a2の側面、バリア膜417a1の側面、バリア膜417a2の側面および酸化物406bの上面と接する領域を有する酸化物406cと、酸化物406c上の絶縁体412と、酸化物406bの上面と酸化物406cおよび絶縁体412を介して互いに重なる領域を有する導電体404と、導電体404上の絶縁体418と、を有する。また、絶縁体301は、開口部を有していて、開口部内に導電体310aおよび導電体310bが配置される。
図5(B)および(C)において、絶縁体412の端部および酸化物406cの端部は面一であり、絶縁体402上に配置される。酸化物406cは、導電体416a1の側面および導電体416a2の側面を覆う様に配置されるので、導電体416a1の側面および導電体416a2の側面の酸化を防ぐことができる。
トランジスタ1000dのその他の構成、機能および効果については、トランジスタ1000を参酌する。
<半導体装置の構成例6>
以下では、本発明の一態様に係るトランジスタ1000eを有する半導体装置の一例について説明する。
図6(A)は、トランジスタ1000eを有する半導体装置の上面図である。図6(B)は、図6(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ1000eのチャネル長方向の断面図でもある。また、図6(C)は、図6(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ1000eのチャネル幅方向の断面図でもある。図6(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板400と、基板400上の絶縁体401と、絶縁体401上のトランジスタ1000eと、トランジスタ1000e上の、絶縁体408aと、絶縁体408a上の絶縁体408bと、絶縁体408b上の絶縁体410と、絶縁体410上の絶縁体420と、を有する。
絶縁体408aは、スパッタリング法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような絶縁体408aを用いることにより、絶縁体408aと絶縁体402と接する面に酸素を添加して、絶縁体402を酸素過剰な状態にできる。該酸素は、熱処理などによって、絶縁体402を通り、酸化物406のチャネル形成領域に効果的に供給することができる。これにより、該酸素が酸化物406に供給されることによって、酸化物406の酸素欠損を低減することができる。酸素過剰な絶縁体402と酸化物406が接して配置されることにより、酸化物406へ酸素を供給することができる。したがって、トランジスタ1000eは、良好な特性を得ることができる。
また、絶縁体408aとして酸化アルミニウムなどの酸素が透過を抑制する機能を有する金属酸化物を用いることにより、絶縁体402に添加した酸素が、成膜中に上方拡散するのを抑制することができる。これにより、さらに効率よく絶縁体402に酸素を添加することができる。また、絶縁体408a上に絶縁体408bを配する構造としてもよい。絶縁体408bは、原子層堆積(ALD:Atomic Layer Deposition)法を用いて成膜された金属酸化物を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。ALD法による成膜は、優れた被覆性を有するので、絶縁体402に添加した酸素が、成膜中に上方拡散するのをさらに抑制することができる。絶縁体402は、絶縁体408aまたは絶縁体408bよりも酸素を透過しやすい絶縁性材料を用いる。例えば、酸化シリコンまたは酸化窒化シリコンを用いることができる。
トランジスタ1000eのその他の構成、機能および効果については、トランジスタ1000を参酌する。
<半導体装置の構成例7>
以下では、本発明の一態様に係るトランジスタ2000を有する半導体装置の一例について説明する。トランジスタ2000は、酸化物406dを有し、上述のトランジスタ1000bを有する半導体装置と同じ基板上に作製することができる。
図15(A)は、トランジスタ2000を有する半導体装置の上面図である。図15(B)は、図15(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ2000のチャネル長方向の断面図でもある。また、図15(C)は、図15(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ2000のチャネル幅方向の断面図でもある。図15(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、基板400と、基板400上の絶縁体401と、絶縁体401上のトランジスタ2000と、トランジスタ2000上の絶縁体410と、絶縁体410上の絶縁体420と、を有する。
トランジスタ2000は、絶縁体401上の導電体310および絶縁体301と、導電体310上および絶縁体301上の絶縁体302と、絶縁体302上の絶縁体303と、絶縁体303上の絶縁体402と、絶縁体402上の酸化物406a2および酸化物406a3と、酸化物406a2上および酸化物406a3上の酸化物406b2および酸化物406b3と、酸化物406b2の上面と接する領域を有する導電体416a1と、酸化物406b3の上面と接する領域を有する導電体416a2と、導電体416a1上のバリア膜417a1と、導電体416a2上のバリア膜417a2と、導電体416a1の側面、導電体416a2の側面、酸化物406b2の上面および側面、酸化物406b3の側面および上面、酸化物406a2の側面、酸化物406a3の側面と接する領域を有する酸化物406cと、酸化物406c上の酸化物406dと酸化物406d上の絶縁体412と、絶縁体412上の導電体404と、導電体404上の絶縁体418と、を有する。また、絶縁体301は、開口部を有していて、開口部内に導電体310aおよび導電体310bが配置される。
トランジスタ2000において、導電体404は第1のゲート電極としての機能を有する。導電体404は、導電体404aおよび導電体404bの積層構造とすることができる。さらに、導電体404は、3層以上の積層構造とすることもできる。例えば、酸素の透過を抑制する機能を有する導電体404aを導電体404bの下層に成膜することで導電体404bの酸化を防ぐことができる。または、例えば、導電体404が酸化耐性を有する金属を有することが好ましい。または、例えば、酸化物導電体などを用いてもよい。または、例えば、導電性を有する酸化物を含む多層構造としてもよい。絶縁体412は第1のゲート絶縁体としての機能を有する。
また、導電体416a1および導電体416a2は、ソース電極またはドレイン電極としての機能を有する。また、導電体416a1および導電体416a2は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体416a1および導電体416a2の酸化を防ぐことができる。または、導電体416a1および導電体416a2が酸化耐性を有する金属を有することが好ましい。または、酸化物導電体などを用いてもよい。
また、バリア膜417a1およびバリア膜417a2は、水素などの不純物および酸素の透過を抑制する機能を有する。バリア膜417a1は、導電体416a1上にあって、導電体416a1への酸素の拡散を防止する。バリア膜417a2は、導電体416a2上にあって、導電体416a2への酸素の拡散を防止する。
トランジスタ2000は、図15(B)に示すように、酸化物406a2、酸化物406b2および導電体416a1を含む層と、酸化物406a3、酸化物406b3および導電体416a2を含む層とは、絶縁体402の上面の一部と、酸化物406cとが接する領域を挟むように配置されている。ここで、酸化物406a2、酸化物406b2および導電体416a1を含む層と、酸化物406a3、酸化物406b3および導電体416a2を含む層とが、互いに向かい合う側面を一方の側面、それぞれの層とが、向かい合わない反対側の側面を他方の側面と呼ぶことにする。
酸化物406cは、導電体416a1の一方の側面および導電体416a2の一方の側面と接する領域を有する。さらに、酸化物406cは、酸化物406b2の上面の一部と一方の側面、酸化物406b3の上面の一部と一方の側面、酸化物406a2の一方の側面および酸化物406a3の一方の側面と接する領域も有する。つまり、一方の側面は、導電体416a1および導電体416a2が、酸化物406b2および酸化物406b3より後退し、階段状の形状を有する。また、他方の側面は、酸化物406a2、酸化物406b2および導電体416a1と、酸化物406a3、酸化物406b3および導電体416a2と、は概ね一致した形状を有する。つまり、他方の側面は、面一の形状を有する。
トランジスタ2000は、酸化物406dを有し、上述のトランジスタ1000bを有する半導体装置と同じ基板上に作製することができる。
トランジスタ2000は、導電体404に印加する電位によって、酸化物406の抵抗を制御することができる。即ち、導電体404に印加する電位によって、導電体416a1と導電体416a2との間の導通・非導通を制御することができる。
トランジスタ2000は、酸化物406cにチャネルが形成されるので、上述のトランジスタ1000bとは異なる特性を有する。
酸化物406a2および酸化物406a3は、酸化物406aを加工して酸化物406a2と、酸化物406a3と、を形成するものであるから同じ組成の酸化物半導体である。同様に酸化物406b2および酸化物406b3は、酸化物406bを加工して酸化物406b2と、酸化物406b3と、を形成するものであるから同じ組成の酸化物半導体である。
ここで、酸化物406b2、酸化物406b3および酸化物406cに用いるIn−M−Zn酸化物は、それぞれ元素Mの原子より多くのIn原子を含むことが好ましい。このような酸化物とすることでトランジスタ2000の移動度が上がり、キャリア密度も高くなり好ましい。
ここで酸化物406b2および酸化物406b3と、酸化物406cと、を等しいか、または近傍の組成とすることで、酸化物406b2および酸化物406b3のEcと、酸化物406cのEcと、は等しいか、差が小さくなる。従って、酸化物406b2と、酸化物406cと、の界面準位密度および酸化物406b3と、酸化物406cと、の界面準位密度を低減することができる。これらの界面準位密度を低減することで、トランジスタ2000のオン電流の低下を防止することができる。酸化物406b2および酸化物406b3のEcと、酸化物406cのEcと、の差は小さい方が好ましく、好ましくは、0eV以上0.15eV以下、より好ましくは、0V以上0.07eV以下とする。
また、酸化物406dに用いるIn−M−Zn酸化物は、In原子より多くの元素Mの原子を含むことが好ましい。従って、酸化物406dは、酸化物406cと異なるEcの酸化物半導体を用いる。酸化物406dのEcは、酸化物406cのEcより小さく、酸化物406dのEcと、酸化物406cのEcと、の差は、0.2eV以上0.4eV以下とすることが好ましい。
また、トランジスタ2000の構成において、酸化物406b2および酸化物406b3の上面および側面に、ソース電極またはドレイン電極を形成する際の加工ダメージが生じる場合がある。つまり、酸化物406b2および酸化物406b3と、酸化物406cとの界面および界面近傍に加工ダメージによる欠陥が生じる場合がある。チャネル形成領域は、酸化物406cだけではなく、酸化物406cより小さいEcである酸化物406dと酸化物406cと、の界面および界面近傍にも形成される。
よって、加工ダメージを有する酸化物406b2および酸化物406b3と、酸化物406cとの界面および界面近傍の影響を小さくすることができる。さらに、酸化物406cとなる酸化物、酸化物406dとなる酸化物および第1のゲート絶縁体としての機能を有する絶縁体412となる絶縁体を積層して成膜した後に、酸化物406cとなる酸化物、酸化物406dとなる酸化物および絶縁体412となる絶縁体を加工し、酸化物406c、酸化物406dおよび絶縁体412を形成すれば、酸化物406cと、酸化物406dと、の界面および界面近傍および酸化物406dと、絶縁体412と、の界面および界面近傍は、加工ダメージの影響を受けず良好となる。
以上により、トランジスタ2000の導通時の電流(オン電流)を大きくすることができる。また、信頼性を向上させることができる。
また、トランジスタ2000は、第1のゲート電極としての機能を有する導電体404と、ソース電極またはドレイン電極としての機能を有する導電体416a1および導電体416a2と、が重なる領域を有することで、導電体404と、導電体416a1と、で形成される寄生容量および、導電体404と、導電体416a2と、で形成される寄生容量を有する。
トランジスタ2000の構成は、導電体404と、導電体416a1と、の間には、絶縁体412、酸化物406cおよび酸化物406dに加えて、バリア膜417a1を有していることで、該寄生容量を小さくすることができる。同様に、導電体404と、導電体416a2と、の間には、絶縁体412、酸化物406cおよび酸化物406dに加えて、バリア膜417a2を有していることで、該寄生容量を小さくすることができる。よって、トランジスタ2000は、周波数特性に優れたトランジスタとなる。
また、トランジスタ2000を上記の構成とすることで、トランジスタ2000の動作時、例えば、導電体404と、導電体416a1または導電体416a2との間に電位差が生じた時に、導電体404と、導電体416a1または導電体416a2と、の間のリーク電流を低減または防止することができる。
また、導電体310は、第2のゲート電極としての機能を有する。導電体310aは、導電性バリア膜としての機能を有する。導電体310aは、導電体310bの底面および側面を包む様に配置することによって、導電体310bの酸化を防止することができる。
<基板>
基板400としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板400として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板400に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板400として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板400が伸縮性を有してもよい。また、基板400は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板400は、例えば、5μm以上700μm以下、好ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下の厚さとなる領域を有する。基板400を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板400を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板400上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板400としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板400は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板400としては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板400として好適である。
<絶縁体>
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体303、絶縁体401、絶縁体408a、絶縁体408b、絶縁体418および絶縁体420として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体303、絶縁体401、絶縁体408a、絶縁体408b、絶縁体418および絶縁体420としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体303、絶縁体401、絶縁体408a、絶縁体408b、絶縁体418および絶縁体420は、酸化アルミニウムを有することが好ましい。
また、例えば、絶縁体408aまたは絶縁体420をスパッタリング法によって、酸素を有するプラズマを用いて成膜すると該酸化物の下地層となる絶縁体へ酸素を添加することができる。
絶縁体301、絶縁体302、絶縁体402および絶縁体412としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体301、絶縁体302、絶縁体402および絶縁体412としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
特に絶縁体402および絶縁体412は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体402および絶縁体412は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体402および絶縁体412は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体402および絶縁体412において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物406と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物406に混入することを抑制することができる。また、例えば、絶縁体402および絶縁体412において、酸化シリコンまたは酸化窒化シリコンを酸化物406と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体410は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体410は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体410は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
バリア膜417a1およびバリア膜417a2としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜417a1、バリア膜417a2によって、絶縁体410中の過剰酸素が、導電体416a1、導電体416a2への拡散することを防止することができる。
バリア膜417a1およびバリア膜417a2としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
<導電体>
導電体404a、導電体404b、導電体310a、導電体310b、導電体416a1および導電体416a2としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、酸化物406に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物406に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから侵入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
<酸化物406に適用可能な金属酸化物>
酸化物406としては、金属酸化物を用いることが好ましい。ただし、酸化物406の代わりに、シリコン(歪シリコン含む)、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
以下に、本発明の一態様に係る酸化物406について説明する。酸化物406として、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
<金属酸化物の構成>
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
なお、本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、CAC−OSまたはCAC−metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
<金属酸化物の構造>
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC−OSは結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆または低密度領域を有する。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
<酸化物半導体を有するトランジスタ>
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が8×1011/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
<不純物>
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面および界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、SIMSにより得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
<半導体装置の作製方法>
以下では、本発明の一態様に係るトランジスタ1000を有する半導体装置の作製方法を図1および図7乃至図14を用いて説明する。また、図1および図7乃至図14において、各図の(A)は、上面図である。各図の(B)は各図の(A)にA1−A2の一点鎖線で示す部位の断面図である。また、各図の(C)は、各図の(A)にA3−A4の一点鎖線で示す部位の断面図である。
まず、基板400を準備する。
次に、絶縁体401を成膜する。絶縁体401の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法または原子層堆積(ALD:Atomic Layer Deposition)法などを用いて行うことができる。
なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ALD法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ALD法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
絶縁体401は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にALD法によって酸化アルミニウムを成膜する構造としてもよい。または、ALD法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に絶縁体401上に絶縁体301を成膜する。絶縁体301の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、絶縁体301に絶縁体401に達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体401は、絶縁体301をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体301に酸化シリコン膜を用いた場合は、絶縁体401は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
本実施の形態では、絶縁体401として、スパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、ALD法によって酸化アルミニウムを成膜する。また、絶縁体301として、CVD法によって酸化シリコンを成膜する。
溝の形成後に、導電体310となる導電体を成膜する。導電体310となる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体310となる導電体の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
本実施の形態では、導電体310aとなる導電体として、スパッタリング法によって窒化タンタルを成膜する。
次に、導電体310aとなる導電体上に、導電体310bとなる導電体を成膜する。導電体310bとなる導電体の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
本実施の形態では、導電体310bとなる導電体として、CVD法によって窒化チタンを成膜し、該窒化チタン上にCVD法によってタングステンを成膜する。
次に、化学的機械研磨(Chemical Mechanical Polishing:CMP)を行うことで、絶縁体301上の導電体310aとなる導電体および導電体310bとなる導電体を除去する。その結果、溝部のみに、導電体310aとなる導電体および導電体310bとなる導電体が残存することで上面が平坦な導電体310aおよび導電体310bを含む導電体310を形成することができる。
次に、絶縁体301上および導電体310上に絶縁体302を成膜する。絶縁体302の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、絶縁体302上に絶縁体303を成膜する。絶縁体303の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、絶縁体303上に絶縁体402を成膜する。絶縁体402の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、第1の加熱処理を行うと好ましい。第1の加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。第1の加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。第1の加熱処理は減圧状態で行ってもよい。または、第1の加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、絶縁体402に含まれる水素や水などの不純物を除去することなどができる。または、第1の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にRF(Radio Frequency)を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体402内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第1の加熱処理は行わなくても良い場合がある。
また、該加熱処理は、絶縁体302成膜後、絶縁体303の成膜後および絶縁体402の成膜後それぞれに行うこともできる。該加熱処理は、第1の加熱処理条件を用いることができるが、絶縁体302成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
本実施の形態では、第1の加熱処理として、絶縁体402成膜後に窒素雰囲気にて400℃の温度で1時間の処理を行なった後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。
次に、絶縁体402上に酸化物406a1と酸化物406b1を順に成膜する。なお、酸化物406a1と酸化物406b1は、大気環境にさらさずに連続して成膜することが好ましい。この様に成膜することで、酸化物406a1上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化物406a1と、酸化物406b1、との界面および界面近傍を清浄に保つことができる。
酸化物406a1と酸化物406b1の成膜はスパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
例えば、酸化物406a1と酸化物406b1をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化物膜中の過剰酸素を増やすことができる。
特に、酸化物406a1の成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体402に供給される場合がある。
なお、スパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
続いて、酸化物406b1をスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
酸化物406b1に酸素欠乏型の酸化物半導体を用いる場合は、酸化物406a1に過剰酸素を含む酸化物膜を用いることが好ましい。また、酸化物406b1の成膜後に酸素ドープ処理を行ってもよい。
なお、酸化物を、スパッタリング法により成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、成膜時の基板温度によっては、ターゲットにおける亜鉛(Zn)の原子数比よりも、膜における亜鉛(Zn)の原子数比が小さくなる場合がある。
具体的に、酸化物406b1、および後述する酸化物406c1として、In−M−Zn酸化物を成膜する場合について説明する。In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて、スパッタリング法により、成膜した膜は、特にZnの原子数比が低下することがある。従って、成膜した膜はIn:Ga:Zn=4:2:3[原子数比]の近傍になる場合がある。
また、同じ原子数比であるターゲットを用いて成膜した膜でも、他の成膜条件が異なる場合、厳密には、組成が異なる膜が成膜される場合がある。従って、本明細書において、酸化物406b1、および酸化物406c1を、同じ原子数比のターゲットを用いて成膜した場合、成膜された膜の原子数比は、等しい、または、その近傍であるとする。酸化物406b1の組成が、酸化物406c1の組成と近傍であるとは、酸化物406b1と酸化物406c1のインジウム(In)の原子数比が、10atomic%以内で異なる場合を含む。
本実施の形態では、酸化物406a1として、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて成膜し、酸化物406b1として、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜する。
次に、第2の加熱処理を行ってもよい。第2の加熱処理は、第1の加熱処理条件を用いることができる。第2の加熱処理によって、酸化物406a1および酸化物406b1中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行なった後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。
次に、酸化物406b1上に導電体416を成膜する。導電体416の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。導電体416として、導電性を有する酸化物、例えば、インジウム錫酸化物(ITO:Indium Tin Oxide)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、または窒素を含むインジウムガリウム亜鉛酸化物を成膜し、該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を1種以上含む材料、または、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
該酸化物は、酸化物406a1および酸化物406b1中の水素を吸収および外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタ1000の電気特性および信頼性が向上することがある。または、該酸化物に代わりにチタンを用いても同様の機能を有する場合がある。本実施の形態では、導電体416として、窒化タンタルを成膜する。
次に、導電体416上にバリア膜417を成膜する。バリア膜417の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、バリア膜417として、酸化アルミニウムを成膜する。
次に、バリア膜417上に導電体411を成膜する。導電体411の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、導電体411として、窒化タンタルを成膜する(図7(A)、(B)および(C)参照。)。
次に、リソグラフィー法によって、導電体411を加工し、導電体411aを形成する。該加工においては、断面形状がテーパー形状を有することが好ましい。該テーパー角度は、基板底面と平行な面に対して、30度以上75度未満、好ましくは30度以上70度未満とする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、該加工はドライエッチング法を用いることが好ましい。ドライエッチング法による加工は微細加工および上述のテーパー形状の加工に適している(図8(A)、(B)および(C)参照。)。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:Capacitively Coupled Plasma)エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置などを用いることができる。
次に、リソグラフィー法によって、レジスト421を形成する。
次に、レジスト421をエッチングマスクとして、導電体411、バリア膜417および導電体416をエッチングし、導電体411a1、導電体411a2、バリア膜417a、および導電体416aを形成する(図9(A)、(B)および(C)参照。)。
次に、レジスト421を除去した後に、導電体416a上であって、導電体411a1と導電体411a2とに挟まれる領域のバリア膜417aをエッチングし、バリア膜417a1およびバリア膜417a2を形成する。
次に、導電体411a1、導電体411a2および導電体416aの表面が露出している部分をエッチングマスクとして、酸化物406aおよび酸化物406bを形成する。本実施の形態では、導電体411a1、導電体411a2および導電体416aとして、窒化タンタルを用いるので、窒化タンタルのエッチング速度に対して酸化物406a1および酸化物406b1のエッチング速度が速いエッチング条件を用いて加工することが好ましい。窒化タンタルのエッチング速度を1とすると、酸化物406a1および酸化物406b1のエッチング速度は3以上50以下、好ましくは、5以上30以下とする(図10(A)、(B)および(C)参照。)。
次に、導電体411a1、導電体411a2、および導電体416aの表面が露出している部分をエッチングし、導電体416a1、導電体416a2を形成する(図11(A)、(B)および(C)参照。)。
これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物406aおよび酸化物406bなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウエット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウエット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
次に、第3の加熱処理を行っても良い。加熱処理の条件は、上述の第1の加熱処理の条件を用いることができる。なお、第3の加熱処理は行わなくてもよい場合がある。本実施の形態では、第3の加熱処理は行わない。
上述の処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物406a膜中、および酸化物406b膜中の水分濃度および水素濃度を低減することができる。
次に、酸化物406c1を成膜する。酸化物406c1の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。特にスパッタリング法を用いて成膜することが好ましい。酸化物406cとなる酸化物406c1として、酸化物406bと同じ組成の酸化物を成膜することが好ましい。酸化物406bと、酸化物406cと、を同じ組成とすることで、酸化物406bの電子親和力と、酸化物406cの電子親和力と、は等しいか、差が小さくなる。従って、酸化物406bと、酸化物406cと、の界面準位密度を低減することができる。界面準位密度を低減することで、トランジスタ1000のオン電流の低下を防止することができる。
例えば、酸化物406c1、および酸化物406b1として、In−M−Zn酸化物を用いる場合、各金属元素の原子数比が、おおよそ等しい膜となるように、成膜することが好ましい。具体的には、スパッタリング法を用いて成膜する場合、各金属元素の原子数比が同じターゲットを用いて成膜するとよい。また、スパッタリングガスとしては、酸素とアルゴンの混合ガスを用いて、スパッタリングガスに含まれる酸素の割合は、0%以上、好ましくは80%以上、より好ましくは100%とすればよい。
本実施の形態では、酸化物406c1として、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて、スパッタリングガスに含まれる酸素の割合を100%として成膜する。
酸化物406c1を上記のような条件にて成膜することによって酸化物406a、酸化物406b、および絶縁体402に酸素を添加することができて好ましい。
次に、酸化物406c1上に絶縁体412aを成膜する。絶縁体412aの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる(図12(A)、(B)および(C)参照。)。
ここで、第4の加熱処理を行うことができる。加熱処理は、第1の加熱処理条件を用いることができる。該加熱処理によって、絶縁体412a中の水分濃度および水素濃度を低減させることができる。なお、第4の加熱処理は行わなくてもよい場合がある。本実施の形態では、第4の加熱処理は行わない。
次に、導電体404となる導電体を成膜する。導電体404となる導電体の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
導電体404は、多層膜であってもよい。例えば、導電体404となる導電体として、酸化物を上述の酸化物406c1と同様の条件を用いて成膜することで絶縁体412aへ酸素を添加することができる。絶縁体412aに添加された酸素は過剰酸素となる。
次に、該酸化物上に、導電体をスパッタリング法によって成膜することによって、該酸化物の電気抵抗値を低下させて導電体とすることができる。この酸化物をOC(Oxide Conductor)電極と呼ぶことができる。該OC電極上の導電体上に、さらに導電体をスパッタリング法などによって成膜してもよい。
本実施の形態では、導電体404aとなる導電体としてスパッタリング法によって窒化チタンを成膜し、導電体404bとなる導電体として、スパッタリング法によって、タングステンを成膜する。
ここで、第5の加熱処理を行うことができる。加熱処理は、第1の加熱処理条件を用いることができる。なお、第5の加熱処理は行わなくてもよい場合がある。本実施の形態では、第5の加熱処理は行わない。
次に、導電体404aとなる導電体および導電体404bとなる導電体をリソグラフィー法によって加工し、導電体404aおよび導電体404bを形成する(図13(A)、(B)および(C)参照。)。
次に、絶縁体418となる酸化物を成膜してもよい。絶縁体418となる酸化物の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。例えば、ALD法によって酸化アルミニウムを成膜することで、導電体404の上面および側面に、ピンホールが少なく、かつ膜厚が均一に成膜できるので、導電体404の酸化を防止することができる。本実施の形態では、ALD法によって酸化アルミニウムを成膜する。
次に、絶縁体418となる酸化物、絶縁体412aおよび酸化物406c1をリソグラフィー法によって加工し、絶縁体418、絶縁体412および、酸化物406cを形成する。このように、形成された、絶縁体412と、酸化物406cと、の界面はダメージをほとんど受けないので好適である。
ここで、絶縁体418の端部、絶縁体412の端部および酸化物406cの端部は面一であり、チャネル長方向においては、バリア膜417a1上およびバリア膜417a2上に配置され、チャネル幅方向の一方においては、絶縁体402上に配置される(図14(A)、(B)および(C)参照。)。
次に、絶縁体410を成膜する。絶縁体410の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法(インクジェット法など)、印刷法(スクリーン印刷、オフセット印刷など)、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体410は、上面が平坦性を有するように形成してもよい。例えば、絶縁体410は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体410は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、CMP処理、ドライエッチング処理などがある。ただし、絶縁体410の上面が平坦性を有さなくても構わない。
次に、絶縁体410上に、絶縁体420を成膜する。絶縁体420の成膜は、金属酸化物を用いることが好ましく、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
絶縁体420としては、酸素プラズマを用いたスパッタリング法によって酸化アルミニウムを成膜することで、酸素を絶縁体410に添加することができる。添加された酸素は絶縁体410中で過剰酸素となる。
絶縁体420は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にALD法によって酸化アルミニウムを成膜する構造としてもよい。または、ALD法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
ここで、第6の加熱処理を行うことができる。加熱処理は、第1の加熱処理条件を用いることができる。本実施の形態では、酸素雰囲気にて350℃の温度で1時間の処理を行う。
以上により、トランジスタ1000を有する半導体装置を作製することができる(図1参照。)。
(実施の形態3)
本実施の形態では、半導体装置の一形態を、図17乃至図22を用いて説明する。
[記憶装置1]
図17および図18に示す半導体装置は、トランジスタ300と、トランジスタ200、および容量素子100を有している。
トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図17および図18において、配線3001はトランジスタ300のソースと電気的に接続され、配線3002はトランジスタ300のドレインと電気的に接続されている。また、配線3003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線3004はトランジスタ200の第1のゲートと電気的に接続され、配線3006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線3005は容量素子100の電極の他方と電気的に接続されている。
図17および図18に示す半導体装置は、トランジスタ300のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線3004の電位を、トランジスタ200が導通状態となる電位にして、トランジスタ200を導通状態とする。これにより、配線3003の電位が、トランジスタ300のゲート、および容量素子100の電極の一方と電気的に接続するノードFGに与えられる。即ち、トランジスタ300のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という。)のどちらかが与えられるものとする。その後、配線3004の電位を、トランジスタ200が非導通状態となる電位にして、トランジスタ200を非導通状態とすることにより、ノードFGに電荷が保持される(保持)。
トランジスタ200のオフ電流が小さい場合、ノードFGの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線3001に所定の電位(定電位)を与えた状態で、配線3005に適切な電位(読み出し電位)を与えると、配線3002は、ノードFGに保持された電荷量に応じた電位をとる。これは、トランジスタ300をnチャネル型とすると、トランジスタ300のゲートにHighレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Hは、トランジスタ300のゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Lより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ300を「導通状態」とするために必要な配線3005の電位をいうものとする。したがって、配線3005の電位をVth_HとVth_Lの間の電位Vとすることにより、ノードFGに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードFGにHighレベル電荷が与えられていた場合には、配線3005の電位がV(>Vth_H)となれば、トランジスタ300は「導通状態」となる。一方、ノードFGにLowレベル電荷が与えられていた場合には、配線3005の電位がV(<Vth_L)となっても、トランジスタ300は「非導通状態」のままである。このため、配線3002の電位を判別することで、ノードFGに保持されている情報を読み出すことができる。
<半導体装置1の構造>
本発明の一態様の半導体装置は、図17に示すようにトランジスタ300、トランジスタ200、容量素子100を有する。トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。
本実施の形態では、トランジスタ300をnチャネル型のトランジスタとして説明しているが、トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域314a、および低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
低抵抗領域314a、および低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図17に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。
絶縁体320、絶縁体322、絶縁体324、および絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体324には、基板311、またはトランジスタ300などから、トランジスタ200が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm以下、好ましくは5×1015atoms/cm以下であればよい。
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体326の比誘電率は、絶縁体324の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線(導電体328、および導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図17において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能を有する。なお導電体356は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ200とは、バリア層により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
絶縁体350、および導電体356上に、配線層を設けてもよい。例えば、図17において、絶縁体360、絶縁体362、及び絶縁体364が順に積層して設けられている。また、絶縁体360、絶縁体362、及び絶縁体364には、導電体366が形成されている。導電体366は、プラグ、または配線として機能を有する。なお導電体366は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体360は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体366は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体360が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ200とは、バリア層により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
絶縁体364、および導電体366上に、配線層を設けてもよい。例えば、図17において、絶縁体370、絶縁体372、及び絶縁体374が順に積層して設けられている。また、絶縁体370、絶縁体372、及び絶縁体374には、導電体376が形成されている。導電体376は、プラグ、または配線として機能を有する。なお導電体376は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体370は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体376は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体370が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ200とは、バリア層により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
絶縁体374、および導電体376上に、配線層を設けてもよい。例えば、図17において、絶縁体380、絶縁体382、及び絶縁体384が順に積層して設けられている。また、絶縁体380、絶縁体382、及び絶縁体384には、導電体386が形成されている。導電体386は、プラグ、または配線として機能を有する。なお導電体386は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体380は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体386は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体380が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ200とは、バリア層により分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
絶縁体384上には絶縁体210、絶縁体212、絶縁体214、および絶縁体216が、順に積層して設けられている。絶縁体210、絶縁体212、絶縁体214、および絶縁体216のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体210、および絶縁体214には、基板311、またはトランジスタ300を設ける領域などから、トランジスタ200を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体324と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体210、および絶縁体214には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200への混入を防止することができる。また、トランジスタ200を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200に対する保護膜として用いることに適している。
また、例えば、絶縁体212、および絶縁体216には、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体212、および絶縁体216として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体(導電体205)等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。導電体218は、導電体328、および導電体330と同様の材料を用いて設けることができる。
特に、絶縁体210、および絶縁体214と接する領域の導電体218は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ200とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ300からトランジスタ200への水素の拡散を抑制することができる。
絶縁体216の上方には、トランジスタ200が設けられている。なお、トランジスタ200の構造は、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。また、図17に示すトランジスタ200は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ200の上方には、絶縁体280を設ける。絶縁体280には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ200に酸化物半導体を用いる場合、トランジスタ200近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ200が有する酸化物230の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ200を覆う絶縁体280は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体280上には、絶縁体282が設けられている。絶縁体282は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体282には、絶縁体214と同様の材料を用いることができる。例えば、絶縁体282には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200への混入を防止することができる。また、トランジスタ200を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200に対する保護膜として用いることに適している。
また、絶縁体282上には、絶縁体286が設けられている。絶縁体286は、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体286として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体220、絶縁体222、絶縁体224、絶縁体280、絶縁体282、および絶縁体286には、導電体246、および導電体248等が埋め込まれている。
導電体246、および導電体248は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線として機能を有する。導電体246、および導電体248は、導電体328、および導電体330と同様の材料を用いて設けることができる。
続いて、トランジスタ200の上方には、容量素子100が設けられている。容量素子100は、導電体110と、導電体120、および絶縁体130とを有する。
また、導電体246、および導電体248上に、導電体112を設けてもよい。導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線として機能を有する。導電体110は、容量素子100の電極として機能を有する。なお、導電体112、および導電体110は、同時に形成することができる。
導電体112、および導電体110には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図17では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、導電体112、および導電体110上に、容量素子100の誘電体として、絶縁体130を設ける。絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子100は、絶縁体130を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
絶縁体130上に、導電体110と重畳するように、導電体120を設ける。なお、導電体120は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。
導電体120、および絶縁体130上には、絶縁体150が設けられている。絶縁体150は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体150は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
<記憶装置1の変形例1>
また、本実施の形態の変形例の一例を、図18に示す。図18は、図17と、トランジスタ300の構成が異なる。
図18に示すトランジスタ300はチャネルが形成される半導体領域313(基板311の一部)が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
<記憶装置1の変形例2>
記憶装置の変形例の一例を、図19に示す。図19は、図17および図18と、容量素子100の配置などが異なる。
図19に示す容量素子100は、トランジスタ200と同じ工程で形成することができる。図19に示す容量素子100は、バリア層122、導電体120、絶縁体250、酸化物230c、バリア層245b、および導電体240bを有する。導電体120、および導電体240bは、容量素子100の電極として機能を有し、バリア層245b、酸化物230c、および絶縁体250は容量素子100の誘電体として機能を有する。なお、バリア層122は、導電体120の酸化を防ぐ機能を有する。
導電体120は導電体404と同じ層であり、同一の工程で形成することができる。また、バリア層122は、絶縁体418と同じ層であり、同一の工程で形成することができる。つまり、工程を短縮することができるため、生産性を向上させることができる。
また、図19に示す構成を用いることで、トランジスタ200と、容量素子100を同じ工程で形成することができるので、工程を短縮することが可能となる。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
<メモリセルアレイの構造>
本実施の形態のメモリセルアレイの一例を、図20に示す。図17および図18に示す半導体装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。図20は、図18に示す半導体装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
図20には、トランジスタ300、トランジスタ200、および容量素子100を有する半導体装置と、トランジスタ340、トランジスタ201、および容量素子101を有する半導体装置とが、同じ行に配置されている。
図20に示すように、メモリセルアレイは、複数個のトランジスタ(図ではトランジスタ200、およびトランジスタ201)を有する。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがNOR型の構成の場合、情報を読み出さないメモリセルのトランジスタ300を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードFGに与えられた電荷によらずトランジスタ300が「非導通状態」となるような電位、つまり、Vth_Hより低い電位を配線3005に与えればよい。または、例えば、メモリセルアレイがNAND型の構成の場合、情報を読み出さないメモリセルのトランジスタ300を導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードFGに与えられた電荷によらずトランジスタ300が「導通状態」となるような電位、つまり、Vth_Lより高い電位を情報を読み出さないメモリセルと接続される配線3005に与えればよい。
[記憶装置2]
本発明の一態様である半導体装置を使用した、記憶装置の一例を図21に示す。
図21に示す記憶装置は、図17で示したトランジスタ200、トランジスタ300、および容量素子100を有する半導体装置に加え、トランジスタ345を有している。
トランジスタ345は、トランジスタ200の第2のゲート電圧を制御することができる。例えば、トランジスタ345の第1のゲート及び第2のゲートをソースとダイオード接続し、トランジスタ345のソースと、トランジスタ200の第2のゲートを接続する構成とする。当該構成でトランジスタ200の第2のゲートの負電位を保持するとき、トランジスタ345の第1のゲートーソース間の電圧および、第2のゲートーソース間の電圧は、0Vになる。トランジスタ345において、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流が非常に小さいため、トランジスタ200およびトランジスタ345に電源供給をしなくても、トランジスタ200の第2のゲートの負電位を長時間維持することができる。これにより、トランジスタ200、およびトランジスタ345を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
従って、図21において、配線3001はトランジスタ300のソースと電気的に接続され、配線3002はトランジスタ300のドレインと電気的に接続されている。また、配線3003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線3004はトランジスタ200の第1のゲートと電気的に接続され、配線3006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線3005は容量素子100の電極の他方と電気的に接続されている。配線3007はトランジスタ345のソースと電気的に接続され、配線3008はトランジスタ345の第1のゲートと電気的に接続され、配線3009はトランジスタ345の第2のゲートと電気的に接続され、配線3010はトランジスタ345のドレインと電気的に接続されている。ここで、配線3006、配線3007、配線3008、及び配線3009が電気的に接続されている。
図21に示す記憶装置は、トランジスタ300のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
また、図21に示す記憶装置は、図17に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、1個のトランジスタ345は、複数のトランジスタ200の第2のゲート電圧を制御することができる。そのため、トランジスタ345は、トランジスタ200よりも、少ない個数とすることが出来る。
<記憶装置2の構造>
トランジスタ345は、トランジスタ200と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ345は、第1のゲート電極として機能する導電体460(導電体460a、および導電体460b)と、第2のゲート電極として機能する導電体405(導電体405a、および導電体405b)と、導電体460と接するバリア層470と、ゲート絶縁層として機能する絶縁体220、絶縁体222、絶縁体224、および絶縁体450と、チャネル形成領域を有する酸化物430cと、ソースまたはドレインの一方として機能する導電体440a、酸化物431a、および酸化物431bと、ソースまたはドレインの他方として機能する導電体440b、酸化物432a、および酸化物432bと、バリア層445(バリア層445a、およびバリア層445b)を有する。
トランジスタ345において、導電体405は、導電体205と、同じ層である。酸化物431a、および酸化物432aは、酸化物230aと、同じ層であり、酸化物431b、および酸化物432bは、酸化物230bと、同じ層である。導電体440は、導電体240と、同じ層である。酸化物430cは、酸化物230cと同じ層である。絶縁体450は、絶縁体250と、同じ層である。導電体460は、導電体260と、同じ層である。バリア層470は、バリア層270と、同じ層である。
トランジスタ345の活性層として機能する酸化物430cは、酸化物230などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ345のしきい値電圧を0Vより大きくし、オフ電流を低減し、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流を非常に小さくすることができる。
また、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン(スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある)について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝(ダイシングライン)を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断(分割)する場合がある。例えば、図21に示す構造500は、ダイシングライン近傍の断面図を示している。
例えば、構造500に示すように、トランジスタ200、またはトランジスタ345を有するメモリセルの外縁に設けられるダイシングラインと重なる領域近傍において、絶縁体280、絶縁体224、絶縁体222、絶縁体220、及び絶縁体216に開口を設ける。また、絶縁体280、絶縁体224、絶縁体222、絶縁体220、及び絶縁体216の側面を覆うように、絶縁体282を設ける。
つまり、該開口において、絶縁体222、および絶縁体214と、絶縁体282とが接する。このとき、絶縁体222、絶縁体214の少なくとも一と、絶縁体282とを同材料及び同方法を用いて形成することで、密着性を高めることができる。例えば、酸化アルミニウムを用いることができる。
当該構造により、絶縁体210、絶縁体222、絶縁体282で、絶縁体280、トランジスタ200、およびトランジスタ345を包み込むことができる。絶縁体210、絶縁体222、絶縁体282は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す複数の半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ200、またはトランジスタ345に拡散することを防ぐことができる。
また、当該構造により、絶縁体280の過剰酸素が絶縁体282、および絶縁体222の外部に拡散することを防ぐことができる。従って、絶縁体280の過剰酸素は、効率的にトランジスタ200、またはトランジスタ345におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ200、またはトランジスタ345におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ200、またはトランジスタ345におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ200、またはトランジスタ345の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
<記憶装置2の変形例1>
また、本実施の形態の変形例の一例を、図22に示す。図22は、図21と、トランジスタ345の構成が異なる。
図22に示すトランジスタ345は、導電体440a、導電体441a、導電体440b、および導電体441bが、導電体405と同層に設けられている。つまり、トランジスタ345において、ソース電極またはドレイン電極は、第2のゲート電極と同時に設けることができる。
以上が変形例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
(実施の形態4)
本実施の形態では、半導体装置の一形態を、図23、および図24を用いて説明する。
<半導体ウエハ、チップ>
図23(A)は、ダイシング処理が行なわれる前の基板711の上面図を示している。基板711としては、例えば、半導体基板(「半導体ウエハ」ともいう。)を用いることができる。基板711上には、複数の回路領域712が設けられている。回路領域712には、本発明の一態様に係る半導体装置などを設けることができる。
複数の回路領域712は、それぞれが分離領域713に囲まれている。分離領域713と重なる位置に分離線(「ダイシングライン」ともいう。)714が設定される。分離線714に沿って基板711を切断することで、回路領域712を含むチップ715を基板711から切り出すことができる。図23(B)にチップ715の拡大図を示す。
また、分離領域713に導電層、半導体層などを設けてもよい。分離領域713に導電層、半導体層などを設けることで、ダイシング工程時に生じうるESDを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域713に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
<電子部品>
チップ715を用いた電子部品の一例について、図24(A)および図24(B)を用いて説明する。なお、電子部品は、半導体パッケージ、またはIC用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
電子部品は、組み立て工程(後工程)において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図24(A)に示すフローチャートを用いて、後工程について説明する。前工程において基板711に本発明の一態様に係る半導体装置などを形成した後、基板711の裏面(半導体装置などが形成されていない面)を研削する「裏面研削工程」を行なう(ステップS721)。研削により基板711を薄くすることで、電子部品の小型化を図ることができる。
次に、基板711を複数のチップ715に分離する「ダイシング工程」を行う(ステップS722)。そして、分離したチップ715を個々のリードフレーム上に接合する「ダイボンディング工程」を行う(ステップS723)。ダイボンディング工程におけるチップ715とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ715を接合してもよい。
次いで、リードフレームのリードとチップ715上の電極とを、金属の細線(ワイヤー)で電気的に接続する「ワイヤーボンディング工程」を行う(ステップS724)。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップ715は、エポキシ樹脂などで封止される「封止工程(モールド工程)」が施される(ステップS725)。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ715とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化(信頼性の低下)を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう(ステップS726)。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう(ステップS727)。
次いで、パッケージの表面に印字処理(マーキング)を施す「マーキング工程」を行なう(ステップS728)。そして外観形状の良否、動作不良の有無などを調べる「検査工程」(ステップS729)を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図24(B)に示す。図24(B)では、電子部品の一例として、QFP(Quad Flat Package)の斜視模式図を示している。図24(B)に示す電子部品750は、リード755およびチップ715を有する。電子部品750は、チップ715を複数有していてもよい。
図24(B)に示す電子部品750は、例えばプリント基板752に実装される。このような電子部品750が複数組み合わされて、それぞれがプリント基板752上で電気的に接続されることで電子部品が実装された基板(実装基板754)が完成する。完成した実装基板754は、電子機器などに用いられる。
(実施の形態5)
<電子機器>
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図25に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図25(A)は、自動車の一例を示す外観図である。自動車2980は、車体2981、車輪2982、ダッシュボード2983、およびライト2984等を有する。また、自動車2980は、アンテナ、バッテリなどを備える。
図25(B)に示す情報端末2910は、筐体2911に、表示部2912、マイク2917、スピーカ部2914、カメラ2913、外部接続部2916、および操作スイッチ2915等を有する。表示部2912には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末2910は、筐体2911の内側にアンテナ、バッテリなどを備える。情報端末2910は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図25(C)に示すノート型パーソナルコンピュータ2920は、筐体2921、表示部2922、キーボード2923、およびポインティングデバイス2924等を有する。また、ノート型パーソナルコンピュータ2920は、筐体2921の内側にアンテナ、バッテリなどを備える。
図25(D)に示すビデオカメラ2940は、筐体2941、筐体2942、表示部2943、操作スイッチ2944、レンズ2945、および接続部2946等を有する。操作スイッチ2944およびレンズ2945は筐体2941に設けられており、表示部2943は筐体2942に設けられている。また、ビデオカメラ2940は、筐体2941の内側にアンテナ、バッテリなどを備える。そして、筐体2941と筐体2942は、接続部2946により接続されており、筐体2941と筐体2942の間の角度は、接続部2946により変えることが可能な構造となっている。筐体2941に対する筐体2942の角度によって、表示部2943に表示される画像の向きの変更や、画像の表示/非表示の切り換えを行うことができる。
図25(E)にバングル型の情報端末の一例を示す。情報端末2950は、筐体2951、および表示部2952等を有する。また、情報端末2950、筐体2951の内側にアンテナ、バッテリなどを備える。表示部2952は、曲面を有する筐体2951に支持されている。表示部2952には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末2950を提供することができる。
図25(F)に腕時計型の情報端末の一例を示す。情報端末2960は、筐体2961、表示部2962、バンド2963、バックル2964、操作スイッチ2965、入出力端子2966などを備える。また、情報端末2960、筐体2961の内側にアンテナ、バッテリなどを備える。情報端末2960は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部2962の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部2962はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部2962に表示されたアイコン2967に触れることで、アプリケーションを起動することができる。操作スイッチ2965は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末2960に組み込まれたオペレーティングシステムにより、操作スイッチ2965の機能を設定することもできる。
また、情報端末2960は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末2960は入出力端子2966を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子2966を介して充電を行うこともできる。なお、充電動作は入出力端子2966を介さずに無線給電により行ってもよい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様である図1に示す半導体装置が有するトランジスタ1000を作製した(試料A)。また、比較として、酸化物406b(S2)と、酸化物406c(S3)と、は異なる組成の酸化物を用いたトランジスタも作製した(試料B)。それぞれのトランジスタの電気特性の測定および信頼性試験を行った。
トランジスタ1000の作製は、p型シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を400nmの膜厚で成膜した。次に該酸化シリコン膜上に、スパッタリング法によって、第1の酸化アルミニウム膜を40nmの膜厚で成膜した。次に、該第1の酸化アルミニウム膜上に、CVD法によって第1の酸化窒化シリコン膜を150nmの膜厚で成膜した。
次に、第1の酸化窒化シリコン膜上にスパッタリング法によって、第1のタングステン膜を35nmの膜厚で成膜した。次に、リソグラフィー法によって、第1のタングステン膜を加工し、第1のタングステン膜を有するハードマスクを形成した。
次に、第1の酸化窒化シリコン膜を加工し、第1の酸化アルミニウム膜に達する溝を形成した。次に該溝に、スパッタリング法によって、第1の窒化タンタル膜を成膜し、第1の窒化タンタル膜上に、ALD法およびCVD法によって、第1の窒化チタン膜および第2のタングステン膜を成膜した。次に第1のCMP処理によって、第1の酸化窒化シリコン膜の上面に達するまで、第2のタングステン膜、第1の窒化チタン膜、第1の窒化タンタル膜および第1のタングステン膜を研磨し、溝に第2のタングステン膜、第1の窒化チタン膜および第1の窒化タンタル膜を埋め込み、配線層および第2のゲート電極を形成した。
次に、CVD法によって、第2の酸化窒化シリコン膜を10nmの膜厚で成膜した。次に、ALD法によって、酸化ハフニウム膜を20nmの膜厚で成膜した。次に、CVD法によって、第3の酸化窒化シリコン膜を30nmの膜厚で成膜した。第2の酸化窒化シリコン膜、酸化ハフニウム膜および第3の酸化窒化シリコン膜は、第2のゲート絶縁膜としての機能を有する。次に、第1の加熱処理を行った。第1の加熱処理は、窒素を含む雰囲気にて温度400℃、1時間の処理を行い、続いて酸素を含む雰囲気にて温度400℃、1時間の処理を行った。
次に、第1の酸化物(S1)をスパッタリング法によって、In−Ga−Zn酸化物を5nmの膜厚で成膜した。S1は、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて、酸素ガス流量45sccm、圧力0.7Pa、基板温度200℃の条件にて成膜した。
次に、S1上に、第2の酸化物(S2)をスパッタリング法によって、In−Ga−Zn酸化物を20nmの膜厚で成膜した。S2は、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて、アルゴンガス流量40sccm、酸素ガス流量5sccm、圧力0.7Pa、基板温度130℃の条件にて成膜した。なお、S1およびS2の成膜は、大気雰囲気に晒すことなく連続成膜した。
次に第2の加熱処理を行った。第2の加熱処理は、窒素を含む雰囲気にて温度400℃、1時間の処理を行い、続いて酸素を含む雰囲気にて温度400℃、1時間の処理を行った。
次に、S2上に、スパッタリング法によって、第2の窒化タンタル膜を20nmの膜厚で成膜した。次に第2の窒化タンタル膜上に、ALD法によって、第2の酸化アルミニウム膜を5nmの膜厚で成膜した。次に、第2の酸化アルミニウム膜上に、スパッタリング法によって、第3の窒化タンタル膜を15nmの膜厚で成膜した。
次に、リソグラフィー法によって、チャネルが形成される部分の第3の窒化タンタル膜をエッチングした。該エッチングは、ドライエッチング法を用いた。
次に、リソグラフィー法によって、レジストマスクを形成し、該レジストマスクをエッチングマスクとして、第3の窒化タンタル膜、第2の酸化アルミニウム膜および第2の窒化タンタル膜を順にエッチングした。次に、レジストマスクを酸素プラズマによって除去し、チャネルが形成される部分の第2の酸化アルミニウム膜をエッチングした。次に、S2およびS1の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。
次に、チャネルが形成される部分の第2の窒化タンタル膜をエッチングした。該エッチングによって第2の酸化アルミニウム膜上の第3の窒化タンタル膜も同時にエッチングした。該エッチングはドライエッチング法を用いた。
次に、S3を成膜した。S3の成膜は、試料Aと試料Bとでは異なる組成の酸化物を成膜した。つまり、試料Aは、第3の酸化物(S3)をスパッタリング法によって、In−Ga−Zn酸化物を5nmの膜厚で成膜した。S3は、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて、酸素ガス流量45sccm、圧力0.7Pa、基板温度は130℃の条件にて成膜した。
試料Bは、第3の酸化物(S3)をスパッタリング法によって、In−Ga−Zn酸化物を5nmの膜厚で成膜した。S3は、In:Ga:Zn=1:3:2[原子数比]のターゲットを用いて、酸素ガス流量45sccm、圧力0.7Pa、基板温度は130℃の条件にて成膜した。
次に、S3上に、第1のゲート酸化膜としての機能を有する第4の酸化窒化シリコン膜をCVD法によって10nmの膜厚で成膜した。
次に、第4の酸化窒化シリコン膜上に、スパッタリング法によって、第2の窒化チタン膜を10nmの膜厚で成膜し、第2の窒化チタン膜上に、スパッタリング法によって、第3のタングステン膜を30nmの膜厚で成膜した。第2の窒化チタン膜と第3のタングステン膜は、連続成膜した。
次に、リソグラフィー法によって、第3のタングステン膜および第2の窒化チタン膜を順にエッチングしてゲート電極を形成した。第3のタングステン膜および第2の窒化チタン膜のエッチングはドライエッチング法を用いた。
次に、ALD法によって、第3の酸化アルミニウム膜を7nmの膜厚で成膜した。基板温度は、250℃とした。
次に、リソグラフィー法によって、第3の酸化アルミニウム膜、第4の酸化窒化シリコン膜およびS3の一部をエッチングした。該エッチングはドライエッチング法を用いた。
次に、CVD法によって、第5の酸化窒化シリコン膜を310nmの膜厚で成膜した。次に、第2のCMP処理を行ない、第5の酸化窒化シリコン膜を研磨し、第5の酸化窒化シリコン膜の表面を平坦化した。
次に、第5の酸化窒化シリコン膜上に、スパッタリング法によって、第4の酸化アルミニウム膜をアルゴンガス流量25sccm、酸素ガス流量25sccm、圧力0.4Pa、基板温度250℃の条件にて40nmの膜厚で成膜した。
次に第4の加熱処理を行った。第4の加熱処理は、酸素を含む雰囲気にて温度350℃、1時間の処理を行った。
次に、CVD法によって、第6の酸化窒化シリコン膜を100nmの膜厚で成膜した。
次に、スパッタリング法によって、第4のタングステン膜を90nmの膜厚で成膜した。次に、CVD法によって、窒化シリコン膜を130nmの膜厚で成膜した。
次に、リソグラフィー法によって、第4のタングステン膜および窒化シリコン膜をエッチングマスクとして、第2のタングステン膜(第2のゲート電極)に達するコンタクトホール、第3のタングステン膜(第1のゲート電極)に達するコンタクトホールおよび第2の窒化タンタル膜(ソース電極およびドレイン電極)に達するコンタクトホールを形成し、ALD法によって第3の窒化チタン膜を20nmの膜厚で成膜し、CVD法によって、第5のタングステン膜を150nmの膜厚で成膜した。
次に、第3のCMP処理を行い、第5のタングステン膜、第3の窒化チタン膜、窒化シリコン膜および第4のタングステン膜を第6の酸化窒化シリコン膜へ達するまで研磨を行ない、各コンタクトホール内に第5のタングステン膜および第3の窒化チタン膜が埋め込まれたプラグを形成した。
次に、スパッタリング法によって、第6のタングステン膜を50nmの膜厚で成膜した。次に、リソグラフィー法によって、第6のタングステン膜をエッチングして、配線層を形成した。
次に、第4の加熱処理を250℃の温度で1時間行った。
次に、フォトレジストを塗布法によって、1μmの膜厚で形成した。次に、リソグラフィー法によって、測定端子(測定パッド)となる部分のフォトレジストを除去した。
以上により、トランジスタ1000(試料A)および比較試料(試料B)を作製した。
次に、トランジスタ1000および比較試料の電気特性を測定した。試料Aおよび試料Bは、5インチ角の大きさの基板であり、トランジスタは基板内に配置している。
トランジスタ1000および比較試料の電気特性の測定は、ソース電位(Vs)を0Vとし、ソースードレイン間の電位(以下、ドレイン電圧Vdという。)を0.1Vおよび1.2Vとし、それぞれのVdに対して、ソース−ゲート間電圧(以下、ゲート電圧Vgという。)を−4.0Vから+4.0Vまで変化させたときのソース−ドレイン間電流(以下、ドレイン電流Idという。)の変化を測定した。すなわちId−Vg特性を測定した。ゲート電圧Vgとは、第1のゲート電極(トップゲート電極)の電位を示しており以降も同様とする。本測定においては、第2のゲート電極(バックゲート電極)の電位は0Vに設定した。バックゲート電極の電位をVbgという。また、本測定において、各基板内の9個のトランジスタのId−Vg特性を測定した。
試料Aは、本発明の一態様である、S2およびS3をスパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜した試料である。従って、S2およびS3は、それぞれ、Ga原子より多くのIn原子を含み、かつ、等しいかまたは近傍の組成である。
試料Bは、S2は、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜し、S3は、スパッタリング法によって、In:Ga:Zn=1:3:2[原子数比]のターゲットを用いて成膜した試料である。従って、S2と、S3と、は、異なる組成の酸化物である。S2は、Ga原子より多くのIn原子を含み、S3は、In原子より多くのGa原子を含む。
図26(A)は試料Aのトランジスタ1000のId−Vg特性であり、図26(B)は試料BのトランジスタのId−Vg特性である。試料AおよびBのどちらもトランジスタはノーマリーオフであり、かつ、オフ状態からオン状態へ急激に切り替わる良好な特性が得られたが、特に試料Aのトランジスタ1000のVshは、試料BのトランジスタのVshよりもプラスであり、より好ましい結果が得られた。Vshとは、Id=1×1012(A)時のVgの値とする。
次に、試料Aおよび試料Bのそれぞれ1個のトランジスタの信頼性試験を行った。信頼性試験として、+GBT(Gate Bias Temperature)ストレス試験を行った。+GBTストレス試験は、トランジスタの信頼性試験の中で最も重要な信頼性試験の一つである。
+GBTストレス試験は、試料温度=125℃にて、Vg=+3.63V、Vd=0VおよびVs=0Vに設定して、最大1時間(3600sec)のストレスを与えた。途中、ストレス開始から、100sec(0.028hr)後、300sec(0.083hr)後、600sec(0.17hr)後、1000sec(0.28hr)後、1800sec(0.5hr)後、3600sec(1hr)後にそれぞれ125℃の温度でId−Vg測定を行った。該Id−Vg測定では、Vgは、−3.3Vから+3.3Vまで変化した時のIdを測定した。尚、第2のゲート電極の電位は0Vに設定した。
ここでは、トランジスタの電気特性のストレスによる変動量の指標として、Idsの変化率を表すΔIds(%)およびVshの経時変化を表すΔVsh(V)を用いた。Idsは、Vd=1.2V、Vg=3.3Vの時のIdである。ΔIds(%)は、ストレス開始時のIdsと、ストレス経過時のIdsと、の差の変化率である。ΔVshは、ストレス開始時のVshと、ストレス経過時のVshと、の差である。
図27に試料Aのトランジスタ1000のΔIdsおよびΔVshの+GBTストレス時間依存性のグラフを示す。図27(A)は、ΔIdsのストレス時間依存性のグラフであるが、ストレス時間1hr経過後であっても変動率は±10%以内に留まった。また、図27(B)は、ΔVshのストレス時間依存性のグラフであるが、ストレス時間1hr経過後であっても変動量は±0.1V以内に留まった。
図28に試料BのトランジスタのΔIdsおよびΔVshの+GBTストレス時間依存性のグラフを示す。図28(A)は、ΔIdsのストレス時間依存性のグラフであるが、ストレス時間1hr経過後であっても変動率は±10%以内に留まった。また、図28(B)は、ΔVshのストレス時間依存性のグラフであるが、最初のストレス時間100秒(0.028hr)から変動量が+0.1Vを超えてしまった。
以上、Id−Vg特性の測定および+GBTストレス試験の結果から、S2とS3に、それぞれGa原子より多くのIn原子を含み、かつ、等しいか、または近傍の組成を用いた、トランジスタ1000は、良好なId−Vg特性と、高い信頼性を有することが解った。
次に、試料Aについて、+GBTストレス試験を継続して132hrまで行う、長期信頼性試験を行った。図29(A)は、ΔIdsの+GBTストレス時間依存性のグラフを示すが、ストレス時間114hr経過時点で、ΔIdsの変動率が+9.2%と±10%以内に留まった。また、図29(B)は、ΔVshの+GBTストレス時間依存性のグラフを示すが、ストレス時間132hr経過しても変動量は±0.1V以内に留まった。
以上のように、長期信頼性試験の結果、本発明の一態様であるS2とS3に、それぞれGa原子より多くのIn原子を含み、かつ、等しいか、または近傍の組成を用いた、トランジスタ1000は、高い信頼性を有することを確認した。
次に、その他の信頼性試験を行った。即ち、+DBT(Drain Bias Temperature)ストレス試験、−BGBT(Back Gate Bias Temperature)ストレス試験、+DGBT(Drain Gate Bias Temperature)ストレス試験および−GBTストレス試験を行った。
+DBTストレス試験は、試料温度=125℃にて、Vg=0V、Vs=0V、Vbg=0V、Vd=+1.32Vに設定して、最大12時間のストレスを与えた。
図30(A)にΔIdsのストレス時間依存性のグラフを示し、図30(B)にΔVshのストレス時間依存性のグラフを示す。試料Aについては、トランジスタ1000のΔIdsの変動率は±10%以内、ΔVshの変動量も±0.1V以内の変動に留まった。試料Bについては、トランジスタのΔIdsの変動率は±10%を超え、ΔVshの変動量も±0.1Vを超えた。
−BGBTストレス試験は、試料温度=125℃にて、Vg=0V、Vs=0V、Vbg=−8V、Vd=0Vに設定して、最大12時間のストレスを与えた。
図31(A)にΔIdsのストレス時間依存性のグラフを示し、図31(B)にΔVshのストレス時間依存性のグラフを示す。試料Aについては、トランジスタ1000のΔIdsの変動率は±10%を超えた。ΔVshの変動量は±0.1V以内の変動に留まった。試料Bについては、トランジスタのΔIdsの変動率は±10%を超え、ΔVshの変動量も±0.1Vを超えた。
+DGBTストレス試験は、試料温度=125℃にて、Vg=+3.63V、Vs=0V、Vbg=0V、Vd=1.32Vに設定して、最大12時間のストレスを与えた。
図32(A)にΔIdsのストレス時間依存性のグラフを示し、図32(B)にΔVshのストレス時間依存性のグラフを示す。試料Aについては、トランジスタ1000のΔIdsの変動率は±10%を超える結果となったが、ΔVshの変動量は±0.1V以内の変動に留まった。試料Bについては、トランジスタのΔIdsの変動率は±10%を超え、ΔVshの変動量も±0.1Vを超えた。
−GBTストレス試験は、試料温度=125℃にて、Vg=−3.32V、Vs=0V、Vbg=0V、Vd=0Vに設定して、最大12時間のストレスを与えた。
図33(A)にΔIdsのストレス時間依存性のグラフを示し、図33(B)にΔVshのストレス時間依存性のグラフを示す。試料Aについては、トランジスタ1000のΔIdsの変動率は±10%以内に留まり、ΔVshの変動量も±0.1V以内の変動に留まった。試料Bについては、トランジスタのΔIdsの変動率は±10%を超え、ΔVshの変動量も±0.1Vを超えた。
以上、+DBTストレス試験、−BGBTストレス試験、+DGBTストレス試験および−GBTストレス試験においても、本発明の一態様であるS2とS3に、それぞれGa原子より多くのIn原子を含み、かつ、等しいか、または近傍の組成を用いた、トランジスタ1000は、高い信頼性を有することを確認した。
100 容量素子
101 容量素子
110 導電体
112 導電体
120 導電体
122 バリア層
130 絶縁体
150 絶縁体
200 トランジスタ
201 トランジスタ
205 導電体
210 絶縁体
212 絶縁体
214 絶縁体
216 絶縁体
218 導電体
220 絶縁体
222 絶縁体
224 絶縁体
230 酸化物
230a 酸化物
230b 酸化物
230c 酸化物
240 導電体
240b 導電体
245b バリア層
246 導電体
248 導電体
250 絶縁体
260 導電体
270 バリア層
280 絶縁体
282 絶縁体
286 絶縁体
300 トランジスタ
301 絶縁体
302 絶縁体
303 絶縁体
310 導電体
310a 導電体
310b 導電体
311 基板
313 半導体領域
314a 低抵抗領域
314b 低抵抗領域
315 絶縁体
316 導電体
320 絶縁体
322 絶縁体
324 絶縁体
326 絶縁体
328 導電体
330 導電体
340 トランジスタ
345 トランジスタ
350 絶縁体
352 絶縁体
354 絶縁体
356 導電体
360 絶縁体
362 絶縁体
364 絶縁体
366 導電体
370 絶縁体
372 絶縁体
374 絶縁体
376 導電体
380 絶縁体
382 絶縁体
384 絶縁体
386 導電体
400 基板
401 絶縁体
402 絶縁体
404 導電体
404a 導電体
404b 導電体
405 導電体
405a 導電体
405b 導電体
406 酸化物
406a 酸化物
406a1 酸化物
406a2 酸化物
406a3 酸化物
406b 酸化物
406b1 酸化物
406b2 酸化物
406b3 酸化物
406c 酸化物
406c1 酸化物
406d 酸化物
408a 絶縁体
408b 絶縁体
410 絶縁体
411 導電体
411a 導電体
411a1 導電体
411a2 導電体
412 絶縁体
412a 絶縁体
416 導電体
416a 導電体
416a1 導電体
416a2 導電体
417 バリア膜
417a バリア膜
417a1 バリア膜
417a2 バリア膜
418 絶縁体
420 絶縁体
421 レジスト
430c 酸化物
431a 酸化物
431b 酸化物
432a 酸化物
432b 酸化物
440 導電体
440a 導電体
440b 導電体
441a 導電体
441b 導電体
445 バリア層
445a バリア層
445b バリア層
450 絶縁体
460 導電体
460a 導電体
460b 導電体
470 バリア層
500 構造
711 基板
712 回路領域
713 分離領域
714 分離線
715 チップ
750 電子部品
752 プリント基板
754 実装基板
755 リード
1000 トランジスタ
1000a トランジスタ
1000b トランジスタ
1000c トランジスタ
1000d トランジスタ
1000e トランジスタ
2000 トランジスタ
2910 情報端末
2911 筐体
2912 表示部
2913 カメラ
2914 スピーカ部
2915 操作スイッチ
2916 外部接続部
2917 マイク
2920 ノート型パーソナルコンピュータ
2921 筐体
2922 表示部
2923 キーボード
2924 ポインティングデバイス
2940 ビデオカメラ
2941 筐体
2942 筐体
2943 表示部
2944 操作スイッチ
2945 レンズ
2946 接続部
2950 情報端末
2951 筐体
2952 表示部
2960 情報端末
2961 筐体
2962 表示部
2963 バンド
2964 バックル
2965 操作スイッチ
2966 入出力端子
2967 アイコン
2980 自動車
2981 車体
2982 車輪
2983 ダッシュボード
2984 ライト
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3006 配線
3007 配線
3008 配線
3009 配線
3010 配線

Claims (21)

  1. 第1の酸化物と、ソース電極と、ドレイン電極と、前記第1の酸化物上、前記ソース電極上および前記ドレイン電極上の第2の酸化物と、前記第2の酸化物上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極は、前記第1の酸化物と電気的に接続され、
    前記ドレイン電極は、前記第1の酸化物と電気的に接続され、
    前記第1の酸化物および前記第2の酸化物は、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、
    前記第1の酸化物および前記第2の酸化物は、それぞれ元素Mの原子より多くのIn原子を含み、
    前記第1の酸化物のIn、Zn及び元素Mの原子数比と、前記第2の酸化物のIn、Zn及び元素Mの原子数比と、が、等しいまたは近傍であることを特徴とする半導体装置。
  2. 前記第1の酸化物の電子親和力と、前記第2の酸化物の電子親和力と、の差は0eV以上0.15eV以下であることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2の酸化物は、前記ソース電極と電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 第1の酸化物と、ソース電極と、ドレイン電極と、前記第1の酸化物上、前記ソース電極上および前記ドレイン電極上の第2の酸化物と、前記第2の酸化物上の第3の酸化物と、前記第3の酸化物上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極は、前記第1の酸化物と電気的に接続され、
    前記ドレイン電極は、前記第1の酸化物と電気的に接続され、
    前記第1の酸化物、前記第2の酸化物および前記第3の酸化物は、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、
    前記第1の酸化物および前記第2の酸化物は、それぞれ元素Mの原子より多くのIn原子を含み、
    前記第3の酸化物は、In原子より多くの元素Mの原子を含み、
    前記第1の酸化物のIn、Zn及び元素Mの原子数比と、前記第2の酸化物のIn、Zn及び元素Mの原子数比と、が、等しいまたは近傍であることを特徴とする半導体装置。
  5. 前記第1の酸化物の電子親和力と、前記第2の酸化物の電子親和力と、の差は0eV以上0.15eV以下であり、
    前記第3の酸化物の電子親和力は、前記第2の酸化物の電子親和力より小さく、
    前記第3の酸化物の電子親和力と、前記第2の酸化物の電子親和力と、の差は、0.2eV以上0.4eV以下であることを特徴とする請求項4に記載の半導体装置。
  6. 前記第2の酸化物は、前記ソース電極と電気的に接続されていることを特徴とする請求項4または5に記載の半導体装置。
  7. 第1の酸化物と、前記第1の酸化物上の第2の酸化物と、ソース電極と、ドレイン電極と、前記第2の酸化物上、前記ソース電極上および前記ドレイン電極上の第3の酸化物と、前記第3の酸化物上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極は、前記第2の酸化物と電気的に接続され、
    前記ドレイン電極は、前記第2の酸化物と電気的に接続され、
    前記第1の酸化物、前記第2の酸化物および前記第3の酸化物は、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、
    前記第2の酸化物および前記第3の酸化物は、それぞれ元素Mの原子より多くのIn原子を含み、
    前記第2の酸化物のIn、Zn及び元素Mの原子数比と、前記第3の酸化物のIn、Zn及び元素Mの原子数比と、が、等しいまたは近傍であることを特徴とする半導体装置。
  8. 前記第2の酸化物の電子親和力と、前記第3の酸化物の電子親和力と、の差は0eV以上0.15eV以下であることを特徴とする請求項7に記載の半導体装置。
  9. 前記第3の酸化物は、前記ソース電極と電気的に接続されていることを特徴とする請求項7または8に記載の半導体装置。
  10. 請求項1乃至9のいずれか一に記載の半導体装置およびプリント基板を有することを特徴とするモジュール。
  11. 請求項1乃至9のいずれか一に記載の半導体装置、請求項10に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器。
  12. 請求項1乃至9のいずれか一に記載の半導体装置を複数個有し、
    ダイシング用の領域を有する半導体ウエハ。
  13. 第1のターゲットを用いたスパッタリング法により、第1の酸化物を形成し、
    前記第1の酸化物上に第2のターゲットを用いたスパッタリング法により、第2の酸化物を形成し、
    前記第2の酸化物上に第1の導電体および第2の導電体を形成し、
    前記第2の酸化物、前記第1の導電体、および前記第2の導電体上に第3のターゲットを用いたスパッタリング法により、第3の酸化物を、形成し、
    前記第3の酸化物上に、絶縁体を形成し、
    前記絶縁体上に第3の導電体を形成し、
    前記第1のターゲット、前記第2のターゲットおよび前記第3のターゲットは、少なくとも2種以上の金属元素を有し、
    前記第2のターゲットにおける金属元素の原子数比と、前記第3のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍であることを特徴とする半導体装置の作製方法。
  14. 前記第2のターゲットおよび前記第3のターゲットは、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、
    In原子の方が元素Mの原子よりも多く含まれることを特徴とする請求項13に記載の半導体装置の作製方法。
  15. 前記第1の酸化物と、前記第2の酸化物と、は、減圧下において前記第1の酸化物、前記第2の酸化物の順に形成することを特徴とする請求項13または14に記載の半導体装置の作製方法。
  16. 第1のターゲットを用いたスパッタリング法により、第1の酸化物を形成し、
    前記第1の酸化物上に第2のターゲットを用いたスパッタリング法により、第2の酸化物を形成し、
    前記第2の酸化物上に第1の導電体および第2の導電体を形成し、
    前記第2の酸化物上、前記第1の導電体上および前記第2の導電体上に第3のターゲットを用いたスパッタリング法により、第3の酸化物を、形成し、
    前記第3の酸化物上に第4のターゲットを用いたスパッタリング法により、第4の酸化物を、形成し、
    前記第4の酸化物上に、絶縁体を形成し、
    前記絶縁体上に第3の導電体を形成し、
    前記第1のターゲット、前記第2のターゲット、前記第3のターゲットおよび前記第4のターゲットは、少なくとも2種以上の金属元素を有し、
    前記第2のターゲットにおける金属元素の原子数比と、前記第3のターゲットにおける金属元素の原子数比と、は、等しいまたは近傍であることを特徴とする半導体装置の作製方法。
  17. 前記第1乃至第4のターゲットは、それぞれ、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を含み、
    前記第2のターゲットおよび前記第3のターゲットは、それぞれ、元素Mの原子よりも多くのIn原子を含み、
    前記第4のターゲットは、In原子よりも多くの元素Mの原子を含むことを特徴とする請求項16に記載の半導体装置の作製方法。
  18. 前記第1の酸化物と、前記第2の酸化物と、は、減圧下において前記第1の酸化物、前記第2の酸化物の順に形成することを特徴とする請求項16または17に記載の半導体装置の作製方法。
  19. 前記第3の酸化物と、前記第4の酸化物と、は、減圧下において前記第3の酸化物、前記第4の酸化物の順に形成することを特徴とする請求項16乃至18に記載の半導体装置の作製方法。
  20. モジュールの作製方法であって、
    前記モジュールは、請求項13乃至19のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法。
  21. 電子機器の作製方法であって、
    前記電子機器は、請求項13乃至19のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、請求項20に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法。
JP2017202560A 2016-10-21 2017-10-19 半導体装置 Withdrawn JP2018074151A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016206544 2016-10-21
JP2016206544 2016-10-21

Publications (1)

Publication Number Publication Date
JP2018074151A true JP2018074151A (ja) 2018-05-10

Family

ID=61969973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017202560A Withdrawn JP2018074151A (ja) 2016-10-21 2017-10-19 半導体装置

Country Status (7)

Country Link
US (2) US10374098B2 (ja)
JP (1) JP2018074151A (ja)
KR (1) KR102384624B1 (ja)
CN (1) CN109791950A (ja)
DE (1) DE112017005330T5 (ja)
TW (1) TW201828470A (ja)
WO (1) WO2018073689A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020075022A1 (ja) * 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020240316A1 (ja) * 2019-05-24 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置
JP7474712B2 (ja) 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
KR20210108967A (ko) * 2018-12-28 2021-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 디바이스, 상기 메모리 디바이스를 갖는 반도체 장치
US11757047B2 (en) 2020-05-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
KR20230067042A (ko) 2021-11-09 2023-05-16 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9349593B2 (en) * 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TW201442249A (zh) 2013-02-13 2014-11-01 Idemitsu Kosan Co 薄膜電晶體
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2015083034A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9472678B2 (en) * 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
FR3017995A1 (fr) * 2014-02-27 2015-08-28 Commissariat Energie Atomique Dispositif electronique a transistor hemt polarise en inverse
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102437450B1 (ko) * 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20230141954A (ko) * 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2016151429A1 (en) * 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
JP2016206544A (ja) 2015-04-27 2016-12-08 株式会社沖データ トナーカートリッジ、画像形成ユニットおよび画像形成装置
KR20170096956A (ko) 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020075022A1 (ja) * 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7474712B2 (ja) 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置
WO2020240316A1 (ja) * 2019-05-24 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Also Published As

Publication number Publication date
US20190312149A1 (en) 2019-10-10
CN109791950A (zh) 2019-05-21
TW201828470A (zh) 2018-08-01
KR20190067188A (ko) 2019-06-14
DE112017005330T5 (de) 2019-08-08
US20180114838A1 (en) 2018-04-26
KR102384624B1 (ko) 2022-04-11
US10374098B2 (en) 2019-08-06
WO2018073689A1 (en) 2018-04-26
US10777687B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
US10777687B2 (en) Semiconductor device
JP7482947B2 (ja) 半導体装置
JP2018098505A (ja) 半導体装置、および半導体装置の作製方法
US10727356B2 (en) Semiconductor device and manufacturing method thereof
KR20180055701A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2018026564A (ja) 半導体装置、半導体装置の作製方法
KR20180066848A (ko) 반도체 장치, 및 반도체 장치의 제작 방법
KR20180000296A (ko) 반도체 장치
JP7019346B2 (ja) 半導体装置
JP2018026551A (ja) トランジスタ、半導体装置及び電子機器
JPWO2018150295A1 (ja) 半導体装置
JP7089645B2 (ja) 半導体装置及び情報端末
JP2018067708A (ja) 半導体装置およびその作製方法
US10236357B2 (en) Semiconductor device and manufacturing method of the same
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JP2014209592A (ja) 半導体装置、及び半導体装置の作製方法
JP2018073994A (ja) 半導体装置
JP2018085503A (ja) トランジスタ、半導体装置および電子機器
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018064090A (ja) 半導体装置、および半導体装置の作製方法
JP2018078227A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20201019