JP2018026551A - トランジスタ、半導体装置及び電子機器 - Google Patents

トランジスタ、半導体装置及び電子機器 Download PDF

Info

Publication number
JP2018026551A
JP2018026551A JP2017145026A JP2017145026A JP2018026551A JP 2018026551 A JP2018026551 A JP 2018026551A JP 2017145026 A JP2017145026 A JP 2017145026A JP 2017145026 A JP2017145026 A JP 2017145026A JP 2018026551 A JP2018026551 A JP 2018026551A
Authority
JP
Japan
Prior art keywords
conductor
oxide
transistor
insulator
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017145026A
Other languages
English (en)
Other versions
JP2018026551A5 (ja
JP7032071B2 (ja
Inventor
慎平 松田
Shimpei Matsuda
慎平 松田
大吾 伊藤
Daigo Ito
大吾 伊藤
大介 松林
Daisuke Matsubayashi
大介 松林
康太 鈴木
Kota Suzuki
康太 鈴木
悦子 鎌田
Etsuko Kamata
悦子 鎌田
塩野入　豊
Yutaka Shionoiri
豊 塩野入
修平 長塚
Shuhei Nagatsuka
修平 長塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018026551A publication Critical patent/JP2018026551A/ja
Publication of JP2018026551A5 publication Critical patent/JP2018026551A5/ja
Application granted granted Critical
Publication of JP7032071B2 publication Critical patent/JP7032071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】良好な信頼性を有し、長期間のデータ保持が可能な半導体装置を提供する。【解決手段】第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁体と、第１のゲート絶縁体上の第１の酸化物及び第２の酸化物と、第１の酸化物上の第１の導電体と、第２の酸化物上の第２の導電体と、第１のゲート絶縁体と、第１の酸化物及び第１の導電体と、第２の酸化物及び第２の導電体と、を覆うような第３の酸化物と、第３の酸化物上の第２のゲート絶縁体と、第２のゲート絶縁体上の第２のゲート電極と、を有し、第２のゲート電極の端部は、チャネル長方向において、第１の導電体の端部と第２の導電体の端部の間に位置する。【選択図】図１

Description

本発明は、物、方法、又は、製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、及びそれらの作製方法に関する。特に、本発明の一態様は、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬとも記す。）現象を利用した発光装置とその作製方法に関する。例えば、ＬＳＩ、ＣＰＵ、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、及びイメージセンサなどを含む半導体集積回路を部品として搭載した電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。電気光学装置、半導体回路、及び電子機器は半導体装置を有する場合がある。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（又は伝導帯下端準位）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献２及び特許文献３参照。）。
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２−２５７１８７号公報 特開２０１１−１２４３６０号公報 特開２０１１−１３８９３４号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な信頼性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化又は高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
第１のトランジスタと、第１のトランジスタとは電気特性が異なる第２のトランジスタと、を同一層上に設ける。例えば、第１の閾値電圧を有する第１のトランジスタと、第２の閾値電圧を有する第２のトランジスタと、を同一層上に設ける。第１のトランジスタのチャネル形成領域を有する半導体層と、第２のトランジスタのチャネル形成領域を有する半導体層に、それぞれ電子親和力が異なる半導体材料を用いる。
１つの半導体装置に異なる電気特性を有するトランジスタを設けることで、回路設計の自由度を高めることができる。その一方で、１つの半導体装置に異なる電気特性を有するトランジスタを設ける場合は、それぞれのトランジスタを別々に作製する必要があるため、当該半導体装置の作製工程数が大幅に増加する。作製工程数の大幅な増加は、歩留まりの低下を誘発し易く、半導体装置の生産性を著しく低下させる場合がある。本発明の一態様によれば、作製工程数が大幅に増加することなく、１つの半導体装置に異なる電気特性を有するトランジスタを設けることができる。
本発明の一態様は、第１のゲート電極と、第１のゲート電極上に配置された第１のゲート絶縁体と、第１のゲート絶縁体上に配置された第１の酸化物及び第２の酸化物と、第１の酸化物上に配置された第１の導電体と、第２の酸化物上に配置された第２の導電体と、第１のゲート絶縁体と、第１の酸化物及び第１の導電体と、第２の酸化物及び第２の導電体と、を覆うように配置された第３の酸化物と、第３の酸化物上に配置された第２のゲート絶縁体と、第２のゲート絶縁体上に配置された第２のゲート電極と、を有し、第２のゲート電極は、第１の導電体と重なる領域を有さず、第２のゲート電極は、第２の導電体と重なる領域を有するトランジスタである。
また、上記態様において、第１の導電体及び第２の導電体それぞれの一方の端部において、第１の導電体及び第２の導電体の側面と、第１の酸化物及び第２の酸化物の側面とは面一ではなく、第１の導電体と、第２の導電体と、の間の長さの方が、第１の酸化物と、第２の酸化物と、の間の長さよりも長く、第１の導電体及び第２の導電体それぞれの他方の端部において、第１の導電体及び第２の導電体の側面は、第１の酸化物及び第２の酸化物の側面と面一であってもよい。
また、上記態様において、第３の酸化物は、チャネル形成領域として機能し、第１の導電体は、ソース電極として機能し、第２の導電体は、ドレイン電極として機能してもよい。
また、上記態様において、第１乃至第３の酸化物は、金属酸化物を含んでもよい。
また、上記態様において、第１のゲート電極と、第２の導電体と、が電気的に接続されていてもよい。
また、上記態様において、第１のゲート電極と、第２の導電体と、第２のゲート電極と、が電気的に接続されていてもよい。
また、上記態様において、第３の酸化物の、第２のゲート電極と重ならない第１の導電体側の領域は、第３の酸化物の、第２のゲート電極と重なる領域よりも大きくてもよい。
また、本発明の一態様は、第１のトランジスタ及び第２のトランジスタを有する半導体装置であって、第１のトランジスタは、第１のゲート電極と、第１のゲート電極上に配置された第１のゲート絶縁体と、第１のゲート絶縁体上に配置された第１の酸化物及び第２の酸化物と、第１の酸化物上に配置された第１の導電体と、第２の酸化物上に配置された第２の導電体と、第１のゲート絶縁体と、第１の酸化物及び第１の導電体と、第２の酸化物及び第２の導電体と、を覆うように配置された第３の酸化物と、第３の酸化物上に配置された第２のゲート絶縁体と、第２のゲート絶縁体上に配置された第２のゲート電極と、を有し、第２のゲート電極は、第１の導電体と重なる領域を有さず、第２のゲート電極は、第２の導電体と重なる領域を有し、第２のトランジスタは、第３のゲート電極と、第３のゲート電極上に配置された第３のゲート絶縁体と、第３のゲート絶縁体上に配置された第４の酸化物と、第４の酸化物上に配置された第３の導電体及び第４の導電体と、第４の酸化物と、第３の導電体及び第４の導電体と、を覆うように配置された第５の酸化物と、第５の酸化物上に配置された第４のゲート絶縁体と、第４のゲート絶縁体上に配置された第４のゲート電極と、を有する半導体装置である。
また、上記態様において、第１の導電体及び第２の導電体それぞれの一方の端部において、第１の導電体及び第２の導電体の側面と、第１の酸化物及び第２の酸化物の側面とは面一ではなく、第１の導電体と、第２の導電体と、の間の長さの方が、第１の酸化物と、第２の酸化物と、の間の長さよりも長く、第１の導電体及び第２の導電体それぞれの他方の端部において、第１の導電体及び第２の導電体の側面は、第１の酸化物及び第２の酸化物の側面と面一であってもよい。
また、上記態様において、第１乃至第５の酸化物は、金属酸化物を含んでもよい。
また、上記態様において、第１のゲート電極と、第２の導電体と、が電気的に接続されていてもよい。
また、上記態様において、第１のゲート電極と、第２の導電体と、第２のゲート電極と、が電気的に接続されていてもよい。
また、上記態様において、第３の酸化物の、第２のゲート電極と重ならない第１の導電体側の領域は、第３の酸化物の、第２のゲート電極と重なる領域よりも大きくてもよい。
また、上記態様において、第１の酸化物及び第２の酸化物と第４の酸化物は、同じ組成を有し、第３の酸化物と第５の酸化物は、同じ組成を有していてもよい。
また、上記態様において、第３の酸化物は、第１のトランジスタのチャネル形成領域として機能し、第１の導電体は、第１のトランジスタのソース電極として機能し、第２の導電体は、第１のトランジスタのドレイン電極として機能し、第４の酸化物は、第２のトランジスタのチャネル形成領域として機能し、第３の導電体は、第２のトランジスタのソース電極又はドレイン電極の一方として機能し、第４の導電体は、第２のトランジスタのソース電極又はドレイン電極の他方として機能してもよい。
また、上記態様において、第１のトランジスタの閾値電圧は、第２のトランジスタの閾値電圧よりも大きくてもよい。
また、本発明の一態様は、第１のトランジスタ及び第２のトランジスタを有する半導体装置であって、第１のトランジスタは、第１のゲート電極と、第１のゲート電極上に配置された第１のゲート絶縁体と、第１のゲート絶縁体上に配置された第１の酸化物及び第２の酸化物と、第１の酸化物上に配置された第１の導電体と、第２の酸化物上に配置された第２の導電体と、第１のゲート絶縁体と、第１の酸化物及び第１の導電体と、第２の酸化物及び第２の導電体と、を覆うように配置された第３の酸化物と、第３の酸化物上に配置された第２のゲート絶縁体と、を有し、第２のトランジスタは、第２のゲート電極と、第２のゲート電極上に配置された第３のゲート絶縁体と、第３のゲート絶縁体上に配置された第４の酸化物と、第４の酸化物上に配置された第３の導電体及び第４の導電体と、第４の酸化物と、第３の導電体及び第４の導電体と、を覆うように配置された第５の酸化物と、第５の酸化物上に配置された第４のゲート絶縁体と、第４のゲート絶縁体上に配置された第３のゲート電極と、を有する半導体装置である。
また、上記態様において、第１の導電体及び第２の導電体それぞれの一方の端部において、第１の導電体及び第２の導電体の側面と、第１の酸化物及び第２の酸化物の側面とは面一ではなく、第１の導電体と、第２の導電体と、の間の長さの方が、第１の酸化物と、第２の酸化物と、の間の長さよりも長く、第１の導電体及び第２の導電体それぞれの他方の端部において、第１の導電体及び第２の導電体の側面は、第１の酸化物及び第２の酸化物の側面と面一であってもよい。
また、上記態様において、第１乃至第５の酸化物は、金属酸化物を含んでもよい。
また、上記態様において、第１のゲート電極と、第２の導電体と、が電気的に接続されていてもよい。
また、上記態様において、第１の酸化物及び第２の酸化物と第４の酸化物は、同じ組成を有し、第３の酸化物と第５の酸化物は、同じ組成を有していてもよい。
また、上記態様において、第３の酸化物は、第１のトランジスタのチャネル形成領域として機能し、第１の導電体は、第１のトランジスタのソース電極として機能し、第２の導電体は、第１のトランジスタのドレイン電極として機能し、第４の酸化物は、第２のトランジスタのチャネル形成領域として機能し、第３の導電体は、第２のトランジスタのソース電極又はドレイン電極の一方として機能し、第４の導電体は、第２のトランジスタのソース電極又はドレイン電極の他方として機能してもよい。
また、上記態様において、第１のトランジスタの閾値電圧は、第２のトランジスタの閾値電圧よりも大きくてもよい。
本発明の一態様は、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様は、良好な信頼性を有する半導体装置を提供することができる。本発明の一態様は、微細化又は高集積化が可能な半導体装置を提供することができる。本発明の一態様は、生産性の高い半導体装置を提供することができる。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することができる。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することができる。本発明の一態様は、設計自由度が高い半導体装置を提供することができる。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することができる。本発明の一態様は、新規な半導体装置を提供することができる。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係るトランジスタの断面図及びトランジスタの電気特性を示す図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 本発明の一態様に係るトランジスタの上面図及び断面構造を説明する図。 酸化物の原子数比の範囲を説明する図。 酸化物の積層構造のバンド図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係るトランジスタの作製方法を示す図。 本発明の一態様に係る半導体装置を示す図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る記憶装置の回路図。 本発明の一態様に係る記憶装置を示す図。 本発明の一態様に係る電子機器を示す図。 本実施例の計算結果を示す図。 本実施例の計算結果を示す図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む。）、及び電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、又はドレイン電極）とソース（ソース端子、ソース領域、又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介してドレインとソースとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、トランジスタのチャネルが形成され、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、又はチャネルが形成される領域における、ソース（ソース領域又はソース電極）とドレイン（ドレイン領域又はドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルが形成される領域における、いずれか一の値、最大値、最小値、又は平均値とする。
チャネル幅とは、例えば、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、又はチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルが形成される領域における、いずれか一の値、最大値、最小値、又は平均値とする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、その閾値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することができる。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている。」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
又は、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、本明細書等において、バリア膜とは、水素などの不純物及び酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜が導電性を有する場合は、導電性バリア膜と呼ぶことがある。
なお、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体、又は単に酸化物と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴあるいはＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体、若しくは酸化物を有するトランジスタと換言することができる。
また、本明細書等において、ＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。
また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（又は正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
（実施の形態１）
異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の集積度を高めることができる。本実施の形態では、異なる電気特性を有するトランジスタを同一層上に設ける実施形態の一例を説明する。
＜半導体装置１０００の構成例＞
図１（Ａ）は、半導体装置１０００を示す断面図である。半導体装置１０００はトランジスタ１００及びトランジスタ２００を有する。トランジスタ１００及びトランジスタ２００は、異なる構成を有する。また、図１（Ａ）では、基板４００上に設けたトランジスタ１００及びトランジスタ２００の断面を示している。なお、図１（Ａ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位と、図３（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図に相当する。
なお、図１では明示されていないが、トランジスタ１００とトランジスタ２００は電気的に接続された構成となっている。具体的には、トランジスタ１００のバックゲートとトランジスタ２００のドレインとが電気的に接続されている。また、トランジスタ２００のドレインは、トランジスタ２００のゲート及びバックゲートと電気的に接続されている。すなわち、トランジスタ２００のドレイン、ゲート、及びバックゲートは、いずれも電気的に接続された構成となっている。
なお、トランジスタ１００及びトランジスタ２００において、バックゲートの上側にゲートが位置している。
図２（Ａ）は、トランジスタ１００の上面図である。また、図２（Ｂ）は、図２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。また、図２（Ｃ）は、図２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。図２（Ｂ）において、Ａ１−Ａ２はトランジスタ１００のチャネル長方向の断面図であり、図２（Ｃ）において、Ａ３−Ａ４はトランジスタ１００のチャネル幅方向の断面図である。図２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３（Ａ）は、トランジスタ２００の上面図である。また、図３（Ｂ）は、図３（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図である。また、図３（Ｃ）は、図３（Ａ）にＢ３−Ｂ４の一点鎖線で示す部位の断面図である。図３（Ｂ）において、Ｂ１−Ｂ２はトランジスタ２００のチャネル長方向の断面図であり、図３（Ｃ）において、Ｂ３−Ｂ４はトランジスタ２００のチャネル幅方向の断面図である。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
なお、図１（Ａ）、図３（Ａ）、及び図３（Ｂ）に示すように、本発明の一態様では、トランジスタ２００のゲート電極がソース電極又はドレイン電極の一方と重なる領域を有し、ソース電極又はドレイン電極の他方と重なる領域を有さない構造となっている。半導体装置１０００は、トランジスタ２００のソース電極又はドレイン電極のうち、トランジスタ２００のゲート電極と重なる領域を有する側をドレイン電極側、重なる領域を有さない側をソース電極側として、トランジスタ１００と上述したような電気的に接続させた構成とすることが好ましい。
詳細については後述するが、半導体装置１０００を動作させるためには、トランジスタ１００のＶｔｈを十分にプラスシフトさせておく必要がある。そのために、トランジスタ１００のバックゲートに一定の負電位を供給する必要がある。
前述したように、トランジスタ２００のドレイン、ゲート、及びバックゲートはトランジスタ１００のバックゲートと電気的に接続された構成となっている。そのため、トランジスタ１００のバックゲートに負電位を供給するためには、トランジスタ２００のソースから負電位を印加し、トランジスタ２００を介してトランジスタ１００のバックゲートに負電位を供給することになる。
すなわち、半導体装置１０００を動作させる際には、トランジスタ２００のソースに一定以上の負電位が印加されることになる。したがって、トランジスタ２００には、トランジスタ２００のソースから印加された負電位に対する耐性（例えば、ゲート絶縁体の耐圧破壊耐性等）が求められる。
これに対して、前述したように、トランジスタ２００のソース電極がゲート電極と重なる領域を有さない構造にすることで、半導体装置１０００のデータ保持動作時にトランジスタ２００のソース電極に強い負電位が印加された際、トランジスタ２００のゲート絶縁体の耐圧破壊を大幅に抑制することができる。
また、当該耐圧破壊を抑制するには、トランジスタ２００のチャネル形成領域のゲート電極と重ならない領域（ソース電極側）を、トランジスタ２００のチャネル形成領域のゲート電極と重なる領域（ドレイン電極側）よりも大きい構造とした方が、より効果的である。
また、当該耐圧破壊を抑制するには、トランジスタ２００のゲートをなくし、バックゲートのみでチャネル形成を行う構造とした場合でも、効果的である。
また、図１乃至図３に示すように、トランジスタ１００とトランジスタ２００とでは、チャネル形成領域としての機能を有する酸化物、並びに、ソース電極及びドレイン電極の形状がそれぞれ異なる。
このうち、トランジスタ２００については、図１（Ａ）及び図３（Ｂ）に示すように、酸化物のソース領域とドレイン領域がゲート電極を挟んで分離されており、その上に設けられたソース電極とドレイン電極の互いに向かい合う端部と、ソース領域とドレイン領域の向かい合う端部とは面一ではなく、ソース電極と、ドレイン電極と、の間の長さの方が、ソース領域と、ドレイン領域と、の間の長さよりも長い。そして、チャネル形成領域としての機能を有する酸化物は、ソース領域、ドレイン領域、ソース電極、及びドレイン電極を覆うように配置されている。このような構造とすることで、チャネル形成領域としての機能を有する酸化物の、ソース電極及びドレイン電極に対する被覆性が良くなるため、トランジスタ２００は、ばらつきの小さい良好な電気特性を有することができる。
また、図１乃至図３に示すように、トランジスタ１００とトランジスタ２００とでは、チャネル形成領域に使用されている半導体材料がそれぞれ異なる。そのため、後述するように、トランジスタ１００とトランジスタ２００とでは、それぞれ異なる電気特性を有する。
図１（Ｂ）及び図１（Ｃ）に、トランジスタの電気特性の一つであるＶｇ−Ｉｄカーブの一例を示す。図１（Ｂ）及び図１（Ｃ）に示すＶｇ−Ｉｄカーブは、横軸がトランジスタのゲートとソース間の電圧（Ｖｇ）を示している。また、縦軸はトランジスタのドレインに流れる電流（Ｉｄ）を対数で示している。
トランジスタ１００及びトランジスタ２００は、バックゲートを有するトランジスタである。図１（Ｂ）は、バックゲートの電位をソースと同電位としたときのトランジスタ１００のＶｇ−Ｉｄカーブを示し、図１（Ｃ）は、バックゲートの電位をソースと同電位としたときのトランジスタ２００のＶｇ−Ｉｄカーブを示している。図１（Ｂ）及び図１（Ｃ）に示すとおり、トランジスタ１００とトランジスタ２００は異なるトランジスタ特性を有する。トランジスタ２００のＶｇ−Ｉｄカーブは、トランジスタ１００のＶｇ−Ｉｄカーブよりも、Ｖｔｈがプラスの方向にシフトしている。すなわち、トランジスタ２００は、トランジスタ１００よりもＶｔｈが大きいトランジスタである。
なお、トランジスタ１００及びトランジスタ２００のチャネル形成領域に酸化物半導体を使用すれば、Ｓｉなどを使用した場合よりも両トランジスタのＶｔｈをさらにプラスシフトさせることができ、オフ電流を大幅に低減させることができる。
このように、互いに異なる電気特性を有するトランジスタ１００とトランジスタ２００とを、上述したような電気的な接続を行って半導体装置１０００を構成することによって、トランジスタ２００は良好な信頼性を有することができ、かつ半導体装置１０００は長時間のデータ保持を実現させることが可能となる。
＜トランジスタ構造１＞
以下では、本発明の一態様に係るトランジスタ１００の構造について説明する。
図２（Ｂ）及び図２（Ｃ）において、トランジスタ１００は、基板４００上の絶縁体４０１ｂ上に配置される。なお、絶縁体４０１ｂは、絶縁体４０１ａを介して基板４００上に設けられる。トランジスタ１００は、導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、及び導電体３１０ｂと、導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、導電体３１０ｂ、及び絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６＿１ａと、酸化物４０６＿１ａ上の酸化物４０６＿２ａと、酸化物４０６＿２ａの上面と接する領域を有する導電体４１６ａ１及び導電体４１６ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、及び酸化物４０６＿２ａの上面と接する領域を有する酸化物４０６＿３ａと、酸化物４０６＿３ａ上の絶縁体４１２ａと、酸化物４０６＿３ａと絶縁体４１２ａを介して互いに重なる領域を有する導電体４０４ａと、を有する。なお、導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、及び導電体３１０ｂは、絶縁体３０１の開口部内に形成されている。
また、バリア膜４１７ａ１、バリア膜４１７ａ２、絶縁体４０８ａ、絶縁体４２２、絶縁体４２４、絶縁体４１０、絶縁体４１５、及び絶縁体４１８が、トランジスタ１００上に設けられる。
また、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４０２、絶縁体３０３、及び絶縁体３０２には、導電体３１０ｂに達する第１の開口部が設けられ、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４１２ａ、酸化物４０６＿３ａ、及びバリア膜４１７ａ１には、導電体４１６ａ１に達する第２の開口部が設けられ、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４１２ａ、酸化物４０６＿３ａ、及びバリア膜４１７ａ２には、導電体４１６ａ２に達する第３の開口部が設けられ、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及び絶縁体４０８ａには、導電体４０４ａに達する第４の開口部が設けられる。トランジスタ１００を有する半導体装置１０００は、第１の開口部、第２の開口部、第３の開口部、第４の開口部に埋め込まれたそれぞれ導電体４３３ａ、導電体４３１ａ、導電体４２９ａ、及び導電体４３７ａと、絶縁体４１８上にあって導電体４３３ａと接する領域を有する導電体４３４ａと、絶縁体４１８上にあって導電体４３１ａと接する領域を有する導電体４３２ａと、絶縁体４１８上にあって導電体４２９ａと接する領域を有する導電体４３０ａと、絶縁体４１８上にあって導電体４３７ａと接する領域を有する導電体４３８ａと、を有する。
トランジスタ１００において、導電体４０４ａは第１のゲート電極としての機能を有する。また、導電体４０４ａは、酸素の透過を抑制する機能を有する導電体との積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体を、導電体４０４ａの下層に成膜することで、導電体４０４ａの酸化による電気抵抗値の増加を抑制することができる。絶縁体４１２ａは、第１のゲート絶縁体としての機能を有する。
また、導電体４１６ａ１及び導電体４１６ａ２は、ソース電極又はドレイン電極としての機能を有する。また、導電体４１６ａ１及び導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体との積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体を、導電体４１６ａ１及び導電体４１６ａ２の上層に成膜することで、導電体４１６ａ１及び導電体４１６ａ２の酸化による電気抵抗値の増加を抑制することができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ａ１及びバリア膜４１７ａ２は、水素や水などの不純物及び酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、バリア膜４１７ａ１よりも上側から導電体４１６ａ１への酸素の拡散を抑制する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、バリア膜４１７ａ２よりも上側から導電体４１６ａ２への酸素の拡散を抑制する。
トランジスタ１００は、導電体４０４ａに印加する電位によって、酸化物４０６＿２ａの抵抗を制御することができる。すなわち、導電体４０４ａに印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通又は非導通を制御することができる。
図２（Ｂ）及び図２（Ｃ）に示すように、酸化物４０６＿２ａの上面は、導電体４１６ａ１及び導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４０４ａの電界によって、少なくとも酸化物４０６＿２ａを電気的に取り囲むことができる。第１のゲート電極の電界によって、チャネルが形成される領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６＿２ａの全体にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、少なくとも酸化物４０６＿２ａが、導電体４０４ａの電界によって取り囲まれていることから、非導通時の電流（オフ電流）を小さくすることができる。
また、トランジスタ１００は、第１のゲート電極としての機能を有する導電体４０４ａと、ソース電極又はドレイン電極としての機能を有する導電体４１６ａ１及び導電体４１６ａ２と、が重なる領域を有することで、導電体４０４ａと、導電体４１６ａ１と、の間に形成される寄生容量、及び導電体４０４ａと、導電体４１６ａ２と、の間に形成される寄生容量を有する。
トランジスタ１００は、導電体４０４ａと、導電体４１６ａ１と、の間に、絶縁体４１２ａ、酸化物４０６＿３ａに加えて、バリア膜４１７ａ１を有していることで、当該寄生容量を小さくすることができる。同様に、導電体４０４ａと、導電体４１６ａ２と、の間に、絶縁体４１２ａ、酸化物４０６＿３ａに加えて、バリア膜４１７ａ２を有していることで、当該寄生容量を小さくすることができる。よって、トランジスタ１００は、周波数特性に優れたトランジスタとなる。
また、トランジスタ１００を上記の構成とすることで、トランジスタ１００の動作時、例えば、導電体４０４ａと、導電体４１６ａ１又は導電体４１６ａ２との間に電位差が生じたときに、導電体４０４ａと、導電体４１６ａ１又は導電体４１６ａ２と、の間のリーク電流を低減又は抑制することができる。
また、導電体３０９ａ及び導電体３１０ａは、第２のゲート電極としての機能を有する。導電体３０９ａは、導電性バリア膜としての機能を有する。導電体３０９ａは、導電体３１０ａの底面及び側面を包む様に配置することによって、導電体３１０ａの酸化を抑制することができる。
絶縁体３０２、絶縁体３０３、及び絶縁体４０２は第２のゲート絶縁体としての機能を有する。導電体３０９ａ及び導電体３１０ａへ印加する電位によって、トランジスタ１００の閾値電圧を制御することができる。さらに第１のゲートと第２のゲートを電気的に接続することで、導通時の電流（オン電流）を大きくすることができる。なお、第１のゲートの機能と、第２のゲートの機能と、が入れ替わっても構わない。
また、導電体３０９ｂ及び導電体３１０ｂは、配線としての機能を有する。導電体３０９ｂは、導電性バリア膜としての機能を有する。導電体３０９ｂは、導電体３１０ｂの底面及び側面を包む様に配置することによって、導電体３１０ｂの酸化を抑制することができる。
以下では、トランジスタ１００とは異なる電気特性を有するトランジスタ２００の構造について説明する。
図３（Ｂ）及び図３（Ｃ）において、トランジスタ２００は、基板４００上の絶縁体４０１ｂ上に配置される。なお、絶縁体４０１ｂは、絶縁体４０１ａを介して基板４００上に設けられる。トランジスタ２００は、導電体３０９ｃ及び導電体３１０ｃと、導電体３０９ｃ、導電体３１０ｃ、及び絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６＿１ｂ及び酸化物４０６＿１ｃと、酸化物４０６＿１ｂ上の酸化物４０６＿２ｂと、酸化物４０６＿１ｃ上の酸化物４０６＿２ｃと、酸化物４０６＿２ｂの上面と接する領域を有する導電体４１６ｂ１と、酸化物４０６＿２ｃの上面と接する領域を有する導電体４１６ｂ２と、導電体４１６ｂ１の側面、導電体４１６ｂ２の側面、酸化物４０６＿２ｂの側面及び上面、酸化物４０６＿２ｃの側面及び上面、酸化物４０６＿１ｂの側面、酸化物４０６＿１ｃの側面、絶縁体４０２の上面と接する領域を有する酸化物４０６＿３ｂと、酸化物４０６＿３ｂ上の絶縁体４１２ｂと、絶縁体４１２ｂ上の導電体４０４ｂと、を有する。なお、導電体３０９ｃ及び導電体３１０ｃは、絶縁体３０１の開口部内に形成されている。
また、バリア膜４１７ｂ１、バリア膜４１７ｂ２、絶縁体４０８ｂ、絶縁体４２２、絶縁体４２４、絶縁体４１０、絶縁体４１５、及び絶縁体４１８が、トランジスタ２００上に設けられる。
また、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及びバリア膜４１７ｂ１には、導電体４１６ｂ１に達する第５の開口部が設けられ、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及びバリア膜４１７ｂ２には、導電体４１６ｂ２に達する第６の開口部が設けられ、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及び絶縁体４０８ｂには、導電体４０４ｂに達する第７の開口部が設けられる。トランジスタ２００を有する半導体装置１０００は、第５の開口部、第６の開口部、第７の開口部に埋め込まれたそれぞれ導電体４３１ｂ、導電体４２９ｂ、及び導電体４３７ｂと、絶縁体４１８上にあって導電体４３１ｂと接する領域を有する導電体４３２ｂと、絶縁体４１８上にあって導電体４２９ｂと接する領域を有する導電体４３０ｂと、絶縁体４１８上にあって導電体４３７ｂと接する領域を有する導電体４３８ｂと、を有する。
トランジスタ２００において、導電体４０４ｂは第１のゲート電極としての機能を有する。また、導電体４０４ｂは、酸素の透過を抑制する機能を有する導電体との積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体を、導電体４０４ｂの下層に成膜することで、導電体４０４ｂの酸化による電気抵抗値の増加を抑制することができる。絶縁体４１２ｂは第１のゲート絶縁体としての機能を有する。
また、導電体４１６ｂ１はドレイン電極、導電体４１６ｂ２はソース電極としての機能を有する。また、導電体４１６ｂ１及び導電体４１６ｂ２は、酸素の透過を抑制する機能を有する導電体との積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体を、導電体４１６ｂ１及び導電体４１６ｂ２の上層に成膜することで、導電体４１６ｂ１及び導電体４１６ｂ２の酸化による電気抵抗値の増加を抑制することができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
また、バリア膜４１７ｂ１及びバリア膜４１７ｂ２は、水素などの不純物及び酸素の透過を抑制する機能を有する。バリア膜４１７ｂ１は、導電体４１６ｂ１上にあって、バリア膜４１７ｂ１よりも上側から導電体４１６ｂ１への酸素の拡散を抑制する。バリア膜４１７ｂ２は、導電体４１６ｂ２上にあって、バリア膜４１７ｂ２よりも上側から導電体４１６ｂ２への酸素の拡散を抑制する。
トランジスタ２００は、図３（Ｂ）に示すように、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、及び導電体４１６ｂ１を含む層と、酸化物４０６＿１ｃ、酸化物４０６＿２ｃ、及び導電体４１６ｂ２を含む層とは、絶縁体４０２の上面の一部と、酸化物４０６＿３ｂとが接する領域を挟むように配置されている。ここで、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、及び導電体４１６ｂ１を含む層と、酸化物４０６＿１ｃ、酸化物４０６＿２ｃ、及び導電体４１６ｂ２を含む層とが、互いに向かい合う側面を一方の側面、それぞれの層とが、向かい合わない側面を他方の側面と呼ぶことにする。
酸化物４０６＿３ｂは、導電体４１６ｂ１の一方の側面及び導電体４１６ｂ２の一方の側面、酸化物４０６＿２ｂの上面の一部と一方の側面、酸化物４０６＿２ｃの上面の一部と一方の側面、酸化物４０６＿１ｂの一方の側面、酸化物４０６＿１ｃの一方の側面、及び絶縁体４０２の上面の一部と、を覆うように配置されている。つまり、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、及び導電体４１６ｂ１の一方の側面は面一ではない。同様に、酸化物４０６＿１ｃ、酸化物４０６＿２ｃ、及び導電体４１６ｂ２の一方の側面は面一ではない。４１６ｂ１と、導電体４１６ｂ２と、の間の長さの方が、酸化物４０６＿１ｂ及び酸化物４０６＿２ｂと、酸化物４０６＿１ｃ及び酸化物４０６＿２ｃと、の間の長さよりも長い。また、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、及び導電体４１６ｂ１の他方の側面は面一の形状を有し、酸化物４０６＿１ｃ、酸化物４０６＿２ｃ、及び導電体４１６ｂ２の他方の側面は面一の形状を有する。トランジスタ２００をこのような構造にすることで、導電体４１６ｂ１及び導電体４１６ｂ２に対する酸化物４０６＿３ｂの被覆性が良くなるため、トランジスタ２００は、ばらつきの小さい良好な電気特性を有するトランジスタとなる。
導電体４０４ｂは、導電体４１６ｂ１とは重なる領域を有するが、導電体４１６ｂ２とは重なる領域を有さない。このような構造にすることで、導電体４０４ｂが導電体４１６ｂ１と導電体４１６ｂ２の双方と重なる領域を有する構造と比べて、導電体４１６ｂ２に電位を印加した際に絶縁体４１２ｂ中にかかる電界強度を緩和させることができる。このため、ソース電極としての機能を有する導電体４１６ｂ２に強い電位を印加しても、第１のゲート絶縁体としての機能を有する絶縁体４１２ｂの耐圧破壊を抑制することができる。よって、トランジスタ２００は、信頼性の良好なトランジスタとなる。
なお、導電体４０４ｂと導電体４１６ｂ２のチャネル長方向の距離が長い方が、上述した絶縁体４１２ｂの耐圧破壊を抑制する効果が高い。具体的には、導電体４０４ｂと導電体４１６ｂ２のチャネル長方向の距離は、導電体４１６ｂ１と導電体４１６ｂ２のチャネル長方向の距離の半分以上であることが好ましい。
また、トランジスタ２００は、第１のゲート電極としての機能を有する導電体４０４ｂと、ドレイン電極としての機能を有する導電体４１６ｂ１と、が重なる領域を有することで、導電体４０４ｂと、導電体４１６ｂ１と、の間に形成される寄生容量を有する。
トランジスタ２００は、導電体４０４ｂと、導電体４１６ｂ１と、の間に、絶縁体４１２ｂ、酸化物４０６＿３ｂに加えて、バリア膜４１７ｂ１を有していることで、当該寄生容量を小さくすることができる。よって、トランジスタ２００は、バリア膜４１７ｂ１を有さない構造よりも周波数特性が向上する。
また、トランジスタ２００を上記の構成とすることで、トランジスタ２００の動作時、例えば、導電体４０４ｂと、導電体４１６ｂ１との間に電位差が生じたときに、導電体４０４ｂと、導電体４１６ｂ１と、の間のリーク電流を低減又は抑制することができる。
また、導電体３０９ｃ及び導電体３１０ｃは、第２のゲート電極としての機能を有する。導電体３０９ｃは、導電性バリア膜としての機能を有する。導電体３０９ｃは、導電体３１０ｃの底面及び側面を包む様に配置することによって、導電体３１０ｃの酸化を抑制することができる。
トランジスタ２００は、第２のゲート電極としての機能を有する導電体３０９ｃ及び３１０ｃに電位を印加することによって、酸化物４０６＿３ｂにチャネルを形成する。上述のトランジスタ１００は酸化物４０６＿２ａにチャネルを形成するため、トランジスタ２００とトランジスタ１００はそれぞれ異なる特性を有する。具体的には、トランジスタ２００の方が、トランジスタ１００よりもＶｔｈが大きく、かつオフ電流が小さい。
＜半導体装置１０００の構成要素＞
以下では、本発明の一態様に係るトランジスタ１００及びトランジスタ２００を有する半導体装置１０００に適用できる各構成要素について詳細に説明する。
＜基板＞
基板４００としては、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板４００として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板４００に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編み込んだシート、フィルム、又は箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。又は、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
可撓性基板である基板４００としては、例えば、金属、合金、樹脂、又はガラス、若しくはそれらの繊維などを用いることができる。可撓性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、又は１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板４００として好適である。
＜絶縁体＞
トランジスタを、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、及び絶縁体４１５として、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。
また、例えば、絶縁体３０３、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１５、絶縁体４１８、絶縁体４２２、及び絶縁体４２４としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタルなどの金属酸化物、窒化酸化シリコン若しくは窒化シリコンなどを用いればよい。なお、絶縁体３０３、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１５、絶縁体４１８、絶縁体４２２、及び絶縁体４２４は、酸化アルミニウムを有することが好ましい。
また、例えば、絶縁体４２２は酸素を有するプラズマを用いて成膜すると、下地層となる絶縁体４０２へ酸素を添加することができる。添加された酸素は絶縁体４０２で過剰酸素となり、加熱処理などを行うことで、当該過剰酸素は絶縁体４０２から、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中、及び酸化物４０６＿３ｂ中の酸素欠損を修復することができる。
また、例えば、絶縁体４１５は酸素を有するプラズマを用いて成膜すると絶縁体４１０へ酸素を添加することができる。添加された酸素は絶縁体４１０で過剰酸素となり、加熱処理などを行うことで、当該過剰酸素は絶縁体４１０から絶縁体４２４、絶縁体４２２、及び絶縁体４０２を通り、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂへ添加されることによって、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中、及び酸化物４０６＿３ｂ中の酸素欠損を修復することができる。
絶縁体３０３、絶縁体４０１ａ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４２４、及び絶縁体４１８が酸化アルミニウムを有することで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂへ添加された過剰酸素の外方拡散を低減することができる。
絶縁体３０１、絶縁体３０２、絶縁体４０２、絶縁体４１２ａ、及び絶縁体４１２ｂとしては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体４０２、絶縁体４１２ａ、及び絶縁体４１２ｂとしては、酸化シリコン又は酸化窒化シリコンを有することが好ましい。
特に、絶縁体４０２、絶縁体４１２ａ、及び絶縁体４１２ｂは、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４０２、絶縁体４１２ａ、及び絶縁体４１２ｂは、酸化ガリウム、酸化ハフニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、又はシリコン及びハフニウムを有する酸化窒化物などを有することが好ましい。又は、絶縁体４０２、絶縁体４１２ａ、及び絶縁体４１２ｂは、酸化シリコン又は酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体４１２ａが、酸化アルミニウム、酸化ガリウム、又は酸化ハフニウムなどの比誘電率の高い絶縁体と、酸化シリコン又は酸化窒化シリコンとからなる積層構造である場合、比誘電率の高い絶縁体を酸化物４０６＿３ａ側に設けることで、酸化シリコン又は酸化窒化シリコンに含まれるシリコンが、比誘電率の高い絶縁体及び酸化物４０６＿３ａを介して酸化物４０６＿２ａに混入することを抑制することができる。また、例えば、酸化シリコン又は酸化窒化シリコンを酸化物４０６＿３ａ側に設けることで、比誘電率の高い絶縁体と、酸化シリコン又は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。当該トラップセンターは、電子を捕獲することでトランジスタの閾値電圧をプラス方向に変動させることができる場合がある。
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。又は、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、又はアクリルなどがある。
バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、及びバリア膜４１７ｂ２としては、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、及びバリア膜４１７ｂ２によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１、導電体４１６ａ２、導電体４１６ｂ１、及び導電体４１６ｂ２へ拡散することを抑制することができる。
バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、及びバリア膜４１７ｂ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタルなどの金属酸化物、窒化酸化シリコン又は窒化シリコンなどを用いればよい。なお、バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、及びバリア膜４１７ｂ２は、窒化シリコンを有することが好ましい。
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体３０９ａ、導電体３０９ｂ、導電体３０９ｃ、導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃ、導電体４１６ａ１、導電体４１６ａ２、導電体４１６ｂ１、導電体４１６ｂ２、導電体４２９ａ、導電体４２９ｂ、導電体４３１ａ、導電体４３１ｂ、導電体４３３ａ、導電体４３７ａ、導電体４３７ｂ、導電体４３０ａ、導電体４３０ｂ、導電体４３２ａ、導電体４３２ｂ、導電体４３４ａ、導電体４３８ａ、及び導電体４３８ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素及び酸素を含む導電性材料を用いてもよい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂ中に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体などから酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂ中に侵入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物半導体を用いる場合は、第１のゲート電極又は第２のゲート電極として、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
なお、導電体４２９ａ、導電体４２９ｂ、導電体４３１ａ、導電体４３１ｂ、導電体４３３ａ、導電体４３７ａ、及び導電体４３７ｂとしては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン、窒化チタン、窒化タンタルなどの導電性バリア膜を組み合わせて用いてもよい。
＜酸化物＞
酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む。）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、又は有機半導体などを用いても構わない場合がある。
次に、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂなどに適用可能な酸化物について説明する。
酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、又はスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、若しくは複数種が含まれていてもよい。
ここでは、酸化物が、インジウム、元素Ｍ、及び亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、又はスズなどとする。その他の元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
＜構造＞
酸化物は、単結晶酸化物と、それ以外の非単結晶酸化物と、に分けられる。非単結晶酸化物としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう。）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物との間の構造を有する酸化物である。ａ−ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。すなわち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物は、非晶質酸化物、多結晶酸化物、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜原子数比＞
次に、図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、及び［Ｚｎ］とする。
図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、及びその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など。）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図１４（Ａ）に示す領域Ａは、酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例である。
酸化物は、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。したがって、インジウムの含有率が高い酸化物は、インジウムの含有率が低い酸化物と比較して、キャリア移動度が高くなる。
一方、酸化物中のインジウム及び亜鉛の含有率が低くなると、キャリア移動度が低くなる。したがって、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、及びその近傍値である場合（例えば、図１４（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
したがって、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図１４（Ａ）の領域Ａで示される原子数比を有することが好ましい。
特に、図１４（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物が得られる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物は熱に強く、良好な信頼性を有する。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、及びその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、及びその近傍値、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、及びその近傍値を含む。
なお、酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物の性質が異なる場合がある。例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。したがって、図示する領域は、酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、当該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、若しくは複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、又はＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、又はＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とは、明確な境界を観察することが困難な場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、若しくは複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に当該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば、基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法の一つであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことがわかる。
また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、当該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）を実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）、並びに低いオフ電流（Ｉｏｆｆ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、良好な信頼性を有する。したがって、ＣＡＣ−ＯＳは、ディスプレイをはじめとする様々な半導体装置に用いるのに好適である。
＜酸化物を有するトランジスタ＞
続いて、上記酸化物をトランジスタに用いる場合について説明する。
なお、上記酸化物をトランジスタのチャネル形成領域に用いることで、シリコンなどを用いた場合と比べて、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、良好な信頼性を有するトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、トランジスタには、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上である酸化物を用いればよい。
なお、高純度真性又は実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性又は実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル形成領域を有するトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物中における各不純物の影響について説明する。
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物と他層との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物にアルカリ金属又はアルカリ土類金属が含まれると、当該金属が酸化物中に欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属又はアルカリ土類金属が含まれている酸化物をチャネル形成領域に用いたトランジスタは、ノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、酸化物がｎ型化されやすい。この結果、窒素が含まれている酸化物をチャネル形成領域に用いたトランジスタは、ノーマリーオン特性となりやすい。したがって、当該酸化物において、窒素はできる限り低減されていることが好ましい。例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている酸化物をチャネル形成領域に用いたトランジスタは、ノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜バンド図＞
続いて、当該酸化物を２層構造、又は３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、及び酸化物Ｓ３の積層構造、及び積層構造に接する絶縁体のバンド図と、酸化物Ｓ２及び酸化物Ｓ３の積層構造、及び積層構造に接する絶縁体のバンド図と、酸化物Ｓ１及び酸化物Ｓ２の積層構造、及び積層構造に接する絶縁体のバンド図と、について、図１５を用いて説明する。
図１５（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１５（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１５（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、又は０．５ｅＶ以上、かつ２ｅＶ以下、又は１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、又は０．５ｅＶ以上、かつ２ｅＶ以下、又は１ｅＶ以下であることが好ましい。
図１５（Ａ）、図１５（Ｂ）、及び図１５（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３の接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３の伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、又は酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする。）ことで、酸化物Ｓ１と酸化物Ｓ２との界面、又は酸化物Ｓ２と酸化物Ｓ３との界面に、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。そして、酸化物Ｓ１と酸化物Ｓ２との界面、及び酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができる。そのため、酸化物Ｓ１と酸化物Ｓ２との界面、及び酸化物Ｓ２と酸化物Ｓ３との界面での界面散乱によるキャリア伝導への影響が小さく、酸化物Ｓ２をチャネル形成領域に有するトランジスタは、高いオン電流が得られる。
酸化物と絶縁体Ｉ１又は絶縁体Ｉ２との界面におけるトラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞う。そのため、酸化物Ｓ２が絶縁体Ｉ１又は絶縁体Ｉ２と接する構造を有するトランジスタの閾値電圧は、プラス方向にシフトしてしまう。これに対して、酸化物Ｓ１、酸化物Ｓ３を設けることにより、上述のトラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタの閾値電圧がプラス方向にシフトすることを抑制することができる。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、及び酸化物Ｓ２と酸化物Ｓ３との界面が、主にトランジスタのチャネル形成領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図１４（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図１４（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、及びその近傍値、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：２、及びその近傍値、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４、及びその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１及び酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
＜トランジスタ構造２＞
ここでは、図２及び図３と異なる構成のトランジスタ１００Ａ及びトランジスタ２００Ａについて説明する。
図４（Ａ）、図４（Ｂ）、及び図４（Ｃ）は、本発明の一態様に係るトランジスタ１００Ａの上面図及び断面図である。図４（Ａ）は上面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４に示すトランジスタ１００Ａは、酸化物４０６＿３ａの形状が図２に示すトランジスタ１００と異なる。トランジスタ１００は、絶縁体４０８ａ及び絶縁体４１２ａの端部と酸化物４０６＿３ａの端部が一致する形状であるのに対して（図２（Ｃ））、トランジスタ１００Ａは、絶縁体４０８ａ及び絶縁体４１２ａの端部よりも内側に酸化物４０６＿３ａの端部が配置される形状となっている（図４（Ｃ））。これは、トランジスタの作製工程において、酸化物４０６＿３ａの形成工程と絶縁体４０８ａの形成工程が異なるためであり、酸化物４０６＿３ａの形状を任意に形成できる利点を有する。トランジスタ形成工程については後述する。その他の構成については、トランジスタ１００の構成を参酌する。
図５（Ａ）、図５（Ｂ）、及び図５（Ｃ）は、本発明の一態様に係るトランジスタ２００Ａの上面図及び断面図である。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図５に示すトランジスタ２００Ａは、酸化物４０６＿３ｂの形状が図３に示すトランジスタ２００と異なる。トランジスタ２００は、絶縁体４０８ｂ及び絶縁体４１２ｂの端部と酸化物４０６＿３ｂの端部が一致する形状であるのに対して（図３（Ｃ））、トランジスタ２００Ａは、絶縁体４０８ｂ及び絶縁体４１２ｂの端部よりも内側に酸化物４０６＿３ｂの端部が配置される形状となっている（図５（Ｃ））。これは、トランジスタの作製工程において、酸化物４０６＿３ｂの形成工程と絶縁体４０８ｂの形成工程が異なるためであり、酸化物４０６＿３ｂの形状を任意に形成できる利点を有する。トランジスタ形成工程については後述する。その他の構成については、トランジスタ２００の構成を参酌する。
＜トランジスタ構造３＞
ここでは、図２及び図３と異なる構成のトランジスタ１００Ｂ及びトランジスタ２００Ｂについて説明する。
図６（Ａ）、図６（Ｂ）、及び図６（Ｃ）は、本発明の一態様に係るトランジスタ１００Ｂの上面図及び断面図である。図６（Ａ）は上面図である。図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図６に示すトランジスタ１００Ｂは、導電体３１１ａ及び導電体３１１ｂを有し、絶縁体３０２及び絶縁体３０３を有しないところが、図２に示すトランジスタ１００と異なる構成となっている。
導電体３１１ａ及び導電体３１１ｂは、導電性バリア膜としての機能を有するので、水素などの不純物及び酸素の透過を抑制する機能を有する。導電体３１１ａ及び導電体３１１ｂとしては、導電体３０９ａ、導電体３０９ｂと同様の導電体を用いることができる。
導電体３１０ａの底面及び側面は導電体３０９ａで覆われ、導電体３１０ａの上面は、導電体３１１ａに覆われる構成となっており、導電体３１０ａから、水素などの不純物を外方へ放出することを抑制することができる。また、導電体３１０ａへ、外部から酸素が侵入することを抑制することができ、導電体３１０ａの酸化を抑制することができる。導電体３１０ｂも上述と同様の構成となっているので、同様の効果を有する。その他の構成については、トランジスタ１００の構成を参酌する。
図７（Ａ）、図７（Ｂ）、及び図７（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｂの上面図及び断面図である。図７（Ａ）は上面図である。図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図７に示すトランジスタ２００Ｂは、導電体３１１ｃを有し、絶縁体３０２及び絶縁体３０３を有しないところが、図３に示すトランジスタ２００と異なる構成となっている。
導電体３１１ｃは、導電性バリア膜としての機能を有するので、水素などの不純物及び酸素の透過を抑制する機能を有する。導電体３１１ｃとしては、導電体３０９ｃと同様の導電体を用いることができる。
導電体３１０ｃの底面及び側面は導電体３０９ｃで覆われ、導電体３１０ｃの上面は、導電体３１１ｃに覆われる構成となっており、導電体３１０ｃから、水素などの不純物を外方へ放出することを抑制することができる。また、導電体３１０ｃへ、外部から酸素が侵入することを抑制することができ、導電体３１０ｃの酸化を抑制することができる。その他の構成については、トランジスタ２００の構成を参酌する。
＜トランジスタ構造４＞
ここでは、図２及び図３と異なる構成のトランジスタ１００Ｃ及びトランジスタ２００Ｃについて説明する。
図８（Ａ）、図８（Ｂ）、及び図８（Ｃ）は、本発明の一態様に係るトランジスタ１００Ｃの上面図及び断面図である。図８（Ａ）は上面図である。図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図８に示すトランジスタ１００Ｃは、絶縁体４２２及び絶縁体４２４を有しない構成であるところが、図２に示すトランジスタ１００と異なる。このような構成とすることで、絶縁体４１０中に含まれる酸素（過剰酸素とも言うことができる。）を、絶縁体４０２を通して、酸化物４０６＿１ａ及び酸化物４０６＿２ａへ注入することができる。また、絶縁体４１０中に含まれる過剰酸素を、絶縁体４１２ａを通して、酸化物４０６＿３ａ及び酸化物４０６＿２ａへ注入することができる。その他の構成については、トランジスタ１００の構成を参酌する。
図９（Ａ）、図９（Ｂ）、及び図９（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｃの上面図及び断面図である。図９（Ａ）は上面図である。図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図９（Ｃ）は、図９（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図９に示すトランジスタ２００Ｃは、絶縁体４２２及び絶縁体４２４を有しない構成であるところが、図３に示すトランジスタ２００と異なる。このような構成とすることで、絶縁体４１０中に含まれる酸素（過剰酸素とも言うことができる。）を、絶縁体４０２を通して、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃ、酸化物４０６＿２ｃ、及び酸化物４０６＿３ｂへ注入することができる。また、絶縁体４１０中に含まれる過剰酸素を、絶縁体４１２ｂを通して、酸化物４０６＿３ｂ、酸化物４０６＿２ｂ、及び酸化物４０６＿２ｃへ注入することができる。その他の構成については、トランジスタ２００の構成を参酌する。
＜トランジスタ構造５＞
ここでは、図３と異なる構成のトランジスタ２００Ｄについて説明する。
図１０（Ａ）、図１０（Ｂ）、及び図１０（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｄの上面図及び断面図である。図１０（Ａ）は上面図である。図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図１０（Ｃ）は、図１０（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図１０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１０に示すトランジスタ２００Ｄには、第１のゲート電極の機能を有する導電体が無い構成であるところが、図３に示すトランジスタ２００と異なる。トランジスタ２００Ｄは、第２のゲート電極の機能を有する導電体３０９ｃ及び導電体３１０ｃによる電位印加によってチャネル形成を行う。第１のゲート電極を有さない構造にすることで、導電体４１６ｂ２に電位を印加した際に絶縁体４１２ｂへ電界がかからない。このため、ソース電極としての機能を有する導電体４１６ｂ２に強い電位を印加しても、絶縁体４１２ｂの耐圧破壊を抑制することができる。よって、トランジスタ２００Ｄは信頼性の良好なトランジスタとなる。その他の構成については、トランジスタ２００の構成を参酌する。
＜トランジスタ構造６＞
ここでは、図５と異なる構成のトランジスタ２００Ｅについて説明する。
図１１（Ａ）、図１１（Ｂ）、及び図１１（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｅの上面図及び断面図である。図１１（Ａ）は上面図である。図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図１１（Ｃ）は、図１１（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１１に示すトランジスタ２００Ｅには、第１のゲート電極の機能を有する導電体が無い構成であるところが、図５に示すトランジスタ２００Ａと異なる。トランジスタ２００Ｅは、第２のゲート電極の機能を有する導電体３０９ｃ及び導電体３１０ｃによる電位印加によってチャネル形成を行う。第１のゲート電極を有さない構造にすることで、導電体４１６ｂ２に電位を印加した際に絶縁体４１２ｂへ電界がかからない。このため、ソース電極としての機能を有する導電体４１６ｂ２に強い電位を印加しても、絶縁体４１２ｂの耐圧破壊を抑制することができる。よって、トランジスタ２００Ｅは信頼性の良好なトランジスタとなる。その他の構成については、トランジスタ２００Ａの構成を参酌する。
＜トランジスタ構造７＞
ここでは、図７と異なる構成のトランジスタ２００Ｆについて説明する。
図１２（Ａ）、図１２（Ｂ）、及び図１２（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｆの上面図及び断面図である。図１２（Ａ）は上面図である。図１２（Ｂ）は、図１２（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図１２（Ｃ）は、図１２（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１２に示すトランジスタ２００Ｆには、第１のゲート電極の機能を有する導電体が無い構成であるところが、図７に示すトランジスタ２００Ｂと異なる。トランジスタ２００Ｆは、第２のゲート電極の機能を有する導電体３０９ｃ及び導電体３１０ｃによる電位印加によってチャネル形成を行う。第１のゲート電極を有さない構造にすることで、導電体４１６ｂ２に電位を印加した際に絶縁体４１２ｂへ電界がかからない。このため、ソース電極としての機能を有する導電体４１６ｂ２に強い電位を印加しても、絶縁体４１２ｂの耐圧破壊を抑制することができる。よって、トランジスタ２００Ｆは信頼性の良好なトランジスタとなる。その他の構成については、トランジスタ２００Ｂの構成を参酌する。
＜トランジスタ構造８＞
ここでは、図９と異なる構成のトランジスタ２００Ｇについて説明する。
図１３（Ａ）、図１３（Ｂ）、及び図１３（Ｃ）は、本発明の一態様に係るトランジスタ２００Ｇの上面図及び断面図である。図１３（Ａ）は上面図である。図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。図１３（Ｃ）は、図１３（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１３に示すトランジスタ２００Ｇには、第１のゲート電極の機能を有する導電体が無い構成であるところが、図９に示すトランジスタ２００Ｃと異なる。トランジスタ２００Ｇは、第２のゲート電極の機能を有する導電体３０９ｃ及び導電体３１０ｃによる電位印加によってチャネル形成を行う。第１のゲート電極を有さない構造にすることで、導電体４１６ｂ２に電位を印加した際に絶縁体４１２ｂへ電界がかからない。このため、ソース電極としての機能を有する導電体４１６ｂ２に強い電位を印加しても、絶縁体４１２ｂの耐圧破壊を抑制することができる。よって、トランジスタ２００Ｇは信頼性の良好なトランジスタとなる。その他の構成については、トランジスタ２００Ｃの構成を参酌する。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
＜半導体装置１０００の作製方法＞
以下では、本発明に係る図２のトランジスタ１００及び図３のトランジスタ２００を含む半導体装置１０００の作製方法を、図１６乃至図２３を用いて説明する。図１６乃至図２３において、各図の（Ａ）は、図２（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。また、各図の（Ｂ）は、図２（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。また、各図の（Ｃ）は、図３（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。また、各図の（Ｄ）は、図３（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。
まず、基板４００を準備する。
次に、絶縁体４０１ａを成膜する。絶縁体４０１ａの成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法及びＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法及びＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法及びＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法及びＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整にかかる時間を要さない分、成膜にかかる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
次に、絶縁体４０１ａ上に絶縁体４０１ｂを成膜する。絶縁体４０１ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。次に、絶縁体４０１ｂ上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０１に絶縁体４０１ｂに達する開口を形成する。開口とは、例えば、穴や溝なども含まれる。開口の形成にはウエットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。また、絶縁体４０１ｂは、絶縁体３０１をエッチングして開口を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、開口を形成する絶縁体３０１に酸化シリコン膜を用いる場合は、絶縁体４０１ｂは窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
本実施の形態では、絶縁体４０１ａとして、ＡＬＤ法によって酸化アルミニウムを成膜し、絶縁体４０１ｂとして、スパッタリング法を用いて酸化アルミニウムを成膜する。
開口の形成後に、導電体３０９ａ、導電体３０９ｂ、又は導電体３０９ｃとなる導電体を成膜する。導電体３０９ａ、導電体３０９ｂ、又は導電体３０９ｃとなる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。又はタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３０９ａ、導電体３０９ｂ、又は導電体３０９ｃとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体３０９ａ、導電体３０９ｂ、又は導電体３０９ｃとなる導電体として、スパッタリング法によって窒化タンタルを成膜する。
次に、導電体３０９ａ、導電体３０９ｂ、又は導電体３０９ｃとなる導電体上に、導電体３１０ａ、導電体３１０ｂ、又は導電体３１０ｃとなる導電体を成膜する。導電体３１０ａ、導電体３１０ｂ、又は導電体３１０ｃとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体３１０ａ、導電体３１０ｂ、又は導電体３１０ｃとなる導電体として、ＣＶＤ法によって窒化チタンを成膜し、当該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
次に、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行うことで、絶縁体３０１上の導電体３０９ａ、導電体３０９ｂ、又は導電体３０９ｃとなる導電体、及び、導電体３１０ａ、導電体３１０ｂ、又は導電体３１０ｃとなる導電体を除去する。その結果、絶縁体３０１に形成された開口のみに、導電体３０９ａ、導電体３０９ｂ、又は導電体３０９ｃとなる導電体、及び、導電体３１０ａ、導電体３１０ｂ、又は導電体３１０ｃとなる導電体が残存することで、上面が平坦な導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、導電体３１０ｂ、導電体３０９ｃ、及び導電体３１０ｃを形成することができる。
次に、絶縁体３０１、導電体３０９ａ、導電体３１０ａ、導電体３０９ｂ、導電体３１０ｂ、導電体３０９ｃ及び導電体３１０ｃ上に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。また、本実施の形態に示すトランジスタの下層に、銅を含んで形成された配線などを設ける場合、第１の加熱処理の温度を４１０℃以下にすることが好ましい。第１の加熱処理は不活性ガス雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。好ましくは、第１の加熱処理として、窒素ガス雰囲気で温度を４００℃として加熱処理を行う。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。
次に、絶縁体４０２上に酸化物４０６＿１を成膜する。酸化物４０６＿１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
次に、酸化物４０６＿１に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、酸化物４０６＿１に添加された酸素は、過剰酸素となる。酸化物４０６＿１に対応する層に酸素を添加する処理を行うと好ましい。
次に酸化物４０６＿１上に酸化物４０６＿２を成膜する。酸化物４０６＿２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
酸化物４０６＿１及び酸化物４０６＿２は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法で成膜することで、酸化物４０６＿１及び酸化物４０６＿２の密度を高められるため、好適である。スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、又は、希ガス及び酸素の混合ガスを適宜用いればよい。また、スパッタリングガスに窒素を含めてもよい。また、基板を加熱しながら成膜を行ってもよい。
スパッタリングガスは高純度化することが好ましい。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、さらに好ましくは−１２０℃以下にまで高純度化したガスを用いることで、酸化物４０６＿１及び酸化物４０６＿２に水分等が取り込まれることを可能な限り抑制することができる。
また、スパッタリング装置におけるチャンバーは、酸化物４０６＿１及び酸化物４０６＿２にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。又は、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に、炭素又は水素を含む気体が逆流しないようにしておくことが好ましい。
また、スパッタリング装置の電源には、ＤＣ電源、ＡＣ電源、又はＲＦ電源を用いればよい。
また、スパッタリング装置において、ターゲット又はマグネットを回転又は移動させても構わない。例えば、成膜中にマグネットユニットを上下又は／及び左右に揺動させながら酸化膜を形成することができる。例えば、ターゲットを、０．１Ｈｚ以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期、又はサイクルなどと言い換えてもよい。）で回転又は揺動させればよい。又は、マグネットユニットを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
酸化物４０６＿１の成膜においては、成膜時の基板温度を、室温以上４００℃以下とすることが好ましい。例えば、水の気化温度（例えば１００℃）以上で、かつ装置のメンテナビリティー、スループットの良い温度を可能な範囲で適宜選択すればよい。
また、酸化物４０６＿１の成膜において、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。酸化物４０６＿１に過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物４０６＿２に酸素を供給することができる。
また、酸化物４０６＿１の成膜のターゲットとして、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。ここで、酸化物４０６＿１のＩｎ−Ｍ−Ｚｎ酸化物ターゲットは、元素Ｍに対するＩｎの原子数比が、酸化物４０６＿２のＩｎ−Ｍ−Ｚｎ酸化物ターゲットにおける、元素Ｍに対するＩｎの原子数比より小さいことが好ましい。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４［原子数比］、又はその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
好ましくは、酸化物４０６＿１の成膜において、酸素ガス１００％の雰囲気とし、基板温度を２００℃とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜を行う。
酸化物４０６＿２の成膜においては、成膜時の基板温度を、室温以上１４０℃未満とすることが好ましい。例えば、水の気化温度（例えば１００℃）以上で、かつ装置のメンテナビリティー、スループットの良い温度を可能な範囲で適宜選択すればよい。
また、酸化物４０６＿２の成膜において、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、０％以上３０％以下、好ましくは５％以上２０％以下とする。
また、酸化物４０６＿２の成膜のターゲットとして、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。ここで、酸化物４０６＿２のＩｎ−Ｍ−Ｚｎ酸化物ターゲットは、元素Ｍに対するＩｎの原子数比が、酸化物４０６＿１のＩｎ−Ｍ−Ｚｎ酸化物ターゲットにおける、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：４．１［原子数比］、又は［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７［原子数比］、又はその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
好ましくは、酸化物４０６＿２の成膜において、酸素のガス比が０％以上５０％未満の希ガス、及び酸素の混合ガスを用い、基板温度を室温以上２５０℃未満とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜を行う。より好ましくは、酸化物４０６＿２の成膜において、酸素のガス比が１０％程度の希ガス、及び酸素の混合ガスを用い、基板温度を１００℃以上１５０℃未満とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜を行う。
次に、第２の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。第２の加熱処理によって、酸化物４０６＿２の結晶性を高めることや、水素や水などの不純物を除去することなどができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化物４０６＿２上に導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。導電体４１６として、導電性を有する酸化物、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、又は窒素を含むインジウムガリウム亜鉛酸化物を成膜し、当該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、又は、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
当該酸化物は、酸化物４０６＿１及び酸化物４０６＿２中の水素を吸収、及び、外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタ１００及びトランジスタ２００の電気特性及び信頼性が向上することがある。又は、当該酸化物の代わりにチタンを用いても、同様の効果が得られる場合がある。
次に、導電体４１６上にバリア膜４１７を成膜する。バリア膜４１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。本実施の形態では、バリア膜４１７として、酸化アルミニウムを成膜する。
次に、バリア膜４１７上に導電体４１１を成膜する。導電体４１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体４１１として、窒化タンタルを成膜する（図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）、及び図１６（Ｄ）参照。）。
次に、リソグラフィー法によって、導電体４１１及びバリア膜４１７を加工し、導電体４１１ａ及びバリア膜４１７ａ、導電体４１１ｂ及びバリア膜４１７ｂを形成する。導電体４１１ａ及びバリア膜４１７ａ、並びに、導電体４１１ｂ及びバリア膜４１７ｂは、端部がテーパー形状を有することが好ましい。当該端部のテーパー角度は、基板底面と平行な面に対して、３０度以上７５度未満、好ましくは３０度以上７０度未満とする。導電体４１１ａ及びバリア膜４１７ａ、並びに、導電体４１１ｂ及びバリア膜４１７ｂが、このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、当該加工は、ドライエッチング法を用いることが好ましい。ドライエッチング法による加工は、微細加工及び上述のテーパー形状の加工に適している（図１７（Ａ）、図１７（Ｂ）、図１７（Ｃ）、及び図１７（Ｄ）参照。）。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去又は残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで、導電体、半導体、又は絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することで、レジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、又はウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。又は平行平板型電極の一方の電極に複数の異なる高周波電源を印加する構成でもよい。又は平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。又は平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。又は高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次に、リソグラフィー法によって、レジスト４２１を形成する。レジスト４２１は、領域４０６Ｗ１及び領域４０６Ｗ２を覆う様に配置する（図１８（Ａ）、図１８（Ｂ）、図１８（Ｃ）、及び図１８（Ｄ）参照。）。
次に、レジスト４２１をエッチングマスクとして、導電体４１１ａ、導電体４１１ｂ、バリア膜４１７ａ、バリア膜４１７ｂ、及び導電体４１６をエッチングし、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、バリア膜４１７ｂ２、導電体４１６ａ、導電体４１６ｂ１、及び導電体４１６ｂ２を形成する（図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）、及び図１９（Ｄ）参照。）。
次に、レジスト４２１を除去した後に、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、導電体４１６ａの表面が露出している部分、導電体４１６ｂ１の表面が露出している部分、及び導電体４１６ｂ２の表面が露出している部分をエッチングマスクとして、酸化物４０６＿１及び酸化物４０６＿２をエッチングし、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃ、及び酸化物４０６＿２ｃを形成する（図２０（Ａ）、図２０（Ｂ）、図２０（Ｃ）、及び図２０（Ｄ）参照。）。
次に、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、導電体４１６ａの表面が露出している部分、導電体４１６ｂ１の表面が露出している部分（領域４０６Ｗ１）、及び導電体４１６ｂ２の表面が露出している部分（領域４０６Ｗ２）をエッチングし、導電体４１６ａ１、導電体４１６ａ２を形成する。また、導電体４１６ｂ１の表面が露出している部分（領域４０６Ｗ１）がエッチングされることで、酸化物４０６＿２ｂの上面の一部が露出し、導電体４１６ｂ２の表面が露出している部分（領域４０６Ｗ２）がエッチングされることで、酸化物４０６＿２ｃの上面の一部が露出する（図２１（Ａ）、図２１（Ｂ）、図２１（Ｃ）、及び図２１（Ｄ）参照。）。なお、当該エッチング処理によって、絶縁体４０２の一部が除去される場合がある。
次に、フッ化水素酸を純水で希釈した水溶液（希釈フッ酸液）を用いて、洗浄処理を行ってもよい。希釈フッ酸液とは、純水にフッ化水素酸を約７０ｐｐｍの濃度で混合させた溶液のことである。次に、第３の加熱処理を行う。加熱処理の条件は、上述の第１の加熱処理の条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。より好ましくは、窒素雰囲気にて４００℃の温度で３０分の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で３０分の処理を行う。
ここまでのドライエッチング処理によって、エッチングガスに起因した不純物が酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃ、及び酸化物４０６＿２ｃなどの表面又は内部に付着又は拡散することがある。不純物としては、例えば、フッ素又は塩素などがある。
上述の加熱処理を行うことで、これらの不純物濃度を低減することができる。さらに、酸化物４０６＿１ａ膜中、酸化物４０６＿２ａ膜中、酸化物４０６＿１ｂ膜中、酸化物４０６＿２ｂ膜中、酸化物４０６＿１ｃ膜中、及び酸化物４０６＿２ｃ膜中の水分濃度及び水素濃度を低減することができる。
次に、酸化物４０６＿３ａ及び酸化物４０６＿３ｂとなる酸化物４０６＿３を成膜する。酸化物４０６＿３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。特に、スパッタリング法を用いて成膜することが好ましい。また、スパッタリング条件としては、酸素とアルゴンの混合ガスを用い、好ましくは酸素分圧の高い条件、より好ましくは酸素雰囲気を用いた条件で、成膜温度は室温以上２００℃以下の温度にて、好ましくは室温にて成膜する。酸化物４０６＿３を、酸素雰囲気を用いた条件で成膜することにより、酸化物４０６＿２ａに酸素を添加することができる。これにより、酸化物４０６＿２ａの酸素欠損を低減することができる。
また、酸化物４０６＿３の成膜のターゲットとして、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。ここで、酸化物４０６＿３のＩｎ−Ｍ−Ｚｎ酸化物ターゲットは、元素Ｍに対するＩｎの原子数比が、酸化物４０６＿２のＩｎ−Ｍ−Ｚｎ酸化物ターゲットにおける、元素Ｍに対するＩｎの原子数比より小さいことが好ましい。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１［原子数比］、又はその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
酸化物４０６＿３を上記のような条件で成膜することによって、酸化物４０６＿２ａ、酸化物４０６＿２ｂ、酸化物４０６＿２ｃ、及び絶縁体４０２に過剰酸素を注入することができて好ましい。
次に、酸化物４０６＿３上に、絶縁体４１２ａ及び絶縁体４１２ｂとなる絶縁体４１２を成膜する。絶縁体４１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
ここで、第４の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。又は、窒素雰囲気にて４００℃の温度で１時間の処理のみを行う。当該加熱処理によって、絶縁体４１２中の水分濃度及び水素濃度を低減させることができる。
次に、導電体４０４ａ及び導電体４０４ｂとなる導電体を成膜する。導電体４０４ａ及び導電体４０４ｂとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。
導電体４０４ａ及び導電体４０４ｂとなる導電体は、多層膜であってもよい。例えば、当該導電体の１層目に、上述の酸化物４０６＿３と同様の条件の酸化物を成膜してもよい。こうすることで、当該酸化物から絶縁体４１２へ酸素を添加することができる。絶縁体４１２に添加された酸素は過剰酸素となる。
次に、当該酸化物上に、スパッタリング法を用いて導電体を成膜することによって、当該酸化物の電気抵抗値を低下させることができる。
ここで、第５の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。より好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理のみを行う。第５の加熱処理によって、導電体４０４ａ及び導電体４０４ｂとなる導電体の成膜時に絶縁体４１２に添加された酸素を、酸化物４０６＿１ａ、酸化物４０６＿２ａ、及び酸化物４０６＿３に拡散させることができる。これにより、酸化物４０６＿１ａ、酸化物４０６＿２ａ、及び酸化物４０６＿３の酸素欠損を低減することができる。
次に、導電体４０４ａ及び導電体４０４ｂとなる導電体をリソグラフィー法によって加工し、導電体４０４ａ、導電体４０４ｂを形成する。
次に、絶縁体４０８ａ及び絶縁体４０８ｂとなる絶縁体を成膜する。絶縁体４０８ａ及び絶縁体４０８ｂとなる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。絶縁体４０８ａ及び絶縁体４０８ｂとなる絶縁体としては、ＡＬＤ法を用いて酸化アルミニウムを成膜することが好ましい。ＡＬＤ法を用いることで、ピンホールが少なく、かつ導電体４０４ａ及び導電体４０４ｂの上面及び側面に均一な膜厚の酸化アルミニウムが成膜できるので、導電体４０４ａ及び導電体４０４ｂの酸化を抑制することができる。
次に、リソグラフィー法を用いて、絶縁体４０８ａ及び絶縁体４０８ｂとなる絶縁体の一部を選択的に除去し、絶縁体４０８ａ及び絶縁体４０８ｂを形成する。絶縁体４０８ａ及び絶縁体４０８ｂは、導電体４０４ａ及び導電体４０４ｂを覆って形成することが好ましい。こうすることにより、導電体４０４ａ及び導電体４０４ｂの酸化によって、周囲の過剰酸素が消費されることを抑制することができる。
次に、絶縁体４１２及び酸化物４０６＿３をリソグラフィー法によって加工し、絶縁体４１２ａ及び絶縁体４１２ｂ、酸化物４０６＿３ａ及び酸化物４０６＿３ｂを形成する（図２２（Ａ）、図２２（Ｂ）、図２２（Ｃ）、及び図２２（Ｄ）参照。）。
酸化物４０６＿３のエッチングにドライエッチング法を用いると、酸化物４０６＿１ａの側面、酸化物４０６＿２ａの側面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、酸化物４０６＿１ｃの側面、及び酸化物４０６＿２ｃの側面に酸化物４０６＿３が残渣物となって付着することがある。当該残渣物は、酸化物４０６＿３をエッチングすることができる薬液を用いて除去することができる。酸化物４０６＿３をエッチングすることができる薬液としては、例えば、希釈フッ化水素酸又は希釈リン酸溶液などを用いることができる。
当該残渣物を除去することによって、酸化物４０６＿１ａの側面、酸化物４０６＿２ａの側面、酸化物４０６＿１ｂの側面、酸化物４０６＿２ｂの側面、酸化物４０６＿１ｃの側面、及び酸化物４０６＿２ｃの側面から、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿１ｂ中、酸化物４０６＿２ｂ中、酸化物４０６＿１ｃ中、及び酸化物４０６＿２ｃ中に、過剰酸素を効率良く注入できるので好ましい。
次に、絶縁体４２２を成膜する。絶縁体４２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。本実施の形態では、スパッタリング法によって酸化アルミニウムを成膜する。これにより、当該酸化アルミニウム中の酸素を、絶縁体４０２、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃ、酸化物４０６＿２ｃ、及び酸化物４０６＿３ｂへ添加することができる。また、その後に熱処理を行うことによって、絶縁体４０２、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、酸化物４０６＿１ｂ、酸化物４０６＿２ｂ、酸化物４０６＿１ｃ、酸化物４０６＿２ｃ、及び酸化物４０６＿３ｂに含まれる水素を低減することができる。
次に絶縁体４２４を成膜する。絶縁体４２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。本実施の形態では、ＡＬＤ法によって、酸化アルミニウムを成膜する。これにより、当該酸化アルミニウムよりも上方から下方に、水素が侵入することを抑制することができる。
次に、絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。又は、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法、又はカーテンコーター法などを用いて行うことができる。
絶縁体４１０の成膜は、好ましくはＣＶＤ法を用いる。より好ましくはプラズマＣＶＤ法を用いて成膜する。プラズマＣＶＤ法による成膜では、絶縁体を成膜するステップ１と酸素を有するプラズマ処理を行うステップ２と、を繰り返し行ってもよい。ステップ１とステップ２と、を複数回繰り返すことで、過剰酸素を含む絶縁体４１０を形成することができる。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。又は、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう、絶縁体などを上面から除去していくことで、平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、絶縁体４１０上に絶縁体４１５を成膜する。絶縁体４１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。絶縁体４１５の成膜は、好ましくは、スパッタリング法を用いる。スパッタリング法を用いて、真空中の加熱処理又は逆スパッタリング処理を行った後に、連続して絶縁体４１５の成膜を行ってもよい。
絶縁体４１５は、酸素を有するプラズマを用いたスパッタリング法で成膜することで、絶縁体４１０へ酸素を添加することができる。添加された酸素は、絶縁体４１０中で過剰酸素となる。当該過剰酸素は、加熱処理などを行うことで、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂへ添加され、酸化物４０６＿１ａ中、酸化物４０６＿２ａ中、酸化物４０６＿３ａ中、及び酸化物４０６＿３ｂ中の酸素欠損を修復することができる。さらに、絶縁体４１０中の水分濃度及び水素濃度を低減させることができる。
次に、絶縁体４１５上に絶縁体４１８を成膜する（図２３（Ａ）、図２３（Ｂ）、図２３（Ｃ）、及び図２３（Ｄ）参照。）。絶縁体４１８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、又はＡＬＤ法などを用いて行うことができる。絶縁体４１８の成膜は、好ましくは、ＡＬＤ法を用いる。
絶縁体４１８が、例えば、酸化アルミニウムを有することで、絶縁体４１８の上方から酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１５、及び絶縁体４１８が酸化アルミニウムを有することで、上述の酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂへ添加された酸素が、絶縁体４０１ａ、絶縁体４０１ｂ、絶縁体４０８ａ、絶縁体４０８ｂ、絶縁体４１５、及び絶縁体４１８の外側へ拡散することを低減することができる。つまり、酸化物４０６＿１ａ、酸化物４０６＿２ａ、酸化物４０６＿３ａ、及び酸化物４０６＿３ｂへ添加された酸素を封じ込めることができる。
次に、第６の加熱処理を行ってもよい。加熱処理は、第１の加熱処理条件を用いることができる。好ましくは、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理を行うことによって、絶縁体４１０中の水分濃度及び水素濃度を低減させることができる。
次に、リソグラフィー法を用いて、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４０２、絶縁体３０３、及び絶縁体３０２を通り導電体３１０ｂに達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４１２ａ、酸化物４０６＿３ａ、及びバリア膜４１７ａ１を通り導電体４１６ａ１に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、絶縁体４１２ａ、酸化物４０６＿３ａ、及びバリア膜４１７ａ２を通り導電体４１６ａ２に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及び絶縁体４０８ａを通り導電体４０４ａに達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及びバリア膜４１７ｂ１を通り導電体４１６ｂ１に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及びバリア膜４１７ｂ２を通り導電体４１６ｂ２に達する開口部と、絶縁体４１８、絶縁体４１５、絶縁体４１０、絶縁体４２４、絶縁体４２２、及び絶縁体４０８ｂを通り導電体４０４ｂに達する開口部と、を形成する。
開口部の上記以外の形成方法として、絶縁体４１８上に、導電体を形成し、当該導電体上に絶縁体を形成し、リソグラフィー法を用いて、当該導電体及び当該絶縁体を加工することによって、当該導電体及び当該絶縁体を有するハードマスクを形成し、当該ハードマスクをエッチングマスクとして、開口部を形成してもよい。当該ハードマスクをエッチングマスクとして用いることによって、開口部の横への広がり又は変形などを抑制することができる。なお、当該ハードマスクは、絶縁体又は導電体の単層とすることもできる。
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
次に、各開口部に、導電体４２９ａ、導電体４３１ａ、導電体４３３ａ、導電体４３７ａ、導電体４２９ｂ、導電体４３１ｂ、及び導電体４３７ｂを埋め込む。
次に、絶縁体４１８上、導電体４２９ａ上、導電体４３１ａ上、導電体４３３ａ上、導電体４３７ａ上、導電体４２９ｂ上、導電体４３１ｂ上、及び導電体４３７ｂ上に導電体を成膜し、当該導電体をリソグラフィー法などにより加工することで、導電体４２９ａの上面と接する導電体４３０ａ、導電体４３１ａの上面と接する導電体４３２ａ、導電体４３３ａの上面と接する導電体４３４ａ、導電体４３７ａの上面と接する導電体４３８ａ、導電体４２９ｂの上面と接する導電体４３０ｂ、導電体４３１ｂの上面と接する導電体４３２ｂ、及び導電体４３７ｂの上面と接する導電体４３８ｂを形成する。以上により、図２に示すトランジスタ１００及び図３に示すトランジスタ２００を含む半導体装置１０００を作製することができる（図２及び図３参照。）。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
＜半導体装置の構成＞
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例について説明する。
図２４は、半導体装置５３０の断面図である。半導体装置５３０は、トランジスタ１００、トランジスタ２００、トランジスタ２８１、及び容量素子２４０を有する。
半導体装置５３０は、基板５０１としてｎ型半導体を用いる。トランジスタ２８１は、チャネル形成領域２８３、高濃度ｐ型不純物領域２８５、絶縁体２８６、導電体２８７、側壁２８８を有する。また、絶縁体２８６を介して側壁２８８と重なる領域に、低濃度ｐ型不純物領域２８４を有する。絶縁体２８６は、ゲート絶縁体として機能できる。導電体２８７は、ゲート電極として機能できる。トランジスタ２８１は、チャネル形成領域２８３が基板５０１の一部に形成される。
低濃度ｐ型不純物領域２８４は、導電体２８７形成後、側壁２８８形成前に、導電体２８７をマスクとして用いて不純物元素を導入することにより、形成することができる。すなわち、低濃度ｐ型不純物領域２８４は、自己整合によって形成することができる。側壁２８８の形成後、高濃度ｐ型不純物領域２８５を形成する。なお、低濃度ｐ型不純物領域２８４は、高濃度ｐ型不純物領域２８５と同じ導電型を有し、導電型を付与する不純物の濃度が、高濃度ｐ型不純物領域２８５よりも低い。また、低濃度ｐ型不純物領域２８４は、状況に応じて設けなくてもよい。
トランジスタ２８１は、素子分離層５１４によって、他のトランジスタと電気的に分離される。素子分離層の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などを用いることができる。
また、半導体装置５３０は、トランジスタ２８１を覆う絶縁体５０５上に、絶縁体５３１、絶縁体５３２、絶縁体５３３、絶縁体５３４、絶縁体５３５、及び絶縁体５３６、を有する。また、半導体装置５３０は、絶縁体５０５上に導電体５２２、及び導電体５２４を有する。
導電体５２２は、絶縁体５３１及び絶縁体５３２に埋め込むように設けられている。また、導電体５２２は、絶縁体５０３、絶縁体５０４、及び絶縁体５０５に設けられた導電体５２１を介して、トランジスタ２８１と電気的に接続されている。
導電体５２４は、絶縁体５３５に埋め込むように設けられている。また、導電体５２４は、絶縁体５３３及び絶縁体５３４に設けられた導電体５２３を介して、導電体５２２と電気的に接続されている。
また、半導体装置５３０は、絶縁体５３６上に絶縁体１０２及び絶縁体１０３を介して、トランジスタ１００及びトランジスタ２００を有する。また、トランジスタ１００及びトランジスタ２００上に絶縁体１１５、絶縁体１１６、及び絶縁体５３９を有し、絶縁体５３９上に導電体５２７及び導電体２４１を有する。また、導電体５２７及び導電体２４１を覆う絶縁体２４２を有する。また、絶縁体２４２上に、導電体２４１を覆う導電体２４３を有する。
導電体２４１、絶縁体２４２、及び導電体２４３が重なる領域が、容量素子２４０として機能する。導電体２４１を覆って導電体２４３を設けることで、導電体２４１の上面だけでなく、側面も容量素子として機能することができる。
導電体５２７は、絶縁体５３９、絶縁体１１６、絶縁体１１５、絶縁体１１４、絶縁体１１０、絶縁体１０９、及びバリア膜４１７の一部に設けられた導電体５２６を介して、トランジスタ２００のソースと電気的に接続されている。
また、導電体２４３及び絶縁体２４２上に絶縁体５３７を有し、絶縁体５３７上に導電体５２９を有し、導電体５２９及び絶縁体５３７上に絶縁体５３８を有する。導電体５２９は、絶縁体５３７の一部及び絶縁体２４２に設けられた導電体５２８を介して、導電体５２７と電気的に接続されている。
絶縁体１０２、絶縁体１０３、絶縁体１０４、絶縁体１０６、絶縁体１０７、絶縁体１０８、絶縁体１０９、絶縁体１１０、絶縁体１１５、絶縁体１１６、絶縁体５３１、絶縁体５３２、絶縁体５３３、絶縁体５３４、絶縁体５３５、絶縁体５３６、絶縁体５３９、絶縁体２４２、絶縁体５３７、及び絶縁体５３８は、上記実施の形態などに示した絶縁体と同様の材料及び方法で形成することができる。また、導電体５２１、導電体５２２、導電体５２３、導電体５２４、導電体５２５、導電体５２６、導電体５２７、導電体２４１、導電体２４３、導電体５２８、及び導電体５２９は、上記実施の形態などに示した導電体と同様の材料及び方法で形成することができる。
また、導電体５２１、導電体５２２、導電体５２３、導電体５２４、導電体５２５、導電体５２６、導電体５２７、導電体５２８、及び導電体５２９は、ダマシン法や、デュアルダマシン法などを用いて形成してもよい。
＜記憶素子の一例＞
図２５（Ａ）に示す回路は、トランジスタ２６２のソース又はドレインの一方を、トランジスタ２６３のゲート及び容量素子２５８の一方の電極に接続した記憶素子２５１ａの構成例を示している。また、図２５（Ｂ）に示す回路は、トランジスタ２６２のソース又はドレインの一方を、容量素子２５８の一方の電極に接続した記憶素子２６１ａの構成例を示している。
記憶素子２５１ａ及び記憶素子２６１ａは、配線２５４及びトランジスタ２６２を介して入力された電荷を、ノード２５７に保持することができる。トランジスタ２６２にＯＳトランジスタを用いることで、長期間にわたってノード２５７の電荷を保持することができる。
記憶素子２５１ａは、トランジスタ２６３を有する。図２５（Ａ）では、トランジスタ２６３として、ｐチャネル型のトランジスタを示しているが、ｎチャネル型のトランジスタを用いてもよい。例えば、トランジスタ２６３として、図２４で示したトランジスタ２８１を用いてもよい。また、トランジスタ２６３として、ＯＳトランジスタを用いてもよい。
ここで、図２５（Ａ）に示す記憶素子２５１ａ及び図２５（Ｂ）に示す記憶素子２６１ａについて、詳細に説明しておく。
記憶素子２５１ａは、第１の半導体を用いたトランジスタ２６３、第２の半導体を用いたトランジスタ２６２、及び容量素子２５８を有している。
トランジスタ２６２は、上記実施の形態に開示したＯＳトランジスタを用いることができる。トランジスタ２６２にオフ電流が小さいトランジスタを用いることにより、ノード２５７に長期にわたり情報を保持することが可能である。つまり、記憶素子２５１ａは、リフレッシュ動作を必要としない、又はリフレッシュ動作の頻度を極めて少なくすることが可能となるため、消費電力の小さい記憶素子となる。
図２５（Ａ）において、配線２５２がトランジスタ２６３のソース又はドレインの一方と電気的に接続され、配線２５３がトランジスタ２６３のソース又はドレインの他方と電気的に接続される。また、トランジスタ２６３のゲート、トランジスタ２６２のソース又はドレインの一方、及び容量素子２５８の電極の一方は、ノード２５７と電気的に接続されている。また、配線２５４がトランジスタ２６２のソース又はドレインの他方と電気的に接続され、配線２５５がトランジスタ２６２のゲートと電気的に接続されている。また、配線２５６が容量素子２５８の電極の他方と電気的に接続されている。
図２５（Ａ）に示す記憶素子２５１ａは、ノード２５７に与えられた電荷を保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
〔書き込み動作、保持動作〕
記憶素子２５１ａの、情報の書き込み動作及び保持動作について説明する。まず、配線２５５の電位を、トランジスタ２６２がオン状態となる電位にする。これにより、配線２５４の電位がノード２５７に与えられる。すなわち、ノード２５７に所定の電荷が与えられる（書き込み動作）。ここでは、異なる二つの電位レベルを与える電荷（以下、「Ｌｏｗレベル電荷」、「Ｈｉｇｈレベル電荷」ともいう。）のどちらかが与えられるものとする。その後、配線２５５の電位を、トランジスタ２６２がオフ状態となる電位とすることで、ノード２５７に電荷が保持される（保持動作）。
なお、Ｈｉｇｈレベル電荷は、Ｌｏｗレベル電荷よりもノード２５７に高い電位を与える電荷とする。また、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷及びＬｏｗレベル電荷は、どちらもトランジスタ２６３の閾値電圧よりも高い電位を与える電荷とする。また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷及びＬｏｗレベル電荷は、どちらもトランジスタ２６３の閾値電圧よりも低い電位を与える電荷とする。すなわち、Ｈｉｇｈレベル電荷とＬｏｗレベル電荷は、どちらもトランジスタ２６３がオフ状態となる電位を与える電荷である。
〔読み出し動作・１〕
次に、情報の読み出し動作について説明する。配線２５２に、配線２５３の電位と異なる所定の電位（定電位）を与えた状態で、配線２５６に読み出し電位ＶＲを与えると、ノード２５７に保持されている情報を読み出すことができる。
Ｈｉｇｈレベル電荷により与えられる電位をＶＨ、Ｌｏｗレベル電荷により与えられる電位をＶＬとすると、読み出し電位ＶＲは、｛（Ｖｔｈ−ＶＨ）＋（Ｖｔｈ−ＶＬ）｝／２とすればよい。なお、情報の読み出しをしないときの配線２５６の電位は、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合はＶＨより高い電位とし、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合はＶＬより低い電位とすればよい。
例えば、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが−２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを−２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち−１Ｖが印加される。−１ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち−３Ｖが印加される。−３ＶはＶｔｈよりも低いため、トランジスタ２６３がオン状態になる。よって、配線２５３の電位が変化する。
また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち３Ｖが印加される。３ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態になる。よって、配線２５３の電位が変化する。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち１Ｖが印加される。１ＶはＶｔｈよりも低いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。
配線２５３の電位を判別することで、ノード２５７に保持されている情報を読み出すことができる。
図２５（Ｂ）に示す記憶素子２６１ａは、トランジスタ２６３を有さない点が記憶素子２５１ａと異なる。また、容量素子２５８の他方の電極が、配線２６４と電気的に接続される。配線２６４の電位は固定電位であればどのような電位でもよい。例えば、配線２６４をＧＮＤとすればよい。記憶素子２６１ａも、記憶素子２５１ａと同様の動作により情報の書き込みが可能である。
〔読み出し動作・２〕
記憶素子２６１ａの、情報の読み出し動作について説明する。配線２５５にトランジスタ２６２がオン状態になる電位が与えられると、浮遊状態である配線２５４と容量素子２５８とが導通し、配線２５４と容量素子２５８の間で電荷が再分配される。その結果、配線２５４の電位が変化する。配線２５４の電位の変化量は、ノード２５７の電位（又はノード２５７に蓄積された電荷）によって、異なる値をとる。
例えば、ノード２５７の電位をＶ、容量素子２５８の容量をＣ、配線２５４が有する容量成分をＣＢ、電荷が再分配される前の配線２５４の電位をＶＢ０とすると、電荷が再分配された後の配線２５４の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、ノード２５７の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線２５４の電位を所定の電位と比較することで、ノード２５７に保持されている情報を読み出すことができる。
以上に示した記憶素子は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、又はリフレッシュ動作の頻度を極めて少なくすることが可能となるため、消費電力の小さい半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい。）であっても、長期にわたって記憶内容を保持することが可能である。
また、当該記憶素子は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。すなわち、本発明の一態様に係る記憶素子は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶素子である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
また、トランジスタ２６２にバックゲートを有するトランジスタを用いてもよい。当該バックゲートに供給する電位を制御することで、トランジスタ２６２の閾値電圧を任意に変化させることができる。図２５（Ｃ）に示す記憶素子２５１ｂは、記憶素子２５１ａとほぼ同様の回路構成を有する。記憶素子２５１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２５１ａと異なる。図２５（Ｄ）に示す記憶素子２６１ｂは、記憶素子２６１ａとほぼ同様の回路構成を有する。記憶素子２６１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２６１ａと異なる。
また、記憶素子２５１ｂ及び記憶素子２６１ｂは、トランジスタ２６２のバックゲートが配線２５９と電気的に接続されている。配線２５９に供給する電位を制御することで、トランジスタ２６２の閾値電圧を任意に変化させることができる。
＜記憶装置の一例＞
上記の記憶素子を用いた記憶装置の一例を、図２６（Ａ）及び図２６（Ｂ）の回路図に示す。図２６（Ａ）に示す記憶装置３００は、記憶回路３５０と電圧保持回路３２０を有する。図２６（Ｂ）に示す記憶装置３００ａは、記憶回路３５０ａと電圧保持回路３２０を有する。記憶回路３５０及び記憶回路３５０ａは、複数の記憶素子を有する。図２６（Ａ）及び図２６（Ｂ）では、３つの記憶素子２６１ｂ（記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３）を有する場合を例示している。
図２６（Ａ）に示す記憶装置３００において、記憶回路３５０が有する記憶素子２６１ｂ＿１は、配線２５５＿１及び配線２５４＿１と電気的に接続される。また、記憶回路３５０が有する記憶素子２６１ｂ＿２は、配線２５５＿２及び配線２５４＿２と電気的に接続される。また、記憶回路３５０が有する記憶素子２６１ｂ＿３は、配線２５５＿３及び配線２５４＿３と電気的に接続される。また、記憶回路３５０が有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２６４と電気的に接続される。
図２６（Ｂ）に示す記憶装置３００ａにおいて、記憶回路３５０ａが有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２５５と電気的に接続される。また、記憶回路３５０ａが有する記憶素子２６１ｂ＿１は、配線２５４＿１及び配線２６４＿１と電気的に接続される。また、記憶回路３５０ａが有する記憶素子２６１ｂ＿２は、配線２５４＿２及び配線２６４＿２と電気的に接続される。また、記憶回路３５０ａが有する記憶素子２６１ｂ＿３は、配線２５４＿３及び配線２６４＿３と電気的に接続される。
なお、記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３の構成や動作などについては、前述した記憶素子２６１ｂに関する説明を参酌すればよい。よって、ここでの詳細な説明は省略する。
電圧保持回路３２０は、トランジスタ３２３、及び容量素子３２４を有する。図２６（Ａ）及び図２６（Ｂ）において、トランジスタ３２３のソース又はドレインの一方は、端子３２１と電気的に接続される。トランジスタ３２３のソース又はドレインの他方、ゲート、及びバックゲートは、配線２５９と電気的に接続される。容量素子３２４の一方の電極は、配線２５９と電気的に接続される。容量素子３２４の他方の電極は、配線３２２と電気的に接続される。
なお、図２６（Ａ）及び図２６（Ｂ）では、本発明の一態様であるトランジスタ３２３のソース又はドレインの他方、ゲート、及びバックゲートが、配線２５９と電気的に接続された構成となっているが、ソース及びドレインの他方とバックゲートのみが配線２５９と電気的に接続され、ゲートは独立して制御する構成としてもよい。
なお、本発明の一態様であるトランジスタ３２３のゲートは、トランジスタ３２３のソース又はドレインの他方側のみに形成されている。このようなゲート構造にすることで、記憶回路３５０のデータ保持動作（詳細は後述）時にトランジスタ３２３のソース又はドレインの一方に強い負電位が印加された際、トランジスタ３２３のゲート絶縁体の耐圧破壊を大幅に抑制することができる。
また、本発明の一態様であるトランジスタ３２３のゲートは、上記構造に限定されない。例えば、トランジスタ３２３がゲートを有さず、バックゲートのみで動作させるトランジスタ構造であってもよい。この場合も、記憶回路３５０のデータ保持動作（詳細は後述）時にトランジスタ３２３のソース又はドレインの一方に強い負電位が印加された際、トランジスタ３２３のゲート絶縁体の耐圧破壊を大幅に抑制することができる。
なお、以後、トランジスタ３２３のソース又はドレインの一方はソース、ソース又はドレインの他方はドレインと呼ぶことで統一する。
記憶装置３００及び記憶装置３００ａにおいて、配線３２２の電位を制御することで、配線２５９の電位を変化させることができる。記憶装置３００及び記憶装置３００ａの読み出し動作及び書き込み動作時には、配線２５９の電位が、後述する負電位（ＧＮＤよりも低い電位）よりも高く、かつトランジスタ２６２のＶｔｈに相当する電位（トランジスタ２６２がオン状態となる電位）より低い電位になるように、配線３２２に電位を供給する。
また、記憶装置３００ａのように、記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３それぞれが有するトランジスタ２６２のゲートが電気的に接続されている場合は、配線２５９の電位をトランジスタ２６２のＶｔｈに相当する電位以上としてもよい。
配線２５９の電位を制御することにより、トランジスタ２６２の動作速度を速めることができる。また、トランジスタ２６２の見かけ上のＶｔｈを小さくすることができる。よって、情報の書き込み速度及び読み出し速度を速めることができる。
また、記憶回路３５０（記憶回路３５０ａ）の保持動作時は、配線３２２に固定電位を供給する。例えば、ＧＮＤを供給する。その後、端子３２１に負電位（ＧＮＤよりも低い電位）を供給する。端子３２１に負電位が供給されると、相対的にトランジスタ３２３のゲート電位が高くなり、トランジスタ３２３がオン状態となる。すると、トランジスタ３２３を介して、配線２５９に負電位が供給される。なお、より正確には、配線２５９は、負電位よりもトランジスタ３２３のＶｔｈ分高い電位となる。ただし、説明をわかりやすくするため、本実施の形態などでは、配線２５９に負電位が供給されるものとする。
なお、前述したように、本発明の一態様では、トランジスタ３２３のゲートがドレイン側にのみ配置された構造になっていることから、端子３２１からトランジスタ３２３のソースに負電位が印加された際、トランジスタ３２３の絶縁体の耐圧破壊を抑制することができる。
また、当該耐圧破壊抑制効果は、トランジスタ３２３がゲートを有さない構造であっても同様である。
配線２５９に負電位が供給されると、トランジスタ２６２のバックゲート電位が下がり、トランジスタ２６２がオフ状態となり、記憶回路３５０に書き込まれた情報が保持される。また、トランジスタ２６２のバックゲートに負電位を供給することで、トランジスタ２６２の見かけ上のＶｔｈが大きくなる。よって、トランジスタ２６２のゲート電位が変動しても、記憶回路３５０（記憶回路３５０ａ）に書き込まれた情報を保持することができる。
次に、端子３２１にＧＮＤ以上の電位を供給する。例えば、ＧＮＤを供給する。配線２５９の電位は負電位であるため、トランジスタ３２３のゲート電位も負電位となる。よって、トランジスタ３２３がオフ状態となる。この後、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、トランジスタ３２３、及びトランジスタ２６２のオフ状態を維持することができる。
電圧保持回路３２０は、記憶装置３００（記憶装置３００ａ）の保持動作時に、配線２５９の電位変動を抑制する機能を有する。また、電圧保持回路３２０は、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、配線２５９の電位変動を抑制する機能を有する。すなわち、電圧保持回路３２０は、配線２５９の電位を保持する機能を有する。配線２５９の電位を保持するため、トランジスタ３２３はオフ電流の小さいトランジスタであることが好ましい。例えば、容量素子３２４の容量値が１０ｐＦであり、許容される配線２５９の電位上昇が０．５Ｖとすると、配線２５９の電位が０．５Ｖ上昇するまでにかかる期間は、トランジスタ３２３のオフ電流が１．３９×１０−１５Ａの場合に１時間、トランジスタ３２３のオフ電流が５．７９×１０−１７Ａの場合に１日、トランジスタ３２３のオフ電流が１．５９×１０−１９Ａの場合に１年、トランジスタ３２３のオフ電流が１．５９×１０−２０Ａの場合に１０年である。トランジスタ３２３のオフ電流を１．５９×１０−２０Ａ以下にすることで、記憶回路３５０（記憶回路３５０ａ）に書き込まれた情報を１０年以上保持することができる。
例えば、トランジスタ３２３としてＯＳトランジスタを用いることで、オフ電流の極めて小さいトランジスタを実現できる。オフ電流を小さくするため、トランジスタ３２３は、チャネル長が長いトランジスタが好ましい。又は、トランジスタ３２３は、チャネル幅が短いトランジスタが好ましい。又は、トランジスタ３２３は、チャネル幅よりもチャネル長が長いトランジスタが好ましい。
特に、トランジスタ３２３は、Ｖｇが０Ｖのときのオフ電流が小さいトランジスタであることが好ましい。よって、トランジスタ３２３として、Ｖｔｈの大きなトランジスタを用いることが好ましい。Ｖｔｈの大きなトランジスタとして、前述したトランジスタ２００などを用いることができる。また、トランジスタ２６２は、情報の書き込み及び読み出しを行うため、Ｖｔｈが小さいトランジスタを用いることが好ましい。また、トランジスタ２６２は、オン電流や電界効果移動度の大きいトランジスタを用いることが好ましい。トランジスタ２６２として、前述したトランジスタ１００などを用いることができる。
図２７は、記憶回路３５０のトランジスタ２６２としてトランジスタ１００を用い、電圧保持回路３２０のトランジスタ３２３としてトランジスタ２００を用いた場合の、記憶装置３００の断面構造の一部を示す断面図である。
図２７において、記憶装置３００は、基板１０１上に絶縁体１０２及び絶縁体１０３を介して、トランジスタ２６２及びトランジスタ３２３を有する。また、トランジスタ２６２及びトランジスタ３２３上に絶縁体１１５、絶縁体１１６、及び絶縁体５３９を有し、絶縁体５３９上に導電体２４１、導電体２４４、及び導電体５２７を有する。また、導電体２４１、導電体２４４、及び導電体５２７を覆う絶縁体２４２を有する。また、絶縁体２４２上に、導電体２４１を覆う導電体２４３、及び導電体２４４を覆う導電体２４５を有する。
導電体２４１、絶縁体２４２、及び導電体２４３が重なる領域が、容量素子２５８として機能する。導電体２４１を覆って導電体２４３を設けることで、導電体２４１の上面だけでなく側面も容量素子として機能することができる。導電体２４４、絶縁体２４２、及び導電体２４５が重なる領域が、容量素子３２４として機能する。導電体２４４を覆って導電体２４５を設けることで、導電体２４４の上面だけでなく側面も容量素子として機能することができる。
導電体５２７は、絶縁体５３９、絶縁体１１６、絶縁体１１５、絶縁体１１４、絶縁体１１０、絶縁体１０９、及びバリア膜５１７それぞれの一部に設けられた導電体５２６を介して、トランジスタ３２３のソース（導電体５１６ａ）と電気的に接続されている。
また、導電体２４３、導電体２４５、及び絶縁体２４２上に絶縁体５３７を有し、絶縁体５３７上に導電体５２９を有し、絶縁体５３７及び導電体５２９上に絶縁体５３８を有する。導電体５２９は、絶縁体５３７及び絶縁体２４２の一部に設けられた導電体５２８を介して、導電体５２７と電気的に接続されている。
トランジスタ３２３のドレイン（導電体５１６ｂ）は、トランジスタ３２３のゲート（導電体６０４）及びトランジスタ２６２のバックゲート（導電体７１０）と電気的に接続されている。また、図示していないが、トランジスタ３２３のドレイン（導電体５１６ｂ）とゲート（導電体６０４）は、トランジスタ３２３のバックゲート（導電体６１０）とも電気的に接続されている。
なお、図２７では、トランジスタ３２３のドレイン（導電体５１６ｂ）とゲート（導電体６０４）が電気的に接続されているが、本発明の一態様では、ゲート（導電体６０４）については独立して制御する構成としてもよい。この場合、トランジスタ３２３のドレイン（導電体５１６ｂ）とバックゲート（導電体６１０）、及びトランジスタ２６２のバックゲート（導電体７１０）とが電気的に接続され、トランジスタ３２３のゲート（導電体６０４）は別に制御する構成となる。
また、図２７では、トランジスタ３２３はゲート（導電体６０４）を有する構造となっているが、本発明の一態様では、トランジスタ３２３はゲート（導電体６０４）を有さない構造であってもよい。この場合、トランジスタ３２３のドレイン（導電体５１６ｂ）とバックゲート（導電体６１０）、及びトランジスタ２６２のバックゲート（導電体７１０）とが電気的に接続された構成となる。
絶縁体１０２、絶縁体１０３、絶縁体１０４、絶縁体１０６、絶縁体１０７、絶縁体１０８、絶縁体１０９、絶縁体１１０、絶縁体１１５、絶縁体１１６、絶縁体２４２、絶縁体５３９、絶縁体５３７、及び絶縁体５３８は、上記実施の形態などに示した絶縁体と同様の材料及び方法で形成することができる。また、導電体５２６、導電体５２７、導電体２４１、導電体２４３、導電体２４４、導電体２４５、導電体５２８、及び導電体５２９は、上記実施の形態などに示した導電体と同様の材料及び方法で形成することができる。また、導電体２４１、導電体２４４、及び導電体５２７は、同一工程で同時に作製することができる。また、導電体２４３、及び導電体２４５は、同一工程で同時に作製することができる。
本発明の一態様によれば、異なる電気特性を有するトランジスタを、ほぼ同じ工程で作製することができる。よって、本発明の一態様によれば、生産性の高い記憶装置を提供できる。また、本発明の一態様によれば、電力の供給を停止しても、情報を長期間保持できる記憶装置を実現できる。例えば、電力の供給を停止しても、１年以上、さらには１０年以上の期間で情報を保持可能な記憶装置を実現できる。よって、本発明の一態様の記憶装置を、不揮発性メモリとみなすこともできる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図２８に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図２８（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロホン２９０５、スピーカ２９０６、操作スイッチ２９０７等を有する。また、携帯型ゲーム機２９００は、筐体２９０１の内側にアンテナ、バッテリなどを備える。なお、図２８（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス２９０８等により操作可能となっている。
図２８（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、及び操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネル及びタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図２８（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、及びポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図２８（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、及び接続部２９４６等を有する。操作スイッチ２９４４及びレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図２８（Ｅ）に、バングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、及び表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図２８（Ｆ）に、腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定の他、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば、無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやり取りを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに、無線給電により行ってもよい。
図２８（Ｇ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、及びライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
上述した電子機器は、制御情報や、制御プログラムなどを保持する記憶機能を有する。そのため、例えば、本発明の一態様の半導体装置を用いた記憶装置を、上述の電子機器に搭載することで、制御情報や制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、良好な信頼性を有する電子機器を実現することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、本発明の一態様であるトランジスタについてデバイスシミュレーションを行い、トランジスタの電気特性の確認を行った。
前述したように、図２６で示した本発明の一態様に係る半導体装置（記憶装置３００又は記憶装置３００ａ）では、保持動作時に記憶回路３５０又は記憶回路３５０ａ内のトランジスタ２６２のＶｔｈ制御のため、電圧保持回路３２０を介して、トランジスタ２６２のバックゲートに負電位を供給する。すなわち、上記保持動作時には、端子３２１から電圧保持回路３２０内のトランジスタ３２３のソースに負電位が印加されることになる。
そこで本実施例では、トランジスタ３２３として、図９で示したトランジスタ２００Ｃを想定し、トランジスタ２００Ｃのソース電極に負電位を印加した場合の、トランジスタ２００Ｃ内部に生じるポテンシャル分布を、デバイスシミュレーションにより見積った。なお、デバイスシミュレーションは、トランジスタ２００Ｃの第１のゲート電極としての機能を有する導電体４０４ｂとソース電極としての機能を有する導電体４１６ｂ２との間の領域（以下、オフセット領域と呼ぶ。）のチャネル長方向の長さ（以下、オフセット長と呼ぶ。）を振って行い、トランジスタ２００Ｃ内部に生じるポテンシャル分布のオフセット長依存を調査した。
計算には、Ｓｉｌｖａｃｏ社デバイスシミュレータＡＴＬＡＳ２Ｄを用いた。以下の表１に、計算に用いた詳細なパラメータを示す。なお、表１において、伝導帯状態密度（Ｎｃ）は伝導帯下端における状態密度を示し、価電子帯状態密度（Ｎｖ）は価電子帯上端における状態密度を示す。また、計算はトランジスタ２００Ｃのオフセット長を０μｍ、０．１５μｍ、０．５５μｍ、０．７５μｍと４水準振って行った。
トランジスタ２００Ｃのソース電極（導電体４１６ｂ２）に−９Ｖの負電位を印加した場合の、トランジスタ２００Ｃ内に生じるポテンシャル分布のデバイスシミュレーション結果を図２９（Ａ）乃至図２９（Ｄ）に示す。このうち、図２９（Ａ）はオフセット長０μｍ、図２９（Ｂ）はオフセット長０．１５μｍ、図２９（Ｃ）はオフセット長０．５５μｍ、図２９（Ｄ）はオフセット長０．７５μｍでの計算結果である。なお、トランジスタ２００Ｃのソース電極（導電体４１６ｂ２）への負電位印加時は、トランジスタ２００Ｃのドレイン電極（導電体４１６ｂ１）、第１のゲート電極（導電体４０４ｂ）、及び第２のゲート電極（導電体３１０ｃ）は短絡されており、０Ｖの状態としている。
図２９（Ａ）に示すように、オフセット長が０μｍの場合には、ソース電極（導電体４１６ｂ２）側の第１のゲート絶縁体（絶縁体４１２ｂ）中におけるポテンシャルの等高線の密度が高く、ソース電極（導電体４１６ｂ２）側の第１のゲート絶縁体（絶縁体４１２ｂ）中に強い電界集中が起こることが確認できる。
これに対して、図２９（Ｂ）に示すように、オフセット長を０．１５μｍ設けた構造の場合には、オフセット領域下の第１のゲート絶縁体（絶縁体４１２ｂ）中のポテンシャルの等高線の間隔がオフセット長０μｍの構造（図２９（Ａ））よりも広くなっており、ソース電極（導電体４１６ｂ２）側の第１のゲート絶縁体（絶縁体４１２ｂ）中における電界集中が緩和されていることが確認できる。
また、図２９（Ｃ）に示すように、オフセット長を０．５５μｍまで長くした構造では、オフセット領域下の第１のゲート絶縁体（絶縁体４１２ｂ）中だけでなく、第１のゲート電極（導電体４０４ｂ）下の第１のゲート絶縁体（絶縁体４１２ｂ）中の電界集中も大幅に緩和されていることが確認できる。図２９（Ｄ）に示すオフセット長０．７５μｍの構造においても、ほぼ同等の効果が得られているのが確認できる。
このように、本発明の一態様であるトランジスタは、ソース電極側にオフセット領域が設けられた構造であるため、ソース電極に負電位を印加した場合に、第１のゲート絶縁体中にかかる電界集中を緩和させる効果があることを確認した。また、この電界集中緩和はオフセット長をできるだけ長く設けた方が、好ましくはチャネル長の半分以上の長さを設けた方が、より効果的であることを確認した。本発明の一態様であるトランジスタは、ソース電極に強い電位を印加しても、第１のゲート絶縁体の耐圧破壊を抑制することができ、信頼性の良好なトランジスタであることを確認した。
以上、本実施例に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、実施例１で示したものとは異なる本発明の一態様であるトランジスタについてデバイスシミュレーションを行い、トランジスタの電気特性の確認を行った。
本実施例では、トランジスタ３２３として、図１３で示したトランジスタ２００Ｇを想定し、トランジスタ２００Ｇのソース電極に負電位を印加した場合の、トランジスタ２００Ｇ内部に生じるポテンシャル分布を、デバイスシミュレーションにより見積った。
計算には、Ｓｉｌｖａｃｏ社デバイスシミュレータＡＴＬＡＳ２Ｄを用いた。計算に用いた詳細なパラメータは、前述の表１に示した通りである。ただし、本実施例で想定したトランジスタ２００Ｇは、第１のゲート電極を有さない構造であるため、表１において第１のゲート電極に相当するパラメータである導電体４０４ｂについては、計算に反映させていない。
トランジスタ２００Ｇのソース電極（導電体４１６ｂ２）に−９Ｖの負電位を印加した場合の、トランジスタ２００Ｇ内に生じるポテンシャル分布のデバイスシミュレーション結果を図３０に示す。なお、トランジスタ２００Ｇのソース電極（導電体４１６ｂ２）への負電位印加時は、トランジスタ２００Ｇのドレイン電極（導電体４１６ｂ１）と第２のゲート電極（導電体３１０ｃ）とは短絡されており、０Ｖの状態としている。
図３０に示すように、第１のゲート電極を有さない構造にすることで、絶縁体４１２ｂにソース電極からの電界がかかっていないことが確認できる。
このように、本発明の一態様であるトランジスタは、第１のゲート電極を有さない構造であるため、ソース電極に負電位を印加した場合に、第１のゲート絶縁体中に電界がかからないことを確認した。本発明の一態様であるトランジスタは、ソース電極に強い電位を印加しても、絶縁体４１２ｂの耐圧破壊を抑制することができ、信頼性の良好なトランジスタであることを確認した。
以上、本実施例に示す構成、方法などは、他の実施の形態や実施例に示す構成や方法などと適宜組み合わせて用いることができる。
Ｉ１ 絶縁体
Ｉ２ 絶縁体
Ｓ１ 酸化物
Ｓ２ 酸化物
Ｓ３ 酸化物
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１０１ 基板
１０２ 絶縁体
１０３ 絶縁体
１０４ 絶縁体
１０６ 絶縁体
１０７ 絶縁体
１０８ 絶縁体
１０９ 絶縁体
１１０ 絶縁体
１１４ 絶縁体
１１５ 絶縁体
１１６ 絶縁体
２００ トランジスタ
２００Ａ トランジスタ
２００Ｂ トランジスタ
２００Ｃ トランジスタ
２００Ｄ トランジスタ
２００Ｅ トランジスタ
２００Ｆ トランジスタ
２００Ｇ トランジスタ
２４０ 容量素子
２４１ 導電体
２４２ 絶縁体
２４３ 導電体
２４４ 導電体
２４５ 導電体
２５１ａ 記憶素子
２５１ｂ 記憶素子
２５２ 配線
２５３ 配線
２５４ 配線
２５４＿１ 配線
２５４＿２ 配線
２５４＿３ 配線
２５５ 配線
２５５＿１ 配線
２５５＿２ 配線
２５５＿３ 配線
２５６ 配線
２５７ ノード
２５８ 容量素子
２５９ 配線
２６１ａ 記憶素子
２６１ｂ 記憶素子
２６１ｂ＿１ 記憶素子
２６１ｂ＿２ 記憶素子
２６１ｂ＿３ 記憶素子
２６２ トランジスタ
２６３ トランジスタ
２６４ 配線
２６４＿１ 配線
２６４＿２ 配線
２６４＿３ 配線
２８１ トランジスタ
２８３ チャネル形成領域
２８４ 低濃度ｐ型不純物領域
２８５ 高濃度ｐ型不純物領域
２８６ 絶縁体
２８７ 導電体
２８８ 側壁
３００ 記憶装置
３００ａ 記憶装置
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３０９ａ 導電体
３０９ｂ 導電体
３０９ｃ 導電体
３１０ａ 導電体
３１０ｂ 導電体
３１０ｃ 導電体
３１１ａ 導電体
３１１ｂ 導電体
３１１ｃ 導電体
３２０ 電圧保持回路
３２１ 端子
３２２ 配線
３２３ トランジスタ
３２４ 容量素子
３５０ 記憶回路
３５０ａ 記憶回路
４００ 基板
４０１ａ 絶縁体
４０１ｂ 絶縁体
４０２ 絶縁体
４０４ａ 導電体
４０４ｂ 導電体
４０６＿１ 酸化物
４０６＿１ａ 酸化物
４０６＿１ｂ 酸化物
４０６＿１ｃ 酸化物
４０６＿２ 酸化物
４０６＿２ａ 酸化物
４０６＿２ｂ 酸化物
４０６＿２ｃ 酸化物
４０６＿３ 酸化物
４０６＿３ａ 酸化物
４０６＿３ｂ 酸化物
４０６Ｗ１ 領域
４０６Ｗ２ 領域
４０８ａ 絶縁体
４０８ｂ 絶縁体
４１０ 絶縁体
４１１ 導電体
４１１ａ 導電体
４１１ａ１ 導電体
４１１ａ２ 導電体
４１１ｂ 導電体
４１１ｂ１ 導電体
４１１ｂ２ 導電体
４１２ 絶縁体
４１２ａ 絶縁体
４１２ｂ 絶縁体
４１５ 絶縁体
４１６ 導電体
４１６ａ 導電体
４１６ａ１ 導電体
４１６ａ２ 導電体
４１６ｂ１ 導電体
４１６ｂ２ 導電体
４１７ バリア膜
４１７ａ バリア膜
４１７ａ１ バリア膜
４１７ａ２ バリア膜
４１７ｂ バリア膜
４１７ｂ１ バリア膜
４１７ｂ２ バリア膜
４１８ 絶縁体
４２１ レジスト
４２２ 絶縁体
４２４ 絶縁体
４２９ａ 導電体
４２９ｂ 導電体
４３０ａ 導電体
４３０ｂ 導電体
４３１ａ 導電体
４３１ｂ 導電体
４３２ａ 導電体
４３２ｂ 導電体
４３３ａ 導電体
４３４ａ 導電体
４３７ａ 導電体
４３７ｂ 導電体
４３８ａ 導電体
４３８ｂ 導電体
５０１ 基板
５０３ 絶縁体
５０４ 絶縁体
５０５ 絶縁体
５１４ 素子分離層
５１６ａ 導電体
５１６ｂ 導電体
５１７ バリア膜
５２１ 導電体
５２２ 導電体
５２３ 導電体
５２４ 導電体
５２５ 導電体
５２６ 導電体
５２７ 導電体
５２８ 導電体
５２９ 導電体
５３０ 半導体装置
５３１ 絶縁体
５３２ 絶縁体
５３３ 絶縁体
５３４ 絶縁体
５３５ 絶縁体
５３６ 絶縁体
５３７ 絶縁体
５３８ 絶縁体
５３９ 絶縁体
６０４ 導電体
６１０ 導電体
７１０ 導電体
１０００ 半導体装置
２９００ 携帯型ゲーム機
２９０１ 筐体
２９０２ 筐体
２９０３ 表示部
２９０４ 表示部
２９０５ マイクロホン
２９０６ スピーカ
２９０７ 操作スイッチ
２９０８ スタイラス
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ 操作スイッチ
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作スイッチ
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作スイッチ
２９６６ 入出力端子
２９６７ アイコン
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト

Claims (24)

  1. 第１のゲート電極と、
    前記第１のゲート電極上の第１のゲート絶縁体と、
    前記第１のゲート絶縁体上の第１の酸化物及び第２の酸化物と、
    前記第１の酸化物上の第１の導電体と、
    前記第２の酸化物上の第２の導電体と、
    前記第１のゲート絶縁体と、前記第１の酸化物及び前記第１の導電体と、前記第２の酸化物及び前記第２の導電体と、を覆うような第３の酸化物と、
    前記第３の酸化物上の第２のゲート絶縁体と、
    前記第２のゲート絶縁体上の第２のゲート電極と、を有し、
    前記第２のゲート電極の端部は、チャネル長方向において、前記第１の導電体の端部と前記第２の導電体の端部の間に位置することを特徴とするトランジスタ。
  2. 第１のゲート電極と、
    前記第１のゲート電極上の第１のゲート絶縁体と、
    前記第１のゲート絶縁体上の第１の酸化物及び第２の酸化物と、
    前記第１の酸化物上の第１の導電体と、
    前記第２の酸化物上の第２の導電体と、
    前記第１のゲート絶縁体と、前記第１の酸化物及び前記第１の導電体と、前記第２の酸化物及び前記第２の導電体と、を覆うような第３の酸化物と、
    前記第３の酸化物上の第２のゲート絶縁体と、
    前記第２のゲート絶縁体上の第２のゲート電極と、を有し、
    前記第２のゲート電極は、前記第１の導電体と重なる領域を有さず、
    前記第２のゲート電極は、前記第２の導電体と重なる領域を有することを特徴とする請求項１に記載のトランジスタ。
  3. 前記第１の導電体及び前記第２の導電体それぞれの一方の端部において、前記第１の導電体及び前記第２の導電体の側面と、前記第１の酸化物及び前記第２の酸化物の側面とは面一ではなく、
    前記第１の導電体と、前記第２の導電体と、の間の長さの方が、前記第１の酸化物と、前記第２の酸化物と、の間の長さよりも長く、
    前記第１の導電体及び前記第２の導電体それぞれの他方の端部において、前記第１の導電体及び前記第２の導電体の側面は、前記第１の酸化物及び前記第２の酸化物の側面と面一であることを特徴とする請求項１又は請求項２に記載のトランジスタ。
  4. 前記第３の酸化物は、チャネル形成領域として機能し、
    前記第１の導電体は、ソース電極として機能し、
    前記第２の導電体は、ドレイン電極として機能することを特徴とする請求項１乃至請求項３のいずれか一に記載のトランジスタ。
  5. 前記第１乃至第３の酸化物は、金属酸化物を含むことを特徴とする請求項１乃至請求項４のいずれか一に記載のトランジスタ。
  6. 前記第１のゲート電極と、前記第２の導電体と、が電気的に接続されていることを特徴とする請求項１乃至請求項５のいずれか一に記載のトランジスタ。
  7. 前記第１のゲート電極と、前記第２の導電体と、前記第２のゲート電極と、が電気的に接続されていることを特徴とする請求項１乃至請求項６のいずれか一に記載のトランジスタ。
  8. 前記第３の酸化物の、前記第２のゲート電極と重ならない前記第１の導電体側の領域は、
    前記第３の酸化物の、前記第２のゲート電極と重なる領域よりも大きいことを特徴とする請求項１乃至請求項７のいずれか一に記載のトランジスタ。
  9. 第１のトランジスタ及び第２のトランジスタを有する半導体装置であって、
    前記第１のトランジスタは、
    第１のゲート電極と、
    前記第１のゲート電極上の第１のゲート絶縁体と、
    前記第１のゲート絶縁体上の第１の酸化物及び第２の酸化物と、
    前記第１の酸化物上の第１の導電体と、
    前記第２の酸化物上の第２の導電体と、
    前記第１のゲート絶縁体と、前記第１の酸化物及び前記第１の導電体と、前記第２の酸化物及び前記第２の導電体と、を覆うような第３の酸化物と、
    前記第３の酸化物上の第２のゲート絶縁体と、
    前記第２のゲート絶縁体上の第２のゲート電極と、を有し、
    前記第２のゲート電極は、前記第１の導電体と重なる領域を有さず、
    前記第２のゲート電極は、前記第２の導電体と重なる領域を有し、
    前記第２のトランジスタは、
    第３のゲート電極と、
    前記第３のゲート電極上の第３のゲート絶縁体と、
    前記第３のゲート絶縁体上の第４の酸化物と、
    前記第４の酸化物上の第３の導電体及び第４の導電体と、
    前記第４の酸化物と、前記第３の導電体及び前記第４の導電体と、を覆うような第５の酸化物と、
    前記第５の酸化物上の第４のゲート絶縁体と、
    前記第４のゲート絶縁体上の第４のゲート電極と、を有することを特徴とする半導体装置。
  10. 前記第１の導電体及び前記第２の導電体それぞれの一方の端部において、前記第１の導電体及び前記第２の導電体の側面と、前記第１の酸化物及び前記第２の酸化物の側面とは面一ではなく、
    前記第１の導電体と、前記第２の導電体と、の間の長さの方が、前記第１の酸化物と、前記第２の酸化物と、の間の長さよりも長く、
    前記第１の導電体及び前記第２の導電体それぞれの他方の端部において、前記第１の導電体及び前記第２の導電体の側面は、前記第１の酸化物及び前記第２の酸化物の側面と面一であることを特徴とする請求項９に記載の半導体装置。
  11. 前記第１乃至第５の酸化物は、金属酸化物を含むことを特徴とする請求項９又は請求項１０に記載の半導体装置。
  12. 前記第１のゲート電極と、前記第２の導電体と、が電気的に接続されていることを特徴とする請求項９乃至請求項１１のいずれか一に記載の半導体装置。
  13. 前記第１のゲート電極と、前記第２の導電体と、前記第２のゲート電極と、が電気的に接続されていることを特徴とする請求項９乃至請求項１２のいずれか一に記載の半導体装置。
  14. 前記第３の酸化物の、前記第２のゲート電極と重ならない前記第１の導電体側の領域は、
    前記第３の酸化物の、前記第２のゲート電極と重なる領域よりも大きいことを特徴とする請求項９乃至請求項１３のいずれか一に記載の半導体装置。
  15. 前記第１の酸化物及び前記第２の酸化物と前記第４の酸化物は、同じ組成を有し、
    前記第３の酸化物と前記第５の酸化物は、同じ組成を有することを特徴とする請求項９乃至請求項１４のいずれか一に記載の半導体装置。
  16. 前記第３の酸化物は、前記第１のトランジスタのチャネル形成領域として機能し、
    前記第１の導電体は、前記第１のトランジスタのソース電極として機能し、
    前記第２の導電体は、前記第１のトランジスタのドレイン電極として機能し、
    前記第４の酸化物は、前記第２のトランジスタのチャネル形成領域として機能し、
    前記第３の導電体は、前記第２のトランジスタのソース電極又はドレイン電極の一方として機能し、
    前記第４の導電体は、前記第２のトランジスタのソース電極又はドレイン電極の他方として機能することを特徴とする請求項９乃至請求項１５のいずれか一に記載の半導体装置。
  17. 前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも大きいことを特徴とする請求項９乃至請求項１６のいずれか一に記載の半導体装置。
  18. 第１のトランジスタ及び第２のトランジスタを有する半導体装置であって、
    前記第１のトランジスタは、
    第１のゲート電極と、
    前記第１のゲート電極上の第１のゲート絶縁体と、
    前記第１のゲート絶縁体上の第１の酸化物及び第２の酸化物と、
    前記第１の酸化物上の第１の導電体と、
    前記第２の酸化物上の第２の導電体と、
    前記第１のゲート絶縁体と、前記第１の酸化物及び前記第１の導電体と、前記第２の酸化物及び前記第２の導電体と、を覆うような第３の酸化物と、
    前記第３の酸化物上の第２のゲート絶縁体と、を有し、
    前記第２のトランジスタは、
    第２のゲート電極と、
    前記第２のゲート電極上の第３のゲート絶縁体と、
    前記第３のゲート絶縁体上の第４の酸化物と、
    前記第４の酸化物上の第３の導電体及び第４の導電体と、
    前記第４の酸化物と、前記第３の導電体及び前記第４の導電体と、を覆うような第５の酸化物と、
    前記第５の酸化物上の第４のゲート絶縁体と、
    前記第４のゲート絶縁体上の第３のゲート電極と、を有することを特徴とする半導体装置。
  19. 前記第１の導電体及び前記第２の導電体それぞれの一方の端部において、前記第１の導電体及び前記第２の導電体の側面と、前記第１の酸化物及び前記第２の酸化物の側面とは面一ではなく、
    前記第１の導電体と、前記第２の導電体と、の間の長さの方が、前記第１の酸化物と、前記第２の酸化物と、の間の長さよりも長く、
    前記第１の導電体及び前記第２の導電体それぞれの他方の端部において、前記第１の導電体及び前記第２の導電体の側面は、前記第１の酸化物及び前記第２の酸化物の側面と面一であることを特徴とする請求項１８に記載の半導体装置。
  20. 前記第１乃至第５の酸化物は、金属酸化物を含むことを特徴とする請求項１８又は請求項１９に記載の半導体装置。
  21. 前記第１のゲート電極と、前記第２の導電体と、が電気的に接続されていることを特徴とする請求項１８乃至請求項２０のいずれか一に記載の半導体装置。
  22. 前記第１の酸化物及び前記第２の酸化物と前記第４の酸化物は、同じ組成を有し、
    前記第３の酸化物と前記第５の酸化物は、同じ組成を有することを特徴とする請求項１８乃至請求項２１のいずれか一に記載の半導体装置。
  23. 前記第３の酸化物は、前記第１のトランジスタのチャネル形成領域として機能し、
    前記第１の導電体は、前記第１のトランジスタのソース電極として機能し、
    前記第２の導電体は、前記第１のトランジスタのドレイン電極として機能し、
    前記第４の酸化物は、前記第２のトランジスタのチャネル形成領域として機能し、
    前記第３の導電体は、前記第２のトランジスタのソース電極又はドレイン電極の一方として機能し、
    前記第４の導電体は、前記第２のトランジスタのソース電極又はドレイン電極の他方として機能することを特徴とする請求項１８乃至請求項２２のいずれか一に記載の半導体装置。
  24. 前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも大きいことを特徴とする請求項１８乃至請求項２３のいずれか一に記載の半導体装置。
JP2017145026A 2016-07-27 2017-07-27 トランジスタ Active JP7032071B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016147684 2016-07-27
JP2016147684 2016-07-27

Publications (3)

Publication Number Publication Date
JP2018026551A true JP2018026551A (ja) 2018-02-15
JP2018026551A5 JP2018026551A5 (ja) 2020-09-17
JP7032071B2 JP7032071B2 (ja) 2022-03-08

Family

ID=61010526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017145026A Active JP7032071B2 (ja) 2016-07-27 2017-07-27 トランジスタ

Country Status (2)

Country Link
US (1) US10615187B2 (ja)
JP (1) JP7032071B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
US11257960B2 (en) * 2018-03-29 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20220139917A1 (en) * 2018-12-28 2022-05-05 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including the memory device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244017A1 (en) * 2009-03-31 2010-09-30 Randy Hoffman Thin-film transistor (tft) with an extended oxide channel
JP2011054942A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011076079A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 表示装置、および電子機器
JP2013089875A (ja) * 2011-10-20 2013-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2015111666A (ja) * 2013-11-07 2015-06-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016028469A (ja) * 2014-07-11 2016-02-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法および電子機器
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
TWI485851B (zh) 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101780218B1 (ko) 2009-12-25 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102742014B (zh) 2010-01-22 2015-06-24 株式会社半导体能源研究所 半导体装置
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US8643007B2 (en) 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6401977B2 (ja) * 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6537892B2 (ja) * 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104241392B (zh) 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20170096956A (ko) 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
WO2017187301A1 (en) 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244017A1 (en) * 2009-03-31 2010-09-30 Randy Hoffman Thin-film transistor (tft) with an extended oxide channel
JP2011054942A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101997006A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011076079A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 表示装置、および電子機器
JP2013089875A (ja) * 2011-10-20 2013-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2015111666A (ja) * 2013-11-07 2015-06-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016028469A (ja) * 2014-07-11 2016-02-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法および電子機器
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor

Also Published As

Publication number Publication date
US20180033807A1 (en) 2018-02-01
US10615187B2 (en) 2020-04-07
JP7032071B2 (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
US10475818B2 (en) Transistor with receded conductor, semiconductor device, and electronic device
JP6999325B2 (ja) 半導体装置
JP7032071B2 (ja) トランジスタ
US10777687B2 (en) Semiconductor device
JP7198884B2 (ja) 表示装置の作製方法
KR102330605B1 (ko) 반도체 장치
US10727356B2 (en) Semiconductor device and manufacturing method thereof
JP7482947B2 (ja) 半導体装置
JP7019346B2 (ja) 半導体装置
JP7153821B2 (ja) 半導体装置、及び、情報端末
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JP2018019072A (ja) トランジスタ
WO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220224

R150 Certificate of patent or registration of utility model

Ref document number: 7032071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150