CN101997006A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101997006A
CN101997006A CN2010102488651A CN201010248865A CN101997006A CN 101997006 A CN101997006 A CN 101997006A CN 2010102488651 A CN2010102488651 A CN 2010102488651A CN 201010248865 A CN201010248865 A CN 201010248865A CN 101997006 A CN101997006 A CN 101997006A
Authority
CN
China
Prior art keywords
electrode layer
conductive layer
layer
film
addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102488651A
Other languages
English (en)
Other versions
CN101997006B (zh
Inventor
木村肇
坂田淳一郎
丰高耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101997006A publication Critical patent/CN101997006A/zh
Application granted granted Critical
Publication of CN101997006B publication Critical patent/CN101997006B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的课题是提供提高像素部的开口率，并提高驱动电路部的特性的半导体装置。或者，本发明的课题是提供功耗小的半导体装置。或者，本发明的课题是提供能够控制阈值电压的半导体装置。本发明的一个方式是一种半导体装置，包括具有绝缘面的衬底、设置在衬底上的像素部、驱动像素部的驱动电路的至少一部分，构成像素部的晶体管及构成驱动电路的晶体管是顶栅底接触型晶体管，在像素部中，电极及半导体层具有透光性，驱动电路中的电极的电阻低于像素部中的晶体管所具有的所有电极的电阻。

Description

半导体装置及其制造方法
技术领域
技术领域涉及一种半导体装置、显示装置、发光装置或它们的制造方法。该技术领域特别涉及一种具有使用氧化物半导体的薄膜晶体管(以下称为TFT)的半导体装置。
背景技术
目前，使用非晶硅等硅层作为沟道层的薄膜晶体管(TFT)广泛用于以液晶显示装置为代表的显示装置的开关元件。使用非晶硅的薄膜晶体管具有如下特性：虽然其场效应迁移率低，但是可以对应于玻璃衬底的大面积化。此外，已知如下技术，即将像素部与驱动电路的一部分在同一衬底上一体形成，以便减少制造成本。
另外，近年来，通过使用显示半导体特性的金属氧化物制造薄膜晶体管，而将它应用于电子装置和光装置的技术受到关注。例如，已知在金属氧化物中，尤其是氧化钨、氧化锡、氧化铟、氧化锌等显示半导体特性。使用由这种金属氧化物构成的透光性半导体层作为沟道形成区域的薄膜晶体管已被公开(例如，参照专利文献1)。
另外，正在研究如下技术：晶体管的沟道层由具有透光性的氧化物半导体层形成，并且栅电极、源电极、漏电极也由具有透光性的导电膜形成，以提高开口率(例如，参照专利文献2)。
通过提高开口率，能够提高光利用效率，并实现显示装置的省电化及小型化。另一方面，从显示装置的大型化、对便携式设备的应用的观点来看，在被要求提高开口率的同时，还被要求进一步减少功耗。
另外，作为对电光元件的具有透光性的电极的金属辅助布线的配置方法，已知如下方法：在具有透光性的电极上和下之任一方，金属辅助布线和具有透光性的电极重叠为实现与具有透光性的电极的导通(例如，参照专利文献3)。
另外，已知如下结构：设置在有源矩阵衬底上的附加电容电极由ITO、SnO2等透光性导电膜构成，并且将由金属膜构成的辅助布线设置为与附加电容用电极接触，以减小附加电容用电极的电阻(例如，参照专利文献4)。
另外，已知如下技术：在使用非晶氧化物半导体膜的场效应晶体管中，作为形成栅电极、源电极和漏电极的各电极的材料可以使用氧化铟锡(ITO)、氧化铟锌、ZnO、SnO2等具有透光性的电极、Al、Ag、Cr、Ni、Mo、Au、Ti、Ta等金属电极或包括它们的合金的金属电极等，并且还可以采用该电极的两层以上的层叠来降低接触电阻或者提高界面强度(例如，参照专利文献5)。
另外，已知如下技术：作为使用非晶氧化物半导体的晶体管的源电极、漏电极和栅电极、辅助电容电极的材料，可以使用铟(In)、铝(Al)、金(Au)、银(Ag)等金属、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化镉(CdO)、氧化铟镉(CdIn2O4)、氧化镉锡(Cd2SnO4)、氧化锌锡(Zn2SnO4)等氧化物材料，并且栅电极、源电极和漏电极的材料既可都相同又可不相同(例如，参照专利文献6和7)。
[专利文献1]日本专利申请公开2004-103957号公报
[专利文献2]日本专利申请公开2007-81362号公报
[专利文献3]日本专利申请公开平2-82221号公报
[专利文献4]日本专利申请公开平2-310536号公报
[专利文献5]日本专利申请公开2008-243928号公报
[专利文献6]日本专利申请公开2007-109918号公报
[专利文献7]日本专利申请公开2007-115807号公报
发明内容
于是，在本说明书等中公开的发明的一个方式的课题是提供一种高开口率的半导体装置。或者，所公开的发明的一个方式的课题是提供一种功耗小的半导体装置。或者，所公开的发明的一个方式的课题是提供一种布线电阻低的半导体装置。或者，所公开的发明的一个方式的课题是提供一种高透过率的半导体装置。或者，所公开的发明的一个方式的课题是提供一种布局自由度大的半导体装置。或者，所公开的发明的一个方式的课题是提供一种S值(即，subthreshold swingvalue)小的半导体装置。或者，所公开的发明的一个方式的课题是能够控制晶体管的阈值电压的半导体装置。
在本说明书等中公开的发明的一个方式中，至少使用具有透光性的材料形成像素部的晶体管。更详细地说，采用如下技术方案。
在本说明书等中公开的发明的一个方式是一种半导体装置，包括：在同一衬底上包括具有第一薄膜晶体管的像素部及具有第二薄膜晶体管的驱动电路部，第一薄膜晶体管包括衬底上的第一源电极层、第一漏电极层、与第一源电极层及第一漏电极层电连接地设置的氧化物半导体层、覆盖氧化物半导体层地设置的栅极绝缘层、在与氧化物半导体层重叠的区域中的栅极绝缘层上设置的第一栅电极层、覆盖第一栅电极层地设置的保护绝缘层、以及保护绝缘层上的像素电极层，其中第一薄膜晶体管的第一源电极层、第一漏电极层、氧化物半导体层、栅极绝缘层、第一栅电极层、保护绝缘层以及像素电极层具有透光性，第二薄膜晶体管的第二栅电极层由保护绝缘层覆盖，第二薄膜晶体管的第二源电极层、第二漏电极层以及第二栅电极层的材料与第一薄膜晶体管的第一源电极层、第一漏电极层以及第一栅电极层的材料不同，并且第二薄膜晶体管的第二源电极层、第二漏电极层以及第二栅电极层的材料是其电阻低于第一薄膜晶体管的第一源电极层、第一漏电极层及第一栅电极层的电阻的导电材料。
此外，在上述半导体装置中，第二薄膜晶体管的第二栅电极层、第二源电极层及第二漏电极层可以由以选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素为主要成分的膜或者组合它们的合金膜的叠层膜形成。
此外，所公开的发明的一个方式是一种半导体装置，包括：在同一衬底上包括具有第一薄膜晶体管的像素部及具有第二薄膜晶体管的驱动电路部，第一薄膜晶体管包括衬底上的第一源电极层、第一漏电极层、与第一源电极层及第一漏电极层电连接地设置的氧化物半导体层、覆盖氧化物半导体层地设置的栅极绝缘层、在与氧化物半导体层重叠的区域中的栅极绝缘层上设置的第一栅电极层、覆盖第一栅电极层地设置的保护绝缘层、以及保护绝缘层上的像素电极层，其中第一薄膜晶体管的第一源电极层、第一漏电极层、氧化物半导体层、栅极绝缘层、第一栅电极层、保护绝缘层以及像素电极层具有透光性，第二薄膜晶体管的第二栅电极层由保护绝缘层覆盖，并且第二薄膜晶体管的第二源电极层、第二漏电极层以及第二栅电极层为如下叠层膜，与第一薄膜晶体管的第一源电极层、第一漏电极层以及第一栅电极层相同的材料的膜以及其电阻低于第一薄膜晶体管的第一源电极层、第一漏电极层及第一栅电极层的电阻的导电材料的膜。
此外，在上述半导体装置中，其电阻低于第一薄膜晶体管的第一源电极层、第一漏电极层及第一栅电极层的电阻的导电材料的膜可以由以选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素为主要成分的膜或者组合它们的合金膜的叠层膜形成。
此外，在上述半导体装置中，第二薄膜晶体管可以包括：在衬底上，第二源电极层；第二漏电极层；与第二源电极层及第二漏电极层电连接地设置的氧化物半导体层；覆盖氧化物半导体层地设置的栅极绝缘层；在与氧化物半导体层重叠的区域中的栅极绝缘层上设置的第二栅电极层。
此外，在上述半导体装置中，第一薄膜晶体管的第一源电极层、第一漏电极层、第一栅电极层以及像素电极层可以使用由选自氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金、氧化锌中的任一种构成的膜或者组合上述膜的叠层膜来形成。
此外，在上述半导体装置中，还可以在同一衬底上具有电容器部，电容器部具有电容布线及与该电容布线重叠的电容电极，电容布线及电容电极具有透光性。
由具有透光性的材料制造布线、晶体管、光电晶体管、光电二极管等。由此，可以提高开口率。在驱动电路部的晶体管中优选设置背栅极。由此，由于可以控制阈值电压，所以可以使晶体管处于常截止(normally-off)状态。此时，夹着半导体层的两个栅电极层中的哪一个都可以用作背栅极。此外，驱动电路部的晶体管也可以使用具有非透光性的材料制造。另外，像素内的布线也可以使用具有非透光性的材料制造。
此外，在上述半导体装置中，半导体层优选由包含铟、镓和锌的氧化物半导体形成。另外，像素部中的晶体管的第一源电极层、第一漏电极层以及第一栅电极层优选由选自氧化铟锡、包含氧化硅的氧化铟锡、有机铟、有机锡、氧化锌、氮化钛、包含氧化锌的氧化铟锌、对氧化锌添加有镓的材料、氧化锡、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡中的一种形成。
此外，优选地是在栅极布线和源极布线的交叉部分中设置由与半导体层同一的层形成的层。由此，能够降低因栅极布线和源极布线的交叉而产生的电容，从而能够抑制信号波形的畸变。尤其是在大型半导体装置中，该效果很明显。
作为可以应用于在本说明书等中公开的发明的氧化物半导体的一个例子，有以InMO3(ZnO)m(m＞0)表示的氧化物半导体。在此，M是指选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或者多种金属元素。例如，选择Ga作为M的情况不仅包括只选择Ga的情况，还包括选择Ga和Ni、Ga和Fe的情况等选择Ga以外的上述金属元素的情况。此外，在上述氧化物半导体中，除了作为M而包含的金属元素之外，有时还包含作为杂质元素的Fe、Ni等其他过渡金属元素或该过渡金属的氧化物。在本说明书等中，在上述氧化物半导体中，作为M至少包含镓的氧化物半导体有时被称为In-Ga-Zn-O类氧化物半导体，而使用该材料的薄膜被称为In-Ga-Zn-O类非单晶膜。
再者，在上述结构中，通过使用多灰度级掩模，能够使用一个掩模(中间掩模)形成具有透光性的区域(透过率高的区域)和没有透光性的区域(透过率低的区域)。由此，能够抑制掩模数的增加。
在上述本发明的各方式中，作为开关可以使用各种方式的开关。作为开关的一个例子，可以使用电开关或机械开关等。换言之，开关只要可以控制电流就不局限于特定的开关。作为开关的一个例子，有晶体管(例如，双极晶体管或MOS晶体管等)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(Metal Insulator Metal：金属-绝缘体-金属)二极管、MIS(Metal Insulator Semiconductor：金属-绝缘体-半导体)二极管、二极管连接的晶体管等)或组合它们的逻辑电路等。作为机械开关的一个例子，有像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和不导通而进行工作。
此外，在上述各方式中，在将晶体管用作开关的情况下，由于该晶体管仅起开关的作用，因此对晶体管的极性(导电型)没有特别限制。然而，当抑制截止电流时，优选使用具有较小的截止电流的极性的晶体管。作为截止电流小的晶体管的一个例子，有包括高电阻区域的晶体管或具有多栅极结构的晶体管等。
此外，在上述本发明的各方式中，作为开关使用晶体管，当该晶体管的源极的电位以近于低电位一侧电源(Vss、GND、0V等)的电位的值工作时，作为开关优选使用N沟道型晶体管。与此相反，该晶体管的源极的电位以近于高电位一侧电源(Vdd等)的电位的值工作时，作为开关优选使用P沟道型晶体管。这是因为当N沟道型晶体管以近于低电位一侧电源的电位的值工作时以及当P沟道型晶体管以近于高电位一侧电源的电位的值工作时，可以使在栅极和源极之间的电压的绝对值增大的缘故。由此，作为开关，可以使它更精确地工作。或者，这是因为晶体管进行源极跟随工作的情况较少，所以导致输出电压变小的情况少。
此外，在上述本发明的各结构中，也可以将使用N沟道型晶体管和P沟道型晶体管双方的CMOS型开关用作开关。当采用CMOS型开关时，由于若P沟道型晶体管和N沟道型晶体管中的一方的晶体管导通则电流流过，因此容易用作开关。因此，即使向开关输入的输入信号的电压高或低，也可以适当地输出电压。或者，由于可以降低用来使开关导通或截止的信号的电压振幅值，所以还可以减少功耗。
此外，当将晶体管用作开关时，开关有时具有输入端子(源极和漏极中的一方)、输出端子(源极和漏极中的另一方)、以及控制导通的端子(栅极)。另一方面，当将二极管用作开关时，开关有时没有控制导通的端子。因此，与将晶体管用作开关的情况相比，通过将二极管用作开关，可以减少用来控制端子的布线。
在本说明书所公开的发明中，作为晶体管，可以使用具有各种各样的结构的晶体管。换言之，对所使用的晶体管的结构没有特别的限制。
在本说明书中，半导体装置是指具有包括半导体元件(晶体管、二极管、闸流晶体管等)的电路的装置。但是，也可以将通过利用半导体特性来能够发挥其功能的所有装置或具有半导体材料的装置称为半导体装置。在本说明书中，显示装置是指具有显示元件的装置。
在本说明书中，驱动装置是指具有半导体元件、电路、电子电路的装置。例如，控制将信号从源极信号线输入到像素内的晶体管(有时称为选择用晶体管、开关用晶体管等)、将电压或电流供应到像素电极的晶体管、将电压或电流供应到发光元件的晶体管等，是驱动装置的一个例子。再者，将信号供应到栅极信号线的电路(有时称为栅极驱动器、栅极线驱动电路等)、将信号供应到源极信号线的电路(有时称为源极驱动器、源极线驱动电路等)等，是驱动装置的一个例子。
此外，可以组合显示装置、半导体装置、照明装置、冷却装置、发光装置、反射装置以及驱动装置等，并且这些装置也包括在本发明的方式中。例如，显示装置有时具有半导体装置及发光装置。或者，半导体装置有时具有显示装置及驱动装置。
此外，在本发明的各方式中，可以将为实现所预定的功能而需要的所有电路形成在同一衬底(例如，玻璃衬底、塑料衬底、单晶衬底或SOI衬底等)上。像这样，可以减少部件个数来降低成本或减少与电路部件之间的连接个数来提高可靠性。
此外，也可以不将为实现所预定的功能而需要的所有电路形成在同一衬底上。换言之，可以将为实现所预定的功能而需要的电路的一部分形成在某个衬底上，而将为实现所预定的功能而需要的电路的另一部分形成在其他衬底上。例如，将为实现所预定的功能而需要的电路的一部分形成在玻璃衬底上，而将为实现所预定的功能而需要的电路的另一部分形成在单晶衬底(或SOI衬底)上。然后，可以将形成有为实现所预定的功能而需要的电路的另一部分的单晶衬底(也称为IC芯片)通过COG(Chip On Glass：玻璃覆晶封装)连接到玻璃衬底，并且将该IC芯片配置在玻璃衬底上。或者，使用TAB(TapeAutomated Bongding：带式自动接合)、COF(Chip On Film：薄膜上芯片安装)、SMT(Surface Mount Technology：表面组装技术)或印刷衬底等将IC芯片连接到玻璃衬底。
在本说明书中，当明确地记载“X和Y连接”时，包括如下情况：X和Y电连接；X和Y在功能上连接；以及X和Y直接连接。在此，以X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。因此，还包括附图或文章所示的连接关系以外的连接关系，而不局限于所预定的连接关系例如附图或文章所示的连接关系。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管等)。
作为X和Y在功能上连接的情况的一个例子，可以在X和Y之间连接一个以上的能够在功能上连接X和Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。另外，作为一个例子，即使X和Y之间夹有其他电路，当从X输出的信号传送到Y时，X和Y也在功能上连接。
此外，当明确地记载“X和Y电连接”时，包括如下情况：X和Y电连接(换言之，以在X和Y之间夹有其他元件或其他电路的方式连接X和Y)；X和Y在功能上连接(换言之，以在X和Y之间夹有其他电路的方式在功能上连接X和Y)；以及X和Y直接连接(换言之，在X和Y之间不夹有其他元件或其他电路地连接)。换言之，在明确地记载“电连接”的情况下，与仅仅简单地明确记载“连接”的情况相同。
在本说明书中，当明确记载为单数时优选是单数。但是，在此情况下，也可以是复数。同样地，当明确记载为复数时优选是复数。但是，在此情况下，也可以是单数。
在本申请的附图中，为方便起见清楚地说明有时对大小、层的厚度或区域进行夸张的描述。因此，不一定局限于这些尺度。在附图中，示意性地示出理想例子，形状或数值等并不局限于附图所示。例如，可以包括制造技术所引起的不均匀、误差所引起的形状不均匀、杂波所引起的信号、电压或电流的不均匀或者定时(timing)偏差所引起的信号、电压或电流的不均匀等。
此外，术语多用于描述特定的实施方式或实施例等，但是，本发明的一个方式不应被解释为受限于术语的解释。
另外，没有被定义的词句(包括术语或学术用语等科技词句)可以表示与普通的本领域技术人员所理解的一般意思相同的意思。由词典等定义的词句优选被解释为不与有关技术的背景产生矛盾的意思。
另外，第一、第二、第三等词句是用来区分描述各种因素、构件、区域、层、领域等的词句。因此，第一、第二、第三等词句不是限定因素、构件、区域、层、领域等的顺数及个数的词句。再者，例如，可以用“第二”或“第三”等替换“第一”。
注意，“上”、“上方”、“下”、“下方”、“横”、“右”、“左”、“斜”、“里边”、“前边”、“内”、“外”或“中”等表示空间配置的词句多用于根据附图简单地示出某种因素或特征和其他因素或特征的关联的情况。但是，不局限于此，这些表示空间配置的词句除了附图所描述的方向以外还可以包括其他方向。例如，当明确地记载“在X之上Y”时，不局限于Y存在于X之上的情况。附图中的装置可以反转或者转动180°，所以还可以包括Y存在于X之下的情况。如此，“上”这词句除了“上”这方向以外还可以包括“下”这方向。但是，不局限于此，附图中的装置转动为各种方向，所以“上”这词句除了“上”及“下”这些方向以外还可以包括“横”、“右”、“左”、“斜”、“里边”、“前边”、“内”、“外”或“中”等其他方向。换言之，可以根据情况适当地进行解释。
此外，当明确地记载“在X的上面形成有Y”或“在X上形成有Y”时，不局限于Y直接接触地形成在X的上面的情况。还包括不直接接触的情况，即，在X和Y之间夹有其它对象物的情况。这里，X和Y是对象物(例如装置、元件、电路、布线、电极、端子、导电膜、层等)。
因此，例如，当明确地记载“在层X的上面(或层X上)形成有层Y”时，包括如下两种情况：层Y直接接触地形成在层X的上面的情况；以及在层X的上面直接接触地形成其它层(例如层Z等)，并且层Y直接接触地形成在所述其它层上的情况。另外，其它层(例如层Z等)可以是单层或多层。
而且，同样地，当明确地记载“在X的上方形成有Y”时，不局限于Y直接接触X的上面的情况，而还包括在X和Y之间夹有其它对象物的情况。因此，例如，“在层X的上方形成有层Y”的情况包括如下两种情况：层Y直接接触地形成在层X的上面的情况；以及在层X之上直接接触地形成有其它层(例如层Z等)，并且层Y直接接触地形成在所述其它层上的情况。此外，其它层(例如层Z等)可以是单层或多层。
当明确地记载“在X的上面形成有Y”、“在X上形成有Y”、或“在X的上方形成有Y”时，还包括在X的斜上面形成Y的情况。
“在X的下面形成Y”或“在X的下方形成Y”的情况与上述情况同样。
在本说明书等中公开的发明的一个方式中，对像素部的晶体管和存储电容器的至少一部分使用具有透光性的材料。由此，即使在存在有晶体管和存储电容器的区域中也能够透光，从而能够提高开口率。另外，由于在驱动电路部中使用电阻率低(导电率高)的材料形成用来连接元件和元件的布线，所以能够减少信号波形的畸变，并抑制由布线电阻导致的电压下降。因此，能够减少半导体装置的功耗。另外，容易使半导体装置大型化(大屏幕化)。
附图说明
图1A和1B是半导体装置的框图及截面图；
图2A和2B是半导体装置的平面图及截面图；
图3A1至3A4以及图3B1至3B4是说明半导体装置的制造方法的截面图；
图4A1至4A4以及图4B1至4B4是说明半导体装置的制造方法的截面图；
图5A1至5A4以及图5B1至5B4是说明半导体装置的制造方法的截面图；
图6A1至6A3以及图6B1至6B3是说明半导体装置的制造方法的截面图；
图7是说明半导体装置的截面图；
图8A1至8A4以及图8B1至8B4是说明半导体装置的制造方法的截面图；
图9A1至9A3以及图9B1至9B3是说明半导体装置的制造方法的截面图；
图10A1至10A3以及图10B1至10B3是说明半导体装置的制造方法的截面图；
图11A1至11A3以及图11B1至11B3是说明半导体装置的制造方法的截面图；
图12A1和12A2以及图12B1和12B2是说明多灰度级掩模的截面图；
图13A和13B是半导体装置的平面图及截面图；
图14A和14B是半导体装置的平面图及截面图；
图15A1、15A2以及图15B是半导体装置的平面图及截面图；
图16是半导体装置的图；
图17是半导体装置的截面图；
图18A至18C是半导体装置的截面图；
图19A和19B是半导体装置的平面图及截面图；
图20A至20C是说明半导体装置的制造方法的截面图；
图21A和21B是半导体装置的电路图；
图22A和22B是说明电子纸的使用方式的例子的图；
图23是示出电子书阅读器的例子的外观图；
图24A和24B是示出电视装置和数码相框的例子的外观图；
图25A和25B是示出游戏机的例子的外观图；
图26A和26B是示出移动电话机的例子的外观图；
图27A至27G是说明半导体装置的图；
图28A至28H是说明半导体装置的图；
图29A至29F是说明半导体装置的图；
图30A至30C是说明半导体装置的图；
图31A至31C是说明半导体装置的图。
具体实施方式
以下说明本发明的实施方式。本说明书所记载的发明的方式例如可以解决以下课题。另外，多个课题的记载并不妨碍其他课题的存在。此外，本发明的各方式并不需要解决以下所有课题。
此外，本发明的实施方式可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围内可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。另外，在以下所说明的本发明的结构中，在不同附图之间共同使用同一附图标记表示同一部分，而省略同一部分或具有同样功能的部分的详细说明。
另外，在某一个实施方式中所说明的内容(也可以是其一部分的内容)对于该实施方式所说明的其他内容(也可以是其一部分的内容)和/或在一个或多个其他实施方式中所说明的内容(也可以是其一部分的内容)可以进行选择、组合或置换等。实施方式所述的内容是在各实施方式中在所参照的一个或多个附图中记载的内容及以文章描述的内容。
另外，在某一个实施方式中所参照的附图(也可以是其一部分的附图)对于该附图的其他部分、该实施方式所参照的其他附图(也可以是其一部分的附图)和/或在一个或多个其他实施方式中所参照的附图(也可以是其一部分的附图)进行组合来可以描述其他结构例子记载的附图。此外，对于在某一个实施方式中参照的附图或描述的文章，根据其一部分可以构成其他实施方式。因此，在记载对某个部分的附图或文章进行描述的情况下，也公开了以其一部分的附图或文章描述的其他方式。
因此，例如，可以在记载有一个或多个有源元件(晶体管、二极管等)、布线、无源元件(电容元件、电阻元件等)、导电层、绝缘层、半导体层、有机材料、无机材料、构件、衬底、模块、装置、固体、液体、气体、工作方法、制造方法等的附图(截面图、平面图、电路图、框图、流程图、工序图、立体图、立面图、布置图、定时图、结构图、示意图、图、表、光路图、向量图、状态图、波形图、照片、化学式等)或者文章中，取出其一部分而构成本发明的一个方式。
作为一个例子，可以从具有N个(N是整数)电路元件(晶体管、电容元件等)构成的电路图取出M个(M是整数，M＜N)电路元件(晶体管、电容元件等)来构成本发明的一个方式。作为其他一个例子，可以从具有N个(N是整数)层构成的截面图取出M个(M是整数，M＜N)层来构成本发明的一个方式。作为其他一个例子，可以从具有N个(N是整数)的要素构成的流程图取出M个(M是整数，M＜N)要素来构成本发明的一个方式。
此外，在某一个实施方式所述的附图或文章中记载至少一个具体例子的情况下，所属技术领域的普通技术人员可以很容易地理解一个事实就是由上述具体例子导出该具体例子的上位概念。从而，在某一个实施方式中所述的附图或文章中记载至少一个具体例子的情况下，可以由该具体例子的上述概念构成本说明书所公开的发明的一个方式。
另外，至少在附图中记载的内容(也可以是附图中的一部分)作为本发明的一个方式被公开，并可以构成本发明的一个方式。因此，只要在附图中记载某一个内容，即使不使用文章描述，就也可以根据该内容构成本说明书所公开的发明的一个方式。同样地，可以根据取出附图中的一部分的附图构成本说明书所公开的发明的一个方式。
另外，即使没有特别指定有源元件(晶体管、二极管等)、无源元件(电容元件、电阻元件等)所具有的所有元件的连接位置，所属技术领域的普通技术人员有时也能够构成发明的一个方式。尤其是在端子的连接位置考虑到多个部分的情况下，该端子的连接位置不必限定在特定的部分。因此，通过仅特别指定有源元件(晶体管、二极管等)、无源元件(电容元件、电阻元件等)所具有的一部分的端子的连接位置，有时能够构成发明的实施方式。
另外，至于某一个电路，至少特别指定连接位置，所属技术领域的普通技术人员能够特别指定发明的实施方式，本说明书所公开的发明的方式包括上述情况。或者，至于某一个电路，至少特别指定功能，所属技术领域的普通技术人员能够特别指定发明的实施方式。本说明书所公开的发明的方式包括上述情况。
实施方式1
在本实施方式中，参照图1A至图6B3对在半导体装置中在同一衬底上至少制造驱动电路部的一部分和配置在像素部的薄膜晶体管的方法。
图1A是示出根据本实施方式的半导体装置的一个例子的框图。在本实施方式中，作为半导体装置，尤其说明液晶显示装置，但是所公开的发明不局限于此。本发明也可以应用于电致发光显示装置(EL显示装置)或使用电泳元件的显示装置(所谓的电子纸)等。另外，本发明还可以应用于显示装置以外的其他半导体装置。
图1A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。
图1B是示出可以应用于扫描线驱动电路5302、信号线驱动电路5303等的驱动电路部的晶体管192的截面图。晶体管192由用作源电极(或漏电极)的导电层122、半导体层133b、栅极绝缘层140、用作栅电极的导电层165构成，该晶体管192是所谓的顶栅型晶体管。注意，驱动电路部是指像素周围电路的一部分或全部，如本实施例那样，不仅限定扫描线驱动电路和信号线驱动电路。
下面，图2A和2B示出图1A所示的像素部5301的结构的一个例子。此外，图2A是放大多个配置在像素部5301内的像素中的一个像素的平面图，而且图2B是沿着图2A中的A-B的截面图。
图2A和2B所示的多个配置在像素部5301内的像素中的一个像素具备如下：用作源极布线的导电层111a；与导电层111a交叉并用作栅极布线的导电层154a及用作电容布线的导电层154b；位于导电层154a与导电层111a的交叉部分附近的晶体管190；与导电层154b电连接的存储电容器191。另外，在本说明书等中，像素是指由用作栅极布线的导电层和用作源极布线的导电层围绕的区域。另外，虽然在图2A中导电层111a与导电层154a及导电层154b以90°的角度交叉，但是所公开的发明不局限于该结构。换言之，还可以使导电层111a与导电层154a及导电层154b以90°以外的角度交叉。此外，虽然未图示，但是源极布线连接到信号线驱动电路，而且栅极布线连接到扫描线驱动电路。另外，优选在源极布线和栅极布线的交叉部分设置由与半导体层133a同一层构成的半导体层133d。由此，能够降低起因于布线的交叉而产生的电容，从而能够抑制信号波形的畸变。尤其是在大型半导体装置中，该效果很明显。
图2A、2B所示的像素部中的晶体管190由用作源电极的导电层111a、用作漏电极的导电层111b、半导体层133a、栅极绝缘层140和用作栅电极的导电层154a构成，该晶体管190是所谓的顶栅型晶体管。注意，晶体管中的源电极及漏电极的功能有时会根据载流子流动的方向而互换，从而只是为了方便起见称为源电极及漏电极而已。换言之，各种导电层的功能不应该被解释为局限于上述名称。另外，存储电容器191由导电层111b、栅极绝缘层140、导电层154b、绝缘层170和导电层180构成。更详细地说，在导电层111b与导电层154b之间和在导电层154b与导电层180之间形成电容。
在此，构成晶体管190的导电层111a、导电层111b、半导体层133a、导电层154a以及导电层154b使用具有透光性的材料形成。由此，实现像素的开口率的提高。
另外，构成图1B所示的晶体管192的导电层122、导电层165由低电阻材料形成。因此，可以降低因电极等而产生的电阻并提高晶体管的特性。此外，在很多情况下，低电阻材料具有遮光性，因而所形成的薄膜晶体管不透光，但是不需要具有完整的遮光性(如透光率为10％以下)。
像这样，通过在像素部中形成使用具有透光性的材料的晶体管，并在驱动电路部中形成使用低电阻材料的晶体管，可以提供在像素部中提高开口率，并提高像素外围电路的功能的半导体装置。换言之，可以解决提高半导体装置的特性的课题。
另外，上述“具有透光性”意味着可见区(400nm至800nm左右)的透光率至少比导电层122及导电层165高。
在本说明书中，对于可见光具有透光性的膜是指可见光的透过率为75％至100％的膜，在该膜具有导电性时也称为透明导电膜。此外，作为应用于栅极电极层、源电极层、漏电极层、像素电极层、其他电极层、其他布线层的金属氧化物，也可以使用对于可见光半透明的导电膜。对于可见光半透明是指可见光的透过率为50％至75％的膜。
以下，参照图3A1至6B3说明半导体装置的制造方法的一个例子。此外，图3A1至6B3的左侧示出像素部的晶体管及存储电容器的制造方法，而且图3A1至6B3的右侧示出驱动电路部的晶体管的制造方法。
首先，在具有绝缘面的衬底100上形成导电层110(参照图3A1、3B1)。
例如，作为具有绝缘面的衬底100，可以使用用于液晶显示装置等的透可见光的玻璃衬底。该玻璃衬底优选地为无碱玻璃衬底。作为无碱玻璃衬底，例如使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等玻璃材料。另外，作为具有绝缘面的衬底100，也可以使用如下衬底：陶瓷衬底、石英衬底、蓝宝石衬底等由绝缘体形成的绝缘衬底等。可以使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚醚砜(PES)为代表的具有柔性的合成树脂。
虽然未图示，但是优选在具有绝缘面的衬底100上设置基底膜。基底膜具有如下功能：防止来自衬底100的碱金属(Li、Cs、Na等)或碱土金属(Ca、Mg等)、其他杂质的扩散。换言之，通过设置基底膜，能够解决半导体装置的可靠性提高的课题。基底膜使用从氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜等中选出的一种或多种绝缘层形成。例如，优选采用从衬底一侧依次层叠氮化硅膜和氧化硅膜的结构。这是因为氮化硅膜的对杂质的阻挡效果高的缘故。另一方面，因为当氮化硅膜与半导体接触时可能会引起缺陷，所以优选形成氧化硅膜作为与半导体接触的膜。
基底膜可以利用等离子体CVD法或溅射法等形成。在本实施方式中，作为基底膜，使用利用溅射法从衬底100一侧形成的氮化硅膜和氧化硅膜的叠层。
另外，在本说明书等中，氧氮化物是指在组成方面氧的含量(原子数)比氮的含量多的物质，例如，氧氮化硅是指包含50原子％以上且70原子％以下的氧、0.5原子％以上且15原子％以下的氮、25原子％以上且35原子％以下的硅、0.1原子％以上且10原子％以下的氢的物质。另外，氮氧化物是指在组成方面氮的含量(原子数)比氧的含量多的物质，例如，氮氧化硅是指包含5原子％以上且30原子％以下的氧、20原子％以上且55原子％以下的氮、25原子％以上且35原子％以下的硅、10原子％以上且25原子％以下的氢的物质。注意，上述范围是使用卢瑟福背散射光谱学法(RBS：Rutherford BackscatteringSpectrometry)以及氢前方散射法(HFS：Hydrogen ForwardScattering)测量而得到的。此外，构成元素的含有比率的总计不超过100原子％。
导电层110优选使用氧化铟锡(Indium Tin Oxide：ITO)、包含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌(ZnO)、氮化钛等具有透光性(透可见光性)的材料形成。此外，还可以使用含有氧化锌的氧化铟锌(Indium Zinc Oxide：IZO)、对氧化锌添加镓(Ga)的材料、氧化锡(SnO2)、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡等。导电层110既可具有单层结构又可具有叠层结构，但是在采用叠层结构时，优选将导电层110形成为使其透光率充分高。另外，作为导电层110的制造方法，优选使用溅射法，但是不一定需要局限于此。导电层110的厚度可以在50nm以上且300nm以下的范围内适当地选择。在本实施方式中，作为导电层110使用氧化铟锡。
接着，在导电层110上形成抗蚀剂掩模101a及抗蚀剂掩模101b，并且使用该抗蚀剂掩模101a及抗蚀剂掩模101b选择性地蚀刻导电层110，以形成导电层111a及导电层111b(参照图3A2、3B2)。作为上述蚀刻，可以采用湿蚀刻及干蚀刻中的任何一种。另外，在进行上述蚀刻之后，去除抗蚀剂掩模101a及抗蚀剂掩模101b。优选的是，将导电层111a及导电层111b的端部形成为锥形形状，以提高后面形成的绝缘层等的覆盖性，并防止断开。像这样，通过将导电层111a及导电层111b形成为锥形形状，可以解决半导体装置的成品率提高的课题。
将导电层111a用作像素部中的晶体管的源电极，而且将导电层111b用作像素部中的晶体管的漏电极和存储电容器的电极(电容电极)。另外，各种导电层的功能不应该被解释为局限于源电极或漏电极的名称。
接着，覆盖导电层111a及导电层111b地形成导电层120(参照图3A3、3B3)。另外，在此，覆盖导电层111a及导电层111b地形成导电层120，但是所公开的发明不局限于此。
导电层120使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、铌(Nb)、铬(Cr)、铈(Ce)等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物，以单层结构或叠层结构形成。例如，优选使用铝等低电阻材料形成导电层120。
在导电层111a及导电层111b上形成导电层120的情况下，这些导电层有时会引起反应。例如，在导电层111a及导电层111b使用ITO，而且导电层120使用铝的情况下，引起化学反应。为避免上述反应，导电层120还可以由高熔点材料和低电阻材料的叠层结构构成。更具体地说，例如，优选的是，导电层120的与导电层111a及导电层111b接触的区域由高熔点材料形成，而且导电层120的与导电层111a及导电层111b非接触的区域由低电阻材料形成。
作为上述高熔点材料，可以举出钼、钛、钨、钽、铬等。作为低电阻材料，可以举出铝、铜、银等。
当然，导电层120还可以由三层以上的叠层结构形成。在此情况下，例如可以采用如下叠层结构：第一层为钼、第二层为铝且第三层为钼；或者第一层为钼、第二层为含有微量钕的铝且第三层为钼。通过采用上述叠层结构作为导电层120，可以防止小丘的发生。由此，可以解决半导体装置的可靠性提高的课题。
接着，在导电层120上形成抗蚀剂掩模102，并使用该抗蚀剂掩模102选择性地蚀刻导电层120，以形成导电层122(参照图3A4、3B4)。此时，在用作像素部中的晶体管的源电极(或漏电极)的导电层111a及导电层111b上不形成导电层122。另外，将导电层122用作驱动电路部中的晶体管的源电极(或漏电极)。此外，导电层122使用低电阻材料形成。在形成导电层122之后去除抗蚀剂掩模102。
另外，虽然在本实施方式中说明了在形成导电层111a及导电层111b之后形成导电层122的工序，但是所公开的发明不被解释为局限于此。例如，还可以互换导电层111a及导电层111b、导电层122的形成顺序。换言之，也可以在形成用作驱动电路部中的晶体管的源电极的导电层122之后形成用作像素部中的晶体管的源电极(或漏电极)的导电层111a及导电层111b。
接着，至少覆盖导电层111a及导电层111b地形成半导体层130(参照图4A1、4B1)。在本实施方式中，在衬底100上覆盖导电层111a及导电层111b、导电层122地形成半导体层130。
半导体层130可以使用各种氧化物半导体材料形成。
作为本说明书中所使用的氧化物半导体，形成由InMO3(ZnO)m(m＞O且m不是整数)表示的薄膜，来制造将该薄膜用作氧化物半导体层的薄膜晶体管。此外，M表示选自Ga、Fe、Ni、Mn和Co中的一种金属元素或多种金属元素。例如，作为M，除了包含Ga的情况之外，还有Ga和Ni或Ga和Fe等包含Ga以外的上述金属元素的情况。另外，在上述氧化物半导体中，不仅包含作为M的金属元素，有时还包含作为杂质元素的Fe、Ni以及其他过渡金属或该过渡金属的氧化物。在本说明书中，在表示为InMO3(ZnO)m(m＞0且m不是整数)的结构的氧化物半导体层中，将作为M包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，也将其薄膜称为In-Ga-Zn-O类非单晶膜。
此外，除了作为应用于氧化物半导体层的金属氧化物应用上述金属氧化物之外，也可以应用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的金属氧化物。此外，由上述金属氧化物构成的氧化物半导体层中还可以包含氧化硅。
另外，也可以使用其它材料。例如，由In-Ga-Zn-O类氧化物半导体材料构成的半导体层130可以通过包括In、Ga和Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的溅射法形成。例如，对于溅射可以采用下列条件：衬底100和靶材之间的距离为30mm至500mm；压力为0.1Pa至2.0Pa；直流(DC)电源为0.25kW至5.0kW(使用直径为8英寸大小的靶材时)；以及气氛为氩气氛、氧气氛或氩和氧的混合气氛。另外，作为半导体层130，也可以使用ZnO类非单晶膜。此外，将半导体层130的膜厚度设定为5nm以上且200nm以下即可。在本实施方式中，半导体层130的膜厚度设定为50nm以下。
作为上述溅射法，可以采用将高频电源用于溅射用电源的RF溅射法、DC溅射法、以脉冲方式施加直流偏压的脉冲DC溅射法等。注意，优选地使用脉冲直流(DC)电源，因为可以减少灰尘并且使厚度均匀。在此情况下，可以解决半导体装置的成品率提高、可靠性提高的课题。
另外，也可以使用可以设置材料不同的多个靶材的多元溅射装置。多元溅射装置既可以在同一个反应室内形成多个不同的膜，又可以在同一个反应室内使多种材料同时溅射来形成一个膜。再者，还可以是使用在反应室内部具备磁场发生机构的磁控管溅射装置的方法(磁控管溅射法)、使用由微波产生的等离子体的ECR溅射法等。另外，还有在成膜时使靶材物质和溅射气体成分起化学反应来形成它们的化合物的反应溅射法(reactive sputtering method)、在成膜时也对衬底施加电压的偏压溅射法等。
另外，还可以在形成半导体层130之前对半导体层130的被形成面(如导电层111a及导电层111b的表面，在形成基底膜的情况下包括基底膜的表面)进行等离子体处理。通过进行等离子体处理，可以去除附着在被形成面的灰尘等。另外，在进行上述等离子体处理之后，不暴露于大气地形成半导体层130，从而能够实现导电层111a及导电层111b与半导体层130的优良的电连接。换言之，可以解决半导体装置的成品率提高、可靠性提高的课题。
另外，虽然在本实施方式中对使用氧化物半导体材料作为半导体层130的情况进行说明，但是所公开的发明的一个方式不局限于此。即使使用氧化物半导体材料以外的半导体材料、化合物半导体材料等，也有时会通过减小厚度而能够确保透光性。因此，还可以使用另一种半导体材料代替氧化物半导体材料。作为该另一种半导体材料的一个例子，可以举出硅、镓、砷化镓等各种无机半导体材料、碳纳米管等有机半导体材料、它们的混合材料等。这些材料以单晶、多晶、微晶(包括纳米晶体)、非晶的各种状态而使用，来形成半导体层130。
接着，在半导体层130上形成抗蚀剂掩模103a及抗蚀剂掩模103b，并且使用该抗蚀剂掩模103a及抗蚀剂掩模103b选择性地蚀刻半导体层130，以形成半导体层133a及半导体层133b(参照图4A2、4B2)。半导体层133a及半导体层133b形成为岛状。在此，半导体层133a成为像素部中的晶体管的激活层。另外，半导体层133b成为驱动电路部中的晶体管的激活层。
另外，上述抗蚀剂掩模可以使用旋涂法等方法形成，但是在使用液滴喷射法或丝网印刷法等的情况下，可以选择性地形成抗蚀剂掩模。在此情况下，可以解决生产率提高的课题。
作为半导体层130的蚀刻方法，可以使用湿蚀刻或干蚀刻。此外，在进行上述蚀刻之后，去除抗蚀剂掩模103a及抗蚀剂掩模103b。在本实施方式中，作为半导体层130的蚀刻使用混合有磷酸、醋酸、硝酸、纯水的液体。此外，为了去除与导电层111a及导电层111b重叠的半导体层130，在对半导体层130进行蚀刻时，以不去除导电层111a及导电层111b的方式适当地调节各个材料及蚀刻条件。为了对半导体层130选择性地进行蚀刻，半导体层130优选对半导体层130的下层的导电层111a、111b具有高蚀刻选择比。
在对导电层111a及导电层111b的半导体层130的蚀刻选择比高时，可以减少在导电层111a及导电层111b的半导体层130的蚀刻工序中的厚度减薄。
在进行干蚀刻的情况下，例如，优选使用含有氯的气体或对含有氯的气体添加了氧的气体。这是因为通过使用含有氯和氧的气体容易得到导电层和基底膜与半导体层130的高蚀刻选择比的缘故。
作为用于干蚀刻的蚀刻装置，可以使用如下装置：使用反应性离子蚀刻法(RIE法)的蚀刻装置、使用ECR(Electron CyclotronResonance，即电子回旋共振)或ICP(Inductively Coupled Plasma，即感应耦合等离子体)等高密度等离子体源的干蚀刻装置。另外，还可以使用如下蚀刻装置，即与ICP蚀刻装置相比，容易获得在较广的面积上的均匀的放电的ECCP(Enhanced Capacitively CoupledPlasma，即增大电容耦合等离子体)模式的蚀刻装置。若采用ECCP模式的蚀刻装置，就容易对应使用第十代以后的衬底作为衬底的情况。
另外，如本实施方式所示，当在用作晶体管的源电极(或漏电极)的导电层111a及导电层111b上形成半导体层133a时以及在导电层122上形成半导体层133b时容易使半导体层133a及半导体层133b薄膜化。这是因为在导电层111a、导电层111b上存在有半导体层133a的情况及在导电层122上存在有半导体层133b的情况下，不像与此相反的情况(例如，在导电层111a、导电层111b下存在有半导体层133a的情况)那样，不会发生由蚀刻导电层111a、导电层111b及导电层122时的过蚀刻导致的半导体层133a、半导体层133b的消失的问题的缘故。像这样，由于实现半导体层133a及半导体层133b的薄膜化，因此容易实现电压施加时的耗尽化，而可以降低S值。另外，还可以减小截止电流。换言之，可以解决半导体装置的高性能化的课题。另外，优选的是，半导体层133a形成为比用作源电极及源极布线的导电层111a、后面形成的用作栅电极及栅极布线的导电层154a等薄。
然后，以350℃以上且低于衬底的应变点，优选以400℃以上进行热处理。加热处理可以在氮、惰性气体气氛下或减压下进行，在此在氮气氛下进行350℃、1小时的热处理。通过该热处理，可以提高半导体层133a及半导体层133b的脱水化或脱氢化，可以提高上述半导体层133a及上述半导体层133b的半导体特性。优选的是，在氮气氛下对氧化物半导体层进行加热处理之后，以不接触到大气的方式防止对氧化物半导体层再次混入水或氢。另外，上述热处理在时机上没有特定限制，只要在半导体层133a及半导体层133b形成之后进行热处理即可。此外，也可以对于使氧化物半导体膜加工为岛状的氧化物半导体层133a、133b之前的氧化物半导体膜进行热处理。
另外，虽然在本实施方式中说明在形成导电层111a及导电层111b之后形成导电层122，然后形成半导体层133a及半导体层133b的工序，但是所公开的发明不应该被解释为局限于此。例如，还可以采用在形成导电层111a及导电层111b之后形成半导体层133a及半导体层133b，然后形成导电层112的工序。
另外，导电层111a及导电层111b优选形成为比导电层122薄。通过将导电层111a及导电层111b形成为其厚度薄，可以进一步提高透光率，因此是优选的。当然，所公开的发明的一个方式不应该被解释为局限于此。
接着，覆盖半导体层133a及半导体层133b地形成栅极绝缘层140(参照图4A3、4B3)。
栅极绝缘层140可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜或氧化钽膜的单层结构或叠层结构形成。例如，使用溅射法或CVD法等以50nm以上且250nm以下的厚度形成栅极绝缘层140即可。此外，栅极绝缘层140优选具有透光性。在此，作为栅极绝缘层140使用溅射法以100nm的厚度形成氧化硅膜。作为栅极绝缘层140也可以使用氧化硅膜和氮化硅膜的叠层，也可以在形成第二层的氮化硅膜之前进行加热处理。
形成栅极绝缘层140之后的加热处理在惰性气体气氛下或氧气体气氛下优选以200℃以上且400℃以下，例如以250℃以上且350℃以下进行。例如，在氮气氛下进行250℃、1小时的加热处理。
接着，在栅极绝缘层140上形成导电层150(参照图4A4、4B4)。导电层150可以使用与导电层110同样的材料及制造方法而形成。因为导电层150的详细说明可以参照根据导电层110的说明，所以这里省略详细说明。另外，导电层150优选具有透光性。
另外，在使用相同材料形成导电层110和导电层150的情况下，容易共同使用材料和制造装置，因此有助于低成本化、处理量的提高。当然，不一定需要使用相同材料形成导电层110和导电层150。
接着，在导电层150上形成抗蚀剂掩模104a及抗蚀剂掩模104b，并且使用该抗蚀剂掩模104a及抗蚀剂掩模104b选择性地蚀刻导电层150，以形成导电层154a及导电层154b(参照图5A1、5B1)。作为上述蚀刻，可以采用湿蚀刻及干蚀刻中的任何一种。另外，在进行上述蚀刻之后，去除抗蚀剂掩模104a及抗蚀剂掩模104b。在像素部中，将导电层154a用作晶体管的栅电极，而且将导电层154b用作存储电容器的电极(电容电极)。
另外，可以适当地改变导电层111b与导电层154b重叠的区域的面积。如本实施方式所示，因为导电层111b和导电层154b由具有透光性的材料形成，所以有即使增大重叠的区域的面积而增高电容值也能够抑制开口率的降低的优点。换言之，能够在不降低开口率的情况下解决电容值的增高的课题。
接着，覆盖导电层154a及导电层154b地形成导电层160(参照图5A2、5B2)。导电层160可以使用与导电层120同样的材料及制造方法而形成。因为导电层160的详细说明可以参照根据导电层120的说明，所以这里省略详细说明。在此情况下，通过使用相同材料形成导电层120和导电层160，可以实现低成本化、处理量的提高等，因此是优选的。
接着，在导电层160上形成抗蚀剂掩模105，并使用该抗蚀剂掩模105选择性地蚀刻导电层160，以形成导电层165(参照图5A3、5B3)。另外，将导电层165用作驱动电路中的晶体管的栅电极。另外，导电层165使用低电阻材料形成。在形成导电层165之后去除抗蚀剂掩模105。
另外，虽然在本实施方式中说明在形成导电层154a及导电层154b之后形成导电层165的工序，但是所公开的发明不应该被解释为局限于此。例如，还可以互换导电层154a及导电层154b、导电层165的形成顺序。换言之，也可以在形成用作驱动电路部中的晶体管的栅电极的导电层165之后形成用作像素部中的晶体管的栅电极的导电层154a及用作存储电容器的电极的导电层154b。
另外，导电层154a及导电层154b优选形成为比导电层165等薄。通过将导电层154a及导电层154b形成为薄，电阻上升，但是可以进一步提高透过率，因此是优选的。当然，所公开的发明的一个方式不应该被解释为局限于此。
接着，覆盖栅极绝缘层140、导电层154a、导电层154b、导电层165地形成绝缘层170(参照图5A4、5B4)。绝缘层170的表面成为在后面形成的电极(像素电极)的被形成面，因而优选形成为平坦。尤其是在所公开的发明的一个方式中，可以使用具有透光性的材料形成各种元件，因此可以将形成有这些元件的区域用作显示区域(开口区域)。因此，将绝缘层170形成为缓和因元件或布线所产生的凹凸是极为有益的。
绝缘层170可以使用如下材料的单层结构或叠层结构而形成：由氧化硅、氮化硅、氧氮化硅、氮氧化硅等含有氧或氮的材料形成的绝缘膜；DLC(类金刚石碳)等包含碳的膜；由环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸树脂等的有机材料，或硅氧烷树脂等硅氧烷材料形成的膜等。例如，具有氮化硅的膜对杂质的阻挡效果高，因而适合提高元件的可靠性。另外，具有有机材料的膜对凹凸的缓和功能高，因而适合提高元件的特性。另外，在绝缘层170由具有氮化硅的膜和具有有机材料的膜的叠层结构构成的情况下，优选在附图中下侧(接近于元件的一侧)配置具有氮化硅的膜(氮化硅、氧氮化硅、氮氧化硅等)作为保护绝缘层并在图中上侧(像素电极的被形成面一侧)配置具有有机材料的膜作为平坦化绝缘层。绝缘层170优选具有充分的透光性。
另外，在绝缘层170由绝缘层170a和绝缘层170b的两层结构构成的情况下(参照图20A)，通过蚀刻去除绝缘层170b的与导电层154b重叠的区域(参照图20B)，可以增加在导电层154b与后面形成的导电层180之间形成的电容的电容值(参照图20C)。另外，所公开的发明的一个方式不局限于上述方式，绝缘层170可以采用三层以上的多层结构。
绝缘层170也可以形成为具有滤色片的功能。像这样，在形成元件的衬底上形成滤色片，容易进行贴合对置衬底等时的位置对准。当然，所公开的发明的一个方式不局限于使绝缘层170具有滤色片的功能的形式，还可以在衬底100上另外形成用作滤色片的层。另外，在所公开的发明的一个方式中，使用具有遮光性的材料形成源极布线或栅极布线等。由此，可以在不另外形成黑色掩模(黑色矩阵)的情况下对像素之间进行遮光。换言之，与另外形成黑色掩模的情况相比，工序简化，同时可以提供高性能的半导体装置。当然，所公开的发明的一个方式不应该被解释为局限于此，还可以另外形成黑色掩模。
另外，在即使没有绝缘层170也不发生大问题的情况下，还可以采用不形成有绝缘层170的结构。在此情况下，有能够简化工序的优点。
然后，在绝缘层170中形成到达导电层111b的接触孔176，以暴露导电层111b的表面的一部分(参照图6A1、6B1)。
然后，覆盖绝缘层170地形成导电层180(参照图6A2、6B2)。因为在绝缘层170中形成有接触孔176，所以导电层111b和导电层180电连接。
导电层180可以使用与导电层110或导电层150同样的材料及制造方法而形成。因为导电层180的详细说明可以参照根据导电层110或导电层150的说明，所以这里省略详细说明。另外，导电层180优选具有透光性。在此情况下，通过使用相同材料形成导电层110或导电层150、导电层180，可以实现低成本化、处理量的提高等，因此是优选的。
接着，在导电层180上形成抗蚀剂掩模，并使用该抗蚀剂掩模选择性地蚀刻导电层180，以形成导电层187(参照图6A3、6B3)。在此，导电层187具有像素电极的功能。
虽然未图示，但是还可以使用由导电层180形成的导电层使源极布线、源电极、栅极布线、栅电极、电容布线、电容电极等互相连接。换言之，可以将由导电层180形成的导电层用作各种布线。
通过上述步骤，可以制造具备具有透光性的晶体管190、具有透光性的存储电容器191以及使用低电阻电极的驱动电路部中的晶体管192的半导体装置(参照图6A3、6B3)。
像这样，通过使用具有透光性的材料形成晶体管190及存储电容器191，即使在形成有源电极、电极、栅电极等的区域中也能够透光，从而能够提高像素的开口率。另外，通过使用低电阻材料形成驱动电路部中的晶体管192，可以提高驱动电路的特性。
另外，通过使用具有透光性的材料形成电容电极，能够使电容电极的面积充分大。换言之，能够使存储电容器的电容值充分大。由此，像素电极的电位保持特性提高，并且显示质量提高。另外，能够减小馈入电位(feedthrough potential)。另外，能够减少串扰。另外，能够减少闪烁(flicker)。
另外，因为使用具有透光性的材料形成晶体管190，所以晶体管190中的沟道长度(L)和沟道宽度(W)的设计自由度极为大(布局的自由度大)。这是因为开口率不受到沟道长度和沟道宽度的影响的缘故。另外，由于对于驱动电路等的不需要透光性的对象使用非透光性的低电阻材料，所以可以分别形成用于像素部的元件和用于其他区域(例如驱动电路)的元件。
另外，可以使晶体管中的沟道长度(L)和沟道宽度(W)大于导电层165等的宽度。这是因为半导体层133a由透光材料形成，从而开口率不依赖于半导体层133a的大小的缘故。但是，所公开的发明的一个方式不应该被解释为局限于此。可以将多个晶体管配置为串联或并联。由此，能够增加晶体管个数。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式2
在本实施方式中，参照图7至图11B3说明半导体装置的制造方法的另一个例子。另外，根据本实施方式的半导体装置的制造方法的大多部分与根据实施方式1的制造方法相同。因此，以下省略重复的结构、重复的附图标记等的说明。
此外，根据本实施方式的半导体装置的结构及像素的平面图、像素的截面图与实施方式1同样(参照图1A、2A、2B)。
图7示出根据本实施方式的驱动电路部的晶体管的截面结构。该晶体管由用作源电极(或漏电极)的导电层116c及导电层126c、半导体层137b、栅极绝缘层140、用作栅电极的导电层158c及导电层168c构成，该晶体管是所谓的顶栅型晶体管。在本实施方式中，由使用具有透光性的材料形成的导电层116c、使用低电阻材料形成的导电层126形成源电极(或漏电极)，由使用具有透光性的材料形成的导电层158c、使用低电阻材料形成的导电层168c形成栅电极。
以下，参照图8A1至11B3说明根据本实施方式的半导体装置的制造方法的一个例子。图8A1至11B3的左侧示出像素部中的晶体管及存储电容器的制造方法，而且图8A1至11B3的右侧示出驱动电路部中的晶体管的制造方法。
首先，在具有绝缘面的衬底100上依次层叠形成导电层110及导电层120(参照图8A1、8B1)。具有绝缘面的衬底100、导电层110及导电层120的详细说明可以参照实施方式1。
虽然未图示，但是优选在具有绝缘面的衬底100上设置基底膜。基底膜的详细说明可以参照实施方式1。注意，所公开的发明的一个方式不局限于设置基底膜的方式。
接着，在导电层120上形成抗蚀剂掩模106a至106c，并且使用该抗蚀剂掩模106a至106c选择性地蚀刻导电层110及导电层120，以形成导电层116a至116c、导电层126a至126c(参照图8A2、8B2)。
根据本实施方式的半导体装置的制造方法与根据实施方式1的半导体装置的制造方法的不同之处之一在于导电层110及导电层120的蚀刻工序。在本实施方式中，在蚀刻工序中使用的抗蚀剂掩模106a至106c是使用多灰度级掩模形成的。
多灰度级掩模是指可以多个阶段的光量进行曝光的掩模。通过使用多灰度级掩模，例如能够以曝光、半曝光和未曝光的三个阶段的光量进行曝光。换言之，通过使用多灰度级掩模，能够以一次的曝光及显影形成具有多种(典型为两种)厚度的抗蚀剂掩模。因此，通过使用多灰度级掩模，可以减少光掩模的使用数量。
作为典型的多灰度级掩模，有灰色调掩模和半色调掩模。灰色调掩模包括在具有透光性的衬底上由具有遮光性的材料层形成的遮光部和设置在该遮光材料层中的狭缝部。狭缝部具有以用于曝光的光的分辨率极限以下的间隔设置的狭缝(包括点或网眼等)，从而具有控制光透过量的功能。另外，设置在狭缝部中的狭缝可以为周期性的，又可以为非周期性的。半色调掩模包括在透光衬底上由遮光材料层形成的遮光部和由具有预定的透光性的材料层构成的半透过部。半透过部具有相应于该材料层的质量及厚度的透光率。半透过部中的透过率大致在10％至70％的范围内。
图12A1至12B2示出典型的多灰度级掩模的截面。图12A1示出灰色调掩模400，并且图12B1示出半色调掩模410。
图12A1所示的灰色调掩模400由在具有透光性的衬底401上使用具有遮光性的材料层形成的遮光部402和使用具有遮光性的材料层的图案形成的狭缝部403构成。
狭缝部403具有以用于曝光的光的分辨率极限以下的间隔设置的狭缝。作为具有透光性的衬底401，可以使用石英等。构成遮光部402及狭缝部403的遮光层使用金属膜形成即可，优选使用铬或氧化铬等形成。在将光照射到图12A1所示的灰色调掩模400时，能够获得图12A2所示的透过率。
图12B1所示的半色调掩模410由在透光衬底411上使用具有遮光性的材料层形成的遮光部412和使用具有预定的透光性的材料层形成的半透过部413构成。
半透过部413可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的材料层形成。遮光部412使用与灰色调掩模的遮光膜同样的材料形成即可。另外，在图12B1中，遮光部412使用由具有预定的透光性的材料层和具有遮光性的材料层构成的叠层结构形成。在将光照射到图12B1所示的半色调掩模410时，能够获得图12B2所示的透过率。
通过使用上述多灰度级掩模进行曝光及显影，可以形成具有膜厚度不同的区域的抗蚀剂掩模106a至106c。
导电层110及导电层120的蚀刻可以采用湿蚀刻和干蚀刻中的任何一种。但是，在该阶段中需要蚀刻导电层110及导电层120双方。通过进行该蚀刻，可以形成用作像素部中的晶体管的源电极的导电层116a、用作像素部中的漏电极及存储电容器的电极的导电层116b、用作驱动电路中的晶体管的源电极(或漏电极)的导电层116c。
接着，使抗蚀剂掩模106c缩小来形成抗蚀剂掩模106d，并去除抗蚀剂掩模106a及抗蚀剂掩模106b。接着，使用抗蚀剂掩模106d去除导电层126a及导电层126b(参照图8A3、8B3)。作为使抗蚀剂掩模106c缩小的方法(和去除抗蚀剂掩模106a及抗蚀剂掩模106b的方法)，例如有使用氧等离子体的灰化处理等，但是该方法不局限于此。
导电层126a及导电层126b的去除可以采用湿蚀刻和干蚀刻中的任何一种。但是，在该阶段中，在获得导电层116a(导电层116b)与导电层126a(导电层126b)的选择比的条件下进行蚀刻。换言之，重要的是避免因为该蚀刻使导电层116a及导电层116b的形状变化得多。将通过进行该蚀刻形成的在导电层116c上层叠导电层126c的电极用作驱动电路中的晶体管的源电极(或漏电极)。在此，导电层116a使用透光材料形成，而且导电层126c使用低电阻材料形成。
另外，在进行上述蚀刻之后去除抗蚀剂掩模106d。优选的是，将上述各种导电层的端部形成为锥形形状，以提高后面形成的绝缘层等的覆盖性，并且防止断开。像这样，通过将导电层形成为锥形形状，可以解决半导体装置的成品率提高的课题。其结果，能够实现半导体装置的制造成本的抑制。
接着，至少覆盖导电层116a及导电层116b地形成半导体层130(参照图8A4、8B4)。在本实施方式中，在衬底100上覆盖导电层116a、导电层116b、导电层126c地形成半导体层130。半导体层130的详细说明可以参照实施方式1。
另外，还可以在形成半导体层130之前对半导体层130的被形成面(如导电层116a及导电层116b的表面，在形成基底膜的情况下包括基底膜的表面)进行等离子体处理。通过进行等离子体处理，可以去除附着在被形成面的灰尘等。另外，在进行上述等离子体处理之后，不暴露到大气地形成半导体层130，从而能够实现导电层116a及导电层116b与半导体层130的优良的电连接。换言之，可以解决半导体装置的成品率提高、可靠性提高的课题。
接着，在半导体层130上形成抗蚀剂掩模107a及抗蚀剂掩模107b，并且使用该抗蚀剂掩模107a及抗蚀剂掩模107b选择性地蚀刻半导体层130，以形成半导体层137a及半导体层137b(参照图9A1、9B1)。该工序的详细说明也可以参照实施方式1。
然后，优选进行200℃至600℃，典型为300℃至500℃的热处理。在此，在氮气氛下进行350℃、1小时的热处理。通过该热处理，可以提高半导体层137a及半导体层137b的半导体特性。另外，上述热处理在时机上没有特定限制，只要在半导体层137a及半导体层137b形成之后进行热处理即可。
接着，覆盖半导体层137a及半导体层137b地形成栅极绝缘层140(参照图9A2、9B2)。栅极绝缘层140的详细说明可以参照实施方式1。
接着，在栅极绝缘层140上依次层叠形成导电层150及导电层160(参照图9A3、9B3)。导电层150及导电层160的详细说明可以参照实施方式1。
接着，在导电层160上形成抗蚀剂掩模108a至108c，并且使用该抗蚀剂掩模108a至108c选择性地蚀刻导电层150及导电层160，以形成导电层158a至158e、导电层168a至168c(参照图10A1、10B1)。
根据本实施方式的半导体装置的制造方法与根据实施方式1的半导体装置的制造方法的不同之处之一在于导电层150及导电层160的蚀刻工序。在本实施方式中，在蚀刻工序中使用的抗蚀剂掩模108a至108c是使用多灰度级掩模形成的。多灰度级掩模的其他详细说明只要参照根据抗蚀剂掩模106a至106c的记载即可。
通过使用多灰度级掩模进行曝光及显影，可以形成具有膜厚度不同的区域的抗蚀剂掩模108a至108c。
导电层150及导电层160的蚀刻可以采用湿蚀刻和干蚀刻中的任何一种。但是，在该阶段中需要蚀刻导电层150及导电层160双方。通过进行该蚀刻，可以形成用作像素部中的晶体管的栅电极的导电层158a、用作像素部中的存储电容器的电极的导电层158b、用作驱动电路部中的栅电极的导电层158c。
接着，剥离抗蚀剂掩模108c来形成抗蚀剂掩模108d，并去除抗蚀剂掩模108a及抗蚀剂掩模108b，使用抗蚀剂掩模108d去除导电层168a及导电层168b(参照图10A2、10B2)。
此外，为了去除与导电层158a及导电层158b重叠的导电层168a及导电层168b，在对导电层168a及导电层168b进行蚀刻时，适当地调节各个材料及蚀刻条件，以使导电层158a及导电层158b不被去除。为了对导电层168a及导电层168b选择性地进行蚀刻，导电层168a及导电层168b优选对导电层168a及导电层168b的下层的导电层158a、158b具有高蚀刻选择比。
例如，作为导电层168a及导电层168b使用Ti膜，作为导电层158a及导电层158b使用In-Sn-O类金属氧化物膜，作为蚀刻剂使用碱性的蚀刻剂的过氧化氢氨水(氨、水以及过氧化氢溶液的混合液)。
关于剥离抗蚀剂掩模108c的方法(以及去除抗蚀剂掩模108a及抗蚀剂掩模108b的方法)、导电层168a及导电层168b的去除的详细说明可以参照剥离抗蚀剂掩模106c的方法(以及去除抗蚀剂掩模106a及抗蚀剂掩模106b的方法)、导电层126a及导电层126b的去除的记载。另外，在该阶段中，在获得导电层158a(导电层158b)与导电层168a(导电层168b)的高选择比的条件下进行蚀刻。换言之，重要的是避免因为该蚀刻使导电层158a及导电层158b的形状变化得多。通过进行该蚀刻，可以形成用作驱动电路部中的晶体管的栅电极的导电层168c。在此，导电层168c使用低电阻材料形成。
另外，在进行上述蚀刻之后去除抗蚀剂掩模108d。优选的是，将上述各种导电层的端部形成为锥形形状，以提高后面形成的绝缘层等的覆盖性，并且防止断开。像这样，通过将导电层形成为锥形形状，可以解决半导体装置的成品率提高的课题。
另外，可以适当地改变导电层116b与导电层158b重叠的区域的面积。如本实施方式所示，因为导电层116b和导电层158b由具有透光性的材料形成，所以有即使增大重叠的区域的面积而增高电容值也能够抑制开口率的降低的优点。换言之，能够在不降低开口率的情况下解决电容值的增高的课题。
另外，在本实施方式中，将导电层116a、导电层116b和导电层158a形成为用作像素部中的晶体管的源电极的导电层116a及用作像素部中的晶体管的漏电极的导电层116b与用作栅电极的导电层158a的一部分重叠，但是还可以在能够提高半导体层137a的一部分的导电性的情况下采用导电层116a或导电层116b与导电层158a不重叠的结构。详细说明可以参照实施方式1。像这样，通过采用导电层116a或导电层116b与导电层158a不重叠的结构，可以降低起因于导电层116a(或导电层116b)与导电层158a重叠的寄生电容。换言之，可以解决半导体装置的特性提高的课题。
另外，也可以将导电层168b形成为残留在导电层158b上。像这样，通过形成导电层168b，可以降低电容布线的布线电阻。另外，优选的是，导电层158b上的导电层168b的宽度比导电层158b小得多。像这样，通过形成导电层168b，可以在开口率实质上不降低的情况下解决降低电容布线的布线电阻的课题。
接着，覆盖栅极绝缘层140、导电层158a、导电层158b、导电层168c地形成绝缘层170(参照图10A3、10B3)。例如，在绝缘层170由具有氮化硅的膜和具有有机材料的膜的叠层结构构成的情况下，优选在图中下侧(接近于元件的一侧)配置具有氮化硅的膜(氮化硅、氧氮化硅、氮氧化硅等)作为保护绝缘层并在附图中上侧(像素电极的被形成面一侧)配置具有有机材料的膜作为平坦化绝缘层。绝缘层170优选具有充分的透光性。绝缘层170的详细说明可以参照实施方式1。
另外，在即使没有绝缘层170也不发生大问题的情况下，还可以采用不形成有绝缘层170的结构。在此情况下，有能够简化工序的优点。
然后，在绝缘层170中形成到达导电层116b的接触孔176，以暴露导电层116b的表面的一部分(参照图11A1、11B1)。
然后，覆盖绝缘层170地形成导电层180(参照图11A2、11B2)。因为在绝缘层170中形成有接触孔176，所以导电层116b和导电层180电连接。导电层180的详细说明可以参照实施方式1。
接着，在导电层180上形成抗蚀剂掩模，并使用该抗蚀剂掩模选择性地蚀刻导电层180，以形成导电层189(参照图11A3、11B3)。在此，导电层189具有像素电极的功能。导电层189的其他详细说明也可以参照实施方式1。
可以制造具备具有透光性的像素部中的晶体管190、具有透光性的存储电容器191以及使用低电阻电极的驱动电路部中的晶体管192的半导体装置(参照图11A3、11B3)。
另外，在本实施方式中，使用多灰度级掩模形成各种布线和电极，但是所公开的发明的一个方式不应该被解释为局限于此。还可以通过使用多灰度级掩模的方法来进行形成导电层116a至116c的工序和形成导电层168a至168c的工序中的一方。
在本实施方式中，使用多灰度级掩模形成抗蚀剂掩模来进行蚀刻。因此，能够抑制光掩模的使用数量，从而能够减少工序数量。换言之，可以解决抑制半导体装置的制造成本的课题。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式3
在本实施方式中，参照图13A至14B说明在实施方式1中提供的半导体装置的像素的另一个例子。此外，根据本实施方式的半导体装置的大多部分与根据实施方式1的半导体装置相同。因此，以下省略重复的结构、重复的附图标记等的说明。
图13A和13B示出根据本实施方式的像素结构的一个例子。该结构特别适合应用于电致发光显示装置(EL显示装置)，但是所公开的发明不局限于此。另外，图13A是平面图，而图13B是沿着图13A的C-D线的截面图。
图13A所示的半导体装置具备像素部，该像素部包括：用作源极布线的导电层111a；用作电源布线的导电层111c，该导电层111c与导电层111a同样地形成；用作栅极布线的导电层154a，该导电层154a与导电层111a及导电层111c交叉；位于导电层154a与导电层111a的交叉部附近的晶体管190；电连接于导电层111c的晶体管194；以及电连接于导电层111c的存储电容器196。另外，虽然在图13A中导电层111a及导电层111c与导电层154a以90°的角度交叉，但是所公开的发明不局限于该结构。
晶体管190由用作源电极的导电层111a、用作漏电极的导电层111b、半导体层133a、栅极绝缘层140和用作栅电极的导电层154a构成，该晶体管190是所谓的顶栅型晶体管(参照图13A、13B)。与此同样，晶体管194由用作源电极的导电层111c、用作漏电极的导电层111d、半导体层133c、栅极绝缘层140和用作栅电极的导电层154c构成。另外，存储电容器196由导电层111c、栅极绝缘层140和导电层154c构成。注意，在上述记载中也源电极及漏电极的名称只是为了方便起见而使用的。
这里，导电层111b与导电层154c在连接部198中通过导电层182电连接(参照图13A、13B)。另外，导电层111b与导电层180电连接。另外，用作像素电极的导电层180与导电层182是能够在同一工序中制造的。另外，用来连接导电层111b与导电层180的接触孔、用来连接导电层111b与导电层182的接触孔和用来连接导电层154c与导电层182的接触孔是能够在同一工序中制造的。
构成晶体管190的导电层111a、导电层111b、半导体层133a、导电层154a、构成晶体管194的导电层111c、导电层111d、半导体层133c、导电层154c和构成存储电容器196的导电层111c使用具有透光性的材料形成。由此，实现像素的开口率的提高。
另外，虽然未图示，在根据本实施方式的半导体装置中，驱动电路部的晶体管的电极使用低电阻的金属形成。这是与在实施方式1中所示的例子相同。
另外，在上述记载中说明一个像素具有两个晶体管的情况，但是所公开的发明不局限于此。还可以在一个像素中设置三个以上的晶体管。
图14A和14B示出根据本实施方式的像素结构的一个例子。该结构特别适合应用于电致发光显示装置(EL显示装置)，但是所公开的发明不局限于此。另外，图14A是平面图，而图14B是沿着图14A的C-D线的截面图。
图14A和14B所示的结构与图13A和13B所示的结构基本上相同。它与图13A和13B所示的结构的不同之处在于连接部198，在图13A和13B中导电层111b与导电层154c通过导电层182连接，而在图14A和14B中导电层111b与导电层154c直接连接(参照图14A、14B)。在此情况下，因为在图13A和13B中所示的导电层182是在图14A和14B中不需要的，所以能够将用作像素电极的导电层180进一步增大，从而与图13A和13B所示的结构相比能够提高开口率。另外，为了实现导电层111b与导电层154c的电连接，需要在形成导电层154c之前在栅极绝缘层140中形成接触孔。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式4
在本实施方式中，说明如下情况：制造薄膜晶体管，并将该薄膜晶体管应用于像素部和外围电路部(驱动电路等)来制造具有显示功能的半导体装置(显示装置)。通过将外围电路部的一部或全部一体形成在与像素部相同的衬底上，可以形成系统化面板(system onpanel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)等。在发光元件的范围内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence：电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，构成显示装置的元件衬底在各像素中具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电层之后且进行蚀刻之前的状态。
以下，在本实施方式中，示出液晶显示装置的一个例子。图15A1、15A2及15B是一种面板的平面图及截面图，其中使用第二衬底4006和密封材料4005将形成在第一衬底4001上的薄膜晶体管4010及4011和液晶元件4013密封。这里，图15A1和15A2相当于平面图，而图15B相当于沿着图15A1和15A2的M-N线的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。换言之，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体或多晶半导体形成在另外准备的衬底上。
另外，对于另外形成的驱动电路的连接方法没有特别的限制，可以适当地采用COG方法、引线键合方法、TAB方法等。图15A1是通过COG方法安装信号线驱动电路4003的例子，而图15A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图15B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。薄膜晶体管4010及薄膜晶体管4011上设置有绝缘层4020。
例如，薄膜晶体管4010及薄膜晶体管4011可以使用上述实施方式等所示的晶体管。在本实施方式中，薄膜晶体管4010及薄膜晶体管4011是n沟道型晶体管。
另外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。液晶元件4013由上述像素电极层4030、对置电极层4031和液晶层4008形成。另外，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032及绝缘层4033，且像素电极层4030、对置电极层4031隔着该绝缘层4032及绝缘层4033夹有液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用玻璃、陶瓷、塑料等。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics：纤维增强塑料)衬底、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜等。
此外，柱状隔离物4035是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。柱状隔离物4035是通过对绝缘膜选择性地进行蚀刻而获得的。另外，还可以使用球状隔离物代替柱状隔离物。另外，对置电极层4031电连接于设置在与薄膜晶体管4010同一衬底上的共同电位线。例如，能够隔着配置在一对衬底之间的导电粒子电连接对置电极层4031和共同电位线。另外，导电粒子优选包含在密封材料4005中。
另外，还可以使用不需要取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指因升温而即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以优选使用混合有5wt％以上的手性试剂的液晶组成物。由此，能够改善温度范围。包含显示蓝相的液晶和手性试剂的液晶组成物具有如下特征：响应时间短，即为10μs至100μs；具有光学各向同性而不需要取向处理；视角依赖性小。
另外，虽然在本实施方式中示出透过型液晶显示装置的一个例子，但是不局限于此，既可为反射型液晶显示装置又可为半透过型液晶显示装置。
另外，虽然在本实施方式所示的液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片，并在内侧设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑掩模(黑矩阵)作为遮光膜。
另外，在本实施方式中，为减少薄膜晶体管的表面凹凸，利用绝缘层4020覆盖上述实施方式中获得的薄膜晶体管，但是所公开的发明不局限于此。
作为绝缘层4020，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷基类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4020。
这里，硅氧烷基类树脂相当于以硅氧烷基类材料为起始材料而形成的包含Si-O-Si键的树脂。还可以使用有机基(如烷基或芳基)和氟基作为取代基。另外，有机基还可以具有氟基。
至于绝缘层4020的形成方法并没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)等的方法、刮刀法、辊涂法、帘涂法、刮刀涂布法等的工具(设备)等来形成。
另外，像素电极层4030和对置电极层4031可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
另外，像素电极层4030和对置电极层4031还可以使用包含导电高分子(也称为导电聚合物)的导电组成物。使用导电组成物而形成的像素电极优选薄层电阻为1.0×104Ω/□以下，且波长为550nm时的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给给信号线驱动电路4003、扫描线驱动电路4004、像素部4002等的各种信号是从FPC4018供给的。
另外，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010及4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015隔着各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图15A1和15A2中示出另外形成信号线驱动电路4003并将该信号线驱动电路4003安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路而安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图16示出将TFT衬底2600应用于相当于半导体装置的一个方式的液晶显示模块的例子。
在图16中，利用密封材料2602固接TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的元件层2603、包括取向膜和液晶的液晶层2604、着色层2605等来形成显示区域。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、漫射片2613。另外，光源由冷阴极管2610和反射板2611构成。电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，由此将控制电路及电源电路等外部电路组装到液晶模块。此外，还可以在偏振片和液晶层之间夹有相位差板。
作为液晶的驱动方式，可以采用TN(Twisted Nematic：扭转向列)模式、IPS(In-Plane-Switching：平面内切换)模式、FFS(Fringe FieldSwitching：边缘场切换)模式、MVA(Multi-domain VerticalAlignment：多象限垂直配向)模式、PVA(Patterned VerticalAlignment：垂直取向构型)模式、ASM(Axially Symmetric alignedMicro-cell：轴对称排列微胞)模式、OCB(Optical CompensatedBirefringence：光学补偿弯曲)模式、FLC(Ferroelectric LiquidCrystal：铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式等。
通过上述工序，可以制造高性能的液晶显示装置。本实施方式可以与其他实施方式适当地组合而使用。
实施方式5
在本实施方式中，参照图17说明作为半导体装置的一个例子的有源矩阵型电子纸。能够与上述实施方式所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管650。
图17所示的电子纸是采用旋转球显示方式的电子纸的一个例子。旋转球显示方式是指一种方法，其中将一个半球表面为黑色而另一个半球表面为白色的球形粒子配置在第一电极层与第二电极层之间，并且在第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
设置在衬底600上的薄膜晶体管650是所公开的发明的薄膜晶体管，其中半导体层被该半导体层上方的栅电极层与该半导体层下方的源电极层或漏电极层夹持。另外，源电极层或漏电极层通过形成在绝缘层中的接触孔电连接于第一电极层660。在衬底602上设置有第二电极层670，并且在第一电极层660和第二电极层670之间设置有球形粒子680，该球形粒子680具有黑色区680a和白色区680b。另外，在球形粒子680的周围充满有树脂等的填料682(参照图17)。在图17中，第一电极层660相当于像素电极，并且第二电极层670相当于公共电极。第二电极层670与设置在与薄膜晶体管650同一个衬底上的公共电位线电连接。
还可以使用电泳显示元件而代替旋转球。在此情况下，例如使用直径为10μm至200μm左右的微胶囊，该微胶囊封入有具有透光性的液体、带正电的白色微粒和带负电的黑色微粒。当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而显示白色或黑色。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，即使在亮度不够的地方也可以辨别显示部。另外，还有如下优点：即使不向显示部供应电源，也可以保持显示过一次的图像。
如上所述，通过使用所公开的发明，可以制造高性能的电子纸。另外，本实施方式可以与其他实施方式适当地组合而使用。
实施方式6
在本实施方式中，作为半导体装置示出发光显示装置的例子。在此，使用利用电致发光的发光元件而示出显示装置所具有的显示元件。利用电致发光的发光元件是根据其发光材料是有机化合物还是无机化合物而区分的，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴从一对电极分别注入到包含发光有机化合物的层，以流过电流。然后，由于这些载流子(电子及空穴)重新结合，而获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
无机EL元件根据其元件的结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有利用电介质层夹持发光层并进一步利用电极夹持该夹有发光层的电介质层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此作为发光元件使用有机EL元件而进行说明。
以下，参照图18A至18C说明发光元件的结构。在此，以驱动用TFT是n型的情况为例来说明像素的截面结构。可以与上述实施方式所示的薄膜晶体管同样制造用于图18A、18B和18C的半导体装置的TFT701、TFT711和TFT721。
为了取出发光，发光元件的阳极和阴极中的至少一方具有透光性。这里，透光性意味着至少在发光波长处的透射率充分高。作为光的取出方式，有将薄膜晶体管及发光元件形成在衬底上来从与该衬底相反的面取出发光的顶部发射式(顶部取出式)、从衬底一侧的面取出发光的底部发射式(底部取出式)、从衬底一侧及与衬底相反的面取出发光的双面发射式(双面取出式)等。
参照图18A说明顶部发射式的发光元件。
在图18A中示出当从发光元件702发射的光穿过阳极705一侧时的像素的截面图。这里，在电连接于驱动用TFT701的具有透光性的导电层707上形成有发光元件702，在阴极703上按顺序层叠有发光层704、阳极705。至于阴极703，可以使用功函数低且反射光的导电膜。例如，优选采用Ca、Al、MgAg、AlLi等的材料形成阴极703。发光层704可以由单层或多层的叠层构成。在发光层704由多层构成时，优选在阴极703上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层，但是，当然不需要都设置所有这些层。至于阳极705，使用具有透光性的导电材料而形成。可以使用具有透光性的导电层例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极703及阳极705夹有发光层704的结构可以称为发光元件702。在图18A所示的像素中，从发光元件702发射的光如箭头所示那样发射到阳极705一侧。作为发光元件702的结构也可以采用微腔结构。因为由此能够选择取出波长，所以能够提高颜色纯度。另外，在此情况下，根据取出波长而设定构成发光元件702的各层的厚度。另外，优选使用具有预定反射率的材料形成电极。
在阳极705上，也可以形成包含氮化硅、氧化硅等的绝缘层。由此，能够抑制发光元件的劣化。
接着，参照图18B说明底部发射式的发光元件。
图18B示出当从发光元件712发射的光穿过阴极713一侧时的像素的截面图。这里，在与驱动用TFT711电连接的具有透光性的导电层717上形成有发光元件712的阴极713，并且在阴极713上按顺序层叠有发光层714、阳极715。另外，当阳极715具有透光性时，也可以覆盖在该阳极715上地设置遮光膜716。与图18A的情况同样，至于阴极713，可以使用功函数低的导电材料。但是，将其膜厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm左右的铝膜用作阴极713。而且，与图18A同样，发光层714可以由单层或多层的叠层构成。阳极715不需要透过光，但是与图18A同样可以使用具有透光性的导电材料形成。并且，至于遮光膜716可以使用反射光的金属等，但是不局限于此。另外，通过使遮光膜716具有反射功能，可以提高光的取出效率。
由阴极713及阳极715夹有发光层714的结构可以称为发光元件712。在图18B所示的像素中，从发光元件712发射的光如箭头所示那样发射到阴极713一侧。发光元件712的结构也可以采用微腔结构。另外，还可以在阳极715上形成绝缘层。
接着，参照图18C说明双面发射式的发光元件。
在图18C中，在与驱动用TFT721电连接的具有透光性的导电层727上形成有发光元件722的阴极723，并且在阴极723上按顺序层叠有发光层724、阳极725。与图18A的情况同样，至于阴极723，可以使用功函数低的导电材料。但是，将其膜厚度设定为透过光的程度。例如，可以将膜厚度为20nm的铝膜用作阴极723。而且，与图18A同样，发光层724可以由单层或多层的叠层构成。阳极725与图18A同样可以使用具有透光性的导电材料形成。
阴极723、发光层724和阳极725重叠的结构可以称为发光元件722。在图18C所示的像素中，从发光元件722发射的光如箭头所示那样发射到阳极725一侧和阴极723一侧双方。发光元件722的结构也可以采用微腔结构。另外，还可以在阳极725上形成绝缘层。
另外，虽然在此作为发光元件说明了有机EL元件，但是作为发光元件也可以设置无机EL元件。另外，虽然在这里示出了控制发光元件的驱动的薄膜晶体管(驱动用TFT)和发光元件电连接的例子，但是也可以采用在驱动用TFT和发光元件之间连接有电流控制用TFT的结构。
另外，本实施方式所示的半导体装置不局限于图18A至图18C所示的结构而可以进行各种变形。
接着，参照图19A和19B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图19A和19B是一种面板的平面图及截面图，其中使用第二衬底4506和密封材料4505密封形成在第一衬底4501上的薄膜晶体管4509、薄膜晶体管4510及发光元件4511。这里，图19A示出平面图，而图19B相当于沿着图19A的H-I线的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、信号线驱动电路4503b、扫描线驱动电路4504a、扫描线驱动电路4504b的方式设置有密封材料4505。另外，在像素部4502、信号线驱动电路4503a、信号线驱动电路4503b、扫描线驱动电路4504a、扫描线驱动电路4504b上设置有第二衬底4506。就是说，像素部4502、信号线驱动电路4503a、信号线驱动电路4503b、扫描线驱动电路4504a、扫描线驱动电路4504b由第一衬底4501、密封材料4505和第二衬底4506与填料4507一起密封。像这样，优选使用气密性高且脱气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)或覆盖材料等进行封装(封入)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、信号线驱动电路4503b、扫描线驱动电路4504a、扫描线驱动电路4504b包括多个薄膜晶体管，在图19B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509及薄膜晶体管4510，可以应用上述实施方式所示的晶体管。在本实施方式中，薄膜晶体管4509、薄膜晶体管4510是n沟道型晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外，发光元件4511的结构是由第一电极层4517、第二电极层4512、场致发光层4513、第三电极层4514构成的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等而适当地改变上述结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷等来形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并且将该开口部的侧壁形成为具有连续的曲率的倾斜面。
场致发光层4513既可以由单层构成，又可以由多层的叠层构成。
也可以在第三电极层4514及分隔壁4520上形成保护膜，以防止氧、氢、水、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、信号线驱动电路4503b、扫描线驱动电路4504a、扫描线驱动电路4504b及像素部4502等的各种信号是从FPC4518a、FPC4518b供给的。
在本实施方式中，示出如下例子：连接端子电极4515由与发光元件4511的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511取出光的方向上的衬底需要具有透光性。作为具有透光性的衬底，有玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等。
作为填料4507，除了氮、氩等的惰性气体之外，还可以使用紫外线固化树脂或热固性树脂等。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、EVA(乙烯-醋酸乙烯酯)等。在本实施方式中，示出作为填料使用氮的例子。
若有需要，则还可以在发光元件的发射面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、滤色片等的光学薄膜。另外，也可以对表面进行抗反射处理。例如，可以进行抗眩光处理，该处理可以通过利用表面的凹凸来扩散反射光，降低眩光。
信号线驱动电路4503a、信号线驱动电路4503b、扫描线驱动电路4504a、扫描线驱动电路4504b也可以由另外准备的衬底上的单晶半导体或多晶半导体形成。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。本实施方式不局限于图19A和19B的结构。
通过上述工序，可以制造高性能的发光显示装置(显示面板)。
以下，说明能够应用数字时间灰度级驱动的像素结构及其工作。图21A和21B是示出能够应用数字时间灰度级驱动的像素结构的例子的图。在此，示出在一个像素中使用两个将氧化物半导体层(In-Ga-Zn-O类非单晶膜)用于沟道形成区域的n沟道型晶体管的例子。
在图21A中，像素6400包括开关用晶体管6401、驱动用晶体管6402、发光元件6404和电容元件6403。开关用晶体管6401的栅极与扫描线6406连接，开关用晶体管6401的第一电极(源电极及漏电极中的一方)与信号线6405连接，而开关用晶体管6401的第二电极(源电极及漏电极中的另一方)与驱动用晶体管6402的栅极连接。驱动用晶体管6402的栅极通过电容元件6403与电源线6407连接，驱动用晶体管6402的第一电极与电源线6407连接，驱动用晶体管6402的第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于公共电极6408。
另外，发光元件6404的第二电极(公共电极6408一侧)和第一电极(电源线6407一侧)的电位也可以设定为：其中任一方为高电位。在发光显示装置中，将高电位与低电位之间的电位差施加到发光元件6404，并以由此产生的电流使发光元件6404发光，因此只要将各电位设定为高电位与低电位之间的电位差成为发光元件6404的阈值电压以上即可。
另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。驱动用晶体管6402的栅极电容也可以在沟道区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动用晶体管6402的栅极输入使驱动用晶体管6402处于导通状态或截止状态的视频信号。即，使驱动用晶体管6402工作在线性区域。
另外，通过改变输入信号，可以使用与图21A相同的像素结构进行模拟灰度级驱动。例如，通过将视频信号设定为模拟方式，可以在发光元件6404中产生根据视频信号的电流来进行模拟灰度级驱动。优选的是，视频信号是使驱动用晶体管6402工作在饱和区域的信号。
另外，电源线6407的电位也可以是以脉冲状变化的电位。在此情况下，优选采用图21B所示的结构。
另外，在图21A的结构中，在很多情况下某一个像素的发光元件6404的第二电极的电位与另一像素的第二电极的电位共用(公共电极6408的电位)，但是还可以在每个像素中对阴极进行构图，来将它连接于各驱动晶体管。
另外，所公开的发明的一个方式不被解释为局限于图21A和21B所示的像素结构。例如，还可以对图21A和21B所示的像素追加开关、电阻元件、电容元件、晶体管、逻辑电路等。
另外，本实施方式可以与其他实施方式适当地组合而使用。
实施方式7
半导体装置可以应用于电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书阅读器(电子书)、招贴、电车等交通工具的车厢广告、信用卡等各种卡片的显示部分等。图22A和22B以及图23示出电子设备的一个例子。
图22A示出利用电子纸而制造的招贴2631。在广告介质是纸的印刷物的情况下，用人手进行广告的更换，但是如果使用电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，招贴也可以采用以无线的方式发送和接收信息的结构。
此外，图22B示出电车等交通工具的车厢广告2632。在广告介质是纸的印刷物的情况下，用人手进行广告的更换，但是如果使用电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，车厢广告也可以采用以无线的方式发送和接收信息的结构。
另外，图23示出电子书阅读器2700。例如，电子书阅读器2700由框体2701及框体2703的两个框体构成。框体2701及框体2703由轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701安装有显示部2705，并且框体2703安装有显示部2707。显示部2705及显示部2707的结构既可以是显示连续画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右边的显示部(图23中的显示部2705)上显示文章，并且在左边的显示部(图23中的显示部2707)上显示图像。
此外，在图23中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。通过利用操作键2723，可以翻页。另外，也可以采用在与框体的显示部同一个的面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有作为电子词典的功能。
此外，电子书阅读器2700也可以采用以无线的方式发送和接收信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式8
在本实施方式中，说明可应用于液晶显示装置的像素的结构及像素的工作。另外，本实施方式中的作为液晶元件的工作模式，可以采用TN(Twisted Nematic：扭转向列)模式、IPS(In-Plane-Switching：平面内切换)模式、FFS(Fringe Field Switching：边缘场切换)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微胞)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、FLC(Ferroelectric Liquid  Crystal：铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式等。
图27A是示出可以应用于液晶显示装置的像素结构的一个例子的图。像素5080具有晶体管5081、液晶元件5082及电容元件5083。晶体管5081的栅极电连接到布线5085。晶体管5081的第一端子电连接到布线5084。晶体管5081的第二端子电连接到液晶元件5082的第一端子。液晶元件5082的第二端子电连接到布线5087。电容元件5083的第一端子电连接到液晶元件5082的第一端子。电容元件5083的第二端子电连接到布线5086。此外，晶体管的第一端子是源极和漏极中的一方，晶体管的第二端子是源极和漏极中的另一方。换言之，在晶体管的第一端子是源极的情况下，晶体管的第二端子成为漏极。与此相同，在晶体管的第一端子是漏极的情况下，晶体管的第二端子成为源极。
布线5084可以用作信号线。信号线是用来将从像素的外部输入的信号电压传送到像素5080的布线。布线5085可以用作扫描线。扫描线是用来控制晶体管5081的导通截止的布线。布线5086可以用作电容线。电容线是用来对电容元件5083的第二端子施加预定电压的布线。晶体管5081可以用作开关。电容元件5083可以用作存储电容器。存储电容器是用来在开关为截止的状态下也使信号电压继续施加到液晶元件5082的电容元件。布线5087可以用作对置电极。对置电极是用来对液晶元件5082的第二端子施加预定电压的布线。此外，每个布线可以具有的功能不局限于此，可以具有各种功能。例如，通过使施加到电容线的电压变化，可以调整施加到液晶元件的电压。此外，晶体管5081只要用作开关即可，因此晶体管5081的极性既可以为P沟道型，也可以为N沟道型。
图27B是可以应用于液晶显示装置的像素结构的一个例子的图。与图27A所示的像素结构例子相比，图27B所示的像素结构例子除了如下点之外具有与图27A所示的像素结构例子同样的结构：省略布线5087，并且液晶元件5082的第二端子和电容元件5083的第二端子电连接。图27B所示的像素结构例子可以尤其在液晶元件为横向电场模式(包括IPS模式和FFS模式)的情况下应用。这是因为，在液晶元件为横向电场模式的情况下，可以在同一个衬底上形成液晶元件5082的第二端子及电容元件5083的第二端子，因此容易电连接液晶元件5082的第二端子及电容元件5083的第二端子的缘故。通过采用图27B所示的像素结构，可以省略布线5087，因此可以使制造工序简单，降低制造成本。
图27A或27B所示的多个像素结构可以布置为矩阵状。通过这样，可以形成液晶显示装置的显示部，并显示各种图像。图27C是表示当将图27A所示的多个像素结构布置为矩阵状时的电路结构的图。图27C所示的电路结构是从显示部所具有的多个像素中取出四个像素并示出的图。再者，位于i列j行(i、j是自然数)的像素表示为像素5080_i，j，布线5084_i、布线5085_j、布线5086_j分别电连接到像素5080_i，j。与此同样，像素5080_i+1，j电连接到布线5084_i+1、布线5085_j、布线5086_j。与此同样，像素5080_i，j+1电连接到布线5084_i、布线5085_j+1、布线5086_j+1。与此同样，像素5080_i+1，j+1电连接到布线5084_i+1、布线5085_j+1、布线5086_j+1。此外，每个布线可以由属于同一个列或行的多个像素共同使用。此外，在图27C所示的像素结构中，布线5087是对置电极，对置电极是在所有的像素中共同使用的，因此对于布线5087，不使用自然数i或j的表记。此外，也可以使用图27B所示的像素结构，因此即使采用记载有布线5087的结构，也并不一定需要布线5087，可以通过与其它布线共同使用等而省略。
图27C所示的像素结构可以通过各种方法驱动。尤其是，通过称为交流驱动的方法驱动，可以抑制液晶元件的劣化(残影)。图27D是表示在进行交流驱动之一的点反转驱动时的对图27C所示的像素结构中的每个布线施加的电压的定时图。通过进行点反转驱动，可以抑制当进行交流驱动时看到的闪烁。
在图27C所示的像素结构中，电连接到布线5085_j的像素中的开关在1帧期间中的第j栅极选择期间成为选择状态(导通状态)，在除此之外的期间成为非选择状态(截止状态)。并且，在第j栅极选择期间之后设置第j+1栅极选择期间。通过这样依次进行扫描，在1帧期间内，所有的像素按顺序成为选择状态。在图27D所示的定时图中，通过使电压成为高的状态(高电平)，从而使该像素中的开关成为选择状态，通过使电压成为低的状态(低电平)而成为非选择状态。此外，这是指每个像素中的晶体管为N沟道型的情况，而在使用P沟道型晶体管的情况下，电压和选择状态的关系成为与采用N沟道型的情况相反。
在图27D所示的定时图中，在第k帧(k是自然数)中的第j栅极选择期间，对用作信号线的布线5084_i施加正的信号电压，对布线5084_i+1施加负的信号电压。再者，在第k帧中的第j+1栅极选择期间，对布线5084_i施加负的信号电压，并且对布线5084_i+1施加正的信号电压。然后，对每个信号线交替施加在每个栅极选择期间极性反转了的信号。其结果，在第k帧中对像素5080_i，j施加正的信号电压、对像素5080_i+1，j施加负的信号电压、对像素5080_i，j+1施加负的信号电压、对像素5080_i+1，j+1施加正的信号电压。并且，在第k+1帧中，在每个像素中被写入与在第k帧中写入的信号电压相反的极性的信号电压。其结果，在第k+1帧中，对像素5080_i，j施加负的信号电压、对像素5080_i+1，j施加正的信号电压、对像素5080_i，j+1施加正的信号电压、对像素5080_i+1，j+1施加负的信号电压。如此，在同一个帧中对相邻的像素施加不同极性的信号电压，并且在每个像素中针对每1帧反转信号电压的极性的驱动方法是点反转驱动。通过点反转驱动，可以抑制液晶元件的劣化并减少在所显示的图像整体或一部分均匀的情况下看到的闪烁。此外，可以将施加到包括布线5086_j、5086_j+1的所有的布线5086的电压设为恒定的电压。此外，布线5084的定时图中的信号电压仅标记极性，但是实际上在所显示的极性中可以取各种信号电压的值。此外，虽然在此说明针对每1点(一个像素)反转极性的情况，但是不局限于此，可以针对每多个像素反转极性。例如，通过在每2个栅极选择期间使写入的信号电压的极性反转，可以减少信号电压的写入所需要的功耗。除此之外，可以针对每1列使极性反转(源极线反转)，也可以针对每1行使极性反转(栅极线反转)。
此外，对像素5080中的电容元件5083的第二端子，在1帧期间施加恒定的电压即可。在此，在1帧期间的大部分中，施加到用作扫描线的布线5085的电压为低电平，由于施加有大致恒定的电压，因此像素5080中的电容元件5083的第二端子的连接位置也可以是布线5085。图27E是可以应用于液晶显示装置的像素结构的一个例子的图。与图27C所示的像素结构相比，图27E所示的像素结构的特征在于省略布线5086，并且像素5080内的电容元件5083的第二端子和前1行中的布线5085电连接。具体而言，在图27E中示出的范围内，像素5080_i，j+1及像素5080_i+1，j+1中的电容元件5083的第二端子电连接到布线5085_j。如此，通过将像素5080内的电容元件5083的第二端子和前1行中的布线5085电连接，可以省略布线5086，因此可以提高像素的开口率。此外，电容元件5083的第二端子的连接位置也可以不是前1行中的布线5085，而是其它行中的布线5085。此外，图27E所示的像素结构的驱动方法可以使用与图27C所示的像素结构的驱动方法同样的方法。
此外，使用电容元件5083及电连接到电容元件5083的第二端子的布线，可以减少施加到用作信号线的布线5084的电压。参照图27F及27G说明此时的像素结构及驱动方法。与图27A所示的像素结构相比，图27F所示的像素结构的特征在于每1个像素列具有两条布线5086，并且在相邻的像素中交替进行与像素5080中的电容元件5083的第二端子的电连接。此外，采用两条的布线5086分别称为布线5086-1及布线5086-2。具体而言，在图27F中示出的范围内，像素5080_i，j中的电容元件5083的第二端子电连接到布线5086-1_j，像素5080_i+1，j中的电容元件5083的第二端子电连接到布线5086-2_j，像素5080_i，j+1中的电容元件5083的第二端子电连接到布线5086-2_j+1，像素5080_i+1，j+1中的电容元件5083的第二端子电连接到布线5086-1_j+1。
并且，例如，如图27G所示那样，在第k帧中对像素5080_i，j写入正的极性的信号电压的情况下，在第j栅极选择期间，布线5086-1_j为低电平，在第j栅极选择期间结束之后，转变为高电平。然后，在1帧期间中一直维持高电平，并且在第k+1帧中的第j栅极选择期间被写入负的极性的信号电压之后，转变为低电平。如此，在正的极性的信号电压写入到像素之后，将电连接到电容元件5083的第二端子上的布线的电压转变为正方向，从而可以使施加到液晶元件上的电压向正方向变化预定量。换言之，可以相应地减少写入到像素的信号电压，因此可以减少信号写入所需要的功耗。此外，在第j栅极选择期间被写入负的极性的信号电压的情况下，在负的极性的信号电压写入到像素之后，将电连接到电容元件5083的第二端子上的布线的电压转变为负方向，从而可以使施加到液晶元件的电压向负方向变化预定量，因此与正的极性的情况同样地可以减少写入到像素的信号电压。换言之，关于电连接到电容元件5083的第二端子上的布线，在同一帧的同一行中被施加正的极性的信号电压的像素和被施加负的极性的信号电压的像素之间优选分别为不同的布线。图27F是对在第k帧中被写入正的极性的信号电压的像素电连接布线5086-1，对在第k帧中被写入负的极性的信号电压的像素电连接布线5086-2的例子。但是，这是一个例子，例如在每两个像素中呈现被写入正的极性的信号电压的像素和被写入负的极性的信号电压的像素这样的驱动方法的情况下，优选布线5086-1及布线5086-2的电连接也与其相应地在每两个像素中交替进行。再说，虽然可以考虑在1行的所有的像素中被写入相同极性的信号电压的情况(栅极线反转)，但是在此情况下在每1行中有一条布线5086即可。换言之，在图27C所示的像素结构中也可以采用如参照图27F及27G说明那样的减少写入到像素的信号电压的驱动方法。
接下来，说明在液晶元件是以MVA模式或PVA模式等为代表的垂直取向(VA)模式的情况下特别优选的像素结构及其驱动方法。VA模式具有如下优良特征：制造时不需要研磨工序；黑色显示时的光泄露少；驱动电压低等，但是也具有在从斜方向看画面时图像质量劣化的(视角狭窄)的问题。为了扩大VA的视角，如图28A及28B所示，采用一个像素中具有多个子像素(sub pixel)的像素结构是有效的。图28A及28B所示的像素结构是表示像素5080包括两个子像素(子像素5080-1、子像素5080-2)的情况的一个例子。此外，一个像素中的子像素的数量不局限于两个，也可以使用各种数量的子像素。子像素的数量越多，可以放大视角。多个子像素可以设为彼此相同的电路结构，在此设定为所有的子像素与图27A所示的电路结构同样并进行说明。此外，第一子像素5080-1具有晶体管5081-1、液晶元件5082-1、电容元件5083-1，每个连接关系依照图27A所示的电路结构。与此相同，第二子像素5080-2具有晶体管5081-2、液晶元件5082-2、电容元件5083-2，每个连接关系依照图27A所示的电路结构。
图28A所示的像素结构表示如下结构：相对于构成一个像素的两个子像素，具有两条用作扫描线的布线5085(布线5085-1、5085-2)，具有用作信号线的一条布线5084，具有用作电容线的一条布线5086。如此，在两个子像素中共同使用信号线及电容线，可以提高开口率，而且，可以将信号线驱动电路设得简单，因此可以降低制造成本且能够减少液晶面板和驱动电路IC的连接点的数量，因此可以提高成品率。图28B所示的像素结构表示如下结构：相对于构成一个像素的两个子像素具有一条用作扫描线的布线5085，具有用作信号线的两条布线5084(布线5084-1、5084-2)，具有用作电容线的一条布线5086。如此，在两个子像素中共同使用扫描线及电容线，可以提高开口率，而且，可以减少整体的扫描线的数量，因此即使在高精细的液晶面板中也可以充分地延长每一个的栅极线选择期间，并且可以对每个像素写入合适的信号电压。
图28C及28D是在图28B所示的像素结构中，将液晶元件置换为像素电极的形状后示意地表示每个元件的电连接状态的例子。图28C及28D中，电极5088-1表示第一像素电极，电极5088-2表示第二像素电极。在图28C中，第一像素电极5088-1相当于图28B中的液晶元件5082-1的第一端子，第二像素电极5088-2相当于图28B中的液晶元件5082-2的第一端子。换言之，第一像素电极5088-1电连接到晶体管5081-1的源极或漏极，第二像素电极5088-2电连接到晶体管5081-2的源极或漏极。另一方面，在图28D中，将像素电极和晶体管的连接关系颠倒。换言之，第一像素电极5088-1电连接到晶体管5081-2的源极或漏极，第二像素电极5088-2电连接到晶体管5081-1的源极或漏极。
通过以矩阵状交替地布置如图28C及28D所示的像素结构，可以获得特别的效果。图28E及28F示出这种像素结构及其驱动方法的一个例子。图28E所示的像素结构采用如下结构：将与像素5080_i，j及像素5080_i+1，j+1相当的部分设为图28C中所示的结构，将与像素5080_i+1，j及像素5080_i，j+1相当的部分设为图28D中所示的结构。在该结构中，当如图28F所示的定时图那样进行驱动时，在第k帧的第j栅极选择期间，对像素5080_i，j的第一像素电极及像素5080_i+1，j的第二像素电极写入正的极性的信号电压，对像素5080_i，j的第二像素电极及像素5080_i+1，j的第一像素电极写入负的极性的信号电压。再者，在第k帧的第j+1栅极选择期间，对像素5080_i，j+1的第二像素电极及像素5080_i+1，j+1的第一像素电极写入正的极性的信号电压，对像素5080_i，j+1的第一像素电极及像素5080_i+1，j+1的第二像素电极写入负的极性的信号电压。在第k+1帧中，在每个像素中反转信号电压的极性。通过这样，在包括子像素的像素结构中，实现相当于点反转驱动的驱动，并且可以在1帧期间内使施加到信号线的电压的极性相同，因此，可以大幅度地减少像素的信号电压写入所需要的功耗。此外，可以将施加到包括布线5086_j、布线5086_j+1的所有的布线5086上的电压设为恒定的电压。
而且，通过图28G及28H所示的像素结构及其驱动方法，可以减少写入到像素的信号电压的大小。这是使电连接到每个像素具有的多个子像素上的电容线针对每个子像素不同。换言之，通过图28G及28H所示的像素结构及其驱动方法，关于在同一帧内被写入同一极性的子像素，在同一行内共同使用电容线，关于在同一帧内被写入不同极性的子像素，在同一行内使电容线不同。然后，在每个行的写入结束的时刻，在写入有正的极性的信号电压的子像素中使每个电容线的电压转变为正方向，在写入有负的极性的信号电压的子像素中使每个电容线的电压转变为负方向，从而可以减少写入到像素的信号电压的大小。具体而言，在每个行中使用两条用作电容线的布线5086(布线5086-1、布线5086-2)，像素5080_i，j的第一像素电极和布线5086-1_j通过电容元件电连接，像素5080_i，j的第二像素电极和布线5086-2_j通过电容元件电连接，像素5080_i+1，j的第一像素电极和布线5086-2_j通过电容元件电连接，像素5080_i+1，j的第二像素电极和布线5086-1_j通过电容元件电连接，像素5080_i，j+1的第一像素电极和布线5086-2_j+1通过电容元件电连接，像素5080_i，j+1的第二像素电极和布线5086-1_j+1通过电容元件电连接，像素5080_i+1，j+1的第一像素电极和布线5086-1_j+1通过电容元件电连接，像素5080_i+1，j+1的第二像素电极和布线5086-2_j+1通过电容元件电连接。但是，这是一个例子，例如在采用每两个像素中呈现被写入正的极性的信号电压的像素和被写入负的极性的信号电压的像素这样的驱动方法的情况下，优选布线5086-1及布线5086-2的电连接也与其相应地在每两个像素中交替地进行。再说，虽然可以考虑到在1行的所有的像素中被写入相同极性的信号电压的情况(栅极线反转)，但是在此情况下在每1行中使用一条布线5086即可。换言之，在图28E所示的像素结构中也可以采用如参照图28G及28H说明那样的减少写入到像素的信号电压的驱动方法。
实施方式9
接下来，说明显示装置的其它结构例及其驱动方法。在本实施方式中，说明使用对于信号写入的亮度的响应慢(响应时间长)的显示元件的显示装置的情况。在本实施方式中，作为响应时间长的显示元件，以液晶元件为例进行说明，但是，本实施方式中的显示元件不局限于此，可以使用对于信号写入的亮度的响应慢的各种显示元件。
在一般的液晶显示装置的情况下，对于信号写入的亮度的响应慢，即使对液晶元件持续施加信号电压，也有时直到响应完成为止需要1帧期间以上的时间。使用这种显示元件显示运动图像，也不能如实地再现运动图像。再者，当以有源矩阵方式驱动时，对于一个液晶元件的信号写入的时间通常只是将信号写入周期(1帧期间或1子帧期间)除以扫描线的数量而得到的时间(1扫描线选择期间)，在很多情况下，液晶元件在该短时间内不能完成响应。因此，大多的液晶元件的响应在不进行信号写入的期间内进行。在此，液晶元件的介电常数根据该液晶元件的透过率而变化，但是在不进行信号写入的期间液晶元件进行响应是指，在不与液晶元件的外部交接电荷的状态(恒电荷状态)下液晶元件的介电常数变化。换言之，在(电荷)＝(电容)·(电压)的公式中，在电荷一定的状态下电容变化，因此，根据液晶元件的响应，施加到液晶元件的电压从信号写入时的电压发生变化。因此，在以有源矩阵方式驱动对于信号写入的亮度的响应慢的液晶元件的情况下，施加到液晶元件的电压在原理上不能达到信号写入时的电压。
本实施方式中的显示装置为了在信号写入周期内使显示元件响应到所希望的亮度，将信号写入时的信号电平设为预先校正的信号(校正信号)，从而可以解决上述问题。再者，信号电平越大液晶元件的响应时间越短，因此通过写入校正信号，可以使液晶元件的响应时间缩短。如这种加上校正信号的驱动方法还被称为过驱动。本实施方式中的过驱动即使在信号写入周期比输入到显示装置的像素信号的周期(输入图像信号周期Tin)短，也对照信号写入周期而校正信号电平，从而可以在信号写入周期内使显示元件响应到所希望的亮度。作为信号写入周期比输入图像信号周期Tin短的情况，可以举出例如将一个元图像分割为多个子图像，并且使该多个子图像在1帧期间内依次显示的情况。
接着，参照图29A和29B说明在以有源矩阵方式驱动的显示装置中对信号写入时的信号电平进行校正的方法的例子。图29A是示出如下的图表：横轴表示时间，纵轴表示信号写入时的信号电平，并且示意性地表示在某一个显示元件中的信号写入时的信号电平的随时间变化。图29B是示出如下的图表：横轴表示时间，纵轴表示显示电平，并且示意性地表示在某一个显示元件中的显示电平的随时间变化。此外，在显示元件为液晶元件的情况下，可以将信号写入时的信号电平设为电压，将显示电平设为液晶元件的透过率。下面，将图29A中的纵轴设为电压、将图29B中的纵轴为透过率进行说明。此外，本实施方式中的过驱动还包括信号电平为电压以外(占空比、电流等)的情况。此外，本实施方式中的过驱动也包括显示电平为透过率以外(亮度、电流等)的情况。此外，液晶元件具有在电压为0时成为黑色显示的常黑型(例如：VA模式、IPS模式等)和在电压为0时成为白色显示的常白型(例如：TN模式、OCB模式等)，但是图29B所示的图表对应于上述双方，可以设为在常黑型的情况下，越向图表的上方透过率越大，并且在常白型的情况下，越向图表的下方透过率越大。换言之，本实施方式中的液晶模式既可以为常黑型，又可以为常白型。此外，在时间轴中以虚线表示信号写入定时，将从进行了信号写入后到进行下一次信号写入为止的期间称为保持期间Fi。在本实施方式中，i为整数，设为表示每个保持期间的指标(index)。在图29A及29B中，i为0至2，但i也可以为这些之外的整数(未图示0至2之外的情况)。此外，在保持期间Fi中，将实现对应于图像信号的亮度的透过率设为Ti，将在稳定状态下提供透过率Ti的电压设为Vi。此外，图29A中的虚线5101表示不进行过驱动时的施加到液晶元件的电压的随时间变化，实线5102表示本实施方式中的进行过驱动时的施加到液晶元件的电压的随时间变化。与此相同，图29B中的虚线5103表示不进行过驱动时的液晶元件的透过率的随时间变化，并且实线5104表示本实施方式中的进行过驱动时的液晶元件的透过率的随时间变化。此外，将在保持期间Fi的末尾中的所希望的透过率Ti和实际上的透过率的差异表示为误差αi。
在图29A所示的图表中，在保持期间F0设在虚线5101和实线5102中均施加有所希望的电压V0，在图29B所示的图表中，设在虚线5103和实线5104中均获得所希望的透过率T0。再者，在不进行过驱动的情况下，如虚线5101所示在保持期间F1的初期中对液晶元件施加有所希望的电压V1，但是如已所述，信号被写入的期间与保持期间相比极短，并且保持期间中的大部分的期间成为恒电荷状态，因此在保持期间随着透过率的变化，施加到液晶元件的电压发生变化，在保持期间F1的末尾中成为与所希望的电压V1的差异较大的电压。此时，图29B所示的图表中的虚线5103也与所希望的透过率T1的差异较大。因此，不能进行忠实于图像信号的显示，导致图像质量降低。另一方面，在进行本实施方式中的过驱动的情况下，如实线5102所示，设为在保持期间F1的初期中，对液晶元件施加比所希望的电压V1大的电压V1′。换言之，预测在保持期间F1中施加到液晶元件的电压逐渐变化的情形，以在保持期间F1的末尾中使施加到液晶元件的电压成为所希望的电压V1附近的电压的方式，在保持期间F1的初期中，将从所希望的电压V1校正后的电压V1′施加到液晶元件，从而可以对液晶元件正确地施加所希望的电压V1。此时，如图29B的图表中的实线5104所示，在保持期间F1的末尾中获得所希望的透过率T1。换言之，尽管在保持期间中的大部分的期间中成为恒电荷状态，也可以实现信号写入周期内的液晶元件的响应。接着，在保持期间F2中，表示所希望的电压V2小于V1的情况，但是这种情况也与保持期间F1同样，预测在保持期间F2中施加到液晶元件的电压逐渐变化的情形，以在保持期间F2的末尾中使施加到液晶元件的电压成为所希望的电压V2附近的电压的方式，在保持期间F2的初期中，将从所希望的电压V2校正后的电压V2′施加到液晶元件即可。由此，如图29B的图表中的实线5104所示，在保持期间F2的末尾中获得所希望的透过率T2。此外，如保持期间F1那样，在Vi大于Vi-1的情况下，将校正了的电压Vi′优选校正为大于所希望的电压Vj。再者，如保持期间F2那样，在Vi小于Vi-1的情况下，将校正了的电压Vi′优选校正为小于所希望的电压Vi。此外，可以通过预先测量液晶元件的响应特性来导出具体的校正值。作为组装到装置的方法，有如下方法：将校正式公式化并嵌入到逻辑电路的方法；将校正值作为查找表(look up table)存储在存储器中，并且根据需要读出校正值的方法等。
此外，在实际上作为装置实现本实施方式中的过驱动的情况下，有各种限定。例如，电压的校正必须在源极驱动器的额定电压的范围内进行。换言之，在所希望的电压原来就是大的数值且理想的校正电压超过源极驱动器的额定电压的情况下，不能完成校正。参照图29C及29D说明这种情况的问题。与图29A同样，图29C示出是如下的图表：横轴表示时间，纵轴表示电压，并且示意性地表示某一个液晶元件中的电压的随时间变化作为实线5105。与图29B同样，图29D是示出如下的图表：横轴表示时间，纵轴表示透过率，并且示意性地表示某一个液晶元件中的透过率的随时间变化作为实线5106。此外，关于其它表示方法，与图29A和29B同样，因此省略说明。在图29C及29D中表示如下状态：用来实现保持期间F1中的所希望的透过率T1的校正电压V1′超过源极驱动器的额定电压，因此不得不使V1′＝V1，不能进行充分的校正。此时，保持期间F1的末尾中的透过率成为与所希望的透过率T1偏离误差α1的值。但是，因为误差α1增大时局限于当所希望的电压原来是较大的值时，所以在很多的情况下，由于误差α1的发生导致的图像质量降低本身在容许的范围内。然而，由于误差α1增大，电压校正的算法内的误差也增大。换言之，在电压校正的算法中假设在保持期间的末尾中获得所希望的透过率的情况下，尽管实际上误差α1增大，但是由于设为误差α1较小而进行电压的校正，所以其次的保持期间F2中的校正中包含误差，其结果，导致误差α2也增大。再者，若误差α2增大，则导致其次的误差α3进一步增大，这样误差连锁地增大，其结果导致图像质量明显降低。在本实施方式中的过驱动中，为了抑制误差这样连锁地增大的情形，在保持期间Fi中校正电压Vi′超过源极驱动器的额定电压时，预测保持期间Fi的末尾中的误差αi，并且考虑该误差αi的大小，可以调整保持期间Fi+1中的校正电压。这样，即使误差αi增大，也可以尽量减小误差αi+1受到的影响，因此可以抑制误差连锁地增大的情形。参照图29E及29F说明在本实施方式中的过驱动中尽量减小误差α2的例子。在图29E所示的图表中，进一步调整图29C所示的图表的校正电压V2’并将设为校正电压V2”时的电压的随时间变化表示为实线5107。图29F所示的图表表示由图29E所示的图表进行电压的校正时的透过率的随时间变化。在图29D所示的图表中的实线5106中，由于校正电压V2，而产生过校正(是指误差大的情况下的校正)，但是在图29F所示的图表中的实线5108中，根据考虑误差α1并调整的校正电压V2”抑制过校正，使误差α2最小。此外，通过预先测量液晶元件的响应特性可以导出具体的校正值。作为组装到装置的方法，有如下方法：将校正式公式化并嵌入到逻辑电路的方法；将校正值作为查找表(look up table)存储到存储器中，并根据需要读出校正值的方法等。再者，可以与计算校正电压Vi，的部分另行地追加这些方法，或者将这些方法嵌入到计算校正电压Vi，的部分。此外，考虑误差αi-1进行了调整的校正电压Vi”的校正量(与所希望的电压Vi的差异)优选小于Vj’的校正量。换言之，优选设为|Vi”-Vi|＜|Vi’-Vi|。
此外，信号写入周期越短，由于理想的校正电压超过源极驱动器的额定电压而产生的误差αi越大。这是因为信号写入周期越短，需要使液晶元件的响应时间也越短，其结果需要更大的校正电压的缘故。再者，所需要的校正电压增大的结果，校正电压超过源极驱动器的额定电压的频度也变高，因此产生较大的误差αi的频度也变高。因此，可以说信号写入周期越短，本实施方式中的过驱动越有效。具体而言，在使用如下驱动方法的情况下利用本实施方式中的过驱动时发挥特别的效果，即：在将一个元图像分成为多个子图像，并在1帧期间内依次显示该多个子图像的情况；从多个图像检测出图像所包括的运动，生成该多个图像的中间状态的图像，并插入到该多个图像之间而进行驱动(所谓的运动补偿倍速驱动)的情况；或者组合上述的情况等。
此外，源极驱动器的额定电压除了上述的上限之外还存在下限。例如，可以举出不能施加小于电压0的电压的情况。此时，与上述的上限的情况同样，不能施加理想的校正电压，因此误差αi增大。但是，在此情况下，也与上述方法同样，可以预测保持期间Fi的末尾中的误差αi，考虑该误差αi的大小来调整保持期间Fi+1中的校正电压。此外，在可以施加小于电压0的电压(负的电压)作为源极驱动器的额定电压的情况下，也可以对液晶元件施加负的电压作为校正电压。这样，可以预测恒电荷状态的电位的变动，并调整为保持期间Fi的末尾中施加到液晶元件的电压成为所希望的电压Vi附近的电压。
此外，为了抑制液晶元件的劣化，可以与过驱动组合而实施将施加到液晶元件的电压的极性定期反转的所谓的反转驱动。换言之，本实施方式中的过驱动包括与反转驱动同时进行的情况。例如，在信号写入周期为输入图像信号周期Tin的1/2的情况下，若使极性反转的周期和输入图像信号周期Tin为相同程度，则每两次交替地进行正极性的信号的写入和负极性的信号的写入。如此，使极性反转的周期长于信号写入周期，从而可以减少像素的充放电的频度，因此减少功耗。但是，如果使极性反转的周期过长，有时产生由于极性的不同而导致的亮度差被观察为闪烁的问题，因此使极性反转的周期优选与输入图像信号周期Tin相同的程度或比输入图像信号周期Tin短。
实施方式10
接着，说明显示装置的其它结构例及其驱动方法。在本实施方式中，说明如下方法，即：在显示装置的内部基于多个输入图像而生成对从显示装置的外部输入的图像(输入图像)的运动进行插值的图像，并且依次显示该生成的图像(生成图像)和输入图像。此外，通过将生成图像作为对输入图像的运动进行插值这样的图像，可以使运动图像的运动平滑，而且可以改善由于保持驱动引起的残影等导致的运动图像的质量降低的问题。在此，下面说明运动图像的插值。关于运动图像的显示，理想的是通过实时控制每个像素的亮度来实现，但是像素的实时单独控制很难实现，有如下问题：控制电路的数量变得庞大的问题；布线空间的问题；以及输入图像的数据量变庞大的问题等。因此，通过以一定的周期依次显示多个静止图像使得显示看起来像运动图像，来进行显示装置的运动图像的显示。该周期(在本实施方式中称为输入图像信号周期，表示为Tin)被标准化，例如根据NTSC标准为1/60秒，根据PAL标准为1/50秒。采用这种程度的周期也不会在作为脉冲型显示装置的CRT中发生运动图像显示的问题。但是，在保持型显示装置中，当原样地显示依照这些标准的运动图像时，发生由于是保持型而引起的残影等而使显示不清楚的问题(保持模糊；hold blur)。保持模糊是由于人眼的追随引起的无意识的运动的插值与保持型的显示的不一致(discrepancy)而被观察的，因此能够通过使输入图像信号周期比以往的标准短(近似于像素的实时单独控制)，来减少保持模糊，但是缩短输入图像信号周期带来标准的改变，而且数据量也增大，所以很困难。但是，基于标准化了的输入图像信号，在显示装置内部生成对输入图像的运动进行插值这样的图像，并且利用该生成图像对输入图像进行插值而进行显示，从而可以减少保持模糊，而不用改变标准或增大数据量。如此，将基于输入图像信号在显示装置内部生成图像信号，并对输入图像的运动进行插值的处理称为运动图像的插值。
通过本实施方式中的运动图像的插值方法，可以减少运动图像的模糊。本实施方式中的运动图像的插值方法可以分为图像生成方法和图像显示方法。再者，关于特定模式的运动，通过使用其它的图像生成方法及/或图像显示方法，可以有效地减少运动图像的模糊。图30A和30B是用来说明本实施方式中的运动图像的插值方法的一个例子的示意图。在图30A和30B中，横轴表示时间，并且根据横方向的位置表示每个图像被处理的定时。记载有“输入”的部分表示输入图像信号被输入的定时。在此，作为在时间上相邻的两个图像，关注图像5121及图像5122。输入图像以周期Tin的间隔被输入。此外，有时将一个周期Tin的长度记为1帧或1帧期间。记载有“生成”的部分表示基于输入图像信号新生成图像的定时。在此，关注作为基于图像5121及图像5122而生成的生成图像的图像5123。记载有“显示”的部分表示在显示装置上显示图像的定时。此外，虽然关于关注的图像之外的图像只用虚线记载，但是与关注的图像同样地处理，从而可以实现本实施方式中的运动图像的插值方法的一个例子。
如图30A所示，在本实施方式中的运动图像的插值方法的一个例子中，使基于在时间上相邻的两个输入图像生成的生成图像显示在显示该两个输入图像的定时的间隙，从而可以进行运动图像的插值。此时，显示图像的显示周期优选为输入图像的输入周期的1/2。但是，不局限于此，可以采用各种显示周期。例如，使显示周期比输入周期的1/2短，从而可以进一步平滑地显示运动图像。或者，使显示周期比输入周期的1/2长，从而可以减少功耗。此外，在此，基于在时间上相邻的两个输入图像而生成了图像，但是作为基础的输入图像不局限于两个，可以使用各种数量。例如，当基于在时间上相邻的三个(也可以是三个以上)输入图像生成图像时，与基于两个输入图像的情况相比，可以获得精确度更高的生成图像。另外，将图像5121的显示定时设定为与图像5122的输入定时相同时刻，换言之使相对于输入定时的显示定时延迟1帧，但是本实施方式中的运动图像的插值方法中的显示定时不局限于此，可以使用各种显示定时。例如，可以使相对于输入定时的显示定时延迟1帧以上。这样，可以使作为生成图像的图像5123的显示定时延迟，因此可以使生成图像5123所需的时间中有余量，减少功耗且降低制造成本。此外，当使相对于输入定时的显示定时过迟时，保持输入图像的期间延长，保持所需要的存储器容量增大，因此相对于输入定时的显示定时优选延迟1帧至延迟2帧程度。
在此说明基于图像5121及图像5122生成的图像5123的具体生成方法的一个例子。为了对运动图像进行插值，需要检测出输入图像的运动，但是在本实施方式中，为了检测出输入图像的运动，可以采用称为块匹配法的方法。但是，不局限于此，可以采用各种方法(取图像数据的差分的方法、利用傅里叶变换的方法等)。在块匹配法中，首先将1张输入图像的图像数据(在此是图像5121的图像数据)存储在数据存储单元(半导体存储器、RAM等的存储电路等)。并且，将其次的帧中的图像(在此是图像5122)分割为多个区域。此外，如图30A那样，分割了的区域是相同形状的矩形，但是不局限于此，可以采用各种方式(根据图像改变形状或大小等)。然后，按分割了的每个区域，与存储在数据存储单元中的前一个帧的图像数据(在此是图像5121的图像数据)进行数据的比较，搜索图像数据相似的区域。在图30A的例子中示出：从图像5121中搜索与图像5122中的区域5124的数据相似的区域，并搜索出区域5126。此外，当在图像5121中进行搜索时，优选限定搜索范围。在图30A的例子中，作为搜索范围设定区域5125，其大小为区域5124的面积的四倍左右。此外，通过使搜索范围比它还大，可以在运动快的运动图像中也提高检测精度。但是，当过宽地进行搜索时，搜索时间变得极长，难以实现运动的检测，因此区域5125优选为区域5124的面积的两倍至六倍程度。然后，作为运动矢量5127求得被搜索的区域5126和图像5122中的区域5124的位置的差异。运动矢量5127表示区域5124中的图像数据的1帧期间的运动。再者，为了生成表示运动的中间状态的图像，作成不改变运动矢量的方向而改变大小的图像生成用矢量5128，并且根据图像生成用矢量5128使图像5121中的区域5126所包括的图像数据移动，从而形成图像5123中的区域5129内的图像数据。在图像5122中的所有的区域中进行上述一系列的处理，从而可以生成图像5123。再者，通过依次显示输入图像5121、生成图像5123、输入图像5122，可以对运动图像进行插值。此外，图像中的物体5130在图像5121及图像5122中位置不同(就是会移动)，但是生成的图像5123成为图像5121及图像5122中的物体的中间点。通过显示这种图像，可以使运动图像的运动平滑，改善由于残影等引起的运动图像的不清楚。
此外，图像生成用矢量5128的大小可以根据图像5123的显示定时来决定。在图30A的例子中，图像5123的显示定时为图像5121及图像5122的显示定时的中间点(1/2)，因此图像生成用矢量5128的大小为运动矢量5127的1/2，但是除此之外，例如也可以在显示定时为1/3的时刻将大小设为1/3，在显示定时为2/3的时刻将大小设为2/3。
此外，这样，在使具有各种运动矢量的多个区域分别移动而形成新的图像的情况下，有时在移动目的地的区域内产生其它区域已经移动的部分(重复)、没有从任何区域移动过来的部分(空白)。关于这些部分，可以校正数据。作为重复部分的校正方法，例如可以采用如下方法：取重复数据的平均的方法；以运动矢量的方向等决定优先级且将优先级高的数据作为生成图像内的数据的方法；关于颜色(或亮度)使某一方优先但是关于亮度(或颜色)取平均的方法等。作为空白部分的校正方法，可以使用如下方法：将图像5121或图像5122的该位置中的图像数据原样地作为生成图像内的数据的方法；取图像5121或图像5122的该位置中的图像数据的平均的方法等。再者，通过以按照图像生成用矢量5128的大小的定时显示所生成的图像5123，可以使运动图像的运动平滑，并且能够改善由于保持驱动的残影等导致的运动图像的质量降低的问题。
如图30B所示，在本实施方式中的运动图像的插值方法的另一个例子中，在基于在时间上相邻的两个输入图像而生成的生成图像显示在显示该两个输入图像的定时的间隙的情况下，将每个显示图像进一步分割成多个子图像并显示，从而可以进行运动图像的插值。在此情况下，除了由于图像显示周期变短带来的优点之外，还可以获得由于暗的图像被定期显示(显示方法近似于脉冲型)带来的优点。换言之，与只将图像显示周期设为图像输入周期的1/2的长度的情况相比，可以进一步改善由于残影等引起的运动图像的不清楚。在图30B的例子中，“输入”及“生成”可以进行与图30A的例子同样的处理，因此省略说明。图30B的例子中的“显示”可以将一个输入图像或/及生成图像分割成多个子图像进行显示。具体而言，如图30B所示，通过将图像5121分割为子图像5121a及5121b并依次显示，从而使人眼感觉显示了图像5121，通过将图像5123分割为子图像5123a及5123b并依次显示，从而使人眼感觉显示了图像5123，通过将图像5122分割为子图像5122a及5122b并依次显示，从而使人眼感觉显示了图像5122。换言之，作为被人眼感觉的图像，与图30A的例子同样，并且能够使显示方法近似于脉冲型，因此可以进一步改善由于残影等造成的运动图像的不清楚。此外，在图30B中子图像的分割数为两个，但是不局限于此，可以使用各种分割数。另外，虽然在图30B中显示子图像的定时为等间隔(1/2)，但是不局限于此，可以使用各种显示定时。例如通过使暗的子图像(5121b、5122b、5123b)的显示定时变旱(具体而言从1/4至1/2的定时)，可以使显示方法进一步近似于脉冲型，因此可以进一步改善由于残影等造成的运动图像的不清楚。或者，通过使暗的子图像的显示定时延迟(具体而言，从1/2至3/4的定时)，可以延长明亮的图像的显示期间，因此可以提高显示效率并减少功耗。
本实施方式中的运动图像的插值方法的另一个例子是检测出图像内运动的物体的形状并根据运动的物体的形状进行不同的处理的例子。图30C所示的例子与图30B的例子同样表示显示的定时，并表示所显示的内容为运动的字符(也称为卷动文本(scroll text)、字幕(telop)等)的情况。此外，关于“输入”及“生成”，可以与图30B同样，因此未图示。有时根据运动的物体的性质，保持驱动中的运动图像的不清楚的程度不同。尤其在很多的情况下，当字符运动时显著地被识别。这是因为，当读运动的字符时视线务必要追随字符，因此容易发生保持模糊。而且，因为在很多情况下字符的轮廓清楚，所以有时由于保持模糊造成的不清楚被进一步强调。换言之，判断在图像内运动的物体是否是字符，当是字符时还进行特别的处理，这对于减少保持模糊是有效的。具体而言，对于在图像内运动的物体进行轮廓检测或/及模式检测等，当判断为该物体是字符时，对从相同的图像分割出的子图像之间也进行运动插值，并显示运动的中间状态，从而使运动平滑。当判断为该物体不是字符时，如图30B所示，若是从相同的图像分割出的子图像，就可以不改变运动的物体的位置而进行显示。在图30C的例子中示出判断为字符的区域5131向上方向运动的情况，其中在图像5121a和图像5121b之间使区域5131的位置不同。关于图像5123a和图像5123b、图像5122a和图像5122b也同样。通过上述，关于特别容易观察保持模糊的运动的字符，与通常的运动补偿倍速驱动相比可以更平滑地运动，因此可以进一步改善由于残影等造成的运动图像的不清楚。
实施方式11
半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等大型游戏机等。
图24A示出电视装置9600。在电视装置9600中，框体9601安装有显示部9603。利用显示部9603可以显示影像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的影像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机及调制解调器等的结构。可以利用接收器来接收通常的电视广播。另外，当通过调制解调器连接到以有线或无线方式的通信网络时，可以进行单向的(从发送者到接收者)或者双向的(发送者和接收者之间、或接收者彼此之间)信息通信。
图24B示出数码相框9700。例如，在数码相框9700中，框体9701安装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。这些结构也可以安装到与显示部同一个面，但是通过将它设置在侧面或背面上可以提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
另外，数码相框9700可以采用以无线的方式发送和接收信息的结构。也可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图25A示出便携式游戏机，它由框体9881及框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图25A所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的器件：力、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要至少具备半导体装置即可，且可以采用适当地设置有其他附属设备的结构。图25A所示的便携式游戏机具有如下功能：读出储存在记录介质中的程序或数据并将它显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。另外，图25A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种功能。
图25B示出大型游戏机的一种的投币机9900。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动杆、停止开关等操作单元、投币孔、扬声器等。当然，投币机9900的结构不局限于上述结构，只要至少具备半导体装置即可，且可以采用适当地设置有其他附属设备的结构。
图26A示出移动电话机1000。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图26A所示的移动电话机1000可以通过用手指等触摸显示部1002来输入信息。此外，可以通过用手指等触摸显示部1002来打电话或进行电子邮件的输入等的操作。
显示部1002的画面主要有三个模式。第一模式是以图像的显示为主的显示模式，第二模式是以文字等的信息的输入为主的输入模式。第三模式是显示模式和输入模式的两种模式组合的显示+输入模式。
例如，当打电话或写电子邮件时，将显示部1002设定为以文字输入为主的文字输入模式，并可以进行在画面上显示的文字的输入操作。此时，优选的是，在显示部1002的画面的大部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置陀螺仪、加速度传感器等具有检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(竖向还是横向)，从而可以对显示部1002的画面显示进行自动切换。
此外，通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号是动态图像的数据时，则切换成显示模式，而当显示在显示部上的图像是文本数据时，则切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，从而可以进行身份识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，还可以拍摄手指静脉、手掌静脉等。
图26B也示出移动电话机的一个例子。图26B中的移动电话机包括显示装置9410和通信装置9400；显示装置9410具有包括显示部9412和操作按钮9413的框体9411；通信装置9400具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405和当收到来电时发光的发光部9406的框体9401；具有显示功能的显示装置9410与具有电话功能的通信装置9400可以在箭头所示的两个方向装卸。因此，显示装置9410和通信装置9400可以沿其短轴或长轴彼此安装。当只需要显示功能时，从通信装置9400卸下显示装置9410，而可以单独使用显示装置9410。通信装置9400和显示装置9410可以以无线通信或有线通信发送和接收图像或输入信息，并且它们分别具有可充电的电池。
另外，本实施方式可以与其他实施方式适当地组合而使用。
实施方式12
在本实施方式中说明在驱动电路部中配置具有透光性的晶体管和背栅极，并且在像素中使用具有透光性的晶体管的显示装置。此外，根据本实施方式的半导体装置的很多部分与实施方式1及实施方式2相同。从而，以下省略重复结构、重复附图标记等的说明。
图31A示出驱动电路部的晶体管和像素部的晶体管的截面图。
在图31A中，首先在具有绝缘面的衬底100上形成导电层220a。导电层220a具有驱动电路部中的晶体管的背栅电极的功能。通过对背栅电极施加预定的电压，一定程度能够控制晶体管的阈值电压。
此外，在导电层220a使用与后面的工序形成的导电层122及导电层165相同的材料形成的情况下，容易共享材料和制造装置，因此有助于低成本化、处理量的提高等。当然，不一定需要使用相同材料形成导电层122、导电层165、导电层220a。
接着，覆盖衬底100及导电层220a地形成绝缘层230。通过将绝缘层230形成得薄，缩短导电层220a和在后面的工序中形成的半导体层133b的距离，因此可以增强从背栅极对晶体管的沟道施加的电场，其结果是可以容易控制使用背栅电极的晶体管的阈值电压。
接着，在绝缘层230上与实施方式1同样地形成晶体管。此外，导电层111a、导电层111b、导电层154a、导电层154b、半导体层133a使用具有透光性的材料形成，并且导电层122及导电层165使用低电阻材料形成。
像这样，通过在驱动电路部中的晶体管中形成背栅电极，像素部中的晶体管仅使用具有透光性的材料形成，提高开口率，并控制驱动电路部中的晶体管的阈值电压。
此外，在本实施方式中，可以使用多灰度级掩模来制造(参照图31B)。至于使用多灰度级掩模的制造方法，在实施方式2中描述。
此外，在使用多灰度级掩模的结构中，可以在像素部中的晶体管中配置使用具有透光性的材料的背栅电极。通过使用背栅电极控制像素部中的晶体管的阈值电压，可以期待借助于泄漏电流的降低的功耗的减少、显示质量的改善等的效果。
此外，在图31A、31B中，可以使用导电层210a、导电层220a或导电层210b来形成电容元件。由此，可以缩小由像素部、驱动电路部形成的电容元件的面积，可以提高布局的自由度。
此外，如图31C所示，可以将背栅电极用于布线的一部分。在该图中，用作晶体管的源电极(漏电极)的导电层122、用作布线的导电层220b通过接触孔172被连接。由此，可以降低驱动电路部内的引导布线的电阻。
此外，在像素部中，也可以使驱动电路部中的晶体管的栅电极(用作布线的导电层220a)引导并将它用作遮光膜(黑矩阵)。由此，可以减少工序数量。
此外，将本发明的显示装置可以应用于液晶显示装置、发光显示装置、电子纸等。
本说明书根据2009年8月7日在日本专利局受理的日本专利申请编号2009-184343而制作，所述申请内容包括在本说明书中。

Claims (12)

1.一种半导体装置，包括：
包括第一薄膜晶体管的像素部；以及
包括第二薄膜晶体管的驱动电路部，
其中，所述像素部和所述驱动电路部形成在衬底上，
在所述衬底上所述第一薄膜晶体管包括：
第一源电极层，
第一漏电极层，
与所述第一源电极层及所述第一漏电极层电连接地形成的氧化物半导体层，
覆盖所述氧化物半导体层地形成的栅极绝缘层，
在与所述氧化物半导体层重叠的所述栅极绝缘层的区域上设置的第一栅电极层，
覆盖所述第一栅电极层地形成的保护绝缘层，以及
所述保护绝缘层上的像素电极层，
所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层、所述氧化物半导体层、所述栅极绝缘层、所述第一栅电极层、所述保护绝缘层以及所述像素电极层具有透光性，
所述第二薄膜晶体管的第二栅电极层由所述保护绝缘层覆盖，
并且，所述第二薄膜晶体管的第二源电极层、第二漏电极层以及所述第二栅电极层的材料与所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层以及所述第一栅电极层的材料不同，并且所述第二薄膜晶体管的所述第二源电极层、所述第二漏电极层以及所述第二栅电极层的材料是其电阻低于所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层及所述第一栅电极层的电阻的导电材料。
2.根据权利要求1所述的半导体装置，其中所述第二薄膜晶体管的所述第二栅电极层、所述第二源电极层及所述第二漏电极层由包含以选自Al、Cr、Cu、Ta、Ti、Mo以及W中的元素为主要成分的膜或者包含所述元素中的任何元素的合金膜的叠层形成。
3.根据权利要求1所述的半导体装置，其中所述第二薄膜晶体管在所述衬底上包括，所述第二源电极层；所述第二漏电极层；与所述第二源电极层及所述第二漏电极层电连接地形成的所述氧化物半导体层；覆盖所述氧化物半导体层地形成的所述栅极绝缘层；以及在与所述氧化物半导体层重叠的所述栅极绝缘层的区域上设置的所述第二栅电极层。
4.根据权利要求1所述的半导体装置，其中所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层、所述第一栅电极层以及所述像素电极层分别使用选自氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金、氧化锌中的任何元素的膜；或者包含组合所述膜的叠层形成。
5.根据权利要求1所述的半导体装置，在所述衬底上还包括电容器部，
其中所述电容器部包括电容布线及与该电容布线重叠的电容电极，
并且所述电容布线及所述电容电极具有透光性。
6.根据权利要求1所述的半导体装置，其中所述第二薄膜晶体管具有背栅极。
7.一种半导体装置，包括：
包括第一薄膜晶体管的像素部；以及
包括第二薄膜晶体管的驱动电路部，
其中，所述像素部和所述驱动电路部形成在衬底上，
在所述衬底上所述第一薄膜晶体管包括：
第一源电极层，
第一漏电极层，
与所述第一源电极层及所述第一漏电极层电连接地形成的氧化物半导体层，
覆盖所述氧化物半导体层地形成的栅极绝缘层，
在与所述氧化物半导体层重叠的所述栅极绝缘层的区域上设置的第一栅电极层，
覆盖所述第一栅电极层地形成的保护绝缘层，以及
所述保护绝缘层上的像素电极层，
所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层、所述氧化物半导体层、所述栅极绝缘层、所述第一栅电极层、所述保护绝缘层以及所述像素电极层具有透光性，
所述第二薄膜晶体管的所述第二栅电极层由所述保护绝缘层覆盖，
并且，所述第二薄膜晶体管的所述第二源电极层、所述第二漏电极层以及所述第二栅电极层使用如下膜的叠层形成，包含与所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层以及所述第一栅电极层相同的材料的膜；以及包含其电阻低于所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层及所述第一栅电极层的电阻的导电材料的膜。
8.根据权利要求7所述的半导体装置，其中包含其电阻低于所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层及所述第一栅电极层的电阻的导电材料的所述膜是具有以选自Al、Cr、Cu、Ta、Ti、Mo以及W中的元素为主要成分的膜或者具有包含上述元素中的任何元素的合金膜的叠层。
9.根据权利要求7所述的半导体装置，其中所述第二薄膜晶体管在所述衬底上包括，所述第二源电极层；所述第二漏电极层；与所述第二源电极层及所述第二漏电极层电连接地形成的所述氧化物半导体层；覆盖所述氧化物半导体层地形成的所述栅极绝缘层；以及在与所述氧化物半导体层重叠的所述栅极绝缘层的区域上设置的所述第二栅电极层。
10.根据权利要求7所述的半导体装置，其中所述第一薄膜晶体管的所述第一源电极层、所述第一漏电极层、所述第一栅电极层以及所述像素电极层分别使用选自氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金、氧化锌中的任何元素的膜；或者包含组合所述膜的叠层形成。
11.根据权利要求7所述的半导体装置，在所述衬底上还包括电容器部，
其中所述电容器部包括电容布线及与该电容布线重叠的电容电极，
并且所述电容布线及所述电容电极具有透光性。
12.根据权利要求7所述的半导体装置，其中所述第二薄膜晶体管具有背栅极。
CN201010248865.1A 2009-08-07 2010-08-06 半导体装置及其制造方法 Expired - Fee Related CN101997006B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-184343 2009-08-07
JP2009184343 2009-08-07

Publications (2)

Publication Number Publication Date
CN101997006A true CN101997006A (zh) 2011-03-30
CN101997006B CN101997006B (zh) 2015-07-15

Family

ID=43534149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010248865.1A Expired - Fee Related CN101997006B (zh) 2009-08-07 2010-08-06 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8384085B2 (zh)
JP (2) JP5642447B2 (zh)
KR (1) KR101709750B1 (zh)
CN (1) CN101997006B (zh)
TW (2) TWI489618B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367458A (zh) * 2012-04-03 2013-10-23 元太科技工业股份有限公司 薄膜晶体管及其制造方法
CN105470205A (zh) * 2015-12-24 2016-04-06 上海天马有机发光显示技术有限公司 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法
CN107086244A (zh) * 2017-04-28 2017-08-22 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板和显示装置
JP2018026551A (ja) * 2016-07-27 2018-02-15 株式会社半導体エネルギー研究所 トランジスタ、半導体装置及び電子機器
CN108766352A (zh) * 2012-11-14 2018-11-06 索尼公司 发光元件、显示器件及电子装置
CN109964172A (zh) * 2016-11-23 2019-07-02 株式会社半导体能源研究所 显示装置、显示模块及电子设备
CN110741428A (zh) * 2018-02-28 2020-01-31 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN111381409A (zh) * 2018-12-28 2020-07-07 乐金显示有限公司 驱动电路、显示面板和显示装置
CN112331141A (zh) * 2020-11-03 2021-02-05 Tcl华星光电技术有限公司 Oled显示面板和显示装置
CN113314545A (zh) * 2015-04-20 2021-08-27 株式会社半导体能源研究所 半导体装置及电子设备

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102148664B1 (ko) * 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101686089B1 (ko) 2010-02-19 2016-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101567114B1 (ko) * 2010-02-22 2015-11-06 가부시키가이샤 제이올레드 발광 장치와 그 제조 방법
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012117936A1 (ja) 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9634029B2 (en) * 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US8804344B2 (en) * 2011-06-10 2014-08-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
TWI544263B (zh) * 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
CN102629585B (zh) * 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
WO2013120581A1 (en) * 2012-02-15 2013-08-22 Merck Patent Gmbh Planarization layer for organic electronic devices
CN102655155B (zh) * 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
US20160315196A1 (en) * 2012-04-13 2016-10-27 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
TWI477867B (zh) * 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
TW202422663A (zh) 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9265458B2 (en) 2012-12-04 2016-02-23 Sync-Think, Inc. Application of smooth pursuit cognitive testing paradigms to clinical drug development
US9380976B2 (en) 2013-03-11 2016-07-05 Sync-Think, Inc. Optical neuroinformatics
US9608122B2 (en) * 2013-03-27 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104112777B (zh) * 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6128961B2 (ja) * 2013-05-30 2017-05-17 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP6281383B2 (ja) * 2014-04-02 2018-02-21 株式会社デンソー 半導体素子
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
KR102275708B1 (ko) * 2015-04-24 2021-07-09 삼성전자주식회사 디스플레이 드라이버 집적 회로의 제조 방법
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6832634B2 (ja) * 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
US10115828B2 (en) * 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
KR20170059364A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN107018289B (zh) 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US10096718B2 (en) * 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
JP6871722B2 (ja) * 2016-11-17 2021-05-12 株式会社半導体エネルギー研究所 半導体装置
JP7171609B2 (ja) * 2017-04-14 2022-11-15 スリーエム イノベイティブ プロパティズ カンパニー 耐久性のある低放射性窓用フィルム構造体
US10242618B2 (en) * 2017-08-31 2019-03-26 ThirdEye Gen, Inc OLED driver, OLED apparatus equipped with the driver and method of the apparatus
CN215266192U (zh) * 2018-08-23 2021-12-21 株式会社国际电气 基板处理装置
CN109324454B (zh) * 2018-09-30 2020-10-16 惠科股份有限公司 一种显示面板和显示装置
US11676756B2 (en) 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
CN111415908B (zh) 2019-01-07 2022-02-22 台达电子企业管理（上海）有限公司 电源模块、芯片嵌入式封装模块及制备方法
US11316438B2 (en) 2019-01-07 2022-04-26 Delta Eletronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
CN111415909B (zh) 2019-01-07 2022-08-05 台达电子企业管理（上海）有限公司 多芯片封装功率模块
CN110660813A (zh) * 2019-08-21 2020-01-07 福建华佳彩有限公司 一种oled面板及制作方法
CN110600507B (zh) * 2019-08-21 2024-04-16 福建华佳彩有限公司 一种oled面板及制作方法
CN110993652B (zh) * 2019-11-22 2023-05-19 福建华佳彩有限公司 一种屏下摄像头结构
CN110993563B (zh) * 2019-11-22 2023-05-19 福建华佳彩有限公司 一种oled面板及制作方法
US20220208939A1 (en) * 2020-12-24 2022-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027247A1 (en) * 2000-09-06 2002-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN1945856A (zh) * 2001-10-30 2007-04-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN101154342A (zh) * 2006-09-29 2008-04-02 株式会社半导体能源研究所 显示装置和电子装置
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
JPH07113728B2 (ja) 1989-05-26 1995-12-06 シャープ株式会社 アクティブマトリクス基板
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4741569B2 (ja) * 2000-12-21 2011-08-03 株式会社半導体エネルギー研究所 発光装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) * 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5030406B2 (ja) * 2004-08-30 2012-09-19 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JPWO2007023612A1 (ja) * 2005-08-26 2009-02-26 コニカミノルタホールディングス株式会社 薄膜トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5057731B2 (ja) * 2005-09-16 2012-10-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008052295A (ja) * 2007-10-11 2008-03-06 Semiconductor Energy Lab Co Ltd 発光装置
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW200921226A (en) * 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7749820B2 (en) 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
TWI830077B (zh) 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027247A1 (en) * 2000-09-06 2002-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN1945856A (zh) * 2001-10-30 2007-04-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101154342A (zh) * 2006-09-29 2008-04-02 株式会社半导体能源研究所 显示装置和电子装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367458A (zh) * 2012-04-03 2013-10-23 元太科技工业股份有限公司 薄膜晶体管及其制造方法
US9368630B2 (en) 2012-04-03 2016-06-14 E Ink Holdings Inc. Thin film transistor and method for manufacturing thin film transistor
CN108766352A (zh) * 2012-11-14 2018-11-06 索尼公司 发光元件、显示器件及电子装置
CN108766352B (zh) * 2012-11-14 2021-12-14 索尼公司 显示器件
CN113314545A (zh) * 2015-04-20 2021-08-27 株式会社半导体能源研究所 半导体装置及电子设备
CN105470205A (zh) * 2015-12-24 2016-04-06 上海天马有机发光显示技术有限公司 一种多层低温多晶硅薄膜晶体管（ltps-tft）制造方法
JP2018026551A (ja) * 2016-07-27 2018-02-15 株式会社半導体エネルギー研究所 トランジスタ、半導体装置及び電子機器
JP7032071B2 (ja) 2016-07-27 2022-03-08 株式会社半導体エネルギー研究所 トランジスタ
CN109964172A (zh) * 2016-11-23 2019-07-02 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US12078902B2 (en) 2016-11-23 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US11726376B2 (en) 2016-11-23 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN107086244A (zh) * 2017-04-28 2017-08-22 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板和显示装置
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN110741428A (zh) * 2018-02-28 2020-01-31 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN111381409B (zh) * 2018-12-28 2023-07-18 乐金显示有限公司 驱动电路、显示面板和显示装置
CN111381409A (zh) * 2018-12-28 2020-07-07 乐金显示有限公司 驱动电路、显示面板和显示装置
CN112331141A (zh) * 2020-11-03 2021-02-05 Tcl华星光电技术有限公司 Oled显示面板和显示装置

Also Published As

Publication number Publication date
US20110031499A1 (en) 2011-02-10
CN101997006B (zh) 2015-07-15
KR20110015388A (ko) 2011-02-15
TW201537722A (zh) 2015-10-01
TW201123423A (en) 2011-07-01
US8384085B2 (en) 2013-02-26
KR101709750B1 (ko) 2017-02-23
JP5951730B2 (ja) 2016-07-13
JP2015062236A (ja) 2015-04-02
JP2011054942A (ja) 2011-03-17
JP5642447B2 (ja) 2014-12-17
TWI543334B (zh) 2016-07-21
TWI489618B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
CN101997006B (zh) 半导体装置及其制造方法
KR102712473B1 (ko) 디스플레이 장치
CN101826520B (zh) 半导体装置
CN101714547B (zh) 显示装置
CN101728276B (zh) 半导体装置的制造方法
CN101826534B (zh) 半导体装置及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN102576732B (zh) 半导体装置与用于制造半导体装置的方法
CN103400838B (zh) 显示装置
CN101752425B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN101714546B (zh) 显示装置及其制造方法
CN102160104B (zh) 半导体装置
CN101713897B (zh) 显示装置
CN102160105B (zh) 显示装置及其制造方法
CN102169906B (zh) 半导体装置
CN101826521A (zh) 半导体装置
CN102013228A (zh) 显示装置以及电子设备
CN101728278A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150715

CF01 Termination of patent right due to non-payment of annual fee