CN107086244A - 薄膜晶体管及制作方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN107086244A
CN107086244A CN201710294861.9A CN201710294861A CN107086244A CN 107086244 A CN107086244 A CN 107086244A CN 201710294861 A CN201710294861 A CN 201710294861A CN 107086244 A CN107086244 A CN 107086244A
Authority
CN
China
Prior art keywords
layer
source
electrode
drain
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710294861.9A
Other languages
English (en)
Inventor
卢鑫泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710294861.9A priority Critical patent/CN107086244A/zh
Publication of CN107086244A publication Critical patent/CN107086244A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、一种阵列基板和一种显示装置。所述薄膜晶体管包括有源层以及同层且间隔设置的源极和漏极，所述有源层包括源极接触区、漏极接触区和连接所述源极接触区和所述漏极接触区的沟道区，所述源极接触区覆盖所述源极的至少一部分，所述漏极接触区覆盖所述漏极的至少一部分，所述沟道区位于所述源极和漏极之间的间隔区。该结构的薄膜晶体管，在制作工艺中，不会产生轻掺杂区，同时，由于源极和漏极之间的区域为沟道区，能够准确定义所形成的沟道区的长度，沟道区的长度确定后，可以准确地确定驱动电压的大小，有利于包括该薄膜晶体管的显示装置进行精确的显示，提高该显示装置的显示性能，提高用户体验。

Description

薄膜晶体管及制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、一种包括该阵列基板的显示装置和一种该薄膜晶体管的制作方法。
背景技术
传统的，氧化物阵列基板由于其优越的性能和相对简易的生产工艺越来越受到各大厂商和科研机构的追捧。其中顶栅结构氧化物阵列基板由于其较低的Cgs和Cgd，在LCD和OLED领域都有不错的应用前景。
但是，常规的顶栅结构阵列基板，如图1所示，在制备中由于采用自对准工艺而会形成一个轻掺杂区114(Lightly Doped Drain，LDD)，该轻掺杂区114不受栅压控制，而且其导体化程度的优劣直接影响到阵列基板200上的薄膜晶体管的性能，同时也由于轻掺杂区114的存在，薄膜晶体管的沟道长度无法准确定义。
因此，如何设计出一种能够准确定义薄膜晶体管的沟道长度的阵列基板成为本领域亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、一种包括该阵列基板的显示装置以及一种该薄膜晶体管的制作方法。
为了实现上述目的，本发明的第一方面，提供一种薄膜晶体管，所述薄膜晶体管包括有源层以及同层且间隔设置的源极和漏极，所述有源层包括源极接触区、漏极接触区和连接所述源极接触区和所述漏极接触区的沟道区，所述源极接触区覆盖所述源极的至少一部分，所述漏极接触区覆盖所述漏极的至少一部分，所述沟道区位于所述源极和漏极之间的间隔区。
优选地，所述源极包括层叠设置的第一源极层和第二源极层，所述第一源极层位于所述源极接触区和所述第二源极层之间，且所述第一源极层的边缘与所述源极接触区的边缘对齐；
所述漏极包括层叠设置的第一漏极层和第二漏极层，所述第一漏极层位于所述漏极接触区和所述第二漏极层之间，且所述第一漏极层的边缘与所述漏极接触区的边缘对齐。
优选地，所述第一源极层和所述第一漏极层由金属材料制成；所述第二源极层和所述第二漏极层由透明导电氧化物材料制成。
优选地，所述薄膜晶体管还包括栅极和栅极绝缘层，所述栅极绝缘层位于所述栅极和所述有源层之间，且所述栅极位于所述有源层的上方。
本发明的第二方面，提供了一种阵列基板，所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括前文记载的所述薄膜晶体管。
优选地，所述阵列基板包括显示区，所述阵列基板的显示区包括多个像素单元，设置在所述显示区中的所述薄膜晶体管前文所述的薄膜晶体管，所述薄膜晶体管设置在所述像素单元中，且像素单元中还设置有像素电极，在同一个所述像素单元中，所述像素电极与所述第二漏极层形成为一体。
优选地，所述阵列基板还包括环绕所述显示区设置的周边区，所述显示区中设置的薄膜晶体管为前文所述的薄膜晶体管，所述源极包括层叠设置的第一源极层和第二源极层，所述阵列基板还包括位于周边区的绑定电极引线层和绑定电极层，所述绑定电极层与所述第二源极层和所述第二漏极层同层设置，所述绑定电极引线层设置在所述栅极绝缘层的上方；所述绑定电极引线层包括多条绑定电极引线，所述绑定电极层包括多个绑定电极，每条绑定电极引线对应至少一个绑定电极，且所述绑定电极引线通过贯穿所述栅极绝缘层的过孔与相应的绑定电极电性连接，所述绑定电极引线用于与电路板绑定连接。
本发明的第三方面，提供了一种显示装置，所述显示装置包括阵列基板，所述阵列基板包括前文记载的所述阵列基板。
本发明的第四方面，提供了一种薄膜晶体管的制作方法，所述制作方法包括：
形成包括源极和漏极的图形，所述源极和所述漏极同层且间隔设置；
形成包括有源层的图形，所述有源层包括源极接触区、漏极接触区和连接所述源极接触区和所述漏极接触区的沟道区，所述源极接触区覆盖所述源极的至少一部分，所述漏极接触区覆盖所述漏极的至少一部分，所述沟道区位于所述源极和漏极之间的间隔区。
优选地，所述形成包括源极和漏极的图形的步骤包括：
形成第二源漏材料层，所述第二源漏层的材料包括透明导电氧化物材料；
形成第一源漏材料层，所述第一源漏材料层的材料包括金属材料；
利用同一张掩模板对所述第一源漏材料层和所述第二源漏材料层进行刻蚀，以形成第一中间源极层和第一中间漏极层，所述第一中间源极层和所述第一中间漏极层间隔设置，以及第二源极层和第二漏极层；
形成有源层的步骤包括：
依次沉积半导体材料层和光刻胶层；
以光刻胶层为掩模刻蚀所述半导体材料层，形成所述有源层；
以有源层为掩模刻蚀所述第一中间源极层和第一中间漏极层，以形成所述第一源极层和所述第一漏极层；所述第一源极层和所述第二源极层形成所述源极，所述第一漏极层和所述第二漏极层形成所述漏极。
本发明的薄膜晶体管，有源层包括源极接触区、漏极接触区和连接源极接触区和漏极接触区的沟道区，源极接触区覆盖部分源极，漏极接触区覆盖部分漏极，沟道区位于源极和漏极之间的间隔区。该结构的薄膜晶体管在制作过程中，先形成源极和漏极，之后再形成有源层，因此，在该薄膜晶体管的制作工艺中，不会产生轻掺杂区，同时，由于源极和漏极之间的区域为沟道区，因此，可以根据实际需要，准确定义所形成的沟道区的长度，沟道区的长度确定后，可以准确地确定驱动电压的大小，有利于包括该薄膜晶体管的显示装置进行精确的显示，提高该显示装置的显示性能，提高用户体验。另外，可在该薄膜晶体管的制作过程中，可以通过控制刻蚀的时间或者刻蚀的深度，以形成所需要结构的薄膜晶体管，结构简单，且有源层分别通过源极接触区和漏极接触区与源极和漏极直接导通，因此，不必再设置过孔结构，因此能够简化制造工艺。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有技术中阵列基板的结构示意图；
图2为本发明第一实施例中阵列基板的结构示意图；
图3为本发明第二实施例中阵列基板的结构示意图；
图4为本发明第三实施例中阵列基板的结构示意图；
图5为本发明第四实施例中阵列基板的结构示意图；
图6为本发明第五实施例中阵列基板的结构示意图；
图7为本发明第六实施例中阵列基板的结构示意图；
图8为本发明第七实施例中阵列基板的结构示意图。
附图标记说明
100：薄膜晶体管；
110：有源层；
111：源极接触区；
112：漏极接触区；
113：沟道区；
114：轻掺杂区；
120：源极；
121：第一源极层；
122：第二源极层；
130：漏极；
131：第一漏极层；
132：第二漏极层；
140：栅极；
150：栅极绝缘层；
160：光刻胶层；
200：阵列基板；
210：绑定电极引线层；
220：绑定电极层；
230：过孔。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
参考图8，本发明的第一方面，涉及一种薄膜晶体管100。该薄膜晶体管100包括有源层110以及同层且间隔设置的源极120和漏极130。其中，该有源层110包括源极接触区111、漏极接触区112和连接源极接触区111和漏极接触区112的沟道区113，该源极接触区111覆盖源极120的至少一部分，漏极接触区112覆盖漏极130的至少一部分，沟道区113位于源极120和漏极130之间的间隔区。
应当理解的是，上述源极接触区111覆盖源极120的至少一部分，是指是源极接触区111可以全部覆盖源极120，也可以有部分覆盖源极120，只要能够保证源极120与源极接触区111有部分接触，能够使得源极120与有源层110导通。同样，漏极接触区112覆盖漏极130的至少一部分，是指漏极接触区112可以全部覆盖漏极130，也可以仅仅有部分覆盖漏极130，能够使得漏极130与有源层110导通。
本实施例结构的薄膜晶体管100中，有源层110包括源极接触区111、漏极接触区112和连接源极接触区111和漏极接触区112的沟道区113，源极接触区111覆盖部分源极120，漏极接触区112覆盖部分漏极130，沟道区113位于源极120和漏极130之间的间隔区。该结构的薄膜晶体管100在制作过程中，先形成源极120和漏极130，之后再形成有源层，因此，在该薄膜晶体管100的制作工艺中，不会产生轻掺杂区114，同时，由于源极120和漏极130之间的区域为沟道区113，因此，可以根据实际需要，准确定义所形成的沟道区113的长度。沟道区的长度确定后，可以准确地确定驱动电压的大小，有利于包括该薄膜晶体管100的显示装置进行精确的显示，提高该显示装置的显示性能，提高用户体验。
另外，可在该薄膜晶体管100的制作过程中，可以通过控制刻蚀的时间或者刻蚀的深度，以形成所需要结构的薄膜晶体管100，结构简单，且有源层110分别通过源极接触区111和漏极接触区112与源极120和漏极130直接搭接，因此，不必再设置过孔结构，能够简化制造工艺。
优选地，上述源极120包括层叠设置的第一源极层121和第二源极层122。其中，第一源极层121位于源极接触区111和第二源极层122之间，且第一源极层121的边缘与源极接触区111的边缘对齐。
上述漏极130包括层叠设置的第一漏极层131和第二漏极层132。其中，第一漏极层131位于漏极接触区112和第二漏极层132之间，且第一漏极层131的边缘与漏极接触区112的边缘对齐。
本实施例结构的薄膜晶体管100，在实际应用该薄膜晶体管100的器件中，例如，显示装置，该薄膜晶体管100的第二源极层122以及第二漏极层132为传统薄膜晶体管的源极和漏极，位于该第二源极层122和第二漏极层132之上的第一源极层121和第一漏极层131，可以充当牺牲层的作用，在刻蚀工艺中，可以对该两层结构的源极120和漏极130分别进行刻蚀，在第一刻蚀，即沟道刻蚀时，可以仅仅刻蚀沟道区113所对应区域的第一源极层121、第二源极层122、第一漏极层131和第二漏极层132。在第二次刻蚀时，可以将多余的第一源极层121和第一漏极层131刻蚀掉，形成所需要的薄膜晶体管100的结构。因此，在沟道刻蚀时，第一源极层121和第一漏极层131能够有效保护第二源极层122和第二漏极层132，避免第二源极层122和第二漏极层132被破坏，提高该薄膜晶体管100的性能。
应当理解的是，第一源极层121的边缘与源极接触区111的边缘对齐以及第一漏极层131的边缘与漏极接触区112的边缘对齐，在实际制作工艺中，可以通过一次构图工艺形成所需的结构，可以使得制作工艺更加简单，降低该薄膜晶体管100的制作成本。
优选地，上述第一源极层121和第一漏极层131由金属材料制成。第二源极层122和第二漏极层132由透明导电氧化物材料制成。
本实施例结构的薄膜晶体管100，两个源极层和漏极层分别采用不同材料制成，因此，在该薄膜晶体管100的实际制作工艺中，第一源极层121和第一漏极层131能够有效保护第二源极层122和第二漏极层132，也就是说，可以通过两次刻蚀工艺，分别刻蚀两个由不同材料制成的源极层和漏极层，以形成所需要的薄膜晶体管100的结构。
需要说明的是，对于构成第一源极层121和第一漏极层131具体的金属材料并没有作出限定，例如，可以是Mo、Ti等既能便于通过湿刻刻蚀又能通过干刻刻蚀的金属材料。对于构成第二源极层122和第二漏极层132的透明导电氧化物材料并没有作出限定，例如，可以是IZO或ITO等透明导电氧化物材料，当第二源极层122和第二漏极层132的材料由透明导电氧化物材料制成时，能够有效提高应用该薄膜晶体管100的显示装置的开口率。
优选地，上述薄膜晶体管100还包括栅极140和栅极绝缘层150。其中，该栅极绝缘层150位于栅极140和有源层110之间，且栅极140位于有源层110的上方。
也就是说，该薄膜晶体管100为顶栅型薄膜晶体管，常规的顶栅型薄膜晶体管在制备中采用自对准工艺会形成一个轻掺杂区114，该区域不受栅压控制，而且该区域导体化的程度直接影响到薄膜晶体管的导电性能，同时，由于轻掺杂区114的存在，薄膜晶体管的沟道区的长度也无法准确定义。采用本实施例结构的薄膜晶体管100，不会产生轻掺杂区114，因此，能够准确定义沟道区113的长度，沟道区的长度确定后，可以准确地确定驱动电压的大小，有利于包括该薄膜晶体管100的显示装置进行精确的显示，提高该显示装置的显示性能，提高用户体验。
本发明的第二方面，涉及一种阵列基板200。其中，该阵列基板200可以包括显示区和环绕显示区的周边区，阵列基板200的显示区设置有薄膜晶体管，薄膜晶体管包括前文记载的薄膜晶体管100。
本实施例结构的阵列基板200，设置有上述结构的薄膜晶体管100，因此，在制作过程中，先形成源极120和漏极130，之后再形成有源层，因此，不会产生轻掺杂区114，同时，由于源极120和漏极130之间的区域为沟道区113，因此，可以根据实际需要，准确定义所形成的沟道区113的长度，沟道区113的长度确定后，可以准确地确定驱动电压的大小，有利于包括应用该阵列基板200的显示装置进行精确的显示，提高该显示装置的显示性能，提高用户体验。
优选地，上述阵列基板200的显示区包括多个像素单元(未标记)，每个像素单元中均设置有薄膜晶体管100和像素电极(未标记)，在同一个像素单元中，像素电极可以与第二漏极层132形成为一体，此时第二漏极层132应当为透明电极，也即由透明导电氧化物材料制成，能够简化该阵列基板200的制作工艺，且能够有效提高阵列基板200的开口率。
本实施例结构的阵列基板200，像素电极与第二漏极层132形成为一体，即在制作该结构的薄膜晶体管100时，在形成第二漏极层132的同时形成了像素电极，因此，能够进一步的简化该阵列基板200的制作工艺，且能够有效提高阵列基板200的开口率。
优选地，上述阵列基板200还包括位于周边区的绑定电极引线层210和绑定电极层220。其中，该绑定电极层220与第二源极层122和第二漏极层132同层设置，也就是说，该绑定电极层220可以与第二源极层122和第二漏极层132同步形成。绑定电极引线层210设置在栅极绝缘层150的上方，绑定电极引线层210包括多条绑定电极引线(未标记)，绑定电极层220包括多个绑定电极(未标记)，每条绑定电极引线对应至少一个绑定电极，且绑定电极引线通过贯穿栅极绝缘层150的过孔230与相应的绑定电极电性连接，绑定电极引线用于与电路板(图中并未示出)绑定连接。
本实施例结构的阵列基板200，在周边区220设置绑定电极层220和绑定电极引线层210，且绑定电极层220可以与第二源极层122和第二漏极层132同步形成，因此，能够简化该阵列基板200的制作工艺，容易实现窄边框设计，降低该阵列基板200的制作成本。
本发明的第三方面，涉及一种显示装置(图中并未示出)，显示装置包括阵列基板，阵列基板包括前文记载的阵列基板200。
本实施例结构的显示装置，具有上述结构的阵列基板200，该阵列基板200具有前文记载的薄膜晶体管100的结构，因此，该结构的显示装置不会形成轻掺杂区114，可以有效提高该显示装置的显示性能，能够准确定义所形成的沟道区113的长度，沟道区113的长度确定后，可以准确地确定驱动电压的大小，有利于提高该显示装置的显示性能，提高用户体验。
本发明的第四方面，涉及一种薄膜晶体管的制作方法。其中，该制作方法包括：
参考图2至图8，形成包括源极120和漏极130的图形，源极120和漏极130同层且间隔设置。
具体地，在该步骤中，可以通过一次构图工艺形成包括源极120和漏极130的图形，例如，先沉积形成源极120和漏极130的图形的材料以及光刻胶层，对该光刻胶层进行曝光和显影，形成保留区和去除区，保留区对应需要形成源极120和漏极130的图形的区域，去除区对应其他位置，以光刻胶层为掩膜，刻蚀去除区对应的源极120和漏极130材料层，形成所需要的源极120和漏极130的图形。
形成包括有源层110的图形，有源层110包括源极接触区111、漏极接触区112和连接源极接触区111和漏极接触区112的沟道区113。漏极接触区112覆盖漏极130的至少一部分，沟道区113位于源极120和漏极130之间的间隔区。
具体地，该步骤中，可以通过沉积的方式沉积有源层材料以及光刻胶，通过对光刻胶进行曝光和显影，以光刻胶为掩膜刻蚀有源层材料，形成所需要的有源层110的结构。
本实施例的薄膜晶体管的制作方法，先形成源极120和漏极130图形，之后形成有源层110图形，有源层110的源极接触区111覆盖部分源极120，漏极接触区112覆盖部分漏极130，沟道区113位于源极120和漏极130之间的间隔区。因此，在该薄膜晶体管100的制作工艺中，不会产生轻掺杂区114，同时，由于源极120和漏极130之间的区域为沟道区113，因此，可以根据实际需要，准确定义所形成的沟道区113的长度，沟道区113的长度确定后，可以准确地确定驱动电压的大小，有利于包括应用该阵列基板200的显示装置进行精确的显示，提高该显示装置的显示性能，提高用户体验。另外，可在该薄膜晶体管100的制作过程中，可以通过控制刻蚀的时间或者刻蚀的深度，以形成所需要结构的薄膜晶体管100，结构简单，且有源层110分别通过源极接触区111和漏极接触区112与源极120和漏极130直接搭接，因此，不必再设置过孔结构，降低制作成本，。
优选地，上述形成包括源极120和漏极130的图形包括：
形成第二源漏材料层，第二源漏层的材料包括透明导电氧化物材料。
形成第一源漏材料层，第一源漏材料层的材料包括金属材料。
利用同一张掩模板对第一源漏材料层和第二源漏材料层进行刻蚀，以形成第一中间源极层和第一中间漏极层，第一中间源极层和第一中间漏极层间隔设置，以及第二源极层122和第二漏极层132。
形成有源层110的步骤包括：
依次沉积半导体材料层和光刻胶层。
以光刻胶层为掩模刻蚀半导体材料层，形成有源层110。
以有源层110为掩模刻蚀第一中间源极层和第一中间漏极层，以形成第一源极层121和第一漏极层131，,第一源极层121和第二源极层122形成源极120，第一漏极层131和第二漏极层132形成漏极130。
具体地，如图2所示，依次沉积透明导电氧化物材料层和金属材料层。
具体地，该透明导电氧化物材料层可以是IZO或ITO等透明导电氧化物材料。
金属材料层可以是Mo、Ti等既能便于通过湿刻刻蚀又能通过干刻刻蚀的金属材料。
如图2所示，利用一次构图工艺形成包括第二源极层122和第二漏极层132的图形以及第一中间源极层和第一中间漏极层的图形。
具体地，可以在金属材料层上涂覆光刻胶，对光刻胶进行曝光和显影，以光刻胶为掩膜，刻蚀金属材料层和透明导电氧化物材料层，形成包括第二源极层122和第二漏极层132的图形以及第一中间源极层和第一中间漏极层的图形。
形成有源层110的步骤包括：
如图3和图4所示，依次沉积氧化物材料层和光刻胶层160。
对光刻胶层160进行曝光和显影，形成保留区和去除区，保留区对应第二源极层122、第二漏极层132以及第一中间源极层和第一中间漏极层131的位置，去除区对应除保留区对应的其他位置。
如图4所示，以光刻胶为掩膜，刻蚀去除区对应的氧化物材料层，以形成包括有源层110的图形。
如图5和图6所示，以有源层110为掩膜，刻蚀第一中间源极层和第一中间漏极层的图形，以形成包括源极接触区111和漏极接触区112以及第一源极层121的图形和第一漏极层131的图形。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，所述薄膜晶体管包括有源层以及同层且间隔设置的源极和漏极，其特征在于，所述有源层包括源极接触区、漏极接触区和连接所述源极接触区和所述漏极接触区的沟道区，所述源极接触区覆盖所述源极的至少一部分，所述漏极接触区覆盖所述漏极的至少一部分，所述沟道区位于所述源极和漏极之间的间隔区。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极包括层叠设置的第一源极层和第二源极层，所述第一源极层位于所述源极接触区和所述第二源极层之间，且所述第一源极层的边缘与所述源极接触区的边缘对齐；
所述漏极包括层叠设置的第一漏极层和第二漏极层，所述第一漏极层位于所述漏极接触区和所述第二漏极层之间，且所述第一漏极层的边缘与所述漏极接触区的边缘对齐。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一源极层和所述第一漏极层由金属材料制成；所述第二源极层和所述第二漏极层由透明导电氧化物材料制成。
4.根据权利要求1至3中任意一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅极和栅极绝缘层，所述栅极绝缘层位于所述栅极和所述有源层之间，且所述栅极位于所述有源层的上方。
5.一种阵列基板，所述阵列基板包括薄膜晶体管，其特征在于，所述薄膜晶体管包括权利要求1至4任意一项所述的薄膜晶体管。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板包括显示区，所述阵列基板的显示区包括多个像素单元，设置在所述显示区中的所述薄膜晶体管为权利要求3所述的薄膜晶体管，所述薄膜晶体管设置在所述像素单元中，且像素单元中还设置有像素电极，在同一个所述像素单元中，所述像素电极与所述第二漏极层形成为一体。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括环绕所述显示区设置的周边区，所述显示区中设置的薄膜晶体管为权利要求4所述的薄膜晶体管，所述源极包括层叠设置的第一源极层和第二源极层，所述阵列基板还包括位于周边区的绑定电极引线层和绑定电极层，所述绑定电极层与所述第二源极层和所述第二漏极层同层设置，所述绑定电极引线层设置在所述栅极绝缘层的上方；所述绑定电极引线层包括多条绑定电极引线，所述绑定电极层包括多个绑定电极，每条绑定电极引线对应至少一个绑定电极，且所述绑定电极引线通过贯穿所述栅极绝缘层的过孔与相应的绑定电极电性连接，所述绑定电极引线用于与电路板绑定连接。
8.一种显示装置，所述显示装置包括阵列基板，其特征在于，所述阵列基板包括权利要求5至7任意一项所述的阵列基板。
9.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
形成包括源极和漏极的图形，所述源极和所述漏极同层且间隔设置；
形成包括有源层的图形，所述有源层包括源极接触区、漏极接触区和连接所述源极接触区和所述漏极接触区的沟道区，所述源极接触区覆盖所述源极的至少一部分，所述漏极接触区覆盖所述漏极的至少一部分，所述沟道区位于所述源极和漏极之间的间隔区。
10.根据权利要求9所述的制作方法，其特征在于，所述形成包括源极和漏极的图形的步骤包括：
形成第二源漏材料层，所述第二源漏层的材料包括透明导电氧化物材料；
形成第一源漏材料层，所述第一源漏材料层的材料包括金属材料；
利用同一张掩模板对所述第一源漏材料层和所述第二源漏材料层进行刻蚀，以形成第一中间源极层和第一中间漏极层，所述第一中间源极层和所述第一中间漏极层间隔设置，以及第二源极层和第二漏极层；
形成有源层的步骤包括：
依次沉积半导体材料层和光刻胶层；
以光刻胶层为掩模刻蚀所述半导体材料层，形成所述有源层；
以有源层为掩模刻蚀所述第一中间源极层和第一中间漏极层，以形成所述第一源极层和所述第一漏极层；所述第一源极层和所述第二源极层形成所述源极，所述第一漏极层和所述第二漏极层形成所述漏极。
CN201710294861.9A 2017-04-28 2017-04-28 薄膜晶体管及制作方法、阵列基板和显示装置 Pending CN107086244A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710294861.9A CN107086244A (zh) 2017-04-28 2017-04-28 薄膜晶体管及制作方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710294861.9A CN107086244A (zh) 2017-04-28 2017-04-28 薄膜晶体管及制作方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN107086244A true CN107086244A (zh) 2017-08-22

Family

ID=59612224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710294861.9A Pending CN107086244A (zh) 2017-04-28 2017-04-28 薄膜晶体管及制作方法、阵列基板和显示装置

Country Status (1)

Country Link
CN (1) CN107086244A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997006A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及其制造方法
US20110156042A1 (en) * 2009-12-28 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997006A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及其制造方法
US20110156042A1 (en) * 2009-12-28 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板

Similar Documents

Publication Publication Date Title
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
CN103489826B (zh) 阵列基板、制备方法以及显示装置
CN105353921B (zh) 一种集成触控显示面板和一种触控显示设备
CN102609137B (zh) 触摸感应基板
CN103941440B (zh) 一种阵列基板、显示面板及显示器
KR101096336B1 (ko) 에프에프에스 모드 액정표시장치 및 그 제조방법
CN104681631B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN102750024A (zh) 用于嵌入式触摸传感器液晶显示装置的基板及其制造方法
CN107425075B (zh) 薄膜晶体管器件及其制造方法、阵列基板以及显示装置
CN104134672B (zh) 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置
US8633069B2 (en) Array substrate and manufacturing method thereof, active display
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
WO2015085719A1 (zh) 像素单元、阵列基板及其制造方法和显示装置
TW200841104A (en) Array substrate and method for manufacturing the same
CN105655348A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN105514173A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN108062915A (zh) 阵列基板及其制造方法、触控显示面板、触控显示装置
JP6280042B2 (ja) 電子ペーパー能動基板とその製造方法及び電子ペーパーディスプレイスクリーン
CN100590854C (zh) 像素结构及其制造方法
CN106784015B (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板
US20170104033A1 (en) Array substrate and manufacturing method for the same
CN103199112B (zh) 一种阵列基板及其制备方法和显示面板
CN100521166C (zh) 显示元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170822

RJ01 Rejection of invention patent application after publication