CN105655348A - 一种阵列基板及其制作方法、显示面板和显示装置 - Google Patents
一种阵列基板及其制作方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN105655348A CN105655348A CN201610004798.6A CN201610004798A CN105655348A CN 105655348 A CN105655348 A CN 105655348A CN 201610004798 A CN201610004798 A CN 201610004798A CN 105655348 A CN105655348 A CN 105655348A
- Authority
- CN
- China
- Prior art keywords
- holding wire
- grid
- tft
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 60
- 239000012212 insulator Substances 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 28
- 238000011161 development Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 13
- 238000002360 preparation method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 208000034423 Delivery Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法、显示面板和显示装置，用以减小阵列基板的边框，实现阵列基板的窄边框设计。所述阵列基板，包括显示区域和边框区域，所述边框区域包括移位寄存器单元和信号线，所述信号线与所述移位寄存器单元中的薄膜晶体管的栅极连接，所述信号线与所述移位寄存器单元在衬底基板上的投影相重叠。
Description
技术领域
本发明涉及一种显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
目前随着显示面板的种类和结构越来越多，实现窄边框的设计使得对显示面板的研究又迎来了新的挑战。窄边框的显示面板增大显示面板的有效显示面积，和视觉上的体验。因此，对窄边框的设计是目前显示面板领域各大厂商的努力方向。
一般地，阵列基板中包括显示区域和边框区域，边框区域中包括用于驱动显示区域中的薄膜晶体管(TFT)的移位寄存器(GOA)单元和信号线，该信号线与移位寄存器单元中的TFT连接，用于给移位寄存器单元中的TFT提供时钟信号等。例如，参见图1所示，阵列基板11包括显示区域12和边框区域13，其中边框区域包括移位寄存器单元14，和与移位寄存器单元14连接的信号线15，其中信号线15位于移位寄存器单元14的左右两侧。如图所示的结构为传统的阵列基板结构，显然信号线占据了边框区域的一部分位置，从而不利于窄边框设计。
综上所述，现有技术的阵列基板结构中，信号线位于移位寄存器的两侧，增加了阵列基板的边框区域，从而不利于阵列基板的窄边框设计。
发明内容
本发明实施例公开了一种阵列基板及其制作方法、显示面板和显示装置，用以减小阵列基板的边框，实现阵列基板的窄边框设计。
本发明实施例提供的一种阵列基板，包括显示区域和边框区域，所述边框区域包括移位寄存器单元和信号线，所述信号线与所述移位寄存器单元中的薄膜晶体管的栅极连接，所述信号线与所述移位寄存器单元在衬底基板上的投影相重叠。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述信号线位于所述移位寄存器单元的薄膜晶体管的栅极的上方或下方。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述薄膜晶体管为底栅型结构，所述信号线位于所述薄膜晶体管的栅极的上方，以及所述薄膜晶体管的有源层的下方。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述薄膜晶体管为顶栅型结构，所述信号线位于所述薄膜晶体管的栅极的下方，以及所述薄膜晶体管的有源层的上方。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述信号线与所述薄膜晶体管的栅极之间还包括栅极绝缘层。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述栅极绝缘层还包括第一过孔，用于连接所述信号线和所述薄膜晶体管的栅极。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述薄膜晶体管为底栅型结构，所述信号线位于所述薄膜晶体管的栅极的下方，或者，所述薄膜晶体管为顶栅型结构，所述信号线位于所述薄膜晶体管的栅极的上方，所述信号线与所述栅极之间还包括第一绝缘层。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，所述第一绝缘层包括第二过孔，用于连接所述信号线和所述薄膜晶体管的栅极。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的的上述显示面板。
相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种阵列基板的制作方法，该方法包括：
采用构图工艺在衬底基板的边框区域形成移位寄存器单元，同时在所述移位寄存器单元的区域形成所述信号线。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在所述移位寄存器单元的区域形成所述信号线，包括：
在衬底基板的边框区域依次形成薄膜晶体管的栅极、栅极绝缘层；
在所述栅极绝缘层上形成信号线；
在所述信号线上依次形成有源层、源漏极。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在所述移位寄存器单元的区域形成所述信号线，还包括：
在衬底基板的边框区域依次形成有源层和源漏极；
在所述有源层上形成信号线；
在所述信号线上依次形成栅极绝缘层和栅极。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在形成所述栅极绝缘层时，采用曝光、显影、刻蚀工艺，在所述栅极绝缘层上形成所述第一过孔。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在所述移位寄存器单元的区域形成所述信号线，还包括：
在衬底基板上形成信号线；
在所述信号线上形成第一绝缘层；
在所述第一绝缘层上依次形成薄膜晶体管的栅极、栅极绝缘层。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在所述移位寄存器单元的区域形成所述信号线，还包括：
在衬底基板上依次形成栅极绝缘层、栅极；
在所述栅极上形成第一绝缘层；
在所述第一绝缘层上形成所述信号线。
在一种可能的实施方式中，本发明实施例提供的上述阵列基板的制作方法中，在形成所述第一绝缘层的同时，采用曝光、显影、刻蚀工艺，在所述第一绝缘层上形成所述第二过孔。
本发明实施例的有益效果如下：
本发明实施例提供的上述阵列基板及其制作方法、显示面板和显示装置，所述阵列基板包括：显示区域和边框区域，所述边框区域包括移位寄存器单元和信号线，所述信号线与所述移位寄存器单元中的薄膜晶体管的栅极连接，所述信号线与所述移位寄存器单元在衬底基板上的投影相重叠。通过将位于移位寄存器单元两侧的信号线设置在与移位寄存器单元相重叠的区域中，从而减小了信号线在阵列基板的边框区域占据的面积，使得边框区域变窄，进一步实现了阵列基板的窄边框设计。
附图说明
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构俯视图；
图3为本发明实施例提供的一种阵列基板的结构示意图之一；
图4为本发明实施例提供的一种阵列基板的结构示意图之二；
图5为本发明实施例提供的一种阵列基板的结构示意图之三；
图6为本发明实施例提供的一种阵列基板的结构示意图之四；
图7为本发明实施例提供的一种阵列基板的制作方法的流程示意图；
图8为本发明实施例提供的一种阵列基板的制作方法的具体流程示意图之一；
图9为本发明实施例提供的一种阵列基板的制作方法的具体流程示意图之二；
图10为本发明实施例提供的一种阵列基板的制作方法的具体流程示意图之三；
图11为本发明实施例提供的一种阵列基板的制作方法的具体流程示意图之四。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例公开了一种阵列基板及其制作方法、显示面板和显示装置，用以减小阵列基板的边框，实现阵列基板的窄边框设计。
下面结合附图，对本发明实施例提供的阵列基板及其制作方法、显示面板和显示装置的具体实施方式进行详细地说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
参见图2，本发明实施例提供的一种阵列基板21，包括显示区域22和边框区域23，边框区域23包括移位寄存器单元24和信号线25，信号线25与移位寄存器单元中的薄膜晶体管的栅极连接(由于结构复杂，图2中没有画出)，且信号线25与移位寄存器单元24在衬底基板上的投影相重叠。
其中，图2仅为阵列基板的俯视图，信号线和移位寄存器单元在衬底基板上的投影相重叠，使得阵列基板的俯视图中，信号线25和移位寄存器单元24位于同一区域。为了更加看清楚各个部分，所以图2中信号线位于移位寄存器单元的是上方，当然，信号线也可以位于移位寄存器单元的下方。
本发明实施例提供的上述阵列基板包括：显示区域和边框区域，边框区域包括移位寄存器单元和信号线，信号线与移位寄存器单元中的薄膜晶体管的栅极连接，信号线与移位寄存器单元在衬底基板上的投影相重叠。通过将位于移位寄存器单元两侧的信号线设置在与移位寄存器单元相重叠的区域中，从而减小了信号线在阵列基板的边框区域占据的面积，使得边框区域变窄，进一步实现了阵列基板的窄边框设计。
在具体实施时，本发明实施例提供的上述阵列基板中，信号线位于移位寄存器单元的薄膜晶体管的栅极的上方或下方。具体地，信号线是用于给移位寄存器单元中的薄膜晶体管的栅极提供时钟信号等，因此信号线与薄膜晶体管的栅极相连。为了便于信号线与薄膜晶体管的栅极进行连接，本发明实施例在设置信号线的位置时，尽量靠近薄膜晶体管的栅极，防止通过多层结构的过孔连接信号线和薄膜晶体管的栅极，导致接触不良的效果。
具体地，本发明实施例提供的上述薄膜晶体管可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管，在此不做限定。
下面针对不同结构的薄膜晶体管，详细介绍信号线的位置的设计。
在具体实施时，本发明实施例提供的上述阵列基板中，参见图3，移位寄存器单元中的薄膜晶体管为底栅型结构，即在衬底基板31上依次包括栅极32、栅极绝缘层33、有源层34、源极35和漏极36。其中，信号线25位于栅极32的上方，且位于有源层34的下方。进一步，为了防止信号线与栅极接触产生短路，信号线25位于栅极绝缘层33的上方，通过栅极绝缘层33起到栅极和信号线的绝缘作用。为了防止信号线与其他层之间直接接触，进一步可以在信号线上方设计第二绝缘层。本发明实施例不做具体限定。
需要说明的是，参见图3所示，信号线位于栅极的上方，且位于有源层的下方时，为了避免信号线与有源层直接接触干扰薄膜晶体管的正常工作原理，需要将信号线与有源层之间设置第二绝缘层40。或者，在设置信号线的位置时，使得信号线与有源层在衬底基板上的投影不重叠。较佳地，信号线在衬底基板上的投影位于有源层在衬底基板上的投影的左侧，或者右侧，本发明实施例不做具体限定。
具体地，参见图3所示，栅极绝缘层33还包括第一过孔37，用于连接信号线25和栅极32。从而通过第一过孔37，使得信号线25和栅极32正常连接传递信号，且通过栅极绝缘层的结构避免了栅极和信号线的短路。
在具体实施时，本发明实施例提供的上述阵列基板中，参见图4，移位寄存器单元中的薄膜晶体管为底栅型结构，即在衬底基板31上依次包括栅极32、栅极绝缘层33、有源层34、源极35和漏极36。其中，信号线25位于栅极32的下方，且在信号线25和栅极之间还包括第一绝缘层38。进一步地，为了防止信号线与栅极接触产生短路，在栅极和信号之间设置第一绝缘层。进一步地，为了使栅极和信号线进行正常连接，在第一绝缘层38中还包括第二过孔39，使得通过第二过孔使得栅极和信号线进行连接传递信号。
在具体实施时，本发明实施例提供的上述阵列基板中，参见图5，移位寄存器单元中的薄膜晶体管为顶栅型结构，即在衬底基板31上依次包括源极35、漏极36、有源层34、栅极绝缘层33和栅极32。其中，信号线25位于栅极32的下方，以及有源层34的上方。进一步，为了防止信号线与栅极接触产生短路，信号线25位于栅极绝缘层33的下方，通过栅极绝缘层33起到栅极和信号线的绝缘作用。为了防止信号线与其他层之间直接接触，进一步可以在信号线下方设计第二绝缘层。本发明实施例不做具体限定。
需要强调的是，有源层34与源极35和漏极36所在膜层的相对位置关系可以互换，即可以在衬底基板上先形成有源层34，然后形成源极35和漏极36的图形；也可以在衬底基板上先形成源极35和漏极36的图形，然后再形成有源层34的图形，在此不做限定。
需要说明的是，信号线位于栅极的下方，且位于有源层的上方时，为了避免信号线与有源层直接接触干扰薄膜晶体管的正常工作原理，需要将信号线与有源层之间设置第二绝缘层40。或者，在设置信号线的位置时，信号线与有源层在衬底基板上的投影不重叠。具体地，信号线在衬底基板上的投影位于有源层在衬底基板上的投影的左侧，或者右侧，本发明实施例不做具体限定。
具体地，参见图5，栅极绝缘层33还包括第一过孔37，用于连接信号线25和栅极32。从而通过第一过孔37，使得信号线25和栅极32正常连接传递信号，且通过栅极绝缘层的结构避免了栅极和信号线的短路。
在具体实施时，本发明实施例提供的上述阵列基板中，参见图6，移位寄存器单元中的薄膜晶体管为顶栅型结构，即在衬底基板31上依次包括源极35、漏极36、有源层34、栅极绝缘层33和栅极32。其中，信号线25位于栅极32的上方，且在信号线25和栅极32之间还包括第一绝缘层38。进一步地，为了防止信号线与栅极接触产生短路，在栅极和信号之间设置绝缘层。进一步地，为了使栅极和信号线进行正常连接，在第一绝缘层38中还包括第二过孔39，使得通过第二过孔使得栅极和信号线进行连接传递信号。
需要强调的是，有源层34与源极35和漏极36所在膜层的相对位置关系可以互换，即可以在衬底基板上先形成有源层34，然后形成源极35和漏极36的图形；也可以在衬底基板上先形成源极35和漏极36的图形，然后再形成有源层34的图形，在此不做限定。
需要说明的是，以上仅举例说明信号线与栅极的位置关系，在具体实施例时，信号线与栅极的位置关系不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
综上，本发明实施例提供的阵列基板结构中，在不影响薄膜晶体管正常工作和信号线正常传递信号的前提下，仅是在原有的薄膜晶体管结构中，增加一层信号线层，或者增加一层信号线层和第一绝缘层，从而实现了阵列基板的窄边框设计。具体地，将信号线设置在栅极的上方或者栅极的下方，使得信号线与移位寄存器单元在衬底基板上的投影相重叠，从而减小了信号线在阵列基板边框区域占据的面积，使得边框区域变窄，进一步实现了阵列基板的窄边框设计。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种阵列基板。由于该显示面板解决问题的原理与前述一种阵列基板相似，因此该显示面板中的阵列基板实施可以参见前述实例中阵列基板的实施，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以是显示器、手机、电视、笔记本、一体机等，对于显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
基于同一发明构思，本发明实施例还提供了一种上述阵列基板的制作方法，如图7所示，该方法包括：
S701、采用构图工艺在衬底基板的边框区域形成移位寄存器单元；
S702、同时在移位寄存器单元的区域形成信号线。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中，步骤S702中在移位寄存器单元的区域形成信号线，针对不同结构的薄膜晶体管，制作信号线的步骤不同，下面根据图3-6所示四种结构的阵列基板，详细介绍阵列基板在形成信号线的详细步骤。
参见图3所示的结构，在移位寄存器单元的区域形成信号线，如图8所示，具体包括：
S801、在衬底基板的边框区域依次形成薄膜晶体管的栅极、栅极绝缘层；
S802、在形成栅极绝缘层时，采用曝光、显影、刻蚀工艺，在栅极绝缘层上形成第一过孔；
S803、在栅极绝缘层上形成信号线，使得信号线通过第一过孔与栅极电性相连；
S804、在信号线上依次形成第二绝缘层、有源层、源极和漏极。
参见图4所示的结构，在移位寄存器单元的区域形成信号线，如图9所示，具体包括：
S901、在衬底基板上形成信号线；
S902、在信号线上形成第一绝缘层；
S903、在形成第一绝缘层的同时，采用曝光、显影、刻蚀工艺，在第一绝缘层上形成第二过孔；
S904、在第一绝缘层上依次形成薄膜晶体管的栅极、栅极绝缘层，使得栅极通过第二过孔与信号线电性连接。
参见图5所示的结构，在移位寄存器单元的区域形成信号线，如图10所示，具体包括：
S1001、在衬底基板的边框区域依次形成有源层和源漏极；
S1002、在有源层上形成第二绝缘层和信号线；
S1003、在信号线上依次形成栅极绝缘层，采用曝光、显影、刻蚀工艺，在栅极绝缘层上形成第一过孔；
S1004、在栅绝缘层上形成栅极，使得栅极通过第一过孔与信号线电性相连。
参见图6所示的结构，在移位寄存器单元的区域形成信号线，如图11所示，具体包括：
S1101、在衬底基板的边框区域依次形成有源层和源漏极、栅极绝缘层和栅极；
S1102、在栅极上形成第一绝缘层；
S1103、在形成第一绝缘层的同时，采用曝光、显影、刻蚀工艺，在第一绝缘层上形成第二过孔；
S1104、在第一绝缘层上形成信号线，使得信号线通过第二过孔与栅极电性相连。
综上所述，本发明实施例提供的上述阵列基板及其制作方法、显示面板和显示装置，所述阵列基板包括：显示区域和边框区域，所述边框区域包括移位寄存器单元和信号线，所述信号线与所述移位寄存器单元中的薄膜晶体管的栅极连接，所述信号线与所述移位寄存器单元在衬底基板上的投影相重叠。通过将位于移位寄存器单元两侧的信号线设置在与移位寄存器单元相重叠的区域中，从而减小了信号线在阵列基板的边框区域占据的面积，使得边框区域的宽度变窄，进一步实现了阵列基板的窄边框设计。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (17)
1.一种阵列基板，包括显示区域和边框区域，所述边框区域包括移位寄存器单元和信号线，所述信号线与所述移位寄存器单元中的薄膜晶体管的栅极连接，其特征在于，所述信号线与所述移位寄存器单元在衬底基板上的投影相重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述信号线位于所述移位寄存器单元的薄膜晶体管的栅极的上方或下方。
3.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型结构，所述信号线位于所述薄膜晶体管的栅极的上方，以及所述薄膜晶体管的有源层的下方。
4.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管为顶栅型结构，所述信号线位于所述薄膜晶体管的栅极的下方，以及所述薄膜晶体管的有源层的上方。
5.根据权利要求3或4所述的阵列基板，其特征在于，所述信号线与所述薄膜晶体管的栅极之间还包括栅极绝缘层。
6.根据权利要求5所述的阵列基板，其特征在于，所述栅极绝缘层还包括第一过孔，用于连接所述信号线和所述薄膜晶体管的栅极。
7.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型结构，所述信号线位于所述薄膜晶体管的栅极的下方，或者，所述薄膜晶体管为顶栅型结构，所述信号线位于所述薄膜晶体管的栅极的上方，所述信号线与所述栅极之间还包括第一绝缘层。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一绝缘层包括第二过孔，用于连接所述信号线和所述薄膜晶体管的栅极。
9.一种显示面板，其特征在于，包括权利要求1-8任一权项所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
11.一种权利要求1-8任一权项所述的阵列基板的制作方法，其特征在于，该方法包括：
采用构图工艺在衬底基板的边框区域形成移位寄存器单元，同时在所述移位寄存器单元的区域形成所述信号线。
12.根据权利要求11所述的方法，其特征在于，在所述移位寄存器单元的区域形成所述信号线，包括：
在衬底基板的边框区域依次形成薄膜晶体管的栅极、栅极绝缘层；
在所述栅极绝缘层上形成信号线；
在所述信号线上依次形成有源层、源漏极。
13.根据权利要求11所述的方法，其特征在于，在所述移位寄存器单元的区域形成所述信号线，还包括：
在衬底基板的边框区域依次形成有源层和源漏极；
在所述有源层上形成信号线；
在所述信号线上依次形成栅极绝缘层和栅极。
14.根据权利要求12或13所述的方法，其特征在于，在形成所述栅极绝缘层时，采用曝光、显影、刻蚀工艺，在所述栅极绝缘层上形成所述第一过孔。
15.根据权利要求11所述的方法，其特征在于，在所述移位寄存器单元的区域形成所述信号线，还包括：
在衬底基板上形成信号线；
在所述信号线上形成第一绝缘层；
在所述第一绝缘层上依次形成薄膜晶体管的栅极、栅极绝缘层。
16.根据权利要求11所述的方法，其特征在于，在所述移位寄存器单元的区域形成所述信号线，还包括：
在衬底基板上依次形成栅极绝缘层、栅极；
在所述栅极上形成第一绝缘层；
在所述第一绝缘层上形成所述信号线。
17.根据权利要求15或16所述的方法，其特征在于，在形成所述第一绝缘层的同时，采用曝光、显影、刻蚀工艺，在所述第一绝缘层上形成所述第二过孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610004798.6A CN105655348B (zh) | 2016-01-04 | 2016-01-04 | 一种阵列基板及其制作方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610004798.6A CN105655348B (zh) | 2016-01-04 | 2016-01-04 | 一种阵列基板及其制作方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105655348A true CN105655348A (zh) | 2016-06-08 |
| CN105655348B CN105655348B (zh) | 2018-11-23 |
Family
ID=56490393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610004798.6A Active CN105655348B (zh) | 2016-01-04 | 2016-01-04 | 一种阵列基板及其制作方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105655348B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107561799A (zh) * | 2017-08-25 | 2018-01-09 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN109300952A (zh) * | 2018-09-30 | 2019-02-01 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN111223439A (zh) * | 2020-03-12 | 2020-06-02 | 深圳市华星光电半导体显示技术有限公司 | 应用于阵列基板的goa电路、阵列基板及goa电路的制作方法 |
| CN111933036A (zh) * | 2020-08-31 | 2020-11-13 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN113362770A (zh) * | 2021-06-02 | 2021-09-07 | 合肥京东方卓印科技有限公司 | 显示面板和显示装置 |
| CN114270429A (zh) * | 2020-03-16 | 2022-04-01 | 京东方科技集团股份有限公司 | 显示基板、制作方法和显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203552663U (zh) * | 2013-11-19 | 2014-04-16 | 上海中航光电子有限公司 | 一种移位寄存器单元、栅极驱动装置和显示装置 |
| US20150015474A1 (en) * | 2013-07-10 | 2015-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device, Driver Circuit, and Display Device |
-
2016
- 2016-01-04 CN CN201610004798.6A patent/CN105655348B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150015474A1 (en) * | 2013-07-10 | 2015-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device, Driver Circuit, and Display Device |
| CN203552663U (zh) * | 2013-11-19 | 2014-04-16 | 上海中航光电子有限公司 | 一种移位寄存器单元、栅极驱动装置和显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107561799A (zh) * | 2017-08-25 | 2018-01-09 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN109300952A (zh) * | 2018-09-30 | 2019-02-01 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN109300952B (zh) * | 2018-09-30 | 2021-04-02 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN111223439A (zh) * | 2020-03-12 | 2020-06-02 | 深圳市华星光电半导体显示技术有限公司 | 应用于阵列基板的goa电路、阵列基板及goa电路的制作方法 |
| CN114270429A (zh) * | 2020-03-16 | 2022-04-01 | 京东方科技集团股份有限公司 | 显示基板、制作方法和显示装置 |
| CN114270429B (zh) * | 2020-03-16 | 2023-12-22 | 京东方科技集团股份有限公司 | 显示基板、制作方法和显示装置 |
| CN111933036A (zh) * | 2020-08-31 | 2020-11-13 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN113362770A (zh) * | 2021-06-02 | 2021-09-07 | 合肥京东方卓印科技有限公司 | 显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105655348B (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105655348A (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| CN107589576B (zh) | 阵列基板及其制作方法、触控显示面板 | |
| US9933645B2 (en) | Array substrate, display panel, display device and manufacturing method thereof | |
| WO2016119344A1 (zh) | 阵列基板及其制造方法和显示面板 | |
| CN103499906A (zh) | 一种阵列基板、其制备方法及显示装置 | |
| CN108803170B (zh) | 阵列基板及其制作方法、显示装置 | |
| US9627416B2 (en) | Array substrate and method for manufacturing the same, display device | |
| JP7362488B2 (ja) | タッチ表示基板および表示装置 | |
| EP2790057A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN112366210A (zh) | 阵列基板及其制备方法、显示面板及装置 | |
| WO2019109473A1 (zh) | Ffs模式阵列基板及其制造方法 | |
| US20190094639A1 (en) | Array substrate, manufacturing method thereof and display device | |
| US20180151749A1 (en) | Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device | |
| CN204315573U (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN111627936A (zh) | 一种阵列基板及其制备方法和远程触控液晶显示装置 | |
| CN108535925B (zh) | 显示面板和显示装置 | |
| CN106098706A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN107112365A (zh) | 半导体装置 | |
| CN100521166C (zh) | 显示元件及其制造方法 | |
| CN114402430A (zh) | 阵列基板及制作方法、显示面板 | |
| WO2020019869A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JP2009271105A (ja) | 液晶表示装置の製造方法 | |
| CN103700625A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN103730473A (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |