CN112366210A - 阵列基板及其制备方法、显示面板及装置 - Google Patents

阵列基板及其制备方法、显示面板及装置 Download PDF

Info

Publication number
CN112366210A
CN112366210A CN202011339928.4A CN202011339928A CN112366210A CN 112366210 A CN112366210 A CN 112366210A CN 202011339928 A CN202011339928 A CN 202011339928A CN 112366210 A CN112366210 A CN 112366210A
Authority
CN
China
Prior art keywords
active layer
layer
transistor
substrate
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011339928.4A
Other languages
English (en)
Inventor
袁永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202011339928.4A priority Critical patent/CN112366210A/zh
Publication of CN112366210A publication Critical patent/CN112366210A/zh
Priority to US17/184,599 priority patent/US11637163B2/en
Priority to US18/110,157 priority patent/US11980059B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了阵列基板及其制备方法、显示面板及装置，阵列基板包括像素电路，像素电路包括第一晶体管和第二晶体管，第一晶体管包括第一有源层，第二晶体管包括第二有源层，第一有源层和第二有源层均包括硅；阵列基板还包括第一类无机层、第二类无机层和第一过孔，第一过孔位于第一有源层上方且至少贯穿第二类无机层，第一有源层中的氢离子浓度小于第二有源层中的氢离子浓度。通过第一过孔对第一有源层进行高温制程，如此第一晶有源层中氢离子浓度小于第二有源层中的氢离子浓度，保证第一晶体管性能良好的同时减少第二晶体管的高温制程次数，保证第二晶体管亚阈值摆幅较小，关断特性良好，漏流小，保证像素电路整体特性良好。

Description

阵列基板及其制备方法、显示面板及装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板及装置。
背景技术
有机发光显示是目前手机、电视、电脑等显示器的主流技术。与传统的液晶显示相比，有机发光显示具有能耗低、成本低、自发光、视角宽及相应速度快等优点。因此，有机发光显示逐步成为主流显示技术。
由于有机发光显示属于电流驱动，需要稳定的电流来控制其发光，有机发光显示的驱动电流的大小及稳定性主要依赖于有机发光显示像素电路中驱动晶体管。因此现有技术中，有机发光显示的像素电路一般包括驱动晶体管和开关晶体管，并且驱动晶体管和开关晶体管可以为相同类型的晶体管。对于相同类型的驱动晶体管和开关晶体管来过，一般采用相同的工艺制备，具备相同的特性。但是，由于驱动晶体管和开关晶体管的作用不同，因此采用相同工艺制备得到的驱动晶体管和开关晶体管往往不能满足实际显示需求。
发明内容
本发明提供一种阵列基板及其制备方法、显示面板及装置，通过在阵列基板中对应驱动晶体管的位置增设第一过孔，可通过第一过孔仅对第一晶体管的有源层进行高温制程，在保证第一晶体管特性良好的同时保证第二晶体管关断特性良好，漏流小，保证像素电路整体特性良好。
第一方面，本发明实施例提供了一种阵列基板，包括：
衬底基板；
位于所述衬底基板一侧的像素电路，所述像素电路包括第一晶体管和第二晶体管，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层，所述第一有源层和所述第二有源层包括硅；
所述阵列基板还包括位于所述第一有源层远离所述衬底基板一侧的第一类无机层和第二类无机层，所述第一类无机层位于靠近所述第一有源层的一侧，所述第二类无机层位于远离所述第一有源层的一侧；
所述阵列基板还包括第一过孔，所述第一过孔至少贯穿所述第二类无机层，所述第一有源层在所述衬底基板所在平面上的垂直投影覆盖所述第一过孔靠近所述第一有源层的一端在所述衬底基板所在平面上的垂直投影；
所述第一有源层中的氢离子浓度小于所述第二有源层中的氢离子浓度。
第二方面，本发明实施例还提供阵列基板的制备方法，用于制备第一方面提高的阵列基板，所述阵列基板包括像素电路，所述像素电路包括第一晶体管和第二晶体管，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层，所述第一有源层和所述第二有源层均包括硅：
所述制备方法包括：
提供衬底基板；
在所述衬底基板一侧制备第一有源层和第二有源层；
在所述第一有源层远离所述衬底基板的一侧制备第一类无机层；
通过所述第一类无机层对所述第一有源层进行第一次加热制程；
在所述第一类无机层远离所述衬底基板的一侧制备第二类无机层；
制备第一过孔，所述第一过孔至少贯穿所述第二类无机层，且所述第一有源层在所述衬底基板所在平面上的垂直投影覆盖所述第一过孔靠近所述第一有源层的一端在所述衬底基板所在平面上的垂直投影；
通过所述第一过孔对所述第一有源层进行第二次加热制程，以使所述第一有源层中的氢离子浓度小于所述第二有源层中的氢离子浓度。
第三方面，本发明实施例还提供了一种显示面板，该显示面板包括第一方面提供的阵列基板。
第四方面，本发明实施例还提供了一种显示装置，该显示装置包括第三方面提供的显示面板。
本发明实施例提供的阵列基板包括像素电路，像素电路包括第一晶体管和第二晶体管，且第一晶体管中的第一有源层和第二晶体管中的第二有源层均包括硅。通过在阵列基板中增设第一过孔，第一过孔贯穿第一有源层上方的至少部分无机层，可通过第一过孔仅对第一有源层进行高温制程，如此第一有源层中氢离子浓度小于第二有源层中的氢离子浓度，一方面保证第一晶体管性能良好，另一方面减少第二晶体管的高温制程次数，保证第二晶体管亚阈值摆幅较小，保证第二晶体管关断特性良好，第二晶体管漏流小，提升像素电路的整体工作效果，保证像素电路整体特性良好。
附图说明
图1是相关技术中一种阵列基板的结构示意图；
图2是相关技术中的一种驱动晶体管的亚阈值摆福曲线示意图；
图3是相关技术中的一种开关晶体管的亚阈值摆福曲线示意图；
图4是本发明实施例提供的一种阵列基板的结构示意图；
图5是本发明实施例提供的另一种阵列基板的结构示意图；
图6是本发明实施例提供的另一种阵列基板的结构示意图；
图7是本发明实施例提供的另一种阵列基板的结构示意图；
图8是本发明实施例提供的另一种阵列基板的结构示意图；
图9是本发明实施例提供的另一种阵列基板的结构示意图；
图10是本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图11-图17是图10提供的制备方法对应的制备工艺流程图；
图18是本发明实施例提供的另一种阵列基板的制备方法的流程示意图；
图19-图23是图18提供的制备方法对应的部分制备工艺流程图；
图24是本发明实施例提供的一种显示面板的结构示意图；
图25是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
由于有机发光器件为电流驱动器件，因此对于有机发光显示的阵列基板来说，一般同时包括驱动晶体管和开关晶体管。图1是相关技术中一种阵列基板的结构示意图，如图1所示，阵列基板10包括驱动晶体管11和开关晶体管12，驱动晶体管11包括第一有源层111，开关晶体管12包括第二有源层121，第一有源层111和第二有源层121均包括硅，可选地，第一有源层111和第二有源层121可以均包括多晶硅。对于包括硅的晶体管，比如多晶硅晶体管来说，一般需要通过高温制程对有源层中的缺陷进行修复，同时通过高温制程对有源层进行去氢化处理来调整晶体管性能。但是高温制程会改变晶体管的亚阈值摆幅，具体的，图2是相关技术中一种驱动晶体管的亚阈值摆幅曲线示意图，图3是相关技术中一种开关晶体管的亚阈值摆幅曲线示意图，结合图2和图3所示，为了减轻显示不均的问题，一般通过增加高温制程次数增加驱动晶体管11的亚阈值摆幅数值(高温制程数量与亚阈值摆幅数值正相关)。但是对于开关晶体管12来说，在与驱动晶体管11相同高温制程次数的情况下造成开关晶体管12的亚阈值摆幅曲线右漂，导致在栅源电压差为零的时候开关晶体管12的漏流达到10-11量级左右，较高的漏流导致开关晶体管12的开关特性变差，尤其在低频驱动的情况下，数据刷新周期长，长时间的漏流导致开关晶体管的稳定性差。如何在保证驱动晶体管特性的同时保证开关晶体管的漏流小，成为亟待解决的技术问题。
基于上述技术问题，本发明实施例提供了一种阵列基板，包括衬底基板；位于衬底基板一侧的像素电路，像素电路包括第一晶体管和第二晶体管，第一晶体管包括第一有源层，第二晶体管包括第二有源层，第一有源层和第二有源层均包括硅；阵列基板还包括位于第一有源层远离衬底基板一侧的第一类无机层和第二类无机层，第一类无机层位于靠近第一有源层的一侧，第二类无机层位于远离第一有源层的一侧；阵列基板还包括第一过孔，第一过孔至少贯穿第二类无机层，第一有源层在衬底基板所在平面上的垂直投影覆盖第一过孔靠近第一有源层的一端在衬底基板所在平面上的垂直投影。采用上述技术方案，通过在阵列基板中增设第一过孔，第一过孔贯穿第一有源层上方的至少部分无机层，可通过第一过孔仅对第一有源层进行高温制程，如此第一有源层中的氢离子通过第一过孔逸出，可以使第一有源层中氢离子浓度小于第二有源层中的氢离子浓度，一方面保证第一晶体管性能良好，另一方面减少第二晶体管的高温制程次数，保证第二晶体管亚阈值摆幅较小，保证第二晶体管关断特性良好，第二晶体管漏流小，提升像素电路的整体工作效果，保证像素电路整体特性良好。
以上是发明实施例的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图4是本发明实施例提供的一种阵列基板的结构示意图，如图4所示，本发明实施例提供的阵列基板20包括衬底基板21；位于衬底基板21一侧的像素电路22，像素电路22包括第一晶体管221和第二晶体管222，第一晶体管221包括第一有源层2211，第二晶体管222包括第二有源层2221，第一有源层2211和第二有源层2221均包括硅，可选地，第一有源层111和第二有源层121可以均包括多晶硅；阵列基板20还包括位于第一有源层2211远离衬底基板21一侧的第一类无机层23和第二类无机层24，第一类无机层23位于靠近第一有源层2211的一侧，第二类无机层24位于远离第一有源层2211的一侧；阵列基板20还包括第一过孔25，第一过孔25至少贯穿第二类无机层24，第一有源层2211在衬底基板21所在平面上的垂直投影覆盖第一过孔25靠近第一有源层2211的一端在衬底基板21所在平面上的垂直投影。
示例性的，本发明实施例提供的阵列基板中，像素电路22可以包括两个晶体管(2T)，或者包括七个晶体管(7T)，本发明实施例对像素电路22的具体结构不进行限定，图4仅示例性地示出了两个晶体管。
具体的，如图4所示，像素电路22包括第一晶体管221和第二晶体管222，其中，第一晶体管221包括第一有源层2211，第二晶体管222包括第二有源层2221，且第一有源层2211和第二有源层2221均包括硅，可选为均包括多晶硅，即为多晶硅有源层，例如均为低温多晶硅(Low Temperature Poly-Silicon，LTPS)有源层。进一步的，阵列基板20还包括位于第一有源层2211远离衬底基板21一侧的第一类无机层23和第二类无机层24，第一类无机层23位于靠近第一有源层2211的一侧，第二类无机层24位于远离第一有源层2211的一侧，其中第一类无机层23可以为一层或者多层无机层，第二类无机层24可以为一层或者多层无机层，本发明实施例对此不进行限定。在此基础上，阵列基板20还包括第一过孔25，第一过孔25在衬底基板21所在平面上的垂直投影位于第一有源层2211在衬底基板21所在平面上的垂直投影的覆盖范围内，且第一过孔25至少贯穿第二类无机层24，如此可以通过第一过孔25对第一有源层2211进行一次高温制程，第一有源层2211中的氢离子可以通过第一过孔25逸出。由于第一有源层2211在衬底基板21所在平面上的垂直投影覆盖第一过孔25靠近第一有源层2211的一端在衬底基板21所在平面上的垂直投影，因此通过第一过孔25对第一有源层2211进行高温制程的过程不影响第二有源层2221，即使得第一有源层2211中的氢离子浓度小于第二有源层2221中的氢离子浓度，如此在保证第一有源层2211去氢化的同时第二有源层2221的氢含量不变或者基本不变，在保证第一晶体管221特性的同时减少第二晶体管222的高温制程次数，保证第二晶体管亚阈值摆幅较小，保证第二晶体管关断特性良好，第二晶体管漏流小，提升像素电路的整体工作效果，保证像素电路整体特性良好。
综上，本发明实施例提供的阵列基板，通过在阵列基板中增设第一过孔，第一过孔贯穿第一有源层上方的至少部分无机层，可以通过第一过孔仅对第一有源层进行高温制程，如此第一有源层中的氢离子通过第一过孔逸出，使得第一有源层中氢离子浓度小于第二有源层中的氢离子浓度，一方面保证第一晶体管性能良好，另一方面减少第二晶体管的高温制程次数，保证第二晶体管亚阈值摆幅较小，保证第二晶体管关断特性良好，第二晶体管漏流小，提升像素电路的整体工作效果，保证像素电路整体特性良好。
在上述实施例的基础上，第一晶体管221可以为驱动晶体管，第二晶体管222可以为开关晶体管。一般说来，在一个像素电路中，栅极与扫描信号或者发光控制信号连接的晶体管为开关晶体管，像素电路中除开关晶体管之外的晶体管为驱动晶体管，驱动晶体管串联设置于第一电源信号(PVDD信号)的传输路径上，且驱动晶体管的栅极写入数据信号，随着数据信号写入，驱动晶体管的栅极电位发生变化。通过通过第一过孔仅对驱动晶体管中的第一有源层进行高温制程，如此第一有源层中的氢离子通过第一过孔逸出，第一有源层中氢离子浓度小于第二有源层中的氢离子浓度，一方面保证驱动晶体管性能良好，另一方面减少开关晶体管的高温制程次数，保证开关晶体管亚阈值摆幅较小，保证开关晶体管关断特性良好，开关晶体管漏流小，提升像素电路的整体工作效果，保证像素电路整体特性良好。
在上述实施例的基础上，第一过孔至少贯穿第二类无机层，可以是第一过孔仅贯穿第二类无机层，也可以是第一过孔同时贯穿第二类无机层和第一类无机层，下面对上述两种情况分别进行说明。
继续参考图4所示，图4以第一过孔25贯穿第二类无机层24为例进行说明。如图4所示，第一过孔25贯穿第二类无机层24，如此在制备第一过孔25的过程中，不必刻蚀到第一有源层2211表面，第一有源层2211可以免刻蚀，保证第一有源层2211完整性良好。并且，即使第一过孔25没有刻蚀至第一有源层2211，第一有源层2211中的氢离子同样可以通过第一过孔25逸出，在保证第一有源层2211免刻蚀的基础上保证氢离子正常逸出，保证第一晶体管221特性良好。
图5是本发明实施例提供的另一种阵列基板的结构示意图，图5以第一过孔25同时贯穿第二类无机层24和第一类无机层23为例进行说明。如图5所示，第一过孔25同时贯穿第二类无机层24和第一类无机层23，第一过孔25刻蚀至第一有源层2211表面，如此保证第一有源层2211中的氢离子可以无阻碍的通过第一过孔25逸出，保证氢离子逸出通道通畅，氢离子逸出效果良好，保证第一晶体管221特性优良。
继续参考图4和图5所示，第一晶体管221还包括第一源极2213和第一漏极2214，第二晶体管222还包括第二源极2222和第二漏极2223，第一源极2213和第一漏极2214分别经过第一源漏极过孔27(第二过孔27)与第一有源层2211电连接，第二源极2222和第二漏极2223分别经过第二源漏过孔28(第三过孔28)与第二源极2221电连接。结合图4和图5所示，无论第一过孔25仅贯穿第二类无机层24，还是第一过孔25同时贯穿第二类无机层24和第一类无机层23，在垂直衬底基板21的方向上，第一过孔25的深度小于第一源漏极过孔27以及第二源漏极过孔28，即第一过孔25远离衬底基板21的一端相比于第一源漏极过孔27以及第二源漏极过孔28远离衬底基板21的一端来说，更靠近衬底基板21以及第一有源层2211。
图6是本发明实施例提供的另一种阵列基板的结构示意图，图7是本发明实施例提供的另一种阵列基板的结构示意图，结合图6和图7所示，本发明实施例提供的像素电路22还可以包括第三晶体管223，第三晶体管223包括第三有源层2231，第三有源层2231包括氧化物半导体，即为氧化物半导体有源层，且第三有源层2231位于第一有源层2211远离衬底基板21的一侧；第一类无机层23和第二类无机层24位于第一有源层2211所在膜层和第三有源层2231所在膜层之间。
示例性的，如图6和图7所示，本发明实施例提供的像素电路22还可以包括第三晶体管223，第三晶体管223包括第三有源层2231，第三有源层2231可以包括氧化物半导体，即为氧化物半导体有源层，例如铟镓锌氧化物(IGZO)有源层，氧化物半导体晶体管中漏流很小，可以保证像素电路22工作过程中漏流较小，保证像素电路22性能良好。
进一步的，由于氧化物半导体有源层对氢离子比较敏感，氢离子会导致氧化物半导体晶体管性能下降，因此本发明实施例中设置第一类无机层23和第二类无机层24位于第一有源层2211所在膜层和第三有源层2231所在膜层之间，对应在实际制备工艺中，是通过先形成至少贯穿第二类无机层24的第一过孔25，通过第一过孔25对第一有源层2211进行高温制程之后，在第二类无机层24远离衬底基板21的一侧制备第三晶体管223，如此，第一有源层2211高温制程中逸出的氢离子不会对第三有源层2231造成影响，保证第三晶体管223性能优良。
可选的，继续参考图6和图7所示，本发明实施例提供的像素电路22还可以包括电容224，电容224包括对向设置的第一电容基板2241和第二电容基板2242；第一晶体管221还可以包括位于第一有源层2211远离衬底基板21一侧的第一栅极2212，第一电容基板2241与第一栅极2212同层设置，第二电容基板2242位于第一电容基板2241远离衬底基板21的一侧；阵列基板20还可以包括位于第一有源层2211与第一栅极2212之间的第一绝缘层31、位于第一栅极2212与第二电容基板2242之间的第二绝缘层32、位于第二电容基板2242和第三有源层2231之间的第三绝缘层33；第一绝缘层31、第二绝缘层32和第三绝缘层33中的至少一层为氮化硅层，第一过孔25贯穿氮化硅层。
示例性的，像素电路22还可以包括电容224，电容224可以作为存储元件保证第一晶体管221的栅极电位稳定。具体的，电容224可以包括第一电容基板2241和第二电容基板2242，其中第一电容基板2241可以与第一晶体管221的第一栅极2212同层设置，第二电容基板2242位于第一栅极2212远离衬底基板21的一侧，其中图6和图7以第一栅极2212复用为第一电容基板2241为例进行说明，如此可以在保证阵列基板20膜层结构精简的同时保证第一栅极2212和第一电容基板2241的制备工艺简单。
在此基础上，阵列基板20还可以包括位于第一有源层2211与第一栅极2212之间的第一绝缘层31、位于第一栅极2212与第二电容基板2242之间的第二绝缘层32、位于第二电容基板2242和第三有源层2231之间的第三绝缘层33，其中，第一绝缘层31可以为上述的第一类无机层23，第二绝缘层32和第三绝缘层33可以为上述的第二类无机层24，或者，第一绝缘层31和第二绝缘层32为上述的第一类无机层23，第三绝缘层33为上述的第二类无机层24，本发明实施例对此不进行限定，图6和图7仅以第一绝缘层31为上述的第一类无机层23，第二绝缘层32和第三绝缘层33为上述的第二类无机层24为例进行说明。由于氮化硅层对氢离子逸出是的阻挡效果较强，因此当第一绝缘层31、第二绝缘层32和第三绝缘层33中的至少一层为氮化硅层时，第一过孔25贯穿氮化硅层，如此保证氢离子逸出通道顺畅，保证第一有源层2211中的氢离子可以顺利逸出，保证第一有源层2211性能优良。
具体的，结合图6所示，图6中的第二绝缘层32和/或第三绝缘层33可以为氮化硅层，第一过孔25贯穿氮化硅层；结合图7所示，图7中的第一绝缘层31、第二绝缘层32或者第三绝缘层33中的至少一者可以为氮化硅层，第一过孔25贯穿氮化硅层，保证氢离子逸出通道顺畅，保证第一有源层2211中的氢离子可以顺利逸出。
作为一种可行的实施方式，继续参考图4、图5、图6和图7所示，本发明实施例提供的阵列基板20还可以包括位于第二类无机层24远离衬底基板21一侧的第三类无机层26，第三类无机层26可以包括多层第三无机层，靠近第二类无机层24一侧的第三无机层覆盖第二类无机层24且填充第一过孔25。
示例性的，通过第一过孔25对第一有源层2211进行高温制程之后，靠近第二类无机层24一侧的第三无机层可以填充第一过孔25，如此阵列基板20中不存在悬浮未填充的区域，保证阵列基板20结构稳定。
作为一种可行的实施方式，继续参考图6和图7所示，本发明实施例提供的阵列基板20还可以包括第二过孔27和第三过孔28，第二过孔27即上述的第一源漏极过孔27，第三过孔28即上述的第二源漏极过孔28，第二过孔27和第三过孔28均贯穿第一类无机层23、第二类无机层24和第三类无机层26；第二过孔27在衬底基板21所在平面上的垂直投影与第一过孔25在衬底基板21上的垂直投影至少部分交叠，第二有源层2221在衬底基板21上的垂直投影覆盖第三过孔28靠近第二有源层2221的一端在衬底基板21所在平面上的垂直投影；阵列基板20还可以包括第四过孔29，第四过孔29贯穿第三有源层2231远离衬底基板21一侧的第三类无机层26，第三有源层2231在衬底基板21上的垂直投影覆盖第四过孔29靠近第三有源层2231的一端在衬底基板21所在平面上的垂直投影；第一晶体管221还包括第一源极2213和第一漏极2214，第二晶体管222还包括第二源极2222和第二漏极2223，第三晶体管223还包括第三源极2232和第三漏极2233；第一源极2213、第一漏极2214、第二源极2222、第二漏极2223、第三源极2232和第三漏极2233同层设置；第一源极2213和第一漏极2214通过第二过孔27与第一有源层2211电连接；第二源极2222和第二漏极2223通过第三过孔28与第二有源层2221电连接；第三源极2232和第三漏极2233通过第四过孔29与第三有源层2231电连接。
示例性的，继续参考图6和图7所示，第一晶体管221还包括第一源极2213和第一漏极2214，第二晶体管222还包括第二源极2222和第二漏极2223，第三晶体管223还包括第三源极2232和第三漏极2233；第一源极2213、第一漏极2214、第二源极2222、第二漏极2223、第三源极2232和第三漏极2233同层设置，阵列基板20膜层结构简单。进一步的，本发明实施例提供的阵列基板20还可以包括第二过孔27、第三过孔28和第四过孔29，第二过孔27和第三过孔28均贯穿第一类无机层23、第二类无机层24和第三类无机层26，第三过孔29贯穿第三有源层2231上方的第三类无机层26，如此第一源极2213和第一漏极2214通过第二过孔27与第一有源层2211电连接；第二源极2222和第二漏极2223通过第三过孔28与第二有源层2221电连接；第三源极2232和第三漏极2233通过第四过孔29与第三有源层2231电连接，实现第一晶体管221、第二晶体管222和第三晶体管223的完整连接关系。
在上述实施的基础上，继续参考图6和图7所示，由于第一晶体管221和第二晶体管222均包括多晶硅有源层，因此第一有源层2211和第二有源层2221可以同层设置，保证阵列基板20膜层结构简单。进一步的，本发明第一晶体管221还可以包括第一栅极2212，第二晶体管222还可以包括第二栅极2224，其中，第一栅极2212和第二栅极2224可以同层设置，保证阵列基板20膜层结构简单。
在上述实施的基础上，图8是本发明实施例提供的另一种阵列基板的结构示意图，如图8所示，第三晶体管223可以为双栅晶体管，例如第三晶体管223可以包括位于第三有源层2231远离衬底基板21一侧的第三栅极2234以及位于第三有源层2231靠近衬底基板21一侧的第四栅极2235，即第三晶体管223为顶栅和底栅结构的双栅晶体管，保证第三晶体管223性能稳定。需要说明的是，由于第三晶体管223可以为氧化物半导体晶体管，一般说来，氧化物半导体晶体管的体积较大，设置第三晶体管223为顶栅和底栅叠层设置的双栅晶体管，有利于减小第三晶体管的体积，进一步实现整个像素电路的小型化设计。
在上述实施的基础上，第一晶体管221和第二晶体管222也可以为双栅晶体管(图中未示出)，由于第一晶体管221和第二晶体管222的有源层均包括硅，例如多晶硅，第一晶体管221和第二晶体管222例如可以为多晶硅晶体管。由于多晶硅晶体管体积较小，因此当第一晶体管221和第二晶体管222均为双栅结构晶体管时，第一晶体管221的两个栅极可以均为顶栅结构，例如均位于第一有源层2211远离衬底基板21的一侧，第二晶体管222的两个栅极可以均为顶栅结构，例如均位于第二有源层2221远离衬底基板21的一侧当然，；第一晶体管221中的两个栅极可以分别位于第一有源层2211所在膜层的两侧，第二晶体管222中的两个栅极可以分别位于第二有源层2221所在膜层的两侧，且第一晶体管221中的两个栅极与第二晶体管222中的两个栅极可以对应同层设置，在保证第一晶体管性能优良(例如漏电流较小)的同时保证阵列基板结构简单，本发明实施例对第一晶体管221和第二晶体管222的具体结构不进行限定。
图9是本发明实施例提供的另一种阵列基板的结构示意图，如图9所示，在垂直衬底基板的方向上，第一过孔25靠近衬底基板21的一端与第二过孔27靠近衬底基板21的一端不交叠，如此第二过孔27的设置位置不必限定在第一过孔25的设置位置处，第二过孔27的设置位置灵活度高，工艺复杂度低，且满足第二过孔27的多样化设计需求。
基于同时的发明构思，本发明实施例还提供了一种阵列基板的制备方法，用于制备上述实施例所述的阵列基板，结合图4、图5、图6、图7和图8所示，阵列基板20包括像素电路22，像素电路22包括第一晶体管221和第二晶体管222，第一晶体管221包括第一有源层2211，第二晶体管222包括第二有源层2221，第一有源层2211和第二有源层2221均包括硅。图10是本发明实施例提供的一种阵列基板的制备方法的流程示意图，如图10所示，本发明实施例提供的阵列基板的制备方法包括：
S110、提供衬底基板。
如图11所示，衬底基板21可以为柔性衬底基板也可以为刚性衬底基板，本发明实施例对此不进行限定。当衬底基板21为柔性衬底基板时，衬底基板21可以包括一层柔性层，例如聚酰亚胺(PI)，也可以包括两层聚酰亚胺(PI)，本发明实施例对此不进行限定。
S120、在衬底基板一侧制备第一有源层和第二有源层。
如图12所示，第一有源层2211和第二有源层2221均包括硅，例如均包括多晶体硅，为多晶硅有源层，例如低温多晶硅有源层。
S130、在第一有源层远离衬底基板的一侧制备第一类无机层。
如图12所示，第一类无机层23覆盖第一有源层2211和第二有源层2221,并且，第一类无机层23可以包括一层或者多层无机层，图12仅以第一类无机层23包括一层无机层为例进行说明。
S140、通过第一类无机层对第一有源层进行第一次加热制程。
如图14所示，通过第一类无机层23对第一有源层2211和第二有源层2221进行第一次加热制程，用于对第一有源层2211和第二有源层2221进行活化修复缺陷。
S150、在第一类无机层远离衬底基板的一侧制备第二类无机层。
如图15所示，第二类无机层24位于第一类无机层23远离衬底基板21的一侧，第二类无机层24覆盖第一类无机层23。进一步的，第二类无机层24可以包括一层或者多层无机层，图15仅以第二类无机层24包括两层无机层为例进行说明。
进一步的，如图15所示，制备第二类无机层的同时可以制备第一晶体管221的第一栅极2212、第二晶体管222的第二栅极2224以及电容结构224，电容结构224包括第一电容基板2241和第二电容基板2242，其中，第一电容基板2241与第一栅极2212同层设置，图15一第一栅极2212复用为第一电容基板2341为例进行说明。
S160、制备第一过孔，第一过孔至少贯穿第二类无机层，且第一有源层在衬底基板所在平面上的垂直投影覆盖第一过孔靠近第一有源层的一端在衬底基板所在平面上的垂直投影。
如图16所示，在第一有源层2211对应的区域上方制备第一过孔25，即第一有源层2211在衬底基板21所在平面上的垂直投影覆盖第一过孔25靠近第一有源层2211的一端在衬底基板21所在平面上的垂直投影。进一步的，第一过孔25至少贯穿第二类无机层24，图16仅以第一过孔25贯穿第二类无机层24为例进行说明。
S170、通过第一过孔对第一有源层进行第二次加热制程，以使第一有源层中的氢离子浓度小于第二有源层中的氢离子浓度。
如图17所示，通过第一过孔25对第一有源层2211进行第二次加热制程，第一有源层2211中的氢离子通过第一过孔25移出，如此保证第一有源层2211中的氢离子浓度小于第二有源层2221中的氢离子浓度，一方面保证第一晶体管221性能良好，另一方面保证第二晶体管222亚阈值摆幅较小，保证第二晶体管222关断特性良好。
综上，本发明实施例提供的阵列基板的制备方法，通过首先对第一有源层和第二有源层进行第一次高温制程，消除第一有源层和第二有源层中的缺陷；之后通过至少在第二类无机层中制备第一过孔，第一过孔贯穿第一有源层上方的至少部分无机层，通过第一过孔对第一有源层进行第二次高温制程，第一有源层中的氢离子通过第一过孔逸出，如此第一有源层中氢离子浓度小于第二有源层中的氢离子浓度，一方面保证第一晶体管性能良好，另一方面减少第二晶体管的高温制程次数，保证第二晶体管亚阈值摆幅较小，保证第二晶体管关断特性良好，第二晶体管漏流小，提升像素电路的整体工作效果，保证像素电路整体特性良好。
在上述实施例的基础上，制备第一过孔，第一过孔至少贯穿第二类无机层，包括：制备第一过孔，第一过孔贯穿第二类无机层。
示例性的，如图16所示，第一过孔25贯穿第二类无机层24，如此在制备第一过孔25的过程中，不必刻蚀到第一有源层2211表面，第一有源层2211可以免刻蚀，保证第一有源层2211完整性良好。并且，即使第一过孔25没有刻蚀至第一有源层2211，第一有源层2211中的氢离子同样可以通过第一过孔25逸出，在保证第一有源层2211免刻蚀的基础上保证氢离子正常逸出，保证第一晶体管221特性良好。
在上述实施例的基础上，制备第一过孔，第一过孔至少贯穿第二类无机层，包括：制备第一过孔，第一过孔贯穿第二类无机层和第一类无机层。
示例性的，第一过孔同时贯穿第二类无机层和第一类无机层，第一过孔刻蚀至第一有源层表面，如此保证第一有源层中的氢离子可以无阻碍的通过第一过孔逸出，保证氢离子逸出通道通畅，氢离子逸出效果良好，保证第一晶体管特性优良。
在上述实施例的基础上，像素电路还包括第三晶体管，第三晶体管包括第三有源层，第三有源层包括氧化物半导体，即为氧化物半导体有源层，对应的，图18是本发明实施例提供的另一种阵列基板的制备方法的流程示意图，如图18所示，本发明实施例提供的阵列基板的制备方法包括：
S210、提供衬底基板。
继续参考图11所示。
S220、在衬底基板一侧制备第一有源层和第二有源层。
继续参考图12所示。
S230、在第一有源层远离衬底基板的一侧制备第一类无机层。
继续参考图12所示。
S240、通过第一类无机层对第一有源层进行第一次加热制程。
继续参考图14所示。
S250、在第一类无机层远离衬底基板的一侧制备第二类无机层。
继续参考图15所示。
S260、制备第一过孔，第一过孔至少贯穿第二类无机层，且第一有源层在衬底基板所在平面上的垂直投影覆盖第一过孔靠近第一有源层的一端在衬底基板所在平面上的垂直投影。
继续参考图16所示。
S270、通过第一过孔对第一有源层进行第二次加热制程，以使第一有源层中的氢离子浓度小于第二有源层中的氢离子浓度。
继续参考图17所示。
S280、在第二类无机层远离衬底基板的一侧制备第三有源层。
示例性的，在制备第三有源层之前、之中或者之后，在第二类无机层远离衬底基板的一侧制备第三类无机层，第三类无机层包括多层第三无机层，靠近第二类无机层一侧的第三无机层覆盖第二类无机层且填充第一过孔。
下面以第三类无机层包括多层第三无机层，在制备多层第三无机层的同时制备第三有源层为例进行说明。
如图19所示，在第二类无机层24远离衬底基板21的一侧制备一层第三无机层，该第三无机层填充第一过孔25。通过靠近第二类无机层24一侧的第三无机层填充第一过孔25，如此阵列基板20中不存在悬浮未填充的区域，保证阵列基板20结构稳定。
如图20所示，在该层第三无机层远离衬底基板21的一侧制备第三有源层2231。第三有源层2231可以包括氧化物半导体，即为氧化物半导体有源层，例如铟镓锌氧化物(IGZO)有源层，氧化物半导体晶体管中漏流很小，可以保证像素电路22工作过程中漏流较小，保证像素电路22性能良好。
S290、制备第二过孔、第三过孔和第四过孔。
如图21所示，第二过孔27和第三过孔28均贯穿第一类无机层23、第二类无机层24和第三类无机层26；第二过孔27在衬底基板21所在平面上的垂直投影与第一过孔25在衬底基板21上的垂直投影至少部分交叠，第二有源层2221在衬底基板21上的垂直投影覆盖第三过孔28靠近第二有源层2221的一端在衬底基板21所在平面上的垂直投影。可选的，可以采用同一掩模工艺同时制备第二过孔27和第三过孔28。
如图22所示，第四过孔29贯穿第三有源层2231远离衬底基板21一侧的第三类无机层26，第三有源层2231在衬底基板21上的垂直投影覆盖第四过孔29靠近第三有源层2231的一端在衬底基板21所在平面上的垂直投影。
需要说明的是，本发明实施例对第二过孔、第三过孔和第四过孔的制备顺序不进行限定，可以在制备完成第二过孔和第三过孔之后制备第四过孔，也可以在制备完成第四过孔之后制备第二过孔和第三过孔。
S300、在第三类无机层远离衬底基板的一侧制备第一晶体管的第一源极和第一漏极、第二晶体管的第二源极和第二漏极以及第三晶体管的第三源极和第三漏极。
如图23所示，第一源极2213和第一漏极2213通过第二过孔27与第一有源层2211电连接；第二源极2222和第二漏极2223通过第三过孔28与第二有源层2221电连接；第三源极2232和第三漏极2233通过第四过孔29与第三有源层2231电连接，实现第一晶体管221、第二晶体管222和第三晶体管223的完整连接关系。
在上述实施例的基础上，在衬底基板一侧制备第一有源层和第二有源层可以包括：
采用同一掩模工艺，在衬底基板21的一侧制备第一有源层2211和第二有源层2221，第一有源层2211和第二有源层2221同层设置，如此保证第一有源层2211和第二有源层2221制备工艺简单。
进一步的，所述制备方法还可以包括：
采用同一掩模工艺，在第一有源层远离衬底基板的一侧制备第一栅极，在第二有源层远离衬底基板的一侧制备第二栅极，第一栅极和第二栅极同层设置。
继续参考图15所示，采用同一掩模工艺制备第一栅极2212和第二栅极2224，第一栅极2212和第二栅极2224可以同层设置，保证阵列基板20膜层结构简单。
基于同样的发明构思，本发明实施例还提供了一种显示面板，包括上述任一实施例所述的阵列基板，因此该显示面板也具有上述实施方式提供的阵列基板所具有的技术效果，相同之处可参照上文中对阵列基板的解释说明进行理解，下文中不再赘述。
示例性的，显示面板40可为有机发光二极管(Organic Light Emitting Diode，OLED)显示面板，如图24所示，有机发光二极管(Organic Light Emitting Diode，OLED)显示面板40包括阵列基板20和有机发光二极管30。进一步的，显示面板还可以为本领域技术人员可知的其他类型的显示面板，例如微型发光二极管显示面板，本发明实施例对此不作限定。
基于同样的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括上述实施方式提供的任一种显示面板。示例性的，参照图25，该显示装置50包括显示面板40。因此，该显示装置也具有上述实施方式中的显示面板和阵列基板所具有的有益效果，相同之处可参照上文对显示面板和阵列基板的解释说明进行理解，下文不再赘述。
本发明实施例提供的显示装置50可以为图25所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、工控设备、医用显示屏、触摸交互终端等，本发明实施例对此不作特殊限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (20)

1.一种阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的像素电路，所述像素电路包括第一晶体管和第二晶体管，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层，所述第一有源层和所述第二有源层均包括硅；
所述阵列基板还包括位于所述第一有源层远离所述衬底基板一侧的第一类无机层和第二类无机层，所述第一类无机层位于靠近所述第一有源层的一侧，所述第二类无机层位于远离所述第一有源层的一侧；
所述阵列基板还包括第一过孔，所述第一过孔至少贯穿所述第二类无机层，所述第一有源层在所述衬底基板所在平面上的垂直投影覆盖所述第一过孔靠近所述第一有源层的一端在所述衬底基板所在平面上的垂直投影；
所述第一有源层中的氢离子浓度小于所述第二有源层中的氢离子浓度。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一晶体管还包括第一源极和第一漏极，所述第一源极和所述第一漏极分别经过第二过孔与所述第一有源层电连接；
在垂直所述衬底基板的方向上，所述第一过孔远离所述衬底基板的一端相比于所述第二过孔远离所述衬底基板的一端更靠近所述衬底基板。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一晶体管为驱动晶体管，所述第二晶体管为开关晶体管。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔贯穿所述第二类无机层。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔贯穿所述第一类无机层和所述第二类无机层。
6.根据权利要求1所述的阵列基板，其特征在于，所述像素电路还包括第三晶体管，所述第三晶体管包括第三有源层，所述第三有源层包括氧化物半导体，且所述第三有源层位于所述第一有源层远离所述衬底基板的一侧；
所述第一类无机层和所述第二类无机层位于所述第一有源层所在膜层和所述第三有源层所在膜层之间。
7.根据权利要求6所述的阵列基板，其特征在于，所述像素电路还包括电容，所述电容包括对向设置的第一电容基板和第二电容基板；
所述第一晶体管还包括位于所述第一有源层远离所述衬底基板一侧的第一栅极，所述第一电容基板与所述第一栅极同层设置，所述第二电容基板位于所述第一电容基板远离所述衬底基板的一侧；
所述阵列基板还包括位于所述第一有源层与所述第一栅极之间的第一绝缘层、位于所述第一栅极与所述第二电容基板之间的第二绝缘层、位于所述第二电容基板和所述第三有源层之间的第三绝缘层；
所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中的至少一层为氮化硅层，所述第一过孔贯穿所述氮化硅层。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括位于所述第二类无机层远离所述衬底基板一侧的第三类无机层，所述第三类无机层包括多层第三无机层，靠近所述第二类无机层一侧的所述第三无机层覆盖所述第二类无机层且填充所述第一过孔。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括第二过孔和第三过孔，所述第二过孔和所述第三过孔均贯穿所述第一类无机层、所述第二类无机层和所述第三类无机层；所述第二过孔在所述衬底基板所在平面上的垂直投影与所述第一过孔在所述衬底基板上的垂直投影至少部分交叠，所述第二有源层在所述衬底基板上的垂直投影覆盖所述第三过孔靠近所述第二有源层的一端在所述衬底基板所在平面上的垂直投影；
所述阵列基板还包括第四过孔，所述第四过孔贯穿所述第三有源层远离所述衬底基板一侧的所述第三类无机层，所述第三有源层在所述衬底基板上的垂直投影覆盖所述第四过孔靠近所述第三有源层的一端在所述衬底基板所在平面上的垂直投影；
所述第一晶体管还包括第一源极和第一漏极，所述第二晶体管还包括第二源极和第二漏极，所述第三晶体管还包括第三源极和第三漏极；所述第一源极、所述第一漏极、所述第二源极、所述第二漏极、所述第三源极和所述第三漏极同层设置；
所述第一源极和所述第一漏极通过所述第二过孔与所述第一有源层电连接；所述第二源极和所述第二漏极通过所述第三过孔与所述第二有源层电连接；所述第三源极和所述第三漏极通过所述第四过孔与所述第三有源层电连接。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一晶体管还包括位于所述第一有源层一侧的第一栅极；
所述第二晶体管还包括位于所述第二有源层远离所述衬底基板一侧的第二栅极；
其中，所述第二有源层与所述第一有源层同层设置，所述第二栅极与所述第一栅极同层设置。
11.根据权利要求2所述的阵列基板，其特征在于，在垂直所述衬底基板的方向上，所述第一过孔靠近所述衬底基板的一端与所述第二过孔靠近所述衬底基板的一端不交叠。
12.一种阵列基板的制备方法，用于制备权利要求1-11任一项所述的阵列基板，其特征在于，所述阵列基板包括像素电路，所述像素电路包括第一晶体管和第二晶体管，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层，所述第一有源层和所述第二有源层均包括硅：
所述制备方法包括：
提供衬底基板；
在所述衬底基板一侧制备第一有源层和第二有源层；
在所述第一有源层远离所述衬底基板的一侧制备第一类无机层；
通过所述第一类无机层对所述第一有源层进行第一次加热制程；
在所述第一类无机层远离所述衬底基板的一侧制备第二类无机层；
制备第一过孔，所述第一过孔至少贯穿所述第二类无机层，且所述第一有源层在所述衬底基板所在平面上的垂直投影覆盖所述第一过孔靠近所述第一有源层的一端在所述衬底基板所在平面上的垂直投影；
通过所述第一过孔对所述第一有源层进行第二次加热制程，以使所述第一有源层中的氢离子浓度小于所述第二有源层中的氢离子浓度。
13.根据权利要求12所述的制备方法，其特征在于，制备第一过孔，所述第一过孔至少贯穿所述第二类无机层，包括：
制备第一过孔，所述第一过孔贯穿所述第二类无机层。
14.根据权利要求12所述的制备方法，其特征在于，制备第一过孔，所述第一过孔至少贯穿所述第二类无机层，包括：
制备第一过孔，所述第一过孔贯穿所述第二类无机层和所述第一类无机层。
15.根据权利要求12所述的制备方法，其特征在于，所述像素电路还包括第三晶体管，所述第三晶体管包括第三有源层，所述第三有源层包括氧化物半导体；
所述制备方法还包括：
在所述第二类无机层远离所述衬底基板的一侧制备第三有源层。
16.根据权利要求15所述的制备方法，其特征在于，所述制备方法还包括：
在所述第二类无机层远离所述衬底基板的一侧制备第三类无机层，所述第三类无机层包括多层第三无机层，靠近所述第二类无机层一侧的所述第三无机层覆盖所述第二类无机层且填充所述第一过孔。
17.根据权利要求16所述的制备方法，其特征在于，所述制备方法还包括：
制备第二过孔和第三过孔，所述第二过孔和所述第三过孔均贯穿所述第一类无机层、所述第二类无机层和所述第三类无机层；所述第二过孔在所述衬底基板所在平面上的垂直投影与所述第一过孔在所述衬底基板上的垂直投影至少部分交叠，所述第二有源层在所述衬底基板上的垂直投影覆盖所述第三过孔靠近所述第二有源层的一端在所述衬底基板所在平面上的垂直投影；
制备第四过孔，所述第四过孔贯穿所述第三有源层远离所述衬底基板一侧的所述第三类无机层，所述第三有源层在所述衬底基板上的垂直投影覆盖所述第四过孔靠近所述第三有源层的一端在所述衬底基板所在平面上的垂直投影；
在所述第三类无机层远离所述衬底基板的一侧制备所述第一晶体管的第一源极和第一漏极、第二晶体管的第二源极和第二漏极以及第三晶体管的第三源极和第三漏极；所述第一源极和所述第一漏极通过所述第二过孔与所述第一有源层电连接；所述第二源极和所述第二漏极通过所述第三过孔与所述第二有源层电连接；所述第三源极和所述第三漏极通过所述第四过孔与所述第三有源层电连接。
18.根据权利要求17所述的制备方法，其特征在于，在所述衬底基板一侧制备第一有源层和第二有源层，包括：
采用同一掩模工艺，在所述衬底基板的一侧制备第一有源层和第二有源层，所述第一有源层和所述第二有源层同层设置；
所述制备方法还包括：
采用同一掩模工艺，在所述第一有源层远离所述衬底基板的一侧制备第一栅极，在所述第二有源层远离所述衬底基板的一侧制备第二栅极，所述第一栅极和所述第二栅极同层设置。
19.一种显示面板，其特征在于，包括权利要求1-11任一项所述的阵列基板。
20.一种显示装置，其特征在于，包括权利要求19所述的显示面板。
CN202011339928.4A 2020-11-25 2020-11-25 阵列基板及其制备方法、显示面板及装置 Pending CN112366210A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011339928.4A CN112366210A (zh) 2020-11-25 2020-11-25 阵列基板及其制备方法、显示面板及装置
US17/184,599 US11637163B2 (en) 2020-11-25 2021-02-25 Array substrate and manufacturing method thereof including via hole to facilitate dehydrogenation, display panel, and display device
US18/110,157 US11980059B2 (en) 2020-11-25 2023-02-15 Array substrate and manufacturing method thereof including via hole to facilitate dehydrogenation, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011339928.4A CN112366210A (zh) 2020-11-25 2020-11-25 阵列基板及其制备方法、显示面板及装置

Publications (1)

Publication Number Publication Date
CN112366210A true CN112366210A (zh) 2021-02-12

Family

ID=74533935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011339928.4A Pending CN112366210A (zh) 2020-11-25 2020-11-25 阵列基板及其制备方法、显示面板及装置

Country Status (2)

Country Link
US (2) US11637163B2 (zh)
CN (1) CN112366210A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053309A (zh) * 2021-03-22 2021-06-29 武汉天马微电子有限公司 显示面板和显示装置
CN113192978A (zh) * 2021-04-12 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示装置
CN113314575A (zh) * 2021-05-25 2021-08-27 厦门天马微电子有限公司 显示面板及其制备方法、显示装置
CN113488486A (zh) * 2021-06-29 2021-10-08 昆山工研院新型平板显示技术中心有限公司 阵列基板的制造方法及阵列基板
WO2023070540A1 (zh) * 2021-10-25 2023-05-04 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板
US11973084B2 (en) 2021-04-12 2024-04-30 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366210A (zh) * 2020-11-25 2021-02-12 厦门天马微电子有限公司 阵列基板及其制备方法、显示面板及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122893A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN109994510B (zh) * 2018-01-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR20210102557A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
CN112366210A (zh) * 2020-11-25 2021-02-12 厦门天马微电子有限公司 阵列基板及其制备方法、显示面板及装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053309A (zh) * 2021-03-22 2021-06-29 武汉天马微电子有限公司 显示面板和显示装置
CN113053309B (zh) * 2021-03-22 2022-08-30 武汉天马微电子有限公司 显示面板和显示装置
CN113192978A (zh) * 2021-04-12 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示装置
WO2022217635A1 (zh) * 2021-04-12 2022-10-20 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示装置
US11973084B2 (en) 2021-04-12 2024-04-30 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device thereof
CN113314575A (zh) * 2021-05-25 2021-08-27 厦门天马微电子有限公司 显示面板及其制备方法、显示装置
CN113488486A (zh) * 2021-06-29 2021-10-08 昆山工研院新型平板显示技术中心有限公司 阵列基板的制造方法及阵列基板
WO2023070540A1 (zh) * 2021-10-25 2023-05-04 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Also Published As

Publication number Publication date
US11980059B2 (en) 2024-05-07
US20210183976A1 (en) 2021-06-17
US11637163B2 (en) 2023-04-25
US20230200136A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
CN112366210A (zh) 阵列基板及其制备方法、显示面板及装置
US10895774B2 (en) Array substrate, manufacturing method, display panel and display device
US10312268B2 (en) Display device
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
US11107843B2 (en) Array substrate, manufacturing method thereof, and display panel
CN107818989B (zh) 阵列基板及其制作方法
CN108321159B (zh) 一种阵列基板及其制备方法、显示装置
US20240138218A1 (en) Display substrate and display device
US11749692B2 (en) Display panel and display device
WO2022166745A1 (zh) 阵列基板和显示面板
US20210193841A1 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
CN215896392U (zh) 一种显示基板、显示面板
CN111129033A (zh) 阵列基板及其制备方法
CN213936191U (zh) 阵列基板、显示面板及显示装置
CN108598096B (zh) Tft阵列基板及其制作方法
CN113140637A (zh) 显示装置、阵列基板、薄膜晶体管及其制造方法
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
WO2022056789A1 (zh) 一种显示面板及显示装置
CN109616444B (zh) Tft基板的制作方法及tft基板
CN113097232A (zh) 一种显示面板、显示面板的制作方法及显示装置
US20230093539A1 (en) Display panel and display apparatus
CN220934081U (zh) 阵列基板及显示装置
US20240038900A1 (en) Thin-film transistor having vertical structure and electronic device
US20230369351A1 (en) Array substrate, display panel, and display terminal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination