CN113192978A - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN113192978A CN113192978A CN202110389441.5A CN202110389441A CN113192978A CN 113192978 A CN113192978 A CN 113192978A CN 202110389441 A CN202110389441 A CN 202110389441A CN 113192978 A CN113192978 A CN 113192978A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- thin film
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 109
- 239000000463 material Substances 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 18
- 238000005452 bending Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 239000001257 hydrogen Substances 0.000 abstract description 15
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 13
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 373
- 230000000694 effects Effects 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 229910001868 water Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 239000002355 dual-layer Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical group [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及其制备方法、显示装置，所述阵列基板包括：基板；多个第一薄膜晶体管，设于所述基板上，所述第一薄膜晶体管包括第一栅极层和第二栅极层，所述第二栅极层设于所述第一栅极层远离所述基板的一侧；多个第二薄膜晶体管，设于所述基板上，所述第二薄膜晶体管包括第三栅极层；栅极绝缘层，设于所述第一栅极层和所述第二栅极层之间，以及所述第三栅极层靠近所述基板的一侧表面，所述栅极绝缘层为氮化硅材料。本发明的有益效果在于，本发明的阵列基板及其制备方法、显示装置，采用含氢量较高的氮化硅材料作为栅极绝缘层，在高温条件下能够对多晶硅材料的有源层进行补氢。
Description
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
当前，市场对长续航产品的需求越来越多，LTPO(Low TemperaturePolycrystalline Oxide，即低温多晶氧化物)技术作为一种低功耗的显示技术被业界广泛关注。LTPO技术结合了LTPS(低温多晶硅)TFT和氧化物TFT(IGZO，铟镓锌氧化物)，与目前使用的LTPS背板相比，LTPO可以降低约5-15％的功耗。
发明内容
为了解决上述技术问题，本发明提供了一种阵列基板及其制备方法、显示装置用以解决现有技术中低温多晶氧化物技术中氢扩散导致氧化物导体层被导体化，导致阵列基板失效的技术问题。
解决上述技术问题的技术方案是：本发明提供了一种阵列基板，包括：基板；多个第一薄膜晶体管，设于所述基板上，所述第一薄膜晶体管包括第一栅极层和第二栅极层，所述第二栅极层设于所述第一栅极层远离所述基板的一侧；多个第二薄膜晶体管，设于所述基板上，所述第二薄膜晶体管包括第三栅极层；栅极绝缘层，设于所述第一栅极层和所述第二栅极层之间，以及所述第三栅极层靠近所述基板的一侧表面，所述栅极绝缘层为氮化硅材料。
可选的，在本申请的一些实施例中，阵列基板还包括依次叠层设置的第一绝缘层、第一介电层、第二绝缘层、第二介电层以及钝化层。
可选的，在本申请的一些实施例中，所述第一薄膜晶体管还包括：第一有源层，设于所述基板上，所述第一绝缘层覆盖所述第一有源层；所述第一栅极层设于所述第一绝缘层远离所述基板的一侧表面；所述栅极绝缘层设于所述第一栅极层远离所述第一绝缘层的一侧表面；第二栅极层，设于所述第一栅极层远离所述栅极绝缘层的一侧表面；所述第一介电层设于所述第一绝缘层远离所述基板的一侧表面，且覆盖所述第一栅极层、所述栅极绝缘层和所述第二栅极层；第一源漏电极，设于所述第二介电层远离所述第二绝缘层的一侧表面，并连接至所述第一有源层。
可选的，在本申请的一些实施例中，所述第二薄膜晶体管还包括：金属层，设于所述基板上，与所述第一有源层同层设置；所述第三栅极层设于所述栅极绝缘层上；第二有源层，设于所述第一介电层远离所述第一绝缘层的一侧表面，所述第二绝缘层覆盖所述第二有源层；第四栅极层，设于所述第二绝缘层远离所述第一介电层的一侧表面，所述第二介电层覆盖所述第四栅极层；第二源漏电极，设于所述第二介电层远离所述第二绝缘层的一侧表面，并连接至所述第二有源层和所述金属层。
可选的，在本申请的一些实施例中，所述第二栅极层和所述第三栅极层的材料为钼钛合金。
可选的，在本申请的一些实施例中，阵列基板还包括：第一平坦层，设于所述钝化层远离所述第二介电层的一侧表面；像素电极，设于所述第一平坦层上，且部分贯穿所述第一平坦层连接至所述第一源漏电极；第二平坦层，设于所述第一平坦层远离所述钝化层的一侧表面，且覆盖所述像素电极；像素定义层，设于所述第二平坦层远离所述第一平坦层的一侧表面，所述像素定义层对应所述像素电极处设有像素开孔；发光层，设于所述像素开孔内，且连接至所述像素电极。
可选的，在本申请的一些实施例中，所述阵列基板包括显示区和弯折区，所述第一薄膜晶体管和所述第二薄膜晶体管设于所述显示区中，所述基板、所述第一绝缘层、所述第一介电层、所述第二绝缘层、所述第二介电层以及所述钝化层从所述显示区延伸至所述弯折区中；在所述弯折区中设有一开孔，所述开孔贯穿所述钝化层、所述第二介电层、所述第二绝缘层、所述第一介电层、所述第一绝缘层以及部分所述基板，所述第一平坦层填充所述开孔。
相应的，本申请实施例还提供一种阵列基板的制备方法，包括以下步骤：提供一基板；在所述基板上制备若干第一薄膜晶体管和若干第二薄膜晶体管，其中，所述第一薄膜晶体管和第二薄膜晶体管的制备步骤包括：制备所述第一薄膜晶体管的第一栅极层；在所述第一栅极层上制备一层栅极绝缘材料，所述栅极绝缘材料为氮化硅材料；在所述栅极绝缘材料和所述第一绝缘层上刻蚀接触孔，所述接触孔对应所述第一有源层和所述金属层，采用350摄氏度～400摄氏度的温度进行退火；在所述栅极绝缘材料上制备所述第一薄膜晶体管的第二栅极层和所述第二薄膜晶体管的第三栅极层；利用所述第二栅极层和所述第三栅极层自对准刻蚀所述栅极绝缘材料，获得栅极绝缘层。
可选的，在本申请的一些实施例中，所述第一薄膜晶体管的第一栅极层的制备步骤之前还包括以下步骤：在所述基板上制备一层半导体材料，图案化后形成所述第一薄膜晶体管的第一有源层和所述第二薄膜晶体管的金属层；在所述基板上制备一层第一绝缘层，所述第一绝缘层覆盖所述第一有源层和所述金属层。
可选的，在本申请的一些实施例中，所述获得栅极绝缘层步骤之后还包括以下步骤：在所述第一绝缘层上制备第一介电层，所述第一介电层覆盖所述第一栅极层、所述栅极绝缘层、所述第二栅极层和所述第三栅极层；在所述第一介电层上制备所述第二薄膜晶体管的第二有源层；在所述第一介电层上制备一层第二绝缘层，所述第二绝缘层覆盖所述第二有源层；在所述第二绝缘层上制备第四栅极层，所述第四栅极层与所述第三栅极层相对应；在所述第二绝缘层上制备第二介电层，所述第二介电层覆盖所述第四栅极层；在所述第二介电层、所述第二绝缘层、所述第一介电层和所述第一绝缘层上刻蚀若干第一过孔和第二过孔，所述第一过孔对应所述第一薄膜晶体管的第一有源层，所述第二过孔对应所述第二薄膜晶体管的金属层以及第二有源层；在所述第二介电层上制备第一源漏电极以及第二源漏电极，所述第一源漏电极穿过所述第一过孔连接至所述第一有源层，所述第二源漏电极穿过所述第二过孔连接至所述金属层和所述第二有源层。
相应的，本申请实施例还提供一种显示装置，包括彩膜基板、上述阵列基板和背光模组。
本申请实施例的有益效果在于，本申请实施例的一种阵列基板及其制备方法、显示装置，采用含氢量较高的氮化硅材料作为栅极绝缘层，在高温条件下能够对多晶硅材料的有源层进行补氢，且栅极绝缘层设于氧化物薄膜晶体管的有源层的下方，被氧化物薄膜晶体管的栅极层完全覆盖，不会造成氧化物薄膜晶体管中有源层的导体化，从而在提升低温多晶硅薄膜晶体管性能的同时，不会造成氧化物薄膜晶体管的不良影响，提升了氧化物薄膜晶体管和多晶硅薄膜晶体管的器件性能。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是实施例中的显示装置结构示意图；
图2是实施例中的阵列基板结构示意图；
图3是实施例中步骤S201之后的阵列基板结构示意图；
图4是实施例中步骤S204之后的阵列基板结构示意图；
图5是实施例中步骤S205之后的阵列基板结构示意图；
图6是实施例中步骤S213之后的阵列基板结构示意图；
图7是实施例中步骤S4之后的阵列基板结构示意图。
图中标号如下：
阵列基板10； 彩膜基板20；
显示区101； 弯折区102；
基板100； 第一薄膜晶体管200；
第二薄膜晶体管300； 第一绝缘层410；
第一介电层420； 第二绝缘层430；
第二介电层440； 钝化层450；
第一平坦层460； 栅极绝缘层500；
第一像素电极600； 第二像素电极700；
第二平坦层470； 挡墙480；
发光层800； 第一柔性层110；
第一缓冲层120； 第二柔性层130；
第二缓冲层140； 阻隔层150；
第一有源层210； 第一栅极层220；
第二栅极层230； 第一源漏电极240；
金属层301； 第三栅极层310；
第二有源层320； 第四栅极层330；
第二源漏电极340； 开孔1021。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
实施例
如图1所示，本实施例中，本发明的显示装置包括阵列基板10和彩膜基板20，如图2所示，其中所述阵列基板10包括基板100、第一薄膜晶体管200、第二薄膜晶体管300、第一绝缘层410、第一介电层420、第二绝缘层430、第二介电层440、钝化层450、第一平坦层460、栅极绝缘层500、第一像素电极600、第二像素电极700、第二平坦层470、挡墙480以及发光层800。
所述基板100为双层柔性基板，包括叠层设置的第一柔性层110、第一缓冲层120、第二柔性层130、第二缓冲层140以及阻隔层150。
所述第一薄膜晶体管200和所述第二薄膜晶体管300设于阻隔层150远离所述第二缓冲层140的一侧表面，所述第一薄膜晶体管200和所述第二薄膜晶体管300相邻设置且相互绝缘，其中，所述第一薄膜晶体管200为低温多晶硅薄膜晶体管，所述第一薄膜晶体管200为驱动薄膜晶体管，起到驱动像素电路的作用。所述第二薄膜晶体管300为氧化物薄膜晶体管，所述第二薄膜晶体管300为开关薄膜晶体管，起到控制像素电路信号开关的作用。
具体的，所述第一薄膜晶体管200包括层叠设置的第一有源层210、第一栅极层220、第二栅极层230以及第一源漏电极240。
所述第二薄膜晶体管300包括层叠设置的金属层301、第三栅极层310、第二有源层320、第四栅极层330以及第二源漏电极340。
所述第一有源层210是采用低温多晶硅技术(Low Temperature Poly-silicon)将非晶硅经过镭射光均匀照射后，所述非晶硅吸收内部原子发生能级跃迁后形变成为多晶结构，采用低温多晶硅技术可以大大增加所述第一薄膜晶体管200的电子迁移率，从而使得显示装置的分辨率更高、反应速度更快、亮度更高。
所述第一绝缘层410覆盖所述第一有源层210，所述第一绝缘层410的材料为氧化硅材料，具有隔绝水氧的技术效果，有效避免所述第一有源层210被水氧腐蚀。
所述第一栅极层220设于所述第一绝缘层410的上表面，所述第一栅极层220的材质为金属材料，所述金属材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，或者是多层薄膜结构。所述第一栅极层220的厚度为2000埃米～8000埃米。
由于单栅结构的薄膜晶体管对于有源层的载流子控制较弱，从而会导致载流子迁移率不高和阈值电压出现漂移的问题，进而导致所述阵列基板上的驱动电路电学性能不稳定。
故本实施例中，所述第一薄膜晶体管200和所述第二薄膜晶体管300均采用双栅结构，通过对双层栅极层同时施加电信号，可以大幅度提升所述第一薄膜晶体管200和所述第二薄膜晶体管300的载流子迁移率、解决所述第一薄膜晶体管200和所述第二薄膜晶体管300的阈值电压漂移问题，达到了提高薄膜晶体管电学性能稳定性的效果，进而提高了阵列基板上的驱动电路电学性能的稳定性。
为了避免所述第一栅极层220和所述第二栅极层230之间出现短路现象，一般会在两层栅极之间添加一层栅极绝缘层，本实施例中，在所述第一栅极层220和所述第二栅极层230设有栅极绝缘层500，所述栅极绝缘层500的材料为氮化硅材料。所述氮化硅材料氢含量较高，能够在高温条件能够氢气，能够对采用低温多晶硅技术制备的第一有源层210进行补氢，从而满足低温多晶硅技术的要求，保证所述第一有源层210的性能。
但所述第二薄膜晶体管300为氧化物薄膜晶体管，其第二有源层320采用的是氧化物导体材料，本实施例中，所述第二有源层320采用的材料是铟镓锌氧化物(IGZO)，铟镓锌氧化物材料对周围气氛比较敏感，如氢、氧气、水等，氢扩散到第二有源层320沟道中会导致铟镓锌氧化物导体化，水氧入侵导致所述第二薄膜晶体管300阈值电压偏移而造成TFT失效，为避免栅极绝缘层500在高温制程下脱离的氢进入到所述第二有源层320中，所述第二薄膜晶体管300的第三栅极层310和所述第一薄膜晶体管200的第二栅极层230同层设置，所述栅极绝缘层500设在所述第二栅极层230和所述第三栅极层310的下表面，且完全被所述第二栅极层230和所述第三栅极层310覆盖。
所述第一介电层420设于所述第一绝缘层410的上表面，所述第一介电层420覆盖所述第一栅极层220、所述栅极绝缘层500、所述第二栅极层230以及所述第三栅极层310。所述第一介电层420为层间绝缘层，所述第一介电层420的材质为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，起到绝缘作用，防止电路短路。所述第一介电层420的厚度为2000埃米～10000埃米。
所述第二有源层320设于所述第一介电层420的上表面，所述第二绝缘层430覆盖所述第二有源层320，所述第二绝缘层430与所述第一绝缘层410的材料和功能相似，均具有隔绝水氧的技术效果。
所述第四栅极层330设于所述第二绝缘层430的上表面，且与所述第三栅极层310相对设置，通过对第三栅极层310和所述第四栅极层330同时施加电信号，可以大幅度提升所述第二薄膜晶体管300的载流子迁移率、解决所述第二薄膜晶体管300的阈值电压漂移问题，达到了提高薄膜晶体管电学性能稳定性的效果，进而提高了阵列基板上驱动电路的电学性能的稳定性。
所述第二介电层440设于所述第二绝缘层430的上表面，且覆盖所述第四栅极层330，所述第二介电层440与所述第一介电层420的材料和功能相同，均起到绝缘作用，防止电路短路。
所述第一源漏电极240和所述第二源漏电极340设于所述第二介电层440的上表面，所述第一源漏电极240对应所述第一有源层210，且部分贯穿所述第二介电层440、所述第二绝缘层430、所述第一介电层420以及所述第一绝缘层410连接至所述第一有源层210。
所述第二源漏电极340对应所述第二有源层320，且部分贯穿所述第二介电层440、所述第二绝缘层430连接至所述第二有源层320。
所述金属层301设于所述基板100的上表面，与所述第一有源层210同层设置，所述金属层301为导体化后的半导体层，所述第二源漏电极340部分贯穿所述第二介电层440、所述第二绝缘层430、所述第一介电层420以及所述第一绝缘层410连接至所述金属层301，用以避免肖特基接触带来的不良影响。
所述钝化层450设于所述第二介电层440的上表面，所述钝化层450的材质包括硅的氧化物材料，所述钝化层450的厚度为1000埃米～5000埃米。所述钝化层450起到绝缘作用及隔绝外界水氧的作用。
本实施例中，所述阵列基板10包括显示区101和设于所述显示区101下方的弯折区102，所述第一薄膜晶体管200、所述第二薄膜晶体管300和所述栅极绝缘层500设于所述显示区101中，所述基板100、所述第一绝缘层410、所述第一介电层420、所述第二绝缘层430、所述第二介电层440、所述钝化层450、所述第一平坦层460、所述第二平坦层470和所述挡墙480从所述显示区101延伸至所述弯折区102中。
所述弯折区102中设有一开孔1021，所述开孔1021贯穿所述钝化层450、所述第二介电层440、所述第二绝缘层430、所述第一介电层420、所述第一绝缘层410以及部分所述基板100。
所述第一平坦层460设于所述钝化层450的上表面，且从所述显示区101延伸至所述弯折区102中，所述第一平坦层460填充所述开孔1021，所述第一平坦层460采用韧性较高的无机材料，有效避免所述弯折区102弯折时，弯折应力导致的断裂问题，提升了所述阵列基板10的使用寿命。
所述第一像素电极600设于所述第一平坦层460的上表面，所述像素电极600对应所述第一薄膜晶体管200，且贯穿所述第一平坦层460和所述钝化层450连接至所述第一源漏电极240，在所述弯折区102中，所述第一平坦层460的上表面还设有若干金属走线，所述金属走线设于所述开孔上方。
所述第二平坦层470设于所述第一平坦层460的上表面，且覆盖所述像素电极600。所述第二像素电极700设于所述第二平坦层470的上表面，所述第二像素电极700对应所述第一像素电极600，且部分贯穿所述第二平坦层470连接至所述第一像素电极600。以实现第一像素电极600和第二像素电极700之间的电信号传输。
所述挡墙480设于所述第二平坦层470的上表面，所述挡墙480对应所述第二像素电极700处设有像素开孔，所述发光层800设于所述像素开孔内，且与所述第二像素电极700电连接。
为了更好的解释本发明，本实施例还提供了上述阵列基板10的制备方法，具体步骤如下：
S1)提供一基板，所述基板100为双层柔性基板，包括叠层设置的第一柔性层110、第一缓冲层120、第二柔性层130、第二缓冲层140以及阻隔层150。
S2)在所述基板100上制备若干第一薄膜晶体管200和若干第二薄膜晶体管300，其中，所述第一薄膜晶体管200和第二薄膜晶体管300的制备步骤包括：
S201)如图3所示，在所述基板100上制备一层半导体材料，图案化后形成所述第一薄膜晶体管200的第一有源层210和所述第二薄膜晶体管的金属层301。
S202)在所述基板100上制备一层第一绝缘层410，所述第一绝缘层410覆盖所述第一有源层210和所述金属层301。
S203)在所述第一绝缘层410的上表面制备一层栅极材料，图案化后形成所述第一薄膜晶体管200的第一栅极层220。
S204)如图4所示，在所述第一栅极层220上制备一层栅极绝缘材料，所述栅极绝缘材料为氮化硅材料。
S205)如图5所示，在所述栅极绝缘材料和所述第一绝缘层410上刻蚀第一接触孔411，所述第一接触孔411对应所述第一有源层210和所述金属层301，采用350摄氏度～400摄氏度的温度对所述栅极绝缘材料进行退火处理，所述栅极绝缘材料中的氢在高温下被脱离出来，通过所述第一接触孔411对所述第一有源层210和所述金属层301进行补氢，在刻蚀第一接触孔411的同时，在弯折区102中刻蚀所述栅极材料和所述第一绝缘层410形成第一深孔。
S206)在所述栅极绝缘材料上制备一层栅极材料，图案化后形成所述第一薄膜晶体管的第二栅极层230和所述第二薄膜晶体管的第三栅极层310。
S207)利用所述第二栅极层230和所述第三栅极层310进行自对准，刻蚀所述栅极绝缘材料，获得栅极绝缘层500。
S208)在所述第一绝缘层410上制备第一介电层420，所述第一介电层420覆盖所述第一栅极层220、所述栅极绝缘层500、所述第二栅极层230和所述第三栅极层310。
S209)在所述第一介电层420上制备所述第二薄膜晶体管300的第二有源层320，所述第二有源层320对应所述第三栅极层310。
S210)在所述第一介电层420上制备一层第二绝缘层430，所述第二绝缘层430覆盖所述第二有源层320。
S211)在所述第二绝缘层430上制备第四栅极层330，所述第四栅极层330与所述第三栅极层310相对应。
S212)在所述第二绝缘层430上制备第二介电层440，所述第二介电层440覆盖所述第四栅极层330。
S213)如图6所示，在所述第二介电层440、所述第二绝缘层430、所述第一介电层420和所述第一绝缘层410上刻蚀若干第一过孔412和第二过孔413，所述第一过孔412对应所述第一薄膜晶体管的第一有源层210，且与所述第一接触孔411重合，所述第二过孔413对应所述第二薄膜晶体管的金属层301以及第二有源层320。
S214)在所述第二介电层440上制备第一源漏电极240以及第二源漏电极340，所述第一源漏电极240穿过所述第一过孔412连接至所述第一有源层210，所述第二源漏电极340穿过所述第二过孔413连接至所述金属层301和所述第二有源层320。在刻蚀所述第一过孔412和所述第二过孔413时，同时在所述弯折区102中刻蚀开孔1021。
S3)在所述第二介电层440的上表面制备钝化层450，所述钝化层450覆盖所述第一源漏电极240以及第二源漏电极340。
S4)如图7所示，在所述钝化层的上表面制备第一平坦层460，所述第一平坦层460延伸至所述弯折区102并填充所述开孔1021。
本实施例的有益效果在于，本实施例中的阵列基板及其制备方法、显示装置，采用含氢量较高的氮化硅材料作为栅极绝缘层，在高温条件下能够对多晶硅材料的有源层进行补氢，且栅极绝缘层设于氧化物薄膜晶体管的有源层的下方，被氧化物薄膜晶体管的栅极层完全覆盖，不会造成氧化物薄膜晶体管中有源层的导体化，从而在提升低温多晶硅薄膜晶体管性能的同时，不会造成氧化物薄膜晶体管的不良影响，提升了氧化物薄膜晶体管和多晶硅薄膜晶体管的器件性能。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
多个第一薄膜晶体管，设于所述基板上，所述第一薄膜晶体管包括第一栅极层和第二栅极层，所述第二栅极层设于所述第一栅极层远离所述基板的一侧；
多个第二薄膜晶体管，设于所述基板上，所述第二薄膜晶体管包括第三栅极层；
栅极绝缘层，设于所述第一栅极层和所述第二栅极层之间，以及所述第三栅极层靠近所述基板的一侧表面，所述栅极绝缘层为氮化硅材料。
2.根据权利要求1所述的阵列基板，其特征在于，还包括依次叠层设置的第一绝缘层、第一介电层、第二绝缘层、第二介电层以及钝化层。
3.根据权利要求1所述的阵列基板，其特征在于，
所述第一薄膜晶体管还包括：
第一有源层，设于所述基板上，所述第一绝缘层覆盖所述第一有源层；
所述第一栅极层设于所述第一绝缘层远离所述基板的一侧表面；
所述栅极绝缘层设于所述第一栅极层远离所述第一绝缘层的一侧表面；
第二栅极层，设于所述第一栅极层远离所述栅极绝缘层的一侧表面；
所述第一介电层设于所述第一绝缘层远离所述基板的一侧表面，且覆盖所述第一栅极层、所述栅极绝缘层和所述第二栅极层；
第一源漏电极，设于所述第二介电层远离所述第二绝缘层的一侧表面，并连接至所述第一有源层。
4.根据权利要求1所述的阵列基板，其特征在于，
所述第二薄膜晶体管还包括：
金属层，设于所述基板上，与所述第一有源层同层设置；
所述第三栅极层设于所述栅极绝缘层上；
第二有源层，设于所述第一介电层远离所述第一绝缘层的一侧表面，所述第二绝缘层覆盖所述第二有源层；
第四栅极层，设于所述第二绝缘层远离所述第一介电层的一侧表面，所述第二介电层覆盖所述第四栅极层；
第二源漏电极，设于所述第二介电层远离所述第二绝缘层的一侧表面，并连接至所述第二有源层和所述金属层。
5.根据权利要求1所述的阵列基板，其特征在于，还包括：
第一平坦层，设于所述钝化层远离所述第二介电层的一侧表面；
像素电极，设于所述第一平坦层上，且部分贯穿所述第一平坦层连接至所述第一源漏电极；
第二平坦层，设于所述第一平坦层远离所述钝化层的一侧表面，且覆盖所述像素电极；
像素定义层，设于所述第二平坦层远离所述第一平坦层的一侧表面，所述像素定义层对应所述像素电极处设有像素开孔；
发光层，设于所述像素开孔内，且连接至所述像素电极。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括显示区和弯折区，所述第一薄膜晶体管和所述第二薄膜晶体管设于所述显示区中，所述基板、所述第一绝缘层、所述第一介电层、所述第二绝缘层、所述第二介电层以及所述钝化层从所述显示区延伸至所述弯折区中；
在所述弯折区中设有一开孔，所述开孔贯穿所述钝化层、所述第二介电层、所述第二绝缘层、所述第一介电层、所述第一绝缘层以及部分所述基板，所述第一平坦层填充所述开孔。
7.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基板；
在所述基板上制备若干第一薄膜晶体管和若干第二薄膜晶体管，其中，所述第一薄膜晶体管和第二薄膜晶体管的制备步骤包括：
制备所述第一薄膜晶体管的第一栅极层；
在所述第一栅极层上制备一层栅极绝缘材料，所述栅极绝缘材料为氮化硅材料；
在所述栅极绝缘材料和所述第一绝缘层上刻蚀接触孔，所述接触孔对应所述第一有源层和所述金属层，采用350摄氏度～400摄氏度的温度进行退火；
在所述栅极绝缘材料上制备所述第一薄膜晶体管的第二栅极层和所述第二薄膜晶体管的第三栅极层；
利用所述第二栅极层和所述第三栅极层自对准刻蚀所述栅极绝缘材料，获得栅极绝缘层。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，在制备所述第一薄膜晶体管的第一栅极层步骤之前还包括以下步骤：
在所述基板上制备一层半导体材料，图案化后形成所述第一薄膜晶体管的第一有源层和所述第二薄膜晶体管的金属层；
在所述基板上制备一层第一绝缘层，所述第一绝缘层覆盖所述第一有源层和所述金属层。
9.根据权利要求7所述的阵列基板的制备方法，其特征在于，在所述获得栅极绝缘层步骤之后还包括以下步骤：
在所述第一绝缘层上制备第一介电层，所述第一介电层覆盖所述第一栅极层、所述栅极绝缘层、所述第二栅极层和所述第三栅极层；
在所述第一介电层上制备所述第二薄膜晶体管的第二有源层；
在所述第一介电层上制备一层第二绝缘层，所述第二绝缘层覆盖所述第二有源层；
在所述第二绝缘层上制备第四栅极层，所述第四栅极层与所述第三栅极层相对应；
在所述第二绝缘层上制备第二介电层，所述第二介电层覆盖所述第四栅极层；
在所述第二介电层、所述第二绝缘层、所述第一介电层和所述第一绝缘层上刻蚀若干第一过孔和第二过孔，所述第一过孔对应所述第一薄膜晶体管的第一有源层，所述第二过孔对应所述第二薄膜晶体管的金属层以及第二有源层；
在所述第二介电层上制备第一源漏电极以及第二源漏电极，所述第一源漏电极穿过所述第一过孔连接至所述第一有源层，所述第二源漏电极穿过所述第二过孔连接至所述金属层和所述第二有源层。
10.一种显示装置，其特征在于，包括彩膜基板、阵列基板和背光模组，所述阵列基板为权利要求1-6中任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110389441.5A CN113192978A (zh) | 2021-04-12 | 2021-04-12 | 一种阵列基板及其制备方法、显示装置 |
| PCT/CN2021/088843 WO2022217635A1 (zh) | 2021-04-12 | 2021-04-22 | 一种阵列基板及其制备方法、显示装置 |
| US17/293,792 US11973084B2 (en) | 2021-04-12 | 2021-04-22 | Array substrate, manufacturing method thereof, and display device thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110389441.5A CN113192978A (zh) | 2021-04-12 | 2021-04-12 | 一种阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113192978A true CN113192978A (zh) | 2021-07-30 |
Family
ID=76975418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110389441.5A Pending CN113192978A (zh) | 2021-04-12 | 2021-04-12 | 一种阵列基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113192978A (zh) |
| WO (1) | WO2022217635A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203787A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| CN114203732A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | Ltpo基板及其制作方法、显示面板 |
| WO2023108811A1 (zh) * | 2021-12-17 | 2023-06-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150200237A1 (en) * | 2014-01-14 | 2015-07-16 | Sumsung Display Co., Ltd. | Organic light-emitting diode (oled) display |
| CN208848909U (zh) * | 2018-10-17 | 2019-05-10 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
| CN110690170A (zh) * | 2019-10-23 | 2020-01-14 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
| CN111564458A (zh) * | 2020-07-16 | 2020-08-21 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN111863838A (zh) * | 2020-07-21 | 2020-10-30 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN112366210A (zh) * | 2020-11-25 | 2021-02-12 | 厦门天马微电子有限公司 | 阵列基板及其制备方法、显示面板及装置 |
-
2021
- 2021-04-12 CN CN202110389441.5A patent/CN113192978A/zh active Pending
- 2021-04-22 WO PCT/CN2021/088843 patent/WO2022217635A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150200237A1 (en) * | 2014-01-14 | 2015-07-16 | Sumsung Display Co., Ltd. | Organic light-emitting diode (oled) display |
| CN208848909U (zh) * | 2018-10-17 | 2019-05-10 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
| CN110690170A (zh) * | 2019-10-23 | 2020-01-14 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
| CN111564458A (zh) * | 2020-07-16 | 2020-08-21 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN111863838A (zh) * | 2020-07-21 | 2020-10-30 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN112366210A (zh) * | 2020-11-25 | 2021-02-12 | 厦门天马微电子有限公司 | 阵列基板及其制备方法、显示面板及装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203787A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| CN114203732A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | Ltpo基板及其制作方法、显示面板 |
| WO2023108811A1 (zh) * | 2021-12-17 | 2023-06-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022217635A1 (zh) | 2022-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI606289B (zh) | 陣列基板、顯示裝置及陣列基板的製備方法陣列基板 | |
| US20240038787A1 (en) | Thin film transistor, array substrate, display panel, and method for fabricating array substrate | |
| KR100501867B1 (ko) | 톱 게이트형 박막 트랜지스터 | |
| US10283529B2 (en) | Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus | |
| CN113192978A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8436342B2 (en) | Organic light emitting display device and method of manufacturing the same | |
| JP2007220817A (ja) | 薄膜トランジスタ及びその製法 | |
| KR20090131402A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| JP7464400B2 (ja) | 薄膜デバイス | |
| US20230095169A1 (en) | Thin film transistor substrate, manufacturing method thereof, and display panel | |
| US11018263B2 (en) | Display device and method of manufacturing the same | |
| US11997878B2 (en) | Array substrate and manufacturing method thereof | |
| CN106449763A (zh) | 一种薄膜晶体管及制造方法和显示器面板 | |
| KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| US20240047465A1 (en) | Array base plate, method for manufacturing same, and display panel | |
| US11923380B2 (en) | Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof | |
| US11380798B2 (en) | Thin-film device | |
| US8395149B2 (en) | Semiconductor device structure and method for manufacturing the same | |
| KR101022141B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| US11973084B2 (en) | Array substrate, manufacturing method thereof, and display device thereof | |
| KR20170124152A (ko) | 트랜지스터 패널 및 그 제조 방법 | |
| KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20230387320A1 (en) | Semiconductor device | |
| TWI828142B (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210730 |