TWI828142B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI828142B TWI828142B TW111117305A TW111117305A TWI828142B TW I828142 B TWI828142 B TW I828142B TW 111117305 A TW111117305 A TW 111117305A TW 111117305 A TW111117305 A TW 111117305A TW I828142 B TWI828142 B TW I828142B
- Authority
- TW
- Taiwan
- Prior art keywords
- contact hole
- gate
- semiconductor layer
- layer
- dielectric layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 291
- 239000000463 material Substances 0.000 claims description 45
- 150000004767 nitrides Chemical class 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 304
- 238000000034 method Methods 0.000 description 55
- 239000011241 protective layer Substances 0.000 description 31
- 238000005530 etching Methods 0.000 description 26
- 239000000758 substrate Substances 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 14
- 239000001257 hydrogen Substances 0.000 description 14
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000009413 insulation Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 8
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 IZO) Chemical compound 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Confectionery (AREA)
- Glass Compositions (AREA)
- External Artificial Organs (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一種半導體裝置，包括第一閘極、第二閘極、第三閘極、第一半導體層、第二半導體層、源極以及汲極。第一半導體層位於第一閘極與第二閘極之間。第二閘極位於第一半導體層與第二半導體層之間。第二半導體層位於第二閘極與第三閘極之間。源極電性連接第一半導體層以及第二半導體層。汲極電性連接第一半導體層以及第二半導體層。
Description
本發明是有關於一種半導體裝置。
雙閘極薄膜電晶體具有驅動電流高的優點，因此，常被用於作為有機發光二極體顯示裝置或微型發光二極體顯示裝置的驅動元件。具體地說，為了使顯示裝置具有足夠高的解析度，顯示裝置中用於驅動發光二極體的驅動元件的面積有限，因此，許多廠商會選擇在有限的面積中設置雙閘極薄膜電晶體作為驅動元件，藉此使驅動元件具有足夠高有驅動電流。
然而，相較於傳統的單閘極薄膜電晶體，雙閘極薄膜電晶體的可靠度較低，且在長時間操作後，雙閘極薄膜電晶體容易出現驅動電流衰退以及閾值電壓偏移的問題。
本發明提供一種半導體裝置，能改善電流應力或熱載子效應帶來的負面影響。
一種半導體裝置，包括第一閘極、第二閘極、第三閘極、
第一半導體層、第二半導體層、源極以及汲極。第一半導體層位於第一閘極與第二閘極之間。第二閘極位於第一半導體層與第二半導體層之間。第二半導體層位於第二閘極與第三閘極之間。源極電性連接第一半導體層以及第二半導體層。汲極電性連接第一半導體層以及第二半導體層。
10,20,30,40:半導體裝置
100:絕緣結構
110:第一閘介電層
112:第一氮化物層
114:第一含氧介電層
120:第二閘介電層
130:第三閘介電層
132:第二氮化物層
134:第二含氧介電層
140:第四閘介電層
150:保護層
210:第一閘極
220:第一半導體層
220’:第一半導體材料層
222:第一源極區
224:第一通道區
226:第一汲極區
230:第二閘極
240:第二半導體層
240’:第二半導體材料層
242:第二源極區
244:第二通道區
246:第二汲極區
250:第三閘極
262,S:源極
264,D:汲極
CH1:第一接觸孔
CH2:第二接觸孔
CH3:第三接觸孔
CH4:第四接觸孔
CH5:第五接觸孔
CH6:第六接觸孔
CL1,CL2,DL1,DL2,SL1,SL2:長度
G1,G2,G3:閘極
ND:法線方向
P1,P2:摻雜製程
OP1,CH1’:第一開口
OP2,CH2’:第二開口
PR:圖案化光阻層
SB:基板
TFT1,TFT2:開關元件
TH1:第一通孔
TH2:第二通孔
圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖1B是沿著圖1A的線A-A’的剖面示意圖。
圖1C是沿著圖1A的線B-B’的剖面示意圖。
圖2A至圖2G是圖1A至圖1C的半導體裝置的製造方法的剖面示意圖。
圖3A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖3B是沿著圖3A的線A-A’的剖面示意圖。
圖3C是沿著圖3A的線B-B’的剖面示意圖。
圖4A至圖4E是圖3A至圖3C的半導體裝置的製造方法的剖面示意圖。
圖5A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖5B是沿著圖5A的線A-A’的剖面示意圖。
圖5C是沿著圖5A的線B-B’的剖面示意圖。
圖6A至圖6H是圖5A至圖5C的半導體裝置的製造方法的剖面示意圖。
圖7A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖7B是沿著圖7A的線A-A’的剖面示意圖。
圖7C是沿著圖7A的線B-B’的剖面示意圖。
圖8是圖7A至圖7C的半導體裝置的製造方法的剖面示意圖。
圖9是依照本發明的一實施例的一種半導體裝置的等效電路示意圖。
圖1A是依照本發明的一實施例的一種半導體裝置10的上視示意圖。圖1B是沿著圖1A的線A-A’的剖面示意圖。圖1C是沿著圖1A的線B-B’的剖面示意圖。在圖1A中，繪示了第一閘極210、第二閘極230、第三閘極250、第一半導體層220、第二半導體層240、源極262以及汲極264，並省略其他構件。
請參考圖1A至圖1C，半導體裝置10包括第一閘極210、第二閘極230、第三閘極250、第一半導體層220、第二半導體層240、源極262以及汲極264。在本實施例中，半導體裝置10還包括基板SB以及絕緣結構100。
基板SB的材料包括玻璃、石英、有機聚合物或不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。若使用導電材料或金屬時，則在基板SB上覆蓋一層絕緣層(未繪示)，以避免短路問題。
第一閘極210、第二閘極230以及第三閘極250位於基板SB之上。在一些實施例中，第一閘極210與基板SB之間還包括一層或多層緩衝層(未繪出)。第一閘極210、第二閘極230以及第三閘極250的材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。舉例來說，第一閘極210、第二閘極230以及第三閘極250各自為鈦金屬、鋁金屬以及鈦金屬的堆疊層。第一閘極210、第二閘極230以及第三閘極250彼此電性連接。
第一半導體層220位於第一閘極210與第二閘極230之間。第二閘極230位於第一半導體層220與第二半導體層240之間。第二半導體層240位於第二閘極230與第三閘極250之間。
第一半導體層220以及第二半導體層240的材料包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、金屬氧化物半導體材料(例如氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)或
其他合適材料)或其他合適的材料或上述材料之組合。第一半導體層220的材料以及第二半導體層240的材料彼此相同或不同。
在一些實施例中，第一半導體層220的厚度以及第二半導體層240的厚度為10奈米至80奈米。第一半導體層220的厚度以及第二半導體層240的厚度彼此相同或不同。
在本實施例中，第一半導體層220包括依序連接的第一源極區222、第一通道區224以及第一汲極區226。第一源極區222以及第一汲極區226的電阻率小於第一通道區224的電阻率。
在本實施例中，第二半導體層240包括依序連接的第二源極區242、第二通道區244以及第二汲極區246。第二源極區242以及第二汲極區246的電阻率小於第二通道區244的電阻率。
在一些實施例中，第一閘極210、第二閘極230、第三閘極250、第一通道區224以及第二通道區244在基板SB的頂面的法線方向ND上重疊。第一通道區224的長度CL1與第二通道區244的長度CL2彼此相同或不同。在本實施例中，第二源極區242的長度SL2以及第二汲極區246的長度DL2小於第一源極區222的長度SL1以及第一汲極區226的長度DL1，且第二半導體層240的長度(長度SL2、長度CL2以及長度DL2的總和)小於第一半導體層220的長度(長度SL1、長度CL1以及長度DL1的總和)。
絕緣結構100包覆第一閘極210、第二閘極230、第三閘極250、第一半導體層220以及第二半導體層240。絕緣結構100具有第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第
四接觸孔CH4。在本實施例中，絕緣結構100還包括第五接觸孔CH5以及第六接觸孔CH6。
在本實施例中，絕緣結構100包括第一閘介電層110、第二閘介電層120、第三閘介電層130、第四閘介電層140以及保護層150。
第一閘介電層110位於第一閘極210與第一半導體層220之間。第一閘介電層110為單層或多層結構。在本實施例中，第一閘介電層110包括第一氮化物層112以及第一含氧介電層114。第一氮化物層112接觸第一閘極210且第一含氧介電層114接觸第一半導體層220。在一些實施例中，第一氮化物層112的材料例如包括氮化矽或其他合適的材料。在一些實施例中，第一氮化物層112的厚度為30奈米至300奈米。在一些實施例中，第一含氧介電層114的材料例如包括氮氧化矽、氧化矽、氧化鉿或其他合適的材料。舉例來說，第一含氧介電層114為SiOxNy，其中x為1至0.5，且y為0至0.5。在一些實施例中，第一含氧介電層114的厚度為50奈米至200奈米。
第二閘介電層120位於第一半導體層220與第二閘極230之間。第二閘介電層120為單層或多層結構。在本實施例中，第二閘介電層120的材料例如包括氮氧化矽、氧化矽、氧化鉿或其他合適的材料。在一些實施例中，第二閘介電層120的厚度為50奈米至200奈米。
第三閘介電層130位於第二閘極230與第二半導體層240
之間。第三閘介電層130為單層或多層結構。在本實施例中，第三閘介電層130包括第二氮化物層132以及第二含氧介電層134。第二氮化物層132接觸第二閘極230且第二含氧介電層134接觸第二半導體層240。在一些實施例中，第二氮化物層132的材料例如包括氮化矽或其他合適的材料。在一些實施例中，第二氮化物層132的厚度為30奈米至300奈米。在一些實施例中，第二含氧介電層134的材料例如包括氮氧化矽、氧化矽、氧化鉿或其他合適的材料。舉例來說，第二含氧介電層134為SiOxNy，其中x為1至0.5，且y為0至0.5。在一些實施例中，第二含氧介電層134的厚度為50奈米至200奈米。
第四閘介電層140位於第二半導體層240與第三閘極250之間。第四閘介電層140為單層或多層結構。在本實施例中，第四閘介電層140的材料例如包括氮氧化矽、氧化矽、氧化鉿或其他合適的材料。在一些實施例中，第四閘介電層140的厚度為50奈米至200奈米。
保護層150覆蓋第三閘極250。保護層150為單層或多層結構。在本實施例中，保護層150的材料例如包括氮氧化矽、氧化矽、氮化矽或其他合適的材料。在一些實施例中，保護層150的厚度為100奈米至600奈米。
在絕緣結構100中，第一接觸孔CH1以及第二接觸孔CH2貫穿第二閘介電層120、第三閘介電層130、第四閘介電層140以及保護層150。第一接觸孔CH1以及第二接觸孔CH2在法線方向
ND上分別重疊於第一半導體層220的第一源極區222以及第一汲極區226。
在絕緣結構100中，第三接觸孔CH3以及第四接觸孔CH4貫穿第四閘介電層以及保護層150。第三接觸孔CH3以及第四接觸孔CH4在基板SB的頂面的法線方向ND上分別重疊於第二半導體層240的第二源極區242以及第二汲極區246。第二半導體層240位於第一接觸孔CH1以及第二接觸孔CH2之間，且第二半導體層240分離於第一接觸孔CH1以及第二接觸孔CH2。
在絕緣結構100中，第五接觸孔CH5貫穿第一閘介電層110以及第二閘介電層120，且第六接觸孔CH6貫穿第三閘介電層130以及第四閘介電層140。第二閘極230填入第五接觸孔CH5以電性連接第一閘極210，第三閘極250填入第六接觸孔CH6以電性連接第二閘極230。
源極262與汲極264分別填入第一接觸孔CH1以及第二接觸孔CH2以分別電性連接第一半導體層220的第一源極區222以及第一汲極區226，且源極262與汲極264分別填入第三接觸孔CH3以及第四接觸孔CH4以分別電性連接第二半導體層240的第二源極區242以及第二汲極區246。源極262與汲極264的材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。舉例來說，源極262與汲極264各自為鈦金屬、鋁金屬以及鈦金屬的堆疊層。
基於上述，半導體裝置10包括第一半導體層220以及第二半導體層240，藉此可以分散源極262與汲極264之間的電流，並改善電流應力或熱載子效應帶來的負面影響。此外，半導體裝置10的驅動電壓可以較雙閘極型薄膜電晶體或單閘極型薄膜電晶體小，因此能在PBTS(Positive Bias Temperature Stress)測試中可以取得較好的結果。前述PBTS測試是在加載正電壓的條件下，量測閾值電壓變化量的測試。
圖2A至圖2G是圖1A至圖1C的半導體裝置的製造方法的剖面示意圖。
請參考圖2A，形成第一閘極210於基板SB之上。
請參考圖2B，形成第一閘介電層110於第一閘極210上。形成第一閘介電層110的方法包括形成第一氮化物層112於第一閘極210上以及形成第一含氧介電層114於第一氮化物層112上。
形成第一半導體材料層220’於第一閘介電層110上。
請參考圖2C，形成第二閘介電層120於第一半導體材料層220’。形成第二閘極230於第二閘介電層120上。以第二閘極230為遮罩，對第一半導體材料層220’執行摻雜製程P1，以形成包括第一源極區222、第一通道區224以及第一汲極區226的第一半導體層220，其中第一通道區224對準第二閘極230。在一些實施例中，摻雜製程P1包括氫電漿製程、離子佈植製程或其他合適的製程。須說明的是，在一些實施例中，已形成之閘介電層、後續形成之閘介電層及/或保護層中的氫元素在製程中可以擴散至第
一半導體層220中，進而改變第一半導體層220中的氫含量。
在一些實施例中，在形成第二閘極230之前，執行蝕刻製程以形成貫穿第一閘介電層110以及第二閘介電層120的第五接觸孔(請參考圖1C)，其中第五接觸孔暴露出第一閘極210。接著，形成第二閘極230於第五接觸孔中以電性連接至第一閘極210。
請參考圖2D，形成第三閘介電層130於第二閘極230上。形成第三閘介電層130的方法包括形成第二氮化物層132於第二閘極230上以及形成第二含氧介電層134於第二氮化物層132上。
形成第二半導體材料層240’於第三閘介電層130上。
請參考圖2E，形成第四閘介電層140於第二半導體材料層240’上。
形成第三閘極250於第四閘介電層140上。以第三閘極250為遮罩，對第二半導體材料層240’執行摻雜製程P2，以形成包括第二源極區242、第二通道區244以及第二汲極區246的第二半導體層240，其中第二通道區244對準第三閘極250。在一些實施例中，摻雜製程P2包括氫電漿製程、離子佈植製程或其他合適的製程。在一些實施例中，已形成之閘介電層、後續形成之閘介電層及/或保護層中的氫元素在製程中可以擴散至第二半導體層240中，進而改變第二半導體層240中的氫含量。
在一些實施例中，在形成第三閘極250之前，執行蝕刻製程以形成貫穿第三閘介電層130以及第四閘介電層140的第六
接觸孔(請參考圖1C)，其中第六接觸孔暴露出第二閘極230。接著，形成第三閘極250於第六接觸孔中以電性連接至第二閘極230。
請參考圖2F，形成保護層150於第三閘極250上。在一些實施例中，保護層150中包含氫元素，且在形成保護層150的過程中或在形成保護層150之後，進行熱處理以使保護層150中的氫元素向下擴散至第二半導體層240，進而降低第二半導體層240的電阻率。
請參考圖2G，執行圖案化製程以形成具有第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4的絕緣結構100。第一接觸孔CH1以及第二接觸孔CH2分別暴露出第一半導體層220的第一源極區222以及第一汲極區226，且第三接觸孔CH3以及第四接觸孔CH4分別暴露出第二半導體層240的第二源極區242以及第二汲極區246。在一些實施例中，前述圖案化製程包括：形成圖案化光阻層(未繪出)於保護層150上，接著以圖案化光阻層為罩幕對保護層150、第四閘介電層140、第三閘介電層130以及第二閘介電層120執行蝕刻製程，第一半導體層220與第二半導體層240可作為前述蝕刻製程的蝕刻停止層。換句話說，第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4可在同樣的蝕刻製程中一起形成。
最後，請回到圖1B，形成源極262以及汲極264於保護層150上，且源極262以及汲極264填入第一接觸孔CH1、第二
接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4中。至此，半導體裝置10大致完成。
圖3A是依照本發明的一實施例的一種半導體裝置20的上視示意圖。圖3B是沿著圖3A的線A-A’的剖面示意圖。圖3C是沿著圖3A的線B-B’的剖面示意圖。在此必須說明的是，圖3A至圖3C的實施例沿用圖1A至圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3A至圖3C的半導體裝置20與圖1A至圖1C的半導體裝置10的主要差異在於：半導體裝置20的第二半導體層240具有第一通孔TH1以及第二通孔TH2。
請參考圖3A至圖3C，在本實施例中，第二源極區242的長度SL2以及第二汲極區246的長度DL2實質上等於第一源極區222的長度SL1以及第一汲極區226的長度DL1，且第二半導體層240的長度(長度SL2、長度CL2以及長度DL2的總和)實質上等於第一半導體層220的長度(長度SL1、長度CL1以及長度DL1的總和)。
第一通孔TH1以及第二通孔TH2分別位於第二半導體層240的第二源極區242以及第二汲極區246。第一通孔TH1以及第二通孔TH2在基板SB的頂面的法線方向ND上重疊於第一半導體層220的第一源極區222以及第一汲極區226。
第一接觸孔CH1以及第二接觸孔CH2貫穿第二閘介電層120以及第三閘介電層130。第一接觸孔CH1以及第二接觸孔CH2分別在基板SB的頂面的法線方向ND重疊於第一通孔TH1以及第二通孔TH2。
第三接觸孔CH3以及第四接觸孔CH4貫穿第四閘介電層140以及保護層150。第三接觸孔CH3以及第四接觸孔CH4分別在基板SB的頂面的法線方向ND重疊於第一通孔TH1以及第二通孔TH2。第一通孔TH1位於第一接觸孔CH1以及第三接觸孔CH3之間，且第二通孔TH2位於第二接觸孔CH2以及第四接觸孔CH4之間。
源極262填入第一接觸孔CH1、穿過第一通孔TH1並填入第三接觸孔CH3，以電性連接第一半導體層220的第一源極區222以及第二半導體層240的第二源極區242。汲極264填入第二接觸孔CH2、穿過第二通孔TH2並填入第四接觸孔CH4，以電性連接第一半導體層220的第一汲極區226以及第二半導體層240的第二汲極區246。
在本實施例中，第三接觸孔CH3的寬度以及第四接觸孔CH4的寬度分別大於第一通孔TH1的寬度以及第二通孔TH2的寬度。因此，源極262以及汲極264除了接觸第一通孔TH1的側壁以及第二通孔TH2的側壁之外，還接觸第二半導體層240的部分上表面，藉此提升源極262與第二半導體層240之間的接觸面積以及汲極264與第二半導體層240之間的接觸面積。在本實施例
中，源極262與第二半導體層240之間的接觸區域呈環狀，且汲極264與第二半導體層240之間的接觸區域也呈環狀。
在本實施例中，第一接觸孔CH1重疊於第三接觸孔CH3，因此，源極262與第一通道區224之間的距離約等於源極262與第二通道區244之間的距離。類似地，第二接觸孔CH2重疊於第四接觸孔CH4，因此，汲極264與第一通道區224之間的距離約等於汲極264與第二通道區244之間的距離。藉此，使電流可以更均勻的分配至第一半導體層220以及第二半導體層240。
基於上述，半導體裝置20包括第一半導體層220以及第二半導體層240，藉此可以分散源極262與汲極264之間的電流，並改善電流應力或熱載子效應帶來的負面影響。此外，半導體裝置20的驅動電壓可以較雙閘極型薄膜電晶體或單閘極型薄膜電晶體小，因此半導體裝置20能在PBTS測試中可以取得較好的結果。
圖4A至圖4E是圖3A至圖3C的半導體裝置20的製造方法的剖面示意圖。
請參考圖4A，接續圖2C的步驟，形成第三閘介電層130於第二閘極230上。形成第三閘介電層130的方法包括形成第二氮化物層132於第二閘極230上以及形成第二含氧介電層134於第二氮化物層132上。
形成第二半導體材料層240’於第三閘介電層130上。在本實施例中，第二半導體材料層240’具有第一通孔TH1以及第二通孔TH2。
請參考圖4B，形成第四閘介電層140於第二半導體材料層240’上。在本實施例中，第四閘介電層140填入第一通孔TH1以及第二通孔TH2。
形成第三閘極250於第四閘介電層140上。以第三閘極250為遮罩，對第二半導體材料層240’執行摻雜製程P2，以形成包括第二源極區242、第二通道區244以及第二汲極區246的第二半導體層240，其中第二通道區244對準第三閘極250。在一些實施例中，摻雜製程P2包括氫電漿製程、離子佈植製程或其他合適的製程。在一些實施例中，已形成之閘介電層、後續形成之閘介電層及/或保護層中的氫元素在製程中可以擴散至第二半導體層240中，進而改變第二半導體層240中的氫含量。
在一些實施例中，在形成第三閘極250之前，執行蝕刻製程以形成貫穿第三閘介電層130以及第四閘介電層140的第六接觸孔(請參考圖1C)，其中第六接觸孔暴露出第二閘極230。接著，形成第三閘極250於第六接觸孔中以電性連接至第二閘極230。
請參考圖4C，形成圖案化光阻層PR於保護層150上。圖案化光阻層PR包括第一開口OP1以及第二開口OP2，其中第一開口OP1以及第二開口OP2在基板SB的頂面的法線方向ND上分別重疊於第一通孔TH1以及第二通孔TH2。第一開口OP1的寬度大於第一通孔TH1的寬度，且第二開口OP2的寬度大於第二通孔TH2的寬度。
請參考圖4D，以圖案化光阻層PR為罩幕對保護層150、第四閘介電層140、第三閘介電層130以及第二閘介電層120執行蝕刻製程。第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4可在同樣的蝕刻製程中一起形成。在本實施例中，由於第一開口OP1的寬度以及第二開口OP2的寬度分別大於第一通孔TH1的寬度以及第二通孔TH2的寬度，第三接觸孔CH3以及第四接觸孔CH4暴露出第二半導體層240的部分上表面。第二半導體層240亦作為蝕刻製程的罩幕，使第一接觸孔CH1的寬度以及第二接觸孔CH2的寬度分別小於第三接觸孔CH3的寬度以及第四接觸孔CH4的寬度。第一半導體層220為蝕刻製程的蝕刻停止層。
請參考圖4E，移除圖案化光阻層PR。
最後，請回到圖3B，形成源極262以及汲極264於保護層150上，且源極262以及汲極264填入第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4中。至此，半導體裝置20大致完成。
圖5A是依照本發明的一實施例的一種半導體裝置30的上視示意圖。圖5B是沿著圖5A的線A-A’的剖面示意圖。圖5C是沿著圖5A的線B-B’的剖面示意圖。在此必須說明的是，圖5A至圖5C的實施例沿用圖3A至圖3C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述
實施例，在此不贅述。
圖5A至圖5C的半導體裝置30與圖3A至圖3C的半導體裝置20的主要差異在於：半導體裝置30的第二半導體層240覆蓋第一接觸孔CH1的部分側壁以及第二接觸孔CH2的部分側壁。
請參考圖5A至圖5C，部分第二半導體層240在第一接觸孔CH1處沿著第一接觸孔CH1的側壁朝向基板SB延伸，且部分第二半導體層240在第二接觸孔CH2處沿著第二接觸孔CH2的側壁朝向基板SB延伸。第二半導體層240位於源極262與第三閘介電層130之間以及汲極264與第三閘介電層130之間。在本實施例中，第二半導體層240未延伸超過第三閘介電層130的底面，但本發明不以此為限。在一些實施例中，第二半導體層240延伸超過第三閘介電層130的底面，但第二半導體層240不會穿過第二閘介電層120。
在本實施例中，藉由調整源極262與第一半導體層220之間的接觸面積、汲極264與第一半導體層220之間的接觸面積、源極262與第二半導體層240之間的接觸面積以及汲極264與第二半導體層240之間的接觸面積，使電流可以更均勻的分配至第一半導體層220以及第二半導體層240。
在本實施例中，第一接觸孔CH1重疊於第三接觸孔CH3，因此，源極262與第一通道區224之間的距離約等於源極262與第二通道區244之間的距離。類似地，第二接觸孔CH2重
疊於第四接觸孔CH4，因此，汲極264與第一通道區224之間的距離約等於汲極264與第二通道區244之間的距離。藉此，使電流可以更均勻的分配至第一半導體層220以及第二半導體層240。
基於上述，半導體裝置30包括第一半導體層220以及第二半導體層240，藉此可以分散源極262與汲極264之間的電流，並改善電流應力或熱載子效應帶來的負面影響。此外，半導體裝置30的驅動電壓可以較雙閘極型薄膜電晶體或單閘極型薄膜電晶體小，因此半導體裝置30能在PBTS測試中可以取得較好的結果。
圖6A至圖6H是圖5A至圖5C的半導體裝置30的製造方法的剖面示意圖。
請參考圖6A，接續圖2C的步驟，形成第三閘介電層130於第二閘極230上。形成第三閘介電層130的方法包括形成第二氮化物層132於第二閘極230上以及形成第二含氧介電層134於第二氮化物層132上。
請參考圖6B，執行蝕刻製程以形成貫穿第三閘介電層130的第一開口CH1’以及第二開口CH2’。在本實施例中，第一開口CH1’以及第二開口CH2’不貫穿第二閘介電層120。在本實施例中，蝕刻製程蝕刻停止於第二閘介電層120。
請參考圖6C，形成第二半導體材料層240’於第三閘介電層130上。第二半導體材料層240’填入第一開口CH1’以及第二開口CH2’，並接觸第二閘介電層120。第二半導體材料層240’具有第一通孔TH1以及第二通孔TH2。第一通孔TH1暴露出第一開口
CH1’底部的部分第二閘介電層120。第二通孔TH2暴露出第二開口CH2’底部的部分第二閘介電層120。
請參考圖6D，形成第四閘介電層140於第二半導體材料層240’上。第四閘介電層140填入第一開口CH1’以及第二開口CH2’，並接觸第二閘介電層120。
形成第三閘極250於第四閘介電層140上。以第三閘極250為遮罩，對第二半導體材料層240’執行摻雜製程P2，以形成包括第二源極區242、第二通道區244以及第二汲極區246的第二半導體層240，其中第二通道區244對準第三閘極250。在一些實施例中，摻雜製程P2包括氫電漿製程、離子佈植製程或其他合適的製程。在一些實施例中，已形成之閘介電層、後續形成之閘介電層及/或保護層中的氫元素在製程中可以擴散至第二半導體層240中，進而改變第二半導體層240中的氫含量。
在一些實施例中，在形成第三閘極250之前，執行蝕刻製程以形成貫穿第三閘介電層130以及第四閘介電層140的第六接觸孔(請參考圖1C)，其中第六接觸孔暴露出第二閘極230。接著，形成第三閘極250於第六接觸孔中以電性連接至第二閘極230。
請參考圖6E，形成保護層150於第三閘極250上。
請參考圖6F，形成圖案化光阻層PR於保護層150上。圖案化光阻層PR包括第一開口OP1以及第二開口OP2，其中第一開口OP1以及第二開口OP2在基板SB的頂面的法線方向ND
上分別重疊於第一通孔TH1以及第二通孔TH2。第一開口OP1的寬度大於第一通孔TH1的寬度，且第二開口OP2的寬度大於第二通孔TH2的寬度。
請參考圖6G，以圖案化光阻層PR為罩幕對保護層150、第四閘介電層140、第三閘介電層130以及第二閘介電層120執行蝕刻製程。第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4可在同樣的蝕刻製程中一起形成。在本實施例中，由於第一開口OP1的寬度以及第二開口OP2的寬度分別大於第一通孔TH1的寬度以及第二通孔TH2的寬度，第三接觸孔CH3以及第四接觸孔CH4暴露出第二半導體層240的部分上表面。第二半導體層240亦作為蝕刻製程的罩幕，使第一接觸孔CH1的寬度以及第二接觸孔CH2的寬度分別小於第三接觸孔CH3的寬度以及第四接觸孔CH4的寬度。第一半導體層220為蝕刻製程的蝕刻停止層。
請參考圖6H，移除圖案化光阻層PR。
最後，請回到圖5B，形成源極262以及汲極264於保護層150上，且源極262以及汲極264填入第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4中。至此，半導體裝置30大致完成。
圖7A是依照本發明的一實施例的一種半導體裝置40的上視示意圖。圖7B是沿著圖7A的線A-A’的剖面示意圖。圖7C是沿著圖7A的線B-B’的剖面示意圖。在此必須說明的是，圖7A
至圖7C的實施例沿用圖1A至圖1C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖7A至圖7C的半導體裝置40與圖1A至圖1C的半導體裝置10的主要差異在於：半導體裝置40的源極262以及汲極264接觸第二半導體層240的相對兩個外側側壁。
請參考圖7A至圖7C，第一接觸孔CH1以及第二接觸孔CH2貫穿第二閘介電層120以及第三閘介電層130。第一接觸孔CH1以及第二接觸孔CH2位於第二半導體層240的相對兩個外側側壁下方。第三接觸孔CH3以及第四接觸孔CH4貫穿第四閘介電層140以及保護層150。第三接觸孔CH3以及第四接觸孔CH4分別重疊於第一接觸孔CH1以及第二接觸孔CH2。第三接觸孔CH3的寬度以及第四接觸孔CH4的寬度分別大於第一接觸孔CH1的寬度以及第二接觸孔CH2的寬度。
源極262填入第一接觸孔CH1以及第三接觸孔CH3以電性連接第一半導體層220的第一源極區222以及第二半導體層240的第二源極區242。汲極264填入第二接觸孔CH2以及第四接觸孔CH4以電性連接第一半導體層220的第一汲極區226以及第二半導體層240的第二汲極區246。源極262以及汲極264接觸第二半導體層240的相對兩個外側側壁以及上表面。
在本實施例中，第一接觸孔CH1重疊於第三接觸孔
CH3，因此，源極262與第一通道區224之間的距離約等於源極262與第二通道區244之間的距離。類似地，第二接觸孔CH2重疊於第四接觸孔CH4，因此，汲極264與第一通道區224之間的距離約等於汲極264與第二通道區244之間的距離。藉此，使電流可以更均勻的分配至第一半導體層220以及第二半導體層240。
基於上述，半導體裝置40包括第一半導體層220以及第二半導體層240，藉此可以分散源極262與汲極264之間的電流，並改善電流應力或熱載子效應帶來的負面影響。此外，半導體裝置40的驅動電壓可以較雙閘極型薄膜電晶體或單閘極型薄膜電晶體小，因此半導體裝置40能在PBTS測試中可以取得較好的結果。
圖8是圖7A至圖7C的半導體裝置40的製造方法的剖面示意圖。
請參考圖8，接續圖2F的步驟，執行圖案化製程以形成具有第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4的絕緣結構100。第一接觸孔CH1以及第二接觸孔CH2分別暴露出第一半導體層220的第一源極區222以及第一汲極區226，且第三接觸孔CH3以及第四接觸孔CH4分別暴露出第二半導體層240的第二源極區242以及第二汲極區246。在一些實施例中，前述圖案化製程包括：形成圖案化光阻層(未繪出)於保護層150上，接著以圖案化光阻層為罩幕對保護層150、第四閘介電層140、第三閘介電層130以及第二閘介電層120執行蝕刻製程，第二半導體層240可作為前述蝕刻製程的罩幕，且第一半導
體層220可作為前述蝕刻製程的蝕刻停止層。換句話說，第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4可在同樣的蝕刻製程中一起形成。
最後，請回到圖7B，形成源極262以及汲極264於保護層150上，且源極262以及汲極264填入第一接觸孔CH1、第二接觸孔CH2、第三接觸孔CH3以及第四接觸孔CH4中。至此，半導體裝置40大致完成。
圖9是依照本發明的一實施例的一種半導體裝置的等效電路示意圖。舉例來說，圖9例如為圖1A至圖1C的半導體裝置10、圖3A至圖3C的半導體裝置20、圖5A至圖5C的半導體裝置30或圖7A至圖7C的半導體裝置40的等效電路示意圖。
請參考圖9，半導體裝置的等效電路實質上等於兩個連接在一起的開關元件TFT1、TFT2。開關元件TFT1包括閘極G1，開關元件TFT2包括閘極G3，且開關元件TFT1與開關元件TFT2共用閘極G2。開關元件TFT1與開關元件TFT2共用源極S，且開關元件TFT1與開關元件TFT2共用汲極D。電流分配至開關元件TFT1的通道(例如第一半導體層)以及開關元件TFT2的通道(例如第二半導體層)，因此可以改善電流應力或熱載子效應帶來的負面影響。
S:源極
D:汲極
G1, G2, G3:閘極
TFT1, TFT2:開關元件
Claims (17)
- 一種半導體裝置，包括：一第一閘極、一第二閘極以及一第三閘極；一第一半導體層以及一第二半導體層，其中該第一半導體層位於該第一閘極與該第二閘極之間，該第二閘極位於該第一半導體層與該第二半導體層之間，且該第二半導體層位於該第二閘極與該第三閘極之間，其中該第二半導體層的長度小於該第一半導體層的長度；一源極，電性連接該第一半導體層以及該第二半導體層；以及一汲極，電性連接該第一半導體層以及該第二半導體層。
- 如請求項1所述的半導體裝置，更包括：一絕緣結構，包覆該第一閘極、該第二閘極、該第三閘極、該第一半導體層以及該第二半導體層，其中該絕緣結構具有一第一接觸孔、一第二接觸孔、一第三接觸孔以及一第四接觸孔，其中該源極與該汲極分別填入該第一接觸孔以及該第二接觸孔以電性連接該第一半導體層，且該源極與該汲極分別填入該第三接觸孔以及該第四接觸孔以電性連接該第二半導體層。
- 如請求項2所述的半導體裝置，其中該絕緣結構包括：一第一閘介電層，位於該第一閘極與該第一半導體層之間；一第二閘介電層，位於該第一半導體層與該第二閘極之間； 一第三閘介電層，位於該第二閘極與該第二半導體層之間；以及一第四閘介電層，位於該第二半導體層與該第三閘極之間，其中該第一接觸孔以及該第二接觸孔貫穿該第二閘介電層、該第三閘介電層以及該第四閘介電層，且該第三接觸孔以及該第四接觸孔貫穿該第四閘介電層。
- 如請求項2所述的半導體裝置，其中該第二半導體層位於該第一接觸孔以及該第二接觸孔之間，且該第二半導體層分離於該第一接觸孔以及該第二接觸孔。
- 如請求項1所述的半導體裝置，其中該第二半導體層具有一第一通孔以及一第二通孔，該源極穿過該第一通孔以電性連接該第一半導體層，且該汲極穿過該第二通孔以電性連接該第一半導體層。
- 如請求項5所述的半導體裝置，更包括：一第一閘介電層，位於該第一閘極與該第一半導體層之間；一第二閘介電層，位於該第一半導體層與該第二閘極之間；一第三閘介電層，位於該第二閘極與該第二半導體層之間，其中一第一接觸孔以及一第二接觸孔貫穿該第二閘介電層以及該第三閘介電層，且該第一接觸孔以及該第二接觸孔分別重疊於該第一通孔以及該第二通孔，該源極以及該汲極分別填入該第一接觸孔以及該第二接觸孔；以及一第四閘介電層，位於該第二半導體層與該第三閘極之間， 其中一第三接觸孔以及一第四接觸孔貫穿該第四閘介電層，且該第三接觸孔以及該第四接觸孔分別重疊於該第一通孔以及該第二通孔，該源極以及該汲極分別填入該第三接觸孔以及該第四接觸孔。
- 如請求項6所述的半導體裝置，其中該第三接觸孔的寬度以及該第四接觸孔的寬度分別大於該第一通孔的寬度以及該第二通孔的寬度。
- 如請求項6所述的半導體裝置，其中該第二半導體層覆蓋該第一接觸孔的部分側壁以及該第二接觸孔的部分側壁。
- 如請求項8所述的半導體裝置，其中該第二半導體層位於該源極與該第三閘介電層之間以及該汲極與該第三閘介電層之間。
- 如請求項1所述的半導體裝置，其中該源極以及該汲極接觸該第二半導體層的相對兩個外側側壁。
- 如請求項10所述的半導體裝置，更包括一絕緣結構，該絕緣結構包括：一第一閘介電層，位於該第一閘極與該第一半導體層之間；一第二閘介電層，位於該第一半導體層與該第二閘極之間；一第三閘介電層，位於該第二閘極與該第二半導體層之間，其中一第一接觸孔以及一第二接觸孔貫穿該第二閘介電層以及該第三閘介電層，且該第一接觸孔以及該第二接觸孔位於該第二半導體層的該相對兩個外側側壁下方；以及 一第四閘介電層，位於該第二半導體層與該第三閘極之間，其中一第三接觸孔以及一第四接觸孔貫穿該第四閘介電層，且該第三接觸孔以及該第四接觸孔分別重疊於該第一接觸孔以及該第二接觸孔，該源極填入該第一接觸孔以及該第三接觸孔以電性連接該第一半導體層以及該第二半導體層，且該汲極填入該第二接觸孔以及該第四接觸孔以電性連接該第一半導體層以及該第二半導體層。
- 如請求項11所述的半導體裝置，其中該第三接觸孔的寬度以及該第四接觸孔的寬度分別大於該第一接觸孔的寬度以及該第二接觸孔的寬度。
- 如請求項11所述的半導體裝置，其中該源極以及該汲極接觸該第二半導體層的該相對兩個外側側壁以及上表面。
- 如請求項1所述的半導體裝置，其中該第一閘極、該第二閘極以及該第三閘極彼此電性連接。
- 如請求項1所述的半導體裝置，其中該第一半導體層與該第二半導體層包括相同的材料。
- 如請求項1所述的半導體裝置，其中該第一半導體層與該第二半導體層包括相同的厚度。
- 一種半導體裝置，包括：一第一閘極、一第二閘極以及一第三閘極；一第一半導體層以及一第二半導體層，其中該第一半導體層 位於該第一閘極與該第二閘極之間，該第二閘極位於該第一半導體層與該第二半導體層之間，且該第二半導體層位於該第二閘極與該第三閘極之間；一源極，電性連接該第一半導體層以及該第二半導體層；一汲極，電性連接該第一半導體層以及該第二半導體層；一第一閘介電層，位於該第一閘極與該第一半導體層之間，其中該第一閘介電層包括第一氮化物層以及第一含氧介電層，其中該第一氮化物層接觸該第一閘極且該第一含氧介電層接觸該第一半導體層；一第二閘介電層，位於該第一半導體層與該第二閘極之間；一第三閘介電層，位於該第二閘極與該第二半導體層之間，其中該第三閘介電層包括第二氮化物層以及第二含氧介電層，其中該第二氮化物層接觸該第二閘極且該第二含氧介電層接觸該第二半導體層；以及一第四閘介電層，位於該第二半導體層與該第三閘極之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210831362.XA CN115050837A (zh) | 2021-12-09 | 2022-07-14 | 半导体装置 |
| US17/878,936 US20230187559A1 (en) | 2021-12-09 | 2022-08-02 | Semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163287695P | 2021-12-09 | 2021-12-09 | |
| US63/287,695 | 2021-12-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202329465A TW202329465A (zh) | 2023-07-16 |
| TWI828142B true TWI828142B (zh) | 2024-01-01 |
Family
ID=83782380
Family Applications (27)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
| TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
| TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
| TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
| TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
| TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
| TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
| TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
| TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
| TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
| TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
| TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
| TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
| TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
| TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
| TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
| TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
| TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
| TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
| TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
| TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Family Applications Before (15)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
| TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
| TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
| TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
| TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
| TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
| TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
| TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
| TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
| TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
Family Applications After (11)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
| TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
| TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
| TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
| TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
| TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
| TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
| TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
| TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
| TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
| TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Country Status (1)
| Country | Link |
|---|---|
| TW (27) | TWI813217B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200411511A1 (en) * | 2019-06-27 | 2020-12-31 | Intel Corporation | Stacked trigate transistors with dielectric isolation and process for forming such |
Family Cites Families (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP4802364B2 (ja) * | 2000-12-07 | 2011-10-26 | ソニー株式会社 | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 |
| US6724012B2 (en) * | 2000-12-14 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display matrix with pixels having sensor and light emitting portions |
| TW595005B (en) * | 2003-08-04 | 2004-06-21 | Au Optronics Corp | Thin film transistor and pixel structure with the same |
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
| JP4220509B2 (ja) * | 2005-09-06 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP5337380B2 (ja) * | 2007-01-26 | 2013-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8202773B2 (en) * | 2008-08-29 | 2012-06-19 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices |
| KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
| KR101623224B1 (ko) * | 2008-09-12 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101016266B1 (ko) * | 2008-11-13 | 2011-02-25 | 한국과학기술원 | 투명 전자소자용 투명 메모리. |
| US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
| EP2449595B1 (en) * | 2009-06-30 | 2017-07-26 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| EP2457256B1 (en) * | 2009-07-18 | 2020-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR101915251B1 (ko) * | 2009-10-16 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5727204B2 (ja) * | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2011129037A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
| TWI434409B (zh) * | 2010-08-04 | 2014-04-11 | Au Optronics Corp | 有機電激發光顯示單元及其製造方法 |
| SG11201504734VA (en) * | 2011-06-17 | 2015-07-30 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
| US8952377B2 (en) * | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8952379B2 (en) * | 2011-09-16 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| TWI478353B (zh) * | 2011-12-14 | 2015-03-21 | E Ink Holdings Inc | 薄膜電晶體及其製造方法 |
| TWI580047B (zh) * | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR101884738B1 (ko) * | 2011-12-23 | 2018-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| US9006733B2 (en) * | 2012-01-26 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
| TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
| GB2511541B (en) * | 2013-03-06 | 2015-01-28 | Toshiba Res Europ Ltd | Field effect transistor device |
| TWI627751B (zh) * | 2013-05-16 | 2018-06-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP6374221B2 (ja) * | 2013-06-05 | 2018-08-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
| CN104576381B (zh) * | 2013-10-14 | 2018-01-09 | 中国科学院微电子研究所 | 一种非对称超薄soimos晶体管结构及其制造方法 |
| TWI535034B (zh) * | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
| US9929279B2 (en) * | 2014-02-05 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20170317217A1 (en) * | 2014-11-11 | 2017-11-02 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| US9859391B2 (en) * | 2015-10-27 | 2018-01-02 | Nlt Technologies, Ltd. | Thin film transistor, display device, and method for manufacturing thin film transistor |
| TWI579974B (zh) * | 2015-12-25 | 2017-04-21 | 國立交通大學 | 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體 |
| DE112017001488T5 (de) * | 2016-03-22 | 2018-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst |
| US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
| CN107302030B (zh) * | 2016-04-08 | 2020-11-03 | 群创光电股份有限公司 | 显示设备 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
| US20180122833A1 (en) * | 2016-10-31 | 2018-05-03 | LG Display Co. , Ltd. | Thin film transistor substrate having bi-layer oxide semiconductor |
| WO2018211724A1 (ja) * | 2017-05-16 | 2018-11-22 | 住友電気工業株式会社 | 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法 |
| KR102439133B1 (ko) * | 2017-09-05 | 2022-09-02 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 |
| KR20190062695A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102482856B1 (ko) * | 2017-12-15 | 2022-12-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| CN108538789A (zh) * | 2018-03-30 | 2018-09-14 | 武汉华星光电技术有限公司 | Cmos晶体管的制备方法、阵列基板的制备方法 |
| TWI703735B (zh) * | 2018-06-26 | 2020-09-01 | 鴻海精密工業股份有限公司 | 半導體基板、陣列基板、逆變器電路及開關電路 |
| TWI666767B (zh) * | 2018-08-31 | 2019-07-21 | 友達光電股份有限公司 | 主動元件基板 |
| JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| TWI685696B (zh) * | 2018-10-01 | 2020-02-21 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| KR102546780B1 (ko) * | 2018-12-28 | 2023-06-21 | 엘지디스플레이 주식회사 | 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 |
| KR20200093718A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| US11183111B2 (en) * | 2019-01-29 | 2021-11-23 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel unit and method for manufacturing the same, and double-sided OLED display device |
| EP3944329A4 (en) * | 2019-03-18 | 2022-10-26 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF |
| KR20210000605A (ko) * | 2019-06-25 | 2021-01-05 | 엘지디스플레이 주식회사 | 센서를 포함하는 표시장치 |
| TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
| TWI712844B (zh) * | 2019-07-03 | 2020-12-11 | 友達光電股份有限公司 | 元件基板及其製造方法 |
| TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| US11631671B2 (en) * | 2019-12-31 | 2023-04-18 | Tokyo Electron Limited | 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same |
| KR20210085942A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
| US11663455B2 (en) * | 2020-02-12 | 2023-05-30 | Ememory Technology Inc. | Resistive random-access memory cell and associated cell array structure |
| US11410999B2 (en) * | 2020-02-21 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boundary design for high-voltage integration on HKMG technology |
| KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR20210142046A (ko) * | 2020-05-15 | 2021-11-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| CN113257841B (zh) * | 2021-07-19 | 2021-11-16 | 深圳市柔宇科技股份有限公司 | Tft基板及其制备方法、显示器以及电子设备 |
-
2022
- 2022-03-23 TW TW111110923A patent/TWI813217B/zh active
- 2022-04-13 TW TW111114109A patent/TWI814340B/zh active
- 2022-04-14 TW TW111114337A patent/TW202230798A/zh unknown
- 2022-04-14 TW TW111114336A patent/TW202230615A/zh unknown
- 2022-04-19 TW TW111114880A patent/TW202324758A/zh unknown
- 2022-04-20 TW TW111115009A patent/TWI824495B/zh active
- 2022-04-21 TW TW111115197A patent/TWI812181B/zh active
- 2022-04-29 TW TW111116518A patent/TWI804300B/zh active
- 2022-05-04 TW TW111116874A patent/TWI799254B/zh active
- 2022-05-04 TW TW111116754A patent/TWI819592B/zh active
- 2022-05-04 TW TW111116869A patent/TWI799253B/zh active
- 2022-05-05 TW TW111117041A patent/TWI813276B/zh active
- 2022-05-05 TW TW111117040A patent/TWI806591B/zh active
- 2022-05-05 TW TW111116903A patent/TWI814369B/zh active
- 2022-05-05 TW TW111117042A patent/TWI804302B/zh active
- 2022-05-09 TW TW111117305A patent/TWI828142B/zh active
- 2022-05-09 TW TW111117309A patent/TWI803311B/zh active
- 2022-05-17 TW TW111118369A patent/TWI803320B/zh active
- 2022-05-17 TW TW111118368A patent/TWI805369B/zh active
- 2022-05-23 TW TW111119084A patent/TWI829169B/zh active
- 2022-05-30 TW TW111120041A patent/TWI793027B/zh active
- 2022-05-31 TW TW111120152A patent/TWI816413B/zh active
- 2022-06-02 TW TW111120547A patent/TWI829183B/zh active
- 2022-06-16 TW TW111122489A patent/TWI798110B/zh active
- 2022-06-20 TW TW111122796A patent/TWI822129B/zh active
- 2022-07-14 TW TW111126381A patent/TWI813378B/zh active
- 2022-11-08 TW TW111142545A patent/TWI814636B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200411511A1 (en) * | 2019-06-27 | 2020-12-31 | Intel Corporation | Stacked trigate transistors with dielectric isolation and process for forming such |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192992B2 (en) | Display device | |
| US11594639B2 (en) | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| US20240038787A1 (en) | Thin film transistor, array substrate, display panel, and method for fabricating array substrate | |
| US9048163B2 (en) | Transistor, electronic device including transistor, and manufacturing methods thereof | |
| JP2014131047A (ja) | 薄膜トランジスタ、および薄膜トランジスタ表示板 | |
| KR102568632B1 (ko) | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 | |
| US11362111B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20170119294A (ko) | 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법 | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN113629072A (zh) | 阵列基板及其制备方法、显示面板 | |
| TWI828142B (zh) | 半導體裝置 | |
| WO2023197363A1 (zh) | 阵列基板及其制作方法、显示面板 | |
| US20230187559A1 (en) | Semiconductor device | |
| CN118039702A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 | |
| TWI802478B (zh) | 主動元件基板 | |
| US20230187454A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20230187556A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20170072438A (ko) | 트랜지스터 표시판 및 그 제조 방법 | |
| CN117936551A (zh) | 阵列基板及其制作方法、显示面板 |