TW202324758A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW202324758A TW202324758A TW111114880A TW111114880A TW202324758A TW 202324758 A TW202324758 A TW 202324758A TW 111114880 A TW111114880 A TW 111114880A TW 111114880 A TW111114880 A TW 111114880A TW 202324758 A TW202324758 A TW 202324758A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal oxide
- oxide layer
- gate
- semiconductor device
- layer
- Prior art date
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Confectionery (AREA)
- Glass Compositions (AREA)
- External Artificial Organs (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一種半導體裝置，包括基板、半導體結構、第一閘介電層、第一閘極、源極以及汲極。半導體結構包括第一金屬氧化物層以及第二金屬氧化物層。第二金屬氧化物層覆蓋第一金屬氧化物層的頂面以及側壁。第二金屬氧化物層於第一金屬氧化物層的側壁處具有階梯結構。第一金屬氧化物層的載子遷移率大於第二金屬氧化物層的通道區的載子遷移率。第二金屬氧化物層的厚度大於或等於第一金屬氧化物層的厚度。第一閘極的寬度與第一金屬氧化物層的寬度差值小於0.5微米。
Description
本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種包括金屬氧化物層的半導體裝置及其製造方法。
目前，常見的薄膜電晶體通常以非晶矽半導體作為通道，其中非晶矽半導體由於製程簡單且成本低廉，因此以廣泛的應用於各種薄膜電晶體中。
隨著顯示技術的進步，顯示面板的解析度逐年提升。為了使畫素電路中的薄膜電晶體縮小，許多廠商致力於研發新的半導體材料，例如金屬氧化物半導體材料。在金屬氧化物半導體材料中，氧化銦鎵鋅（indium gallium zinc oxide，IGZO）同時具有面積小以及電子遷移率高的優點，因此被視為一種重要的新型半導體材料。
本發明提供一種半導體裝置，其半導體結構具有高載子遷移率的優點，且能減少閘極上的電場所導致的熱載子效應。
本發明提供一種半導體裝置的製造方法，具有製程良率高以及成本低的優點。
本發明的至少一實施例提供一種半導體裝置。半導體裝置包括基板、半導體結構、第一閘介電層、第一閘極、源極以及汲極。半導體結構位於基板之上，且包括第一金屬氧化物層以及第二金屬氧化物層。第二金屬氧化物層覆蓋第一金屬氧化物層的頂面以及側壁。第二金屬氧化物層於第一金屬氧化物層的側壁處具有階梯結構。第一金屬氧化物層的載子遷移率大於第二金屬氧化物層的通道區的載子遷移率。第二金屬氧化物層的厚度大於或等於第一金屬氧化物層的厚度。第一閘介電層位於半導體結構上。第一閘極位於第一閘介電層上，且重疊於第一金屬氧化物層。第一閘極的寬度與第一金屬氧化物層的寬度差值小於0.5微米。源極以及汲極電性連接至第二金屬氧化物層。
本發明的至少一實施例提供一種半導體裝置的製造方法，包括：形成第一金屬氧化物層於基板之上；形成第二金屬氧化物層於第一金屬氧化物層上，其中第二金屬氧化物層覆蓋第一金屬氧化物層的頂面以及側壁，且第二金屬氧化物層於第一金屬氧化物層的側壁處具有階梯結構，其中第二金屬氧化物層的厚度大於或等於第一金屬氧化物層的厚度；形成第一閘介電層於該第二金屬氧化物層上；形成第一閘極於第一閘介電層上，且第一閘極重疊於第一金屬氧化物層，其中第一閘極的寬度與第一金屬氧化物層的寬度差值小於0.5微米；於該第二金屬氧化物層中形成源極區、汲極區以及位於源極區與汲極區之間的通道區，其中第一金屬氧化物層的載子遷移率大於第二金屬氧化物層的通道區的載子遷移率；形成電性連接至第二金屬氧化物層的源極以及汲極。
圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖1B是圖1A的線A-A’的剖面示意圖。
請參考圖1A與圖1B，半導體裝置10A包括基板100、半導體結構220、第一閘介電層120、第一閘極240、源極232以及汲極234。在一些實施例中，半導體裝置10A還包括緩衝層102以及層間介電層130。
基板100之材質可為玻璃、石英、有機聚合物或不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣層（未繪示），以避免短路問題。
緩衝層102形成於基板100的表面。緩衝層102的材料例如包括氧化矽、氮化矽、氮氧化矽或其他絕緣材料。在一些實施例中，緩衝層102為單層結構或多層結構。
半導體結構220位於基板100之上。在本實施例中，半導體結構220形成於緩衝層102上。半導體結構220包括第一金屬氧化物層220A以及第二金屬氧化物層220B。
第一金屬氧化物層220A形成於緩衝層102上。在一些實施例中，第一金屬氧化物層220A包括銦元素、鎢元素、鎵元素、鋅元素、錫元素中的至少一者。舉例來說，第一金屬氧化物層220A為銦鎢鋅氧化物（InWZnO，IWZO）或銦鎵鋅氧化物（InGaZnO，IGZO）。
第二金屬氧化物層220B覆蓋第一金屬氧化物層220A的頂面t以及側壁s。第二金屬氧化物層220B共形地形成於第一金屬氧化物層220A上，且第二金屬氧化物層220B於第一金屬氧化物層220A的側壁s處具有階梯結構st。在一些實施例中，第二金屬氧化物層220B包括銦元素、鎵元素、鋅元素中的至少一者。舉例來說，第二金屬氧化物層220B為銦鎵鋅氧化物（InGaZnO，IGZO）。
在本實施例中，第二金屬氧化物層220B包括源極區222、汲極區226以及位於源極區222與汲極區226之間的通道區224。通道區224在基板100的頂面的法線方向ND上重疊於第一金屬氧化物層220A，且通道區224覆蓋第一金屬氧化物層220A的頂面t。源極區222與汲極區226覆蓋第一金屬氧化物層220A的側壁s。在一些實施例中，階梯結構st位於源極區222及/或汲極區226。
源極區222以及汲極區226例如為經氫摻雜的區域。源極區222與汲極區226的電阻率小於通道區224的電阻率。在一些實施例中，源極區222與汲極區226的氧濃度小於通道區224的氧濃度，源極區222與汲極區226的氫濃度大於通道區224的氫濃度。
第一金屬氧化物層220A的載子遷移率大於第二金屬氧化物層220B的通道區224的載子遷移率。舉例來說，第一金屬氧化物層220A的載子遷移率為25 cm
2/Vs至 35 cm
2/Vs，而第二金屬氧化物層220B的通道區224的載子遷移率為8 cm
2/Vs至 10 cm
2/Vs。在一些實施例中，透過調整第一金屬氧化物層220A與第二金屬氧化物層220B中之氧濃度及/或銦濃度，使第一金屬氧化物層220A的載子遷移率大於第二金屬氧化物層220B的通道區224的載子遷移率。在一些實施例中，第二金屬氧化物層220B的通道區224、源極區222與汲極區226的氧濃度大於第一金屬氧化物層220A的氧濃度，第二金屬氧化物層220B的通道區224的氧空缺濃度小於第一金屬氧化物層220A的氧空缺濃度。在一些實施例中，第二金屬氧化物層220B的通道區224、源極區222與汲極區226的銦濃度小於第一金屬氧化物層220A的銦濃度。
第二金屬氧化物層220B的厚度T2大於或等於第一金屬氧化物層220A的厚度T1。在一些實施例中，第二金屬氧化物層220B的厚度T2為15nm至25nm，且第一金屬氧化物層220A的厚度T1為5nm至15nm。
第一閘介電層120位於半導體結構220上。第一閘介電層120包括無機材料(例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層)、有機材料或其他合適的材料或上述之組合。
第一閘極240位於第一閘介電層120上，且在基板100的頂面的法線方向ND上重疊於第一金屬氧化物層220A以及第二金屬氧化物層220B的通道區224。第一閘極240的材料例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。在本實施例中，第一閘極240為鈦、鋁以及鈦的堆疊層。當第一閘極240包含鋁元素時，第一閘極240可以充當氫阻擋層，藉此減少氫原子擴散至的通道區224中的機率。
第一閘極240的寬度W1與第一金屬氧化物層220A的寬度W2差值小於0.5微米。在較佳的實施例中，第一閘極240的邊緣240s與第一金屬氧化物層220A的側壁s在基板100的頂面的法線方向ND上重疊。基於前述，可以減少第一金屬氧化物層220A在後續製程中被蝕刻液或紫外光所損傷的機率。
第一閘極240的邊緣240s與第二金屬氧化物層220B的階梯結構st的斷差處之間的水平距離d小於0.5微米，半導體結構220的階梯結構st實質上鄰近於第一閘極240的邊緣。在操作半導體裝置10A時，第一閘極240的邊緣240s處容易出現很強的電場，藉由將半導體結構220具有厚度變化的階梯結構st設置於鄰近第一閘極240的邊緣240s的位置，能減少第一閘極240上的電場所導致的熱載子效應，進而提升半導體裝置10A的可靠度。
層間介電層130位於第一閘介電層120以及第一閘極240上。兩個接觸孔貫穿層間介電層130以及第一閘介電層120，並延伸至第二金屬氧化物層220B的源極區222與汲極區226。
層間介電層130包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料或其他合適的材料或上述之組合。在一些實施例中，層間介電層130中包括氫元素。在一些實施例中，在製造半導體裝置10A的過程中，透過熱處理製程使層間介電層130中的氫元素擴散至第二金屬氧化物層220B的源極區222與汲極區226，但本發明不以此為限。在其他實施例中，透過氫電漿製程或其他摻雜製程使氫元素擴散至源極區222與汲極區226。
源極232以及汲極234位於層間介電層130上，並填入貫穿層間介電層130以及第一閘介電層120的第一接觸孔TH1以及第二接觸孔TH2，以分別電性連接第二金屬氧化物層220B的源極區222與汲極區226。
訊號線310位於層間介電層130上，並填入貫穿層間介電層130的第三接觸孔TH3，以電性連接第一閘極240。
在一些實施例中，訊號線310、源極232以及汲極234的材料例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。在本實施例中，訊號線310、源極232以及汲極234為鈦、鋁以及鈦的堆疊層。
在本實施例中，半導體裝置10A為頂閘極型薄膜電晶體，其具有反應快的優點，適用於作為開關元件。
圖2A至圖2G是圖1A與圖1B的半導體裝置10A的製造方法的剖面示意圖。
請參考圖2A至圖2B，形成第一金屬氧化物層220A於基板100之上。首先，在基板100及緩衝層102上形成毯覆的第一金屬氧化物材料層220A’，接著，利用微影製程，在第一金屬氧化物材料層220A’上形成圖案化光阻（未繪示）；繼之，利用圖案化光阻作為罩幕對第一金屬氧化物材料層220A’進行濕式或乾式蝕刻製程，以形成第一金屬氧化物層220A；最後，移除圖案化光阻。
請參考圖2C至圖2D，形成第二金屬氧化物層220B於第一金屬氧化物層220A上。首先，在基板100、緩衝層102以及第一金屬氧化物層220A上形成毯覆的第二金屬氧化物材料層220B’，接著，利用微影製程，在第二金屬氧化物材料層220B’上形成圖案化光阻（未繪示）；繼之，利用圖案化光阻作為罩幕對第二金屬氧化物材料層220B’進行濕式或乾式蝕刻製程，以形成第二金屬氧化物層220B；最後，移除圖案化光阻。
第二金屬氧化物層220B覆蓋第一金屬氧化物層220A的頂面t以及側壁s，且第二金屬氧化物層220B於第一金屬氧化物層220A的側壁s處具有階梯結構st。
請參考圖2E，形成第一閘介電層120於第二金屬氧化物層220B上。形成第一閘極240於第一閘介電層120上。第一閘極240重疊於第一金屬氧化物層220A。
以第一閘極240為罩幕，對第二金屬氧化物層220B進行摻雜製程P，以於第二金屬氧化物層220B中形成源極區222、汲極區226以及通道區224。在一些實施例中，摻雜製程P例如為氫電漿製程。
請參考圖2F，形成層間介電層130於第一閘極240以及第一閘介電層120之上。層間介電層130覆蓋第一閘極240。
請參考圖2G，形成貫穿層間介電層130以及第一閘介電層120的第一接觸孔TH1以及第二接觸孔TH2。在一些實施例中，還同時形成貫穿層間介電層130的第三接觸孔（圖2G省略繪示）。
最後請回到圖1A與圖1B，形成源極232、汲極234、訊號線310。源極232、汲極234、訊號線310屬於相同圖案化導電層。源極232以及汲極234分別填入第一接觸孔TH1以及第二接觸孔TH2以電性連接第二金屬氧化物層220B的源極區222以及汲極區226。訊號線310填入第三接觸孔TH3以電性連接第一閘極240。
基於上述，半導體裝置10A的半導體結構220包括第一金屬氧化物層220A以及第二金屬氧化物層220B，且第一金屬氧化物層220A的載子遷移率大於第二金屬氧化物層220B的通道區224的載子遷移率，藉此提升半導體裝置10A的汲極電流。此外，由於第一閘極240的寬度W1與第一金屬氧化物層220A的寬度W2差值小於0.5微米，能減少第一閘極240上的電場所導致的熱載子效應，進而提升半導體裝置10A的可靠度。
圖3A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖3B是圖3A的線A-A’的剖面示意圖。在此必須說明的是，圖3A與圖3B的實施例沿用圖1A與圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3A與圖3B的半導體裝置10B與圖1A的半導體裝置10A的主要差異在於：半導體裝置10B還包括第二閘介電層110以及第二閘極210。
第二閘極210位於基板100之上。在一些實施例中，第二閘極210與基板100之間還夾有緩衝層（圖3A省略繪示）。第二閘極210的材料例如為鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。
第二閘介電層110位於第二閘極210上。第二閘介電層110位於半導體結構220與基板100之間。第二閘極210位於第二閘介電層110與基板100之間。第二閘極210重疊於半導體結構220，第二閘極210的寬度W3大於第一金屬氧化物層210的寬度W2。在一些實施例中，第一閘極240填入貫穿第一閘介電層120以及第二閘介電層110的第四接觸孔TH4，並與第二閘極210電性連接。
在本實施例中，半導體結構220形成於第二閘介電層110上。半導體結構220包括第一金屬氧化物層220A以及第二金屬氧化物層220B。
第一金屬氧化物層220A的載子遷移率大於第二金屬氧化物層220B的通道區224的載子遷移率。舉例來說，第一金屬氧化物層220A的載子遷移率為65 cm
2/Vs至75 cm
2/Vs，而第二金屬氧化物層220B的通道區224的載子遷移率為16 cm
2/Vs至23 cm
2/Vs。在一些實施例中，透過調整第一金屬氧化物層220A與第二金屬氧化物層220B中之氧濃度及/或銦濃度，使第一金屬氧化物層220A的載子遷移率大於第二金屬氧化物層220B的通道區224的載子遷移率。在一些實施例中，第二金屬氧化物層220B的通道區224、源極區222與汲極區226的氧濃度大於第一金屬氧化物層220A的氧濃度，第二金屬氧化物層220B的通道區224的氧空缺濃度小於第一金屬氧化物層220A的氧空缺濃度。在一些實施例中，第二金屬氧化物層220B的通道區224、源極區222與汲極區226的銦濃度小於第一金屬氧化物層220A的銦濃度。
第二金屬氧化物層220B的厚度T2大於或等於第一金屬氧化物層220A的厚度T1。在一些實施例中，第二金屬氧化物層220B的厚度T2為15nm至25nm，且第一金屬氧化物層220A的厚度T1為5nm至15nm。
第一閘極240位於第一閘介電層120上，且在基板100的頂面的法線方向ND上重疊於第一金屬氧化物層220A、第二金屬氧化物層220B的通道區224以及第二閘極210。半導體結構220位於第一閘極240與第二閘極210之間。
第一閘極240的寬度W1與第一金屬氧化物層220A的寬度W2差值小於0.5微米。在較佳的實施例中，第一閘極240的邊緣240s與第一金屬氧化物層220A的側壁s在基板100的頂面的法線方向ND上重疊。基於前述，可以減少第一金屬氧化物層220A在後續製程中被蝕刻液或紫外光所損傷的機率。
第一閘極240的邊緣240s與第二金屬氧化物層220B的階梯結構st的斷差處之間的水平距離d小於0.5微米，半導體結構220的階梯結構st實質上鄰近於第一閘極240的邊緣240s。在操作半導體裝置10B時，第一閘極240的邊緣240s處容易出現很強的電場，藉由將半導體結構220具有厚度變化的階梯結構st設置於鄰近第一閘極240的邊緣的位置，能減少第一閘極240上的電場所導致的熱載子效應，進而提升半導體裝置10B的可靠度。
在本實施例中，半導體裝置10B包括雙閘極型薄膜電晶體，其具有汲極電流大的優點，適用於作為驅動元件。
圖4A至圖4G是圖3A與圖3B的半導體裝置10B的製造方法的剖面示意圖。
請參考圖4A，形成第二閘極210於基板100之上。形成第二閘介電層110於第二閘極210上。在基板100以及第二閘介電層110上形成毯覆的第一金屬氧化物材料層220A’。
請參考圖4B，圖案化第一金屬氧化物材料層220A’，以形成第一金屬氧化物層220A於第二閘介電層110上。
請參考圖4C至圖4D，形成第二金屬氧化物層220B於第一金屬氧化物層220A上。首先，在基板100、第二閘介電層110以及第一金屬氧化物層220A上形成毯覆的第二金屬氧化物材料層220B’，接著，圖案化第二金屬氧化物材料層220B’以形成第二金屬氧化物層220B。
參考圖4E，形成第一閘介電層120於第二金屬氧化物層220B上。形成第一閘極240於第一閘介電層120上。第一閘極240重疊於第一金屬氧化物層220A。在一些實施例中，在形成第一閘極240之前，形成貫穿第一閘介電層120以及第二閘介電層110的第四接觸孔（圖4E省略繪示）。第一閘極240透過第四接觸孔而電性連接至第二閘極210。
以第一閘極240為罩幕，對第二金屬氧化物層220B進行摻雜製程P，以於第二金屬氧化物層220B中形成源極區222、汲極區226以及通道區224。在一些實施例中，摻雜製程P例如為氫電漿製程。
請參考圖4F，形成層間介電層130於第一閘極240以及第一閘介電層120之上。層間介電層130覆蓋第一閘極240。
請參考圖4G，形成貫穿層間介電層130以及第一閘介電層120的第一接觸孔TH1以及第二接觸孔TH2。在一些實施例中，還同時形成貫穿層間介電層130的第三接觸孔（圖4G省略繪示）。
最後請回到圖3A與圖3B，形成源極232、汲極234、訊號線310。源極232、汲極234、訊號線310屬於相同圖案化導電層。源極232以及汲極234分別填入第一接觸孔TH1以及第二接觸孔TH2以電性連接第二金屬氧化物層220B的源極區222以及汲極區226。訊號線310填入第三接觸孔TH3以電性連接第一閘極240。
基於上述，半導體裝置10B的半導體結構220包括第一金屬氧化物層220A以及第二金屬氧化物層220B，且第一金屬氧化物層220A的載子遷移率大於第二金屬氧化物層220B的通道區224的載子遷移率，藉此提升半導體裝置10B的汲極電流。此外，由於第一閘極240的寬度W1與第一金屬氧化物層220A的寬度W2差值小於0.5微米，能減少第一閘極240上的電場所導致的熱載子效應，進而提升半導體裝置10B的可靠度。
圖5A是依照本發明的一實施例的一種半導體裝置的上視示意圖。圖5B是圖5A的線A-A’以及線B-B’的剖面示意圖。在此必須說明的是，圖3A與圖3B的實施例沿用圖1A與圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5A與圖5B的半導體裝置10C與圖3A的半導體裝置10B的主要差異在於：半導體裝置10C的源極232與第二閘極210電性連接。
請參考圖5A與圖5B，半導體裝置10C更包括轉接電極320。轉接電極320填入貫穿第二閘介電層110與第一閘介電層120的第五接觸孔TH5而電性連接第二閘極210，且源極232填入貫穿層間閘介電層130的第六接觸孔TH6而電性連接轉接電極320。在本實施例中，第一閘極240與第二閘極210未直接連接。
在本實施例中，半導體裝置10C的源極232與第二閘極210電性連接，使其具有寄生電容小的優點，適用於作為驅動元件。
在一些實施例中，第一金屬氧化物層220A的載子遷移率為30 cm
2/Vs至40 cm
2/Vs，而第二金屬氧化物層220B的通道區224的載子遷移率為3 cm
2/Vs至6 cm
2/Vs。
圖6A至圖6H是圖5A與圖5B的半導體裝置的製造方法的剖面示意圖。
請參考圖6A，形成第二閘極210於基板100之上。形成第二閘介電層110於第二閘極210上。在基板100以及第二閘介電層110上形成毯覆的第一金屬氧化物材料層220A’。
請參考圖6B，圖案化第一金屬氧化物材料層220A’，以形成第一金屬氧化物層220A於第二閘介電層110上。
請參考圖6C至圖6D，形成第二金屬氧化物層220B於第一金屬氧化物層220A上。首先，在基板100、第二閘介電層110以及第一金屬氧化物層220A上形成毯覆的第二金屬氧化物材料層220B’，接著，圖案化第二金屬氧化物材料層220B’以形成第二金屬氧化物層220B。
請參考圖6E，形成第一閘介電層120於第二金屬氧化物層220B上。形成貫穿第二閘介電層110與第一閘介電層120的第五接觸孔TH5。第五接觸孔TH5暴露出第二閘極210。
請參考圖6F，形成第一閘極240以及轉接電極320於第一閘介電層120上。第一閘極240以及轉接電極320屬於相同圖案化導電層。第一閘極240重疊於第一金屬氧化物層220A。轉接電極320填入第五接觸孔TH5以電性連接第二閘極210。轉接電極320形成於第二閘極210上。
以第一閘極240為罩幕，對第二金屬氧化物層220B進行摻雜製程P，以於第二金屬氧化物層220B中形成源極區222、汲極區226以及通道區224。在一些實施例中，摻雜製程P例如為氫電漿製程。
請參考圖6G，形成層間介電層130於第一閘極240、第一閘介電層120以及轉接電極320之上。層間介電層130覆蓋第一閘極240以及轉接電極320。
請參考圖6H，形成貫穿層間介電層130以及第一閘介電層120的第一接觸孔TH1以及第二接觸孔TH2。在一些實施例中，還同時形成層間閘介電層130的第六接觸孔TH6。在一些實施例中，還同時形成貫穿層間介電層130的第三接觸孔（圖6H省略繪示）。
最後請回到圖5A與圖5B，形成源極232、汲極234、訊號線310。源極232、汲極234、訊號線310屬於相同圖案化導電層。源極232以及汲極234分別填入第一接觸孔TH1以及第二接觸孔TH2以電性連接第二金屬氧化物層220B的源極區222以及汲極區226。源極232填入第六接觸孔TH6以電性連接轉接電極320，且源極232透過轉接電極320而電性連接第二閘極210。訊號線310填入第三接觸孔TH3以電性連接第一閘極240。
基於上述，半導體裝置10C的半導體結構220包括第一金屬氧化物層220A以及第二金屬氧化物層220B，且第一金屬氧化物層220A的載子遷移率大於第二金屬氧化物層220B的通道區224的載子遷移率，藉此提升半導體裝置10C的汲極電流。此外，由於第一閘極240的寬度W1與第一金屬氧化物層220A的寬度W2差值小於0.5微米，能減少第一閘極240上的電場所導致的熱載子效應，進而提升半導體裝置10B的可靠度。
10A, 10B, 10C:半導體裝置
100:基板
102:緩衝層
110:第二閘介電層
120:第一閘介電層
130:層間介電層
210:第二閘極
220:半導體結構
220A:第一金屬氧化物層
220A’:第一金屬氧化物材料層
220B:第二金屬氧化物層
220B’:第二金屬氧化物材料層
222:源極區
224:通道區
226:汲極區
232:源極
234:汲極
240:第一閘極
240s:邊緣
310:訊號線
320:轉接電極
A-A’, B-B’:線
d:水平距離
ND:法線方向
P:摻雜製程
s:側壁
t:頂面
st:階梯結構
T1, T2:厚度
TH1:第一接觸孔
TH2:第二接觸孔
TH3:第三接觸孔
TH4:第四接觸孔
TH5:第五接觸孔
TH6:第六接觸孔
W1, W2, W3:寬度
圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖1B是圖1A的線A-A’的剖面示意圖。
圖2A至圖2G是圖1A與圖1B的半導體裝置的製造方法的剖面示意圖。
圖3A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖3B是圖3A的線A-A’的剖面示意圖。
圖4A至圖4G是圖3A與圖3B的半導體裝置的製造方法的剖面示意圖。
圖5A是依照本發明的一實施例的一種半導體裝置的上視示意圖。
圖5B是圖5A的線A-A’ 以及線B-B’的剖面示意圖。
圖6A至圖6H是圖5A與圖5B的半導體裝置的製造方法的剖面示意圖。
10A:半導體裝置
100:基板
102:緩衝層
120:第一閘介電層
130:層間介電層
220:半導體結構
220A:第一金屬氧化物層
220B:第二金屬氧化物層
222:源極區
224:通道區
226:汲極區
232:源極
234:汲極
240:第一閘極
240s:邊緣
A-A’:線
d:水平距離
ND:法線方向
s:側壁
t:頂面
st:階梯結構
T1,T2:厚度
W1,W2:寬度
Claims (20)
- 一種半導體裝置，包括： 一基板； 一半導體結構，位於該基板之上，且包括： 一第一金屬氧化物層；以及 一第二金屬氧化物層，其中該第二金屬氧化物層覆蓋該第一金屬氧化物層的頂面以及側壁，且該第二金屬氧化物層於該第一金屬氧化物層的該側壁處具有一階梯結構，該第一金屬氧化物層的載子遷移率大於該第二金屬氧化物層的一通道區的載子遷移率，且該第二金屬氧化物層的厚度大於或等於該第一金屬氧化物層的厚度； 一第一閘介電層，位於該半導體結構上； 一第一閘極，位於該第一閘介電層上，且重疊於該第一金屬氧化物層，其中該第一閘極的寬度與該第一金屬氧化物層的寬度差值小於0.5微米；以及 一源極以及一汲極，電性連接至該第二金屬氧化物層。
- 如請求項1所述的半導體裝置，其中該第二金屬氧化物層的該通道區的氧濃度大於該第一金屬氧化物層的氧濃度。
- 如請求項1所述的半導體裝置，其中該第二金屬氧化物層的該通道區的銦濃度小於該第一金屬氧化物層的銦濃度。
- 如請求項1所述的半導體裝置，其中該第二金屬氧化物層的厚度為15nm至25nm，且該第一金屬氧化物層的厚度為5nm至15nm。
- 如請求項1所述的半導體裝置，更包括： 一第二閘介電層，位於該半導體結構與該基板之間；以及 一第二閘極，位於該第二閘介電層與該基板之間，且重疊於該半導體結構，其中該第二閘極的寬度大於該第一金屬氧化物層的寬度。
- 如請求項5所述的半導體裝置，其中該源極與該第二閘極電性連接。
- 如請求項1所述的半導體裝置，其中該第一閘極的側壁與該第一金屬氧化物層的側壁在該基板的頂面的法線方向上重疊。
- 如請求項1所述的半導體裝置，其中該第二金屬氧化物層包括一源極區、一汲極區以及位於該源極區與該汲極區之間的該通道區，其中該源極區與該汲極區的電阻率小於該通道區的電阻率，且該通道區重疊於該第一金屬氧化物層。
- 如請求項8所述的半導體裝置，其中該階梯結構位於該源極區及/或該汲極區。
- 如請求項1所述的半導體裝置，其中該第二金屬氧化物層的材料為銦鎵鋅氧化物，且該第一金屬氧化物層的材料為銦鎵鋅氧化物或銦鎢鋅氧化物。
- 如請求項1所述的半導體裝置，其中該第一閘極的側壁與該第二金屬氧化物層的該階梯結構的斷差處之間的水平距離小於0.5微米。
- 一種半導體裝置的製造方法，包括： 形成一第一金屬氧化物層於一基板之上； 形成一第二金屬氧化物層於該第一金屬氧化物層上，其中該第二金屬氧化物層覆蓋該第一金屬氧化物層的頂面以及側壁，且該第二金屬氧化物層於該第一金屬氧化物層的該側壁處具有階梯結構，其中該第二金屬氧化物層的厚度大於或等於該第一金屬氧化物層的厚度； 形成一第一閘介電層於該第二金屬氧化物層上； 形成一第一閘極於該第一閘介電層上，且該第一閘極重疊於該第一金屬氧化物層，其中該第一閘極的寬度與該第一金屬氧化物層的寬度差值小於0.5微米； 於該第二金屬氧化物層中形成一源極區、一汲極區以及位於該源極區與該汲極區之間的一通道區，其中該第一金屬氧化物層的載子遷移率大於該第二金屬氧化物層的該通道區的載子遷移率；以及 形成一源極以及一汲極，該源極以及該汲極電性連接至該第二金屬氧化物層。
- 如請求項12所述的半導體裝置的製造方法，更包括： 形成一第二閘極於該基板之上； 形成一第二閘介電層於該第二閘極上；以及 形成該第一金屬氧化物層於該第二閘介電層上。
- 如請求項13所述的半導體裝置的製造方法，更包括： 形成一轉接電極於該第二閘極上； 形成一層間介電層於該轉接電極以及該第一閘極上；以及 形成該源極以及該汲極於該層間介電層上，其中該源極透過該轉接電極而電性連接至該第二閘極。
- 如請求項13所述的半導體裝置的製造方法，其中該第二閘極的寬度大於該第一金屬氧化物層的寬度。
- 如請求項12所述的半導體裝置的製造方法，其中以該第一閘極為罩幕，對該第二金屬氧化物層進行一摻雜製程，以於該第二金屬氧化物層中形成該源極區、該汲極區以及該通道區。
- 如請求項12所述的半導體裝置的製造方法，其中該第二金屬氧化物層的材料包括銦鎵鋅氧化物，且該第一金屬氧化物層的材料包括銦鎵鋅氧化物或銦鎢鋅氧化物。
- 如請求項12所述的半導體裝置的製造方法，其中該第一閘極的側壁與該第二金屬氧化物層的該階梯結構的斷差處之間的水平距離小於0.5微米。
- 如請求項12所述的半導體裝置的製造方法，其中該第二金屬氧化物層的厚度為15nm至25nm，且該第一金屬氧化物層的厚度為5nm至15nm。
- 如請求項12所述的半導體裝置的製造方法，其中該第一閘極的側壁與該第一金屬氧化物層的側壁對齊。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210863089.9A CN115050838A (zh) | 2021-12-09 | 2022-07-21 | 半导体装置及其制造方法 |
| US17/880,688 US20230187555A1 (en) | 2021-12-09 | 2022-08-04 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163287695P | 2021-12-09 | 2021-12-09 | |
| US63/287,695 | 2021-12-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202324758A true TW202324758A (zh) | 2023-06-16 |
Family
ID=83782380
Family Applications (27)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
| TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
| TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114880A TW202324758A (zh) | 2021-12-09 | 2022-04-19 | 半導體裝置及其製造方法 |
| TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
| TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
| TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
| TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
| TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
| TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
| TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
| TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
| TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
| TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
| TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
| TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
| TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
| TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
| TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
| TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
| TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
| TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Family Applications Before (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111110923A TWI813217B (zh) | 2021-12-09 | 2022-03-23 | 半導體裝置及其製造方法 |
| TW111114109A TWI814340B (zh) | 2021-12-09 | 2022-04-13 | 半導體裝置及其製造方法 |
| TW111114337A TW202230798A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
| TW111114336A TW202230615A (zh) | 2021-12-09 | 2022-04-14 | 半導體元件 |
Family Applications After (22)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111115009A TWI824495B (zh) | 2021-12-09 | 2022-04-20 | 半導體裝置及其製造方法 |
| TW111115197A TWI812181B (zh) | 2021-12-09 | 2022-04-21 | 半導體裝置及其製造方法 |
| TW111116518A TWI804300B (zh) | 2021-12-09 | 2022-04-29 | 薄膜電晶體及其製作方法 |
| TW111116874A TWI799254B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116754A TWI819592B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製作方法 |
| TW111116869A TWI799253B (zh) | 2021-12-09 | 2022-05-04 | 半導體裝置及其製造方法 |
| TW111117041A TWI813276B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117040A TWI806591B (zh) | 2021-12-09 | 2022-05-05 | 主動元件基板 |
| TW111116903A TWI814369B (zh) | 2021-12-09 | 2022-05-05 | 感光元件基板及其製造方法 |
| TW111117042A TWI804302B (zh) | 2021-12-09 | 2022-05-05 | 半導體裝置及其製造方法 |
| TW111117305A TWI828142B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置 |
| TW111117309A TWI803311B (zh) | 2021-12-09 | 2022-05-09 | 半導體裝置及其製造方法 |
| TW111118369A TWI803320B (zh) | 2021-12-09 | 2022-05-17 | 逆變器以及畫素電路 |
| TW111118368A TWI805369B (zh) | 2021-12-09 | 2022-05-17 | 半導體裝置及其製造方法 |
| TW111119084A TWI829169B (zh) | 2021-12-09 | 2022-05-23 | 半導體裝置及其製造方法 |
| TW111120041A TWI793027B (zh) | 2021-12-09 | 2022-05-30 | 逆變器 |
| TW111120152A TWI816413B (zh) | 2021-12-09 | 2022-05-31 | 半導體裝置及其製造方法 |
| TW111120547A TWI829183B (zh) | 2021-12-09 | 2022-06-02 | 半導體裝置及其製造方法 |
| TW111122489A TWI798110B (zh) | 2021-12-09 | 2022-06-16 | 主動元件基板、電容裝置以及主動元件基板的製造方法 |
| TW111122796A TWI822129B (zh) | 2021-12-09 | 2022-06-20 | 半導體裝置及其製造方法 |
| TW111126381A TWI813378B (zh) | 2021-12-09 | 2022-07-14 | 記憶體裝置、記憶體電路及記憶體電路的製造方法 |
| TW111142545A TWI814636B (zh) | 2021-12-09 | 2022-11-08 | 主動元件基板 |
Country Status (1)
| Country | Link |
|---|---|
| TW (27) | TWI813217B (zh) |
Family Cites Families (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5371026A (en) * | 1992-11-30 | 1994-12-06 | Motorola Inc. | Method for fabricating paired MOS transistors having a current-gain differential |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP4802364B2 (ja) * | 2000-12-07 | 2011-10-26 | ソニー株式会社 | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 |
| US6724012B2 (en) * | 2000-12-14 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display matrix with pixels having sensor and light emitting portions |
| TW595005B (en) * | 2003-08-04 | 2004-06-21 | Au Optronics Corp | Thin film transistor and pixel structure with the same |
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
| JP4220509B2 (ja) * | 2005-09-06 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP5337380B2 (ja) * | 2007-01-26 | 2013-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
| JP5480554B2 (ja) * | 2008-08-08 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8202773B2 (en) * | 2008-08-29 | 2012-06-19 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices |
| KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
| KR101623224B1 (ko) * | 2008-09-12 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101016266B1 (ko) * | 2008-11-13 | 2011-02-25 | 한국과학기술원 | 투명 전자소자용 투명 메모리. |
| US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
| EP2449595B1 (en) * | 2009-06-30 | 2017-07-26 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| EP2457256B1 (en) * | 2009-07-18 | 2020-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR101915251B1 (ko) * | 2009-10-16 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5727204B2 (ja) * | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2011129037A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
| TWI434409B (zh) * | 2010-08-04 | 2014-04-11 | Au Optronics Corp | 有機電激發光顯示單元及其製造方法 |
| SG11201504734VA (en) * | 2011-06-17 | 2015-07-30 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
| US8952377B2 (en) * | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8952379B2 (en) * | 2011-09-16 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| TWI478353B (zh) * | 2011-12-14 | 2015-03-21 | E Ink Holdings Inc | 薄膜電晶體及其製造方法 |
| TWI580047B (zh) * | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR101884738B1 (ko) * | 2011-12-23 | 2018-08-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| US9006733B2 (en) * | 2012-01-26 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
| TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
| GB2511541B (en) * | 2013-03-06 | 2015-01-28 | Toshiba Res Europ Ltd | Field effect transistor device |
| TWI627751B (zh) * | 2013-05-16 | 2018-06-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP6374221B2 (ja) * | 2013-06-05 | 2018-08-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
| CN104576381B (zh) * | 2013-10-14 | 2018-01-09 | 中国科学院微电子研究所 | 一种非对称超薄soimos晶体管结构及其制造方法 |
| TWI535034B (zh) * | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
| US9929279B2 (en) * | 2014-02-05 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20170317217A1 (en) * | 2014-11-11 | 2017-11-02 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| US9859391B2 (en) * | 2015-10-27 | 2018-01-02 | Nlt Technologies, Ltd. | Thin film transistor, display device, and method for manufacturing thin film transistor |
| TWI579974B (zh) * | 2015-12-25 | 2017-04-21 | 國立交通大學 | 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體 |
| DE112017001488T5 (de) * | 2016-03-22 | 2018-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst |
| US10468434B2 (en) * | 2016-04-08 | 2019-11-05 | Innolux Corporation | Hybrid thin film transistor structure, display device, and method of making the same |
| CN107302030B (zh) * | 2016-04-08 | 2020-11-03 | 群创光电股份有限公司 | 显示设备 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
| US20180122833A1 (en) * | 2016-10-31 | 2018-05-03 | LG Display Co. , Ltd. | Thin film transistor substrate having bi-layer oxide semiconductor |
| WO2018211724A1 (ja) * | 2017-05-16 | 2018-11-22 | 住友電気工業株式会社 | 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法 |
| KR102439133B1 (ko) * | 2017-09-05 | 2022-09-02 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법 |
| KR20190062695A (ko) * | 2017-11-29 | 2019-06-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102482856B1 (ko) * | 2017-12-15 | 2022-12-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| CN108538789A (zh) * | 2018-03-30 | 2018-09-14 | 武汉华星光电技术有限公司 | Cmos晶体管的制备方法、阵列基板的制备方法 |
| TWI703735B (zh) * | 2018-06-26 | 2020-09-01 | 鴻海精密工業股份有限公司 | 半導體基板、陣列基板、逆變器電路及開關電路 |
| TWI666767B (zh) * | 2018-08-31 | 2019-07-21 | 友達光電股份有限公司 | 主動元件基板 |
| JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| TWI685696B (zh) * | 2018-10-01 | 2020-02-21 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| KR102546780B1 (ko) * | 2018-12-28 | 2023-06-21 | 엘지디스플레이 주식회사 | 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 |
| KR20200093718A (ko) * | 2019-01-28 | 2020-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| US11183111B2 (en) * | 2019-01-29 | 2021-11-23 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel unit and method for manufacturing the same, and double-sided OLED display device |
| EP3944329A4 (en) * | 2019-03-18 | 2022-10-26 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF |
| KR20210000605A (ko) * | 2019-06-25 | 2021-01-05 | 엘지디스플레이 주식회사 | 센서를 포함하는 표시장치 |
| US11594533B2 (en) * | 2019-06-27 | 2023-02-28 | Intel Corporation | Stacked trigate transistors with dielectric isolation between first and second semiconductor fins |
| TWI726348B (zh) * | 2019-07-03 | 2021-05-01 | 友達光電股份有限公司 | 半導體基板 |
| TWI712844B (zh) * | 2019-07-03 | 2020-12-11 | 友達光電股份有限公司 | 元件基板及其製造方法 |
| TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| US11631671B2 (en) * | 2019-12-31 | 2023-04-18 | Tokyo Electron Limited | 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same |
| KR20210085942A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
| US11663455B2 (en) * | 2020-02-12 | 2023-05-30 | Ememory Technology Inc. | Resistive random-access memory cell and associated cell array structure |
| US11410999B2 (en) * | 2020-02-21 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boundary design for high-voltage integration on HKMG technology |
| KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| KR20210142046A (ko) * | 2020-05-15 | 2021-11-24 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| CN113257841B (zh) * | 2021-07-19 | 2021-11-16 | 深圳市柔宇科技股份有限公司 | Tft基板及其制备方法、显示器以及电子设备 |
-
2022
- 2022-03-23 TW TW111110923A patent/TWI813217B/zh active
- 2022-04-13 TW TW111114109A patent/TWI814340B/zh active
- 2022-04-14 TW TW111114337A patent/TW202230798A/zh unknown
- 2022-04-14 TW TW111114336A patent/TW202230615A/zh unknown
- 2022-04-19 TW TW111114880A patent/TW202324758A/zh unknown
- 2022-04-20 TW TW111115009A patent/TWI824495B/zh active
- 2022-04-21 TW TW111115197A patent/TWI812181B/zh active
- 2022-04-29 TW TW111116518A patent/TWI804300B/zh active
- 2022-05-04 TW TW111116874A patent/TWI799254B/zh active
- 2022-05-04 TW TW111116754A patent/TWI819592B/zh active
- 2022-05-04 TW TW111116869A patent/TWI799253B/zh active
- 2022-05-05 TW TW111117041A patent/TWI813276B/zh active
- 2022-05-05 TW TW111117040A patent/TWI806591B/zh active
- 2022-05-05 TW TW111116903A patent/TWI814369B/zh active
- 2022-05-05 TW TW111117042A patent/TWI804302B/zh active
- 2022-05-09 TW TW111117305A patent/TWI828142B/zh active
- 2022-05-09 TW TW111117309A patent/TWI803311B/zh active
- 2022-05-17 TW TW111118369A patent/TWI803320B/zh active
- 2022-05-17 TW TW111118368A patent/TWI805369B/zh active
- 2022-05-23 TW TW111119084A patent/TWI829169B/zh active
- 2022-05-30 TW TW111120041A patent/TWI793027B/zh active
- 2022-05-31 TW TW111120152A patent/TWI816413B/zh active
- 2022-06-02 TW TW111120547A patent/TWI829183B/zh active
- 2022-06-16 TW TW111122489A patent/TWI798110B/zh active
- 2022-06-20 TW TW111122796A patent/TWI822129B/zh active
- 2022-07-14 TW TW111126381A patent/TWI813378B/zh active
- 2022-11-08 TW TW111142545A patent/TWI814636B/zh active
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240038787A1 (en) | Thin film transistor, array substrate, display panel, and method for fabricating array substrate | |
| TW200845398A (en) | Semiconductor device and manufacture method thereof | |
| KR20170119294A (ko) | 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법 | |
| CN109742153B (zh) | 阵列基板、薄膜晶体管及其制造方法 | |
| CN108538921B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN111627933B (zh) | 主动元件基板及其制造方法 | |
| WO2019051864A1 (zh) | 主动阵列开关的制造方法 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| TW202324758A (zh) | 半導體裝置及其製造方法 | |
| US20230187555A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN114937701A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN111933648A (zh) | 阵列基板及其制备方法和显示装置 | |
| JP5090693B2 (ja) | 表示装置とその製造方法 | |
| US20230187454A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20240136420A1 (en) | Thin film transistor | |
| TWI759232B (zh) | 主動元件基板 | |
| US20230187513A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI715310B (zh) | 畫素結構及其製造方法 | |
| TWI839912B (zh) | 薄膜電晶體 | |
| TWI796200B (zh) | 主動元件基板 | |
| US20230187556A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW200810123A (en) | Thin film transistors and displays including the same | |
| CN115188827A (zh) | 半导体装置及其制造方法 | |
| TW202418402A (zh) | 薄膜電晶體 | |
| CN115101543A (zh) | 半导体装置及其制造方法 |