TWI798110B - 主動元件基板、電容裝置以及主動元件基板的製造方法 - Google Patents

主動元件基板、電容裝置以及主動元件基板的製造方法 Download PDF

Info

Publication number
TWI798110B
TWI798110B TW111122489A TW111122489A TWI798110B TW I798110 B TWI798110 B TW I798110B TW 111122489 A TW111122489 A TW 111122489A TW 111122489 A TW111122489 A TW 111122489A TW I798110 B TWI798110 B TW I798110B
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
gate
dielectric layer
oxide layer
Prior art date
Application number
TW111122489A
Other languages
English (en)
Other versions
TW202324608A (zh
Inventor
黃震鑠
吳尚霖
陳國光
蔡志鴻
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to US17/879,802 priority Critical patent/US20230187554A1/en
Priority to CN202211225680.8A priority patent/CN115548031A/zh
Application granted granted Critical
Publication of TWI798110B publication Critical patent/TWI798110B/zh
Publication of TW202324608A publication Critical patent/TW202324608A/zh

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Confectionery (AREA)
  • Glass Compositions (AREA)
  • External Artificial Organs (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種主動元件基板，包括基板以及位於基板之上的第一薄膜電晶體以及第二薄膜電晶體。第一薄膜電晶體包括第一金屬氧化物層、第一閘極、第一源極以及第一汲極。第一閘介電層以及第二閘介電層位於第一閘極與第一金屬氧化物層之間。第二薄膜電晶體包括第二金屬氧化物層、第二閘極、第二源極以及第二汲極。第二閘介電層位於第二閘極與第二金屬氧化物層之間，且第二金屬氧化物層位於第一閘介電層與第二閘介電層之間。第一閘極與第二閘極屬於同一圖案化層。

Description

主動元件基板、電容裝置以及主動元件基板的製造方法
本發明是有關於一種主動元件基板、電容裝置以及主動元件基板的製造方法。
一般而言，一個電子裝置中通常包含了許多不同用途的主動元件或被動元件。為了製造不同特性的主動元件或被動元件，往往需要執行多次的沉積製程與多次的摻雜製程，這導致電子裝置的生產成本高，且生產時間長。
本發明提供一種主動元件基板及其製造方法，主動元件基板整合了第一薄膜電晶體以及第二薄膜電晶體，且具有生產成本低的優點。
本發明提供一種電容裝置，可以藉由第一緩衝層中的氫元素對第一金屬氧化物層進行摻雜，進而降低第一金屬氧化物層的電阻率。
本發明的至少一實施例提供一種主動元件基板。主動元件基板包括基板以及位於基板之上的第一薄膜電晶體以及第二薄膜電晶體。第一薄膜電晶體包括第一金屬氧化物層、第一閘極、第一源極以及第一汲極。第一閘介電層以及第二閘介電層位於第一閘極與第一金屬氧化物層之間。第一源極以及第一汲極電性連接第一金屬氧化物層。第二薄膜電晶體包括第二金屬氧化物層、第二閘極、第二源極以及第二汲極。第二閘介電層位於第二閘極與第二金屬氧化物層之間，且第二金屬氧化物層位於第一閘介電層與第二閘介電層之間。第一閘極與第二閘極屬於同一圖案化層。第二源極以及第二汲極電性連接第二金屬氧化物層。
本發明的至少一實施例提供一種電容裝置。電容裝置包括基板、第一緩衝層、第一金屬氧化物層、第一介電層以及第二金屬氧化物層。第一緩衝層位於基板之上，且第一緩衝層中含有氫元素。第一金屬氧化物層接觸第一緩衝層的上表面。第一介電層位於第一金屬氧化物層上。第二金屬氧化物層位於第一介電層上，且至少部分重疊於第一金屬氧化物層。第一金屬氧化物層的電阻率不同於第二金屬氧化物層的電阻率。
本發明的至少一實施例提供一種主動元件基板。主動元件基板包括基板以及位於基板之上的第一薄膜電晶體以及第二薄膜電晶體。第一薄膜電晶體包括第一金屬氧化物層、第一閘極、第一源極以及第一汲極。第一閘介電層、第二閘介電層、第三閘介電層以及第四閘介電層位於第一閘極與第一金屬氧化物層之間。第一源極以及第一汲極電性連接第一金屬氧化物層。第二薄膜電晶體包括第二金屬氧化物層、第二閘極、第二源極以及第二汲極。第三閘介電層以及第四閘介電層位於第二閘極與第二金屬氧化物層之間。第二金屬氧化物層位於第二閘介電層與第三閘介電層之間。第二閘介電層的氧濃度以及第三閘介電層的氧濃度高於第一閘介電層的氧濃度。第二源極以及第二汲極電性連接第二金屬氧化物層。
本發明的至少一實施例提供一種一種主動元件基板的製造方法，包括：形成第一金屬氧化物層於基板之上；形成第一閘介電層於第一金屬氧化物層之上；形成第二閘介電層於第一閘介電層之上，其中形成第二閘介電層時的製程溫度低於形成第一閘介電層時的製程溫度，且第二閘介電層的氧濃度高於第一閘介電層的氧濃度；形成第二金屬氧化物層於第二閘介電層之上；形成第三閘介電層於第二金屬氧化物層之上，其中形成第三閘介電層時的製程溫度低於形成第一閘介電層時的製程溫度，且第三閘介電層的氧濃度高於第一閘介電層的氧濃度；形成第四閘介電層於第三閘介電層上；形成第一閘極以及第二閘極於第四閘介電層之上，其中第一閘介電層、第二閘介電層、第三閘介電層以及第四閘介電層位於第一閘極與第一金屬氧化物層之間，且第三閘介電層以及第四閘介電層位於第二閘極與第二金屬氧化物層之間；形成電性連接第一金屬氧化物層的第一源極以及第一汲極；形成電性連接第二金屬氧化物層的第二源極以及第二汲極。
圖1是依照本發明的一實施例的一種主動元件基板的剖面示意圖。
請參考圖1，主動元件基板10A包括基板100、第一薄膜電晶體T1以及第二薄膜電晶體T2。
基板100之材質可為玻璃、石英、有機聚合物或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣層（未繪示），以避免短路問題。在一些實施例中，基板100為軟性基板，且基板100的材料例如為聚乙烯對苯二甲酸酯（polyethylene terephthalate, PET）、聚二甲酸乙二醇酯（polyethylene naphthalate, PEN）、聚酯（polyester, PES）、聚甲基丙烯酸甲酯（polymethylmethacrylate, PMMA）、聚碳酸酯（polycarbonate, PC）、聚醯亞胺(polyimide, PI）或金屬軟板（Metal Foil）或其他可撓性材質。
在一些實施例中，第一緩衝層110位於基板100之上，且第一緩衝層110中含有氫元素。舉例來說，第一緩衝層110的材料包括含氫的氮化矽（或氫化氮化矽）或其他合適的材料。第二緩衝層120位於第一緩衝層110上，且第二緩衝層120中含有氧元素。舉例來說，第二緩衝層120包括氧化物或氮氧化物等含氧絕緣材料，例如氧化矽、氮氧化矽、氧化鋁、氧化鉿或其他合適的材料。
在一些實施例中，第一緩衝層110毯覆於基板100上，而第二緩衝層120經圖案化而未覆蓋部分第一緩衝層110。在一些實施例中，第二緩衝層120包括第一含氧結構122以及第二含氧結構124。在一些實施例中，第一含氧結構122以及第二含氧結構124彼此分離。在一些實施例中，第一緩衝層110的厚度為300埃至6000埃。在一些實施例中，第二緩衝層120的厚度為200埃至6000埃。
第一薄膜電晶體T1以及第二薄膜電晶體T2位於基板100之上。在一些實施例中，第一薄膜電晶體T1以及第二薄膜電晶體T2位於第二緩衝層120上。第一薄膜電晶體T1包括第一金屬氧化物層OS1、第一閘極G1、第一源極S1以及第一汲極D1。第二薄膜電晶體T2包括第二金屬氧化物層OS2、第二閘極G2、第二源極S2以及第二汲極D2。
第一金屬氧化物層OS1位於第一含氧結構122上，且第一含氧結構122位於第一金屬氧化物層OS1與第一緩衝層110之間。第一金屬氧化物層OS1接觸第一含氧結構122的頂面。第一緩衝層110以及第一含氧結構122位於第一金屬氧化物層OS1與基板100之間。第一閘介電層130以及第二閘介電層140位於第一金屬氧化物層OS1上。
第一金屬氧化物層OS1包括第一源極區sr1、第一汲極區dr1以及位於第一源極區sr1與第一汲極區dr1之間的第一通道區ch1。在本實施例中，第一源極區sr1、第一汲極區dr1以及第一通道區ch1皆位於第二緩衝層120與第一閘介電層130之間。第一通道區ch1與基板100之間的距離實質上等於第一源極區sr1與基板100之間的距離以及第一汲極區dr1與基板100之間的距離。
在一些實施例中，第一金屬氧化物層OS1下方之第一含氧結構122會對第一金屬氧化物層OS1進行補氧，使第一金屬氧化物層OS1的電阻率上升。在本實施例中，第一源極區sr1與第一汲極區dr1以及第一通道區ch1下方之第一含氧結構122具有實質上均勻的厚度。
表1是一些實施例中之第一源極區sr1與第一汲極區dr1的片電阻R n+以及第一薄膜電晶體T1之閾值電壓Vth，其中第一金屬氧化物層OS1（以氧化銦鎵鋅為例）形成於不同厚度之第二緩衝層120（以氮氧化矽為例）上。 表1
  第二緩衝層之厚度 R n+(ohm/sq) Vth(V)
實施例一 50 nm 759.1~773.5 0.22~0.28
實施例二 85 nm 847.6~977 0.3~0.32
實施例三 150 nm 1628.6~2138.5 0.33~0.35
由表1可以得知，第一金屬氧化物層OS1下方之含氧層的厚度會影響第一源極區sr1與第一汲極區dr1的片電阻R n+以及第一薄膜電晶體T1之閾值電壓Vth。第一金屬氧化物層OS1下方之含氧層越厚，R n+以及Vth越高。
在一些實施例中，第一閘介電層130包括第一介電結構132以及第二介電結構134。第一介電結構132位於第一含氧結構122之上，且覆蓋第一金屬氧化物層OS1。第二介電結構134位於第二含氧結構124之上，且第二含氧結構124位於第二介電結構134與第一緩衝層110之間。
第二金屬氧化物層OS2位於第二介電結構134上，且接觸第二介電結構134的頂面、第二介電結構134的側面、第二含氧結構124的側面以及第一緩衝層110的頂面。第二閘介電層140位於第一介電結構132以及第二金屬氧化物層OS2上。第二金屬氧化物層OS2位於第一閘介電層130的第二介電結構134與第二閘介電層140之間以及第一緩衝層110與第二閘介電層140之間。第一緩衝層110、第二含氧結構124以及第二介電結構134位於第二金屬氧化物層OS2與基板100之間。
第二金屬氧化物層OS2包括第二汲極區dr2、第二源極區sr2、第二通道區ch2、位於第二汲極區dr2與第二通道區ch2之間的電阻漸變區g2a以及位於第二源極區sr2與第二通道區ch2之間的電阻漸變區g2b。第二通道區ch2接觸第二介電結構134的頂面，電阻漸變區g2a以及電阻漸變區g2b接觸第二介電結構134的側面以及第二含氧結構124的側面，第二汲極區dr2與第二源極區sr2接觸第一緩衝層110的頂面。第二通道區ch2與基板100之間的距離大於第二汲極區dr2與基板100之間的距離以及第二源極區sr2與基板100之間的距離。
在一些實施例中，第二金屬氧化物層OS2下方之第二含氧結構124以及第二介電結構134會對第二金屬氧化物層OS2進行補氧，使第二金屬氧化物層OS2的電阻率上升。
第二含氧結構124以及第二介電結構134整體的厚度會影響其對第二金屬氧化物層OS2補氧的能力。在第二通道區ch2下方，第二含氧結構124以及第二介電結構134整體的厚度較大，因此第二通道區ch2的電阻率較大；在電阻漸變區g2a以及電阻漸變區g2b下方，第二含氧結構124以及第二介電結構134整體的厚度逐漸減小，因此電阻漸變區g2a以及電阻漸變區g2b的電阻率亦隨之逐漸減小。第二汲極區dr2以及第二源極區sr2下方不具有第二含氧結構124以及第二介電結構134，且第二汲極區dr2以及第二源極區sr2具有較第二通道區ch2、電阻漸變區g2a以及電阻漸變區g2b低的電阻率。在一些實施例中，第二通道區ch2的氧濃度大於電阻漸變區g2a以及電阻漸變區g2b的氧濃度，且電阻漸變區g2a以及電阻漸變區g2b的氧濃度大於第二汲極區dr2以及第二源極區sr2的氧濃度。
在一些實施例中，第一金屬氧化物層OS1以及第二金屬氧化物層OS2的材料包括銦鎵錫鋅氧化物（IGTZO）或氧化銦鎵鋅（IGZO）、氧化銦錫鋅（ITZO）、氧化鋁鋅錫（AZTO）、氧化銦鎢鋅（IWZO）等四元金屬化合物或包含鎵（Ga）、鋅（Zn）、銦（In）、錫（Sn）、鋁（Al）、鎢（W）中之任三者的三元金屬構成的氧化物或鑭系稀土摻雜金屬氧化物（例如Ln-IZO）。在一些實施例中，第一金屬氧化物層OS1以及第二金屬氧化物層OS2包括相同的材料。在其他實施例中，第一金屬氧化物層OS1以及第二金屬氧化物層OS2包括不同的材料。在一些實施例中，第二金屬氧化物層OS2之第二通道區ch2的載子遷移率不同於（大於或小於）第一金屬氧化物層OS1之第一通道區ch1的載子遷移率。
在一些實施例中，第一閘介電層130以及第二閘介電層140皆包括氧化物或氮氧化物等含氧絕緣材料，例如氧化矽、氮氧化矽、氧化鋁、氧化鉿或其他合適的材料。在一些實施例中，第一閘介電層130的厚度為100埃至2000埃。在一些實施例中，第二閘介電層140的厚度為400埃至3000埃。
第一閘極G1以及第二閘極G2位於第二閘介電層140上，且分別重疊於第一通道區ch1與第二通道區ch2。第一介電結構132以及第二閘介電層140位於第一閘極G1與第一金屬氧化物層OS1之間。第二閘介電層140位於第二閘極G2與第二金屬氧化物層OS2之間。在本實施例中，第一閘極G1與第一金屬氧化物層OS1之間的絕緣材料的厚度大於第二閘極G2與第二金屬氧化物層OS2之間的絕緣材料的厚度，藉此使第一薄膜電晶體T1以及第二薄膜電晶體T2具有不同的特性。舉例來說，第一薄膜電晶體T1具有較大的亞閾值擺幅（Subthreshold swing），且具有較佳的長時間操作可靠度；第二薄膜電晶體T2的操作電流較大，且具有較小的亞閾值擺幅，可以進行高速的開關切換。
第一閘極G1以及第二閘極G2的材料可包括金屬，例如鉻（Cr）、金（Au）、銀（Ag）、銅（Cu）、錫（Sn）、鉛（Pb）、鉿（Hf）、鎢（W）、鉬（Mo）、釹（Nd）、鈦（Ti）、鉭（Ta）、鋁（Al）、鋅（Zn）或上述金屬的任意組合之合金或上述金屬及/或合金之疊層，但本發明不以此為限。第一閘極G1以及第二閘極G2也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。
層間介電層150位於第二閘介電層140上，且覆蓋第一閘極G1以及第二閘極G2。在一些實施例中，層間介電層150的材料包括氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁或其他絕緣材料。
第一接觸孔V1以及第二接觸孔V2穿過層間介電層150、第二閘介電層140以及第一介電結構132。第一汲極D1以及第一源極S1位於層間介電層150上，且分別填入第一接觸孔V1以及第二接觸孔V2，以電性連接第一金屬氧化物層OS1。第一汲極D1以及第一源極S1分別連接第一金屬氧化物層OS1的第一汲極區dr1以及第一源極區sr1。
第三接觸孔V3以及第四接觸孔V4穿過層間介電層150以及第二閘介電層140。第二汲極D2以及第二源極S2位於層間介電層150上，且分別填入第三接觸孔V3以及第四接觸孔V4，以電性連接第二金屬氧化物層OS2。第二汲極D2以及第二源極S2分別連接第二金屬氧化物層OS2的第二汲極區dr2以及第二源極區sr2。
第一汲極D1、第一源極S1、第二汲極D2以及第二源極S2的材料可包括金屬，例如鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅（或上述金屬的任意組合之合金或上述金屬及/或合金之疊層，但本發明不以此為限。第一汲極D1、第一源極S1、第二汲極D2以及第二源極S2也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。
圖2A至圖2F是圖1的主動元件基板10A的製造方法的剖面示意圖。
請參考圖2A，形成毯覆的第一緩衝層110於基板100上。形成毯覆的第二緩衝層120於第一緩衝層110上。形成第一金屬氧化物層OS1’於第二緩衝層120上。形成第一金屬氧化物層OS1’的方法包括微影蝕刻製程，其中蝕刻製程可以為乾蝕刻或濕蝕刻。
請參考圖2B，形成毯覆的第一閘介電層130於第二緩衝層120以及第一金屬氧化物層OS1’上。
請參考圖2C，圖案化第一閘介電層130以及第二緩衝層120，以暴露出第一緩衝層110。圖案化第一閘介電層130以及第二緩衝層120的方法例如包括微影蝕刻製程，其中蝕刻製程可以為乾蝕刻或濕蝕刻。第二緩衝層120經圖案化後包括第一含氧結構122以及第二含氧結構124。第一閘介電層130經圖案化後包括第一介電結構132以及第二介電結構134。第一金屬氧化物層OS1’位於第一含氧結構122與第一介電結構132之間。
請參考圖2D，形成第二金屬氧化物層OS2’於第二介電結構134以及第二含氧結構124上，且部分第二金屬氧化物層OS2’接觸第一緩衝層110的頂面。
請參考圖2E，形成毯覆的第二閘介電層140於第一緩衝層110、第一含氧結構122、第一介電結構132以及第二金屬氧化物層OS2’上。形成第一閘極G1以及第二閘極G2於第二閘介電層140上。在一些實施例中，形成第一閘極G1以及第二閘極G2的方法包括：於第二閘介電層140上形成導電材料層（未繪出）；於前述導電材料層上形成圖案化的光阻（未繪出）；以圖案化的光阻為罩幕，蝕刻導電材料層，以形成第一閘極G1與第二閘極G2，其中蝕刻製程可以為乾蝕刻或濕蝕刻；最後，移除圖案化的光阻。
接著，以第一閘極G1以及第二閘極G2為遮罩，對第一金屬氧化物層OS1’以及第二金屬氧化物層OS2’執行摻雜製程P，以形成包括第一源極區sr1、第一汲極區dr1以及第一通道區ch1的第一金屬氧化物層OS1以及包括第二源極區sr2、第二汲極區dr2、電阻漸變區g2a、電阻漸變區g2b以及第二通道區ch2的第二金屬氧化物層OS2。在一些實施例中，摻雜製程P例如為氫電漿製程或其他合適的製程。
在本實施例中，第二介電結構134以及第二含氧結構124會於製程中提供氧元素，藉此提升電阻漸變區g2a、電阻漸變區g2b以及第二通道區ch2的電阻率。在一些實施例中，第一緩衝層110會於製程中提供氫元素，藉此降低第二源極區sr2以及第二汲極區dr2的電阻率。在一些實施例中，第一汲極區dr1以及第一源極區sr2的電阻率不同於第二汲極區dr2以及第二源極區sr2的電阻率。舉例來說，第二汲極區dr2以及第二源極區sr2的電阻率小於第一汲極區dr1以及第一源極區sr2的電阻率。
在本實施例中，第一閘極G1與第二閘極G2屬於同一圖案化層，且第一金屬氧化物層OS1以及第二金屬氧化物層OS2可以經由同一次的摻雜製程P進行摻雜，因此可以節省第一薄膜電晶體以及第二薄膜電晶體的製造成本。
請參考圖2F，形成層間介電層150於第二閘介電層140上。接著，執行蝕刻製程以形成第一接觸孔V1、第二接觸孔V2、第三接觸孔V3以及第四接觸孔V4。
最後，請回到圖1，形成第一汲極D1、第一源極S1、第二汲極D2以及第二源極S2於層間介電層150上，且分別填入第一接觸孔V1、第二接觸孔V2、第三接觸孔V3以及第四接觸孔V4中。至此，主動元件基板10A大致完成。在一些實施例中，形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2的方法包括：於層間介電層150上形成導電材料層（未繪出）；於前述導電材料層上形成圖案化的光阻（未繪出）；以圖案化的光阻為罩幕，蝕刻導電材料層，以形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2；最後，移除圖案化的光阻。換句話說，第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2屬於同一圖案化層。
圖3是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖3的實施例沿用圖1至圖2F的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3的主動元件基板10B與圖1的主動元件基板10A的主要差異在於：主動元件基板10B更包括第一底閘極BG1以及第二底閘極BG2。
請參考圖3，第一底閘極BG1以及第二底閘極BG2位於第一緩衝層110與基板100之間。第一金屬氧化物層OS1位於第一閘極G1與第一底閘極BG1之間。第二金屬氧化物層OS2位於第二閘極G2與第二底閘極BG2之間。在一些實施例中，第一底閘極BG1的寬度大於第一閘極G1的寬度，且第二底閘極BG2的寬度大於第二閘極G2的寬度。因此，在基板100的頂面的法線方向ND上，第一底閘極BG1重疊於部分第一源極區sr1以及部分第一汲極區dr1，且第二底閘極BG2重疊於部分第二源極區sr2以及部分第二汲極區dr2。
圖4是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖1至圖2F的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的主動元件基板10C與圖1的主動元件基板10A的主要差異在於：主動元件基板10C的第一金屬氧化物層OS1接觸第一含氧結構122的頂面與側面，且第二金屬氧化物層OS2未接觸第二含氧結構124。
請參考圖4，第一金屬氧化物層OS1位於第一含氧結構122以及第一緩衝層110上。第一金屬氧化物層OS1接觸第一含氧結構122的頂面、第一含氧結構122的側面以及第一緩衝層110的頂面。第一含氧結構122以及第一緩衝層110位於第一金屬氧化物層OS1與基板100之間，且第一含氧結構122位於第一金屬氧化物層OS1與第一緩衝層110之間。
第一金屬氧化物層OS1包括第一源極區sr1、第一汲極區dr1、位於第一汲極區dr1與第一通道區ch1之間的電阻漸變區g1a以及位於第一源極區sr1與第一通道區ch1之間的電阻漸變區g1b。在本實施例中，第一通道區ch1接觸第一含氧結構122的頂面，電阻漸變區g1a以及電阻漸變區g1b接觸第一含氧結構122的側面，第一汲極區dr1與第一源極區sr1接觸第一緩衝層110的頂面。第一通道區ch1與基板100之間的距離大於第一汲極區dr1與基板100之間的距離以及第一源極區sr1與基板100之間的距離。
第一含氧結構122的厚度會影響其對第一金屬氧化物層OS1補氧的能力。在第一通道區ch1下方，第一含氧結構122的厚度較大，因此第一通道區ch1的電阻率較大；在電阻漸變區g1a以及電阻漸變區g1b下方，第一含氧結構122的厚度逐漸減小，因此電阻漸變區g1a以及電阻漸變區g1b的電阻率亦隨之逐漸減小。第一汲極區dr1以及第一源極區sr1下方不具有第一含氧結構122，且第一汲極區dr1以及第一源極區sr1具有較第一通道區ch1、電阻漸變區g1a以及電阻漸變區g1b低的電阻率。在一些實施例中，第一通道區ch1的氧濃度大於電阻漸變區g1a的氧濃度以及電阻漸變區g1b的氧濃度，且電阻漸變區g1a的氧濃度以及電阻漸變區g1b的氧濃度大於第一汲極區dr1的氧濃度以及第一源極區sr1的氧濃度。在一些實施例中，第一緩衝層110會於製程中提供氫元素，藉此降低第一汲極區dr1以及第一源極區sr1的電阻率。在一些實施例中，當第一金屬氧化物層OS1與第二金屬氧化物層OS2為相同材料時，第一汲極區dr1以及第一源極區sr1的電阻率不同於第二汲極區dr2以及第二源極區sr2的電阻率。舉例來說，第一汲極區dr1以及第一源極區sr1的電阻率小於第二汲極區dr2以及第二源極區sr2的電阻率。
在一些實施例中，第一閘介電層130毯覆於第一金屬氧化物層OS1以及第二含氧結構124上。第一閘介電層130覆蓋第二含氧結構124的頂面以及側壁。
第二金屬氧化物層OS2位於第一閘介電層130上，且接觸第一閘介電層130的頂面。第一緩衝層110、第二含氧結構124以及第一閘介電層130位於第二金屬氧化物層OS2與基板100之間。第二含氧結構124以及第一閘介電層130位於第二金屬氧化物層OS2與第一緩衝層110之間。第一閘介電層130具有對應於第二含氧結構124的突起，且第二金屬氧化物層OS2覆蓋前述第一閘介電層130的突起，使第二通道區ch2與基板100之間的距離大於第二汲極區dr2與基板100之間的距離以及第二源極區sr2與基板100之間的距離。
第二閘介電層140位於第一閘介電層130以及第二金屬氧化物層OS2上。第二金屬氧化物層OS2位於第一閘介電層130與第二閘介電層140之間。
在本實施例中，第二通道區ch2、電阻漸變區g2a、電阻漸變區g2b、第二汲極區dr2與第二源極區sr2皆接觸第一閘介電層130的頂面。
在一些實施例中，第二金屬氧化物層OS2下方之第二含氧結構124以及第一閘介電層130會對第二金屬氧化物層OS2進行補氧，第二含氧結構124以及第一閘介電層130中的氧元素擴散至第二金屬氧化物層OS2中，使第二金屬氧化物層OS2的電阻率上升。第二含氧結構124以及第一閘介電層130的整體厚度會影響其對第二金屬氧化物層OS2補氧的能力。在第二通道區ch2下方，第二含氧結構124以及第一閘介電層130整體的厚度較大，因此第二通道區ch2的電阻率較大；在電阻漸變區g2a以及電阻漸變區g2b下方，第二含氧結構124以及第一閘介電層130整體的厚度逐漸減小，因此電阻漸變區g2a以及電阻漸變區g2b的電阻率亦隨之逐漸減小。第二汲極區dr2以及第二源極區sr2下方不具有第二含氧結構124，且第二汲極區dr2以及第二源極區sr2具有較第二通道區ch2、電阻漸變區g2a以及電阻漸變區g2b低的電阻率。在一些實施例中，第二通道區ch2的氧濃度大於電阻漸變區g2a的氧濃度以及電阻漸變區g2b的氧濃度，且電阻漸變區g2a的氧濃度以及電阻漸變區g2b的氧濃度大於第二汲極區dr2的氧濃度以及第二源極區sr2的氧濃度。
圖5是依照本發明的一實施例的一種電容裝置的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖1至圖2F的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖5，電容裝置10D包括基板100、第一緩衝層110、第一金屬氧化物層CE1、第一閘介電層130（也可稱為第一介電層）以及第二金屬氧化物層CE2。在本實施例中，電容裝置10D還包括第二閘介電層140（也可稱為第二介電層）、層間介電層150、第一電極E1以及第二電極E2。
第一緩衝層110位於基板100之上，且第一緩衝層110中含有氫元素。第一金屬氧化物層CE1接觸第一緩衝層110的上表面。第一閘介電層130位於第一金屬氧化物層CE1上。第二金屬氧化物層CE2位於第一閘介電層130上，且至少部分重疊於第一金屬氧化物層CE1。第一金屬氧化物層CE1的電阻率不同於第二金屬氧化物層CE2的電阻率。舉例來說，第一金屬氧化物層CE1與第二金屬氧化物層CE2包括不同的材料，或第一金屬氧化物層CE1與第二金屬氧化物層CE2包括不同的摻雜濃度。在本實施例中，第一金屬氧化物層CE1包括在法線方向ND上不重疊於第二金屬氧化物層CE2第一摻雜區dp1以及在法線方向ND上重疊於第二金屬氧化物層CE2第二摻雜區dp2。第一摻雜區dp1中的氫濃度不同於第二摻雜區dp2中的氫濃度。
第二閘介電層140位於第二金屬氧化物層OS2上。層間介電層150位於第二閘介電層140上。第五接觸孔V5穿過層間介電層150、第二閘介電層140以及第一閘介電層130。第六接觸孔V6穿過層間介電層150以及第二閘介電層140。
第一電極E1以及第二電極E2位於層間介電層150上，其中第一電極E1與第二電極E2分別電性連接第一金屬氧化物層CE1以及第二金屬氧化物層CE2。舉例來說，第一電極E1填入第五接觸孔V5，並接觸第一金屬氧化物層CE1的第一摻雜區dp1；第二電極E2填入第六接觸孔V6，並接觸第二金屬氧化物層CE2。在一些實施例中，第一電極E1電性連接至第一薄膜電晶體T1與第二薄膜電晶體T2中的一者（請參考圖1、圖3或圖4），且第二電極E4電性連接至第一薄膜電晶體T1與第二薄膜電晶體T2中的另一者（請參考圖1、圖3或圖4）。在一些實施例中，電容裝置10D中的金屬氧化物層可以與薄膜電晶體中的金屬氧化物層透過相同的沉積製程所形成，且電容裝置10D中的金屬氧化物層可以與薄膜電晶體中的金屬氧化物層透過相同的摻雜製程進行摻雜，因此，可以節省電容裝置10D的生產成本。
圖6A至圖6D是圖5的電容裝置10D的製造方法的剖面示意圖。
請參考圖6A，形成第一緩衝層110於基板100之上。形成第一金屬氧化物層CE1’於第一緩衝層110之上。形成第一閘介電層130於第一緩衝層110之上。
在一些實施例中，在形成第一金屬氧化物層CE1’之前，形成第二緩衝層（未繪出）於第一緩衝層110上，並且透過蝕刻製程圖案化第二緩衝層以暴露出第一緩衝層110，使後續形成之第一金屬氧化物層CE1’可以接觸第一緩衝層110。
在一些實施例中，第一緩衝層110中的氫元素擴散至第一金屬氧化物層CE1’中，藉此降低第一金屬氧化物層CE1’的電阻率。在一些實施例中，第一金屬氧化物層CE1’與第一金屬氧化物層OS1’同時形成（請參考圖2A與圖2B），也可以說第一金屬氧化物層CE1’與第一金屬氧化物層OS1’屬於同一圖案化層。
請參考圖6B，形成第二金屬氧化物層CE2’於第一閘介電層130之上，第二金屬氧化物層CE2’重疊於部分第一金屬氧化物層CE1’。在一些實施例中，第二金屬氧化物層CE2’與第二金屬氧化物層OS2’同時形成（請參考圖2D），也可以說第二金屬氧化物層CE2’與第二金屬氧化物層OS2’屬於同一圖案化層。
請參考圖6C，形成第二閘介電層140於第二金屬氧化物層CE2’以及第一閘介電層130上。接著，對第一金屬氧化物層CE1’以及第二金屬氧化物層CE2’執行摻雜製程P，以獲得第一金屬氧化物層CE1以及第二金屬氧化物層CE2。在本實施例中，第二金屬氧化物層CE2遮蔽部分第一金屬氧化物層CE1，導致第一金屬氧化物層CE1具有摻雜濃度不同的第一摻雜區dp1以及第二摻雜區dp2。在本實施例中，摻雜製程P為氫電漿製程或其他合適的製程。在本實施例中，第一摻雜區dp1的氫濃度大於第二摻雜區dp2的氫濃度。在一些實施例中，圖6C的摻雜製程P與圖2E的摻雜製程P屬於相同的製程，藉此節省製造成本。換句話說，可以透過一次摻雜製程P同時摻雜第一金屬氧化物層CE1’、第一金屬氧化物層OS1’、第二金屬氧化物層CE2’與第二金屬氧化物層OS2’。
請參考圖6D，於第二閘介電層140上形成層間介電層150。接著，執行蝕刻製程以形成第五接觸孔V5以及第六接觸孔V6。在一些實施例中，形成第五接觸孔V5以及第六接觸孔V6的製程與形成第一接觸孔V1至第四接觸孔V4的製程屬於相同的製程（請參考圖2F），藉此節省製造成本。換句話說，可以透過同一個光罩同時形成第一接觸孔V1至第六接觸孔V6。
最後請回到圖5，形成第一電極E1以及第二電極E2於層間介電層150上。至此，電容裝置10D大致完成。在一些實施例中，第一電極E1、第二電極E2、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2（請參考圖1）屬於同一圖案化層。也可以說，第一電極E1、第二電極E2、第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2同時形成。
圖7是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖7的實施例沿用圖1至圖2F的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖7，主動元件基板10E包括基板100、第一薄膜電晶體T1以及第二薄膜電晶體T2。
在一些實施例中，主動元件基板10E更包括第一緩衝層110以及第二緩衝層120。在一些實施例中，第一緩衝層110毯覆於基板100上，而第二緩衝層120毯覆於第一緩衝層110上。在一些實施例中，第一緩衝層110的厚度為200埃至3000埃，且第二緩衝層120的厚度為200埃至3000埃。
第一薄膜電晶體T1以及第二薄膜電晶體T2位於基板100之上。在一些實施例中，第一薄膜電晶體T1以及第二薄膜電晶體T2位於第二緩衝層120上。第一薄膜電晶體T1包括第一金屬氧化物層OS1、第一閘極G1、第一源極S1以及第一汲極D1。第二薄膜電晶體T2包括第二金屬氧化物層OS2、第二閘極G2、第二源極S2以及第二汲極D2。
第一金屬氧化物層OS1位於第二緩衝層120上，且接觸第二緩衝層120的頂面。第一閘介電層133位於第一金屬氧化物層OS1上。第二閘介電層135位於第一閘介電層133上。第一緩衝層110以及第二緩衝層120位於第一金屬氧化物層OS1與基板100之間。
第一金屬氧化物層OS1包括第一源極區sr1、第一汲極區dr1以及位於第一源極區sr1與第一汲極區dr1之間的第一通道區ch1。在本實施例中，第一源極區sr1、第一汲極區dr1以及第一通道區ch1皆位於第二緩衝層120與第一閘介電層133之間。
第二金屬氧化物層OS2位於第二閘介電層135上，且接觸第二閘介電層135的頂面。第三閘介電層143位於第二閘介電層135上。第四閘介電層145位於第三閘介電層143上。第二金屬氧化物層OS2位於第二閘介電層135與第三閘介電層143之間。第一緩衝層110、第二緩衝層120、第一閘介電層133以及第二閘介電層135位於第二金屬氧化物層OS2與基板100之間。
第二金屬氧化物層OS2包括第二源極區sr2、第二汲極區dr2以及位於第二源極區sr2與第二汲極區dr2之間的第二通道區ch2。在本實施例中，第二源極區sr2、第二汲極區dr2以及第二通道區ch2皆位於第二閘介電層135與第三閘介電層143之間。
在一些實施例中，第二緩衝層120、第一閘介電層133、第二閘介電層135及第三閘介電層143中含有氧元素。舉例來說，第二緩衝層120、第一閘介電層133、第二閘介電層135及第三閘介電層143包括氧化物或氮氧化物等含氧絕緣材料，例如氧化矽、氮氧化矽、氧化鋁、氧化鉿或其他合適的材料。在一些實施例中，第四閘介電層145的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿或其他合適的材料。
在一些實施例中，第二緩衝層120及/或第一閘介電層133會對第一金屬氧化物層OS1進行補氧，使第一金屬氧化物層OS1的電阻率上升。在一些實施例中，第二閘介電層135及/或第三閘介電層143會對第二金屬氧化物層OS2進行補氧，使第二金屬氧化物層OS2的電阻率上升。
在一些實施例中，第二閘介電層135的氧濃度以及第三閘介電層143的氧濃度高於第一閘介電層133的氧濃度，因此，第二閘介電層135以及第三閘介電層143具有較佳的補氧能力，可以避免第二薄膜電晶體T2因為第二金屬氧化物層OS2之第二通道區ch2的電阻率太低而失效，因此，可以使用載子遷移率較高的材料形成第二金屬氧化物層OS2。
在一些實施例中，第二緩衝層120的厚度為1000埃至4000埃。在一些實施例中，第一閘介電層135、第二閘介電層135、第三閘介電層143以及第四閘介電層145各自的厚度為200埃至500埃。
在一些實施例中，第一金屬氧化物層OS1以及第二金屬氧化物層OS2的材料包括銦鎵錫鋅氧化物（IGTZO）或氧化銦鎵鋅（IGZO）、氧化銦錫鋅（ITZO）、氧化鋁鋅錫（AZTO）、氧化銦鎢鋅（IWZO）等四元金屬化合物或包含鎵（Ga）、鋅（Zn）、銦（In）、錫（Sn）、鋁（Al）、鎢（W）中之任三者的三元金屬構成的氧化物或鑭系稀土摻雜金屬氧化物（例如Ln-IZO）。在一些實施例中，第一金屬氧化物層OS1以及第二金屬氧化物層OS2包括相同的材料。在其他實施例中，第一金屬氧化物層OS1以及第二金屬氧化物層OS2包括不同的材料。在一些實施例中，第一金屬氧化物層OS1之第一通道區ch1的載子遷移率不同於（大於或小於）第二金屬氧化物層OS2之第二通道區ch2的載子遷移率。
第一閘極G1以及第二閘極G2位於第四閘介電層145上，且分別重疊於第一通道區ch1與第二通道區ch2。第一閘介電層133、第二閘介電層135、第三閘介電層143以及第四閘介電層145位於第一閘極G1與第一金屬氧化物層OS1之間。第三閘介電層143以及第四閘介電層145位於第二閘極G2與第二金屬氧化物層OS2之間。
第一閘極G1與第一金屬氧化物層OS1之間的絕緣材料的厚度大於第二閘極G2與第二金屬氧化物層OS2之間的絕緣材料的厚度，因此，第一薄膜電晶體T1以及第二薄膜電晶體T2具有不同的特性。舉例來說，第一薄膜電晶體T1具有較大的亞閾值擺幅，且具有較佳的長時間操作可靠度；第二薄膜電晶體T2的操作電流較大，且具有較小的亞閾值擺幅，可以進行高速的開關切換。
層間介電層150位於第四閘介電層145上，且覆蓋第一閘極G1以及第二閘極G2。在一些實施例中，層間介電層150的材料包括氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁或其他絕緣材料。
第一接觸孔V1以及第二接觸孔V2穿過層間介電層150、第一閘介電層133、第二閘介電層135、第三閘介電層143以及第四閘介電層145。第一汲極D1以及第一源極S1位於層間介電層150上，且分別填入第一接觸孔V1以及第二接觸孔V2，以電性連接第一金屬氧化物層OS1。第一汲極D1以及第一源極S1分別連接第一金屬氧化物層OS1的第一汲極區dr1以及第一源極區sr1。
第三接觸孔V3以及第四接觸孔V4穿過層間介電層150、第三閘介電層143以及第四閘介電層145。第二汲極D2以及第二源極S2位於層間介電層150上，且分別填入第三接觸孔V3以及第四接觸孔V4，以電性連接第二金屬氧化物層OS2。第二汲極D2以及第二源極S2分別連接第二金屬氧化物層OS2的第二汲極區dr2以及第二源極區sr2。
圖8A至圖8D是圖7的主動元件基板10E的製造方法的剖面示意圖。
請參考圖8A，形成第一金屬氧化物層OS1’於基板之上。在本實施例中，於第二緩衝層120上形成第一金屬氧化物層OS1’。在一些實施例中，形成第一金屬氧化物層OS1’時的製程溫度為室溫至攝氏300度。
請參考圖8B，形成第一閘介電層133於第一金屬氧化物層OS1’之上。形成第二閘介電層135於第一閘介電層133之上。在一些實施例中，形成第二閘介電層135時的製程溫度低於形成第一閘介電層133時的製程溫度。舉例來說，形成第二閘介電層135時的製程溫度為攝氏200度至攝氏300度，且形成第一閘介電層133時的製程溫度為攝氏300度至攝氏400度。在一些實施例中，第一閘介電層133與第二閘介電層135包括相同的材料（例如皆為氧化矽），然而由於形成第二閘介電層135時的製程溫度較低，第二閘介電層135中可以儲存較多的氧元素，使第二閘介電層135的氧濃度高於第一閘介電層133的氧濃度。
形成第二金屬氧化物層OS2’於第二閘介電層135之上。在一些實施例中，形成第二金屬氧化物層OS2’時的製程溫度為攝氏200度至攝氏300度。在一些實施例中，第一金屬氧化物層OS1’與第二金屬氧化物層OS2’包括相同的材料（例如皆為氧化銦鎵鋅），由於形成第二金屬氧化物層OS2’時的製程溫度較低，第二金屬氧化物層OS2’的載子遷移率低於第一金屬氧化物層OS1’的載子遷移率，但本發明不以此為限。在其他實施例中，第二金屬氧化物層OS2’與第一金屬氧化物層OS1’包括不同的材料，且第二金屬氧化物層OS2’的載子遷移率高於第一金屬氧化物層OS1’的載子遷移率。
請參考圖8C，形成第三閘介電層143於第二金屬氧化物層OS2’之上。在一些實施例中，形成第三閘介電層143時的製程溫度低於形成第一閘介電層133時的製程溫度。舉例來說，形成第三閘介電層143時的製程溫度為攝氏200度至攝氏300度。在一些實施例中，第一閘介電層133與第三閘介電層143包括相同的材料（例如皆為氧化矽），然而由於形成第三閘介電層143時的製程溫度較低，第三閘介電層143中可以儲存較多的氧元素，使第三閘介電層143的氧濃度高於第一閘介電層133的氧濃度。
形成第四閘介電層145於第三閘介電層143上。在一些實施例中，形成第四閘介電層145時的製程溫度為攝氏200度至攝氏400度。
形成第一閘極G1以及第二閘極G2於第四閘介電層145之上。接著，以第一閘極G1以及第二閘極G2為遮罩，對第一金屬氧化物層OS1’以及第二金屬氧化物層OS2’執行摻雜製程P，以形成包括第一源極區sr1、第一汲極區dr1以及第一通道區ch1的第一金屬氧化物層OS1以及包括第二源極區sr2、第二汲極區dr2以及第二通道區ch2的第二金屬氧化物層OS2。在一些實施例中，摻雜製程P例如為氫電漿製程或其他合適的製程。
第二緩衝層120、第一閘介電層133、第二閘介電層135以及第三閘介電層143會於製程中提供氧元素，藉此提升第一金屬氧化物層OS1以及第二金屬氧化物層OS2的電阻率。
在本實施例中，由於第二閘介電層135以及第三閘介電層143中的氧濃度較高，因此，可以對第二金屬氧化物層OS2提供較多的氧元素，藉此避免第二金屬氧化物層OS2的第二通道區ch2因為載子遷移率過高而轉變為導體的問題。在一些實施例中，第一通道區ch1的電阻率不同於第二通道區ch2的電阻率。在一些實施例中，第一汲極區dr1以及第一源極區sr2的電阻率不同於第二汲極區dr2以及第二源極區sr2的電阻率。
在本實施例中，第一閘極G1與第二閘極G2屬於同一圖案化層，且第一金屬氧化物層OS1以及第二金屬氧化物層OS2可以經由同一次的摻雜製程P進行摻雜，因此可以節省第一薄膜電晶體以及第二薄膜電晶體的製造成本。
請參考圖8D，形成層間介電層150於第四閘介電層145上。接著，執行蝕刻製程以形成第一接觸孔V1、第二接觸孔V2、第三接觸孔V3以及第四接觸孔V4。
最後，請回到圖7，形成第一汲極D1、第一源極S1、第二汲極D2以及第二源極S2於層間介電層150上，且分別填入第一接觸孔V1、第二接觸孔V2、第三接觸孔V3以及第四接觸孔V4中。至此，主動元件基板10E大致完成。
圖9是依照本發明的一實施例的一種主動元件基板的剖面示意圖。在此必須說明的是，圖9的實施例沿用圖7至圖8D的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖9的主動元件基板10F與圖7的主動元件基板10E的主要差異在於：主動元件基板10F的第一閘介電層133包括第一介電結構133a以及第二介電結構133b，第二閘介電層135包括第三介電結構135a以及第四介電結構135b，第三閘介電層143包括第五介電結構143a以及第六介電結構143b，第四閘介電層145包括第七介電結構145a以及第八介電結構145b。
第一閘極G1重疊於第一介電結構133a、第三介電結構135a、第五介電結構143a以及第七介電結構145a。第一介電結構133a、第三介電結構135a、第五介電結構143a以及第七介電結構145a位於第一閘極G1與第一通道區ch1之間。
第二閘極G2重疊於第二介電結構133b、第四介電結構135b、第六介電結構143b以及第八介電結構145b。第六介電結構143b以及第八介電結構145b位於第二閘極G2與第二通道區ch2之間。第二介電結構133b以及第四介電結構135b位於第二金屬氧化物層OS2與第二緩衝層120之間。
層間介電層150接觸第一介電結構133a的側壁、第二介電結構133b的側壁、第三介電結構135a的側壁、第四介電結構135b的側壁、第五介電結構143a的側壁、第六介電結構143b的側壁、第七介電結構145a的側壁、第八介電結構145b的側壁、第一源極區sr1、第一汲極區dr1、第二源極區sr2、第二汲極區dr2以及第二緩衝層120的頂面。
圖10A至圖10B是圖9的主動元件基板10F的製造方法的剖面示意圖。
請參考圖10A，接續圖8C的製程，以第一閘極G1、第二閘極G2以及第二金屬氧化物層OS2為遮罩，蝕刻第一閘介電層133、第二閘介電層135、第三閘介電層143以及第四閘介電層145。在一些實施例中，前述蝕刻製程還移除了部分第二緩衝層120。圖8C的摻雜製程P可以執行於前述蝕刻製程之前或前述蝕刻製程之後，本發明並未限制摻雜製程P與前述蝕刻製程的順序。
在本實施例中，第一介電結構133a、第三介電結構135a、第五介電結構143a以及第七介電結構145a的側壁對齊於第一閘極G1的側壁，第六介電結構143b以及第八介電結構145b的側壁對齊於第二閘極G2的側壁，第二介電結構133b以及第四介電結構135b的側壁對齊於第二金屬氧化物層OS2的側壁。
請參考圖10B，形成層間介電層150於第二緩衝層120、第一金屬氧化物層OS1以及第二金屬氧化物層OS2上。層間介電層150直接接觸第一源極區sr1、第一汲極區dr1、第二源極區sr2以及第二汲極區dr2。在一些實施例中，層間介電層150中含有氫元素，且層間介電層150中的氫元素擴散至第一源極區sr1、第一汲極區dr1、第二源極區sr2以及第二汲極區dr2中，以降低第一源極區sr1、第一汲極區dr1、第二源極區sr2以及第二汲極區dr2的電阻率。
接著，執行蝕刻製程以形成第一接觸孔V1、第二接觸孔V2、第三接觸孔V3以及第四接觸孔V4。
最後，請回到圖9，形成第一汲極D1、第一源極S1、第二汲極D2以及第二源極S2於層間介電層150上，並分別填入第一接觸孔V1、第二接觸孔V2、第三接觸孔V3以及第四接觸孔V4中。至此，主動元件基板10F大致完成。
10A, 10B, 10C, 10E, 10F:主動元件基板 10D:電容裝置 100:基板 110:第一緩衝層 120:第二緩衝層 122:第一含氧結構 124:第二含氧結構 130, 133:第一閘介電層 132, 133a:第一介電結構 133b, 134:第二介電結構 135, 140:第二閘介電層 135a:第三介電結構 135b:第四介電結構 140:第二閘介電層 143:第三閘介電層 143a:第五介電結構 143b:第六介電結構 145:第四閘介電層 145a:第七介電結構 145b:第八介電結構 150:層間介電層 BG1:第一底閘極 BG2:第二底閘極 CE1, CE1’, OS1, OS1’:第一金屬氧化物層 CE2, CE2’, OS2, OS2’:第二金屬氧化物層 ch1:第一通道區 ch2:第二通道區 D1:第一汲極 D2:第二汲極 dr1:第一汲極區 dr2:第二汲極區 dp1:第一摻雜區 dp2:第二摻雜區 G1:第一閘極 G2:第二閘極 g1a, g1b, g2a, g2b:電阻漸變區 ND:法線方向 P:摻雜製程 S1:第一源極 S2:第二源極 sr1:第一源極區 sr2:第二源極區 T1:第一薄膜電晶體 T2:第二薄膜電晶體 V1:第一接觸孔 V2:第二接觸孔 V3:第三接觸孔 V4:第四接觸孔 V5:第五接觸孔 V6:第六接觸孔
圖1是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖2A至圖2F是圖1的主動元件基板的製造方法的剖面示意圖。 圖3是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖4是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖5是依照本發明的一實施例的一種電容裝置的剖面示意圖。 圖6A至圖6D是圖5的電容裝置的製造方法的剖面示意圖。 圖7是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖8A至圖8D是圖7的主動元件基板的製造方法的剖面示意圖。 圖9是依照本發明的一實施例的一種主動元件基板的剖面示意圖。 圖10A至圖10B是圖9的主動元件基板的製造方法的剖面示意圖。
10A:主動元件基板
100:基板
110:第一緩衝層
120:第二緩衝層
122:第一含氧結構
124:第二含氧結構
130:第一閘介電層
132:第一介電結構
134:第二介電結構
140:第二閘介電層
150:層間介電層
OS1:第一金屬氧化物層
OS2:第二金屬氧化物層
ch1:第一通道區
ch2:第二通道區
D1:第一汲極
D2:第二汲極
dr1:第一汲極區
dr2:第二汲極區
G1:第一閘極
G2:第二閘極
g2a,g2b:電阻漸變區
S1:第一源極
S2:第二源極
sr1:第一源極區
sr2:第二源極區
T1:第一薄膜電晶體
T2:第二薄膜電晶體
V1:第一接觸孔
V2:第二接觸孔
V3:第三接觸孔
V4:第四接觸孔

Claims (19)

  1. 一種主動元件基板，包括：一基板；一第一薄膜電晶體，位於該基板之上，且包括：一第一金屬氧化物層；一第一閘極，其中一第一閘介電層以及一第二閘介電層位於該第一閘極與該第一金屬氧化物層之間；以及一第一源極以及一第一汲極，電性連接該第一金屬氧化物層；以及一第二薄膜電晶體，位於該基板之上，且包括：一第二金屬氧化物層；一第二閘極，其中該第二閘介電層位於該第二閘極與該第二金屬氧化物層之間，且該第二金屬氧化物層位於該第一閘介電層與該第二閘介電層之間，其中該第一閘極與該第二閘極屬於同一圖案化層；以及一第二源極以及一第二汲極，電性連接該第二金屬氧化物層。
  2. 如請求項1所述的主動元件基板，其中該第一閘介電層包括一第一介電結構以及一第二介電結構，其中該第一介電結構位於該第一閘極與該第一金屬氧化物層之間，且該第二介電結構位於該第二金屬氧化物層與該基板之間。
  3. 如請求項2所述的主動元件基板，更包括：一第一緩衝層，位於該基板之上，且該第一緩衝層中含有氫元素；以及一第二緩衝層，位於該第一緩衝層上，且該第二緩衝層中含有氧元素，其中該第二緩衝層包括：一第一含氧結構，位於該第一金屬氧化物層與該第一緩衝層之間；以及一第二含氧結構，位於該第二介電結構與該第一緩衝層之間，其中該第二金屬氧化物層接觸該第二介電結構的頂面、該第二介電結構的側面、該第二含氧結構的側面以及該第一緩衝層的頂面。
  4. 如請求項3所述的主動元件基板，更包括：一第一底閘極，位於該第一緩衝層與該基板之間，且該第一金屬氧化物層位於該第一閘極與該第一底閘極之間；以及一第二底閘極，位於該第一緩衝層與該基板之間，且該第二金屬氧化物層位於該第二閘極與該第二底閘極之間。
  5. 如請求項1所述的主動元件基板，更包括：一第一緩衝層，位於該基板之上，且該第一緩衝層中含有氫元素；以及一第二緩衝層，位於該第一緩衝層上，且該第二緩衝層中含有氧元素，其中該第二緩衝層包括：一第一含氧結構，位於該第一金屬氧化物層與該第一緩 衝層之間，其中該第一金屬氧化物層接觸該第一含氧結構的頂面、該第一含氧結構的側面以及該第一緩衝層的頂面；以及一第二含氧結構，位於該第二金屬氧化物層與該第一緩衝層之間，其中該第二金屬氧化物層接觸該第一閘介電層的頂面。
  6. 如請求項1所述的主動元件基板，其中該第一金屬氧化物層包括一第一汲極區、一第一源極區、一第一通道區、位於該第一汲極區與該第一通道區之間的一第一電阻漸變區以及位於該第一源極區與該第一通道區之間的一第二電阻漸變區，其中該第一通道區與該基板之間的距離大於該第一汲極區與該基板之間的距離以及該第一源極區與該基板之間的距離。
  7. 如請求項1所述的主動元件基板，其中：該第二金屬氧化物層包括一第二汲極區、一第二源極區、一第二通道區、位於該第二汲極區與該第二通道區之間的一第三電阻漸變區以及位於該第二源極區與該第二通道區之間的一第四電阻漸變區，其中該第二通道區與該基板之間的距離大於該第二通道區與該第二汲極區之間的距離以及該第二通道區與該第二源極區之間的距離。
  8. 如請求項1所述的主動元件基板，其中該第一閘介電層與該第二閘介電層包括氧化物或氮氧化物。
  9. 一種電容裝置，包括：一基板；一第一緩衝層，位於該基板之上，且該第一緩衝層中含有氫 元素；一第一金屬氧化物層，接觸該第一緩衝層的上表面；一第一介電層，位於該第一金屬氧化物層上；以及一第二金屬氧化物層，位於該第一介電層上，且至少部分重疊於該第一金屬氧化物層，其中該第一金屬氧化物層的電阻率不同於該第二金屬氧化物層的電阻率，其中該第一金屬氧化物層包括不重疊於該第二金屬氧化物層一第一摻雜區以及重疊於該第二金屬氧化物層一第二摻雜區，其中該第一摻雜區中的氫濃度不同於該第二摻雜區中的氫濃度。
  10. 如請求項9所述的電容裝置，更包括：一第二介電層，位於該第二金屬氧化物層上；一層間介電層，位於該第二介電層上；一第一電極以及一第二電極，位於該層間介電層上，且分別電性連接該第一金屬氧化物層以及該第二金屬氧化物層，其中該第一電極電性連接至一第一薄膜電晶體與一第二薄膜電晶體中的一者，且該第二電極電性連接至該第一薄膜電晶體與該第二薄膜電晶體中的另一者。
  11. 一種主動元件基板，包括：一基板；一第一薄膜電晶體，位於該基板之上，且包括：一第一金屬氧化物層；一第一閘極，其中一第一閘介電層、一第二閘介電層、 一第三閘介電層以及一第四閘介電層位於該第一閘極與該第一金屬氧化物層之間；以及一第一源極以及一第一汲極，電性連接該第一金屬氧化物層；以及一第二薄膜電晶體，位於該基板之上，且包括：一第二金屬氧化物層；一第二閘極，其中該第三閘介電層以及該第四閘介電層位於該第二閘極與該第二金屬氧化物層之間，且該第二金屬氧化物層位於該第二閘介電層與該第三閘介電層之間，其中該第二閘介電層的氧濃度以及該第三閘介電層的氧濃度高於該第一閘介電層的氧濃度；以及一第二源極以及一第二汲極，電性連接該第二金屬氧化物層。
  12. 如請求項11所述的主動元件基板，更包括：一第一緩衝層，毯覆於該基板之上；以及一第二緩衝層，毯覆於該第一緩衝層上，且該第一金屬氧化物層位於該緩衝層上，其中該第一閘介電層、該第二閘介電層、該第三閘介電層以及該第四閘介電層各自的厚度為200埃至500埃，且該第一緩衝層及該第二緩衝層各自的厚度為200埃至3000埃。
  13. 如請求項11所述的主動元件基板，其中該第一閘介電層包括一第一介電結構以及一第二介電結構，該第二閘介電 層包括一第三介電結構以及一第四介電結構，該第三閘介電層包括一第五介電結構以及一第六介電結構，該第四閘介電層包括一第七介電結構以及一第八介電結構，該第一閘極重疊於該第一介電結構、該第三介電結構、該第五介電結構以及該第七介電結構，該第二閘極重疊於該第二介電結構、該第四介電結構、該第六介電結構以及該第八介電結構，且一層間介電層接觸該第一介電結構的側壁、該第二介電結構的側壁、該第三介電結構的側壁、該第四介電結構的側壁、該第五介電結構的側壁、該第六介電結構的側壁、該第七介電結構的側壁以及該第八介電結構的側壁。
  14. 如請求項11所述的主動元件基板，其中該第一閘極與該第二閘極屬於同一圖案化層，其中該第一金屬氧化物層包括一第一汲極區、一第一源極區以及位於該第一汲極區與該第一源極區之間的一第一通道區，該第二金屬氧化物層包括一第二汲極區、一第二源極區以及位於該第二汲極區與該第二源極區之間的一第二通道區，該第一汲極區以及該第一源極區的電阻率不同於該第二汲極區以及該第二源極區的電阻率。
  15. 如請求項14所述的主動元件基板，其中該第一通道區的載子遷移率不同於該第二通道區的載子遷移率。
  16. 一種主動元件基板的製造方法，包括：形成一第一金屬氧化物層於一基板之上；形成一第一閘介電層於該第一金屬氧化物層之上；形成一第二閘介電層於該第一閘介電層之上，其中形成該第 二閘介電層時的製程溫度低於形成該第一閘介電層時的製程溫度，且該第二閘介電層的氧濃度高於該第一閘介電層的氧濃度；形成一第二金屬氧化物層於該第二閘介電層之上；形成一第三閘介電層於該第二金屬氧化物層之上，其中形成該第三閘介電層時的製程溫度低於形成該第一閘介電層時的製程溫度，且該第三閘介電層的氧濃度高於該第一閘介電層的氧濃度；形成一第四閘介電層於該第三閘介電層上；形成一第一閘極以及一第二閘極於該第四閘介電層之上，其中該第一閘介電層、該第二閘介電層、該第三閘介電層以及該第四閘介電層位於該第一閘極與該第一金屬氧化物層之間，且該第三閘介電層以及該第四閘介電層位於該第二閘極與該第二金屬氧化物層之間；形成電性連接該第一金屬氧化物層的一第一源極以及一第一汲極；以及形成電性連接該第二金屬氧化物層的一第二源極以及一第二汲極。
  17. 如請求項16所述的主動元件基板的製造方法，其中形成該第二閘介電層時的製程溫度以及形成該第三閘介電層時的製程溫度為攝氏200度至攝氏300度，且形成該第一閘介電層時的製程溫度為攝氏300度至攝氏400度。
  18. 如請求項16所述的主動元件基板的製造方法，其中形成該第四閘介電層時的製程溫度為攝氏200度至攝氏400度。
  19. 如請求項16所述的主動元件基板的製造方法，更包括：以該第一閘極以及該第二閘極為遮罩，對該第一金屬氧化物層以及該第二金屬氧化物層進行一摻雜製程。
TW111122489A 2021-12-09 2022-06-16 主動元件基板、電容裝置以及主動元件基板的製造方法 TWI798110B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/879,802 US20230187554A1 (en) 2021-12-09 2022-08-03 Active device substrate, capacitive device, and manufacturing method of active device substrate
CN202211225680.8A CN115548031A (zh) 2021-12-09 2022-10-09 主动元件基板、电容装置以及主动元件基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163287695P 2021-12-09 2021-12-09
US63/287,695 2021-12-09

Publications (2)

Publication Number Publication Date
TWI798110B true TWI798110B (zh) 2023-04-01
TW202324608A TW202324608A (zh) 2023-06-16

Family

ID=83782380

Family Applications (27)

Application Number Title Priority Date Filing Date
TW111110923A TWI813217B (zh) 2021-12-09 2022-03-23 半導體裝置及其製造方法
TW111114109A TWI814340B (zh) 2021-12-09 2022-04-13 半導體裝置及其製造方法
TW111114337A TW202230798A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114336A TW202230615A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114880A TW202324758A (zh) 2021-12-09 2022-04-19 半導體裝置及其製造方法
TW111115009A TWI824495B (zh) 2021-12-09 2022-04-20 半導體裝置及其製造方法
TW111115197A TWI812181B (zh) 2021-12-09 2022-04-21 半導體裝置及其製造方法
TW111116518A TWI804300B (zh) 2021-12-09 2022-04-29 薄膜電晶體及其製作方法
TW111116874A TWI799254B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116754A TWI819592B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116869A TWI799253B (zh) 2021-12-09 2022-05-04 半導體裝置及其製造方法
TW111117041A TWI813276B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117040A TWI806591B (zh) 2021-12-09 2022-05-05 主動元件基板
TW111116903A TWI814369B (zh) 2021-12-09 2022-05-05 感光元件基板及其製造方法
TW111117042A TWI804302B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117305A TWI828142B (zh) 2021-12-09 2022-05-09 半導體裝置
TW111117309A TWI803311B (zh) 2021-12-09 2022-05-09 半導體裝置及其製造方法
TW111118369A TWI803320B (zh) 2021-12-09 2022-05-17 逆變器以及畫素電路
TW111118368A TWI805369B (zh) 2021-12-09 2022-05-17 半導體裝置及其製造方法
TW111119084A TWI829169B (zh) 2021-12-09 2022-05-23 半導體裝置及其製造方法
TW111120041A TWI793027B (zh) 2021-12-09 2022-05-30 逆變器
TW111120152A TWI816413B (zh) 2021-12-09 2022-05-31 半導體裝置及其製造方法
TW111120547A TWI829183B (zh) 2021-12-09 2022-06-02 半導體裝置及其製造方法
TW111122489A TWI798110B (zh) 2021-12-09 2022-06-16 主動元件基板、電容裝置以及主動元件基板的製造方法
TW111122796A TWI822129B (zh) 2021-12-09 2022-06-20 半導體裝置及其製造方法
TW111126381A TWI813378B (zh) 2021-12-09 2022-07-14 記憶體裝置、記憶體電路及記憶體電路的製造方法
TW111142545A TWI814636B (zh) 2021-12-09 2022-11-08 主動元件基板

Family Applications Before (23)

Application Number Title Priority Date Filing Date
TW111110923A TWI813217B (zh) 2021-12-09 2022-03-23 半導體裝置及其製造方法
TW111114109A TWI814340B (zh) 2021-12-09 2022-04-13 半導體裝置及其製造方法
TW111114337A TW202230798A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114336A TW202230615A (zh) 2021-12-09 2022-04-14 半導體元件
TW111114880A TW202324758A (zh) 2021-12-09 2022-04-19 半導體裝置及其製造方法
TW111115009A TWI824495B (zh) 2021-12-09 2022-04-20 半導體裝置及其製造方法
TW111115197A TWI812181B (zh) 2021-12-09 2022-04-21 半導體裝置及其製造方法
TW111116518A TWI804300B (zh) 2021-12-09 2022-04-29 薄膜電晶體及其製作方法
TW111116874A TWI799254B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116754A TWI819592B (zh) 2021-12-09 2022-05-04 半導體裝置及其製作方法
TW111116869A TWI799253B (zh) 2021-12-09 2022-05-04 半導體裝置及其製造方法
TW111117041A TWI813276B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117040A TWI806591B (zh) 2021-12-09 2022-05-05 主動元件基板
TW111116903A TWI814369B (zh) 2021-12-09 2022-05-05 感光元件基板及其製造方法
TW111117042A TWI804302B (zh) 2021-12-09 2022-05-05 半導體裝置及其製造方法
TW111117305A TWI828142B (zh) 2021-12-09 2022-05-09 半導體裝置
TW111117309A TWI803311B (zh) 2021-12-09 2022-05-09 半導體裝置及其製造方法
TW111118369A TWI803320B (zh) 2021-12-09 2022-05-17 逆變器以及畫素電路
TW111118368A TWI805369B (zh) 2021-12-09 2022-05-17 半導體裝置及其製造方法
TW111119084A TWI829169B (zh) 2021-12-09 2022-05-23 半導體裝置及其製造方法
TW111120041A TWI793027B (zh) 2021-12-09 2022-05-30 逆變器
TW111120152A TWI816413B (zh) 2021-12-09 2022-05-31 半導體裝置及其製造方法
TW111120547A TWI829183B (zh) 2021-12-09 2022-06-02 半導體裝置及其製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW111122796A TWI822129B (zh) 2021-12-09 2022-06-20 半導體裝置及其製造方法
TW111126381A TWI813378B (zh) 2021-12-09 2022-07-14 記憶體裝置、記憶體電路及記憶體電路的製造方法
TW111142545A TWI814636B (zh) 2021-12-09 2022-11-08 主動元件基板

Country Status (1)

Country Link
TW (27) TWI813217B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201416233A (zh) * 2012-10-31 2014-05-01 Au Optronics Corp 顯示面板及其製造方法
TW201803095A (zh) * 2016-04-08 2018-01-16 群創光電股份有限公司 顯示裝置及其製造方法
US20210027705A1 (en) * 2019-01-29 2021-01-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel unit and method for manufacturing the same, and double-sided oled display device

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371026A (en) * 1992-11-30 1994-12-06 Motorola Inc. Method for fabricating paired MOS transistors having a current-gain differential
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
KR100719366B1 (ko) * 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법
JP4220509B2 (ja) * 2005-09-06 2009-02-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US8202773B2 (en) * 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
KR101529575B1 (ko) * 2008-09-10 2015-06-29 삼성전자주식회사 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101016266B1 (ko) * 2008-11-13 2011-02-25 한국과학기술원 투명 전자소자용 투명 메모리.
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2449595B1 (en) * 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
EP2457256B1 (en) * 2009-07-18 2020-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101915251B1 (ko) * 2009-10-16 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011129037A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
TWI434409B (zh) * 2010-08-04 2014-04-11 Au Optronics Corp 有機電激發光顯示單元及其製造方法
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130053053A (ko) * 2011-11-14 2013-05-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
TWI478353B (zh) * 2011-12-14 2015-03-21 E Ink Holdings Inc 薄膜電晶體及其製造方法
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
KR101884738B1 (ko) * 2011-12-23 2018-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
GB2511541B (en) * 2013-03-06 2015-01-28 Toshiba Res Europ Ltd Field effect transistor device
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6374221B2 (ja) * 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
CN104576381B (zh) * 2013-10-14 2018-01-09 中国科学院微电子研究所 一种非对称超薄soimos晶体管结构及其制造方法
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20170317217A1 (en) * 2014-11-11 2017-11-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9859391B2 (en) * 2015-10-27 2018-01-02 Nlt Technologies, Ltd. Thin film transistor, display device, and method for manufacturing thin film transistor
TWI579974B (zh) * 2015-12-25 2017-04-21 國立交通大學 一種具有非晶態金屬氧化物之組成物的電阻式記憶體、電阻式記憶體單元及薄膜電晶體
DE112017001488T5 (de) * 2016-03-22 2018-12-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst
CN107302030B (zh) * 2016-04-08 2020-11-03 群创光电股份有限公司 显示设备
CN106098784A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 共平面型双栅电极氧化物薄膜晶体管及其制备方法
US20180122833A1 (en) * 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
KR102439133B1 (ko) * 2017-09-05 2022-09-02 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법
KR20190062695A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102482856B1 (ko) * 2017-12-15 2022-12-28 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108538789A (zh) * 2018-03-30 2018-09-14 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
TWI703735B (zh) * 2018-06-26 2020-09-01 鴻海精密工業股份有限公司 半導體基板、陣列基板、逆變器電路及開關電路
TWI666767B (zh) * 2018-08-31 2019-07-21 友達光電股份有限公司 主動元件基板
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
TWI685696B (zh) * 2018-10-01 2020-02-21 友達光電股份有限公司 主動元件基板及其製造方法
KR102546780B1 (ko) * 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR20200093718A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
EP3944329A4 (en) * 2019-03-18 2022-10-26 BOE Technology Group Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF
KR20210000605A (ko) * 2019-06-25 2021-01-05 엘지디스플레이 주식회사 센서를 포함하는 표시장치
US11594533B2 (en) * 2019-06-27 2023-02-28 Intel Corporation Stacked trigate transistors with dielectric isolation between first and second semiconductor fins
TWI726348B (zh) * 2019-07-03 2021-05-01 友達光電股份有限公司 半導體基板
TWI712844B (zh) * 2019-07-03 2020-12-11 友達光電股份有限公司 元件基板及其製造方法
TWI715344B (zh) * 2019-12-10 2021-01-01 友達光電股份有限公司 主動元件基板及其製造方法
US11631671B2 (en) * 2019-12-31 2023-04-18 Tokyo Electron Limited 3D complementary metal oxide semiconductor (CMOS) device and method of forming the same
KR20210085942A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US11663455B2 (en) * 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
US11410999B2 (en) * 2020-02-21 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Boundary design for high-voltage integration on HKMG technology
KR20210117389A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210142046A (ko) * 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN113257841B (zh) * 2021-07-19 2021-11-16 深圳市柔宇科技股份有限公司 Tft基板及其制备方法、显示器以及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201416233A (zh) * 2012-10-31 2014-05-01 Au Optronics Corp 顯示面板及其製造方法
TW201803095A (zh) * 2016-04-08 2018-01-16 群創光電股份有限公司 顯示裝置及其製造方法
US20210027705A1 (en) * 2019-01-29 2021-01-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel unit and method for manufacturing the same, and double-sided oled display device

Also Published As

Publication number Publication date
TWI829183B (zh) 2024-01-11
TW202324761A (zh) 2023-06-16
TWI799254B (zh) 2023-04-11
TW202324768A (zh) 2023-06-16
TW202324608A (zh) 2023-06-16
TWI804302B (zh) 2023-06-01
TWI814340B (zh) 2023-09-01
TW202230615A (zh) 2022-08-01
TW202324743A (zh) 2023-06-16
TWI813217B (zh) 2023-08-21
TWI828142B (zh) 2024-01-01
TW202324764A (zh) 2023-06-16
TWI816413B (zh) 2023-09-21
TW202341448A (zh) 2023-10-16
TW202324536A (zh) 2023-06-16
TWI822129B (zh) 2023-11-11
TW202324762A (zh) 2023-06-16
TW202324339A (zh) 2023-06-16
TW202324766A (zh) 2023-06-16
TWI819592B (zh) 2023-10-21
TWI813276B (zh) 2023-08-21
TW202324542A (zh) 2023-06-16
TW202324674A (zh) 2023-06-16
TW202324540A (zh) 2023-06-16
TWI803311B (zh) 2023-05-21
TW202324682A (zh) 2023-06-16
TWI829169B (zh) 2024-01-11
TW202324541A (zh) 2023-06-16
TWI793027B (zh) 2023-02-11
TWI799253B (zh) 2023-04-11
TW202329465A (zh) 2023-07-16
TWI824495B (zh) 2023-12-01
TW202324758A (zh) 2023-06-16
TW202324705A (zh) 2023-06-16
TW202324760A (zh) 2023-06-16
TWI814636B (zh) 2023-09-01
TWI812181B (zh) 2023-08-11
TW202324737A (zh) 2023-06-16
TWI804300B (zh) 2023-06-01
TWI814369B (zh) 2023-09-01
TWI813378B (zh) 2023-08-21
TWI806591B (zh) 2023-06-21
TW202324763A (zh) 2023-06-16
TW202324759A (zh) 2023-06-16
TW202329434A (zh) 2023-07-16
TW202230798A (zh) 2022-08-01
TW202324716A (zh) 2023-06-16
TW202324757A (zh) 2023-06-16
TWI803320B (zh) 2023-05-21
TW202324614A (zh) 2023-06-16
TWI805369B (zh) 2023-06-11

Similar Documents

Publication Publication Date Title
JP2009124159A (ja) 薄膜トランジスタ
KR20130063015A (ko) 반도체 장치 및 그 제조 방법
TW201445734A (zh) 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法
TWI798110B (zh) 主動元件基板、電容裝置以及主動元件基板的製造方法
US20230187554A1 (en) Active device substrate, capacitive device, and manufacturing method of active device substrate
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
TWI802478B (zh) 主動元件基板
US20230187556A1 (en) Semiconductor device and manufacturing method thereof
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
US20230189499A1 (en) Memory device, memory circuit and manufacturing method of memory circuit
JP7437359B2 (ja) アクティブマトリクス基板およびその製造方法
US20230187485A1 (en) Semiconductor device and manufacturing method thereof
US20230187484A1 (en) Semiconductor device and manufacturing method thereof
US20240074234A1 (en) Display device and method of providing the same
US20230187513A1 (en) Semiconductor device and manufacturing method thereof
CN115050762A (zh) 半导体装置及其制作方法
CN115763481A (zh) 主动元件基板
CN115132764A (zh) 主动元件基板及其制造方法
CN117476667A (zh) 阵列基板和阵列基板的制备方法
CN115064561A (zh) 半导体装置及其制造方法
CN115050838A (zh) 半导体装置及其制造方法
KR20090067543A (ko) 금속 게이트 전극 및 전기 퓨즈를 포함하는 반도체 소자 및그 제조방법
JP2014157907A (ja) 薄膜トランジスタ及びその製造方法